

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2017-130952

(P2017-130952A)

(43) 公開日 平成29年7月27日(2017.7.27)

(51) Int.Cl.	F I	テーマコード (参考)
H04R 17/00 (2006.01)	H04R 17/00 330G	4C601
A61B 8/14 (2006.01)	A61B 8/14	5D019

審査請求 有 請求項の数 12 O L (全 19 頁)

(21) 出願番号	特願2017-39098 (P2017-39098)	(71) 出願人	000002369
(22) 出願日	平成29年3月2日 (2017.3.2)		セイコーエプソン株式会社
(62) 分割の表示	特願2012-78672 (P2012-78672)	(74) 代理人	100090479
	の分割		弁理士 井上 一
原出願日	平成24年3月30日 (2012.3.30)	(74) 代理人	100104710
			弁理士 竹腰 昇
		(74) 代理人	100124682
			弁理士 黒田 泰
		(72) 発明者	中村 友亮
			長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内
		(72) 発明者	鶴野 次郎
			長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内

最終頁に続く


(54) 【発明の名称】 超音波トランスデューサー素子チップおよびプローブ並びに電子機器および超音波診断装置

(57) 【要約】

【課題】薄型で、かつ、基板の厚み方向の押圧力に耐える強度を有する超音波トランスデューサー素子チップは提供される。

【解決手段】基板21にはアレイ状に開口45が配置される。基板21の第1面において個々の開口45に超音波トランスデューサー素子23が設けられる。基板21の第1面とは反対側の第2面に補強部材52が固定される。補強部材52は基板21を補強する。溝部53は、開口45の内部空間と基板21の外部空間とを相互に連通する通気経路を形成する。

【選択図】 図4



【特許請求の範囲】

【請求項 1】

開口がアレイ状に配置された基板と、
前記基板の第 1 面において個々の前記開口に設けられる超音波トランスデューサー素子と、
前記基板の前記第 1 面とは反対側の前記基板の第 2 面に固定されて前記基板を補強する補強部材と、
前記開口の内部空間および前記基板の外部空間を相互に連通する通気経路とを備えることを特徴とする超音波トランスデューサー素子チップ。

【請求項 2】

10

請求項 1 に記載の超音波トランスデューサー素子チップにおいて、前記補強部材は、アレイ状に配置された前記開口の間の前記基板の仕切り壁部に少なくとも 1 カ所の接合域で接合されることを特徴とする超音波トランスデューサー素子チップ。

【請求項 3】

請求項 1 または 2 に記載の超音波トランスデューサー素子チップにおいて、前記補強部材は、前記基板の前記第 2 面に重ねられる第 1 面を有し、前記通気経路は、前記補強部材の前記第 1 面に配置される溝部を含むことを特徴とする超音波トランスデューサー素子チップ。

【請求項 4】

20

請求項 1 または 2 に記載の超音波トランスデューサー素子チップにおいて、前記通気経路は、前記基板の前記第 2 面に配置されて前記開口同士を連通する溝部を含むことを特徴とする超音波トランスデューサー素子チップ。

【請求項 5】

請求項 1 または 2 に記載の超音波トランスデューサー素子チップにおいて、前記基板および前記補強部材の少なくとも一部は多孔質材で構成され、前記通気経路は当該多孔質材の孔を含むことを特徴とする超音波トランスデューサー素子チップ。

【請求項 6】

請求項 1 ～ 5 のいずれか 1 項に記載の超音波トランスデューサー素子チップと、前記超音波トランスデューサー素子チップを支持する筐体とを備えることを特徴とするプローブ。

30

【請求項 7】

請求項 6 に記載のプローブと、前記プローブに接続されて、前記超音波トランスデューサー素子の出力を処理する処理回路とを備えることを特徴とする電子機器。

【請求項 8】

請求項 6 に記載のプローブと、前記プローブに接続されて、前記超音波トランスデューサー素子の出力を処理し、画像を生成する処理回路と、前記画像を表示する表示装置とを備えることを特徴とする超音波診断装置。

【請求項 9】

請求項 1 ～ 5 のいずれか 1 項に記載の超音波トランスデューサー素子チップと、
前記超音波トランスデューサー素子チップを支持する筐体とを備えることを特徴とするプローブヘッド。

40

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、超音波トランスデューサー素子チップ、および、それを利用したプローブ、並びに、そういったプローブを利用した電子機器および超音波診断装置等に関する。

【背景技術】

【0002】

例えば特許文献 1 に開示されるように、超音波トランスデューサー素子チップは基板を備える。基板には複数の開口が形成される。個々の開口に超音波トランスデューサー素子

50

が設けられる。超音波トランスデューサー素子は振動膜を備える。振動膜は基板の表面から開口を塞ぐ。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開2011-82624号公報

【特許文献2】特開2011-77918号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

10

基板に開口が形成されると、基板の強度は低下する。基板の厚み方向の力に対して強度が不足する。超音波トランスデューサー素子チップが被検体に押し付けられると、超音波トランスデューサー素子が破損することがあった。

【0005】

本発明の少なくとも1つの態様によれば、薄型で、かつ、基板の厚み方向の押圧力に耐える強度を有する超音波トランスデューサー素子チップは提供されることができる。

【課題を解決するための手段】

【0006】

(1) 本発明の一態様は、開口がアレイ状に配置された基板と、前記基板の第1面において個々の前記開口に設けられる超音波トランスデューサー素子と、前記基板の前記第1面とは反対側の前記基板の第2面に固定されて前記基板を補強する補強部材と、前記開口の内部空間および前記基板の外部空間を相互に連通する通気経路とを備える超音波トランスデューサー素子チップに関する。

20

【0007】

こうした超音波トランスデューサー素子チップでは超音波トランスデューサー素子は薄型に形成されることができる。超音波トランスデューサー素子は薄型の基板に形成されることができる。補強部材が基板に固定されても、超音波トランスデューサー素子チップは薄型に形成されることができる。加えて、基板の第2面には補強部材が固定されることから、基板の厚み方向に基板の強度は補強されることができる。このとき、開口の内部空間は基板の外部空間と連通する。開口の内部空間と基板の外部空間との間で通気は確保される。したがって、開口の内部空間は密閉されない。開口の内部空間は周囲の圧力変動に容易に従従することができる。こうして超音波トランスデューサー素子の破損は確実に回避されることができる。仮に開口の内部空間が気密に密閉されてしまうと、圧力変動に起因して超音波トランスデューサー素子の破損が懸念されてしまう。

30

【0008】

(2) 前記補強部材は、アレイ状に配置された前記開口の間の前記基板の仕切り壁部に少なくとも1カ所の接合域で接合されることができる。仕切り壁部が補強部材に接合されると、仕切り壁部の動きは補強部材で拘束される。したがって、仕切り壁部の振動は防止されることができる。その結果、超音波トランスデューサー素子同士のクロストークは防止されることができる。しかも、こうして仕切り壁部の動きが拘束されると、超音波トランスデューサー素子の超音波振動に対して仕切り壁部の振動の作用は回避されることができる。超音波トランスデューサー素子ではクリアな振動モードの超音波振動が得られる。こうして仕切り壁部の振動が回避されると、超音波振動の振幅の低下も抑制されることができる。

40

【0009】

(3) 前記補強部材は、前記基板の前記第2面に重ねられる第1面を有し、前記通気経路は、前記補強部材の前記第1面に配置される溝部を含むことができる。こうして比較的簡単に通気経路は確保されることができる。

【0010】

(4) 前記通気経路は、前記基板の前記第2面に配置されて前記開口同士を連通する溝

50

部を含むことができる。こうして比較的簡単に通気経路は確保されることができる。

【0011】

(5) 前記基板および前記補強部材の少なくとも一部は多孔質材で構成されることができる。前記通気経路は当該多孔質材の孔を含むことができる。こうして比較的簡単に通気経路は確保されることができる。

【0012】

(6) 超音波トランスデューサー素子チップはプローブに組み込まれて利用されることができる。プローブは、超音波トランスデューサー素子チップと、前記超音波トランスデューサー素子チップを支持する筐体とを備えることができる。

【0013】

(7) プローブは電子機器に組み込まれて利用されることができる。電子機器は、プローブと、前記プローブに接続されて、前記超音波トランスデューサー素子の出力を処理する処理回路とを備えることができる。

【0014】

(8) 同様にプローブは超音波診断装置に組み込まれて利用されることができる。超音波診断装置は、プローブと、前記プローブに接続されて、前記超音波トランスデューサー素子の出力を処理し、画像を生成する処理回路と、前記画像を表示する表示装置とを備えることができる。

【0015】

(9) 超音波トランスデューサー素子チップはプローブヘッドに組み込まれて利用されることができる。プローブヘッドは、超音波トランスデューサー素子チップと、前記超音波トランスデューサー素子チップを支持する筐体とを備えることができる。

【図面の簡単な説明】

【0016】

【図1】一実施形態に係る電子機器の一具体例すなわち超音波診断装置を概略的に示す外観図である。

【図2】超音波プローブの拡大正面図である。

【図3】超音波トランスデューサー素子チップの拡大平面図である。

【図4】図3の4-4線に沿った断面図である。

【図5】溝を示す補強板の平面図である。

【図6】図5の拡大部分平面図である。

【図7】超音波診断装置の回路構成を概略的に示すブロック図である。

【図8】シリコンウエハー上に形成された可撓膜および下部電極を概略的に示す部分拡大垂直断面図である。

【図9】下部電極上に形成された圧電体膜および上部電極を概略的に示す部分拡大垂直断面図である。

【図10】シリコンウエハーを覆う導電膜を概略的に示す部分拡大垂直断面図である。

【図11】シリコンウエハーに形成された開口および補強板用のウエハーを概略的に示す部分拡大垂直断面図である。

【図12】図4に対応し、第2実施形態に係る超音波トランスデューサー素子チップの垂直断面図である。

【図13】図6に対応し、第2実施形態に係る超音波トランスデューサー素子チップの拡大部分平面図である。

【図14】シリコンウエハーの裏面に形成された溝を概略的に示す部分拡大垂直断面図である。

【図15】図4に対応し、第3実施形態に係る超音波トランスデューサー素子チップの垂直断面図である。

【発明を実施するための形態】

【0017】

以下、添付図面を参照しつつ本発明の一実施形態を説明する。なお、以下に説明する本

10

20

30

40

50

実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

【0018】

(1) 超音波診断装置の全体構成

図1は本発明の一実施形態に係る電子機器の一具体例すなわち超音波診断装置11の構成を概略的に示す。超音波診断装置11は装置端末12と超音波プローブ（プローブ）13とを備える。装置端末12と超音波プローブ13とはケーブル14で相互に接続される。装置端末12と超音波プローブ13とはケーブル14を通じて電気信号をやりとりする。装置端末12にはディスプレイパネル（表示装置）15が組み込まれる。ディスプレイパネル15の画面は装置端末12の表面で露出する。装置端末12では、後述されるように、超音波プローブ13で検出された超音波に基づき画像が生成される。画像化された検出結果がディスプレイパネル15の画面に表示される。

10

【0019】

図2に示されるように、超音波プローブ13は筐体16を有する。筐体16内には超音波トランスデューサー素子チップ（以下「素子チップ」という）17が収容される。素子チップ17の表面は筐体16の表面で露出することができる。素子チップ17は表面から超音波を出力するとともに超音波の反射波を受信する。その他、超音波プローブ13は、プローブ本体13aに着脱自在に連結されるプローブヘッド13bを備えることができる。このとき、素子チップ17はプローブヘッド13bの筐体16内に組み込まれることができる。

20

【0020】

(2) 第1実施形態に係る超音波トランスデューサー素子チップの構成

図3は第1実施形態に係る素子チップ17の平面図を概略的に示す。素子チップ17は基板21を備える。基板21の表面（第1面）には素子アレイ22が形成される。素子アレイ22は超音波トランスデューサー素子（以下「素子」という）23の配列で構成される。配列は複数行複数列のマトリクスで形成される。個々の素子23は圧電素子部を備える。圧電素子部は下部電極24、上部電極25および圧電体膜26で構成される。個々の素子23ごとに下部電極24および上部電極25の間に圧電体膜26が挟み込まれる。

【0021】

下部電極24は複数本の第1導電体24aを有する。第1導電体24aは配列の行方向に相互に平行に延びる。1行の素子23ごとに1本の第1導電体24aが割り当てられる。1本の第1導電体24aは配列の行方向に並ぶ素子23の圧電体膜26に共通に配置される。第1導電体24aの両端は1対の引き出し配線27にそれぞれ接続される。引き出し配線27は配列の列方向に相互に平行に延びる。したがって、全ての第1導電体24aは同一長さを有する。こうしてマトリクス全体の素子23に共通に下部電極24は接続される。

30

【0022】

上部電極25は複数本の第2導電体25aを有する。第2導電体25aは配列の列方向に相互に平行に延びる。1列の素子23ごとに1本の第2導電体25aが割り当てられる。1本の第2導電体25aは配列の列方向に並ぶ素子23の圧電体膜26に共通に配置される。列ごとに素子23の通電は切り替えられる。こうした通電の切り替えに応じてラインスキャンやセクタスキャンは実現される。1列の素子23は同時に超音波を出力することから、1列の個数すなわち配列の行数は超音波の出力レベルに応じて決定されることができる。行数は例えば10～15行程度に設定されればよい。図中では省略されて5行が描かれる。配列の列数はスキャンの範囲の広がりに応じて決定されることができる。列数は例えば128列や256列に設定されればよい。図中では省略されて8列が描かれる。その他、配列では千鳥配置が確立されてもよい。千鳥配置では偶数列の素子23群は奇数列の素子23群に対して行ピッチの2分の1でずらされればよい。奇数列および偶数列の一方の素子数は他方の素子数に比べて1つ少なくてもよい。さらにまた、下部電極24および上部電極25の役割は入れ替えられてもよい。すなわち、マトリクス全体の素子2

40

50

3に共通に上部電極が接続される一方で、配列の列ごとに共通に素子23に下部電極が接続されてもよい。

【0023】

基板21の外縁は、相互に平行な1対の直線29で仕切られて対向する第1辺21aおよび第2辺21bを有する。素子アレイ22の輪郭と基板21の外縁との間に広がる周縁領域31には、第1辺21aと素子アレイ22の輪郭との間に1ラインの第1端子アレイ32aが配置され、第2辺21bと素子アレイ22の輪郭との間に1ラインの第2端子アレイ32bが配置される。第1端子アレイ32aは第1辺21aに平行に1ラインを形成することができる。第2端子アレイ32bは第2辺21bに平行に1ラインを形成することができる。第1端子アレイ32aは1対の下部電極端子33および複数の上部電極端子34で構成される。同様に、第2端子アレイ32bは1対の下部電極端子35および複数の上部電極端子36で構成される。1本の引き出し配線27の両端にそれぞれ下部電極端子33、35は接続される。引き出し配線27および下部電極端子33、35は素子アレイ22を二等分する垂直面で面对称に形成されればよい。1本の第2導電体25aの両端にそれぞれ上部電極端子34、36は接続される。第2導電体25aおよび上部電極端子34、36は素子アレイ22を二等分する垂直面で面对称に形成されればよい。ここでは、基板21の輪郭は矩形に形成される。基板21の輪郭は正方形であってもよく台形であってもよい。

【0024】

基板21には第1フレキシブルプリント基板（以下「第1フレキ」という）37が連結される。第1フレキ37は第1端子アレイ32aに覆い被さる。第1フレキ37の一端には下部電極端子33および上部電極端子34に個別に対応して導電線すなわち第1信号線38が形成される。第1信号線38は下部電極端子33および上部電極端子34に個別に向き合わせられ個別に接合される。同様に、基板21には第2フレキシブルプリント基板（以下「第2フレキ」という）41が覆い被さる。第2フレキ41は第2端子アレイ32bに覆い被さる。第2フレキ41の第1端41aには下部電極端子35および上部電極端子36に個別に対応して導電線すなわち第2信号線42が形成される。第2信号線42は下部電極端子35および上部電極端子36に個別に向き合わせられ個別に接合される。

【0025】

図4に示されるように、個々の素子23は振動膜43を有する。振動膜43の構築にあたって基板21の基体44には個々の素子23ごとに開口45が形成される。開口45は基体44に対してアレイ状に配置される。基体44の表面（第1面）には可撓膜46が一面に形成される。可撓膜46は、基体44の表面に積層される酸化シリコン（ SiO_2 ）層47と、酸化シリコン層47の表面に積層される酸化ジルコニウム（ ZrO_2 ）層48とで構成される。可撓膜46は開口45に接する。こうして開口45の輪郭に対応して可撓膜46の一部が振動膜43として機能する。酸化シリコン層47の膜厚は共振周波数に基づき決定されることができる。

【0026】

振動膜43の表面に下部電極24、圧電体膜26および上部電極25が順番に積層される。下部電極24には例えばチタン（ Ti ）、イリジウム（ Ir ）、白金（ Pt ）およびチタン（ Ti ）の積層膜が用いられることができる。圧電体膜26は例えばジルコン酸チタン酸鉛（ PZT ）で形成されることができる。上部電極25は例えばイリジウム（ Ir ）で形成されることができる。下部電極24および上部電極25にはその他の導電材が利用されてもよく、圧電体膜26にはその他の圧電材料が用いられてもよい。ここでは、上部電極25の下で圧電体膜26は完全に下部電極24を覆う。圧電体膜26の働きの上部電極25と下部電極24との間で短絡は回避されることができる。

【0027】

基板21の表面には保護膜49が積層される。保護膜49は例えば全面にわたって基板21の表面に覆い被さる。その結果、素子アレイ22や第1および第2端子アレイ32a、32b、第1および第2フレキ37、41の第1端37a、41aは保護膜49で覆わ

10

20

30

40

50

れる。保護膜 4 9 には例えばシリコン樹脂膜が用いられることができる。保護膜 4 9 は、素子アレイ 2 2 の構造や、第 1 端子アレイ 3 2 a および第 1 フレキ 3 7 の接合、第 2 端子アレイ 3 2 b および第 2 フレキ 4 1 の接合を保護する。

【0028】

隣接する開口 4 5 同士の間には仕切り壁 5 1 が区画される。開口 4 5 同士は仕切り壁 5 1 で仕切られる。仕切り壁 5 1 の壁厚み t は開口 4 5 の空間同士の間隔に相当する。仕切り壁 5 1 は相互に平行に広がる平面内に 2 つの壁面を規定する。壁厚み t は壁面同士の距離に相当する。すなわち、壁厚み t は壁面に直交して壁面同士の間挟まれる垂線の長さで規定されることができる。仕切り壁 5 1 の壁高さ H は開口 4 5 の深さに相当する。開口 4 5 の深さは基体 4 4 の厚みに相当する。したがって、仕切り壁 5 1 の壁高さ H は基体 4 4 の厚み方向に規定される壁面の長さで規定されることができる。基体 4 4 は均一な厚みを有することから、仕切り壁 5 1 は全長にわたって一定の壁高さ H を有することができる。仕切り壁 5 1 の壁厚み t が縮小されれば、振動膜 4 3 の配置密度は高められる。素子チップ 1 7 の小型化に寄与することができる。壁厚み t に比べて仕切り壁 5 1 の壁高さ H が大きければ、素子チップ 1 7 の曲げ剛性は高められることができる。こうして開口 4 5 同士の間隔は開口 4 5 の深さよりも小さく設定される。

【0029】

基体 4 4 の表面の反対側の基体 4 4 の裏面（第 2 面）には補強板（補強部材）5 2 が固定される。補強板 5 2 の表面に基体 4 4 の裏面が重ねられる。補強板 5 2 は素子チップ 1 7 の裏面で開口 4 5 に被さる。補強板 5 2 はリジッドな基材を備えることができる。補強板 5 2 は例えばシリコン基板から形成されることができる。基体 4 4 の板厚は例えば 100 μm 程度に設定され、補強板 5 2 の板厚は例えば 100 ~ 150 μm 程度に設定される。ここでは、仕切り壁 5 1 は補強板 5 2 に結合される。補強板 5 2 は個々の仕切り壁 5 1 に少なくとも 1 カ所の接合域で接合される。接合にあたって接着剤は用いられることができる。「重ねられ」には、基体 4 4 と補強板 5 2 との重ね合わせのほか、基体 4 4 の裏面に対する補強材の積層や、基体 4 4 と補強板 5 2 との対向配置での接続が含まれる。

【0030】

補強板 5 2 の表面には複数の直線状の溝（溝部）5 3 が配置される。溝 5 3 は補強板 5 2 の表面を複数の平面 5 4 に分割する。複数の平面 5 4 は 1 つの仮想平面 HP 内で広がる。その仮想平面 HP 内で基体 4 4 の裏面は広がる。仕切り壁 5 1 は平面 5 4 に接合される。溝 5 3 は仮想平面 HP から窪む。溝 5 3 の断面形状は四角形であってもよく三角形であってもよく半円形その他の形状であってもよい。

【0031】

図 5 に示されるように、開口 4 5 は第 1 方向 $D1$ に列を形成する。開口 4 5 の輪郭形状の図心 5 5 は第 1 方向 $D1$ の 1 直線 5 6 上で等ピッチに配置される。開口 4 5 は 1 つの輪郭形状の複写で象られることから、同一形状の開口 4 5 が一定のピッチで繰り返し配置される。開口 4 5 の輪郭 4 5 a は例えば四角形に規定される。具体的には矩形に形成される。矩形の長辺は第 1 方向 $D1$ に合わせ込まれる。こうして開口 4 5 は矩形の輪郭 4 5 a を有することから、仕切り壁 5 1 は全長にわたって一定の壁厚み t を有することができる。このとき、仕切り壁 5 1 の接合域は長辺の中央位置を含む領域であればよい。特に、仕切り壁 5 1 の接合域は長辺の全長を含む領域であればよい。仕切り壁 5 1 は長辺の全長にわたって開口 4 5 同士の間の全面で補強板 5 2 に面接合されることができる。さらに、仕切り壁 5 1 の接合域は四角形の各辺に少なくとも 1 カ所ずつ配置されることができる。仕切り壁 5 1 の接合域は四角形を途切れなく囲むことができる。仕切り壁 5 1 は四角形の全周にわたって開口 4 5 同士の間の全面で補強板 5 2 に面接合されることができる。

【0032】

溝 5 3 は一定の間隔で相互に平行に第 1 方向 $D1$ に並べられる。溝 5 3 は第 1 方向 $D1$ に交差する第 2 方向 $D2$ に延びる。溝 5 3 の両端は補強板 5 2 の端面 5 7 a、5 7 b で開口する。基板 2 1 の表面に直交する方向すなわち基板 2 1 の厚み方向から見た平面視で、1 本の溝 5 3 は 1 列（ここでは 1 行）の開口 4 5 の輪郭 4 5 a を順番に横切る。個々の開

口 4 5 には少なくとも 1 本の溝 5 3 が接続される。ここでは、第 2 方向 D 2 は第 1 方向 D 1 に直交する。したがって、溝 5 3 は矩形の短辺方向に開口 4 5 の輪郭 4 5 a を横切る。

【0033】

図 6 に示されるように、平面 5 4 同士の間で溝 5 3 は基体 4 4 と補強板 5 2 との間に通気経路 5 8 a、5 8 b を形成する。こうして溝 5 3 内の空間は開口 4 5 の内部空間に連通する。通気経路 5 8 a、5 8 b は開口 4 5 の内部空間および基板 2 1 の外部空間を相互に連通する。こうして開口 4 5 の内部空間と基板 2 1 の外部空間との間で通気が確保される。基板 2 1 の厚み方向からの平面視で、1 本の溝 5 3 は 1 列（ここでは 1 行）の開口 4 5 の輪郭 4 5 a を順番に横切ることから、次々に開口 4 5 同士は通気経路 5 8 a で接続される。溝 5 3 の両端は補強板 5 2 の端面 5 7 a、5 7 b で開口する。こうして列端の開口 4 5 から基板 2 1 の外縁の外側に通気経路 5 8 b は開放される。

10

【0034】

（3）超音波診断装置の回路構成

図 7 に示されるように、集積回路はマルチプレクサー 6 1 および送受信回路 6 2 を備える。マルチプレクサー 6 1 は素子チップ 1 7 側のポート群 6 1 a と送受信回路 6 2 側のポート群 6 1 b とを備える。素子チップ 1 7 側のポート群 6 1 a には第 1 配線 5 4 経由で第 1 信号線 3 8 および第 2 信号線 4 2 が接続される。こうしてポート群 6 1 a は素子アレイ 2 2 に繋がる。ここでは、送受信回路 6 2 側のポート群 6 1 b には集積回路チップ 5 5 内の規定数の信号線 6 3 が接続される。規定数はスキャンにあたって同時に出力される素子 2 3 の列数に相当する。マルチプレクサー 6 1 はケーブル 1 4 側のポートと素子チップ 1 7 側のポートとの間で相互接続を管理する。

20

【0035】

送受信回路 6 2 は規定数の切り替えスイッチ 6 4 を備える。個々の切り替えスイッチ 6 4 はそれぞれ個別に対応の信号線 6 3 に接続される。送受信回路 6 2 は個々の切り替えスイッチ 6 4 ごとに送信経路 6 5 および受信経路 6 6 を備える。切り替えスイッチ 6 4 には送信経路 6 5 と受信経路 6 6 とが並列に接続される。切り替えスイッチ 6 4 はマルチプレクサー 6 1 に選択的に送信経路 6 5 または受信経路 6 6 を接続する。送信経路 6 5 にはパルス発生器 6 7 が組み込まれる。パルス発生器 6 7 は振動膜 5 2 の共振周波数に応じた周波数でパルス信号を出力する。受信経路 6 6 にはアンプ 6 8、ローパスフィルタ（LPF）6 9 およびアナログデジタル変換器（ADC）7 1 が組み込まれる。個々の素子 2 3 の検出信号は増幅されてデジタル信号に変換される。

30

【0036】

送受信回路 6 2 は駆動／受信回路 7 2 を備える。送信経路 6 5 および受信経路 6 6 は駆動／受信回路 7 2 に接続される。駆動／受信回路 7 2 はスキャンの形態に応じて同時にパルス発生器 6 7 を制御する。駆動／受信回路 7 2 はスキャンの形態に応じて検出信号のデジタル信号を受信する。駆動／受信回路 7 2 は制御線 7 3 でマルチプレクサー 6 1 に接続される。マルチプレクサー 6 1 は駆動／受信回路 7 2 から供給される制御信号に基づき相互接続の管理を実施する。

【0037】

装置端末 1 2 には処理回路 7 4 が組み込まれる。処理回路 7 4 は例えば中央演算処理装置（CPU）やメモリーを備えることができる。超音波診断装置 1 1 の全体動作は処理回路 7 4 の処理に従って制御される。ユーザーから入力される指示に応じて処理回路 7 4 は駆動／受信回路 7 2 を制御する。処理回路 7 4 は素子 2 3 の検出信号に応じて画像を生成する。画像は描画データで特定される。

40

【0038】

装置端末 1 2 には描画回路 7 5 が組み込まれる。描画回路 7 5 は処理回路 7 4 に接続される。描画回路 7 5 にはディスプレイパネル 1 5 が接続される。描画回路 7 5 は処理回路 7 4 で生成された描画データに応じて駆動信号を生成する。駆動信号はディスプレイパネル 1 5 に送り込まれる。その結果、ディスプレイパネル 1 5 に画像が映し出される。

【0039】

50

(4) 超音波診断装置の動作

次に超音波診断装置 11 の動作を簡単に説明する。処理回路 74 は駆動／受信回路 72 に超音波の送信および受信を指示する。駆動／受信回路 72 はマルチプレクサー 61 に制御信号を供給するとともに個々のパルサー 67 に駆動信号を供給する。パルサー 67 は駆動信号の供給に応じてパルス信号を出力する。マルチプレクサー 61 は制御信号の指示に従ってポート群 61b のポートにポート群 61a のポートを接続する。パルス信号はポートの選択に応じて下部電極端子 33、35 および上部電極端子 34、36 を通じて列ごとに素子 23 に供給される。パルス信号の供給に応じて振動膜 43 は振動する。その結果、対象物（例えば人体の内部）に向けて所望の超音波は発せられる。

【0040】

超音波の送信後、切り替えスイッチ 64 は切り替えられる。マルチプレクサー 61 はポートの接続関係を維持する。切り替えスイッチ 64 は送信経路 65 および信号線 63 の接続に代えて受信経路 66 および信号線 63 の接続を確立する。超音波の反射波は振動膜 43 を振動させる。その結果、素子 23 から検出信号が出力される。検出信号はデジタル信号に変換されて駆動／受信回路 72 に送り込まれる。

【0041】

超音波の送信および受信は繰り返される。繰り返しにあたってマルチプレクサー 61 はポートの接続関係を変更する。その結果、ラインスキャンやセクタスキャンは実現される。スキャンが完了すると、処理回路 74 は検出信号のデジタル信号に基づき画像を形成する。形成された画像はディスプレイパネル 15 の画面に表示される。

【0042】

素子チップ 17 では素子 23 は薄型に形成されることができる。素子 23 は薄型の基板 21 に形成されることができる。補強板 52 が基板 21 に固定されても、素子チップ 17 は薄型に形成されることができる。同時に、補強板 52 は基板 21 の強度を補強する。特に、仕切り壁 51 で壁厚 t が壁高さ H よりも小さいことから、断面係数の関係で仕切り壁 51 では基板 21 の厚み方向に十分な剛性が確保されることができる。基板 21 の厚み方向の力は仕切り壁 51 を伝って補強板 52 で支持されることができる。こうして素子チップ 17 は基板 21 の厚み方向に十分な強度を有することができる。そして、基板 21 の板厚が例えば $100\ \mu\text{m}$ 程度に設定されても、補強板 52 は基板 21 の破損を防止することができる。その一方で、バルク型の超音波トランスデューサー素子で素子アレイが構成される場合には、基板の板厚は数 mm 程度に設定される。たとえ補強板 52 が接合されても、本実施形態に係る素子チップ 17 の厚みは、バルク型の超音波トランスデューサー素子で素子アレイが構成される場合に比べて確実に縮小されることができる。加えて、振動膜 43 の音響インピーダンスはバルク型の超音波トランスデューサー素子に比べて人体のそれに近いことから、素子チップ 17 ではバルク型の超音波トランスデューサー素子に比べて音響インピーダンスの整合層が省略されることができる。こういった整合層の省略は素子チップ 17 の薄型化にさらに寄与することができる。

【0043】

補強板 52 は個々の仕切り壁 51 に少なくとも 1 カ所の接合域で接合される。仕切り壁 51 が補強板 52 に接合されると、仕切り壁 51 の動きは補強板 52 で拘束される。したがって、仕切り壁 51 の振動は防止されることができる。その結果、素子 23 同士のクロストークは防止されることができる。しかも、こうして仕切り壁 51 の動きが拘束されると、素子 23 の超音波振動に対して仕切り壁 51 の振動の作用は回避されることができる。素子 23 ではクリアな振動モードの超音波振動が得られる。こうして仕切り壁 51 の振動が回避されると、超音波振動の振幅の低下も抑制されることができる。その一方で、仕切り壁 51 が動く、振動膜 43 の上下振動モードよりも低い周波数の歪んだ振動モードが現れる。しかも、仕切り壁 51 が動く分だけ振動膜 43 の運動エネルギーが減少し振動の振幅が低下してしまう。

【0044】

このとき、開口 45 内の空間は基板 21、可撓膜 46（振動膜 43）および補強板 52

10

20

30

40

50

で囲まれるものの、溝 5 3 は個々の開口 4 5 の内部空間と基板 2 1 の外部空間との間で通気を確保する。したがって、開口 4 5 の内部空間は密閉されない。開口 4 5 の内部空間は大気空間に繋がる。開口 4 5 の内部空間は周囲の圧力変動に容易に追従することができる。こうして素子 2 3 の破損は確実に回避されることができる。仮に開口 4 5 の内部空間が気密に密閉されてしまうと、圧力変動に起因して超音波トランスデューサー素子の破損が懸念される。ここで、外部空間は、基板 2 1、可撓膜 4 6 および補強板 5 2 で内部空間から隔てられる空間であって内部空間に比べて著しく大きな空間を意味する。

【0045】

仕切り壁 5 1 の接合域は長辺の中央位置を含む領域であることができる。仕切り壁 5 1 のうち振動振幅の大きい部位が補強板 5 2 に接合される。その結果、仕切り壁 5 1 の振動は効果的に防止されることができる。しかも、仕切り壁 5 1 の接合域は長辺の全長を含む領域であることができる。こうして長辺の全長にわたって仕切り壁 5 1 が補強板 5 2 に接合されれば、仕切り壁 5 1 の振動は確実に防止されることができる。さらに、仕切り壁 5 1 は長辺の全長にわたって開口 4 5 同士の間の全面で面接合されることができる。こうして長辺の全長にわたって開口 4 5 同士の間で全面で仕切り壁 5 1 が補強板 5 2 に面接合されれば、仕切り壁 5 1 の振動は確実に防止されることができる。

【0046】

仕切り壁 5 1 の接合域は四角形の各辺に少なくとも 1 カ所ずつ配置されればよい。こうして四角形の各辺で仕切り壁 5 1 が補強板 5 2 に接合されれば、仕切り壁 5 1 の振動は確実に防止されることができる。しかも、仕切り壁 5 1 の接合域は四角形を途切れなく囲むことができる。こうして四角形の全域で仕切り壁 5 1 が補強板 5 2 に接合されれば、仕切り壁 5 1 の振動は確実に防止されることができる。その上、仕切り壁 5 1 は四角形の全周にわたって開口 4 5 同士の間の全面で面接合されることができる。こうして四角形の全周にわたって開口 4 5 同士の間で全面で仕切り壁 5 1 が補強板 5 2 に面接合されれば、仕切り壁 5 1 の振動は確実に防止されることができる。

【0047】

(5) 第 1 実施形態に係る超音波トランスデューサー素子チップの製造方法

図 8 に示されるように、シリコンウエハー 7 8 の表面で個々の素子チップ 1 7 ごとに下部電極 2 4、引き出し配線 2 7 および下部電極端子 3 3、3 5 (図 8 以降では図示されず) が形成される。下部電極 2 4、引き出し配線 2 7 および下部電極端子 3 3、3 5 の形成に先立ってシリコンウエハー 7 8 の表面には酸化シリコン膜 7 9 および酸化ジルコニウム膜 8 1 が相次いで形成される。酸化ジルコニウム膜 8 1 の表面には導電膜が形成される。導電膜はチタン、イリジウム、白金およびチタンの積層膜で構成される。フォトリソグラフィ技術に基づき導電膜から下部電極 2 4、引き出し配線 2 7 および下部電極端子 3 3、3 5 は成形される。

【0048】

図 9 に示されるように、下部電極 2 4 の表面で個々の素子 2 3 ごとに圧電体膜 2 6 および上部電極 2 5 が形成される。圧電体膜 2 6 および上部電極 2 5 の形成にあたってシリコンウエハー 7 8 の表面には圧電材料膜および導電膜が成膜される。圧電材料膜は P Z T 膜から構成される。導電膜はイリジウム膜から構成される。フォトリソグラフィ技術に基づき個々の素子 2 3 ごとに圧電材料膜および導電膜から圧電体膜 2 6 および上部電極 2 5 が成形される。

【0049】

続いて、図 10 に示されるように、シリコンウエハー 7 8 の表面に導電膜 8 2 が成膜される。導電膜 8 2 は個々の素子チップ 1 7 内で列ごとに上部電極 2 5 を相互に接続する。そして、フォトリソグラフィ技術に基づき導電膜 8 2 から上部電極 2 5、上部電極端子 3 4、3 6 が成形される。

【0050】

その後、図 11 に示されるように、シリコンウエハー 7 8 の裏面からアレイ状の開口 4 5 が形成される。開口 4 5 の形成にあたってエッチング処理が施される。酸化シリコン膜

79はエッチングストップ層として機能する。酸化シリコン膜79および酸化ジルコニウム膜81に振動膜43は区画される。開口45の形成後、シリコンウエハー78の裏面に補強板用のウエハー83の表面が重ね合わせられる。ウエハー83には例えばリジッドな絶縁性基板が用いられることができる。絶縁性基板にはシリコンウエハーが用いられることができる。接合に先立って補強板用のウエハー83の表面には直線状の溝84が形成される。溝84は相互に平行に等間隔で延びる。溝84の少なくとも一端はウエハー83の端面で開放される。接合にあたって例えば接着剤が用いられることができる。接合後、シリコンウエハー78から個々の素子チップ17は切り出される。溝84は溝53を提供する。

【0051】

こうして溝84が形成されると、シリコンウエハー78およびウエハー83が大気中またはその他の気体雰囲気下で相互に重ね合わせられる場合でも、比較的簡単に重ね合わせは実現されることができる。その一方で、シリコンウエハー78の裏面が均一な平面に重ね合わせられると、個々の開口45内に補強板用のウエハーの平面で気体が押し詰められる。大気圧では開口45内の空間の体積よりも大きい体積の気体が開口45内に留まろうとする。開口45の封鎖と同時に、シリコンウエハー78および補強板用のウエハーの隙間から余分な気体が逃げないと、シリコンウエハー78および補強板用のウエハーの張り合わせは実現されることができない。

【0052】

(6) 第2実施形態に係る超音波トランスデューサー素子チップ

図12は第2実施形態に係る超音波トランスデューサー素子チップ17aを概略的に示す。この素子チップ17aでは基板21の裏面に複数の溝(溝部)86が配置される。溝86は仕切り壁51の下端で基板21の裏面を複数の平面87に分割する。複数の平面87は1つの仮想平面HP内で広がる。その仮想平面HP内で補強板52の表面は広がる。溝86は仮想平面HPから窪む。溝86の断面形状は四角形であってもよく三角形であってもよく半円形その他の形状であってもよい。図13に示されるように、平面87同士の間で溝86は基体44と補強板52との間に通気経路88a、88bを形成する。こうして溝86内の空間は開口45内の空間に接続される。通気経路88a、88bは開口45内の空間の内外を相互に接続する。こうして開口45内の空間と開口45の外側との間で通気が確保される。1列(ここでは1行)の開口45では次々に開口45同士は通気経路88aで接続される。列端の開口45と基板21の外縁の外側とは通気経路88bで接続される。こうして列端の開口45は基板21の外縁の外側に開放される。その他の構成は素子チップ17と同様に構成されることができる。図中、素子チップ17と均等な構成や構造には同一の参照符号が付される。

【0053】

図14に示されるように、素子チップ17aの製造方法では開口45の形成に先立ってシリコンウエハー78の裏面に溝89が形成される。溝89の形成にあたって例えばリソグラフィ技術が用いられることができる。シリコンウエハー78の裏面には例えばレジスト膜91が形成される。レジスト膜91には溝89のパターンが象られる。こうして溝89が形成されると、レジスト膜89は除去される。図10と同様に、シリコンウエハー78の裏面からアレイ状の開口45が形成される。シリコンウエハー78から個々の素子チップ17aが切り出されると、溝89は溝86を提供する。

【0054】

(7) 第3実施形態に係る超音波トランスデューサー素子チップ

図15は第3実施形態に係る超音波トランスデューサー素子チップ17bを概略的に示す。この素子チップ17bでは基板21および補強板52の少なくとも一部は多孔質材で構成される。こうした多孔質材は少なくとも開口45同士の間や列端の開口45と基板21の外縁との間に配置される。ここでは、補強板52は多孔質材から形成される。多孔質材の孔は相互に連なって通気経路を形成する。その他の構成は素子チップ17と同様に構成されることができる。図中、素子チップ17と均等な構成や構造には同一の参照符号が

付される。

【００５５】

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。したがって、このような変形例はすべて本発明の範囲に含まれる。例えば、明細書または図面において、少なくとも一度、より広義または同義な異なる用語とともに記載された用語は、明細書または図面のいかなる箇所においても、その異なる用語に置き換えられることができる。また、超音波診断装置１１や超音波プローブ１３、プローブヘッド１３ｂ、素子チップ１７、１７ａ、１７ｂ、素子２３等の構成および動作も本実施形態で説明したものに限定されず、種々の変形が可能である。


10

【符号の説明】


【００５６】

１１ 電子機器（超音波診断装置）、１３ プローブ（超音波プローブ）、１３ｂ プローブヘッド、１５ 表示装置（ディスプレイパネル）、１６ 筐体、１７ 超音波トランスデューサー素子チップ、１７ａ 超音波トランスデューサー素子チップ、１７ｂ 超音波トランスデューサー素子チップ、２１ 基板、２３ 超音波トランスデューサー素子、４５ 開口、５１ 仕切り壁部（仕切り壁）、５２ 補強部材（補強板）、５３ 溝部（溝）、５８ａ 通気経路、５８ｂ 通気経路、８６ 溝部（溝）、８８ａ 通気経路、８８ｂ 通気経路


【図１】




【図２】




【図 3】




【図 4】




【図 5】




【図 6】




【图 8】




【图 1 2】




【図 1 3】



【図 1 5】



【図 1 4】



【手続補正書】

【提出日】平成29年3月30日(2017.3.30)

【手続補正 1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項 1】

基部の第 1 面に位置し、複数の開口を仕切る壁部と、

前記複数の開口を覆う可撓膜と、

前記可撓膜の前記開口を覆う領域に位置する超音波トランスデューサー素子とを備え、

前記基部は前記開口の内部空間および前記基部の外部空間を連通する通気経路を有し、

前記超音波トランスデューサー素子は前記可撓膜上に位置する第 1 電極と、前記第 1 電

極上に位置する圧電体膜と、前記圧電体膜上に位置する第 2 電極と、を有し、

前記壁部の厚みが前記壁部の高さより小さいことを特徴とする超音波トランスデューサー素子チップ。

【請求項 2】

請求項 1 に記載の超音波トランスデューサー素子チップにおいて、前記基部の厚み方向からの平面視で、前記圧電体膜と前記壁部とが重ならないことを特徴とする超音波トランスデューサー素子チップ。

【請求項 3】

請求項 1 または請求項 2 に記載の超音波トランスデューサー素子チップにおいて、前記可撓膜は酸化シリコン層と酸化ジルコニウム層からなり、前記酸化シリコン層と前記超音波トランスデューサー素子との間に前記酸化ジルコニウム層が位置することを特徴とする

超音波トランスデューサー素子チップ。

【請求項 4】

請求項 1 ～ 3 のいずれか 1 項に記載の超音波トランスデューサー素子チップにおいて、前記第 1 電極と前記第 2 電極との間に位置する前記圧電体膜は、前記第 1 電極を覆うことを特徴とする超音波トランスデューサー素子チップ。

【請求項 5】

請求項 2 ～ 4 のいずれか 1 項に記載の超音波トランスデューサー素子チップにおいて、前記基部の厚み方向の断面視で、前記圧電体膜の前記可撓膜と交差する側面は、前記基部の厚み方向に対して傾斜していることを特徴とする超音波トランスデューサー素子チップ。

【請求項 6】

請求項 1 ～ 5 のいずれか 1 項に記載の超音波トランスデューサー素子チップにおいて、前記超音波トランスデューサー素子は、保護膜で覆われていることを特徴とする超音波トランスデューサー素子チップ。

【請求項 7】

請求項 6 に記載の超音波トランスデューサー素子チップにおいて、前記保護膜はシリコン樹脂膜であることを特徴とする超音波トランスデューサー素子チップ。

【請求項 8】

請求項 1 ～ 7 のいずれか 1 項に記載の超音波トランスデューサー素子チップにおいて、前記超音波トランスデューサー素子は、前記基部の反対側に超音波を出力することを特徴とする超音波トランスデューサー素子チップ。

【請求項 9】

請求項 1 ～ 8 のいずれか 1 項に記載の超音波トランスデューサー素子チップと、前記超音波トランスデューサー素子チップを支持する筐体とを備えることを特徴とするプローブ。

【請求項 10】

請求項 9 に記載のプローブと、前記プローブに接続されて、前記超音波トランスデューサー素子の出力を処理する処理回路とを備えることを特徴とする電子機器。

【請求項 11】

請求項 9 に記載のプローブと、前記プローブに接続されて、前記超音波トランスデューサー素子の出力を処理し、画像を生成する処理回路と、前記画像を表示する表示装置とを備えることを特徴とする超音波診断装置。

【請求項 12】

請求項 1 ～ 8 のいずれか 1 項に記載の超音波トランスデューサー素子チップと、前記超音波トランスデューサー素子チップを支持する筐体と、
を備えることを特徴とするプローブヘッド。

【手続補正 2】

【補正対象書類名】明細書

【補正対象項目名】0031

【補正方法】変更

【補正の内容】

【0031】

図 5 に示されるように、開口 45 は第 1 方向 D1 に列を形成する。開口 45 の輪郭形状の図心 45c は第 1 方向 D1 の 1 直線 56 上で等ピッチに配置される。開口 45 は 1 つの輪郭形状の複写で象られることから、同一形状の開口 45 が一定のピッチで繰り返し配置される。開口 45 の輪郭 45a は例えば四角形に規定される。具体的には矩形に形成される。矩形の長辺は第 1 方向 D1 に合わせ込まれる。こうして開口 45 は矩形の輪郭 45a を有することから、仕切り壁 51 は全長にわたって一定の壁厚み t を有することができる。このとき、仕切り壁 51 の接合域は長辺の中央位置を含む領域であればよい。特に、仕切り壁 51 の接合域は長辺の全長を含む領域であればよい。仕切り壁 51 は長辺の全長に

わたって開口４５同士の間の全面で補強板５２に面接合されることができる。さらに、仕切り壁５１の接合域は四角形の各辺に少なくとも１カ所ずつ配置されることができる。仕切り壁５１の接合域は四角形を途切れなく囲むことができる。仕切り壁５１は四角形の全周にわたって開口４５同士の間の全面で補強板５２に面接合されることができる。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００３５

【補正方法】変更

【補正の内容】

【００３５】

送受信回路６２は規定数の切り替えスイッチ６４を備える。個々の切り替えスイッチ６４はそれぞれ個別に対応の信号線６３に接続される。送受信回路６２は個々の切り替えスイッチ６４ごとに送信経路６５および受信経路６６を備える。切り替えスイッチ６４には送信経路６５と受信経路６６とが並列に接続される。切り替えスイッチ６４はマルチプレクサー６１に選択的に送信経路６５または受信経路６６を接続する。送信経路６５にはパルサー６７が組み込まれる。パルサー６７は振動膜４３の共振周波数に応じた周波数でパルス信号を出力する。受信経路６６にはアンプ６８、ローパスフィルター（ＬＰＦ）６９およびアナログデジタル変換器（ＡＤＣ）７１が組み込まれる。個々の素子２３の検出信号は増幅されてデジタル信号に変換される。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００５３

【補正方法】変更

【補正の内容】

【００５３】

図１４に示されるように、素子チップ１７ａの製造方法では開口４５の形成に先立ってシリコンウエハー７８の裏面に溝８９が形成される。溝８９の形成にあたって例えばリソグラフィ技術が用いられることができる。シリコンウエハー７８の裏面には例えばレジスト膜９１が形成される。レジスト膜９１には溝８９のパターンが象られる。こうして溝８９が形成されると、レジスト膜９１は除去される。図１０と同様に、シリコンウエハー７８の裏面からアレイ状の開口４５が形成される。シリコンウエハー７８から個々の素子チップ１７ａが切り出されると、溝８９は溝８６を提供する。

【手続補正５】


【補正対象書類名】図面

【補正対象項目名】図５

【補正方法】変更

【補正の内容】

【図 5】



フロントページの続き

(72)発明者 清瀬 摂内

長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内

Fターム(参考) 4C601 EE10 GB06 GB18 GB19 GB20 GB21 GB22

5D019 AA20 EE01 FF04

专利名称(译)	超声换能器元件芯片和探头，电子仪器和超声诊断设备		
公开(公告)号	JP2017130952A	公开(公告)日	2017-07-27
申请号	JP2017039098	申请日	2017-03-02
[标]申请(专利权)人(译)	精工爱普生株式会社		
申请(专利权)人(译)	精工爱普生公司		
[标]发明人	中村友亮 鹤野次郎 清瀬摂内		
发明人	中村 友亮 鹤野 次郎 清瀬 摂内		
IPC分类号	H04R17/00 A61B8/14		
FI分类号	H04R17/00.330.G A61B8/14		
F-TERM分类号	4C601/EE10 4C601/GB06 4C601/GB18 4C601/GB19 4C601/GB20 4C601/GB21 4C601/GB22 5D019 /AA20 5D019/EE01 5D019/FF04		
代理人(译)	井上 一 黑田靖		
其他公开文献	JP6311815B2		
外部链接	Espacenet		

摘要(译)

要解决的问题：提供一种超薄换能器元件芯片，其薄且具有承受基板厚度方向上的压力的强度。 解决方案：开口45以阵列形状布置在基板21上。超声换能器元件23设置在基板21的第一表面上的每个开口45中。加强构件52固定到基板21的与第一表面相对的第二表面。加强构件52加强基板21。凹槽部分53形成连通开口45的内部空间和基板21的外部空间的通风路径。

