



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2019-0070928

(43) 공개일자 2019년06월21일

- (51) 국제특허분류(Int. Cl.)
H01L 27/32 (2006.01) *H01L 51/50* (2006.01)
H01L 51/56 (2006.01)

(52) CPC특허분류
H01L 27/3216 (2013.01)
H01L 27/3225 (2013.01)

(21) 출원번호 10-2019-7011953

(22) 출원일자(국제) 2017년10월13일
 심사청구일자 없음

(85) 번역문제출일자 2019년04월25일

(86) 국제출원번호 PCT/FR2017/052824

(87) 국제공개번호 WO 2018/073515
 국제공개일자 2018년04월26일

(30) 우선권주장
 1660225 2016년10월21일 프랑스(FR)

(71) 출원인
 쾰미사리아 아 레네르지 아또미끄 에 오 에네르지
 알페르나띠브스
 프랑스, 파리 75015, 바띠맹 “르 포낭트 디”,
 뤼 레블랑크 25

(72) 발명자
 땡드롱, 토니
 프랑스, 38000 그르노블, 쿠르 장 조레스 65
 라신, 브누아
 프랑스, 38690 베에나이스, 링빠스 두 사팽 85
 탕플리에, 프랑수아
 프랑스, 38054 그르노블 세텍스 9, 뤼 드 마터스
 17

(74) 대리인
 김순웅


전체 청구항 수 : 총 12 항

(54) 발명의 명칭 표시 장치 및 이러한 장치를 제조하기 위한 방법

(57) 요약

본 발명은 제 1 파장 범위의 광을 방출할 수 있는 다수의 제 1 픽셀(B) 및 제 2 파장 범위의 광을 방출할 수 있는 다수의 제 2 픽셀(R, G)을 포함하는 일체식 표시 장치에 관한 것으로, 제 1 픽셀(B)은 각각 질화갈륨 발광 다이오드를 포함하고, 제 2 픽셀(R, G)은 각각 유기 발광 다이오드를 포함한다.

대표도 - 도1d



(52) CPC특허분류

H01L 51/56 (2013.01)

명세서

청구범위

청구항 1

일체식(monolithic) 표시 장치로서,

제 1 파장 범위의 광을 방출할 수 있는 다수의 제 1 픽셀(B) 및 제 2 파장 범위의 광을 방출할 수 있는 다수의 제 2 픽셀(R, G)로서, 제 1 픽셀(B)은 각각 질화갈륨 발광 다이오드를 포함하고, 제 2 픽셀(R, G)은 각각 유기 발광 다이오드를 포함하는, 다수의 제 1 픽셀(B)과 다수의 제 2 픽셀(R, G); 및

각각의 픽셀(B, R, G)에 대해, 금속 연결 패드(113)를 제 1 표면 측에 포함하는 집적 제어 회로(110)로서, 제 1 픽셀(B) 및 제 2 픽셀(R, G)의 발광 다이오드는 제어 회로(110)의 제 1 표면 측에 배치되고, 각각의 픽셀의 발광 다이오드는 픽셀의 금속 연결 패드(113)에 연결된 제 1 전극(121, 133)을 포함하는, 집적 제어 회로(110)를 포함하는 일체식 표시 장치에 있어서,

각각의 픽셀(B, R, G)에서, 픽셀의 발광 다이오드는 제어 회로(110)에 대향하는 제 1 전극(121, 133)의 표면을 코팅하는 적어도 하나의 반도체층(123, 125, 127, 139; 339R, 339G) 및 제 1 전극에 대향하는 상기 적어도 하나의 반도체층의 표면을 코팅하는 제 2 전극(131, 141)을 포함하고, 제 1 픽셀(B)의 제 2 전극(131) 및 제 2 픽셀(R, G)의 제 1 전극(133)은 장치의 동일한 전도 레벨(M)로 배치되는, 일체식 표시 장치.

청구항 2

제 1 항에 있어서,

제 1 픽셀(B) 및 제 2 픽셀(R, G)의 발광 다이오드의 제 2 전극(131; 141)은 상호 연결되는, 일체식 표시 장치.

청구항 3

제 1 항 또는 제 2 항에 있어서,

제 2 픽셀(R, G)의 상기 적어도 하나의 반도체층(139)은, 장치의 모든 제 2 픽셀(R, G)에 공통이고 실질적으로 장치의 전체 표면에 걸쳐 연장된 연속층인, 일체식 표시 장치.

청구항 4

제 3 항에 있어서,

각각의 제 1 픽셀(B)에서, 픽셀의 제 2 전극(131)은 국소 절연층(137)에 의해 제 2 픽셀(R, G)의 상기 적어도 하나의 반도체층(139)으로부터 절연되는, 일체식 표시 장치.

청구항 5

제 1 항 또는 제 2 항에 있어서,

제 2 픽셀(R, G)의 상기 적어도 하나의 반도체층(339R, 339G)은 제 2 픽셀의 발광 다이오드의 레벨에만 위치하는 불연속층인, 일체식 표시 장치.

청구항 6

제 1 파장 범위의 광을 방출할 수 있는 다수의 제 1 픽셀(B) 및 제 2 파장 범위의 광을 방출할 수 있는 다수의 제 2 픽셀(R, G)을 포함하는 일체식 표시 장치를 제조하는 방법으로서, 상기 방법은,

a) 장치의 각각의 픽셀(B, R, G)에 대해, 금속 연결 패드(113)를 포함하는 집적 제어 회로(110)를 제 1 표면에 형성하는 단계와;

b) 각각의 제 1 픽셀(B)에 대해, 픽셀의 금속 연결 패드(113)와 접촉하는 제 1 전극(121) 및 제어 회로(110)에 대향하는 제 1 전극의 표면을 코팅하는 적어도 하나의 반도체층(123, 125, 127)을 포함하는 활성 질화갈륨 발광

다이오드 스택을 제어 회로(110)의 제 1 표면에 배치하는 단계와;

c) 질화갈륨 발광 다이오드의 활성 스택을 측면으로 분리하는 공간을 절연 충전재(129)로 충전하는 단계와;

d) 각각의 제 1 픽셀(B)에 대해, 제 1 전극에 대항하는 상기 적어도 하나의 반도체층(123; 125; 127)의 표면을 코팅하는 제 2 전극(131) 및, 각각의 제 2 픽셀에 대해, 충전재(129)를 코팅하고 픽셀의 금속 연결 패드(113)에 연결된 제 1 전극(133)을 동일한 전도 레벨(M)로 형성하는 단계를 연속적으로 포함하는 방법.

청구항 7

제 6 항에 있어서,

단계 d) 이후, 각각의 제 2 픽셀(R; G)에 대해, 제어 회로(110)에 대항하는 픽셀의 제 1 전극(133)의 표면을 코팅하는 적어도 하나의 유기 반도체층(139; 339R, 339G)을 증착하는 단계 e)를 더 포함하는 방법.

청구항 8

제 7 항에 있어서,

상기 적어도 하나의 반도체층(139)은, 장치의 모든 제 2 픽셀(R, G)에 공통이고 실질적으로 장치의 전체 표면에 걸쳐 연장된 연속층인, 방법.

청구항 9

제 8 항에 있어서,

단계 d)와 단계 e) 사이에, 상기 적어도 하나의 유기 반도체층(139)으로부터 제 1 픽셀(B)의 제 2 전극(131)을 절연시키는 국소 절연층(137)을 형성하는 단계를 더 포함하는 방법.

청구항 10

제 7 항에 있어서,

상기 적어도 하나의 유기 반도체층(339R, 339G)은 제 2 픽셀(R, G)의 발광 다이오드의 레벨에만 위치하는 불연속층인, 방법.

청구항 11

제 7 항 내지 제 10 항 중 어느 한 항에 있어서,

단계 e) 이후에, 각각의 픽셀에 대해, 픽셀의 제 1 전극(133)에 대항하는 상기 적어도 하나의 유기 반도체층(139; 339R, 339G)의 표면을 코팅하는 제 2 전극(141)을 증착하는 단계를 더 포함하는 방법.

청구항 12

제 11 항에 있어서,

제 2 픽셀(R, G)의 제 2 전극(141)은 실질적으로 장치의 전체 표면에 걸쳐 연장된 연속층을 형성하는, 방법.

발명의 설명

기술 분야

[0001] 본 특허 출원은 본원에 참고로 포함된 프랑스 특허 출원 FR16/60225의 우선권 이익을 청구한다.

[0002] 본 개시는 발광형 표시 장치 분야에 관한 것이다. 더욱 상세하게, 본 개시는 다수의 발광 다이오드 및 화상을 표시하기 위해 다이오드를 개별적으로 제어할 수 있는 전자 회로를 포함하는 일체식 발광형 표시 장치를 목표로 한다. 본 개시는 또한 이러한 장치를 제조하는 방법을 목표로 한다. 본 개시는 특히 컬러 화상 표시 장치 분야에 관한 것이다.

배경 기술

[0003] 다수의 유기 발광 다이오드 및 화상을 표시하기 위해 다이오드를 개별적으로 제어할 수 있는 하나의 제어 회로

를 포함하는 표시 장치가 이미 제공되어 있다. 컬러 화상을 표시하기 위해, 이러한 장치는 다른 파장 범위의 광을 방출할 수 있는 유기 발광 다이오드를 포함할 수 있다.

[0004] 이러한 장치의 단점은, 특히 유기 발광 다이오드가 높은 휘도 레벨, 예를 들어 $10,000 \text{ cd/m}^2$ 이상에서 작동하도록 구비되는 경우 유기 발광 다이오드의 수명이 비교적 짧다는 것이다. 특히, 높은 휘도 레벨로 녹색 광 또는 적색 광을 방출할 수 있으면서 긴 수명을 갖는 유기 발광 다이오드를 형성하는 것이 알려져 있는 경우, 높은 휘도 레벨로 청색 광을 방출할 수 있고 긴 수명을 갖는 발광 다이오드를 얻는 것은 지금까지는 어렵다.

[0005] 다수의 무기 질화갈륨 발광 다이오드 및 화상을 표시하기 위해 다이오드를 개별적으로 제어할 수 있는 하나의 제어 회로를 포함하는 표시 장치가 또한 제공되어 있다. 질화갈륨 발광 다이오드는 실제로 높은 휘도 레벨에서 발광할 수 있고 긴 수명을 갖는다. 이러한 장치에서, 발광 다이오드는 일반적으로 모두 동일한 파장 범위에서, 통상적으로 청색 광으로 방출한다. 컬러 화상을 표시하기 위해서, 적색 및 녹색 픽셀 다이오드는, 예를 들어, 인으로 형성되고, 다이오드에 의해 방출된 청색 광을 적색 광 또는 녹색 광으로 변환할 수 있는 색 변환 소자로 코팅된다.

[0006] 이러한 장치의 단점은 특히 규모 및/또는 제조 비용 면에서 색 변환 소자의 형성과 관련된 제약에 있다.

발명의 내용

해결하려는 과제

[0007] 공지된 장치의 단점의 전부 또는 일부를 극복하는 컬러 화상 표시 장치를 갖는 것이 바람직할 것이다.

과제의 해결 수단

[0008] 따라서, 일 실시형태는 제 1 파장 범위의 광을 방출할 수 있는 다수의 제 1 픽셀 및 제 2 파장 범위의 광을 방출할 수 있는 다수의 제 2 픽셀을 포함하는 일체식 표시 장치를 제공하며, 제 1 픽셀은 각각 질화갈륨 발광 다이오드를 포함하고, 제 2 픽셀은 각각 유기 발광 다이오드를 포함한다.

[0009] 일 실시형태에 따르면, 장치는, 각각의 픽셀에 대해, 금속 연결 패드를 제 1 표면 측에 포함하는 집적 제어 회로를 포함하고, 제 1 픽셀 및 제 2 픽셀의 발광 다이오드는 제어 회로의 제 1 표면 측에 배치되고, 각각의 픽셀의 발광 다이오드는 픽셀의 금속 연결 패드에 연결된 제 1 전극을 포함한다.

[0010] 일 실시형태에 따르면, 각각의 픽셀에서, 픽셀의 발광 다이오드는 제어 회로에 대항하는 제 1 전극의 표면을 코팅하는 적어도 하나의 반도체층 및 제 1 전극에 대항하는 상기 적어도 하나의 반도체층의 표면을 코팅하는 제 2 전극을 포함한다.

[0011] 일 실시형태에 따르면, 제 1 및 제 2 픽셀의 발광 다이오드의 제 2 전극은 상호 연결된다.

[0012] 일 실시형태에 따르면, 제 1 픽셀의 제 2 전극 및 제 2 픽셀의 제 1 전극은 장치의 동일한 전도 레벨 (conductive level)로 배치된다.

[0013] 일 실시형태에 따르면, 제 2 픽셀의 반도체층은, 장치의 모든 제 2 픽셀에 공통이고 실질적으로 장치의 전체 표면에 걸쳐 연장된 연속층이다.

[0014] 일 실시형태에 따르면, 각각의 제 1 픽셀에서, 픽셀의 제 2 전극은 국소 절연층에 의해 제 2 픽셀의 상기 적어도 하나의 반도체층으로부터 절연된다.

[0015] 일 실시형태에 따르면, 제 2 픽셀의 반도체층은 제 2 픽셀의 발광 다이오드의 레벨에만 위치하는 불연속층이다.

[0016] 또 다른 실시형태는 제 1 파장 범위의 광을 방출할 수 있는 다수의 제 1 픽셀 및 제 2 파장 범위의 광을 방출할 수 있는 다수의 제 2 픽셀을 포함하는 일체식 표시 장치를 제조하는 방법을 제공하며, 방법은,

[0017] a) 장치의 각각의 픽셀에 대해, 금속 연결 패드를 제 1 표면에 포함하는 집적 제어 회로를 형성하는 단계와;

[0018] b) 각각의 제 1 픽셀에 대해, 픽셀의 금속 연결 패드와 접촉하는 제 1 전극 및 제어 회로에 대항하는 제 1 전극의 표면을 코팅하는 적어도 하나의 반도체층을 포함하는 활성 질화갈륨 발광 다이오드 스택을 제어 회로의 제 1 표면에 배치하는 단계와;

[0019] c) 질화갈륨 발광 다이오드의 활성 스택을 측면으로 분리하는 공간을 절연 충전재로 충전하는 단계와;

- [0020] d) 각각의 제 1 픽셀에 대해, 제 1 전극에 대향하는 반도체층의 표면을 코팅하는 제 2 전극 및, 각각의 제 2 픽셀에 대해, 충전재를 코팅하고 픽셀의 금속 연결 패드에 연결된 제 1 전극을 동일한 전도 레벨로 형성하는 단계를 연속적으로 포함한다.
- [0021] 일 실시형태에 따르면, 방법은 단계 d) 이후, 각각의 제 2 픽셀에 대해, 제어 회로에 대향하는 픽셀의 제 1 전극의 표면을 코팅하는 적어도 하나의 유기 반도체층을 증착하는 단계 e)를 더 포함한다.
- [0022] 일 실시형태에 따르면, 유기 반도체층은, 장치의 모든 제 2 픽셀에 공통이고 실질적으로 장치의 전체 표면에 걸쳐 연장된 연속층이다.
- [0023] 실시형태에 따르면, 방법은 단계 d)와 단계 e) 사이에, 유기 반도체층으로부터 제 1 픽셀의 제 2 전극을 절연시키는 국소 절연층을 형성하는 단계를 더 포함한다.
- [0024] 일 실시형태에 따르면, 유기 반도체층은 제 2 픽셀의 발광 다이오드의 레벨에만 위치하는 불연속층이다.
- [0025] 일 실시형태에 따르면, 방법은 단계 e) 이후에, 각각의 제 2 픽셀에 대해, 픽셀의 제 1 전극에 대향하는 유기 반도체층의 표면을 코팅하는 제 2 전극을 증착하는 단계를 더 포함한다.
- [0026] 일 실시형태에 따르면, 제 2 픽셀의 제 2 전극은 실질적으로 장치의 전체 표면에 걸쳐 연장된 연속층을 형성한다.

도면의 간단한 설명

- [0027] 상기한 및 다른 특징 및 이점은 첨부된 도면과 관련하여 특정 실시형태에 대한 다음의 비제한적인 설명에서 상세히 논의될 것이다, 도면에서:
- 도 1a, 도 1b, 도 1c 및 도 1d는 컬러 화상 표시 장치의 제조 방법의 일 실시형태를 개략적으로 도시하는 단면도이고;
- 도 2는 컬러 화상 표시 장치의 일 실시형태를 개략적으로 도시하는 평면도이고; 및
- 도 3은 컬러 화상 표시 장치의 또 다른 실시형태를 개략적으로 도시하는 단면도이다.

발명을 실시하기 위한 구체적인 내용

- [0028] 동일한 요소는 다양한 도면에서 동일한 참조 번호로 표시되고, 또한 다양한 도면은 일정한 비율로 도시되어 있지 않다. 명확하게 하기 위해, 기술된 실시형태를 이해하는 데 유용한 단계와 요소만이 도시되고 상세히 설명되어 있다. 특히, 활성 유기 발광 다이오드 스택의 다양한 층의 조성 및 배치 및 활성 질화갈륨 발광 다이오드 스택의 다양한 층의 조성 및 배치는 상세히 설명되지 않았고, 기술된 실시형태는 유기 발광 다이오드 및 질화갈륨 발광 다이오드의 통상적인 활성 스택과 호환된다. 또한, 발광 다이오드를 제어하기 위한 집적 회로의 형성은 상세히 설명되지 않았고, 기술된 실시형태는 이러한 제어 회로의 통상적인 구조 및 제조 방법과 호환된다.
- [0029] 다음의 설명에서, "앞", "뒤" 등과 같은 절대 위치, 또는 "위", "아래", "상부", "하부" 등과 같은 상대 위치를 한정하는 용어, 또는 "수평", "수직" 등과 같은 방향을 한정하는 용어가 언급될 때, 이는 도 1a, 도 1b, 도 1c, 도 1d 또는 도 3의 단면도의 방향을 지칭하며, 실제로, 기술된 장치는 달리 배향될 수 있다는 것을 알아야 한다. "대략적으로", "실질적으로" 및 "대략"라는 용어는 본원에서 해당 값의 $\pm 10\%$, 바람직하게는 $\pm 5\%$ 의 허용 오차를 나타내기 위해 사용된다.
- [0030] 본 발명의 일 양태에 따르면, 일체식 컬러 화상 표시 장치에서, 제 1 파장 범위의 광, 예를 들어, 청색 광(즉, 450 내지 490 nm 범위의 파장을 가짐)을 방출할 수 있는 무기 질화갈륨 발광 다이오드 및 하나 또는 다수의 다른 파장 범위에서 광, 예를 들어, 녹색 광(즉, 490 내지 570 nm 범위의 파장을 가짐) 및 적색 광(즉, 600 내지 700 nm 범위의 파장을 가짐)을 방출할 수 있는 유기 발광 다이오드를 함께 집적한다.
- [0031] 도 1a, 도 1b, 도 1c 및 도 1d는 이러한 장치를 제조하는 방법의 실시형태의 연속적인 단계를 개략적으로 도시한 단면도이다. 도 1a, 도 1b, 도 1c 및 도 1d는 특히, 각각 발광 다이오드를 포함하고 세 개의 다른 파장 대역에서 각각 광을 방출할 수 있는, 장치의 세 개의 픽셀 B, R 및 G의 형성을 도시하고 있다. 예를 들어, B, R 및 G 픽셀은 각각 청색 광, 적색 광 및 녹색 광을 방출할 수 있다. 실제로, 표시 장치는 다수의 동일하거나 유사한 B 픽셀, 다수의 동일하거나 유사한 R 픽셀, 및 다수의 동일하거나 유사한 G 픽셀을 포함할 수 있고, 각각의 B, R 및 G 타입 픽셀은, 예를 들어, 어레이 레이아웃과 같이 실질적으로 장치의 전체 표면에 걸쳐 규칙적으로 분포

된다.

- [0032] 도 1a는 반도체 기판(111), 예를 들어 실리콘 기판의 내부 및 상부에 미리 형성된 집적 제어 회로(110)를 개략적으로 도시하고 있다. 이 예에서, 제어 회로(110)는, 장치의 각각의 B, R 및 G 픽셀에 대해, 다이오드를 통해 흐르는 전류 및/또는 다이오드에 인가된 전압을 제어할 수 있도록 픽셀의 발광 다이오드의 전극 중 하나(애노드 또는 캐소드)에 연결되기 위한 금속 연결 패드(113)를 이의 상부 표면 측면에 포함한다. 제어 회로는, 예를 들어, 각각의 픽셀에 대해, 픽셀 다이오드에 인가된 전류 및/또는 전압을 제어할 수 있도록, 금속 패드(113)에 연결된, 하나 또는 다수의 트랜지스터를 포함하는 기본 제어 셀을 포함한다. 제어 회로(110)는 예를 들어 CMOS 기술로 형성된다. 금속 패드(113)는, 제어 회로(110)가 금속 패드(113)와 절연 영역(114)의 교대를 포함하는 실질적으로 평탄한 상부 표면을 갖도록, 절연 재료(114), 예를 들어, 실리콘 산화물로 측면으로 둘러싸일 수 있다. 이후 더욱 상세히 설명하는 바와 같이, 발광 다이오드의 다른 전극(패드(113)에 연결되지 않음) 상의 접촉은, 예를 들어, 제어 회로(110)의 주변 영역에서, 제어 회로(110)의 하나 또는 다수의 연결 패드(도면에 도시되지 않음)를 통해 집합적으로 취해질 수 있다.
- [0033] 도 1a는 특히 장치의 픽셀 B의 각각의 연결 패드(113) 상에 활성 질화갈륨 발광 다이오드 스택을 배치하는 단계를 도시하고 있다. 이 예에서, 제어 회로 상에 배치된 활성 스택은, 연결 패드(113)의 표면으로부터 다음의 순서로, 예를 들어 금속으로 형성된 전도층(121), P-형으로 도핑된 질화갈륨층(123), 방출층(125), 및 N-형으로 도핑된 질화갈륨층(127)을 포함한다. 방출층(125)은 예를 들어 GaN, InN, InGa_N, AlGa_N, AlN, AlInGa_N, GaP, AlGaP, AlInGaP 또는 이들 물질의 하나 또는 다수의 조합으로 형성된 양자 우물을 각각 형성하는 하나 또는 다수의 방출층의 적층에 의해 형성된다. 변형으로서, 방출층(125)은 10^{15} 내지 10^{18} 원자/cm³ 범위, 예를 들어, 대략 10^{17} 원자/cm³의 잔류 도너 농도를 갖는 진성, 즉 비의도적으로 도핑된 질화갈륨층일 수 있다. 이 예에서, 방출층(125)의 상부 표면은 층(127)의 하부 표면과 접촉하고, 방출층(125)의 하부 표면은 층(123)의 상부 표면과 접촉하고, 층(123)의 하부 표면은 층(121)의 상부 표면과 접촉하며, 층(121)의 하부 표면은 패드(113)의 상부 표면과 접촉한다. 전도층(121)은 픽셀 B의 다이오드의 애노드 전극을 형성하고, 층(123 및 127)은 각각 다이오드의 반도체 애노드 및 캐소드층을 형성한다. 변형으로서, 제어 회로(110) 상에 배치된 스택은 전도층(121)을 포함하지 않을 수 있으며, 이 경우 스택의 반도체층(123)은 제어 회로의 금속 패드(113)와 직접 접촉하고, 따라서 패드(113)는 픽셀 B의 다이오드의 애노드 전극을 형성한다.
- [0034] 도시된 예에서, 도 1a의 단계에서 제어 회로(110) 상에 배치된 스택은 픽셀 B의 다이오드의 상부 전극(본 예에서는 캐소드 전극), 즉 층(123)에 대향하는 층(127)의 표면을 코팅하는 전극을 포함하지 않는다. 이 상부 전극은 실제로 후속 단계에서, R 및 G 픽셀의 발광 다이오드의 하부 전극과 동시에 증착될 것이다.
- [0035] 도 1a의 단계에서 제어 회로(110) 상에 배치된 질화갈륨 다이오드의 스택은 적당한 지지 기판, 예를 들어, 사파이어 또는 커런덤 기판(미도시) 상에 에피택시에 의해 미리 형성될 수 있다. 특히, 층(127, 125 및 123)은 지지 기판의 표면으로부터 에피택시에 의해 연속적으로 형성될 수 있으며, 이후 층(121)은 지지 기판에 대향하는 층(123)의 표면에 증착될 수도 있다. 지지 기판은 이후 제거될 수 있고, 이후 다이오드는 예를 들어 소잉(sawing)에 의해 개별화될 수 있다. 다이오드를 개별 칩으로 절단하기 위해, 지지 기판에 대향하는 활성 스택의 표면 측에 미리 접착제 유지 필름이 배치될 수 있다. 다이오드가 개별화되고 나면, 이들은 도 1a의 구조를 얻기 위해 제어 회로(110) 상에 하나씩 배치될 수 있다.
- [0036] 변형으로서, 스택을 개별 다이오드로 절단하기 전에, 스택이 실질적으로 제어 회로(110)의 전체 표면을 커버하도록, 활성 스택은 제어 회로(110)의 상부 표면에 하나의 조각으로 배치될 수 있다. 활성 스택의 지지 기판은 예를 들어 기계 가공에 의해 제거될 수 있으며, 이후 활성 스택은 센서의 B 픽셀 상의 활성 스택의 일부만을 유지하여 도 1a의 구조를 얻기 위해 맞은편의 R 및 G 픽셀을 에칭함으로써 국부적으로 제거될 수 있다.
- [0037] 도 1a의 단계의 끝에서, 픽셀 B의 발광 다이오드의 활성 부분은 제어 회로(110)의 상부 표면에 배치된 개별 패드 또는 섬(island)을 형성한다. 예를 들어 패드 또는 섬은 0.1 내지 1 μm 범위, 예를 들어, 대략 0.5 μm의 두께를 갖는다.
- [0038] 도 1b는 도 1a의 단계의 끝에서 얻어진 구조의 상부 표면을 평탄화하는 단계를 도시하고 있다. 이 단계 동안, B 픽셀의 다이오드의 활성 부분을 측면으로 분리하는 공간은 절연 충전재(129), 예를 들어, 산화 규소 또는 수지로 충전되어 실질적으로 평탄한 상부 표면을 갖는 구조물을 얻는다. 예를 들어, 충전재(129)는 B 픽셀의 다이오드의 활성 스택의 두께보다 큰 두께에 걸쳐, B 픽셀 위를 포함하여 구조물의 상부 표면 전체에 먼저 증착되고, 이후 예를 들어 화학기계적 연마에 의해 평탄화 단계가 실행되는데, 이때 충전재는 활성 스택의 두께와 실질적

으로 동일한 두께에 걸쳐 B 픽셀의 다이오드의 활성 스택 주위에만 유지된다.

- [0039] 도 1c는 장치의 B 픽셀의 무기 다이오드의 상부 전극(131) 및 장치의 R 및 G의 유기 다이오드의 하부 전극(133)을 예를 들어 금속으로 동시에 동일한 전도 레벨(M)로 형성하는 단계를 도시하고 있다. 여기서 전도 레벨은 제어 회로(110)의 상부 표면에 실질적으로 평행한 동일한 평균 평면에서 동시에 형성되고 배치된 전도성 영역의 어셈블리를 의미한다.
- [0040] 특히, 이 단계 동안, 픽셀 다이오드의 캐소드층(127)의 상부에 배치되고 이의 상부 표면과 접촉하는 캐소드 전극(131)이 장치의 각각의 B 픽셀 상에 형성된다. 이 예에서, 전극(131)은 픽셀 B의 다이오드의 상부 표면의 일부분을 커버한다. 실제로, 도 1a, 도 1b, 도 1c 및 도 1d와 관련하여 기술된 장치는 이의 상부 표면에서 광을 방출하기 위한 것이고, 전극(131)은 따라서 B 픽셀의 다이오드의 상부 표면을 완전히 마스킹하지 않아야 한다. 예를 들어, 전극(131)은 평면도 상에서 B 픽셀의 다이오드의 주변 영역의 전부 또는 일부에 걸쳐 연장된다.
- [0041] 이 단계 동안, 예를 들어 픽셀의 연결 패드(113)에 대해 수직으로, 절연 층(129)의 상부 표면에 배치된 전극(133)이 장치의 각각의 R 픽셀 및 G 픽셀 상에 추가로 형성된다. 전극(133)은 예를 들어 픽셀의 유기 발광 다이오드(아직 형성되지 않음)의 표면 전체에 걸쳐 연장된다. 전극(133)은, 절연층(129)과 교차하는, 예를 들어, 텅스텐 또는 구리로 형성된 전도성 비아(conductive via, 135)를 통해 아래에 있는 픽셀의 연결 패드(113)에 연결된다. 비아(135)는, 상세히 설명되지 않는 단계 동안, 절연층(129)을 증착하는 단계 이후에 그리고 전극(131, 133)을 형성하는 단계 이전에 형성될 수 있다. 패드(113)는 비아(135)를 통해 전극(133)에 전력을 공급하는 기능을 갖는다. 따라서, 변형으로서, 패드(113)는 전극(133)의 표면적보다 작거나 또는 큰 표면적을 가질 수 있고 및/또는 전극(133)에 대해 (평면도 상에서) 이동될 수 있다는 것에 주목해야 한다.
- [0042] 바람직하게, 전극(133)(및 전극(133)과 동일한 전도 레벨(M)로 형성된 전극(131))은 장치의 상부에서 나오는 광을 반사하는 상부 표면을 갖도록 구비된다. 이는 유기 발광 다이오드에 의해 하부 표면을 향하여 방출된 광을 상부 표면으로 반사시킴으로써 장치의 광 효율을 증가시킬 수 있다. 예를 들어, 전극(133)은 은, 산화주석, 알루미늄, 알루미늄-구리 합금, 또는 투명한 전도성 산화물(ZnO, AZO, ITO 등)로 형성된 적어도 하나의 상부층을 포함한다.
- [0043] 비아(135)와 전극(131 및 133)은 예를 들어 CMOS 기술에서 집적 회로의 제조에 현재 사용되는 유형의 통상적인 포토리소그래피 방법에 따라 형성될 수 있다.
- [0044] 도 1c는 전극(131, 133)을 형성하는 단계 이후의 단계를 더 도시하고 있는데, 이때 장치의 상부층(도 1c에 도시되지 않음)으로부터 금속배선(131)을 절연시키기 위해 전체 상부 표면에 걸쳐 그리고 금속배선(131)의 측면에 예를 들어 수지로 형성된 국소 절연층(137)이 증착된다. 그러나, 절연층(137)은 R 및 G 픽셀의 다이오드의 하부 전극(133)의 상부 표면의 적어도 일부 위로 연장되지 않는다. 도시된 실시형태에서, 절연층(137)은 장치의 인접한 픽셀의 다이오드 사이의 절연을 보장하고 유기 반도체층의 후속 증착을 위해 전극(133)에 의해 형성된 모서리를 둥글게 하기 위해 주변 영역에 걸쳐 그리고 각각의 전극(133)의 측면에 연장된다. 국소 절연층(137)은 예를 들어 레지스트(resist)로 형성된다. 레지스트는 예를 들어 먼저 장치의 상부 표면에 걸쳐 확산되고, 이후 조사되고 에칭되어 원하는 영역에만 레지스트를 유지한다.
- [0045] 도 1d는 도 1c의 일련의 단계 끝에서 얻어진 구조물의 상부 표면에 걸쳐 유기 반도체층(139)을 증착하는 단계를 도시하고 있다. 층(139)은 활성 유기 발광 다이오드층이다. 층(139)은 반대 전도성 유형의 유기 반도체 재료의 혼합물로 형성된 단일 층 또는 반대 전도성 유형의 유기 반도체 재료의 적어도 두 개의 층의 수직 스택일 수 있다. 보다 일반적으로, 전류에 의해 교차될 때 광을 방출할 수 있는 하나 또는 다수의 유기 반도체층의 임의의 스택이 사용될 수 있다. 이 예에서, 유기 반도체층(139)은 녹색 광 및 적색 광을 동시에 방출할 수 있도록 선택된다. 변형으로서, 유기 반도체층(139)은 백색 광을 방출할 수 있도록, 즉 청색 광, 녹색 광 및 적색 광을 동시에 방출할 수 있도록 선택된다. 유기 반도체층(139)은 실질적으로 도 1c의 일련의 단계 끝에서 얻어진 구조물의 전체 상부 표면에 걸쳐 연속적으로 연장된다. 특히, 유기 반도체층(139)은 장치의 R 및 G 픽셀의 하부 전극(133)과 전기적으로 접촉하는 하부 표면을 갖는다. 그러나, 국소 절연층(137)은 유기 반도체층(139)이 장치의 B 픽셀의 상부 전극(131)과 전기적으로 접촉하지 않도록 한다. 전극(133)과 유기층(139)을 형성하기 위해 선택된 재료에 따라, 유기 반도체층(139)을 증착하기 전에, 도 1c의 일련의 단계 끝에서 얻어진 구조물의 상부 표면에 걸쳐 하나 또는 다수의 전도성 정합층(matching layer)이 증착될 수 있다.
- [0046] 도 1d는 유기 반도체층(139)의 상부 표면에 걸쳐 장치의 R 및 G 픽셀의 상부 전극에 해당하는 전도층(141)을 증착하는 단계를 더 도시하고 있다. 층(141)은 레벨(M) 위에 위치하는 전도 레벨(M+1)로 형성된다. 전도층(141)은

장치의 모든 R 및 G 픽셀에 공통인 전극을 형성한다. 이 예에서, 층(141)은 실질적으로 장치의 전체 상부 표면에 걸쳐 연장되는 연속층이다. 장치는 이의 상부 표면 측에서 보기 위한 것이고, 따라서 상부 전극층(141)은 R 및 G 픽셀의 유기 발광 다이오드에 의해 그리고 B 픽셀의 무기 발광 다이오드 방출되는 광의 대부분을 투과시킬 수 있도록 선택된다. 예를 들어, 전극(141)은, 예를 들어, 은으로 형성되고, 두께가 10nm 보다 작은 금속 전극, 또는 투명한 전도성 재료, 예를 들어, 인듐 주석 산화물로 형성된 전극이다. 재료에 따라, 전도층(141)을 증착하는 단계 이전에, 하나 또는 다수의 정합하는 전도층이 층(139)의 상부 표면 위에 증착될 수 있다.

[0047] 도 1d는 전도층(141)의 상부 표면에 걸쳐, 특히 공기 또는 습기가 유기 반도체층(139)으로 침투하는 것을 방지하는 기능을 갖는 봉지층(encapsulation layer, 143)을 증착하는 단계를 더 도시하고 있다. 예를 들어, 봉지층(143)은 ALD("원자층 증착(Atomic Layer Deposition)")에 의해 증착된다. 층(143)은 예를 들어 산화 규소(SiO_2) 또는 산화 알루미늄(Al_2O_3)으로 형성된다.

[0048] 도 1d는 예를 들어 착색 수지로 형성된 각각의 컬러 필터(145R, 145G)를 각각의 R 픽셀 및 G 픽셀의 유기 발광 다이오드 위에 증착하는 단계를 더 도시하고 있다. 필터(145R)는 아래에 있는 발광 다이오드에 의해 방출된 광의 스펙트럼의 제 1 부분만을 투과시키고, 필터(145G)는 아래에 있는 발광 다이오드에 의해 방출된 광의 스펙트럼의 제 2 부분(제 1 부분과는 다름)만을 투과시킨다. 이 예에서, 필터(145R)는 적색 광만을 투과시키고 필터(145G)는 녹색 광만을 투과시킨다. 변형으로서, 각각의 B 픽셀에서, 무기 발광 다이오드는, 예를 들어 컬러 수지로 제조되고 필터(145R 및 145G)의 대역폭과는 다른 대역폭을 갖는 컬러 필터(미도시), 예를 들어 청색 광만을 투과시킬 수 있는 필터로 더 투과된다. 예를 들어, B 픽셀 상에 필터를 제공하면, 유기 반도체층(139)에 의해 유도된, 픽셀의 무기 발광 다이오드에 의해 방출된 광의 파장의 가능한 분산을 보정할 수 있다. B 픽셀 상에 특정 필터를 제공하면, B 픽셀의 무기 발광 다이오드와 R 및 G 픽셀의 유기 발광 다이오드 사이의 가능한 광도 차이를 보상할 수 있다. 실제로, 제어 회로(110)의 제어의 기본 셀은 회로(110)의 형성을 단순화하기 위해 모두 동일한 것이 바람직하다. 이 경우, B, R 및 G 픽셀의 다이오드는 실질적으로 동일한 전원 전압을 수신한다. 동일한 전원 전압에 대해, B 픽셀의 무기 다이오드가 R 및 G 픽셀의 유기 발광 다이오드보다 높은 휘도 레벨로 발광하는 경우, B 픽셀 상에 컬러 필터를 제공하면, B 픽셀의 휘도 레벨을 감소시켜 R 및 G 픽셀과 동등한 레벨을 취하게 할 수 있다.

[0049] 따라서, 도 1d의 일련의 단계 끝에서 얻어진 장치는 각각 세 개의 다른 주파대에서 광을 방출할 수 있는 B, R 및 G 픽셀을 포함하고, 각각의 B 픽셀은 무기 발광 다이오드를 포함하고, 각각의 R 또는 G 픽셀은 유기 발광 다이오드를 포함한다.

[0050] 이 예에서, R 및 G 픽셀의 발광 다이오드의 하부 전극(133)은 유기 발광 다이오드의 애노드 전극에 해당하고, 상부 전극(141)은 유기 발광 다이오드의 캐소드 전극에 해당한다.

[0051] 도 2는 도 1d의 장치의 B, R, 및 G 픽셀의 레이아웃 예를 개략적으로 도시하는 평면도이다. 도 2에서, 픽셀은 사각형으로 표시되어 있다. 또한, 각각의 B 픽셀에는 픽셀 다이오드의 상부 전극(131)이 해치된 사각형으로 표시되어 있다. 또한, 도 2는 R 및 G 픽셀의 상부 전극(141)을 직사각형에 의해 파선으로 나타낸다. 평면도에서, B, R 및 G 픽셀은 예를 들어 행과 열의 어레이로 배열된다.

[0052] 장치의 B 픽셀의 상부 전극(131)은 전극(131 및 133)과 동시에 전도성 레벨(M)로 형성된 전도성 트랙(201)(도 1a, 도 1b, 도 1c 및 도 1d에 도시되지 않음)의 네트워크를 통해 서로 연결된다. B 픽셀의 상부 전극(131)을 커버하는 절연층(137)(도 1c 및 1d)은 장치의 유기 반도체층(139)(도 1d)으로부터 전도성 트랙(201)의 네트워크를 절연시키기 위해 상부 표면과 전도성 트랙(201)의 측면을 더 커버한다.

[0053] 전극(131)을 상호 연결하는 전도성 트랙의 네트워크(201)는 픽셀 어레이의 외부, 예를 들어, 픽셀 어레이의 주변부에서 R 및 G 픽셀의 유기 발광 다이오드에 공통인 상부 전극(141)에 연결된다. 이로써 장치의 모든 발광 다이오드의 상부 전극을 상호 연결할 수 있는데, 각각의 다이오드의 개별 제어는 제어 회로(110)의 해당 연결 패드(113)를 통해 하부 다이오드(121 또는 133)에 의해 수행된다.

[0054] 상기한 예에서, 유기 발광 다이오드의 하부 전극층(133)만이 픽셀화되고, 유기 반도체층(139)과 상부 전극층(141)은 연속층인 것에 주목해야 한다.


[0055] 도 3은 컬러 화상 표시 장치의 또 다른 실시형태를 개략적으로 도시하는 부분적으로 단순화된 단면도이다.

[0056] 도 3의 장치는 상기한 장치의 연속적인 유기 반도체층(139)이 도 3의 장치에서 장치의 R 및 G 픽셀의 유기 발광 다이오드의 레벨에서만 위치하는 불연속적인 유기 반도체층(339)으로 대체된다는 점에서 상기한 장치와 다르다.


- [0057] 도 3의 장치를 형성하는 단계는 예를 들어 도 1a, 도 1b 및 도 1c와 관련하여 기술된 것과 동일한 단계를 포함한다.
- [0058] 도 3의 장치를 형성하는 단계는 도 1c의 일련의 단계 끝에서 얻어진 구조물의 상부 표면에 유기 반도체층(339)을 증착하는 단계를 더 포함한다. 층(339)은 장치의 R 및 G 픽셀의 레벨에만 위치하는 불연속층이며, 특히 장치의 B 픽셀 위로 연장되지 않는다. 특히, 층(339)은 각각의 픽셀 R의 레벨에서 픽셀의 하부 전극(133)과 전기적으로 접촉하는 부분(339R)을 포함하고, 각각의 픽셀 G의 레벨에서 픽셀의 하부 전극(132)와 전기적으로 접촉하는 부분(339G)을 포함한다. 층(339R 및 339G)은 다른 성질의 활성 유기 발광 다이오드층이다. 특히, 각각의 부분(339R)은 전류를 전도할 때 제 1 파장 범위의 광을 방출할 수 있고, 각각의 부분(339G)은 전류를 전도할 때 제 1 범위와는 다른 제 2 파장 범위의 광을 방출할 수 있다. 예를 들어, 층(339R)은 적색 광만을 방출할 수 있도록 선택되고, 층(339G)은 녹색 광만을 방출할 수 있도록 선택된다. 국소 층(339R 및 339G)은 예를 들어 실크 스크리닝 또는 스텐실에 의해 또는 유기 반도체층의 국소 증착의 임의의 다른 방법에 의해 증착된다.
- [0059] R 및 G 픽셀에 공통인 상부 전극(141)은 앞서 설명한 것과 유사하게 또는 동일하게 증착된다. 특히, 전극(141)은 B 픽셀 위를 포함하여 실질적으로 장치의 전체 표면에 걸쳐 연장되는 연속 전극일 수 있다. 이후, 봉지층(143)이 앞서 설명한 것과 동일하게 또는 유사하게 장치의 상부 표면 전체에 걸쳐 증착될 수 있다.
- [0060] 도 3의 예에서, 유기 반도체층(339)은 장치의 B 픽셀 위로 연장되지 않기 때문에, B 픽셀의 상부 전극(131)은 절연을 필요로 하지 않는다는 것에 주목해야 한다. 따라서, 적어도 B 픽셀의 상부 전극(131) 레벨에서 국소 절연층(137)이 생략될 수 있다. 도 3에 도시된 바와 같이 R 및 G 픽셀의 상부 전극(141)이 B 픽셀 위를 포함하여 실질적으로 장치의 전체 표면에 걸쳐 연장되는 경우, 전극(141)의 하부 표면은 장치의 모든 다이오드의 상부 전극을 상호 연결하는 전극(131)의 상부 표면과 직접 접촉한다.
- [0061] 각각 R 및 G 픽셀의 방출 파장에 특히 적합한 반도체층(339R 및 339G)을 제공하기 때문에, 도 1d의 장치의 R 및 G 픽셀을 토핑하는 컬러 필터(145R, 145G)는 도 3의 장치에서 생략될 수 있다.
- [0062] 실제로, 도 3의 실시형태는, 픽셀이 상당한 크기를 갖는, 예를 들어, 평면도에서 가장 작은 치수가 20 μm 보다 크고 바람직하게는 50 μm 보다 큰 표시 장치에 적합하다. 도 1d의 실시형태는, 픽셀이 비교적 작은 크기를 갖는, 예를 들어, 평면도에서 가장 작은 치수가 20 μm 보다 작고 바람직하게는 5 μm 보다 작고, 따라서 유기 반도체층의 국소 증착이 수행하기 어려운 표시 장치에 적합하다.
- [0063] 특정 실시형태가 설명되었다. 다양한 변경 및 수정이 본 기술 분야의 숙련자에게 발생할 것이다. 특히, 장치의 각각의 픽셀에서, 픽셀 다이오드의 하부 전극은 애노드 전극이고, 픽셀 다이오드의 상부 전극은 캐소드 전극인 실시형태가 설명되었다. 장치의 다이오드의 극성을 반전시킴으로써 실시형태를 개조하는 것은 본 기술 분야의 숙련자의 능력 내에 있을 것이다.
- [0064] 또한, 하나의 무기 픽셀 타입(B 픽셀) 및 두 개의 유기 픽셀 타입(R 및 G 픽셀)을 포함하는 표시 장치의 실시형태만이 설명되었지만, 설명된 실시형태들은 이러한 특정한 경우로 제한되지 않는다. 변형으로서, 표시 장치는, 각각 질화갈륨 발광 다이오드를 포함하고 다른 파장 범위로 방출할 수 있는 다양한 타입의 무기 픽셀을 포함할 수 있다. 또한, 표시 장치는 한 가지 타입의 유기 픽셀 또는 다른 파장 범위로 방출할 수 있는 두 가지 타입의 무기 픽셀을 포함할 수 있다.

도면


도면1a




도면1b




도면1c




도면1d



도면2



도면3



专利名称(译)	显示装置和制造这种装置的方法		
公开(公告)号	KR1020190070928A	公开(公告)日	2019-06-21
申请号	KR1020197011953	申请日	2017-10-13
[标]申请(专利权)人(译)	动的约会啊.不知道又来你不知道我的自然属群		
申请(专利权)人(译)	꿈미사리아아레네르지아또미끄예오에네르지알떼르나띠브스		
发明人	맹드롱, 토니 라신, 브누아 탕플리에, 프랑수아		
IPC分类号	H01L27/32 H01L51/50 H01L51/56		
CPC分类号	H01L27/3216 H01L27/3225 H01L51/56 H01L25/0753 H01L27/3211 H01L27/286 H01L27/322 H01L27/3244 H01L33/007 H01L33/32 H01L2227/323		
代理人(译)	Gimsunung		
优先权	2016060225 2016-10-21 FR		
外部链接	Espacenet		

摘要(译)

本发明提供了一种集成显示器，该集成显示器包括能够在第一波长范围内发光的多个第一像素B和能够在第二波长范围内发光的多个第二像素R，G。该器件涉及分别包括氮化镓发光二极管的第一像素（B），并且每个第二像素（R，G）包括有机发光二极管。

