



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2016-0077297
(43) 공개일자 2016년07월04일

(51) 국제특허분류(Int. Cl.)

H01L 27/32 (2006.01)

(21) 출원번호 10-2014-0186084

(22) 출원일자 2014년12월22일

심사청구일자 없음

(71) 출원인

엘지디스플레이 주식회사

서울특별시 영등포구 여의대로 128(여의도동)

(72) 발명자

강경윤

경남 진주시 초장로14번길 27, 103동 2803호 (초전동, 진주초전푸르지오1단지)

심종식

경기 고양시 일산서구 호수로 710, 1702동 1602호 (주엽동, 강선마을17단지아파트)

(74) 대리인

특허법인천문


전체 청구항 수 : 총 8 항

(54) 발명의 명칭 유기 발광 표시 장치

(57) 요약

본 발명은 하나의 화소에 구비되며 서로 분리되어 있는 제1 양극과 제2 양극 및 상기 하나의 화소에 구비되며 상기 제1 양극 및 제2 양극 각각과 연결되어 있는 구동 박막 트랜지스터를 포함하고, 상기 제1 양극은 리페어 라인을 통해서 상기 구동 박막 트랜지스터와 연결되어 있고, 상기 제2 양극은 상기 구동 박막 트랜지스터로 연장되어 상기 구동 박막 트랜지스터와 연결된다.

대 표 도 - 도3



명세서

청구범위

청구항 1

하나의 화소에 구비되며 서로 분리되어 있는 제1 양극과 제2 양극; 및
상기 하나의 화소에 구비되며 상기 제1 양극 및 제2 양극 각각과 연결되어 있는 구동 박막 트랜지스터를 포함하고,
상기 제1 양극은 리페어 라인을 통해서 상기 구동 박막 트랜지스터와 연결되어 있고, 상기 제2 양극은 상기 구동 박막 트랜지스터로 연장되어 상기 구동 박막 트랜지스터와 연결되어 있는 유기 발광 표시 장치.

청구항 2

제1항에 있어서,
상기 리페어 라인은 상기 제1 양극 및 상기 제2 양극과 오버랩되도록 구비된 유기 발광 표시 장치.

청구항 3

제1항에 있어서,
상기 제2 양극과 마주하지 않는 상기 제1 양극의 끝단에는 돌출부가 구비되어 있고, 상기 리페어 라인은 상기 제1 양극의 돌출부와 연결되어 있는 유기 발광 표시 장치.

청구항 4

제1항에 있어서,
상기 리페어 라인은 투명한 도전물질로 이루어진 유기 발광 표시 장치.

청구항 5

제1항에 있어서,
상기 제1 양극과 상기 리페어 라인 사이를 연결하는 연결전극을 더 포함하는 유기 발광 표시 장치.

청구항 6

제5항에 있어서,
상기 연결전극은 상기 구동 박막 트랜지스터를 구성하는 소스 전극과 동일한 물질로 이루어진 유기 발광 표시 장치.

청구항 7

제1항에 있어서,
상기 제2 양극은 상기 구동 박막 트랜지스터를 구성하는 소스 전극과 연결되어 있고, 상기 소스 전극은 상기 리페어 라인을 통해서 상기 구동 박막 트랜지스터를 구성하는 액티브층과 연결되어 있는 유기 발광 표시 장치.

청구항 8

제7항에 있어서,
상기 제1 양극과 상기 제2 양극 사이에 구비된 बैं크층을 더 포함하는 유기 발광 표시 장치.

발명의 설명

기술 분야

[0001] 본 발명은 유기 발광 표시 장치에 관한 것으로서, 보다 구체적으로는 불량 화소의 리페어가 가능한 유기 발광 표시 장치에 관한 것이다.

배경 기술

[0002] 최근, 표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 표시 장치, 플라스마 표시 장치, 유기 발광 표시 장치 등의 평판 표시 장치가 상용화되고 있다. 이러한, 평판 표시 장치 중에서 액정 표시 장치와 유기 발광 표시 장치는 박형화, 경량화, 저 소비전력화 등의 우수한 특성으로 인하여 노트북 컴퓨터, 텔레비전, 테블릿 컴퓨터, 모니터, 스마트 폰, 휴대용 디스플레이 기기, 휴대용 정보 기기 등의 표시 장치로 널리 사용되고 있다.

[0003] 유기 발광 표시 장치는 전자(electron)를 주입하는 음극(cathode)과 정공(hole)을 주입하는 양극(anode) 사이에 발광층이 형성된 구조를 가지며, 음극에서 발생된 전자 및 양극에서 발생된 정공이 발광층 내부로 주입되면 주입된 전자 및 정공이 결합하여 엑시톤(exciton)이 생성되고, 생성된 엑시톤이 여기상태(excited state)에서 기저상태(ground state)로 떨어지면서 발광을 하는 원리를 이용한 표시 장치이다.

[0004] 이하, 도면을 참조로 종래의 유기 발광 표시 장치에 대해서 설명하기로 한다.

[0005] 도 1은 종래의 유기 발광 표시 장치의 하나의 화소(P)를 보여주는 개략도이다.

[0006] 도 1을 참조하면, 종래의 유기 발광 표시 장치의 하나의 화소(P)는 광을 발광하는 발광영역(E) 및 상기 발광영역(E)의 발광을 제어하는 회로영역(C)을 포함하여 이루어지며 상기 발광영역(E) 및 상기 회로영역(C)은 서로 연결되어 있다.

[0007] 구체적으로, 상기 발광영역(E)에는 양극(A)이 구비되어 있고, 상기 회로영역(C)에는 구동 박막 트랜지스터(Dr_TR)가 구비되어 있는데, 상기 양극(A)은 상기 구동 박막 트랜지스터(Dr_TR)와 연결되어 있다.

[0008] 이와 같은 종래의 유기 발광 표시 장치는 화소 하나당 하나의 발광영역(E)으로 이루어져 있는데, 상기 발광영역(E)에 불량이 발생한 경우 해당 화소 전체가 암점화되어 화상 품질이 저하되는 문제가 있다.

발명의 내용

해결하려는 과제

[0009] 본 발명은 상술한 문제점을 해결하기 위한 것으로서, 본 발명은 하나의 화소의 발광영역에 불량이 발생한 경우 발광영역 전체가 암점화되지 않고 일부의 발광영역은 구동이 가능하도록 함으로써 화상 품질을 향상시킬 수 있는 유기 발광 표시 장치를 제공하는 것을 기술적 과제로 한다.

과제의 해결 수단

[0010] 상술한 기술적 과제를 달성하기 위한 본 발명에 따른 유기 발광 표시 장치는 하나의 화소에 구비되며 서로 분리되어 있는 제1 양극과 제2 양극 및 상기 하나의 화소에 구비되며 상기 제1 양극 및 제2 양극 각각과 연결되어 있는 구동 박막 트랜지스터를 포함하고, 상기 제1 양극은 리페어 라인을 통해서 상기 구동 박막 트랜지스터와 연결되어 있고, 상기 제2 양극은 상기 구동 박막 트랜지스터로 연장되어 상기 구동 박막 트랜지스터와 연결될 수 있다.

발명의 효과

[0011] 상술한 발명에 따르면 다음과 같은 효과가 있다.

[0012] 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 화소의 발광영역에 불량이 발생한 경우에 리페어 공정이 가능하도록 하여 화상 품질을 향상시킬 수 있다. 또한, 본 발명의 다른 실시예에 따른 유기 발광 표시 장치는 리페어 공정으로 인해서 발생할 수 있는 부작용을 방지하는 효과가 있다.

도면의 간단한 설명

[0013] 도 1은 종래의 유기 발광 표시 장치의 하나의 화소를 보여주는 개략도이다.

도 2는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 개략도이다.

도 3은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 개략도이다.

도 4는 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 평면도이다.

도 5는 도 4의 A-B라인의 단면도이다.

발명을 실시하기 위한 구체적인 내용

- [0014] 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
- [0015] 본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
- [0016] 구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
- [0017] 위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
- [0018] 시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
- [0019] 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
- [0020] 본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
- [0021] 이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다.
- [0022] 도 2는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 개략도이다. 도 2에는 제1 화소(P1)와 제2 화소(P2)의 2개의 화소를 도시하였다.
- [0023] 도 2에서 알 수 있듯이, 제1 화소(P1)와 제2 화소(P2) 각각은 광을 발광하는 발광영역(E) 및 상기 발광영역(E)의 발광을 제어하는 회로영역(C)을 포함하여 이루어지며 상기 발광영역(E) 및 상기 회로영역(C)은 서로 연결되어 있다.
- [0024] 구체적으로, 상기 발광영역(E)에는 양극(A)이 구비되어 있고, 상기 회로영역(C)에는 구동 박막 트랜지스터(Dr_TR)가 구비되어 있다. 상기 발광영역(E)에 구비된 양극(A)은 상기 회로영역(C)까지 연장되어 상기 구동 박막 트랜지스터(Dr_TR)와 연결되어 있다.
- [0025] 이때, 상기 발광영역(E)에 구비된 양극(A)은 리페어 영역(RA)을 구비하고 있다. 상기 리페어 영역(RA)은 상대적으로 폭이 좁게 형성되어 있으며 불량 발생시 레이저 조사에 의해서 상기 리페어 영역(RA)이 절단될 수 있다. 이와 같이 리페어 영역(RA)이 절단되면 상기 리페어 영역(RA) 위쪽의 양극(A)과 상기 리페어 영역(RA) 아래쪽의 양극(A)이 서로 분리된다.
- [0026] 상기 제2 화소(P2)에 구비되는 양극(A)은 상기 제2 화소(P2)의 회로영역(C)과 연결되어 있는데 불량발생시에는 웰딩(Welding) 공정에 의해서 상기 제1 화소(P1)의 회로영역(C)과도 연결될 수 있다. 구체적으로 설명하면, 상

기 제2 화소(P2)에 구비되는 양극(A)은 리페어 라인(RL)과 연결되어 있으며, 상기 리페어 라인(RL)은 상기 제1 화소(P1)의 회로영역(C)의 구동 박막트랜지스터(Dr_TR) 상부까지 연장되어 있다. 이때, 웰딩 공정을 통해서 상기 리페어 라인(RL)을 상기 제1 화소(P1)의 구동 박막트랜지스터(Dr_TR)와 연결시킬 수 있으며, 그에 따라 상기 제2 화소(P2)에 구비되는 양극(A)이 상기 제1 화소(P1)의 회로영역(C)과 연결될 수 있다.

[0027] 따라서, 만약, 제2 화소(P2)에 불량이 발생하게 되면, 상기 제2 화소(P2)의 양극(A)에 마련된 리페어 영역(RA)을 레이저 조사를 통해 절단함으로써 상기 리페어 영역(RA) 위쪽의 양극(A)과 상기 리페어 영역(RA) 아래쪽의 양극(A)을 서로 분리시키게 된다. 그 후, 웰딩 공정을 통해서 상기 리페어 라인(RL)을 상기 제1 화소(P1)의 구동 박막트랜지스터(Dr_TR)와 연결시킨다. 그리하면, 상기 제2 화소(P2)의 리페어 영역(RA) 위쪽의 양극(A)은 상기 제1 화소(P1)의 회로영역(C)과 연결되어 있고, 상기 제2 화소(P2)의 리페어 영역(RA) 아래쪽의 양극(A)은 상기 제2 화소(P2)의 회로영역(C)과 연결되어 있다. 결국, 만약, 상기 제2 화소(P2)의 리페어 영역(RA) 위쪽의 양극(A) 영역에서 불량 발생된 경우에는 상기 제2 화소(P2)의 리페어 영역(RA) 아래쪽의 양극(A) 영역은 정상적으로 구동하게 되고, 상기 제2 화소(P2)의 리페어 영역(RA) 아래쪽의 양극(A) 영역에서 불량 발생된 경우에는 상기 제2 화소(P2)의 리페어 영역(RA) 위쪽의 양극(A) 영역은 정상적으로 구동하게 된다. 그에 따라, 하나의 화소에서 불량 발생하더라도 발광영역(E) 전체가 암점화되지 않고 발광영역(E)의 일부는 정상적으로 구동할 수 있다.

[0028] 그러나, 이와 같은 도 2에 따른 유기 발광 표시 장치의 경우는 상기 리페어 영역(RA)이 좁게 설계되어 있기 때문에 불량이 발생하지 않은 정상 구동 상태에서 상기 리페어 영역(RA)에 단선이 발생할 가능성이 있다. 또한, 불량이 발생하여 상기 리페어 영역(RA)에 레이저를 조사하여 상기 리페어 영역(RA)을 제거하는 공정시에 상기 발광영역(E)에 추가적인 불량 발생 가능성도 있다. 또한, 불량 발생시 상기 리페어 라인(RL)을 상기 제1 화소(P1)의 구동 박막트랜지스터(Dr_TR)와 연결시키기 위한 웰딩 공정이 반드시 필요하여 공정이 복잡하다.

[0029] 본 발명자는 전술한 도 2에 따른 유기 발광 소자의 단점을 해소할 수 있는 방안에 대해서 연구하여 아래와 같은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치를 개발하게 되었다.

[0030] 도 3은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 개략도이다. 도 3에는 유기 발광 표시 장치의 하나의 화소(P)를 도시하였다.

[0031] 도 3에서 알 수 있듯이, 유기 발광 표시 장치를 구성하는 하나의 화소는 발광영역(E) 및 상기 발광영역(E)의 발광을 제어하는 회로영역(C)을 포함하여 이루어지며 상기 발광영역(E) 및 상기 회로영역(C)은 서로 연결되어 있다.

[0032] 구체적으로, 상기 발광영역(E)에는 제1 양극(A1)과 제2 양극(A2)이 구비되어 있다. 상기 제1 양극(A1)과 상기 제2 양극(A2)은 서로 분리되어 있다. 상기 회로영역(C)에는 구동 박막 트랜지스터(Dr_TR)가 구비되어 있다.

[0033] 상기 발광영역(E)에 구비된 제1 양극(A1)은 리페어 라인(RL)을 통해서 상기 회로영역(C)의 구동 박막트랜지스터(Dr_TR)와 연결되어 있다. 상기 발광영역(E)에 구비된 제2 양극(A2)은 상기 회로영역(C)까지 연장되어 상기 구동 박막 트랜지스터(Dr_TR)와 연결되어 있다. 즉, 서로 분리된 상기 제1 양극(A1)과 제2 양극(A2) 각각은 상기 회로영역(C)의 구동 박막 트랜지스터(Dr_TR)와 연결되어 있다.

[0034] 상기 리페어 라인(RL)은 상기 제1 양극(A1)과 상기 회로영역(C)의 구동 박막트랜지스터(Dr_TR)를 연결함으로써 상기 제1 양극(A) 영역이 구동할 수 있도록 한다. 상기 리페어 라인(RL)은 투명한 도전물로 이루어져, 상기 리페어 라인(RL)이 상기 발광영역(E)과 중첩되어도 상기 발광영역(E)의 투과율을 저하시키지 않는다.

[0035] 본 발명의 일 실시예에 따르면, 정상 구동시에는 상기 제1 양극(A1)과 상기 제2 양극(A2) 모두 상기 회로영역(C)의 구동 박막 트랜지스터(Dr_TR)와 연결되어 있기 때문에, 상기 발광영역(E) 전체에서 발광이 이루어진다.

[0036] 한편, 불량이 발생하게 되면 상기 발광영역(E) 중에서 불량이 발생된 영역은 암점화되는 반면에 불량이 발생하지 않은 영역은 정상적으로 구동하게 된다.

[0037] 예를 들어, 상기 제1 양극(A1) 영역에서 불량 발생한 경우, 상기 리페어 라인(RL)을 레이저를 조사하여 절단하여 상기 제1 양극(A1)과 상기 회로영역(C) 사이의 연결을 차단시킨다. 그리하면, 불량이 발생하지 않은 상기 제2 양극(A2) 영역에서만 발광이 이루어진다. 이때, 상기 리페어 라인(RL)의 절단 위치를 적절히 조절함으로써 리페어 공정시 추가적인 불량 발생을 줄일 수 있다. 구체적으로 설명하면, 상기 제2 양극(A2) 영역과 상기 회로영역(C) 사이에 위치한 상기 리페어 라인(RL)의 일부를 절단할 경우 상기 절단 공정시 발광영역(E)에 추가 불량을 일으킬 가능성이 줄어든다.

- [0038] 상기 제2 양극(A2) 영역에서 불량이 발생한 경우, 상기 회로영역(C)으로 연장되어 있는 상기 제2 양극(A2)의 일 부분을 절단한다. 그리하면, 불량이 발생하지 않은 상기 제1 양극(A1) 영역에서만 발광이 이루어진다.
- [0039] 이와 같이 본 발명의 다른 실시예에 따르면, 하나의 화소의 발광영역(E)에 제1 양극(A1)과 제2 양극(A2)을 서로 분리된 상태로 배치하고, 상기 제1 양극(A1)은 리페어 라인(LR)을 통해 회로영역(C)의 구동 박막 트랜지스터(Dr_TR)와 연결시키고 상기 제2 양극(A2)은 회로영역(C)으로 연장시켜 회로영역(C)의 구동 박막 트랜지스터(Dr_TR)와 연결시킴으로써, 전술한 도 2에 다른 구조에서와 같은 정상 구동 상태에서 단선 발생 가능성이 없고, 웰딩 공정도 필요하지 않기 때문에 리페어 공정이 보다 단순해진다. 또한, 리페어 공정시 전달되는 부분을 발광영역(E) 외부에 위치시킬 수 있어 리페어 공정시 발광영역(E)에 추가적인 불량이 발생하지 않는다.
- [0040] 도 4는 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 평면도이고, 도 5는 도 4의 A-B라인의 단면도이다. 도 4 및 도 5에 도시한 유기 발광 표시 장치는 전술한 도 3에 따른 유기 발광 표시 장치의 일 예에 해당한다.
- [0041] 우선, 도 4를 참조하여 평면 구조에 대해서 설명한 후, 이어서 도 5를 참조하여 단면 구조에 대해서 설명하기로 한다.
- [0042] 도 4에서 알 수 있듯이, 본 발명의 다른 실시예에 따른 유기 발광 표시 장치는 기관(1), 양극(A1, A2), 리페어 라인(RL), 게이트 라인(GL), 데이터 라인(DL), 연결라인(CL), 센싱 라인(SL), 전원라인(VDD), 스위칭 박막 트랜지스터(T1), 구동 박막 트랜지스터(T2) 및 센싱 박막 트랜지스터(T3)를 포함하여 이루어진다.
- [0043] 상기 기관(1)은 유리 또는 투명한 플라스틱으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.
- [0044] 상기 양극(A1, A2)은 제1 양극(A1) 및 제2 양극(A2)을 포함하여 이루어진다. 상기 제1 및 제2 양극(A1, A2)은 각각 분리되어 있다. 상기 제2 양극(A2)은 그 일단이 연장되어 상기 구동 박막 트랜지스터(T2)의 제2 소스 전극(S2)과 제4 콘택홀(CH4)을 통해서 연결된다.
- [0045] 상기 리페어 라인(RL)은 상기 제1 양극(A1)과 상기 구동 박막 트랜지스터(T2)의 제2 소스 전극(S2)을 연결한다. 보다 구체적으로, 상기 리페어 라인(RL)의 일측은 제6 콘택홀(CH6)을 통해서 상기 제1 양극(A1)의 돌출부(A1-k)와 연결되어 있고, 상기 리페어 라인(RL)의 타측은 상기 구동 박막 트랜지스터(T2)의 제2 소스 전극(S2)과 직접 연결되어 있다. 상기 돌출부(A1-k)는 상기 제2 양극(A2)과 마주하지 않는 상기 제1 양극(A1)의 끝단(A1-L)에 구비되어 있는 부분으로서, 상기 리페어 라인(RL)의 일측을 상기 제1 양극(A1)과 연결하기 위해서 구비된 것이다. 상기 돌출부(A1-k)를 상기 제1 양극(A1)의 끝단(A1-L)에 구비함으로써, 발광영역(E)의 손실없이 상기 리페어 라인(RL)을 상기 제1 양극(A1)과 연결할 수 있다.
- [0046] 상기 리페어 라인(RL)은 투명한 도전물로 이루어져 있기 때문에, 상기 제1 양극(A1) 및 제2 양극(A2)과 오버랩 되어도 유기 발광 표시 장치의 광투과율을 저하시키지 않는다.
- [0047] 상기 게이트 라인(GL)은 상기 기관(1) 상에서 제1 방향, 예로서 가로 방향으로 배열되어 있다. 상기 게이트 라인(GL)은 상기 스위칭 박막 트랜지스터(T1) 및 상기 센싱 박막 트랜지스터(T3)와 각각 연결된다.
- [0048] 상기 데이터 라인(DL)은 상기 기관(1) 상에서 제2 방향, 예로서 세로 방향으로 배열되어 있다. 상기 데이터 라인(DL)은 상기 스위칭 박막 트랜지스터(T1)와 연결된다.
- [0049] 상기 연결라인(CL)은 상기 전원라인(VDD)과 상기 구동 박막 트랜지스터(T2)를 연결시킨다. 즉, 상기 연결라인(CL)의 일측은 상기 전원라인(VDD)과 제2 콘택홀(CH2)을 통해서 연결되어 있고, 상기 연결라인(CL)의 타측은 상기 구동 박막 트랜지스터(T2)의 드레인 전극(D2)과 제3 콘택홀(CH3)을 통해서 연결되어 있다.
- [0050] 상기 센싱 라인(SL)은 상기 센싱 박막 트랜지스터(T3)와 연결되어 있다. 구체적으로 도시하지는 않았지만, 상기 센싱 라인(SL)은 기준 라인(Reference Line)과 연결되어 있어, 구동 박막 트랜지스터(T2)의 문턱 전압 강하 여부를 센싱할 수 있다.
- [0051] 상기 전원라인(VDD)은 상기 기관(1)상에서 제2 방향, 예로서 세로 방향으로 배열되어 있다. 상기 전원라인(VDD)은 콘택홀(CH2)을 통해서 상기 연결라인(CL)과 연결된다.
- [0052] 상기 스위칭 박막 트랜지스터(T1)는 제1 게이트 전극(G1), 제1 소스 전극(S1), 제1 드레인 전극(D1) 및 제1 액티브층(미도시)을 포함하여 이루어진다.
- [0053] 상기 제1 게이트 전극(G1)은 상기 게이트 라인(GL)의 일 부분으로 이루어질 수 있지만 반드시 그에 한정되는 것

은 아니고 상기 게이트 라인(GL)에서 분기된 구조로 이루어질 수도 있고, 경우에 따라서 상기 게이트 라인(GL)과 콘택홀을 통해서 연결된 별도의 전극으로 이루어질 수도 있다. 상기 제1 소스 전극(S1)은 상기 제1 데이터 라인(DL1)에서 분기된 구조로 이루어질 수 있다. 상기 제1 드레인 전극(D1)은 상기 제1 소스 전극(S1)과 마주하고 있다. 상기 제1 드레인 전극(D1)은 제1 콘택홀(CH1)을 통해서 상기 구동 박막 트랜지스터(T2)의 제2 게이트 전극(G2)과 연결된다. 상기 제1 액티브층(미도시)은 상기 제1 소스 전극(S1) 및 상기 제1 드레인 전극(D1)과 각각 연결되어 전자 이동 채널로 기능한다.

[0054] 상기 구동 박막 트랜지스터(T2)는 제2 게이트 전극(G2), 제2 소스 전극(S2), 제2 드레인 전극(D2), 및 제2 액티브층(미도시)을 포함하여 이루어진다.

[0055] 상기 제2 게이트 전극(G2)은 전술한 바와 같이 제1 콘택홀(CH1)을 통해서 상기 스위칭 박막 트랜지스터(T1)의 제1 드레인 전극(D1)과 연결되어 있다. 상기 제2 드레인 전극(D2)은 상기 연결라인(CL)과 연결되어 있다. 상기 제2 소스 전극(S2)은 상기 제2 드레인 전극(D2)과 마주하고 있다. 상기 제2 소스 전극(S2)은 후술하는 센싱 박막 트랜지스터(T3)의 제3 소스 전극(S3)으로도 기능한다. 상기 제2 소스 전극(S2)은 상기 리페어 라인(RL)을 통해 상기 제1 양극(A1)과 연결되어 있다. 상기 제2 액티브층(미도시)은 상기 제2 소스 전극(S2) 및 상기 제2 드레인 전극(D2)과 각각 연결되어 전자 이동 채널로 기능한다.

[0056] 상기 센싱 박막 트랜지스터(T3)는 제3 게이트 전극(G3), 제3 소스 전극(S3), 제3 드레인 전극(D3), 및 제3 액티브층(미도시)을 포함하여 이루어진다.

[0057] 상기 제3 게이트 전극(G3)은 상기 게이트 라인(GL)의 일 부분으로 이루어질 수 있지만 반드시 그에 한정되는 것은 아니고 상기 게이트 라인(GL)에서 분기된 구조로 이루어질 수도 있고, 경우에 따라서 상기 게이트 라인(GL)과 콘택홀을 통해서 연결된 별도의 전극으로 이루어질 수도 있다. 상기 제3 소스 전극(S3)은 전술한 바와 같이 상기 구동 박막 트랜지스터(T2)의 제2 소스 전극(S2)으로 이루어질 수 있다. 상기 제3 드레인 전극(D3)은 상기 제3 소스 전극(S3)과 마주하고 있다. 상기 제3 액티브층(미도시)은 상기 제3 소스 전극(S3) 및 상기 제3 드레인 전극(D3)과 각각 연결되어 전자 이동 채널로 기능한다.

[0058] 도 5에서 알 수 있듯이, 기판(1) 상에는 액티브층(2)이 형성되어 있고, 상기 액티브층(2) 상에는 층간 절연층(4)이 형성되어 있다. 상기 액티브층(2)은 전술한 구동 박막 트랜지스터(T2)의 액티브층을 구성하게 된다. 한편, 상기 액티브층(2)과 상기 층간 절연층(4) 사이에는 게이트 절연층(3)과 연결라인(CL)이 차례로 형성되어 있다. 상기 연결라인(CL)은 게이트 전극 또는 게이트 라인(GL)과 동일한 층에 형성되며, 따라서, 상기 연결라인(CL) 아래에 게이트 절연층(3)이 형성되어 있다.

[0059] 상기 층간 절연층(4) 상에는 리페어 라인(RL)이 형성되어 있다. 상기 리페어 라인(RL)은 상기 층간 절연층(4)에 구비된 콘택홀을 통해서 상기 구동 박막 트랜지스터(T2)의 액티브층(2)과 연결되어 있다.

[0060] 상기 리페어 라인(RL) 상에는 구동 박막 트랜지스터(T2)의 제2 소스 전극(S2)과 연결전극(5)이 형성되어 있다. 상기 제2 소스 전극(S2)은 상기 리페어 라인(RL)의 일측에 형성되어 있다. 따라서, 상기 제2 소스 전극(S2)은 상기 리페어 라인(RL)을 통해서 상기 액티브층(2)과 연결되어 있다. 상기 연결전극(5)은 상기 리페어 라인(RL)의 타측에 형성되어 있다. 상기 연결전극(5)은 상기 제2 소스 전극(S2)과 동일한 물질로 이루어질 수 있다. 이와 같은 연결전극(5)은 상기 리페어 라인(RL)을 상기 제1 양극(A1)과 연결시키는 역할을 한다. 이때, 상기 리페어 라인(RL)과 제1 양극(A1)은 투명한 도전물질로 이루어져 있는데 투명한 도전물질은 저항이 큰 단점이 있다. 따라서, 상기 연결전극(5)이 상기 리페어 라인(RL)과 상기 제1 양극(A1) 사이에 구비됨으로써, 상기 리페어 라인(RL)과 상기 제1 양극(A1) 간의 전기 전도도를 향상시킬 수 있다.

[0061] 상기 제2 소스 전극(S2) 및 상기 연결전극(5) 상에는 평탄화층(6)이 형성되어 있다.

[0062] 상기 평탄화층(6) 상에는 제1 양극(A1)과 제2 양극(A2)이 서로 분리되면서 형성되어 있다. 상기 제1 양극(A1)은 상기 평탄화층(6)에 형성된 콘택홀(CH6)을 통해서 상기 연결전극(5)과 연결되어 있다. 따라서, 상기 제1 양극(A1)은 상기 연결전극(5) 및 상기 리페어 라인(RL)을 통해서 상기 구동 박막 트랜지스터(T2)의 제2 소스 전극(S2)과 연결되어 있다. 상기 제2 양극(A2)은 상기 평탄화층(6) 상에 형성된 콘택홀(CH4)을 통해서 상기 제2 소스 전극(S2)과 연결되어 있다.

[0063] 상기 제1 양극(A1)과 제2 양극(A2) 상에는 बैं크층(7a, 7b, 7c)이 형성되어 있다. 상기 बैं크층(7a, 7b, 7c)은 상기 제1 양극(A1)의 일단과 오버랩되는, 구체적으로, 상기 연결전극(5)과 오버랩되는 제1 बैं크층(7a), 상기 제1 양극(A1)의 타단 및 상기 제2 양극(A2)의 일단과 각각 오버랩되는 제2 बैं크층(7b), 및 상기 제2 양극(A2)의 타단과 오버랩되는 제3 बैं크층(7c)을 포함한다. 이때, 상기 제2 बैं크층(7b)이 상기 제1 양극(A1)과 상기 제2 양

극(A2) 사이에 구비됨으로써, 도시하지는 않았지만, 상기 제1 양극(A1)과 상기 제2 양극(A2) 상에 유기 발광층이 각각 구비될 수 있다. 따라서, 한 예로, 상기 제1 양극(A1) 상의 유기 발광층에 불량이 생기더라도, 상기 제2 양극(A2) 상의 유기 발광층에 영향을 주지 않을 수 있다.

[0064] 이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.


부호의 설명

[0065]


1: 기판	GL: 게이트 라인
DL: 데이터 라인	VDD: 전원 라인
SL: 센싱 라인	T1: 스위칭 박막 트랜지스터
T2: 구동 박막 트랜지스터	T3: 센싱 박막 트랜지스터
RL: 리페어 라인	

도면


도면1




도면2




도면3



도면4



도면5



专利名称(译)	相关技术的描述		
公开(公告)号	KR1020160077297A	公开(公告)日	2016-07-04
申请号	KR1020140186084	申请日	2014-12-22
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	KYUNGYUN KANG 강경운 JONGSIK SHIM 심종식		
发明人	강경운 심종식		
IPC分类号	H01L27/32		
CPC分类号	H01L27/32 H01L27/3202 H01L27/3204		
外部链接	Espacenet		

摘要(译)

可以在一个像素中提供本发明。并且包括驱动薄膜晶体管，其连接到第一阳极和第二阳极到第一阳极，第二阳极和一个像素在装备时彼此分离，并且第一阳极通过驱动薄膜晶体管连接到驱动薄膜晶体管修复线延伸到驱动薄膜晶体管，第二阳极连接到驱动薄膜晶体管。

