



공개특허 10-2020-0079121

(19) 대한민국특허청(KR)
(12) 공개특허공보(A)(11) 공개번호 10-2020-0079121
(43) 공개일자 2020년07월02일

- (51) 국제특허분류(Int. Cl.)
H01L 51/52 (2006.01) *H01L 27/32* (2006.01)
(52) CPC특허분류
H01L 51/5203 (2013.01)
H01L 27/3211 (2013.01)
(21) 출원번호 10-2018-0168725
(22) 출원일자 2018년12월24일
심사청구일자 없음

- (71) 출원인
엘지디스플레이 주식회사
서울특별시 영등포구 여의대로 128(여의도동)
(72) 발명자
김성현
경기도 파주시 월롱면 엘지로 245
유호진
경기도 파주시 월롱면 엘지로 245
(뒷면에 계속)
(74) 대리인
특허법인인센싱크


전체 청구항 수 : 총 13 항

(54) 발명의 명칭 유기발광 표시장치

(57) 요 약

본 발명에 의한 유기발광 표시장치는 기판, 제1 전극들, 및 뱅크를 포함한다. 기판은 행 방향 및 행 방향과 교차하는 열 방향을 따라 배열된 복수의 서브 픽셀들을 갖는다. 제1 전극들은, 서브 픽셀들에 각각 할당되며, 제3n-2(n은 1 이상의 자연수) 열에 배열되는 제1-1 전극들, 제3n-1 열에 배열되는 제1-2 전극들, 및 제3n 열에 배열되는 제1-3 전극을 갖는다. 뱅크는 제1 전극들을 노출하는 개구부를 갖는다. 제1-1 전극은, 일측 방향으로 돌출된 철부를 포함한다. 제1-3 전극은, 제1-1 전극과 이웃하는 일측에 형성되며, 철부에 대향하는 요부를 포함한다.

대 표 도 - 도6



(52) CPC특허분류
H01L 27/3246 (2013.01)
H01L 27/3276 (2013.01)

(72) 발명자
이재기
경기도 파주시 월롱면 엘지로 245
오영무
경기도 파주시 월롱면 엘지로 245
김수필
경기도 파주시 월롱면 엘지로 245

여종훈
경기도 파주시 월롱면 엘지로 245
이지훈
경기도 파주시 월롱면 엘지로 245
공창용
경기도 파주시 월롱면 엘지로 245

명세서

청구범위

청구항 1

행 방향 및 상기 행 방향과 교차하는 열 방향을 따라 배열된 복수의 서브 픽셀들을 갖는 기판;

상기 서브 픽셀들에 각각 할당되며, 제 $3n-2$ (n 은 1 이상의 자연수) 열에 배열되는 제1-1 전극들, 제 $3n-1$ 열에 배
열되는 제1-2 전극들, 및 제 $3n$ 열에 배열되는 제1-3 전극을 갖는 제1 전극들; 및

상기 제1 전극들을 노출하는 개구부를 갖는 뱅크를 포함하고,

상기 제1-1 전극은,

일측 방향으로 돌출된 철부를 포함하고,

상기 제1-3 전극은,

상기 1-1 전극과 이웃하는 일측에 형성되며, 상기 철부에 대향하는 요부를 포함하는, 유기발광 표시장치.

청구항 2

제 1 항에 있어서,

상기 제1-1 전극의 철부는,

상기 제1-3 전극의 요부에 인입되는, 유기발광 표시장치.

청구항 3

제 1 항에 있어서,

상기 서브 픽셀들은,

상기 제1-1 전극을 갖는 제1 서브 픽셀, 상기 제1-2 전극을 갖는 제2 서브 픽셀, 제1-3 전극을 갖는 제3 서브
픽셀을 포함하고,

상기 제1 서브 픽셀, 상기 제2 서브 픽셀, 상기 제3 서브 픽셀들에 각각 할당된 상기 개구부들의 면적 및 형상
은, 서로 상이한, 유기발광 표시장치.

청구항 4

제 1 항에 있어서,

상기 뱅크는,

상기 제1 전극들을 각각 노출하는 제1 개구부들을 갖는 제1 뱅크; 및

상기 제1 뱅크 상에 배치되며, 상기 제1 전극들을 각각 노출하는 제2 개구부들을 갖는 제2 뱅크를 포함하는, 유
기발광 표시장치.

청구항 5

제 4 항에 있어서,

하나의 상기 서브 퍽셀에 할당되는, 상기 제1 전극 및 상기 제2 개구부의 평면 형상은 서로 대응되는, 유기발광 표시장치.

청구항 6

제 4 항에 있어서,

상기 서브 퍽셀들은,

상기 제1-1 전극을 갖는 제1 서브 퍽셀, 상기 제1-2 전극을 갖는 제2 서브 퍽셀, 제1-3 전극을 갖는 제3 서브 퍽셀을 포함하고,

상기 제1 서브 퍽셀, 상기 제2 서브 퍽셀, 상기 제3 서브 퍽셀들에 각각 할당된 상기 제2 개구부들의 면적 및 형상은, 서로 상이한, 유기발광 표시장치.

청구항 7

제 1 항에 있어서,

상기 뱅크는,

상기 열 방향을 따라 이웃하는 상기 제1 전극들 사이에 배치되는 제1 뱅크; 및

상기 행 방향을 따라 이웃하는 상기 제1 전극들 사이에 배치되는 제2 뱅크를 포함하는, 유기발광 표시장치.

청구항 8

제 7 항에 있어서,

상기 제1 뱅크와 상기 제2 뱅크에 조합 구조에 의해 노출된 상기 제1 전극 적어도 일 부분은, 발광 영역으로 정의되고,

상기 발광 영역의 평면 형상은,

상기 제1 전극의 평면 형상과 대응되는, 유기발광 표시장치.

청구항 9

제 8 항에 있어서,

상기 제1-1 전극을 갖는 제1 서브 퍽셀, 상기 제1-2 전극을 갖는 제2 서브 퍽셀, 제1-3 전극을 갖는 제3 서브 퍽셀을 포함하고,

상기 제1 서브 퍽셀, 상기 제2 서브 퍽셀, 상기 제3 서브 퍽셀들에 각각 할당된 상기 발광 영역들의 면적 및 형상은, 서로 상이한, 유기발광 표시장치.

청구항 10

제 7 항에 있어서,

상기 제2 뱅크는,

제 $3n-2$ 열에 배열된 상기 제1-1 전극들과 제 $3n-1$ 열에 배열된 상기 제1-2 전극들 사이에서, 직선 형태로 열 방향을 따라 연장되고,

제 $3n-1$ 열에 배열된 상기 제1-2 전극들과 제 $3n$ 열에 배열된 상기 제1-3 전극들 사이에서, 직선 형태로 열 방향

을 따라 연장되고,

제3n 열에 배열된 상기 제1-3 전극들과 제3n-2 열에 배열된 상기 제1-2 전극들 사이에서, 지그재그 형태로 열 방향을 따라 연장되는, 유기발광 표시장치.

청구항 11

제 7 항에 있어서,

상기 제2 뱅크는,

제3n-2 열에 배열된 제1-1 전극들을 동시에 노출하는 제2-1 개구부들;

제3n-1 열에 배열된 제1-2 전극들을 동시에 노출하는 제2-2 개구부들; 및

제3n 열에 배열된 제1-3 전극들을 동시에 노출하는 제2-3 개구부들을 포함하고,

상기 제2-1 개구부, 상기 제2-2 개구부, 상기 제2-3 개구부의 면적 및 형상은, 서로 상이한, 유기발광 표시장치.

청구항 12

제 1 항에 있어서,

상기 철부는,

코너가 라운드된 형상을 갖고,

상기 요부는,

상기 철부의 형상에 대응하여, 코너가 라운드된 형상을 갖는, 유기발광 표시장치.

청구항 13

제 4 항 또는 제 7 항에 있어서,

상기 제1 뱅크는,

친수 특성을 갖고,

상기 제2 뱅크는,

소수 특성을 갖는, 유기발광 표시장치.

발명의 설명

기술 분야

[0001] 본 발명은 유기발광 표시장치에 관한 것이다.

배경 기술

[0002] 최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 표시장치들이 개발되고 있다.

이러한 표시장치에는 액정표시장치(Liquid Crystal Display : LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 전계방출표시장치(Field Emission Display: FED), 유기발광 표시장치(Organic Light Emitting Display Device) 등이 있다.

[0003] 유기발광 표시장치는 스스로 발광하는 자발광소자로서 응답속도가 빠르고 발광 효율, 휘도 및 시야각이 큰 장점이 있다. 또한, 플라스틱과 같은 유연한 기판 상에 소자를 형성할 수 있어 플렉서블한 표시장치를 구현할 수

있다.

[0004] 최근에는 대면적의 고 해상도 유기발광 표시장치가 요구됨에 따라 단일 패널에 다수의 서브 픽셀(SP)이 포함된다. 일반적으로, 적색(R), 녹색(G), 청색(B) 서브 픽셀(SP) 패터닝(patterning)을 위해 마스크를 이용하기 때문에, 대면적의 표시장치를 구현하기 위해서는 이와 대응되는 대면적의 미세 금속 마스크(Fine Metal Mask, FMM)가 필요하다. 다만, 대면적으로 갈수록 마스크가 처지는 현상이 발생하여, 발광층을 구성하는 유기 발광 물질이 제 위치에 정착되지 않는 등의 다양한 불량이 야기되고 있다.

[0005] 전술한 마스크를 이용한 증착법의 문제점을 해결하기 위해, 간단하면서도 대면적에 유리한 용액 공정이 관심을 모으고 있다. 용액 공정은 잉크젯 프린팅이나 노즐 프린팅 등을 통해 마스크 없이 대면적 패터닝이 가능하며, 재료 사용률이 10% 이하인 전공 증착에 비해 재료 사용률이 50 내지 80%정도로 매우 높다. 또한 전공증착 박막에 비해서 유리전이온도(glass transition temperature)가 높아 열안정성과 모폴로지(morphology) 특성이 우수하다.

발명의 내용

해결하려는 과제

[0006] 용액 공정을 통해 유기 발광층을 형성하는 경우, 유기 발광 물질이 제 위치에 적하되지 못함에 따라 서로 다른 색의 유기 발광 물질이 서로 섞이는 혼색 불량이 발생할 수 있다. 이를 방지하기 위해, 공정 마진을 고려하여 충분한 유기 발광 물질의 적하 영역을 확보하는 것이 요구된다. 다만, 높은 PPI(Pixel Per Inch)를 갖는 고 해상도 표시장치에서는, 픽셀 당 크기가 현저히 작아지기 때문에, 적하 영역을 확보하기에 어려움이 있다.

[0007] 본 발명의 목적은 기 설정된 서브 픽셀들 간 면적 비를 유지하면서, 유기 발광 물질의 적하 영역을 확보할 수 있는 유기발광 표시장치를 제공하는 데 있다.

과제의 해결 수단

[0008] 본 발명에 의한 유기발광 표시장치는 기판, 제1 전극들, 및 뱅크를 포함한다. 기판은 행 방향 및 행 방향과 교차하는 열 방향을 따라 배열된 복수의 서브 픽셀들을 갖는다. 제1 전극들은, 서브 픽셀들에 각각 할당되며, 제3n-2(n은 1 이상의 자연수) 열에 배열되는 제1-1 전극들, 제3n-1 열에 배열되는 제1-2 전극들, 및 제3n 열에 배열되는 제1-3 전극을 갖는다. 뱅크는 제1 전극들을 노출하는 개구부를 갖는다. 제1-1 전극은, 일측 방향으로 돌출된 철부를 포함한다. 제1-3 전극은, 제1-1 전극과 이웃하는 일측에 형성되며, 철부에 대향하는 요부를 포함한다.

발명의 효과

[0009] 본 발명은 신규한 개구부 형상을 적용함으로써, 기 설정된 서브 픽셀들 간의 면적 비를 유지하면서도, 유기 발광 물질이 적하되는 적하 영역의 면적을 충분히 확보할 수 있다. 이에 따라, 본 발명은 발광 소자 특성과 화이트 밸런스(white balance)를 유지하면서도, 혼색 불량을 방지할 수 있는 이점을 갖는다.

도면의 간단한 설명

[0010] 도 1은 유기발광표시장치의 개략적인 블록도이다.

도 2는 서브픽셀의 개략적인 회로도이다.

도 3은 서브픽셀의 구체적인 회로도이다.

도 4는 본 발명에 따른 서브픽셀의 평면 레이아웃을 개략적으로 나타낸 도면이다.

도 5는 도 4의 절취선 I-I'에 따라 절취한 단면도이다.

도 6은 본 발명의 바람직한 실시예에 따른 표시장치를 개략적으로 나타낸 평면도이다.

도 7은 도 6을 II-II', III-III', IV-IV'로 절취한 단면도들이다.

도 8은 제1 전극들의 형상 및 위치 관계를 설명하기 위한 도면이다.

도 9는 본 발명의 효과를 설명하기 위한 도면이다.

도 10 내지 도 13은 제1 전극, 뱅크, 및 유기 발광층의 형성 과정을 시계열적으로 설명하기 위한 도면들이다.

도 14는 제1 전극 및 제2 뱅크의 형상의 다른 예를 설명하기 위한 도면이다.

도 15는 본 발명의 제1 변형예에 따른 표시장치를 개략적으로 나타낸 평면도이다.

도 16은 도 15를 VIII-VIII', IX-IX', X-X'로 절취한 단면도들이다.

도 17은 본 발명의 제2 변형예에 따른 표시장치를 개략적으로 나타낸 평면도이다.

도 18은 도 17을 A-A', B-B' 및 C-C'로 절취한 단면도들이다.

발명을 실시하기 위한 구체적인 내용

[0011]

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시 예들을 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기술 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 여러 실시예들을 설명함에 있어서, 동일한 구성요소에 대하여는 서두에서 대표적으로 설명하고 다른 실시예에서는 생략될 수 있다.

[0012]

제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.

[0013]

도 1은 유기발광표시장치의 개략적인 블록도이다. 도 2는 서브픽셀의 개략적인 회로도이다. 도 3은 서브픽셀의 구체적인 회로도이다.

[0014]

도 1에 도시된 바와 같이, 유기발광표시장치(10)에는 영상 처리부(11), 타이밍 제어부(12), 데이터 구동부(13), 스캔 구동부(14) 및 표시 패널(20)이 포함된다.

[0015]

영상 처리부(11)는 외부로부터 공급된 데이터 신호(DATA)와 더불어 데이터 인에이블 신호(DE) 등을 출력한다. 영상 처리부(11)는 데이터 인에이블 신호(DE) 외에도 수직 동기신호, 수평 동기신호 및 클럭신호 중 하나 이상을 출력할 수 있으나 이 신호들은 설명의 편의상 생략 도시한다.

[0016]

타이밍 제어부(12)는 영상 처리부(11)로부터 데이터 인에이블 신호(DE) 또는 수직 동기신호, 수평 동기신호 및 클럭신호 등을 포함하는 구동신호와 더불어 데이터 신호(DATA)를 공급받는다. 타이밍 제어부(12)는 구동신호에 기초하여 스캔 구동부(14)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와 데이터 구동부(13)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)를 출력한다.

[0017]

데이터 구동부(13)는 타이밍 제어부(12)로부터 공급된 데이터 타이밍 제어신호(DDC)에 응답하여 타이밍 제어부(12)로부터 공급되는 데이터 신호(DATA)를 샘플링하고 래치하여 감마 기준전압으로 변환하여 출력한다. 데이터 구동부(13)는 데이터 라인들(DL1 ~ DLn)을 통해 데이터 신호(DATA)를 출력한다. 데이터 구동부(13)는 IC(Integrated Circuit) 형태로 형성될 수 있다.

[0018]

스캔 구동부(14)는 타이밍 제어부(12)로부터 공급된 게이트 타이밍 제어신호(GDC)에 응답하여 스캔 신호를 출력한다. 스캔 구동부(14)는 게이트 라인들(GL1 ~ GLm)을 통해 스캔 신호를 출력한다. 스캔 구동부(14)는 IC(Integrated Circuit) 형태로 형성되거나 표시 패널(20)에 게이트인패널(Gate In Panel; GIP) 방식으로 형성된다.

[0019]

표시 패널(20)은 데이터 구동부(13) 및 스캔 구동부(14)로부터 공급된 데이터 신호(DATA) 및 스캔 신호에 대응하여 영상을 표시한다. 표시 패널(20)은 영상을 표시할 수 있도록 동작하는 서브픽셀들(50)을 포함한다.

[0020]

서브픽셀들(50)은 적색 서브픽셀, 녹색 서브픽셀 및 청색 서브픽셀을 포함하거나 백색 서브픽셀, 적색 서브픽셀, 녹색 서브픽셀 및 청색 서브픽셀을 포함한다. 서브픽셀들(50)은 발광 특성에 따라 하나 이상 다른 발광 면적을 가질 수 있다.

[0021]

도 2에 도시된 바와 같이, 하나의 서브픽셀에는 스위칭 트랜ジ스터(30), 구동 트랜지스터(35), 커페시터(40), 보상회로(45) 및 유기 발광다이오드(60)가 포함된다.

[0022]

스위칭 트랜지스터(30)는 제1 게이트 라인(32)을 통해 공급된 스캔 신호에 응답하여, 제1 데이터 라인(36)을 통해 공급되는 데이터 신호가 커페시터(45)에 데이터 전압으로 저장되도록 스위칭 동작한다. 구동 트랜지스터(3

5)는 커패시터(45)에 저장된 데이터 전압에 따라 전원 라인(42)(고전위전압)과 캐소드 전원 라인(44)(저전위전압) 사이로 구동 전류가 흐르도록 동작한다. 유기발광 다이오드(60)는 구동 트랜지스터(35)에 의해 형성된 구동 전류에 따라 빛을 발광하도록 동작한다.

[0023] 보상회로(45)는 구동 트랜지스터(35)의 문턱전압 등을 보상하기 위해 서브픽셀 내에 추가된 회로이다. 보상회로(45)는 하나 이상의 트랜지스터로 구성된다. 보상회로(45)의 구성은 외부 보상 방법에 따라 매우 다양한바 이에 대한 예시를 설명하면 다음과 같다.

[0024] 도 3에 도시된 바와 같이, 보상회로(45)에는 센싱 트랜지스터(65)와 센싱 라인(70)(또는 레퍼런스라인)이 포함된다. 센싱 트랜지스터(65)는 구동 트랜지스터(35)의 소스 전극과 유기발광 다이오드(60)의 애노드 전극 사이(이하 센싱노드)에 접속된다. 센싱 트랜지스터(65)는 센싱 라인(70)을 통해 전달되는 초기화전압(또는 센싱전압)을 구동 트랜지스터(35)의 센싱 노드에 공급하거나 구동 트랜지스터(35)의 센싱 노드 또는 센싱 라인(70)의 전압 또는 전류를 센싱할 수 있도록 동작한다.

[0025] 스위칭 트랜지스터(30)는 제1 데이터 라인(36)에 제1 전극이 연결되고, 구동 트랜지스터(35)의 게이트 전극에 제2 전극이 연결된다. 구동 트랜지스터(35)는 전원 라인(42)에 제1 전극이 연결되고 유기발광 다이오드(60)의 애노드 전극에 제2 전극이 연결된다. 커패시터(45)는 구동 트랜지스터(35)의 게이트 전극에 제1 전극이 연결되고 유기발광 다이오드(60)의 애노드 전극에 제2 전극이 연결된다. 유기발광 다이오드(60)는 구동 트랜지스터(35)의 제2 전극에 애노드 전극이 연결되고 제2 전원 라인(44)에 캐소드 전극이 연결된다. 센싱 트랜지스터(65)는 센싱 라인(70)에 제1 전극이 연결되고 센싱 노드인 유기발광 다이오드(60)의 애노드 전극 및 구동 트랜지스터(35)의 제2 전극에 제2 전극이 연결된다.

[0026] 센싱 트랜지스터(65)의 동작 시간은 외부 보상 알고리즘(또는 보상 회로의 구성)에 따라 스위칭 트랜지스터(30)와 유사/동일하거나 다를 수 있다. 일례로, 스위칭 트랜지스터(30)는 제1 게이트 라인(32)에 게이트 전극이 연결되고, 센싱 트랜지스터(65)는 제2 게이트 라인(34)에 게이트 전극이 연결될 수 있다. 이 경우, 제1 게이트 라인(32)에는 스캔 신호(Scan)가 전달되고 제2 게이트 라인(34)에는 센싱 신호(Sense)가 전달된다. 다른 예로, 스위칭 트랜지스터(30)의 게이트 전극에 연결된 제1 게이트 라인(32)과 센싱 트랜지스터(65)의 게이트 전극에 연결된 제2 게이트 라인(34)은 공통으로 공유하도록 연결될 수 있다.

[0027] 센싱 라인(70)은 데이터 구동부에 연결될 수 있다. 이 경우, 데이터 구동부는 실시간, 영상의 비표시기간 또는 N 프레임(N은 1 이상 정수) 기간 동안 서브픽셀의 센싱 노드를 센싱하고 센싱결과를 생성할 수 있게 된다. 한편, 스위칭 트랜지스터(30)와 센싱 트랜지스터(65)는 동일한 시간에 턴온될 수 있다. 이 경우, 데이터 구동부의 시분할 방식에 의거 센싱 라인(70)을 통한 센싱 동작과 데이터 신호를 출력하는 데이터 출력 동작은 상호 분리(구분) 된다.

[0028] 이 밖에, 센싱결과에 따른 보상 대상은 디지털 형태의 데이터신호, 아날로그 형태의 데이터신호 또는 감마 등이 될 수 있다. 그리고 센싱결과를 기반으로 보상신호(또는 보상전압) 등을 생성하는 보상 회로는 데이터 구동부의 내부, 타이밍 제어부의 내부 또는 별도의 회로로 구현될 수 있다.

[0029] 광차단층(80)은 구동 트랜지스터(DR)의 채널영역 하부에만 배치되거나 구동 트랜지스터(35)의 채널영역 하부뿐만 아니라 스위칭 트랜지스터(30) 및 센싱 트랜지스터(65)의 채널영역 하부에도 배치될 수 있다. 광차단층(80)은 단순히 외광을 차단할 목적으로 사용하거나, 광차단층(80)을 다른 전극이나 라인과의 연결을 도모하고, 커패시터 등을 구성하는 전극으로 활용할 수 있다. 그러므로 광차단층(80)은 차광 특성을 갖도록 복층(이중 금속의 복층)의 금속층으로 선택된다.

[0030] 기타, 도 3에서는 스위칭 트랜지스터(30), 구동 트랜지스터(35), 커패시터(40), 유기발광 다이오드(60), 센싱 트랜지스터(65)를 포함하는 3T(Transistor)1C(Capacitor) 구조의 서브픽셀을 일례로 설명하였지만, 보상회로(45)가 추가된 경우 3T2C, 4T2C, 5T1C, 6T2C 등으로 구성될 수도 있다.

[0031] 도 4는 본 발명에 따른 서브픽셀의 평면 레이아웃을 개략적으로 나타낸 도면이다. 도 5는 도 4의 절취선 I-I'에 따라 절취한 단면도이다.

[0032] 도 4를 참조하면, 기판의 표시영역 상에는 제1 서브픽셀(SP1), 제2 서브픽셀(SP2) 및 제3 서브픽셀(SP3)이 형성된다. 제1 서브픽셀(SP1), 제2 서브픽셀(SP2) 및 제3 서브픽셀(SP3) 각각에는 유기발광 다이오드(발광소자)와 유기발광 다이오드를 구동하는 스위칭 트랜지스터(30), 센싱 트랜지스터(65) 및 구동 트랜지스터(35) 등을 포함하는 회로가 형성된다. 제1 서브픽셀(SP1), 제2 서브픽셀(SP2) 및 제3 서브픽셀(SP3) 각각은 스위칭 트랜지스터(30), 센싱 트랜지스터(65) 및 구동 트랜지스터(35)의 동작에 대응하여 유기발광 다이오드가 빛을 발광하게 된

다. 제1 서브픽셀(SP1), 제2 서브픽셀(SP2) 및 제3 서브픽셀(SP3) 사이에는 전원 라인(42), 센싱 라인(70), 제1 내지 제3 데이터 라인들(36, 38, 52)이 배치된다. 제1 및 제2 게이트 라인들(32, 34)은 제1 서브픽셀(SP1), 제2 서브픽셀(SP2) 및 제3 서브픽셀(SP3)을 가로지르며 배치된다.

[0033] 전원 라인(42), 센싱 라인(70), 제1 내지 제3 데이터 라인들(36, 38, 52)과 같은 배선들은 물론 박막 트랜지스터를 구성하는 전극들은 서로 다른 층에 위치하지만 콘택홀(비어홀)을 통한 접촉으로 인하여 전기적으로 연결된다. 센싱 라인(70)은 센싱 연결라인(72)을 통해 제1 서브픽셀(SP1), 제2 서브픽셀(SP2) 및 제3 서브픽셀(SP3)의 각 센싱 트랜지스터(65)에 연결된다. 전원 라인(42)은 전원 연결라인(74)을 통해 제1 서브픽셀(SP1), 제2 서브픽셀(SP2) 및 제3 서브픽셀(SP3)의 각 구동 트랜지스터(35)에 연결된다. 제1 및 제2 게이트 라인들(32, 34)은 제1 서브픽셀(SP1), 제2 서브픽셀(SP2) 및 제3 서브픽셀(SP3)의 각 센싱 및 스위칭 트랜지스터(65, 30)에 연결된다.

[0034] 전술한 제1 서브픽셀(SP1)은 적색 서브픽셀일 수 있고 제2 서브픽셀(SP2)은 녹색 서브픽셀일 수 있으며 제3 서브픽셀(SP3)은 청색 서브픽셀일 수 있다. 그러나, 각 서브픽셀의 배치는 서로 위치가 바뀔 수도 있다.

[0035] 도 5를 참조하여, 제1 내지 제3 서브픽셀 중 일 예로써 제1 서브픽셀의 단면 구조를 살펴보면 다음과 같다.

[0036] 도 5를 참조하면, 기판(100) 상에 광차단층(80)이 위치한다. 광차단층(80)은 외부의 광이 입사되는 것을 차단하여 트랜지스터에서 광전류가 발생하는 것을 방지하는 역할을 한다. 광차단층(80) 상에 베퍼층(105)이 위치한다. 베퍼층(105)은 광차단층(80)에서 유출되는 알칼리 이온 등과 같은 불순물로부터 후속 공정에서 형성되는 트랜지스터를 보호하는 역할을 한다. 베퍼층(105)은 실리콘 산화물(SiO_x), 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있다.

[0037] 베퍼층(105) 상에 구동 트랜지스터(35)의 반도체층(110)이 위치한다. 반도체층(110)은 실리콘 반도체, 산화물 반도체 또는 유기물 반도체로 이루어질 수 있다. 실리콘 반도체는 비정질 실리콘을 이용하거나, 비정질 실리콘을 결정화한 디결정 실리콘을 이용하여 형성될 수도 있다. 산화물 반도체는 아연 산화물(ZnO), 인듐 아연 산화물(InZnO), 인듐 갈륨 아연 산화물(InGaZnO) 또는 아연 주석 산화물(ZnSnO) 중 어느 하나로 이루어질 수 있다. 유기물 반도체는 멜로시아닌, 프탈로시아닌, 펜타센, 티오펜폴리머 등의 저분자계 또는 고분자계 유기물로 이루어질 수도 있다. 반도체층(110)은 p형 또는 n형의 불순물을 포함하는 드레인 영역 및 소스 영역을 포함하고 이들 사이에 채널을 포함한다.

[0038] 반도체층(110) 상에 게이트 절연막(115)이 위치한다. 게이트 절연막(115)은 실리콘 산화물(SiO_x), 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있다. 게이트 절연막(115) 상에 상기 반도체층(110)의 일정 영역, 즉 불순물이 주입되었을 경우의 채널과 대응되는 위치에 게이트 전극(120)이 위치한다. 게이트 전극(120)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 형성된다. 또한, 게이트 전극(GAT)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수 있다. 예를 들면, 게이트 전극(120)은 몰리브덴/알루미늄-네오디뮴 또는 몰리브덴/알루미늄의 2중층일 수 있다.

[0039] 게이트 전극(120) 상에 게이트 전극(120)을 절연시키는 층간 절연막(125)이 위치한다. 층간 절연막(125)은 실리콘 산화막(SiO_x), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있다. 층간 절연막(125) 상에 소스 전극(130) 및 드레인 전극(135)이 위치한다. 소스 전극(130) 및 드레인 전극(135)은 반도체층(110)의 소스 및 드레인 영역을 각각 노출하는 콘택홀들(137)을 통해 반도체층(110)에 연결된다. 소스 전극(130) 및 드레인 전극(135)은 단일층 또는 다중층으로 이루어질 수 있으며, 상기 소스 전극(130) 및 드레인 전극(135)이 단일층일 경우에는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 상기 소스 전극(130) 및 드레인 전극(135)이 다중층일 경우에는 몰리브덴/알루미늄-네오디뮴의 2중층, 티타늄/알루미늄/티타늄, 몰리브덴/알루미늄/몰리브덴 또는 몰리브덴/알루미늄-네오디뮴/몰리브덴의 3중층으로 이루어질 수 있다. 구동 트랜지스터(35)와 이격된 영역에는 제1 데이터 라인(36)이 위치하고, 또 다른 영역에는 캐소드 전원라인(44)이 위치한다.

[0040] 따라서, 반도체층(110), 게이트 전극(120), 소스 전극(130) 및 드레인 전극(135)을 포함하는 구동 트랜지스터(35)가 구성된다.

[0041] 구동 트랜지스터(35)를 포함하는 기판(100) 상에 패시베이션막(140)이 위치한다. 패시베이션막(140)은 하부의 소자를 보호하는 절연막으로, 실리콘 산화막(SiO_x), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있다. 패시

베이션막(140)의 일부 영역에는 하부의 구동 트랜지스터(35)의 드레인 전극(135)을 노출시키는 제1 비아홀(142)이 위치하고, 캐소드 전원라인(44)을 노출시키는 제2 비아홀(143)이 위치한다.

[0042] 패시베이션막(140) 상에 오버코트층(150)이 위치한다. 오버코트층(150)은 하부 구조의 단차를 완화시키기 위한 평탄화막일 수 있으며, 폴리이미드(polyimide), 벤조사이클로부텐 series resin, 아크릴레이트(acrylate) 등의 유기물로 이루어진다. 오버코트층(150)의 일부 영역에는 패시베이션막(140)의 제1 비아홀(142)을 노출하여 드레인 전극(135)을 노출시키는 제3 비아홀(152)이 위치하고, 패시베이션막(140)의 제2 비아홀(143)을 노출하여 캐소드 전원라인(44)을 노출시키는 제4 비아홀(154)이 위치한다.

[0043] 오버코트층(150) 상에는 유기발광 다이오드(60)가 형성된다. 유기발광 다이오드(60)는 구동 트랜지스터(35)에 연결된 제1 전극(160), 제1 전극(160)과 대향하는 제2 전극(180), 및 제1 전극(160)과 제2 전극(180) 사이에 개재된 유기 발광층(175)을 포함한다. 제1 전극(160)은 애노드 전극일 수 있고, 제2 전극(180)은 캐소드 전극일 수 있다.

[0044] 제1 전극(160)은 오버코트층(150) 상에 위치하여, 오버코트층(150)의 제3 비아홀(152) 및 패시베이션막(140)의 제1 비아홀(142)을 통해 구동 트랜지스터(35)의 드레인 전극(135)에 연결될 수 있다. 제1 전극(160)은 서브 픽셀 당 하나씩 할당될 수 있으나, 이에 한정되는 것은 아니다. 제1 전극(160)은, 채택된 발광 방식에 대응하여, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 또는 ZnO(Zinc Oxide) 등의 투명도전물질로 이루어져 투과 전극으로 기능할 수 있고, 반사층을 포함하여 반사 전극으로 기능할 수 있다. 반사층은 알루미늄(Al), 구리(Cu), 은(Ag), 니켈(Ni) 또는 이들의 합금으로 이루어질 수 있으며, 바람직하게는 APC(은/팔라듐/구리 합금)으로 이루어질 수 있다.

[0045] 제1 전극(160)과 이격된 오버코트층(150) 상에는 오버코트층(150)의 제4 비아홀(154) 및 패시베이션막(140)의 제2 비아홀(143)을 통해 캐소드 전원라인(44)과 연결된 연결패턴(165)이 위치한다. 연결패턴(165)은 제1 전극(160)과 동일한 구조로 이루어진다.

[0046] 제1 전극(160)이 형성된 기판(100) 상에 뱅크(170)가 위치한다. 뱅크(170)는 제1 전극(160)을 노출하는 개구부(OA)를 포함한다. 제2 개구부(OA2)는 제1 개구부(OA1)보다 큰 면적으로 형성되어, 제1 뱅크(172)의 일부를 노출할 수 있다.

[0047] 또한, 제1 뱅크(172)는 연결패턴(165)을 노출하는 제3 개구부(OA3)를 포함하고, 제2 뱅크(176)는 제1 뱅크(172)의 일부 및 연결패턴(165)을 노출하는 제4 개구부(OA4)를 포함한다. 제4 개구부(OA4)는 제3 개구부(OA3)보다 큰 면적으로 형성되어, 제1 뱅크(172)의 일부를 노출할 수 있다.

[0048] 뱅크(170)가 형성된 기판(100) 상에는 유기 발광층(175)이 배치된다. 유기 발광층(175)은 발광층(Emission layer, EL)을 포함하고, 정공주입층(Hole injection layer, HIL), 정공수송층(Hole transport layer, HTL), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron injection layer, EIL) 중 어느 하나 이상을 더 포함할 수 있다. 유기 발광층(175)은 잉크젯 프린팅 또는 노즐 코팅 등의 용액 공정으로 코팅되고 건조됨으로써, 유기 발광층(175)과 뱅크(170)가 컨택하는 상면은 라운드진 형상으로 이루어질 수 있다.

[0049] 제2 전극(180)은 유기 발광층(175) 상에 배치된다. 제2 전극(180)은 기판(100)의 전면에 넓게 형성될 수 있다. 제2 전극(180)은, 채택된 발광 방식에 대응하여, 투과 전극 또는 반사 전극으로 기능할 수 있다. 제2 전극(180)이 투과 전극인 경우, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide)와 같은 투명 도전물질로 형성되거나, 광이 투과될 수 있을 정도로 얇은 두께를 갖는 마그네슘(Mg), 칼슘(Ca), 알루미늄(Al), 은(Ag) 또는 이들의 합금으로 이루어질 수 있다. 제2 전극(180)은 제1 뱅크(172)의 제3 개구부(OA3) 및 제2 뱅크(176)의 제4 개구부(OA4)를 통해 연결패턴(165)에 연결됨으로써, 캐소드 전원라인(44)에 연결된다.

[0050] 한편, 구동 트랜지스터(35) 및 유기발광 다이오드(60)가 형성된 기판(100)과 대향하는 대향기판(190)이 위치한다. 대향기판(190)은 기판(100)을 밀봉하는 것으로, 하부에 컬러필터(195)를 포함한다. 컬러필터(195)는 적색 컬러필터일 수 있으며, 적색의 색좌표를 진하게 만들어주는 기능을 한다. 일 예로, 제1 서브픽셀이 적색 서브픽셀인 경우 대향기판(190)은 제1 서브픽셀과 대응하는 영역에 적색 컬러필터를 구비할 수 있다. 그리고, 녹색 서브픽셀인 제2 서브픽셀과 청색 서브픽셀인 제3 서브픽셀과 대응하는 대향기판(190)의 영역에는 어떠한 컬러필터도 구비되지 않을 수 있다. 그러나, 본 발명은 일 예를 설명하는 것일 뿐, 각 서브픽셀에 해당 색의 컬러필터가 모두 구비될 수도 있다. 도 5에 도시된 구조는 당해 서브 픽셀뿐만 아니라 다른 서브 픽셀에도 동일하게 적용될 수 있다.

[0051] 이하, 기 설정된 서브 픽셀들 간 면적 비를 유지하면서, 적하 영역의 면적을 확보할 수 있는 신규 구조를 제안

한다.

[0052] <실시 예>

[0053] 도 6은 본 발명의 바람직한 실시예에 따른 표시장치를 개략적으로 나타낸 평면도이다. 도 7은 도 6을 II-II', III-III', IV-IV'로 절취한 단면도들이다. 도 8은 제1 전극들의 형상 및 위치 관계를 설명하기 위한 도면이다.

[0054] 도 6 및 도 7을 참조하면, 본 발명의 실시예에 따른 표시장치는 서브 픽셀(SP)들이 배열된 기판(100)을 포함한다. 기판(100) 상에는, 회로 소자층(101) 및 회로 소자층(101)에 구비된 소자들에 의해 구동되는 유기발광 다이오드(60)가 배치된다.

[0055] 회로 소자층(101)은, 유기발광 다이오드(60)에 구동 신호를 인가하기 위한 신호 라인 및 전극들이 배열될 수 있고, 신호 라인과 전극들은 필요에 따라 적어도 하나의 절연층을 사이에 두고 구분되어 배치될 수 있다. 유기발광 표시장치가 AM(Active Matrix) 방식으로 구현되는 경우, 회로 소자층(101)은 각 서브 픽셀(SP)마다 할당되는 트랜지스터를 더 포함할 수 있다. 이 경우, 서브 픽셀(SP)은 도 5에 도시된 바와 같은 구조를 가질 수 있으나, 이에 한정되는 것은 아니다.

[0056] 유기발광 다이오드(60)는 제1 전극(160), 제2 전극(180), 및 제1 전극(160)과 제2 전극(180) 사이에 개재된 유기 발광층(175)을 포함한다. 제1 전극(160)은 애노드일 수 있고, 제2 전극(180)은 케소드일 수 있다.

[0057] 좀 더 구체적으로, 서브 픽셀(SP)들은 서로 교차하는 행 방향(예를 들어, X축 방향) 및 열 방향(예를 들어, Y축 방향)을 따라 배열될 수 있다. 행 방향을 따라 이웃하여 배열된 서브 픽셀(SP)들은 상이한 색의 광을 방출하고, 열 방향을 따라 이웃하여 배열된 서브 픽셀(SP)들은 동일한 색의 광을 방출할 수 있다.

[0058] 서브 픽셀은, $3n-2$ (n 은 1 이상의 자연수) 열에 배열된 제1 서브 픽셀, $3n-1$ 열에 배열된 제2 서브 픽셀, $3n$ 열에 배열된 제3 서브 픽셀을 포함한다. 즉, 제1 서브 픽셀, 제2 서브 픽셀, 제3 서브 픽셀은, 행 방향을 따라 순차적으로 교번하여 배열된다. 제1 서브 픽셀은 제1 색을 발광할 수 있고, 제2 서브 픽셀은 제2 색을 발광할 수 있으며, 제3 서브 픽셀은 제3 색을 발광할 수 있다. 제1 색은 적색, 제2 색은 녹색, 제3 색은 청색일 수 있으나, 이에 한정되는 것은 아니다.

[0059] 서브 픽셀(SP)들에는, 유기발광 다이오드(60)의 제1 전극(160)이 배치된다. 제1 전극(160)은 서브 픽셀(SP)들 각각에 하나씩 할당될 수 있다. 이웃하는 제1 전극(160)들은 소정 간격 이격된다.

[0060] 제1 전극(160)들은 제1-1 전극(160-1), 제1-2 전극(160-2), 제1-3 전극(160-3)을 포함한다. 제1-1 전극(160-1), 제1-2 전극(160-2), 제1-3 전극(160-3)은 서로 다른 평면 형상을 갖는다. 제1-1 전극(160-1)은 제1 서브 픽셀에 할당될 수 있고, 제1-2 전극(160-2)은 제2 서브 픽셀에 할당될 수 있으며, 제1-3 전극(160-3)은 제3 서브 픽셀에 할당될 수 있다.

[0061] 제1-1 전극(160-1)들은 $3n-2$ 열에 배치된다. 제1-1 전극(160-1)들은 열 방향을 따라 순차적으로 배치된다. 제1-2 전극(160-2)들은 $3n-1$ 열에 배치된다. 제1-2 전극(160-2)들은 열 방향을 따라 순차적으로 배치된다. 제1-3 전극(160-3)들은 $3n$ 열에 배치된다. 제1-3 전극(160-3)들은 열 방향을 따라 순차적으로 배치된다. 이에 따라, 제1-1 전극(160-1), 제1-2 전극(160-2), 제1-3 전극(160-3)은 행 방향을 따라 순차적으로 교번하여 배치된다.

[0062] 도 8을 더 참조하면, 제1-1 전극(160-1)은 일측에 철(凸)부(161)를 갖는다. 철부(161)는 제1-2 전극(160-2)과 이웃하지 않는 제1-1 전극(160-1)의 일측에 배치될 수 있다. 철부(161)는 제1-3 전극(160-3)과 이웃하는 제1-1 전극(160-1)의 일측에 배치될 수 있다. 제1-1 전극(160-1)에서 철부(161)가 형성된 영역의 면적은 다른 영역 대비 넓은 면적을 갖는다.

[0063] 제1-2 전극(160-2)은 정방형, 장방형의 형상을 가질 수 있다.

[0064] 제1-3 전극(160-3)은 일측에 요(凹)부(163)를 갖는다. 요부(163)는 제1-2 전극(160-2)과 이웃하지 않는 제1-3 전극(160-3)의 일측에 배치될 수 있다. 요부(163)는 제1-1 전극(160-1)과 이웃하는 제1-1 전극(160-1)의 일측에 배치될 수 있다. 제1-1 전극(160-1)과 제1-3 전극(160-3)이 이웃하여 배치되는 영역에서, 제1-1 전극(160-1)의 철부(161)는 제1-3 전극(160-3)의 요부(163)에 대향한다. 제1-1 전극(160-1)과 제1-3 전극(160-3)이 이웃하여 배치되는 영역에서, 제1-1 전극(160-1)의 철부(161)는 제1-3 전극(160-3)의 요부(163)에 인입될 수 있다.

[0065] 제1 전극(160)이 형성된 기판(100) 상에는, 뱅크(170)가 배치된다. 뱅크(170)는 제1 뱅크(172), 및 제2 뱅크

(176)를 포함한다.

[0066] 제1 뱅크(172)는 제1 전극(160)의 적어도 일 부분을 노출시키는 제1 개구부(OA1)를 포함한다. 제1 뱅크(172)는 열 방향으로 이웃하는 제1 전극(160)들 사이에서, 제1 전극(160)들의 일측을 덮도록 배치될 수 있다.

[0067] 복수의 제1 개구부(OA1)들은 열 방향으로 나란하게 배열된다. 제1 개구부(OA1)들 각각은, 행 방향으로 연장되어, 행 방향을 따라 배치된 제1-1 전극(160-1), 제1-2 전극(160-2), 제1-3 전극(160-3)들을 동시에 노출시킨다. 달리 표현하면, 제1 뱅크(172)는 열 방향으로 이웃하는 제1 전극(160)들 사이에 배치되어, 열 방향으로 이웃하는 서브 픽셀(SP)들을 구획할 수 있다. 즉, 제1 뱅크(172)는 열 방향으로 이웃하는 제1-1 전극(160-1)들 사이, 제1-2 전극(160-2)들 사이, 및 제1-3 전극(160-3)들 사이에 배치될 수 있다.

[0068] 제1 뱅크(172)는, 이후 형성될 유기 발광층(175)에 의해 덮일 수 있도록, 상대적으로 얇은 두께로 형성될 수 있다. 제1 뱅크(172)는 친수성 특성을 가질 수 있다. 일 예로, 제1 뱅크(172)는 산화실리콘(SiO₂) 또는 질화실리콘(SiNx)과 같은 친수성의 무기 절연 물질로 형성될 수 있다. 제1 뱅크(172)는, 제1 전극(160)의 소수성 특성에 의한 습윤성(wettability) 불량을 방지하기 위해 구비된 친수 성분의 얇은 막으로, 친수성인 유기 발광 물질을 잘 퍼지게 한다.

[0069] 제1 뱅크(172)가 형성된 기판(100) 상에는, 제2 뱅크(176)가 위치한다. 제2 뱅크(176)는 제1 전극(160)의 적어도 일 부분을 노출시키는 제2 개구부(OA2)를 포함한다. 복수의 제2 개구부(OA2)들은 행 방향으로 나란하게 배치되며, 열 방향으로 각각 연장된다. 제2 개구부(OA2)는 열 방향으로 연장되어, 열 방향을 따라 배치된 복수의 제1 전극(160)들을 노출시킨다. 제2 뱅크(176)의 폭은 이웃하는 제2 개구부(OA2)에 적하된 서로 다른 색의 유기 발광 물질이 서로 혼합되지 않도록 설정된, 공정 상 가능한 최소 폭으로 선택될 수 있다.

[0070] 좀 더 구체적으로, 제2 뱅크(176)는, 제3n-2 열에 배열된 제1-1 전극(160-1)들과 이와 이웃하는 제3n-1 열에 배열된 제1-2 전극(160-2)들 사이에 배치된다. 즉, 제3n-2 열에 배열된 서브 픽셀들과 제3n-1 열에 배열된 서브 픽셀들은, 제2 뱅크(176)에 의해 구획될 수 있다. 이때, 제2 뱅크(176)는, 제3n-2 열에 배열된 제1-1 전극(160-1)들과 제3n-1 열에 배열된 제1-2 전극(160-2)들 사이에서, 직선 형태로 열 방향을 따라 연장될 수 있다.

[0071] 제2 뱅크(176)는, 제3n-1 열에 배열된 제1-2 전극(160-2)들과 이와 이웃하는 제3n 열에 배열된 제1-3 전극(160-3)들 사이에 배치된다. 즉, 제3n-1 열에 배열된 서브 픽셀들과 제3n 열에 배열된 서브 픽셀들은, 제2 뱅크(176)에 의해 구획될 수 있다. 이때, 제2 뱅크(176)는, 제3n-1 열에 배열된 제1-2 전극(160-2)들과 제3n 열에 배열된 제1-3 전극(160-3)들 사이에서, 직선 형태로 열 방향을 따라 연장될 수 있다.

[0072] 제2 뱅크(176)는, 제3n 열에 배열된 제1-3 전극(160-3)들과 이와 행 방향으로 이웃하는 제3n-2열에 배열된 제1-1 전극(160-1)들 사이에 배치된다. 즉, 제3n 열에 배열된 서브 픽셀들과 제3n-2 열에 배열된 서브 픽셀들은, 제2 뱅크(176)에 의해 구획될 수 있다. 이때, 제2 뱅크(176)는, 제3n 열에 배열된 제1-3 전극(160-3)들과 제3n-2 열에 배열된 제1-1 전극(160-1)들 사이에서, 지그재그 형태로 열 방향을 따라 연장될 수 있다.

[0073] 제3n-2 열에 배열된 제1-1 전극(160-1)들을 노출하는 제2-1 개구부(OA2-1)와, 제3n-1 열에 배열된 제1-2 전극(160-2)들을 노출하는 제2-2 개구부(OA2-2)와, 제3n 열에 배열된 제1-3 전극(160-3)들을 노출하는 제2-3 개구부(OA2-3)들의 면적 및 형상은 상이하다.

[0074] 제2-1 개구부(OA2-1) 중 제1-1 전극(160-1)들의 철부(161)를 노출하는 부분은, 제1-1 전극(160-1)의 다른 부분을 노출하는 부분 대비 상대적으로 넓은 폭을 갖도록 설정될 수 있다. 따라서, 철부(161)를 노출하는 제2-1 개구부(OA2-1)의 일부분은 유기 발광 물질의 적하량 및 공정 마진을 고려하여 설정될 수 있는 최소 폭을 만족할 수 있다. 이 경우, 제1-1 전극(160-1)을 노출하는 제2-1 개구부(OA2-1)의 일부분은 용액 공정 시 유기 발광 물질이 적하되는 적하 영역(DP)으로 할당될 수 있다.

[0075] 이때, 제2-3 개구부(OA2-3)는, 요부(163)와 대응되는 영역에서, 다른 영역 대비 상대적으로 좁은 폭을 갖도록 설정될 수 있다. 다만, 제2-3 개구부(OA2-3)는 제2-1 개구부(OA2-1) 대비 큰 폭을 갖도록 설정되어 있다. 따라서, 요부(163)가 형성된 영역에서도 제1-3 전극(160-3)을 노출하는 제2 개구부(OA2)는 유기 발광 물질의 적하량 및 공정 마진을 고려하여 설정될 수 있는 최소 폭을 만족할 수 있다. 이 경우, 요부(163)에 대응되는 제2-3 개구부(OA2-3)의 일부분은 용액 공정 시 유기 발광 물질이 적하되는 영역(DP)으로 할당될 수 있다. 또한, 제2-3 개구부(OA2-3)의 경우, 요부(163)가 형성되지 않은 영역에서도 충분한 폭을 갖기 때문에, 요부(163)가 형성되지 않은 영역 또한 유기 발광 물질이 적하되는 영역으로 할당될 수 있음을 물론이다.

[0076] 제1 뱅크(172)와 제2 뱅크(176)에 조합 구조에 의해 노출된 제1 전극(160)의 일부는, 발광 영역으로 정의될 수

있다. 발광 영역의 평면 형상은, 제1 전극(160)의 평면 형상과 대응될 수 있다. 제3n-2 열에 배열된 제1 서브 픽셀들에 각각 할당된 발광 영역과, 제3n-1 열에 배열된 제2 서브 픽셀들에 각각 할당된 발광 영역과, 제3n-2 열에 배열된 제3 서브 픽셀들에 각각 할당된 발광 영역의 면적 및 형상은 상이하다.

[0077] 제2 뱅크(176)는 소수성 특성을 가질 수 있다. 또는, 제2 뱅크(176)는 상부면이 소수성 특성을 가질 수 있고, 측면이 친수성 특성을 가질 수 있다. 일 예로, 제2 뱅크(176)은 절연 물질 상에 소수성 특성의 물질이 코팅된 형태를 가질 수 있고, 소수성 물질이 함유된 절연 물질로 형성될 수 있다. 제2 뱅크는 유기 물질로 이루어질 수 있다. 제2 뱅크(176)의 소수성 특성은, 유기 발광층(175)을 구성하는 유기 발광 물질이 발광 영역의 중앙부로 모이도록 밀어내는 기능을 할 수 있다. 또한, 제2 뱅크(176)는 서로 다른 색의 유기 발광 물질이 서로 혼합되는 것을 방지할 수 있도록, 해당 영역에 적하된 유기 발광 물질을 가두는 배리어(barrier)로써 기능할 수 있다. 즉, 제2 뱅크(176)은 행 방향으로 이웃하는 제2 개구부(OA2)들에 각각 적하된 서로 다른 색의 유기 발광 물질들이 서로 혼합되지 않도록 한다.

[0078] 제2 뱅크(176)가 형성된 기판(100) 상에, 유기 발광층(175)이 위치한다. 유기 발광층(175)은, 대응되는 제2 개구부(OA2) 내에, 제2 개구부(OA2)의 연장 방향을 따라 형성될 수 있다. 즉, 하나의 제2 개구부(OA2)에 적하된 유기 발광 물질은, 제2 개구부(OA2)에 의해 노출된 제1 전극(160)들 및 제1 뱅크(172)들을 덮는다. 경화 공정 이후 제2 개구부(OA2) 내에 형성된 유기 발광층(175)은, 제1 뱅크(172)에 의해 물리적으로 분리되지 않고, 제1 뱅크(172) 상에서 연속성을 유지한다.

[0079] 하나의 제2 개구부(OA2)에 의해 노출된 복수의 제1 전극(160)들 상에는, 동일한 색의 유기 발광 물질이 적하된다. 이는, 하나의 제2 개구부(OA2)와 대응되는 위치에 할당된 복수의 서브 픽셀(SP)들에서, 동일한 색의 광이 방출됨을 의미한다. 유기 발광층(175)의 평면 형상은 제2 개구부(OA2)의 평면 형상과 대응될 수 있다.

[0080] 서로 다른 색의 유기 발광 물질들은, 대응되는 제2 개구부(OA2)들 각각에 순차적으로 교번하여 적하될 수 있다. 서로 다른 색의 유기 발광 물질들은, 적색(R), 녹색(G), 청색(B)을 발광하는 유기 발광 물질을 포함할 수 있다. 서로 다른 색의 유기 발광층(175)들은, 제2 뱅크(176)에 의해 물리적으로 분리된다.

[0081] 본 발명의 바람직한 실시예에서는, 유기 발광 물질이 열 방향으로 연장된 제2 개구부(OA2) 상의 넓은 영역에 균일한 두께로 퍼져나갈 수 있기 때문에, 경화 후 파일 업(pile up) 현상에 의한 두께 불균일 현상이 개선될 수 있다. 이에 따라, 본 발명에 따른 유기발광 표시장치는, 유기 발광층(175)의 균일도 저하를 방지할 수 있어, 서브 픽셀(SP) 내 두께 편차에 기인한 표시 품질 저하를 저감할 수 있다. 또한, 유기 발광층(175)의 균일도를 확보하여, 소자의 수명이 저하되거나 암점이 발생하는 불량을 방지할 수 있다.

[0082] 또한, 전술한 바와 같이, 본 발명에 따른 유기발광 표시장치는 유기 발광 물질의 적하 면적을 충분히 확보할 수 있기 때문에, 혼색 불량에 의한 표시 품질 저하를 현저히 개선할 수 있는 이점을 갖는다.

[0083] 도 9는 본 발명의 효과를 설명하기 위한 도면이다.

[0084] 도 9의 (a)는 비교예에 의한 서브 픽셀 구조를 나타낸 것이고, 도 9의 (b)는 본 발명에 의한 서브 픽셀 구조를 나타낸 것이다. 도면에 기재된 수치는, 폭의 변경의 정도를 알아보기 쉽게 하기 위한 것으로, 이에 한정되는 것은 아니다.

[0085] 용액 공정을 통해 유기 발광층을 형성하는 경우, 유기 발광 물질(175-1)이 제 위치에 적하되지 못함에 따라 서로 다른 색의 유기 발광 물질(175-1)이 서로 섞이는 혼색 불량이 발생할 수 있다. 이를 방지하기 위해, 공정 마진을 고려하여 충분한 유기 발광 물질(175-1)의 적하 면적을 확보하는 것이 요구된다. 즉, 유기 발광 물질(175-1)이 적하되는 제2 개구부(OA2)의 행 방향으로의 폭이 기 설정된 폭을 만족할 필요가 있다. 또한, 서브 픽셀들 간 면적 비는, 발광 소자 특성과 화이트 밸런스(white balance)를 고려하여 미리 설정될 필요가 있다.

[0086] 다만, 높은 PPI(Pixel Per Inch)를 갖는 고 해상도 표시장치에서는, 픽셀 당 크기가 현저히 작아지기 때문에, 적하 영역의 충분한 면적을 확보하기에 어려움이 있다. 특히, 좁은 면적을 갖는 서브 픽셀의 경우, 당해 서브 픽셀에 할당된 개구부의 면적 또한 좁다. 이 경우, 개구부의 행 방향으로의 폭은, 유기 발광 물질(175-1)의 적하량 및 공정 마진을 고려하여 설정될 수 있는 최소 폭(이하, “기 설정된 폭”)을 만족하기 어렵다.

[0087] 도 9의 (a)를 참조하면, 비교예에 따른 서브 픽셀들 중 작은 면적을 갖는 제1 서브 픽셀의 경우, 해당 서브 픽셀에 할당된 제2-1 개구부(OA2-1)의 행 방향으로의 폭이 기 설정된 폭을 만족하기 어려울 수 있다. 이 경우, 이웃하는 서브 픽셀들 간 혼색 불량이 발생할 수 있다.

[0088] 이에 비하여, 도 9의 (b)를 참조하면, 본 발명에서, 좁은 면적을 갖는 제1 서브 픽셀에 할당된 제2-1 개구부

(OA2-1)는, 제1-1 전극(160-1)의 철부(161)의 면적에 대응하여 폭이 넓어진 일부분을 포함할 수 있다. 따라서, 제2-1 개구부(OA2-1)는 철부(161)가 형성된 영역에서 기 설정된 폭을 만족할 수 있다. 이때, 기 설정된 면적 비를 만족하기 위해, 제1 서브 픽셀에 할당된 제2-1 개구부(OA2-1)의 전체 폭은 철부(161)의 면적에 대응하는 만큼 줄어들게 된다.

[0089] 상대적으로 넓은 면적을 갖는 제3 서브 픽셀에 할당된 제2-3 개구부(OA2-3)는 제1-3 전극(160-3)의 요부(163)의 면적에 대응하여 폭이 좁아진 일부분을 포함할 수 있다. 다만, 기 설정된 면적 비를 만족하기 위해, 제3 서브 픽셀에 할당된 제2-3 개구부(OA2-3)의 전체 폭이 요부(163)의 면적에 대응하는 만큼 늘어난다. 따라서, 제2-3 개구부(OA2-3)는 요부(163)가 형성되는 영역 및/또는 그 외 영역에서 기 설정된 폭을 만족할 수 있다.

[0090] 전술한 바와 같이, 본 발명은 기 설정된 서브 픽셀들 간의 면적 비를 유지하면서, 유기 발광 물질(175-1)이 적하되는 적하 영역의 면적을 충분히 확보할 수 있다. 이에 따라, 본 발명은 발광 소자 특성과 화이트 밸런스(white balance)를 유지하면서도, 혼색 불량을 방지할 수 있는 이점을 갖는다.

[0091] 도 10 내지 도 13은 제1 전극, 뱅크, 및 유기 발광층의 형성 과정을 시계열적으로 설명하기 위한 도면들이다. 도 10a, 11a, 12a, 13a는 평면도이고, 도 10b, 11b, 12b, 13b는 도 10a, 11a, 12a, 13a 각각을 V-V', VI-VI', VII-VII'로 절취한 단면도들이다.

[0092] 도 10a 및 도 10b를 참조하면, 기판(100) 상에는 제1 전극(160)이 형성된다. 제1 전극(160)은 서브 픽셀들 각각에 하나씩 할당될 수 있다. 제1-1 전극(160-1)들은 제3n-2 열에 배치되고, 제1-2 전극(160-2)들은 제3n-1 열에 배치되며, 제1-3 전극(160-3)들은 3n 열에 배치될 수 있다. 제1 전극(160)들은 제1-1 전극(160-1), 제1-2 전극(160-2), 제1-3 전극(160-3)을 포함한다. 제1-1 전극(160-1), 제1-2 전극(160-2), 제1-3 전극(160-3)은 서로 다른 평면 형상을 갖는다.

[0093] 도 11a 및 도 11b를 참조하면, 제1 전극(160)이 형성된 기판(100) 상에는, 제1 뱅크(172)가 형성된다. 제1 뱅크(172)는 제1 개구부(OA1)를 포함한다. 제1 개구부(OA1)는 한 픽셀에 대응되는 복수의 제1 전극(160)들을 노출한다. 예를 들어, 하나의 제1 개구부(OA1)는 한 행에 배열된 제1-1 전극(160-1)들, 제1-2 전극(160-2)들, 제1-3 전극(160-3)들을 동시에 노출할 수 있다.

[0094] 도 12a 및 도 12b를 참조하면, 제1 뱅크(172)가 형성된 기판(100) 상에는, 제2 뱅크(176)가 형성된다. 제2 뱅크(176)는 제2 개구부(OA2)를 포함한다. 제2 개구부(OA2)는 열 방향을 따라 배열된 복수의 제1 전극(160)들을 노출한다.

[0095] 예를 들어, 제3n-2 열에 배열된 제1-1 전극(160-1)들은 하나의 제2 개구부(OA2)를 통해 동시에 노출될 수 있다. 제3n-2 열에 배열된 제1-2 전극(160-2)들은 하나의 제2 개구부(OA2)를 통해 동시에 노출될 수 있다. 제3n-2 열에 배열된 제1-3 전극(160-3)들은 하나의 제2 개구부(OA2)를 통해 동시에 노출될 수 있다. 제1 뱅크와 제2 뱅크(176)의 조합 구조에 의해 발광 영역이 정의될 수 있다.

[0096] 도 13a 및 도 13b를 참조하면, 제2 뱅크(176)가 형성된 기판(100) 상에는, 유기 발광층(175) 및 제2 전극(180)이 순차적으로 형성된다. 유기 발광층(175)은 제1 색을 발광하는 제1 유기 발광층(175-1), 제2 색을 발광하는 제2 유기 발광층(175-2), 제3 색을 발광하는 제3 유기 발광층(175-3)을 포함할 수 있다.

[0097] 예를 들어, 제3n-2 열에 배열된 제1-1 전극(160-1)들을 노출하는 제2 개구부(OA2) 상에는, 제1 유기 발광층(175-1)이 형성될 수 있다. 제3n-1 열에 배열된 제1-2 전극(160-2)들을 노출하는 제2 개구부(OA2) 상에는, 제2 유기 발광층(175-2)이 형성될 수 있다. 제3n-2 열에 배열된 제1-3 전극(160-3)들을 노출하는 제2 개구부(OA2) 상에는, 제3 유기 발광층(175-3)이 형성될 수 있다.

[0098] 도 14는 제1 전극 및 제2 뱅크의 형상의 다른 예를 설명하기 위한 도면이다.

[0099] 도 14의 (a)를 참조하면, 제1-1 전극(160-1)의 철부(161)는 코너(corner)가 라운드(round) 된 형상을 가질 수 있다. 이에 대응하여, 제1-3 전극(160-3)의 요부(163) 또한 코너가 라운드 된 형상 형상을 가질 수 있다. 이 웃하는 제1-1 전극(160-1)과 제1-3 전극(160-3) 사이에 배치된 제2 뱅크(176)는 철부(161)와 요부(163)가 배치된 영역에서, 철부(161)와 요부(163)의 형상에 따라 라운드 형태로 열 방향을 따라 연장될 수 있다.

[0100] 제2 뱅크(176)는 전술한 바와 같이, 상부가 소수성 특성을 갖고, 측부가 친수성 특성을 가질 수 있다. 이때, 제2 뱅크(176)가 라운드 형상을 갖는 경우, 제2 뱅크(176)의 측부와 유기 발광 물질과의 접촉 면적이 증가하기 때문에, 적하된 유기 발광 물질이 친수성 특성을 갖는 제2 뱅크(176)의 측부에 맞닿아 효과적으로 퍼져 나갈 수

있다. 이에 따라, 경화 후 형성된 유기 발광층의 두께 균일도가 현저히 개선될 수 있다.

[0101] 도 14의 (b)를 참조하면, 제1-1 전극(160-1)의 철부(161)는 삼각형, 사각형 등 다각형 형상을 가질 수 있다. 이에 대응하여, 제1-3 전극(160-3)의 요부(163) 또한 삼각형, 사각형 등 다각형 형상을 가질 수 있다. 이웃하는 제1-1 전극(160-1)과 제1-3 전극(160-3) 사이에 배치된 제2 뱅크(176)는 철부(161)와 요부(163)가 배치된 영역에서, 철부(161)와 요부(163)의 형상을 따라 열 방향으로 연장될 수 있다. 이와 같이, 본 발명은 철부(161)와 요부(163)의 형상을 자유롭게 변형함으로써, 설계 자유도를 가질 수 있는 이점을 갖는다. 예를 들어, 철부(161)와 요부(163)의 형상은 유기 발광 물질의 점도 고형분의 함량 등을 고려하여 선택될 수 있다.

[0102] <제1 변형예>

[0103] 도 15는 본 발명의 제1 변형예에 따른 표시장치를 개략적으로 나타낸 평면도이다. 도 16은 도 15를 A-A', B-B', C-C'로 절취한 단면도들이다.

[0104] 도 15 및 도 16을 참조하면, 본 발명의 제1 변형예에 따른 표시장치는 서브 픽셀(SP)들이 배열된 기판(100)을 포함한다. 기판(100) 상에는, 회로 소자층(101) 및 회로 소자층(101)에 구비된 소자들에 의해 구동되는 유기발광 다이오드(60)가 배치된다.

[0105] 회로 소자층(101)은, 유기발광 다이오드(60)에 구동 신호를 인가하기 위한 신호 라인 및 전극들이 배열될 수 있고, 신호 라인과 전극들은 필요에 따라 적어도 하나의 절연층을 사이에 두고 구분되어 배치될 수 있다. 유기발광 표시장치가 AM(Active Matrix) 방식으로 구현되는 경우, 회로 소자층(101)은 각 서브 픽셀(SP)마다 할당되는 트랜지스터를 더 포함할 수 있다. 이 경우, 서브 픽셀(SP)은 도 5에 도시된 바와 같은 구조를 가질 수 있으나, 이에 한정되는 것은 아니다.

[0106] 유기발광 다이오드(60)는 제1 전극(160), 제2 전극(180), 및 제1 전극(160)과 제2 전극(180) 사이에 개재된 유기 발광층(175)을 포함한다. 제1 전극(160)은 애노드일 수 있고, 제2 전극(180)은 캐소드일 수 있다.

[0107] 좀 더 구체적으로, 서브 픽셀(SP)들은 서로 교차하는 행 방향(예를 들어, X축 방향) 및 열 방향(예를 들어, Y축 방향)을 따라 배열될 수 있다. 행 방향을 따라 이웃하여 배열된 서브 픽셀(SP)들은 상이한 색의 광을 방출하고, 열 방향을 따라 이웃하여 배열된 서브 픽셀(SP)들은 동일한 색의 광을 방출할 수 있다.

[0108] 서브 픽셀은, $3n-2$ (n 은 1 이상의 자연수) 열에 배열된 제1 서브 픽셀, $3n-1$ 열에 배열된 제2 서브 픽셀, $3n$ 열에 배열된 제3 서브 픽셀을 포함한다. 즉, 제1 서브 픽셀, 제2 서브 픽셀, 제3 서브 픽셀은, 행 방향을 따라 순차적으로 교번하여 배열된다. 제1 서브 픽셀은 제1 색을 발광할 수 있고, 제2 서브 픽셀은 제2 색을 발광할 수 있으며, 제3 서브 픽셀은 제3 색을 발광할 수 있다. 제1 색은 적색, 제2 색은 녹색, 제3 색은 청색일 수 있으나, 이에 한정되는 것은 아니다.

[0109] 서브 픽셀(SP)들에는, 유기발광 다이오드(60)의 제1 전극(160)이 배치된다. 제1 전극(160)은 서브 픽셀(SP)들 각각에 하나씩 할당될 수 있다. 이웃하는 제1 전극(160)들은 소정 간격 이격된다.

[0110] 제1 전극(160)들은 제1-1 전극(160-1), 제1-2 전극(160-2), 제1-3 전극(160-3)을 포함한다. 제1-1 전극(160-1), 제1-2 전극(160-2), 제1-3 전극(160-3)은 서로 다른 평면 형상을 갖는다. 제1-1 전극(160-1)은 제1 서브 픽셀에 할당될 수 있고, 제1-2 전극(160-2)은 제2 서브 픽셀에 할당될 수 있으며, 제1-3 전극(160-3)은 제3 서브 픽셀에 할당될 수 있다.

[0111] 제1-1 전극(160-1)들은 $3n-2$ 열에 배치된다. 제1-1 전극(160-1)들은 열 방향을 따라 순차적으로 배치된다. 제1-2 전극(160-2)들은 $3n-1$ 열에 배치된다. 제1-2 전극(160-2)들은 열 방향을 따라 순차적으로 배치된다. 제1-3 전극(160-3)들은 $3n$ 열에 배치된다. 제1-3 전극(160-3)들은 열 방향을 따라 순차적으로 배치된다. 이에 따라, 제1-1 전극(160-1), 제1-2 전극(160-2), 제1-3 전극(160-3)은 행 방향을 따라 순차적으로 교번하여 배치된다.

[0112] 제1-1 전극(160-1)은 일측에 철부(161)를 갖는다. 철부(161)는 제1-2 전극(160-2)과 이웃하지 않는 제1-1 전극(160-1)의 일측에 배치될 수 있다. 철부(161)는 제1-3 전극(160-3)과 이웃하는 제1-1 전극(160-1)의 일측에 배치될 수 있다. 제1-1 전극(160-1)에서 철부(161)가 형성된 영역의 면적은 다른 영역 대비 넓은 면적을 갖는다.

[0113] 제1-2 전극(160-2)은 정방형, 장방형의 형상을 가질 수 있다.

[0114] 제1-3 전극(160-3)은 일측에 요부(163)를 갖는다. 요부(163)는 제1-2 전극(160-2)과 이웃하지 않는 제1-3 전

극(160-3)의 일측에 배치될 수 있다. 요부(163)는 제1-1 전극(160-1)과 이웃하는 제1-1 전극(160-1)의 일측에 배치될 수 있다. 제1-1 전극(160-1)과 제1-3 전극(160-3)이 이웃하여 배치되는 영역에서, 제1-1 전극(160-1)의 철부(161)는 제1-3 전극(160-3)의 요부(163)에 대향한다. 제1-1 전극(160-1)과 제1-3 전극(160-3)이 이웃하여 배치되는 영역에서, 제1-1 전극(160-1)의 철부(161)는 제1-3 전극(160-3)의 요부(163)에 인입될 수 있다.

[0115] 제1 전극(160)이 형성된 기판(100) 상에는, 뱅크(270)가 배치된다. 뱅크(270)는 열 방향 및 행 방향으로 이웃하는 서브 픽셀들을 구획할 수 있다.

[0116] 뱅크(270)는 제1 전극(160)의 적어도 일 부분을 노출시키는 개구부(OA)를 포함한다. 개구부(OA)는 하나의 제1 전극(160)에 하나씩 할당될 수 있다. 개구부(OA)에 의해 노출된 제1 전극(160)의 일 부분은 발광 영역으로 정의될 수 있다. 발광 영역의 평면 형상은, 제1 전극(160)의 평면 형상과 대응될 수 있다.

[0117] 제3n-2 열에 배열된 제1-1 전극(160-1)들을 각각 노출하는 개구부(OA)와, 제3n-1 열에 배열된 제1-2 전극(160-2)들을 각각 노출하는 개구부(OA)와, 제3n 열에 배열된 제1-3 전극(160-3)들을 각각 노출하는 개구부(OA)의 면적 및 형상은 상이하다.

[0118] 개구부(OA) 중 제1-1 전극(160-1)들의 철부(161)를 노출하는 부분은, 제1-1 전극(160-1)의 다른 부분을 노출하는 부분 대비 상대적으로 넓은 폭을 갖도록 설정될 수 있다. 따라서, 철부(161)를 노출하는 개구부(OA)의 일부분은 유기 발광 물질의 적하량 및 공정 마진을 고려하여 설정될 수 있는 최소 폭을 만족할 수 있다. 이 경우, 철부(161)를 노출하는 개구부(OA)의 일부분은 용액 공정 시 유기 발광 물질이 적하되는 적하 영역(DP)으로 할당될 수 있다.

[0119] 이때, 개구부(OA) 중 제1-3 전극(160-3)을 노출하는 개구부(OA)는, 요부(163)와 대응되는 영역에서, 다른 영역 대비 상대적으로 좁은 폭을 갖도록 설정될 수 있다. 다만, 제1-3 전극(160-3)을 노출하는 개구부(OA)는 제1-1 전극(160-1)을 노출하는 개구부(OA) 대비 큰 폭을 갖도록 설정되어 있다. 따라서, 요부(163)가 형성된 영역은 물론, 그 외 영역에서도 제1-3 전극(160-3)을 노출하는 개구부(OA)는 유기 발광 물질의 적하량 및 공정 마진을 고려하여 설정될 수 있는 최소 폭을 만족할 수 있다. 이 경우, 1-3 전극(160-3)을 노출하는 개구부(OA)는 용액 공정 시 유기 발광 물질이 적하되는 영역(DP)으로 할당될 수 있다.

[0120] 이와 같이, 본 발명에 제1 변형예에 따른 유기발광 표시장치는 유기 발광 물질의 적하 면적을 충분히 확보할 수 있기 때문에, 혼색 불량에 의한 표시 품질 저하를 현저히 개선할 수 있는 이점을 갖는다.

[0121] 뱅크(270)가 형성된 기판(100) 상에, 유기 발광층(175)이 위치한다. 유기 발광층(175)은, 대응되는 개구부(OA) 내에 형성될 수 있다. 열 방향 및 행 방향으로 이웃하는 개구부(OA)들 내에 형성된 유기 발광층(175)들은 뱅크(270)에 의해 물리적으로 분리될 수 있다.

[0122] <제2 변형예>

[0123] 도 17은 본 발명의 제2 변형예에 따른 표시장치를 개략적으로 나타낸 평면도이다. 도 18은 도 17을 D-D', E-E' 및 F-F'로 절취한 단면도들이다.

[0124] 도 17 및 도 18을 참조하면, 본 발명의 제2 변형예에 따른 표시장치는 서브 픽셀(SP)들이 배열된 기판(100)을 포함한다. 기판(100) 상에는, 회로 소자층(101) 및 회로 소자층(101)에 구비된 소자들에 의해 구동되는 유기발광 다이오드(60)가 배치된다.

[0125] 회로 소자층(101)은, 유기발광 다이오드(60)에 구동 신호를 인가하기 위한 신호 라인 및 전극들이 배치될 수 있고, 신호 라인과 전극들은 필요에 따라 적어도 하나의 절연층을 사이에 두고 구분되어 배치될 수 있다. 유기발광 표시장치가 AM(Active Matrix) 방식으로 구현되는 경우, 회로 소자층(101)은 각 서브 픽셀(SP)마다 할당되는 트랜지스터를 더 포함할 수 있다. 이 경우, 서브 픽셀(SP)은 도 5에 도시된 바와 같은 구조를 가질 수 있으나, 이에 한정되는 것은 아니다.

[0126] 유기발광 다이오드(60)는 제1 전극(160), 제2 전극(180), 및 제1 전극(160)과 제2 전극(180) 사이에 개재된 유기 발광층(175)을 포함한다. 제1 전극(160)은 애노드일 수 있고, 제2 전극(180)은 캐소드일 수 있다.

[0127] 좀 더 구체적으로, 서브 픽셀(SP)들은 서로 교차하는 행 방향(예를 들어, X축 방향) 및 열 방향(예를 들어, Y축 방향)을 따라 배열될 수 있다. 행 방향을 따라 이웃하여 배열된 서브 픽셀(SP)들은 상이한 색의 광을 방출하고, 열 방향을 따라 이웃하여 배열된 서브 픽셀(SP)들은 동일한 색의 광을 방출할 수 있다.

[0128] 서브 픽셀은, 3n-2(n은 1 이상의 자연수) 열에 배열된 제1 서브 픽셀, 3n-1 열에 배열된 제2 서브 픽셀, 3n 열

에 배열된 제3 서브 팩셀을 포함한다. 즉, 제1 서브 팩셀, 제2 서브 팩셀, 제3 서브 팩셀은, 행 방향을 따라 순차적으로 교변하여 배열된다. 제1 서브 팩셀은 제1 색을 발광할 수 있고, 제2 서브 팩셀은 제2 색을 발광할 수 있으며, 제3 서브 팩셀은 제3 색을 발광할 수 있다. 제1 색은 적색, 제2 색은 녹색, 제3 색은 청색일 수 있으나, 이에 한정되는 것은 아니다.

[0129] 서브 팩셀(SP)들에는, 유기발광 다이오드(60)의 제1 전극(160)이 배치된다. 제1 전극(160)은 서브 팩셀(SP)들 각각에 하나씩 할당될 수 있다. 이웃하는 제1 전극(160)들은 소정 간격 이격된다.

[0130] 제1 전극(160)들은 제1-1 전극(160-1), 제1-2 전극(160-2), 제1-3 전극(160-3)을 포함한다. 제1-1 전극(160-1), 제1-2 전극(160-2), 제1-3 전극(160-3)은 서로 다른 평면 형상을 갖는다. 제1-1 전극(160-1)은 제1 서브 팩셀에 할당될 수 있고, 제1-2 전극(160-2)은 제2 서브 팩셀에 할당될 수 있으며, 제1-3 전극(160-3)은 제3 서브 팩셀에 할당될 수 있다.

[0131] 제1-1 전극(160-1)들은 $3n-2$ 열에 배치된다. 제1-1 전극(160-1)들은 열 방향을 따라 순차적으로 배치된다. 제1-2 전극(160-2)들은 $3n-1$ 열에 배치된다. 제1-2 전극(160-2)들은 열 방향을 따라 순차적으로 배치된다. 제1-3 전극(160-3)들은 $3n$ 열에 배치된다. 제1-3 전극(160-3)들은 열 방향을 따라 순차적으로 배치된다. 이에 따라, 제1-1 전극(160-1), 제1-2 전극(160-2), 제1-3 전극(160-3)은 행 방향을 따라 순차적으로 교변하여 배치된다.

[0132] 제1-1 전극(160-1)은 일측에 철부(161)를 갖는다. 철부(161)는 제1-2 전극(160-2)과 이웃하지 않는 제1-1 전극(160-1)의 일측에 배치될 수 있다. 철부(161)는 제1-3 전극(160-3)과 이웃하는 제1-1 전극(160-1)의 일측에 배치될 수 있다. 제1-1 전극(160-1)에서 철부(161)가 형성된 영역의 면적은 다른 영역 대비 넓은 면적을 갖는다.

[0133] 제1-2 전극(160-2)은 정방형, 장방형의 형상을 가질 수 있다.

[0134] 제1-3 전극(160-3)은 일측에 요부(163)를 갖는다. 요부(163)는 제1-2 전극(160-2)과 이웃하지 않는 제1-3 전극(160-3)의 일측에 배치될 수 있다. 요부(163)는 제1-1 전극(160-1)과 이웃하는 제1-1 전극(160-1)의 일측에 배치될 수 있다. 제1-1 전극(160-1)과 제1-3 전극(160-3)이 이웃하여 배치되는 영역에서, 제1-1 전극(160-1)의 철부(161)는 제1-3 전극(160-3)의 요부(163)에 대향한다. 제1-1 전극(160-1)과 제1-3 전극(160-3)이 이웃하여 배치되는 영역에서, 제1-1 전극(160-1)의 철부(161)는 제1-3 전극(160-3)의 요부(163)에 인입될 수 있다.

[0135] 제1 전극(160)이 형성된 기판(100) 상에는, 뱅크(370)가 배치된다. 뱅크(370)는 제1 뱅크(372) 및 제2 뱅크(376)를 포함한다.

[0136] 제1 뱅크(372)는 제1 전극(160)의 적어도 일 부분을 노출시키는 제1 개구부(OA1)를 포함한다. 제1 개구부(OA1)는 하나의 제1 전극(160)에 하나씩 할당될 수 있다. 제1 뱅크(372)는 제1 전극(160)의 가장자리를 덮도록 형성되어 제1 전극(160)의 중심부의 대부분을 노출시킬 수 있다. 이 경우, 제1 개구부(OA1)의 경계는 제1 전극(160)의 경계 내측에 위치할 수 있다. 제1 개구부(OA1)의 경계는 제1 개구부(OA1)의 평면 형상을 결정한다. 제1 전극(160)의 경계는 제1 전극(160)의 평면 형상을 결정한다. 제1 개구부(OA1)에 의해 노출된 제1 전극(160)의 일 부분은 발광 영역으로 정의될 수 있다.

[0137] 제 $3n-2$ 열에 배열된 제1-1 전극(160-1)들을 각각 노출하는 제1 개구부(OA1)와, 제 $3n-1$ 열에 배열된 제1-2 전극(160-2)들을 각각 노출하는 제1 개구부(OA1)와, 제 $3n$ 열에 배열된 제1-3 전극(160-3)들을 각각 노출하는 제1 개구부(OA1)의 면적 및 형상은 상이하다.

[0138] 제2 뱅크(376)는 제1 전극(160)의 적어도 일 부분을 노출시키는 제2 개구부(OA2)를 포함한다. 제2 개구부(OA2)는 하나의 제1 전극(160)에 하나씩 할당될 수 있다.

[0139] 제2 개구부(OA2)는 제1 개구부(OA1)보다 넓은 면적을 갖도록 형성되어, 제1 개구부(OA1)를 내측에 수용할 수 있다. 즉, 제2 개구부(OA2)의 경계는 제1 개구부(OA1)의 경계 외측으로 기 설정된 간격 이격되어 위치할 수 있다. 제2 개구부(61)의 경계는 제2 개구부(61)의 평면 형상을 결정한다.

[0140] 제 $3n-2$ 열에 배열된 제1-1 전극(160-1)들을 각각 노출하는 제2 개구부(OA2)와, 제 $3n-1$ 열에 배열된 제1-2 전극(160-2)들을 각각 노출하는 제2 개구부(OA2)와, 제 $3n$ 열에 배열된 제1-3 전극(160-3)들을 각각 노출하는 제2 개구부(OA2)의 면적 및 형상은 상이하다.

[0141] 하나의 서브 팩셀에 할당된 제1 전극(160), 제1 개구부(OA1), 제2 개구부(OA2)의 평면 형상은 서로 대응될 수

있다.

[0142] 제2 개구부(OA) 중 제1-1 전극(160-1)들의 철부(161)를 노출하는 부분은, 제1-1 전극(160-1)의 다른 부분을 노출하는 부분 대비 상대적으로 넓은 폭을 갖도록 설정될 수 있다. 따라서, 철부(161)를 노출하는 제2 개구부(OA2)의 일부분은 유기 발광 물질의 적하량 및 공정 마진을 고려하여 설정될 수 있는 최소 폭을 만족할 수 있다. 이 경우, 철부(161)를 노출하는 제2 개구부(OA2)의 일부분은 용액 공정 시 유기 발광 물질이 적하되는 적하 영역(DP)으로 할당될 수 있다.

[0143] 이때, 제2 개구부(OA) 중 제1-3 전극(160-3)을 노출하는 제2 개구부(OA2)는, 요부(163)와 대응되는 영역에서, 다른 부분 대비 상대적으로 좁은 폭을 갖도록 설정될 수 있다. 다만, 제1-3 전극(160-3)을 노출하는 제2 개구부(OA2)는 제1-1 전극(160-1)을 노출하는 제2 개구부(OA2) 대비 큰 폭을 갖도록 설정되어 있다. 따라서, 요부(163)가 형성된 영역은 물론, 그 외 영역에서도 제1-3 전극(160-3)을 노출하는 제2 개구부(OA2)는 유기 발광 물질의 적하량 및 공정 마진을 고려하여 설정될 수 있는 최소 폭을 만족할 수 있다. 이 경우, 제1-3 전극(160-3)을 노출하는 제2 개구부(OA2)는 용액 공정 시 유기 발광 물질이 적하되는 영역(DP)으로 할당될 수 있다.

[0144] 이와 같이, 본 발명에 제2 변형예에 따른 유기발광 표시장치는 유기 발광 물질의 적하 면적을 충분히 확보할 수 있기 때문에, 혼색 불량에 의한 표시 품질 저하를 현저히 개선할 수 있는 이점을 갖는다.

[0145] 뱅크(370)가 형성된 기판(100) 상에, 유기 발광층(175)이 위치한다. 유기 발광층(175)은, 대응되는 개구부(OA) 내에 형성될 수 있다. 열 방향 및 행 방향으로 이웃하는 개구부(OA)들 내에 형성된 유기 발광층(175)들은 뱅크(370)에 의해 물리적으로 분리될 수 있다.

[0146] 제1 뱅크(372)는, 제1 전극(160)의 소수성 특성에 의한 습윤성 불량을 방지하기 위해 구비된 친수 성분의 얇은 막으로, 친수성이 유기 발광 물질을 잘 퍼지게 한다. 제2 뱅크(376)는 소수 성분의 두꺼운 막으로, 친수성이 유기 발광 물질을 중앙부로 밀어낼 수 있도록 한다. 제1 뱅크(172)와 제2 뱅크(176)의 조합 구조에 의해, 유기 발광층(175)은 발광 영역 상에서 균일한 두께로 형성될 수 있다.

[0147] 이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양하게 변경 및 수정할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특히 청구의 범위에 의해 정해져야만 할 것이다.

부호의 설명

100 : 기판 101 : 회로 소자층

160 : 제1 전극 160-1 : 제1-1 전극

160-2 : 제1-2 전극 160-3 : 제1-3 전극

172 : 제1 뱅크 OA1 : 제1 개구부


176 : 제2 뱅크 OA2 : 제2 개구부

175 : 유기 발광층 180 : 제2 전극


DP : 유기 발광 물질 적하 영역

도면


도면1




도면2




도면3




도면4






도면5




도면6




도면7




도면8






도면9




도면 10a






도면10b




도면11a






도면11b




도면12a






도면12b




도면13a




도면13b




도면14




도면15






도면16



도면17



도면18



专利名称(译)	有机发光显示装置		
公开(公告)号	KR1020200079121A	公开(公告)日	2020-07-02
申请号	KR1020180168725	申请日	2018-12-24
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	김성현 유호진 이재기 오영무 김수필 여종훈 이지훈 공창용		
发明人	김성현 유호진 이재기 오영무 김수필 여종훈 이지훈 공창용		
IPC分类号	H01L51/52 H01L27/32		
CPC分类号	H01L51/5203 H01L27/3211 H01L27/3246 H01L27/3276		

摘要(译)

根据本发明的有机发光显示装置包括基板,第一电极和堤。 基板具有沿着行方向和与行方向交叉的列方向布置的多个子像素。 第一电极分别分配给子像素,布置在 $3n-2$ (n 是自然数大于或等于1)列中的第一第一电极,布置在 $3n-1$ 列中的第一第二电极和第一。 它具有以 $3n$ 列排列的1-3个电极。 隔堤具有暴露第一电极的开口。 第1-1电极包括在一个方向上突出的铁部分。 1-3电极形成在与1-1电极相邻的一侧,并且包括面对凸部的凹部。

