

(52) CPC특허분류

H01L 27/1225 (2013.01)

H01L 27/1255 (2013.01)

H01L 27/3248 (2013.01)

H01L 27/3255 (2013.01)

H01L 27/3262 (2013.01)

H01L 27/3276 (2013.01)

(72) 발명자

지광환

강원도 태백시 솔바람길 15, 303호(황지동, 솔바람 빌리지)

윤필상

경기도 부천시 원미구 소향로 11 (상동, 코오롱이 데아폴리스) A동 3201호

박재윤

경기도 과주시 송화로 13 (아동동, 팜스프링아파트) 125동 904호

최홍락

서울특별시 서대문구 성산로 371 (연희동, 현대성그린) 102동 506호

명세서

청구범위

청구항 1

기관;

상기 기관에 구비되는 스위칭용 채널;

상기 기관에 구비되는 구동용 채널;

상기 스위칭용 채널과 상기 구동용 채널을 커버하는 게이트 절연막;

산화물 반도체로 구성되고 상기 스위칭용 채널을 구성하는, 스위칭용 액티브와 중첩되도록, 상기 게이트 절연막 상에 구비되는 스위칭용 게이트;

상기 스위칭용 게이트와 상기 게이트 절연막을 커버하는 제1 절연막;

산화물 반도체로 구성되고 상기 구동용 채널을 구성하는, 구동용 액티브와 중첩되도록, 상기 제1 절연막 상에 구비되는 구동용 게이트;

상기 구동용 게이트와 상기 제1 절연막을 커버하는 제2 절연막;

상기 스위칭용 채널을 구성하는 제1 도체부와 상기 구동용 게이트에 연결되며, 상기 제2 절연막 상에 구비되는 제1 전극; 및

상기 스위칭용 채널을 구성하는 제2 도체부에 연결되며, 상기 제2 절연막 상에 구비되는 제2 전극을 포함하는 트랜지스터 기관.

청구항 2

제 1 항에 있어서,

상기 구동용 게이트는,

상기 제1 절연막 상에 구비되고, 상기 구동용 채널을 구성하는 제3 도체부와 중첩되며, 투명한 전도성 물질인 제1 게이트 전극; 및

상기 제1 게이트 전극 상에 구비되고, 상기 구동용 액티브와 중첩되며, 상기 제1 전극과 연결된 제2 게이트 전극을 포함하는 트랜지스터 기관.

청구항 3

제 2 항에 있어서,

상기 제1 게이트 전극은, 상기 제2 게이트 전극과 중첩되는 제1 영역 및 상기 제3 도체부와 중첩되는 제2 영역을 포함하는 트랜지스터 기관.

청구항 4

제 2 항에 있어서,

상기 제1 게이트 전극과 상기 제2 게이트 전극은 서로 접촉되어 있는 트랜지스터 기관.

청구항 5

제 2 항에 있어서,

상기 구동용 액티브의 폭과, 상기 제2 게이트 전극의 폭은 동일한 트랜지스터 기관.

청구항 6

제 2 항에 있어서,

상기 구동용 채널을 구성하는 제3 도체부와, 상기 제1 게이트 전극 사이에는 제1 스토리지 캐패시턴스가 형성되는 트랜지스터 기관.

청구항 7

제 1 항에 있어서,

상기 스위칭용 액티브의 폭과, 상기 스위칭용 게이트의 폭은 동일한 트랜지스터 기관.

청구항 8

제 1 항에 있어서,

상기 게이트 절연막은 상기 기관의 전면에 증착되어 상기 스위칭용 채널과 상기 구동용 채널을 커버하는 트랜지스터 기관.

청구항 9

제 2 항에 있어서,

상기 제2 절연막에는 상기 구동용 채널을 구성하는 제3 도체부와 연결된 제3 전극이 구비되며, 상기 제3 전극은 상기 제1 게이트 전극과 중첩되는 트랜지스터 기관.

청구항 10

제 1 항에 있어서,

상기 스위칭용 채널과, 상기 구동용 채널은 동일한 층에 구비되는 트랜지스터 기관.

청구항 11

제 1 항 내지 제 10 항 중 어느 하나의 트랜지스터 기관;

상기 제1 전극과 상기 제2 전극 및 상기 제2 절연막을 커버하는 보호막; 및

상기 보호막에 구비되는 유기발광다이오드를 포함하며,

상기 유기발광다이오드를 구성하는 애노드는 상기 구동용 채널을 구성하는 제3 도체부와 연결된 유기발광표시패널.

청구항 12

제 11 항에 있어서,

상기 제2 절연막에는 상기 구동용 채널을 구성하는 제3 도체부와 연결된 제3 전극이 구비되고,

상기 제3 전극은 상기 애노드와 연결되며,

상기 제3 전극은 상기 구동용 채널을 구성하는 상기 제3도체부와 중첩되는 유기발광표시패널.

청구항 13

제 11 항에 기재된 유기발광표시패널;

상기 유기발광표시패널에 구비된 게이트 라인들로 게이트 펄스를 공급하는 게이트 드라이버;

상기 유기발광표시패널에 구비된 데이터 라인들로 데이터 전압을 공급하는 데이터 드라이버; 및

상기 게이트 드라이버와 상기 데이터 드라이버를 제어하는 제어부를 포함하는 유기발광표시장치.

청구항 14

기관에 스위칭용 채널을 증착하는 단계;

상기 기판에 구동용 채널을 증착하는 단계;

상기 스위칭용 채널과 상기 구동용 채널을 커버하도록 게이트 절연막을 증착하는 단계;

산화물 반도체로 구성되고 상기 스위칭용 채널을 구성하는 스위칭용 액티브와 중첩되도록, 상기 게이트 절연막 상에 스위칭용 게이트를 증착하는 단계;

상기 스위칭용 게이트와 상기 게이트 절연막을 커버하도록 제1 절연막을 증착하는 단계;

산화물 반도체로 구성되고 상기 구동용 채널을 구성하는 구동용 액티브와 중첩되도록, 상기 제1 절연막 상에 구동용 게이트를 증착하는 단계;

상기 구동용 게이트와 상기 제1 절연막을 커버하도록 제2 절연막을 증착하는 단계; 및

상기 스위칭용 채널을 구성하는 제1 도체부와 상기 구동용 게이트에 연결되는 제1 전극 및 상기 스위칭용 채널을 구성하는 제2 도체부에 연결되는 제2 전극을, 상기 제2 절연막에 증착하는 단계를 포함하는 트랜지스터 기판 제조 방법.

청구항 15

제 14 항에 있어서,

상기 스위칭용 채널과 상기 구동용 채널은 동일한 층에서 동시에 형성되는 트랜지스터 기판 제조 방법.

청구항 16

제 14 항에 있어서,

상기 구동용 게이트를 증착하는 단계는,

상기 구동용 채널을 구성하는 제3 도체부 및 상기 구동용 채널을 구성하는 상기 구동용 액티브와 중첩되도록, 투명한 전도성 물질인 제1 게이트 전극을 상기 제1 절연막 상에 증착하는 단계; 및

상기 구동용 액티브와 중첩되며, 상기 제1 전극과 연결된 제2 게이트 전극을 상기 제1 게이트 전극 상에 증착하는 단계를 포함하는 트랜지스터 기판 제조 방법.

청구항 17

제 16 항에 있어서,

상기 구동용 채널을 구성하는 제4 도체부 및 상기 제3 도체부는, 상기 구동용 채널에 자외선을 주입하는 것에 의해 형성되며, 상기 자외선이 주입될 때, 상기 제2 게이트 전극은 마스크로 이용되는 트랜지스터 기판 제조 방법.

청구항 18

제 14 항에 있어서,

상기 스위칭용 채널을 구성하는 상기 제1 도체부와 상기 제2 도체부는, 상기 스위칭용 채널에 자외선을 주입하는 것에 의해 형성되며, 상기 자외선이 주입될 때, 상기 스위칭용 게이트는 마스크로 이용되는 트랜지스터 기판 제조 방법.

발명의 설명

기술 분야

[0001] 본 발명은 트랜지스터 기판 및 이를 이용한 유기발광표시패널 및 그 제조 방법에 관한 것이다.

배경 기술

[0002] 휴대전화, 태블릿PC, 노트북 등을 포함한 다양한 종류의 전자제품에는 평판표시장치(FPD: Flat Panel Display)가 이용되고 있다. 평판표시장치에는, 액정표시장치(LCD: Liquid Crystal Display), 유기발광 표시장치(OLED: Organic Light Emitting Display Device) 등이 있으며, 최근에는 전기영동표시장치(EPD: ELECTROPHORETIC

DISPLAY)도 널리 이용되고 있다.

- [0003] 평판표시장치(이하, 간단히 '표시장치'라 함)들 중에서, 유기발광 표시장치(Organic Light Emitting Display Device)는, 1ms 이하의 고속의 응답속도를 가지며, 소비 전력이 낮기 때문에, 차세대 표시장치로 주목 받고 있다.
- [0004] 도 1은 종래의 유기발광표시패널의 단면을 나타낸 예시도이며, 도 2는 종래의 유기발광표시패널의 구동 트랜지스터의 게이트-소스 전압과 전류의 관계를 나타낸 그래프이다. 도 3은 종래의 유기발광표시패널에 구비되는 박막트랜지스터의 제조 공정을 나타낸 예시도이며, 특히, 스위칭 트랜지스터(Tsw)의 액티브(13)를 형성하는 방법을 나타낸 예시도이다.
- [0005] 종래의 유기발광표시패널은, 도 1에 도시된 바와 같이, 게이트 라인 및 데이터 라인과 연결된 스위칭 트랜지스터(Tsw), 애노드(31)와 발광층(32)과 캐소드(33)로 구성된 유기발광다이오드(30) 및 상기 애노드(31)와 상기 스위칭 트랜지스터(Tsw)에 연결된 구동 트랜지스터(Tdr)를 포함한다. 상기 스위칭 트랜지스터(Tsw)의 제2 전극(16)은 데이터 라인과 연결되고, 제1 전극(16)은 상기 구동 트랜지스터(Tdr)의 게이트(21)와 연결되며, 상기 스위칭 트랜지스터(Tsw)의 게이트(15)는 게이트 라인과 연결된다. 상기 구동 트랜지스터(Tdr)의 게이트(21)와 상기 애노드(31) 사이의 스토리지 캐패시턴스의 증가를 위해, 종래의 유기발광표시패널에서는, 게이트 절연막(14) 또는 절연막(19)의 두께가 작게 형성된다. 또한, 종래에는 상기 스토리지 캐패시턴스의 증가를 위해, 도 1에 도시된 바와 같이, 금속(51)이 이용되고 있다.
- [0006] 부연하여 설명하면, 상기 스위칭 트랜지스터(Tsw)의 제1 전극(17)과, 상기 애노드(31)와 연결되는 캐패시턴스 전극(41) 사이에는 제1 캐패시턴스(Ca)가 형성되며, 상기 제1 전극(17)과 상기 금속(51) 사이에는 제2 캐패시턴스(Cb)가 형성된다. 상기 제1 캐패시턴스(Ca)와 상기 제2 캐패시턴스(Cb)는, 상기 스토리지 캐패시턴스를 형성한다. 도 1에서, 도면부호 41로 표시되어 있는 두 개의 캐패시턴스 전극(41)은, 도면상에서는 서로 분리되어 있으나, 실질적으로는 전기적으로 연결되어 있다.
- [0007] 상기 스위칭 트랜지스터(Tsw)의 특성을 향상시키기 위해서는, 상기 게이트 절연막(14)의 두께를 감소시키는 것이 바람직하다. 그러나, 상기 게이트 절연막(14)의 두께가 감소되면, 상기 구동 트랜지스터(Tdr)의 특성이 감소된다.
- [0008] 예를 들어, 상기 스위칭 트랜지스터(Tsw)의 특성을 향상시키기 위해, 상기 게이트 절연막(14)의 두께가 작게 형성되면, 도 2에 도시된 바와 같이, 상기 구동 트랜지스터(Tdr)가 턴온되어 전류가 상승하는 구간의 폭(ΔV_g s)이 매우 좁아진다.
- [0009] 상기 폭(ΔV_g s)이 좁아진다는 것은, 컬러의 계조를 표현하는 전압의 폭이 좁아진다는 것을 의미한다. 예를 들어, 상기 폭(ΔV_g s)에 대응되는 전압들이 256개로 나뉘어져야, 256개의 컬러가 표현될 수 있다.
- [0010] 따라서, 상기 게이트 절연막(14)의 두께를 작게 형성하는 것에는 한계가 있다.
- [0011] 또한, 상기 스토리지 캐패시턴스의 증가를 위해, 도 1에 도시된 바와 같이, 상기 캐패시턴스 전극(41) 및 상기 금속(51)이 이용되는 종래의 유기발광표시패널에서는, 상기 캐패시턴스 전극(41) 및 상기 금속(51)을 형성하기 위한 마스크가 추가적으로 요구된다. 또한, 컨택홀들에 의해 상기 캐패시턴스 전극(41)의 면적이 감소하여 스토리지 캐패시턴스의 크기가 감소될 수 있다.
- [0012] 또한, 상기 스위칭 트랜지스터(Tsw)의 액티브(13) 및 상기 구동 트랜지스터(Tdr)의 액티브(22)는, 도 3의 (a) 및 (b)에 도시된 바와 같이 절연물질(14a)을 식각하는 것에 의해 형성되기 때문에, 상기 절연물질(14a)을 식각하는 공정에서 이물질이 유입되어, 불량률이 발생될 수 있다.
- [0013] 예를 들어, 도 3의 (a)에 도시된 바와 같이, 상기 스위칭 트랜지스터(Tsw)를 제조하기 위해, 기판(11)에 버퍼(12)가 증착되고, 상기 버퍼(12)에 산화물 반도체(13a)가 형성되고, 상기 산화물 반도체(13a)에 절연물질(14a)이 증착되며, 상기 절연물질(14a)에 게이트(15)가 형성된다.
- [0014] 상기 절연물질(14a)이 상기 게이트(15)를 마스크로 이용하여, 도 3의 (b)에 도시된 바와 같이 식각되면, 상기 게이트 절연막(14)이 형성되며, 상기 산화물 반도체(13a) 중 일부가 외부로 노출된다.
- [0015] 노출된 상기 산화물 반도체(13a)에, 도 3의 (b)에 도시된 바와 같이, 플라즈마(Plasma)가 조사되면, 노출된 영역이 도체화되어, 상기 스위칭 트랜지스터(Tsw)의 제1 전극(17) 및 제2 전극(16)이 형성된다. 상기 구동 트랜지스터(Tdr)도 상기 스위칭 트랜지스터(Tsw)와 동일한 공정에 의해 형성된다.

[0016] 그러나, 상기 제1 전극(17) 및 상기 제2 전극(16)의 생성을 위해, 상기 절연물질(14a)이 드라이 에칭 공정을 이용해 식각되기 때문에, 상기 드라이 에칭 공정에서 상기 버퍼(12)가 식각되어, 상기 산화물 반도체(13a)와 상기 버퍼(12) 사이에 단차(A)가 발생될 수 있다. 상기 단차(A)에 의해, 상기 제1 전극(17)과 상기 제2 전극(16)에 연결되는 라인들에서 쇼트 불량 발생될 수도 있다.

발명의 내용

해결하려는 과제

[0017] 상술한 문제점을 해결하기 위해 제안된 본 발명의 목적은, 절연막에 의해 커버되어 있는 산화물 반도체의 양쪽 끝단들이 도체화된 구동 트랜지스터와 스위칭 트랜지스터가 구비되며, 상기 구동 트랜지스터의 게이트와 상기 스위칭 트랜지스터의 게이트가 서로 다른 층에 구비되어 있는, 트랜지스터 기관, 이를 이용한 유기발광표시패널 및 그 제조 방법과, 이를 이용한 유기발광표시장치를 제공하는 것이다.

과제의 해결 수단

[0018] 상기한 바와 같은 문제점을 해결하기 위한 본 발명에 따른 트랜지스터 기관은, 기관, 상기 기관에 구비되는 스위칭용 채널, 상기 기관에 구비되는 구동용 채널, 상기 스위칭용 채널과 상기 구동용 채널을 커버하는 게이트 절연막, 산화물 반도체로 구성되고 상기 스위칭용 채널을 구성하는, 스위칭용 액티브와 중첩되도록, 상기 게이트 절연막 상에 구비되는 스위칭용 게이트, 상기 스위칭용 게이트와 상기 게이트 절연막을 커버하는 제1 절연막, 산화물 반도체로 구성되고 상기 구동용 채널을 구성하는, 구동용 액티브와 중첩되도록, 상기 제1 절연막 상에 구비되는 구동용 게이트, 상기 구동용 게이트와 상기 제1 절연막을 커버하는 제2 절연막, 상기 스위칭용 채널을 구성하는 제1 도체부와 상기 구동용 게이트에 연결되며, 상기 제2 절연막 상에 구비되는 제1 전극 및 상기 스위칭용 채널을 구성하는 제2 도체부에 연결되며, 상기 제2 절연막 상에 구비되는 제2 전극을 포함한다.

[0019] 상기한 바와 같은 문제점을 해결하기 위한 본 발명에 따른 유기발광표시패널은, 상기 트랜지스터 기관, 상기 제1 전극과 상기 제2 전극 및 상기 제2 절연막을 커버하는 보호막 및 상기 보호막에 구비되는 유기발광다이오드를 포함하며, 상기 유기발광다이오드를 구성하는 애노드는 상기 구동용 채널을 구성하는 제3 도체부와 연결된다.

[0020] 상기한 바와 같은 문제점을 해결하기 위한 본 발명에 따른 유기발광표시장치는, 상기 유기발광표시패널, 상기 유기발광표시패널에 구비된 게이트 라인들로 게이트 펄스를 공급하는 게이트 드라이버, 상기 유기발광표시패널에 구비된 데이터 라인들로 데이터 전압을 공급하는 데이터 드라이버 및 상기 게이트 드라이버와 상기 데이터 드라이버를 제어하는 제어부를 포함한다.

[0021] 상기한 바와 같은 문제점을 해결하기 위한 본 발명에 따른 트랜지스터 기관 제조 방법은, 기관에 스위칭용 채널을 증착하는 단계, 상기 기관에 구동용 채널을 증착하는 단계, 상기 스위칭용 채널과 상기 구동용 채널을 커버하도록 게이트 절연막을 증착하는 단계, 산화물 반도체로 구성되고 상기 스위칭용 채널을 구성하는 스위칭용 액티브와 중첩되도록, 상기 게이트 절연막 상에 스위칭용 게이트를 증착하는 단계, 상기 스위칭용 게이트와 상기 게이트 절연막을 커버하도록 제1 절연막을 증착하는 단계, 산화물 반도체로 구성되고 상기 구동용 채널을 구성하는 구동용 액티브와 중첩되도록, 상기 제1 절연막 상에 구동용 게이트를 증착하는 단계, 상기 구동용 게이트와 상기 제1 절연막을 커버하도록 제2 절연막을 증착하는 단계 및 상기 스위칭용 채널을 구성하는 제1 도체부와 상기 구동용 게이트에 연결되는 제1 전극 및 상기 스위칭용 채널을 구성하는 제2 도체부에 연결되는 제2 전극을, 상기 제2 절연막에 증착하는 단계를 포함한다.

발명의 효과

[0022] 본 발명에 의하면, 절연막에 의해 커버된 채널에 구비된 제1 도체부와 제2 도체부가 자외선에 의해 도체화되며, 캐패시턴스 형성을 위한 금속이 생략될 수 있기 때문에, 마스크 수가 절감될 수 있다.

[0023] 본 발명에 의하면, 스위칭 트랜지스터를 구성하는 게이트 절연막의 두께와, 구동 트랜지스터를 구성하는 게이트 절연막의 두께가 서로 다르게 형성될 수 있다. 이에 따라, 스위칭 트랜지스터를 구성하는 게이트 절연막의 두께를 감소시키는 것에 의해 스위칭 트랜지스터의 특성이 향상될 수 있으며, 구동 트랜지스터의 게이트 절연막의 두께를 증가시키는 것에 의해 구동 트랜지스터의 게이트-소스 전압(V_{gs})과 전류(I_{ds}) 사이의 특성이 향상될 수 있다.

[0024] 즉, 본 발명에 의하면, 스위칭 트랜지스터의 게이트 절연막과 구동 트랜지스터의 게이트 절연막의 두께가 다르

게 형성될 수 있다. 이에 따라, 스위칭 트랜지스터의 저저항 특성이 확보될 수 있다. 또한, 구동 트랜지스터의 게이트 절연막의 두께가 증가될 수 있기 때문에, 전압 구동 폭 또는 전류 구동 폭이 증가될 수 있다.

[0025] 본 발명에 의하면, 절연막이 식각되지 않고서도, 상기 제1 도체부와 상기 제2 도체부가 형성될 수 있기 때문에, 이물질 유입에 의한 불량률이 감소될 수 있으며, 상기 절연막의 식각에 의해 발생하는 단차에 의한 불량률이 감소될 수 있다.

도면의 간단한 설명

[0026] 도 1은 종래의 유기발광표시패널의 단면을 나타낸 예시도.
 도 2는 종래의 유기발광표시패널의 구동 트랜지스터의 게이트-소스 전압과 전류의 관계를 나타낸 그래프.
 도 3은 종래의 유기발광표시패널에 구비되는 박막트랜지스터의 제조 공정을 나타낸 예시도.
 도 4는 본 발명에 따른 유기발광표시장치의 구성을 나타낸 예시도.
 도 5는 본 발명에 따른 유기발광표시패널에 구비되는 픽셀의 일실시에 구성도.
 도 6은 본 발명에 따른 유기발광표시패널의 하나의 픽셀의 단면을 나타낸 예시도.
 도 7 내지 도 11은 본 발명에 따른 유기발광표시패널을 제조하는 방법을 설명하기 위한 예시도들.
 도 12는 본 발명에 따른 유기발광표시패널의 하나의 픽셀의 단면을 나타낸 또 다른 예시도.
 도 13은 본 발명에 따른 유기발광표시패널에 적용되는 코플라나 형태의 산화물 박막트랜지스터의 일실시에 단면도.
 도 14 내지 도 17은 본 발명에 따른 유기발광표시패널에 적용되는 코플라나 형태의 산화물 박막트랜지스터의 제조 방법을 나타낸 예시도들.
 도 18은 본 발명에 따른 유기발광표시패널에 적용되는 코플라나 형태의 산화물 박막트랜지스터의 제1 도체부 및 제2 도체부가 형성되는 방법을 나타낸 예시도.
 도 19는 본 발명에 따른 유기발광표시패널에 적용되는 코플라나 형태의 산화물 박막트랜지스터의 소자 특성과 본 발명과 유사한 구조를 가지나 자외선이 조사되지 않은 코플라나 형태의 산화물 박막트랜지스터의 소자 특성을 비교한 그래프.
 도 20은 본 발명에 따른 유기발광표시패널에 적용되는 코플라나 형태의 산화물 박막트랜지스터에 자외선이 조사되는 기간과 전류와의 관계를 나타낸 그래프.
 도 21은 본 발명에 따른 유기발광표시패널에 적용되는 코플라나 형태의 산화물 박막트랜지스터에 자외선이 조사되는 기간과 홀 이동도 및 캐리어 집중도와의 관계를 나타낸 그래프.

발명을 실시하기 위한 구체적인 내용

[0027] 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

[0028] 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.

[0029] 본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

- [0030] 구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
- [0031] 위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
- [0032] 시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
- [0033] '적어도 하나'의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, '제1 항목, 제2 항목 및 제3 항목 중에서 적어도 하나'의 의미는 제1 항목, 제2 항목 또는 제3 항목 각각 뿐만 아니라 제1 항목, 제2 항목 및 제3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미한다.
- [0034] 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
- [0035] 본 발명의 여러 실시 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
- [0036] 이하, 첨부된 도면을 참조하여 본 발명의 실시 예가 상세히 설명된다.
- [0037] 도 4는 본 발명에 따른 유기발광표시장치의 구성을 나타낸 예시도이며, 도 5는 본 발명에 따른 유기발광표시패널에 구비되는 픽셀의 일실시에 구성도이다.
- [0038] 본 발명에 따른 유기발광표시장치는, 도 4에 도시된 바와 같이, 게이트 라인들(GL1 to GLg)과 데이터 라인들(DL1 to DLd)에 의해 정의되는 픽셀(110)들이 형성되어 있으며 영상이 출력되는 본 발명에 따른 유기발광표시패널(100), 상기 유기발광표시패널(100)에 구비된 상기 게이트 라인들(GL1 to GLg)에 순차적으로 게이트 펄스를 공급하는 게이트 드라이버(200), 상기 유기발광표시패널(100)에 구비된 상기 데이터 라인들(DL1 to DLd)로 데이터 전압을 공급하는 데이터 드라이버(300) 및 상기 게이트 드라이버(200)와 상기 데이터 드라이버(300)를 제어하는 제어부(400)를 포함한다.
- [0039] 우선, 상기 유기발광표시패널(100)은 게이트 펄스가 공급되는 상기 게이트 라인들(GL1 to GLg), 데이터 전압이 공급되는 상기 데이터 라인들(DL1 to DLd) 및 상기 게이트 라인들(GL1 to GLg)과 상기 데이터 라인들(DL1 to DLd)에 의해 정의되는 픽셀(110)들을 포함하며, 상기 픽셀들 각각에는 코플라나 형태의 산화물 박막트랜지스터(이하, 간단히 트랜지스터라 함)가 적어도 하나 구비된다. 상기 트랜지스터의 구조는 이하에서, 도 6 내지 도 21을 참조하여 상세히 설명된다.
- [0040] 상기 유기발광표시패널(100)에 구비된 상기 픽셀(110)들 각각은, 도 5에 도시된 바와 같이, 광을 출력하는 유기발광다이오드(OLED) 및 상기 유기발광다이오드(OLED)를 구동하는 픽셀 구동부(PDC)를 포함한다. 상기 픽셀(110)들 각각에는, 상기 픽셀구동부(PDC)에 구동 신호를 공급하는 신호 라인들(DL, EL, GL, PLA, PLB, SL, SPL)이 형성되어 있다.
- [0041] 상기 데이터 라인(DL)으로는 데이터 전압(Vdata)이 공급되고, 상기 게이트 라인(GL)으로는 게이트 펄스(GP)가 공급되고, 전원공급라인(PLA)으로는 제1 구동 전원(EVDD)이 공급되고, 구동전원라인(PLB)으로는 제2 구동 전원(EVSS)이 공급되고, 센싱 라인(SL)으로는 기준전압(Vref)이 공급되고, 센싱 펄스 라인(SPL)으로는 센싱 트랜지스터(Tsw2)를 턴온 또는 턴오프시키는 센싱 펄스(SP)가 공급되며, 에미션라인(EL)으로는 에미션 트랜지스터(Tsw3)를 구동시키기 위한 에미션 제어 신호(EM)가 공급된다.
- [0042] 상기 픽셀구동부(PDC)는, 예를 들어, 도 5에 도시된 바와 같이, 게이트 라인(GL) 및 데이터 라인(DL)과 연결된 스위칭 트랜지스터(Tsw1), 상기 스위칭 트랜지스터(Tsw1)를 통해 전송된 데이터 전압(Vdata)에 따라, 상기 유기발광다이오드(OLED)로 출력되는 전류의 크기를 제어하는 구동 트랜지스터(Tdr), 상기 구동 트랜지스터(Tdr)의 특성을 감지하기 위한 상기 센싱 트랜지스터(Tsw2) 및 상기 구동 트랜지스터(Tdr)의 발광 시점을 제어하기 위한 상기 에미션 트랜지스터(Tsw3)를 포함할 수 있다.
- [0043] 상기 구동 트랜지스터(Tdr)의 게이트와 상기 유기발광다이오드(OLED)의 애노드 사이에는 스토리지 캐패시턴스

(Cst)가 형성된다. 상기 스토리지 캐패시턴스(Cst)는 제1 캐패시턴스라고 한다.

- [0044] 상기 에미션 트랜지스터의 단자들 중 상기 제1 구동전원이 공급되는 단자와, 상기 유기발광다이오드(OLED)의 애노드 사이에는 제2 캐패시턴스(C2)가 형성된다.
- [0045] 상기 스위칭 트랜지스터(Tsw1)는 상기 게이트 라인(GL)으로 공급되는 게이트 펄스에 의해 턴온되어, 상기 데이터 라인(DL)으로 공급되는 데이터 전압(Vdata)을 상기 구동 트랜지스터(Tdr)의 게이트로 전송한다.
- [0046] 상기 센싱 트랜지스터(Tsw2)는 상기 구동 트랜지스터(Tdr)와 상기 유기발광다이오드(OLED) 사이의 제1노드(n1) 및 상기 센싱 라인(SL)에 연결되어, 센싱 펄스(SP)에 의해 턴온 또는 턴오프되며, 센싱 기간에, 상기 구동 트랜지스터의 특성을 감지한다.
- [0047] 상기 구동 트랜지스터(Tdr)의 게이트와 연결된 제2노드(n2)는 상기 스위칭 트랜지스터(Tsw1)와 연결된다. 상기 제2노드(n2)와 상기 제1노드(n1) 사이에는 스토리지 캐패시턴스(Cst)가 형성된다. 상기 스토리지 캐패시턴스(Cst)가 커질수록, 상기 구동 트랜지스터(Tdr)의 구동 특성이 향상될 수 있다.
- [0048] 상기 에미션 트랜지스터(Tsw3)는 상기 에미션 제어 신호(EM)에 따라, 상기 제1 구동 전원(EVDD)을 상기 구동 트랜지스터(Tdr)로 전달하거나, 상기 제1 구동 전원(EVDD)을 차단한다. 상기 에미션 트랜지스터(Tsw3)가 턴온될 때, 상기 구동 트랜지스터(Tdr)로 전류가 공급되어, 상기 유기발광다이오드로부터 광이 출력된다.
- [0049] 상기 픽셀구동부(PDC)는, 도 5에 도시된 구조 이외에도, 다양한 구조로 형성될 수 있다.
- [0050] 상기 픽셀 구동부(PDC)에 구비되는 상기 트랜지스터들은 산화물 박막트랜지스터들이 될 수 있다.
- [0051] 상기 트랜지스터는 상기 픽셀들이 구비되어 있는 표시영역의 외곽의 비표시영역에도 구비될 수 있다. 예를 들어, 상기 게이트 드라이버(200)가 상기 유기발광표시패널(100)의 상기 비표시영역에 내장되어 있는 경우, 상기 게이트 드라이버(200)를 구성하는 트랜지스터들 역시 상기 산화물 박막트랜지스터로 구성될 수 있다.
- [0052] 따라서, 상기 유기발광표시패널에 구비되는 모든 트랜지스터들이 동일한 공정을 통해 생성될 수 있다.
- [0053] 다음, 상기 제어부(400)는 외부 시스템으로부터 공급되는 타이밍 신호, 예를 들어, 수직 동기신호, 수평 동기신호 및 클럭 등을 이용하여, 상기 게이트 드라이버(200)를 제어하기 위한 게이트 제어신호(GCS)와, 상기 데이터 드라이버(300)를 제어하기 위한 데이터 제어신호(DCS)를 출력한다. 상기 제어부(400)는 상기 외부 시스템으로부터 입력되는 입력영상데이터를 샘플링한 후에 이를 재정렬하여, 재정렬된 디지털 영상데이터(Data)를 상기 데이터 드라이버(300)에 공급한다.
- [0054] 다음, 상기 데이터 드라이버(300)는 상기 제어부(400)로부터 입력된 상기 영상데이터(Data)를 아날로그 데이터 전압으로 변환하여, 상기 게이트 라인(GL)에 상기 게이트 펄스(GP)가 공급되는 1수평기간마다 1수평라인분의 데이터 전압(Vdata)들을 상기 데이터 라인들(DL1 to DLd)로 전송한다.
- [0055] 마지막으로, 상기 게이트 드라이버(200)는 상기 제어부(400)로부터 입력되는 상기 게이트 제어신호에 응답하여 상기 유기발광표시패널(100)의 상기 게이트 라인들(GL1 to GLg)로 게이트 펄스를 순차적으로 공급한다. 이에 따라, 상기 게이트 펄스가 입력되는 각각의 픽셀에 형성되어 있는 트랜지스터들이 턴온되어, 각 픽셀(110)로 영상이 출력될 수 있다. 상기 게이트 드라이버(200)는, 상기 유기발광표시패널(100)과 독립되게 형성되어, 다양한 방식으로 상기 유기발광표시패널(100)과 전기적으로 연결될 수 있는 형태로 구성될 수 있으나, 상기 유기발광표시패널(100) 내에 실장되어 있는 게이트 인 패널(Gate In Panel : GIP) 방식으로 구성될 수도 있다.
- [0056] 상기 설명에서는, 상기 데이터 드라이버(300), 상기 게이트 드라이버(200) 및 상기 제어부(400)가 독립적으로 구성된 것으로 설명되었으나, 상기 데이터 드라이버(300) 또는 상기 게이트 드라이버(200)들 중 적어도 어느 하나는 상기 제어부(400)와 일체로 구성될 수도 있다.
- [0057] 도 6은 본 발명에 따른 유기발광표시패널의 하나의 픽셀의 단면을 나타낸 예시도이다.
- [0058] 본 발명에 따른 유기발광표시패널(100)은, 도 6에 도시된 바와 같이, 기판(101), 스위칭용 채널(119), 구동용 채널(129), 게이트 절연막(103), 스위칭용 게이트(114), 제1 절연막(104), 구동용 게이트(124), 제2 절연막(105), 제1 전극(141), 제2 전극(142), 제3 전극(143), 보호막(106) 및 유기발광다이오드(OLED)를 포함한다. 이하에서 설명된 본 발명에 따른 유기발광표시패널 중, 상기 보호막(106)과 상기 유기발광다이오드(OLED)가 제외되면, 본 발명에 따른 트랜지스터 기판이 형성될 수 있다. 즉, 본 발명에 따른 트랜지스터 기판은, 도 6에 도시된 구성요소들 중, 상기 기판(101), 상기 스위칭용 채널(119), 상기 구동용 채널(129), 상기 게이트 절연막

(103), 상기 스위칭용 게이트(114), 상기 제1 절연막(104), 상기 구동용 게이트(124), 상기 제2 절연막(105), 상기 제1 전극(141), 상기 제2 전극(142) 및 상기 제3 전극(143)을 포함한다. 따라서, 본 발명에 따른 트랜지스터 기판에 대해서는 별도로 설명되지 않는다.

- [0059] 우선, 상기 기판(101)은 유기기판이 될 수도 있으며, 플라스틱기판이 될 수도 있다.
- [0060] 다음, 상기 스위칭용 채널(119) 및 상기 구동용 채널(129)이 구비되기 전에, 상기 기판(101)에는 버퍼(102)가 구비될 수 있다. 상기 버퍼(102)는 유기물 또는 무기물로 형성될 수 있다.
- [0061] 다음, 상기 스위칭용 채널(119)은 상기 기판(101) 또는 상기 버퍼(102)에 구비될 수 있다. 상기 스위칭용 채널(119)은 산화물 반도체로 형성된 스위칭용 액티브(113), 상기 산화물 반도체에 자외선이 조사되어 형성된 제1 도체부(111) 및 제2 도체부(112)를 포함한다.
- [0062] 다음, 상기 구동용 채널(129)은 상기 기판(101) 또는 상기 버퍼(102)에 구비될 수 있다. 상기 구동용 채널(129)은 산화물 반도체로 형성된 구동용 액티브(123), 상기 산화물 반도체에 자외선이 조사되어 형성된 제3 도체부(121) 및 제4 도체부(122)를 포함한다.
- [0063] 다음, 상기 게이트 절연막(103)은 상기 스위칭용 채널(119)과 상기 구동용 채널(129)을 커버한다. 상기 게이트 절연막(103)은 유기물 또는 무기물로 형성될 수 있다.
- [0064] 특히, 상기 게이트 절연막(103)은 상기 기판(101)의 전면에 증착되어 상기 스위칭용 채널(119)과 상기 구동용 채널(129)을 커버한다.
- [0065] 부연하여 설명하면, 상기 유기발광표시패널의 제조 공정 중, 상기 게이트 절연막(103)이 상기 스위칭용 채널(119)과 상기 구동용 채널(129)을 커버하고 있는 상태에서, 상기 스위칭용 게이트(114)와 상기 구동용 게이트(124)를 마스크로 하여 자외선이 상기 스위칭용 채널(119) 및 상기 구동용 채널(129)에 조사된다.
- [0066] 상기 자외선이 조사되기 전에는, 상기 스위칭용 채널(119)과 상기 구동용 채널(129)에 각각 구비된 상기 제1 도체부 내지 상기 제4 도체부들(111, 121, 112, 122)에 대응되는 영역은 상기 스위칭용 액티브(113) 및 상기 구동용 액티브(123)와 마찬가지로 산화물 반도체이다.
- [0067] 그러나, 상기 자외선이 조사되면, 상기 스위칭용 채널(119)과 상기 구동용 채널(129) 중 상기 스위칭용 게이트(114)와 상기 구동용 게이트(124)에 의해 커버되지 않은 영역들에서는, 캐리어가 증가된다. 따라서, 상기 영역들에서는 저항이 감소되며, 이에 따라, 상기 제1 도체부 내지 상기 제4 도체부들(111, 121, 112, 122)은 금속의 특성을 가지게 된다. 상기 특징에 대해서는, 도 13 내지 도 19를 참조하여 상세히 설명된다.
- [0068] 다음, 상기 스위칭용 게이트(114)는 상기 스위칭용 채널(119)을 구성하는 스위칭용 액티브(113)와 중첩되도록 상기 게이트 절연막(103)에 구비된다. 상기 스위칭용 액티브(113)는 산화물 반도체로 구성된다.
- [0069] 다음, 상기 제1 절연막(104)은 상기 스위칭용 게이트(114)와 상기 게이트 절연막(103)을 커버한다. 상기 제1 절연막(104)은 유기물 또는 무기물로 형성될 수 있다.
- [0070] 다음, 상기 구동용 게이트(124)는 상기 구동용 채널(129)을 구성하는 구동용 액티브(123)와 중첩되도록, 상기 제1 절연막(104)에 구비된다. 상기 구동용 액티브(123)는 산화물 반도체로 구성된다.
- [0071] 특히, 상기 구동용 게이트(124)는, 도 6에 도시된 바와 같이, 서로 중첩되어 있는 두 개의 층, 예를 들어, 제1 게이트 전극(124a) 및 제2 게이트 전극(124b)으로 형성될 수 있다.
- [0072] 상기 제1 게이트 전극(124a)은 상기 제1 절연막(104)에 구비된다. 상기 제1 게이트 전극(124a)은 상기 구동용 채널(129)의 상기 제3 도체부(121)와, 상기 구동용 액티브(123)에 중첩되도록 배치될 수 있다. 상기 제1 게이트 전극(124a)은 투명한 전도성 물질, 예를 들어, 인듐 주석 산화물(ITO : Indium Tin Oxide) 또는 인듐아연산화물(IZO: Indium Zinc Oxide)로 구성될 수 있다.
- [0073] 상기 제2 게이트 전극(124b)은 상기 제1 게이트 전극(124a)에 구비된다. 상기 제2 게이트 전극(124b)은 상기 구동용 액티브(123)와 중첩되도록 배치될 수 있다. 상기 제2 게이트 전극(124b)은 상기 제1 전극(141)과 연결된다.
- [0074] 상기 제2 게이트 전극(124b)은 자외선을 차단할 수 있도록 불투명한 금속으로 형성될 수 있다. 예를 들어, 상기 제2 게이트 전극(124b)은 구리로 형성될 수 있다. 따라서, 상기 제2 게이트 전극(124b)은, 상기 구동용 채널(129)에 상기 제3 도체부와 상기 제4 도체부를 형성하기 위해 자외선이 조사될 때, 마스크의 기능을 수행할

수 있다.

- [0075] 이 경우, 상기 제1 게이트 전극(124a)은, 투명한 전도성 물질로 형성되기 때문에, 자외선을 통과시킨다.
- [0076] 따라서, 상기 구동용 채널(129) 중 상기 제2 게이트 전극(124b)에 의해 커버되지 않는 영역들로는 자외선이 조사되고, 이에 따라, 상기 영역들에 형성된 산화물 반도체에서는 캐리어가 증가되며, 따라서, 상기 영역들은 도체의 특성을 가지게 된다. 이에 따라, 상기 자외선이 조사된 영역들은 상기 제3 도체부(121)와 상기 제4 도체부(122)가 된다. 상기 제3 도체부(121)와 상기 제4 도체부(122)는, 상기 제2 게이트 전극(124b)에 의해 커버되어 자외선이 조사되지 않아 반도체의 특성을 가지고 있는 구동용 액티브(123)의 양쪽 끝단에 각각 형성된다.
- [0077] 상기 제1 게이트 전극(124a)은 상기 구동용 채널(129)을 구성하는 상기 제3 도체부(121)와 함께 상기 스토리지 캐패시턴스(Cst)를 형성한다. 상기 제1 게이트 전극(124a)과, 상기 구동용 채널(129)을 구성하는 상기 제3 도체부(121) 사이에서 형성되는 스토리지 캐패시턴스는 제1 스토리지 캐패시턴스(Cst1)라 한다.
- [0078] 상기 제1 게이트 전극(124a)의 면적이 커질수록, 상기 제1 스토리지 캐패시턴스(Cst1)의 크기가 커질 수 있으며, 이에 따라, 상기 구동 트랜지스터(Tdr)의 특성이 향상될 수 있다.
- [0079] 또한, 상기 제1 게이트 전극(124a)의 면적을 조절하는 것에 의해, 상기 구동트랜지스터(Tdr)의 구동에 필요한 상기 스토리지 캐패시턴스(Cst)가 형성될 수 있기 때문에, 추가적으로 캐패시턴스 형성을 위한 금속이 구비될 필요가 없다.
- [0080] 또한, 상기 구동트랜지스터(Tdr)의 구동에 필요한 상기 스토리지 캐패시턴스(Cst)를 확보하기 위해, 상기 게이트 절연막(103) 및 상기 제1 절연막(104)의 두께가 과도하게 감소될 필요가 없다.
- [0081] 상기 제1 게이트 전극(124a)은, 상기 제2 게이트 전극(124b)과 중첩되는 제1 영역(124a_1) 및 상기 제3 도체부(121)와 중첩되는 제2 영역(124a_2)을 포함한다.
- [0082] 상기 제1 게이트 전극(124a)과 상기 제2 게이트 전극(124b)은 서로 접촉되어 있다. 다음, 상기 제2 절연막(105)은 상기 구동용 게이트(124)와 상기 제1 절연막(104)을 커버한다. 상기 제2 절연막(105)은 유기물 또는 유기물로 형성될 수 있다.
- [0083] 상기 제2 절연막(105)에는 상기 구동용 채널(129)의 상기 제3 도체부(121)와 연결된 제3 전극(143)이 구비된다. 상기 유기발광다이오드(OLED)를 구성하는 애노드(131)는 상기 제3 전극(143)과 연결된다.
- [0084] 다음, 상기 제1 전극(141)은 상기 제2 절연막(105)에 구비된다. 상기 제1 전극(141)은 상기 스위칭용 채널(119)을 구성하는 제1 도체부(111)와 상기 구동용 게이트(124)에 연결된다.
- [0085] 상기 제1 전극(141)은 다양한 종류의 금속으로 형성된다.
- [0086] 다음, 상기 제2 전극(142)은 상기 제2 절연막(105)에 구비된다. 상기 제2 전극(142)은 상기 스위칭용 채널(119)의 제2 도체부에 연결된다. 상기 제2 전극(142)은 데이터 라인과 연결될 수 있다.
- [0087] 다음, 상기 제3 전극(143)은, 도 6에 도시된 바와 같이, 상기 구동용 채널(129)을 구성하는 상기 제3 도체부(121)와 중첩되도록 형성된다.
- [0088] 상기 구동용 채널(129)을 구성하는 상기 제3 도체부(121)와 중첩되어 있는 상기 제3 전극(143)과 상기 제3 도체부(121)에 의해 상기 스토리지 캐패시턴스가 형성될 수 있다. 상기 제3 전극(143)과 상기 제3 도체부(121) 사이에서 형성되는 스토리지 캐패시턴스는 제2 스토리지 캐패시턴스(Cst2)라 한다. 상기 제1 스토리지 캐패시턴스(Cst1) 및 상기 제2 스토리지 캐패시턴스(Cst2) 중 적어도 어느 하나에 의해 상기 스토리지 캐패시턴스(Cst)가 형성될 수 있다.
- [0089] 다음, 상기 보호막(106)은 상기 제1 전극(141), 상기 제2 전극(142), 상기 제3 전극(143) 및 상기 제2 절연막(105)을 커버한다. 상기 보호막(106)은 유기물 또는 유기물로 형성된 적어도 하나의 막으로 형성될 수 있다. 상기 보호막(106)은 상기 제1 전극(141), 상기 제2 전극(142), 상기 제3 전극(143) 및 상기 제2 절연막(105) 상단을 평탄화시키는 기능을 수행할 수 있다.
- [0090] 마지막으로, 상기 유기발광다이오드(OLED)는 상기 보호막(106)에 구비된다. 상기 유기발광다이오드(OLED)는 애노드(131), 발광층(132) 및 캐소드(133)를 포함한다. 상기 유기발광다이오드(OLED)를 구성하는 상기 애노드(131)는 상기 구동용 채널(129)을 구성하는 제3 도체부(121)와 연결된다.
- [0091] 상기 유기발광다이오드(OLED)는 뱅크(107)에 의해 둘러싸여져 있다. 상기 뱅크(107)에 의해 픽셀들 각각이 구

분될 수 있다.

- [0092] 도 7 내지 도 11은 본 발명에 따른 유기발광표시패널을 제조하는 방법을 설명하기 위한 예시도들이다. 도 7 내지 도 11 각각에서 (a)는 유기발광표시패널의 하나의 픽셀의 평면을 나타내며, (b)는 유기발광표시패널의 하나의 픽셀의 단면을 나타낸다. 이하의 설명 중, 도 4 내지 도 6을 참조하여 설명된 내용과 동일하거나 유사한 내용은 생략되거나 간단히 설명된다.
- [0093] 또한, 이하에서 설명된 본 발명에 따른 유기발광표시패널 제조 방법 중, 상기 보호막(106)과 상기 유기발광다이오드(OLED)를 구비하는 단계를 제외되면, 본 발명에 따른 트랜지스터 기판 제조 방법이 구현될 수 있다. 따라서, 본 발명에 따른 트랜지스터 기판 제조 방법은 별도로 설명되지 않는다.
- [0094] 우선, 제1 마스크를 이용하여, 도 7에 도시된 바와 같이, 상기 기판(101) 또는 상기 버퍼(102)에 산화물 반도체로 형성된 상기 스위칭용 채널(119) 및 상기 구동용 채널(129)이 형성된다. 도 7의 (a)에는 상기 스위칭용 채널(119) 및 상기 구동용 채널(129) 이외에도, 상기 픽셀에 구비되는 또 다른 트랜지스터들에 적용되는 채널들이 도시되어 있다. 이하에서 설명되는 도 8 내지 도 11에도 상기 또 다른 트랜지스터들에 적용되는 구성요소들이 도시되어 있다. 이하의 설명에서는 상기 스토리지 캐패시턴스(Cst)의 형성과정이 중점적으로 설명된다. 도 7의 (a)에서 C_{st}로 표시된 영역에는, 이하에서 설명되는 공정들을 통해 상기 스토리지 캐패시턴스(Cst)가 형성되며, C₂로 표시된 영역에는, 상기 제2 캐패시턴스(C2)가 형성된다. 또한, 도 7의 (a)에서 T₁으로 표시된 영역에는, 이하에서 설명되는 공정들을 통해 상기 스위칭 트랜지스터(Tsw1)가 형성되고, T₂로 표시된 영역에는 상기 센싱 트랜지스터(Tsw2)가 형성되고, T₃로 표시된 영역에는 상기 에미션 트랜지스터(Tsw3)가 형성되며, T₄로 표시된 영역에는 상기 구동 트랜지스터(Tdr)가 형성된다.
- [0095] 다음, 상기 스위칭용 채널(119)과 상기 구동용 채널(129)은 상기 게이트 절연막(103)에 의해 커버된다.
- [0096] 다음, 제2 마스크를 이용하여, 도 8에 도시된 바와 같이, 상기 스위칭용 채널(119)을 구성하는 스위칭용 액티브(113)와 중첩되도록 상기 스위칭용 게이트(114)가 상기 게이트 절연막(103)에 구비된다.
- [0097] 다음, 도 9에 도시된 바와 같이, 상기 스위칭용 게이트(114)와 상기 게이트 절연막(103)이 상기 제1 절연막(104)에 의해 커버된다.
- [0098] 다음, 제3 마스크를 이용하여, 상기 구동용 채널(129)을 구성하는 구동용 액티브(123)와 중첩되도록, 상기 구동용 게이트(124)가 상기 제1 절연막(104)에 구비된다.
- [0099] 상기 구동용 게이트(124)가 상기 제1 게이트 전극(124a) 및 상기 제2 게이트 전극(124b)으로 형성된 경우, 상기 제1 게이트 전극(124a)은 상기 제1 절연막(104)에 구비되며, 상기 제2 게이트 전극(124b)은 상기 제1 게이트 전극(124a)에 구비된다. 상기 제2 게이트 전극(124b)은 상기 구동용 액티브(123)와 중첩되도록 배치된다. 상기 제1 게이트 전극(124a)과 상기 제2 게이트 전극(124b)은 하프톤 마스크에 의해 동시에 형성될 수 있다.
- [0100] 다음, 상기 제2 게이트 전극(124b)이 구비된 후, 자외선이 상기 기판(101)의 전면에 조사된다.
- [0101] 이에 따라, 상기에서 설명된 바와 같이, 상기 구동용 채널(129) 중 상기 제2 게이트 전극(124b)에 의해 커버되지 않는 영역들에서 캐리어가 증가한다. 이에 따라, 상기 구동용 채널(129)의 양쪽 끝단에는 상기 제3 도체부(121) 및 상기 제4 도체부(122)가 형성된다. 상기 제3 도체부(121)와 상기 제4 도체부(122) 사이의 영역은 상기 제2 게이트 전극(124b)에 의해 커버되어 있기 때문에, 자외선이 조사되지 않는다. 따라서, 상기 제3 도체부(121)와 상기 제4 도체부(122) 사이의 영역은 반도체의 특성을 가지고 있는 구동용 액티브(123)가 된다.
- [0102] 또한, 상기 스위칭용 채널(119) 중 상기 스위칭용 게이트(114)에 의해 커버되지 않는 영역들에서 캐리어가 증가한다. 이에 따라, 상기 스위칭용 채널(119)의 양쪽 끝단에는 상기 제1 도체부(111) 및 상기 제2 도체부(112)가 형성된다. 상기 제1 도체부(111)와 상기 제2 도체부(112) 사이의 영역은 상기 스위칭용 게이트(114)에 의해 커버되어 있기 때문에, 자외선이 조사되지 않는다. 따라서, 상기 제1 도체부(111)와 상기 제2 도체부(112) 사이의 영역은 반도체의 특성을 가지고 있는 스위칭용 액티브(113)가 된다.
- [0103] 상기 스위칭용 액티브(113)의 폭(W1)과, 상기 스위칭용 게이트(123)의 폭(W1)은 도 9에 도시된 바와 같이 동일하다. 또한, 상기 구동용 액티브(123)의 폭(W2)과, 상기 제2 게이트 전극(124b)의 폭(W2)은 동일하다.
- [0104] 다음, 도 10에 도시된 바와 같이, 상기 구동용 게이트(124)와 상기 제1 절연막(104)은 상기 제2 절연막(105)에 의해 커버된다.
- [0105] 다음, 제4 마스크를 이용하여, 도 10에 도시된 바와 같이, 콘택홀들이 형성된다. 상기 콘택홀들 중에는 상기

스위칭용 채널(119)을 구성하는 상기 제1 도체부(111)를 노출시키는 제1 컨택홀(H1), 상기 스위칭용 채널(119)을 구성하는 상기 제2 도체부(112)를 노출시키는 제2 컨택홀(H2), 상기 구동용 채널(129)을 구성하는 상기 제3 도체부(121)를 노출시키는 제3 컨택홀(H3) 및 상기 구동용 게이트(124)를 노출시키는 제4 컨택홀(H4)이 포함된다.

[0106] 다음, 제5 마스크를 이용하여, 도 11에 도시된 바와 같이, 상기 제1 전극(141), 상기 제2 전극(142) 및 상기 제3 전극(143)이 형성된다.

[0107] 이에 따라, 상기 스위칭 트랜지스터(Tsw1) 및 상기 구동 트랜지스터(Tdr)가 형성된다.

[0108] 또한, 상기 구동용 트랜지스터(Tdr)의 상기 제3 도체부(121)와 상기 제1 게이트 전극(124a) 사이 및, 상기 제3 전극(143)과 상기 제1 게이트 전극(124a) 사이에는 상기 스토리지 커패시턴스(Cst)가 형성된다.

[0109] 다음, 상기 제1 전극(141)과 상기 제2 전극(142) 및 상기 제2 절연막(105)은 상기 보호막(106)에 의해 커버된다.

[0110] 마지막으로, 상기 유기발광다이오드(OLED)가 상기 보호막(106)에 구비된다. 상기 애노드(131)는 상기 보호막(106)을 관통하는 컨택홀을 통해 상기 구동용 채널(129)을 구성하는 제3 도체부(121)와 연결된다.

[0111] 도 12는 본 발명에 따른 유기발광표시패널의 하나의 픽셀의 단면을 나타낸 또 다른 예시도이다. 이하의 설명 중 도 4 내지 도 11을 참조하여 설명된 내용과 동일하거나 유사한 내용은 생략되거나 간단히 설명된다.

[0112] 상기에서 도 6을 참조하여 설명된 바와 같이, 본 발명에 따른 유기발광표시패널(100)은, 기관(101), 스위칭용 채널(119), 구동용 채널(129), 게이트 절연막(103), 스위칭용 게이트(114), 제1 절연막(104), 구동용 게이트(124), 제2 절연막(105), 제1 전극(141), 제2 전극(142), 제3 전극(143), 보호막(106) 및 유기발광다이오드(OLED)를 포함한다. 도 12에 도시된 본 발명에 따른 유기발광표시패널(100) 역시, 기관(101), 스위칭용 채널(119), 구동용 채널(129), 게이트 절연막(103), 스위칭용 게이트(114), 제1 절연막(104), 구동용 게이트(124), 제2 절연막(105), 제1 전극(141), 제2 전극(142), 제3 전극(143), 보호막(106) 및 유기발광다이오드(OLED)를 포함한다.

[0113] 특히, 도 12에 도시된 유기발광표시패널(100)에서는, 상기 제1 전극(141)이 상기 구동용 채널(129)의 상기 제3 도체부(121)와 중첩되도록 배치된다.

[0114] 이 경우, 상기 구동 트랜지스터(Tdr)를 구성하는 상기 구동용 게이트(124)는, 상기 제2 게이트 전극(124b)만으로 구성될 수 있다.

[0115] 상기 구동용 채널(129)을 구성하는 상기 제3 도체부(121)와 중첩되도록 배치되어 있는 상기 제1 전극(141)과, 상기 구동용 채널(129)을 구성하는 상기 제3 도체부(121)에 의해 상기 스토리지 캐패시턴스(Cst)가 형성된다.

[0116] 부연하여 설명하면, 도 6에 도시된 본 발명에 따른 유기발광표시패널에서는, 상기 구동용 채널(129)을 구성하는 상기 제3 도체부(121)와 중첩되도록 배치되어 있는 상기 제1 게이트 전극(124a)에 의해 상기 제1 스토리지 캐패시턴스(Cst1)가 형성되었으며, 추가적으로, 상기 제2 게이트 전극(124a)과 중첩되도록 배치되어 있는 상기 제3 전극(143)에 의해 상기 제2 스토리지 캐패시턴스(Cst2)가 형성된다.

[0117] 그러나, 도 12에 도시된 본 발명에 따른 유기발광표시패널에서는, 상기한 바와 같이, 상기 구동용 채널(129)을 구성하는 상기 제3 도체부(121)와 중첩되도록 배치되어 있는 상기 제1 전극(141)과, 상기 구동용 채널(129)을 구성하는 상기 제3 도체부(121)에 의해 상기 스토리지 캐패시턴스(Cst)가 형성된다.

[0118] 상기한 바와 같은 본 발명에서는, 자외선을 이용해 산화물 반도체가 도체화됨으로써, 상기 게이트 절연막(103)을 식각하는 공정이 생략될 수 있다. 따라서, 상기 게이트 절연막(103)의 식각 공정에서 발생하는 각종 불량이 방지된다.

[0119] 본 발명에서는 충분한 스토리지 캐패시턴스가 확보될 수 있기 때문에, 스토리지 캐패시턴스 형성을 위한 금속이 구비될 필요가 없다. 따라서, 마스크의 개수가 감소될 수 있다.

[0120] 본 발명에서는, 게이트 절연막(103)이 충분한 두께를 가지면서도, 구동 트랜지스터의 구동에 필요한 스토리지 캐패시턴스가 확보될 수 있다. 따라서, 구동 트랜지스터의 게이트-소스 전압(Vgs)과 전류(IDs) 사이의 특성이 향상될 수 있다.

[0121] 본 발명에서는 상기 구동 트랜지스터(Tdr)의 채널의 길이, 특히, 상기 구동용 액티브(123)의 길이가 감소될 수

있기 때문에, 구동 트랜지스터의 전체 면적이 감소될 수 있으며, 전류구동능력이 개선될 수 있다.

- [0122] 본 발명에 의하면, 상기 게이트 절연막(103)이 식각되지 않고서도, 상기 제1 도체부 및 상기 제3 도체부들(111, 121)과 상기 제2 도체부 및 상기 제4 도체부들(112, 122)이 형성될 수 있기 때문에, 이물질 유입에 의한 불량이 감소될 수 있으며, 상기 게이트 절연막(103)의 식각에 의해 발생하는 단차에 의한 불량이 감소될 수 있다.
- [0123] 이하에서는, 상기 게이트 절연막(103)을 식각하지 않고, 상기 스위칭용 채널(119)과 상기 구동용 채널(129)에 상기 제1 도체부 및 상기 제3 도체부들(111, 121) 및 상기 제2 도체부 및 상기 제4 도체부들(112, 122)을 형성하는 방법 및, 상기 방법에 의해 생성된 상기 스위칭 트랜지스터(Tsw1)와 상기 구동 트랜지스터(Tdr)의 구조 및 특성이 설명된다. 그러나, 이하에서 설명되는 트랜지스터, 즉, 코플라나 형태의 산화물 박막트랜지스터는 상기 스위칭 트랜지스터(Tsw1) 및 상기 구동 트랜지스터(Tdr) 이외에도, 본 발명에 따른 유기발광표시패널에 구비되는 모든 트랜지스터들에 적용될 수 있다. 따라서, 이하에서는, 상기에서 설명된 도면부호와 다른 도면부호들을 이용하여, 본 발명에 적용되는 코플라나 형태의 산화물 박막트랜지스터가 설명된다.
- [0124] 도 13은 본 발명에 따른 유기발광표시패널에 적용되는 코플라나 형태의 산화물 박막트랜지스터의 일 실시예 단면도이다.
- [0125] 종래기술에서 언급된 바와 같이, 종래의 코플라나 형태의 산화물 박막트랜지스터를 제조하기 위해서는, 게이트 절연막이 드라이 에칭 공정을 통해 식각되어야 하며, 상기 드라이 에칭 공정에 의해, 다양한 종류의 불량이 발생될 수 있다.
- [0126] 상기 문제점을 해결하기 위해, 본 발명은 산화물로 구성된 채널의 끝단에 구비되어, 제1 전극 및 제2 전극과 전기적으로 연결되는 제1 도체부와 제2 도체부가, 게이트 절연막에 의해 커버되어 있는, 코플라나 형태의 산화물 박막트랜지스터를 제공한다.
- [0127] 본 발명에 적용되는 코플라나 형태의 산화물 박막트랜지스터에서는, 게이트 절연막이 식각되지 않는다. 본 발명에 적용되는 코플라나 형태의 산화물 박막트랜지스터는, 게이트 절연막에 의해 커버되어 있는 채널의 끝단에 자외선(185nm+254nm)과 열(150℃)을 가하여 채널의 끝단을 도체화시키는 것에 의해 제조된다.
- [0128] 부연하여 설명하면, 본 발명에서는, 게이트 절연막을 식각하는 공정이 생략되며, 광화학적 방식을 이용하여 산화물로 구성된 채널의 끝단이 도체화되어, 코플라나 형태의 산화물 박막트랜지스터가 제조될 수 있다.
- [0129] 본 발명에서는, 게이트 절연막을 식각하는 공정이 생략되기 때문에, 공정이 단순화될 수 있으며, 게이트 절연막의 단차가 없기 때문에, 후속 공정에서의 불량률이 감소될 수 있다.
- [0130] 본 발명에 따른 유기발광표시장치는, 상기한 바와 같이, 상기 유기발광표시패널을 포함하고 있으며, 상기 유기발광표시패널의 표시영역에 구비된 픽셀들 각각에는 도 13에 도시된 바와 같은 코플라나 형태의 산화물 박막트랜지스터가 적어도 하나 구비된다.
- [0131] 상기 산화물 박막트랜지스터는 도 13에 도시된 바와 같이, 기판(221)에 증착된 버퍼(222) 상단에 구비되는 채널(CH), 상기 채널(CH)과 상기 버퍼(222)를 커버하는 게이트 절연막(223), 상기 게이트 절연막(223) 상단에 구비되며, 상기 채널(CH)의 일부와 중첩되는 게이트(Gate) 및 상기 게이트(Gate)와 상기 게이트 절연막(223)을 커버하는 절연막(224)을 포함한다. 이 경우, 상기 채널(CH) 중 상기 게이트(Gate)와 중첩되는 영역의 저항과, 상기 중첩되는 영역 이외의 저항은 서로 다르다. 도 13에 도시된 바와 같이, 상기 채널(CH)의 상단에 게이트(Gate)가 배치되어 있는 형태의 박막트랜지스터는 코플라나 형태의 박막트랜지스터라 한다.
- [0132] 첫째, 상기 버퍼(222)는 상기 기판(221) 상단에 배치된다. 상기 버퍼(222)는 유기물 또는 무기물로 구성될 수 있고, 유기물과 무기물의 조합에 의해 구성될 수도 있으며, 적어도 하나의 층으로 구성될 수 있다. 예를 들어, 상기 버퍼(222)는 SiO₂를 포함할 수 있으며, 상기 버퍼(222)의 두께는 100nm 내지 1μm로 형성될 수 있다.
- [0133] 본 발명에서는, 상기 게이트 절연막(223)이 식각되지 않기 때문에, 상기 버퍼(222)가 손상되지 않는다.
- [0134] 상기 버퍼(222)의 손실이 없기 때문에, 후속 공정에서 발생될 수 있는 불량이 감소될 수 있다.
- [0135] 둘째, 상기 채널(CH)은 산화물 반도체로 구성된다. 예를 들어, 상기 산화물 반도체는 인듐(In), 갈륨(Ga), 아연(Zn) 및 산소(O)로 구성된 IGZO(InGaZnO)가 될 수 있다.
- [0136] 상기 채널(CH)은 상기 산화물 반도체로 구성된 액티브(A), 상기 채널(CH) 중 상기 액티브(A)의 일측 끝단에 구비되고, 상기 액티브(A)보다 작은 박막 저항(Sheet Resistance)을 갖는 제1 도체부(K1) 및 상기 채널(CH) 중 상

기 액티브(A)의 타측 끝단에 구비되고, 상기 액티브(A)보다 작은 박막 저항(Sheet Resistance)을 갖는 제2 도체부(K2)를 포함한다.

[0137] 상기 제1 도체부(K1)는 제1 전극(E1)과 연결되며, 상기 제2 도체부(K2)는 제2 전극(E2)과 연결된다.

[0138] 상기 제1 도체부(K1)는 상기 산화물 반도체를 구성하는 금속과 동일한 종류의 금속을 포함하고, 상기 제1 도체부(K1)에 구비된 상기 금속은 산소가 빠져나간 빈공간 및 자유전자를 갖는다. 또한, 상기 제2 도체부(K2)는 상기 산화물 반도체를 구성하는 금속과 동일한 종류의 금속을 포함하고, 상기 제2 도체부(K2)에 구비된 상기 금속은 산소가 빠져나간 빈공간 및 자유전자를 갖는다.

[0139] 예를 들어, 공유결합에 의해 결합되어 상기 산화물 반도체를 구성하는 금속과 산소의 화합물에 자외선이 조사되면, 상기 금속과 상기 산소의 공유결합이 깨지고, 상기 금속으로부터 상기 산소가 분리되어 상기 금속에 빈공간이 형성되며, 이에 따라, 상기 금속에는 자유전자가 발생된다.

[0140] 자외선에 노출되어 상기 자유전자가 발생된 영역이, 상기 제1 도체부(K1) 및 상기 제2 도체부(K2)이다. 상기 제1 도체부(K1) 및 상기 제2 도체부(K2)에 발생된 상기 자유전자에 의해, 상기 제1 도체부(K1) 및 상기 제2 도체부(K2)의 이동도는 상기 산화물 반도체로 구성된 상기 액티브(A)의 이동도보다 큰 값을 갖는다. 또한, 상기 제1 도체부(K1) 및 상기 제2 도체부(K2)에서 발생된 상기 자유전자에 의해, 상기 제1 도체부(K1) 및 상기 제2 도체부(K2)의 저항은 상기 산화물 반도체로 구성된 상기 액티브(A)의 저항보다 작은 값을 갖는다.

[0141] 따라서, 상기 제1 도체부(K1) 및 상기 제2 도체부(K2)는 도체로서의 특성을 갖는다. 상기한 바와 같이, 상기 제1 도체부(K1)는 상기 제1 전극(E1)과 전기적으로 연결되며, 상기 제2 도체부(K2)는 상기 제2 전극(E2)과 전기적으로 연결된다.

[0142] 셋째, 상기 제1 도체부(K1)와 상기 게이트 절연막(223)의 경계영역에는, 상기 산화물 반도체를 구성하는 금속과 동일한 종류의 금속이, 상기 게이트 절연막(223)으로부터 전달된 OH기와 결합하여 생성된 제1금속막(ML1)이 구비된다. 또한, 상기 제2 도체부(K2)와 상기 게이트 절연막(223)의 경계영역에는, 상기 산화물 반도체를 구성하는 금속과 동일한 종류의 금속이, 상기 게이트 절연막(223)으로부터 전달된 OH기와 결합하여 생성된 제2금속막(ML2)이 구비된다.

[0143] 넷째, 상기 게이트 절연막(223)은 SiO₂를 포함할 수 있다. 본 발명에 적용되는 상기 구동 트랜지스터(Tdr)에서는, 상기 게이트 절연막(223) 위에, 상기 제1 절연막(104)이 더 구비될 수 있다. 이하에서는, 상기 스위칭 트랜지스터(Tsw1)를 기준으로 코플라나 형태의 산화물 박막트랜지스터가 설명된다. 상기 게이트 절연막(223) 상단에는 상기 게이트(Gate)가 구비된다. 상기 게이트(Gate)는 상기 채널(CH) 중 산화물 반도체로 구성된 상기 액티브(A)와 중첩된다.

[0144] 이 경우, 상기 제1 도체부(K1) 및 상기 제2 도체부(K2)는 상기 게이트(Gate)와 중첩되지 않는다.

[0145] 예를 들어, 상기 게이트 절연막(223)이 상기 채널(CH) 상단에 구비된 후, 상기 게이트(Gate)가 상기 게이트 절연막(223) 상단에 구비된다. 이후, 상기 게이트(Gate)와 상기 게이트 절연막(223) 상단에 자외선이 조사되면, 상기한 바와 같이, 상기 액티브(A)의 양쪽 끝단은 금속으로 구성된 상기 게이트(Gate)에 의해 커버되어 있지 않기 때문에, 자외선이 상기 게이트 절연막(223)을 통해 상기 액티브(A)의 양쪽 끝단에 조사된다. 이에 따라, 상기 액티브(A)의 양쪽 끝단이 도체화되어, 상기 제1 도체부(K1) 및 상기 제2 도체부(K2)가 생성된다.

[0146] 다섯째, 상기 게이트(Gate)와 상기 게이트 절연막(223) 상단에는 상기 게이트(Gate)와 상기 게이트 절연막(223)을 커버하는 절연막(224)이 구비된다.

[0147] 여섯째, 상기 절연막(224) 상단에 구비된 상기 제1 전극(E1)은 상기 절연막(224)에 형성된 콘택홀을 통해 상기 제1 도체부(K1)와 연결되며, 상기 제2 전극(E2)은 상기 절연막(224)에 구비된 또 다른 콘택홀을 통해 상기 제2 도체부(K2)와 연결된다.

[0148] 일곱째, 상기 절연막(224), 상기 제1 전극(E1) 및 상기 제2 전극(E2)은 보호막(225)에 의해 커버된다.

[0149] 도 14 내지 도 17은 본 발명에 따른 유기발광표시패널에 적용되는 코플라나 형태의 산화물 박막트랜지스터의 제조 방법을 나타낸 예시도들이다. 이하의 설명 중, 도 13을 참조하여 설명된 내용과 동일하거나 유사한 내용은 생략되거나 간단히 설명된다.

[0150] 우선, 도 14에 도시된 바와 같이, 상기 기판(221)에, 상기 버퍼(222), 상기 채널(CH), 상기 게이트 절연막(223)이 순차적으로 적층된다.

- [0151] 상기 채널(CH)의 모든 영역은 IGZO와 같은 산화물 반도체로 구성된다.
- [0152] 다음, 도 15에 도시된 바와 같이, 상기 게이트(Gate)가 상기 채널(CH)에 대응되는 영역에 도포된다. 이 경우, 상기 게이트(Gate)는 상기 채널(CH)을 모두 커버하지 않고, 상기 채널(CH)의 중심 부분만을 커버한다. 따라서, 상기 채널(CH)의 양쪽 끝단은 상기 게이트(Gate)와 중첩되지 않는다.
- [0153] 상기 게이트(Gate)가 구비된 후, 자외선(UV)이 상기 게이트(Gate) 및 상기 게이트 절연막(223) 상에 조사된다. 이 경우, 자외선은, 도 15에 도시된 바와 같이, 상기 게이트 절연막(223) 및 상기 게이트(Gate)의 상단에서 조사될 수 있다.
- [0154] 그러나, 자외선은, 상기 기판(221)의 하부에서 조사될 수도 있다. 이 경우, 상기 채널(CH)의 하단에는, 상기 액티브(A)에 대응되는 영역에 금속(LS)이 구비될 수 있다. 상기 금속(LS)은 상기 채널(CH)과 상기 기판(221) 사이에 구비될 수 있으며, 상기 금속(LS)은 상기 버퍼(222)에 의해 커버될 수 있다. 예를 들어, 상기 금속(LS)이 상기 채널(CH)보다 작게 형성된 경우, 특히, 상기 게이트(Gate)와 유사한 크기로 형성된 경우, 자외선이 상기 기판(221)의 하부에서 조사되면, 상기 채널(CH) 중 상기 금속(LS)에 의해 커버되지 않은 영역이 도체화되어 상기 제1 도체부(K1) 및 상기 제2 도체부(K2)가 생성될 수 있다.
- [0155] 상기 자외선(UV)은 185nm의 파장을 갖는 자외선 및 254nm의 파장을 갖는 자외선을 포함할 수 있다. 상기 자외선에 의해 상기 산화물 반도체가 도체화되어, 상기 제1 도체부(K1) 및 상기 제2 도체부(K2)가 생성된다.
- [0156] 상기 자외선의 파장은 100nm 내지 400nm가 될 수 있다.
- [0157] 이 경우, 상기 자외선(UV)과 함께 또는 상기 자외선(UV)이 조사된 이후에, 약 100℃ 내지 200℃의 열이 가해지면, 상기 제1 도체부(K1) 및 상기 제2 도체부(K2) 중, 상기 게이트 절연막(223)과 인접되어 있는 경계영역에는 상기 제1금속막(ML1) 및 상기 제2금속막(ML2)이 형성된다.
- [0158] 다음, 도 17에 도시된 바와 같이, 상기 제1 도체부(K1) 및 상기 제2 도체부(K2)가 형성된 후, 상기 절연막(224)이 상기 게이트 절연막(223) 및 상기 게이트(Gate)를 커버한다.
- [0159] 상기 게이트 절연막(223)과 상기 절연막(224)에 형성된 콘택홀을 통해 상기 절연막(224)의 상단에 구비된 상기 제1 전극(E1)이 상기 제1 도체부(K1)와 연결되며, 상기 게이트 절연막(223)과 상기 절연막(224)에 형성된 또 다른 콘택홀을 통해 상기 절연막(224)의 상단에 구비된 상기 제2 전극(E2)이 상기 제2 도체부(K1)와 연결된다.
- [0160] 마지막으로, 도 13에 도시된 바와 같이, 상기 보호막(225)이 상기 제1 전극(E1), 상기 제2 전극(E2) 및 상기 절연막(224)을 커버한다.
- [0161] 도 18은 본 발명에 따른 유기발광표시패널에 적용되는 코플라나 형태의 산화물 박막트랜지스터의 제1 도체부 및 제2 도체부가 형성되는 방법을 나타낸 예시도이다.
- [0162] 상기한 바와 같이, IGZO와 같은 산화물 반도체로 구성된 상기 채널(CH)에 자외선(UV)이 조사되면, 상기 산화물 반도체를 구성하는 금속(M)과 산소(O²⁻) 간의 결합이 깨지면서, 산소(O²⁻)가 상기 금속(M)으로부터 분리된다. 이 경우, 상기 금속에는 산소가 빠져나간 빈공간(vacancy)이 생성되며, 따라서, 자유전자가 발생된다. 이에 따라, 상기 채널(CH)의 양쪽 끝단에는 상기 자유전자가 발생된 상기 제1 도체부(K1) 및 상기 제2 도체부(K2)가 형성된다. 부연하여 설명하면, 상기 산화물 반도체 중 자외선이 조사된 영역에 캐리어가 생성되며, 이에 따라, 상기 영역에서의 저항이 급격하게 감소되어, 상기 영역은 도체의 특성을 갖는다.
- [0163] 상기 금속(M)으로부터 분리된 산소(O²⁻)들은 서로 결합되어 산소분자를 형성하며, 산소분자는 상기 게이트 절연막(113)에 포획되거나, 상기 게이트 절연막(113)을 통해 외부로 배출된다.
- [0164] 자외선이 상기 채널(CH)에 조사되면, 상기 게이트 절연막(113)에 잔류하는 수분(H₂O) 또는 대기 중에 존재하는 수분(H₂O)이 자외선에 의해 H기와 OH기로 광분해된다.
- [0165] 상기 제1 도체부(K1)와 상기 게이트 절연막(223)의 경계영역에서, 상기 산소(O²⁻)가 빠져나간 금속(M)이 상기 OH기와 결합하여, 상기 제1금속막(ML1)이 형성되며, 상기 제2 도체부(K2)와 상기 게이트 절연막(223)의 경계에서, 상기 산소(O²⁻)가 빠져나간 금속(M)이 상기 OH기와 결합하여, 상기 제2금속막(ML2)이 형성된다.
- [0166] 상기 제1금속막(ML1) 및 상기 자유전자들에 의해, 상기 제1 도체부(K1)의 이동도가 증가하고, 따라서, 저항이 감소하며, 상기 제2금속막(ML2) 및 상기 자유전자들에 의해, 상기 제2 도체부(K2)의 이동도가 증가하고, 따라서, 저항이 감소한다.

- [0167] 부연하여 설명하면, 산화물 반도체를 도체로 변화시키기 위해, 종래에는 드라이 에칭 및 플라즈마를 통해 산소가 물리적으로 분리되었다.
- [0168] 그러나, 본 발명에서는 상기 산화물 반도체, 예를 들어, IGZO가 IGZO_{1-x}로 변하여, 산소의 빈공간이 생기면, 상기 산화물 반도체는 도체로 변한다.
- [0169] 이를 위해, 본 발명에서는 드라이 에칭 및 플라즈마 대신, 자외선을 이용하여 산소가 물리적으로 분리된다.
- [0170] 예를 들어, IGZO와 같은 금속 산화물 반도체는 자외선에 의해 산소 결합이 발생되어, IGZO_{4-x}로 되며, 산소의 빈공간(vacancy)이 전자를 공급한다. 이 경우, 산소의 빈공간이 OH기와 결합하여 MOH 결합을 형성하므로써, 산소의 빈공간이 다시 산소와 결합되지 못한다.
- [0171] 전도대(Conduction Band)와 원자가 밴드(Valance Band) 사이의 ΔE 는, 파장대로 환산하면, 250 nm 정도이다. 전도대(Conduction Band)와 원자가 밴드(Valance Band) 사이의 Dangling bond state 때문에, 400nm (nm) 이하의 파장을 갖는 자외선이 조사되면, 산소가 분리되어 산소의 빈공간(Oxygen Vacancy)이 생성된다. 따라서, 상기 자외선은 100 내지 400nm (nm) 이하의 파장을 갖는 것이 바람직하다.
- [0172] 도 19는 본 발명에 따른 유기발광표시패널에 적용되는 코플라나 형태의 산화물 박막트랜지스터의 소자 특성과 본 발명과 유사한 구조를 가지나 자외선이 조사되지 않은 코플라나 형태의 산화물 박막트랜지스터의 소자 특성을 비교한 그래프이다. 도 19에서, 도면부호 X는, 본 발명에 적용되는 산화물 박막트랜지스터와 유사하게, 게이트 절연막이 식각되지 않은 구조를 갖지만, 자외선 처리가 되지 않은 산화물 박막트랜지스터의 특성을 나타낸다. 도면부호 Y는, 도 13에 도시된 바와 같은 구조를 가지며, 자외선 처리가 된, 본 발명에 적용되는 산화물 박막트랜지스터의 특성을 나타낸다.
- [0173] 게이트 절연막이 식각되지 않은 구조가 불량 측면에서 우수하지만, 자외선 처리가 되지 않으면, 채널의 양쪽 끝단의 저항이 매우 높아진다. 따라서, 제1 전극(E1)에서 채널로 가는데 매우 높은 저항이 걸리며, 이에 따라, 전류가 컷-오프(cut-off)될 수 있다. 따라서, X로 표시된 그래프의 특성처럼 이동도가 매우 낮아져, 자외선 처리가 되지 않은 산화물 반도체는 사용되기 어렵다.
- [0174] 그러나, 본 발명에서와 같이, 자외선 처리가 이루어지면, Y로 표시된 그래프의 특성처럼, 상기 제1 및 제2 도체부(K1, K2)의 저항 특성이 우수해질 수 있다. 따라서, 자외선 처리가된 산화물 박막트랜지스터에서는 온 커런트(On current)가 증가될 수 있다.
- [0175] 본 발명에서는 습식 에칭 공정에 의해 상기 게이트(Gate)가 상기 게이트 절연막(223) 상에 형성된 후, 자외선 (185nm+254nm)이 상기 게이트(Gate)와 상기 게이트 절연막(223) 상에 조사된다. 이 경우, 상기 기판(221)의 하부에서는 100℃ 내지 200℃ 사이의 열, 예를 들어 150℃의 열이 동시에 가해질 수 있다.
- [0176] 이에 따라, 상기 채널(CH)의 양쪽 끝단이 도체화되어 상기 제1 도체부(K1) 및 상기 제2 도체부(K2)가 생성된다.
- [0177] 시뮬레이션 및 테스트 결과, 상기 채널(CH)의 양쪽 끝단이 도체화되기 이전의 상기 채널(CH)의 이동도는 4.5cm²/Vs 수준이며, 상기 채널(CH)의 저항에 의해 전류가 컷오프된다. 그러나, 본 발명에 의해 자외선이 조사되어 상기 채널(CH)의 양쪽 끝단이 도체화된 후 상기 제1 도체부(K1) 및 상기 제2 도체부(K2)의 이동도는 15cm²/Vs로 향상된다. 따라서, 상기 산화물 박막트랜지스터의 소자 성능이 300% 이상 향상되었음을 알 수 있다. 이 경우, 상기 산화물 박막트랜지스터에 열이 가해지면, 상기 제1 도체부(K1) 및 제2 도체부(K2)의 특성이 더욱 안정화될 수 있다. 따라서, 신뢰성이 더 향상된 산화물 박막트랜지스터가 제조될 수 있다.
- [0178] 예를 들어, 도 19에서 X로 표시된 그래프는, 상기에서 설명된 바와 같이, 본 발명과 유사한 구조를 가지나 채널의 양쪽 끝단에 자외선이 조사되지 않은 산화물 박막트랜지스터에서의 게이트-소스 전압(Vgs) 및 드레인-소스 전류(IDs) 간의 관계를 나타내며, Y로 표시된 그래프는 본 발명에 따른 산화물 박막트랜지스터에서의 게이트-소스 전압(Vgs) 및 드레인-소스 전류(IDs) 간의 관계를 나타낸다. 도 19를 참조하면, 본 발명과 유사한 구조를 가지나 채널의 양쪽 끝단에 자외선이 조사되지 않은 산화물 박막트랜지스터와 비교할 때, 본 발명에 따른 산화물 박막트랜지스터에서의 드레인-소스 전류(IDs)가 증가됨을 알 수 있다.
- [0179] 도 20은 본 발명에 따른 유기발광표시패널에 적용되는 코플라나 형태의 산화물 박막트랜지스터에 자외선이 조사되는 기간과 전류와의 관계를 나타낸 그래프이다. 도 21은 본 발명에 따른 유기발광표시패널에 적용되는 코플라나 형태의 산화물 박막트랜지스터에 자외선이 조사되는 기간과 홀 이동도 및 캐리어 집중도와의 관계를 나타낸 그래프이다.

- [0180] 우선, 도 20을 참조하면, 자외선이 조사되는 기간이 증가될 수록, 산화물 박막트랜지스터를 흐르는 전류가 증가된다.

[0181] 또한, 도 21을 참조하면, 자외선이 조사되는 기간이 증가될 수록, 본 발명에 따른 산화물 박막트랜지스터의 홀 이동도 및 캐리어 집중도(Carrier Concentration)가 증가된다. 도 21에서 홀이동도를 나타내는 그래프는 T로 도시되어 있으며, 캐리어 집중도를 나타내는 그래프는 S로 도시되어 있다.

[0182] 따라서, 자외선 조사에 의해, 상기 산화물 반도체에서의 캐리어가 증가되어, 저항이 감소됨을 알 수 있다.

[0183] 상기에서 설명된 본 발명의 특징을 간단히 정리하면 다음과 같다.

[0184] 본 발명에 의하면, 진공 드라이 에칭(D/E) 장비 없이 광화학적 방식으로 산화물 반도체의 저항 특성이 제어될 수 있다.

[0185] 따라서, 본 발명에 의하면, 종래의 코플라나 형태의 산화물 박막트랜지스터의 장점이 그대로 이용될 수 있고, 코플라나 형태의 산화물 박막트랜지스터의 제조 공정이 단순화될 수 있고, 코플라나 형태의 산화물 박막트랜지스터의 소자 특성이 개선될 수 있으며, 불량 이슈가 감소될 수 있다.

[0186] 예를 들어, 종래 기술에 의하면 게이트 절연막이 식각될 때 발생하는 이물질에 의해 게이트와 드레인 간에 쇼트가 발생될 수 있다. 그러나, 본 발명에서는 게이트 절연막이 식각되지 않기 때문에, 게이트와 드레인 간의 쇼트가 발생될 가능성이 감소된다.

[0187] 또한, 본 발명에서는 게이트 절연막이 식각되지 않기 때문에, 게이트 절연막 식각시 버퍼가 식각되어, 배선들 간의 단락 불량이 방지될 수 있다.

[0188] 종래의 코플라나 형태의 산화물 박막트랜지스터는, 게이트 절연막을 식각한 후 산화물로 구성된 채널의 끝단을 플라즈마를 이용하여 도체화시키는 것에 의해 제조되었다.

[0189] 그러나, 본 발명에서는, 게이트 절연막이 식각되지 않는다. 본 발명에 적용되는 코플라나 형태의 산화물 박막트랜지스터는, 게이트 절연막에 의해 커버되어 있는 채널의 끝단에 자외선(185nm+254nm)과 열(150℃)을 가하여 채널의 끝단을 도체화시키는 것에 의해 제조된다.

[0190] 부연하여 설명하면, 본 발명에서는, 게이트 절연막을 식각하는 공정이 생략되며, 광화학적 방식을 이용하여 산화물(IGZO)로 구성된 채널의 끝단이 도체화되어, 코플라나 형태의 산화물 박막트랜지스터가 제조될 수 있다.

[0191] 본 발명에서는, 게이트 절연막을 식각하는 공정이 생략되기 때문에, 공정이 단순화될 수 있으며, 게이트 절연막의 단차가 없기 때문에, 후속 공정에서의 불량률이 감소될 수 있다.


[0192] 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

부호의 설명


- [0193]
- | | |
|---------------|---------------|
| 100: 패널 | 110: 픽셀 |
| 200: 게이트 드라이버 | 300: 데이터 드라이버 |
| 400: 제어부 | |

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7




도면8




도면9




도면10




도면11




도면12




도면13




도면14




도면15




도면16




도면17



도면20



도면21



专利名称(译)	晶体管基板，使用相同的有机发光显示板，制造相同的方法，以及使用相同的有机发光显示装置		
公开(公告)号	KR1020180062278A	公开(公告)日	2018-06-08
申请号	KR1020160162347	申请日	2016-11-30
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	SEHEE PARK 박세희 HYUNGJOON KOO 구형준 지광환 PILSANG YUN 윤필상 JAEYOON PARK 박재운 HONGRAK CHOI 최홍락		
发明人	박세희 구형준 지광환 윤필상 박재운 최홍락		
IPC分类号	H01L27/12 H01L27/32		
CPC分类号	H01L27/1237 H01L27/1222 H01L27/1255 H01L27/3262 H01L27/3248 H01L27/3276 H01L27/3255 H01L27/1225 H01L27/1288 H01L27/0733 H01L27/1214 H01L27/1248 H01L27/3246 H01L27/3258 H01L29/41733 H01L29/4908 H01L29/78645 H01L29/78696 H01L51/56 H01L2924/1426		
外部链接	Espacenet		

摘要(译)

关于本发明的目的，提供驱动晶体管和开关晶体管，其中被绝缘层覆盖的氧化物半导体的两个侧端点成为导体，并且其提供其中驱动晶体管的栅极的晶体管板。开关晶体管的栅极和开关晶体管的栅极配置在不同的层中，并且使用该开关晶体管的有机发光显示面板及其制造方法和使用该有机发光显示装置的有机发光显示装置。

