



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2018년09월28일
(11) 등록번호 10-1901832
(24) 등록일자 2018년09월18일

(51) 국제특허분류(Int. Cl.)
H01L 51/50 (2006.01) H05B 33/22 (2006.01)
(21) 출원번호 10-2011-0134464
(22) 출원일자 2011년12월14일
심사청구일자 2016년12월13일
(65) 공개번호 10-2013-0067668
(43) 공개일자 2013년06월25일
(56) 선행기술조사문헌
KR1020100088269 A*
KR100766939 B1*
JP2007250306 A*
KR1020060047610 A*
*는 심사관에 의하여 인용된 문헌

(73) 특허권자
삼성디스플레이 주식회사
경기도 용인시 기흥구 삼성로 1 (농서동)
(72) 발명자
최종현
경기도 용인시 기흥구 삼성2로 95 (농서동)
이동현
경기도 용인시 기흥구 삼성2로 95 (농서동)
(74) 대리인
리엔목특허법인

전체 청구항 수 : 총 16 항


심사관 : 정명주

(54) 발명의 명칭 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법

(57) 요약

본 발명은, 복수 개의 적색, 녹색, 및 청색 서브 픽셀 영역으로 구획된 기판과, 상기 기판 상에서 상기 적색, 녹색, 및 청색 서브 픽셀 영역에 구비되는 화소 전극과, 상기 기판과 상기 화소 전극 사이에 배치되는 DBR(Distributed Bragg Reflector)층과, 상기 청색 서브 픽셀 영역에 대응되도록 상기 기판과 상기 DBR층 사이에 배치되는 고굴절률층과, 상기 화소 전극 상에 배치되는 발광층을 포함하는 중간층과, 상기 중간층 상에 형성되는 대향 전극을 구비하며, 상기 고굴절률층은 상기 청색 서브 픽셀 영역 상에 구비되는 상기 화소 전극의 면적보다 작게 형성되는 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법을 제공한다.

대표도 - 도1



(72) 발명자

이대우

경기도 용인시 기흥구 삼성2로 95 (농서동)

진성현

경기도 용인시 기흥구 삼성2로 95 (농서동)

김광해

경기도 용인시 기흥구 삼성2로 95 (농서동)

명세서

청구범위

청구항 1

삭제

청구항 2

삭제

청구항 3

삭제

청구항 4

삭제

청구항 5

삭제

청구항 6

삭제

청구항 7

삭제

청구항 8

삭제

청구항 9

삭제

청구항 10

삭제

청구항 11

삭제

청구항 12

삭제

청구항 13

삭제

청구항 14

삭제

청구항 15

삭제

청구항 16

삭제

청구항 17

삭제

청구항 18

삭제

청구항 19

삭제

청구항 20

삭제

청구항 21

삭제

청구항 22

삭제

청구항 23

삭제

청구항 24

삭제

청구항 25

기관 상에 박막 트랜지스터의 활성층과 고굴절률층을 형성하는 제1마스크공정단계;

상기 기관 상에 화소 전극을 형성하기 위한 제1전극유닛과 게이트 전극을 각각 형성하는 제2마스크공정단계;

상기 활성층의 양쪽 가장자리를 노출하는 컨택홀들과 상기 제1전극유닛의 일부를 노출하는 개구를 갖는 층간 절연막을 형성하는 제3마스크공정단계;

상기 컨택홀을 통해 상기 활성층과 접촉하는 소스 전극 및 드레인 전극을 형성하고, 상기 제1전극유닛으로부터 상기 화소 전극을 형성하는 제4마스크공정단계; 및

상기 화소 전극의 적어도 일부를 노출하는 화소 정의막을 형성하는 제5마스크공정단계; 를 구비하는 유기 발광 표시 장치의 제조 방법.

청구항 26

제25항에 있어서,

상기 제1마스크공정단계는.

상기 기관 상에 비정질 실리콘층을 형성하는 단계;

상기 비정질 실리콘층을 결정화하여 폴리 실리콘층을 형성하는 단계; 및

상기 폴리 실리콘층을 패터닝하여 상기 활성층과 상기 고굴절률층을 형성하는 단계; 를 포함하는 유기 발광 표시 장치의 제조 방법.

청구항 27

제26항에 있어서,

상기 비정질 실리콘층을 형성하기 전에 상기 기판 상에 보조층을 형성하는 단계를 더 포함하며,

상기 활성층 및 상기 고굴절률층은 상기 보조층 상에 배치되는 것을 특징으로 하는 유기 발광 표시 장치의 제조 방법.

청구항 28

제25항에 있어서,

상기 제2마스크공정단계는,

상기 활성층 및 상기 고굴절률층을 덮도록 상기 기판 상에 DBR층을 형성하는 단계;

상기 DBR층 상에 제1도전층 및 제2도전층을 순차적으로 형성하는 단계; 및

상기 제1도전층 및 상기 제2도전층을 동시에 패터닝하여, 상기 제1도전층을 게이트 하부전극으로 하고 상기 제2도전층을 게이트 상부전극으로 하는 상기 게이트 전극을 형성하는 단계; 를 포함하는 유기 발광 표시 장치의 제조 방법.

청구항 29

제28항에 있어서,

상기 DBR층은 굴절률이 서로 다른 제1층과 제2층이 교대로 적층되어 형성되는 것을 특징으로 하는 유기 발광 표시 장치의 제조 방법.

청구항 30

제29항에 있어서,

상기 제1층의 굴절률은 상기 제2층의 굴절률보다 작은 것을 특징으로 하는 유기 발광 표시 장치의 제조 방법.

청구항 31

제29항에 있어서,

상기 제1층은 산화 규소로 이루어지며, 상기 제2층은 질화 규소로 이루어지는 것을 특징으로 하는 유기 발광 표시 장치의 제조 방법.

청구항 32

제28항에 있어서,

상기 고굴절률층은 상기 DBR층 보다 더 큰 굴절률을 갖는 것을 특징으로 하는 유기 발광 표시 장치의 제조 방법.

청구항 33

제28항에 있어서,

상기 제1마스크공정단계는 기판 상에 상기 활성층 및 상기 고굴절률층과 동일층에 커패시터 하부전극을 형성하는 단계; 를 더 포함하고,

상기 커패시터 하부전극의 상부에, 커패시터 상부전극을 형성하는 단계; 를 더 포함하는 유기 발광 표시 장치의 제조 방법.

청구항 34

제33항에 있어서,

상기 제2마스크공정단계에서, 상기 DBR층은 상기 커패시터 하부전극을 덮도록 상기 기판 상에 형성되는 것을 특

징으로 하는 유기 발광 표시 장치의 제조 방법.

청구항 35

제28항에 있어서,

상기 제4마스크공정단계는

상기 층간절연막 상에 제3도전층을 형성하는 단계;

상기 제3도전층을 패터닝하여 상기 소스 전극 및 상기 드레인 전극을 형성하는 단계; 및

상기 제1전극유닛을 구성하는 상기 제2도전층을 제거하여 상기 제1도전층으로 이루어진 화소 전극을 형성하는 단계; 를 포함하는 유기 발광 표시 장치의 제조 방법.

청구항 36

제25항에 있어서,

상기 제3마스크공정단계는

상기 제1전극유닛 및 상기 게이트 전극 상에 층간 절연막을 형성하는 단계; 및

상기 층간 절연막을 패터닝하여, 상기 컨택홀들 및 상기 제1전극유닛의 일부를 노출하는 개구를 형성하는 단계; 를 포함하는 유기 발광 표시 장치의 제조 방법.

청구항 37

제25항에 있어서,

상기 제5마스크공정단계는

상기 소스 전극 및 상기 드레인 전극을 덮도록 상기 기판 전면에 절연층을 형성하는 단계; 및

상기 절연층을 패터닝하여 상기 화소 정의막을 형성하는 단계; 를 포함하는 유기 발광 표시 장치의 제조 방법.

청구항 38

제25항에 있어서,

상기 제5마스크공정단계 이후에 상기 화소 전극 상부에 발광층을 포함하는 중간층, 및 대향 전극을 형성하는 단계; 를 더 포함하는 유기 발광 표시 장치의 제조 방법.

청구항 39

제25항에 있어서,

상기 고굴절률층은 상기 화소 전극에 대응되도록 상기 기판 상에 형성되는 것을 특징으로 하는 유기 발광 표시 장치의 제조 방법.

청구항 40

제25항에 있어서,

상기 고굴절률층은 상기 화소 전극보다 작게 형성되는 것을 특징으로 하는 유기 발광 표시 장치의 제조 방법.

발명의 설명

기술 분야

[0001] 본 발명의 일 실시예는 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법에 관한 것이다.

배경 기술

[0002] 근래에 표시 장치는 휴대가 가능한 박형의 평판 표시 장치로 대체되는 추세이다. 평판 표시 장치 중에서도 유기

발광 표시 장치는 자발광형 표시 장치로서 시야각이 넓고 콘트라스트가 우수할 뿐만 아니라 응답속도가 빠르다는 장점을 가져서 차세대 디스플레이 장치로 주목 받고 있다.

[0003] 유기 발광 표시 장치는 중간층, 제1 전극 및 제2 전극을 구비한다. 중간층은 유기 발광층을 구비하고, 제1 전극 및 제2 전극에 전압을 가하면 유기 발광층에서 가시광선을 발생하게 된다.

발명의 내용

해결하려는 과제

[0004] 본 발명의 주된 목적은 청색광의 발광 특성을 향상시킬 수 있는 유기 발광 표시 장치 및 이를 제조할 수 있는 방법을 제공하는 것이다.

과제의 해결 수단

[0005] 본 발명의 일 실시예에 따른 유기 발광 표시 장치는, 복수 개의 적색, 녹색, 및 청색 서브 픽셀 영역으로 구획된 기판과, 상기 기판 상에서 상기 적색, 녹색, 및 청색 서브 픽셀 영역에 구비되는 화소 전극과, 상기 기판과 상기 화소 전극 사이에 배치되는 DBR(Distributed Bragg Reflector)층과, 상기 청색 서브 픽셀 영역에 대응되도록 상기 기판과 상기 DBR층 사이에 배치되는 고굴절률층과, 상기 화소 전극 상에 배치되는 발광층을 포함하는 중간층과, 상기 중간층 상에 형성되는 대향 전극을 구비하며, 상기 고굴절률층은 상기 청색 서브 픽셀 영역 상에 구비되는 상기 화소 전극의 면적보다 작게 형성될 수 있다.

[0006] 상기 DBR층은 굴절률이 서로 다른 제1층과 제2층이 교대로 적층되어 형성될 수 있다.

[0007] 상기 제1층의 굴절률은 상기 제2층의 굴절률보다 작을 수 있다.

[0008] 상기 제1층은 산화 규소로 이루어지며, 상기 제2층은 질화 규소로 이루어질 수 있다.

[0009] 상기 고굴절률층은 상기 DBR층의 굴절률보다 더 큰 굴절률을 가질 수 있다.

[0010] 상기 고굴절률층은 폴리 실리콘으로 이루어질 수 있다.

[0011] 상기 기판과 상기 DBR층 사이에 보조층을 더 구비할 수 있다.

[0012] 상기 보조층은 산화 규소로 이루어질 수 있다.

[0013] 상기 고굴절률층은 상기 보조층 상에 배치될 수 있다.

[0014] 본 발명의 다른 실시예에 따른 유기 발광 표시 장치는, 기판과, 상기 기판 상에 형성되는 활성층, 상기 활성층과 절연되며 게이트 하부전극 및 게이트 상부전극을 포함하는 게이트 전극, 상기 게이트 전극을 덮는 층간절연막, 상기 절연막 상에 형성되어 상기 활성층과 접촉하는 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터와, 상기 박막 트랜지스터와 전기적으로 연결되는 화소 전극, 발광층을 포함하는 중간층 및 대향 전극이 순차적으로 적층된 유기발광소자와, 상기 기판 상에서 상기 활성층을 덮으며 상기 활성층과 상기 게이트 전극을 절연시키는 게이트 DBR층과, 상기 기판과 상기 DBR층 사이에 배치되는 고굴절률층을 구비하며, 상기 고굴절률층은 상기 화소 전극보다 작게 형성될 수 있다.

[0015] 상기 고굴절률층은 상기 유기발광소자 중 청색광을 방출하는 청색 서브 픽셀의 상기 화소 전극에 대응되도록 상기 기판 상에 배치될 수 있다.

[0016] 상기 고굴절률층은 상기 DBR층의 굴절률보다 더 큰 굴절률을 가질 수 있다.

[0017] 상기 고굴절률층은 폴리 실리콘으로 이루어질 수 있다.

[0018] 상기 기판과 상기 DBR층 사이에 보조층을 더 구비할 수 있다.

[0019] 상기 보조층은 산화 규소로 이루어질 수 있다.

[0020] 상기 고굴절률층은 상기 보조층 상에 배치될 수 있다.

[0021] 상기 DBR층은 굴절률이 서로 다른 제1층과 제2층이 교대로 적층되어 형성될 수 있다.

[0022] 상기 제1층의 굴절률은 상기 제2층의 굴절률보다 작을 수 있다.

- [0023] 상기 제1층은 산화 규소로 이루어지며, 상기 제2층은 질화 규소로 이루어질 수 있다.
- [0024] 상기 고굴절률층은 상기 활성층과 동일한 물질로 이루어질 수 있다.
- [0025] 상기 고굴절률층은 상기 활성층과 동일한 층 상에 배치될 수 있다.
- [0026] 상기 활성층과 동일층에 형성된 커패시터 하부전극 및 상기 DBR층 상에 형성된 커패시터 상부전극을 포함하여, 상기 박막 트랜지스터와 전기적으로 커플링된 커패시터를 더 구비할 수 있다.
- [0027] 상기 고굴절률층은 상기 활성층과 상기 커패시터 하부전극과 동일층 상에 배치될 수 있다.
- [0028] 상기 고굴절률층은 상기 활성층과 상기 커패시터 하부전극과 동일한 물질로 이루어질 수 있다.
- [0029] 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법은, 기판 상에 박막 트랜지스터의 활성층과 고굴절률층을 형성하는 제1마스크공정단계와, 상기 기판 상에 화소 전극을 형성하기 위한 제1전극유닛과 게이트 전극을 각각 형성하는 제2마스크공정단계와, 상기 활성층의 양쪽 가장자리를 노출하는 컨택홀들과 상기 제1전극유닛의 일부를 노출하는 개구를 갖는 층간 절연막을 형성하는 제3마스크공정단계와, 상기 컨택홀을 통해 상기 활성층과 접촉하는 소스 전극 및 드레인 전극을 형성하고, 상기 제1전극유닛으로부터 상기 화소 전극을 형성하는 제4마스크공정단계와, 상기 화소 전극의 적어도 일부를 노출하는 화소 정의막을 형성하는 제5마스크공정단계를 구비할 수 있다.
- [0030] 상기 제1마스크공정단계는, 상기 기판 상에 비정질 실리콘층을 형성하는 단계와, 상기 비정질 실리콘층을 결정화하여 폴리 실리콘층을 형성하는 단계와, 상기 폴리 실리콘층을 패터닝하여 상기 활성층과 상기 고굴절률층을 형성하는 단계를 포함할 수 있다.
- [0031] 상기 비정질 실리콘층을 형성하기 전에 상기 기판 상에 보조층을 형성하는 단계를 더 포함하며, 상기 활성층 및 상기 고굴절률층은 상기 보조층 상에 배치될 수 있다.
- [0032] 상기 제2마스크공정단계는, 상기 활성층 및 상기 고굴절률층을 덮도록 상기 기판 상에 DBR층을 형성하는 단계와, 상기 DBR층 상에 제1도전층 및 제2도전층을 순차적으로 형성하는 단계와, 상기 제1도전층 및 상기 제2도전층을 동시에 패터닝하여, 상기 제1도전층을 게이트 하부전극으로 하고 상기 제2도전층을 게이트 상부전극으로 하는 상기 게이트 전극을 형성하는 단계를 포함할 수 있다.
- [0033] 상기 DBR층은 굴절률이 서로 다른 제1층과 제2층이 교대로 적층되어 형성될 수 있다.
- [0034] 상기 제1층의 굴절률은 상기 제2층의 굴절률보다 작을 수 있다.
- [0035] 상기 제1층은 산화 규소로 이루어지며, 상기 제2층은 질화 규소로 이루어질 수 있다.
- [0036] 상기 고굴절률층은 상기 DBR층 보다 더 큰 굴절률을 가질 수 있다.
- [0037] 상기 제1마스크공정단계는 기판 상에 상기 활성층 및 상기 고굴절률층과 동일층에 커패시터 하부전극을 형성하는 단계; 를 더 포함하고, 상기 커패시터 하부전극의 상부에, 커패시터 상부전극을 형성하는 단계를 더 포함할 수 있다.
- [0038] 상기 제2마스크공정단계에서, 상기 DBR층은 상기 커패시터 하부전극을 덮도록 상기 기판 상에 형성될 수 있다.
- [0039] 상기 제4마스크공정단계는, 상기 층간절연막 상에 제3도전층을 형성하는 단계와, 상기 제3도전층을 패터닝하여 상기 소스 전극 및 상기 드레인 전극을 형성하는 단계와, 상기 제1전극유닛을 구성하는 상기 제2도전층을 제거하여 상기 제1도전층으로 이루어진 화소 전극을 형성하는 단계를 포함할 수 있다.
- [0040] 상기 제3마스크공정단계는, 상기 제1전극유닛 및 상기 게이트 전극 상에 층간 절연막을 형성하는 단계와, 상기 층간 절연막을 패터닝하여, 상기 컨택홀들 및 상기 제1전극유닛의 일부를 노출하는 개구를 형성하는 단계를 포함할 수 있다.
- [0041] 상기 제5마스크공정단계는, 상기 소스 전극 및 상기 드레인 전극을 덮도록 상기 기판 전면에서 절연층을 형성하는 단계와, 상기 절연층을 패터닝하여 상기 화소 정의막을 형성하는 단계를 포함할 수 있다.
- [0042] 상기 제5마스크공정단계 이후에 상기 화소 전극 상부에 발광층을 포함하는 중간층, 및 대향 전극을 형성하는 단계를 더 포함할 수 있다.
- [0043] 상기 고굴절률층은 상기 화소 전극에 대응되도록 상기 기판 상에 형성될 수 있다.

[0044] 상기 고굴절률층은 상기 화소 전극보다 작게 형성될 수 있다.

발명의 효과

[0045] 본 발명의 일 실시예에 따르면, 마스크 사용을 최소화하면서 청색광의 발광 특성을 향상시킬 수 있다.

도면의 간단한 설명

[0046] 도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 랑적으로 나타내는 단면도이다.

도 2는 본 발명의 다른 실시예에 따른 유기 발광 표시 장치를 개략적으로 나타내는 단면도이다.

도 3 내지 도 10은 도 2에 도시된 유기 발광 표시 장치의 제조 공정을 개략적으로 도시한 단면도이다.

발명을 실시하기 위한 구체적인 내용

[0047] 이하 첨부된 도면들에 도시된 본 발명에 관한 실시예를 참조하여 본 발명의 구성 및 작용을 상세히 설명한다.

[0048] 도 1을 참조하면, 본 발명의 일 실시예에 따른 유기 발광 표시 장치(100)는 제1기관(10a) 및 제1기관(10a)에 형성된 적색(R), 녹색(G) 및 청색(B) 서브 픽셀 영역들을 포함한다.

[0049] 제1기관(10a)은 투명한 글라스재, 플라스틱재, 또는 금속 호일 등을 사용할 수 있으며, 이에 한정되지 않고 기계적 강도, 열적 안정성, 투명성, 표면 평활성, 취급용이성 및 방수성이 우수한 통상적인 유기 발광 표시 장치에서 사용되는 기관이 사용될 수 있다. 도 1에는 도시되지 않았지만, 상기 제1기관(10a)은 각 서브 픽셀(R, G, B)마다 적어도 하나 이상의 박막 트랜지스터 및/또는 커패시터를 포함할 수 있고, 이러한 박막 트랜지스터 및 커패시터를 이용해 픽셀 회로를 구현할 수 있다.

[0050] 제2기관(10b)은 제1기관(10a)에 구비된 TFT 및 발광 화소 등을 외부 수분, 공기 등으로부터 차단하도록 제1기관(10a) 상에 배치되는 봉지기관일 수 있다. 제2기관(10b)은 제1기관(10a)과 대향되도록 위치하고, 제1기관(10a)과 제2기관(10b)은 그 가장자리를 따라 배치되는 실링부재(미도시)에 의해 서로 접합된다. 제2기관(10b)은 유리 기관 또는 플라스틱 기관 일 수 있다.

[0051] 제1기관(10a) 상면에 불순물 이온이 확산되는 것을 방지하고, 수분이나 외기의 침투를 방지하며, 표면을 평탄화하기 위한 베리어층, 블록킹층, 및/또는 버퍼층과 같은 보조층(11)이 구비될 수 있다. 보조층(11)은 SiO₂ 및/또는 SiN_x 등을 사용하여, PECVD(plasma enhanced chemical vapor deposition)법, APCVD(atmospheric pressure CVD)법, LPCVD(low pressure CVD)법 등 다양한 증착 방법에 의해 형성될 수 있다. SiO₂로 이루어진 보조층(11)은 그 두께가 300 내지 400Å일 수 있다.

[0052] 보조층(11) 상에는 DBR(Distributed Bragg Reflector)층(12)이 형성될 수 있다. DBR층(12)은 제1층(12a)과 제2층(12b)이 적층됨으로써 형성될 수 있다. 제1층(12a)과 제2층(12b)은 서로 굴절률이 상이하다. 예를 들면, 제1층(12a)은 제2층(12b)보다 굴절률이 작을 수 있다. 제1층(12a)은 산화 규소(SiO_x)일 수 있으며, 제2층(12b)은 질화 규소(SiN_x)일 수 있다. 도 1에는 제1층(12a)과 제2층(12b)이 적층되어 있으나, 본 발명은 이에 한정되는 것이 아니며, 제1층(12a)과 제2층(12b)이 서로 교대로 적층되어 세 개 층 이상일 수 있다.

[0053] 보조층(11)과 DBR층(12)은 굴절률이 작은 층(예를 들면, 제1층(12a))과 굴절률이 큰 층(예를 들면, 보조층(11) 및 제2층(12b))이 서로 교대로 배치되기 때문에 이들 간의 굴절률 차이로 인하여 공진 효과가 발생하여 광효율 및 색순도를 향상시킬 수 있다.

[0054] 청색 서브 픽셀 영역(B)에 대응되어 보조층(11)과 DBR층(12) 사이에 고굴절률층(19)이 개재될 수 있다. 바람직하게는 고굴절률층(19)은 보조층(11)과 제1층(12a) 사이에 개재될 수 있다. 고굴절률층(19)은 DBR층(12)의 굴절률보다 더 큰 굴절률을 갖는다. 고굴절률층(19)은 폴리 실리콘으로 이루어질 수 있다.

[0055] 고굴절률층(19)은 청색 서브 픽셀 영역(B)에 대응되도록 배치되며, 청색 화소전극(43B)의 면적보다 작게 형성될 수 있다. 즉, 청색 서브 픽셀 영역(B)의 일부에는 DBR층(12)이 존재하고, 또 다른 일부에는 DBR층(12)과 고굴절률층(19)이 존재하게 되며, DBR층(12) 만이 존재하는 영역(B1)에서는 DBR층(12)에 의해 약공진이 되어 청색광의 휘도를 향상시키고 모아레 현상을 개선할 수 있다. 또한, 고굴절률층(19)이 존재하는 영역(B2)에서는 고굴절률층(19)이 DBR층(12)에 비해 높은 굴절률을 갖기 때문에 청색광의 색재현율이 향상될 수 있다.

[0056] 제1기관(10a) 상부에는 서로 대향된 제1전극(43R, 43G, 43B) 및 제2전극(45)을 구비한다. 상기 제1전극(43R,

43G, 43B)은 적색(R), 녹색(G) 및 청색(B) 서브 픽셀 별로 패터닝될 수 있으며, 애노드 또는 캐소드일 수 있다. 상기 제2전극(45)은 제1전극(43R, 43G, 43B)과 대응하여 캐소드 또는 애노드일 수 있다. 상기 제2전극(45)은 진공증착법이나 스퍼터링법 등을 이용하여 중간층(44R, 44G, 44B) 상부에 형성될 수 있다.

- [0057] 제1기관(10a)의 방향으로 화상이 구현되는 배면 발광형(bottom emission type)일 경우, 제1전극(43R, 43G, 43B)은 투명 전극이 되고, 제2전극(45)은 반사전극이 될 수 있다. 제1전극(43R, 43G, 43B)은 일함수가 높은 IT0, IZO, ZnO, 또는 In_2O_3 등으로 형성하고, 제2전극(45)은 일함수가 작은 금속 즉, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, 또는 이들의 혼합물 또는 합금 등으로 형성할 수 있다.
- [0058] 양면 발광형의 경우, 제1전극(43R, 43G, 43B)과 제2전극(45) 모두를 투명 전극으로 형성할 수 있다.
- [0059] 한편, 전술한 바와 같이 제1기관(10a)이 박막 트랜지스터를 포함할 경우, 서브 픽셀별로 패터닝된 제1전극(43R, 43G, 43B)은 각 서브 픽셀의 박막 트랜지스터에 전기적으로 연결될 수 있다. 그리고, 이때, 제2전극(45)은 모든 서브 픽셀에 걸쳐 서로 연결되어 있는 공통전극으로 형성될 수 있다.
- [0060] 제1기관(10a)이 서브 픽셀별로 박막 트랜지스터를 포함하지 않을 경우 제1전극(43R, 43G, 43B)과 제2전극(45)은 서로 교차되는 스트라이프 패턴으로 패터닝되어 PM(Passive Matrix) 구동할 수 있다.
- [0061] 상기 제1전극(43R, 43G, 43B)과 제2전극(45) 사이에는 중간층(44R, 44G, 44B)이 개재된다. 중간층(44R, 44G, 44B)은 유기 발광층(emissive layer: EML)과, 그 외에 정공 수송층(hole transport layer: HTL), 정공 주입층(hole injection layer: HIL), 전자 수송층(electron transport layer: ETL), 및 전자 주입층(electron injection layer: EIL) 등의 기능층 중 어느 하나 이상의 층이 단일 혹은 복합의 구조로 적층되어 형성될 수 있다.
- [0062] 상기 제1전극(43R, 43G, 43B) 상부에는 상기 제1전극(43R, 43G, 43B)의 상단부 및 측면을 덮는 화소정의막(16)이 형성될 수 있다. 상기 화소정의막은 유기물, 무기물, 또는 유무기물 복합 다층 구조로 형성될 수 있다. 무기물로서는 실리콘 산화물(SiO_2), 실리콘 질화물(SiNx), 실리콘 산화질화물 등의 무기물 중에서 선택된 물질을 사용할 수 있다. 유기물로서는 아크릴(Acryl)계 유기화합물, 폴리아미드, 폴리이미드 등의 유기 절연물질 중 하나일 수 있다.
- [0063] 도 2는 본 발명의 다른 실시예에 따른 유기 발광 표시 장치(1)를 개략적으로 나타내는 단면도이다.
- [0064] 도 2를 참조하면, 본 발명의 일 실시예에 따른 유기 발광 표시 장치(1)는 복수 개의 발광 화소를 포함하는 제1기관(10), 제1기관(10)과 실링을 통해 합작되는 제2기관(미도시)을 포함한다.
- [0065] 제1기관(10)에는 박막트랜지스터(TFT), 유기발광소자(EL), 커패시터(Cost) 등이 형성될 수 있다. 또한, 제1기관(10)은 LTPS(crystalline silicon) 기관, 유리 기관 또는 플라스틱 기관 등일 수 있다.
- [0066] 제2기관(미도시)은 제1기관(10)에 구비된 TFT 및 발광 화소 등을 외부 수분, 공기 등으로부터 차단하도록 제1기관(10) 상에 배치되는 봉지기관일 수 있다. 제2기관은 제1기관(10)과 대향되도록 위치하고, 제1기관(10)과 제2기관은 그 가장자리를 따라 배치되는 실링부재(미도시)에 의해 서로 접합된다. 제2기관은 유리 기관 또는 플라스틱 기관 일 수 있다.
- [0067] 제1기관(10) 상에는 트랜지스터영역(2), 저장영역(3), 및 발광영역(4)으로 구획될 수 있다. 도 2에 도시된 발광영역(4)은 청색 서브 픽셀 영역을 나타낸다.
- [0068] 제1기관(10) 상면에 불순물 이온이 확산되는 것을 방지하고, 수분이나 외기의 침투를 방지하며, 표면을 평탄화하기 위한 베리어층, 블록킹층, 및/또는 버퍼층과 같은 보조층(11)이 구비될 수 있다. 보조층(11)은 SiO_2 으로 이루어질 수 있다.
- [0069] 트랜지스터영역(2)에는 구동소자로서 박막트랜지스터(TFT)가 구비된다. 박막트랜지스터(TFT)는 활성층(21), 게이트전극(20) 및 소스/드레인 전극(29, 27)으로 구성된다.
- [0070] 게이트전극(20)은 게이트하부전극(23)과 게이트하부전극(23) 상부에 있는 게이트상부전극(25)으로 구성되고, 이때 게이트하부전극(23)은 투명한 전 도성 물질로 형성될 수 있는데, 구체적으로 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In_2O_3 ; indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide), 및 알루미늄징크옥사이드(AZO; aluminum zinc oxide)을 포함하는 그룹에서 선택된 적어도 하나 이상을 함유할 수 있다.

- [0071] 게이트상부전극(25)은 Mo, MoW, Al계 합금 등과 같은 금속 또는 금속의 합금의 단일층 또는 다층으로 이루어질 수 있다.
- [0072] 게이트전극(20)과 활성층(21) 사이에는 이들 간의 절연을 위한 DBR층(12)이 개재되어 있다. DBR층(12)은 제1층(12a)과 제2층(12b)이 적층됨으로써 형성될 수 있다. 제1층(12a)과 제2층(12b)은 서로 굴절률이 상이하다. 예를 들면, 제1층(12a)은 제2층(12b)보다 굴절률이 작을 수 있다. 제1층(12a)은 산화 규소(SiO_x)일 수 있으며, 제2층(12b)은 질화 규소(SiN_x)일 수 있다. 도 2에는 제1층(12a)과 제2층(12b)이 적층되어 있으나, 본 발명은 이에 한정되는 것이 아니며, 제1층(12a)과 제2층(12b)이 서로 교대로 적층되어 세 개 층 이상일 수 있다.
- [0073] 보조층(11)과 DBR층(12)은 굴절률이 작은 층(예를 들면, 제1층(12a))과 굴절률이 큰 층(예를 들면, 보조층(11) 및 제2층(12b))이 서로 교대로 배치되기 때문에 이들 간의 굴절률 차이로 인하여 공진 효과가 발생하여 광효율 및 색순도를 향상시킬 수 있다.
- [0074] 발광영역(4)인 청색 서브 픽셀 영역에 대응되어 보조층(11)과 DBR층(12) 사이에 고굴절률층(19)이 개재될 수 있다. 바람직하게는 고굴절률층(19)은 보조층(11)과 제1층(12a) 사이에 개재될 수 있다. 고굴절률층(19)은 DBR층(12)의 굴절률보다 더 큰 굴절률을 갖는다. 고굴절률층(19)은 박막트랜지스터(TFT)의 활성층(21)과 동일한 층에 형성될 수 있다. 고굴절률층(19)은 활성층(21)과 같은 폴리 실리콘으로 이루어질 수 있다.
- [0075] 고굴절률층(19)은 상기 청색 서브 픽셀 영역에 대응되도록 배치되며, 청색 화소전극(43B)의 면적보다 작게 형성될 수 있다. 즉, 발광영역(4)인 청색 서브 픽셀 영역의 일부에는 DBR층(12)이 존재하고, 또 다른 일부에는 DBR층(12)과 고굴절률층(19)이 존재하게 되며, DBR층(12) 만이 존재하는 영역에서는 DBR층(12)에 의해 약공진이 되어 청색광의 휘도를 향상시키고 모아레 현상을 개선할 수 있다. 또한, 고굴절률층(19)이 존재하는 영역에서는 고굴절률층(19)이 DBR층(12)에 비해 높은 굴절률을 갖기 때문에 청색광의 색재현율이 향상될 수 있다.
- [0076] 활성층(21)의 양쪽 가장자리에는 고농도의 불순물이 도핑된 소스/드레인 영역(21s/21d)이 형성되어 있으며, 이들은 상기 소스/드레인 전극(29/27)에 각각 연결되어 있다.
- [0077] 저장영역(3)에는 커패시터(Cst)가 구비된다. 커패시터(Cst)는 커패시터하부전극(31) 및 커패시터상부전극(33)으로 이루어지며, 이들 사이에 DBR층(12)이 개재된다.
- [0078] 커패시터하부전극(31)은 박막트랜지스터(TFT)의 활성층(21)과 동일한 층에 형성될 수 있다. 커패시터하부전극(31)은 반도체 물질로 이루어지며, 불순물이 도핑되어 있어 전기전도성이 향상된다.
- [0079] 한편, 커패시터상부전극(33)은 박막트랜지스터(TFT)의 게이트하부전극(23), 및 유기발광소자(EL)의 화소전극(43B)과 동일한 층에 형성될 수 있다. 즉, 커패시터상부전극(33)은 게이트하부전극(23)과 같이 투명한 전도성 물질로 형성될 수 있다.
- [0080] 발광영역(4)에는 유기발광소자(EL)가 구비된다. 유기발광소자(EL)는 박막트랜지스터(TFT)의 소스/드레인 전극(29/27) 중 하나와 접촉된 화소전극(43B), 화소전극(43B)과 마주보도록 형성된 대향전극(45) 및 그 사이에 개재된 중간층(44B)으로 구성된다. 화소전극(43B)은 투명한 전도성 물질로 형성되며, 박막트랜지스터(TFT)의 게이트하부전극(23) 등과 동일한 층에 동일한 물질로 형성될 수 있다.
- [0081] 도 3 내지 도 10은 도 2에 도시된 유기 발광 표시 장치(1)의 제조공정을 개략적으로 나타내는 단면도이다. 이하에서는 도 1에 도시된 유기 발광 표시 장치(1)의 제조공정을 개략적으로 설명한다.
- [0082] 먼저, 도 2에 도시된 바와 같이, 제1기판(10) 상부에 보조층(11)을 형성한다. 예를 들면, 제1기판(10)은 SiO_2 를 주성분으로 하는 투명 재질의 글라스재로 형성될 수 있다. 제1기판(10)은 반드시 이에 한정되는 것은 아니며 투명한 플라스틱 재 또는 금속 재 등, 다양한 재질의 기판을 이용할 수 있다.
- [0083] 한편, 제1기판(10) 상면에 불순물 이온이 확산되는 것을 방지하고, 수분이나 외기의 침투를 방지하며, 표면을 평탄화하기 위한 베리어층, 블록킹층, 및/또는 버퍼층과 같은 보조층(11)이 구비될 수 있다. 보조층(11)은 SiO_2 및/또는 SiN_x 등을 사용하여, PECVD(plasma enhanced chemical vapor deposition)법, APCVD(atmospheric pressure CVD)법, LPCVD(low pressure CVD)법 등 다양한 증착 방법에 의해 형성될 수 있다.
- [0084] 다음으로 도 3에 도시된 바와 같이, 보조층(11) 상부에 고굴절률층(19), 박막트랜지스터(TFT)의 활성층(21), 및 커패시터하부전극(31)을 형성한다. 상세히, 보조층(11) 상부에 비정질 실리콘층(미도시)을 먼저 증착한 후 이를 결정화함으로써 다결정 실리콘층(미도시)을 형성한다. 비정질 실리콘은 RTA(rapid thermal annealing)법,

SPC(solid phase crystallization)법, ELA(excimer laser annealing)법, MIC(metal induced crystallization)법, MILC(metal induced lateral crystallization)법, SLS(sequential lateral solidification)법 등 다양한 방법에 의해 결정화될 수 있다. 그리고, 이와 같이 다결정 실리콘층은 제1마스크(미도시)를 사용한 마스크 공정에 의해, 고굴절률층(19), 박막트랜지스터(TFT)의 활성층(21) 및 커패시터하부전극(31)으로 패터닝된다.

- [0085] 본 실시예에서는, 활성층(21)과 커패시터하부전극(31)이 분리 형성되었으나, 활성층(21)과 커패시터하부전극(31)을 일체로 형성할 수도 있다.
- [0086] 다음으로, 도 4에 도시된 바와 같이, 고굴절률층(19), 활성층(21), 및 커패시터하부전극(31)이 형성된 제1기판(10)의 전면에서 DBR층(12), 제1도전층(13) 및 제2도전층(15)을 순차로 형성한다.
- [0087] DBR층(12)은 제1층(12a)과 제2층(12b)이 적층됨으로써 형성된다. 제1층(12a)과 제2층(12b)은 서로 굴절률이 상이하다. 예를 들면, 제1층(12a)은 제2층(12b)보다 굴절률이 작을 수 있다. 제1층(12a)은 산화 규소(SiO_x)일 수 있으며, 제2층(12b)은 질화 규소(SiN_x)일 수 있다. 도 1에는 제1층(12a)과 제2층(12b)이 적층되어 있으나, 본 발명은 이에 한정되는 것이 아니며, 제1층(12a)과 제2층(12b)이 서로 교대로 적층되어 세 개 층 이상일 수 있다.
- [0088] DBR층(12)은 굴절률이 작은 층(예를 들면, 제1층(12a))과 굴절률이 큰 층(예를 들면, 제2층(12b))이 서로 교대로 배치되기 때문에 이들 간의 굴절률 차이로 인하여 공진 효과가 발생하여 광효율 및 색순도를 향상시킬 수 있다.
- [0089] DBR층(12)은 PECVD법, APCVD법, LPCVD법 등의 방법으로 증착할 수 있다. DBR층(12)은 박막트랜지스터(TFT)의 활성층(21)과 게이트전극(20) 사이에 개재되어 박막트랜지스터(TFT)의 게이트 절연막 역할을 하며, 커패시터상부전극(33)과 커패시터하부전극(31) 사이에 개재되어 커패시터(Cst)의 유전체층 역할을 할 수 있다.
- [0090] 제1도전층(13)은 ITO , IZO , ZnO , 또는 In_2O_3 와 같은 투명 물질 가운데 선택된 하나 이상의 물질을 포함할 수 있다. 추후 상기 제1도전층(13)은 화소전극(43B), 게이트하부전극(23), 커패시터상부전극(33), 및 패드하부전극(53)으로 패터닝 될 수 있다.
- [0091] 한편, 제2도전층(15)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, Mo, Ti, W, MoW, Cu 가운데 선택된 하나 이상의 물질을 포함할 수 있다. 바람직하게, 제2도전층(15)은 Mo - Al - Mo의 3층 구조로 형성될 수도 있다. 추후 제2도전층(15)은 게이트상부전극(25)으로 패터닝 될 수 있다.
- [0092] 그러나 이에 한정되지 않고, 제1도전층(13)은 제2도전층(15)에 비해 내부식성이 좋은 물질을 포함하며, 제2도전층(15)은 제1도전층(13)에 비해 저항이 작아 전류가 잘 흐르는 물질을 포함한다면 본 발명의 일 실시예들을 만족한다.
- [0093] 고굴절률층(19)은 청색 서브 픽셀 영역인 발광영역(4)에 대응하여 보조층(11)과 DBR층(12) 사이에 개재된다. 바람직하게는 고굴절률층(19)은 보조층(11)과 제1층(12a) 사이에 개재될 수 있다. 고굴절률층(19)은 DBR층(12)의 굴절률보다 더 큰 굴절률을 갖는다. 상술한 바와 같이 고굴절률층(19)은 활성층(21)과 동일한 층 상에 형성되며 폴리 실리콘으로 이루어질 수 있다.
- [0094] 고굴절률층(19)은 청색 서브 픽셀 영역인 발광영역(4)에 대응되도록 배치되며, 청색 화소전극(43B)의 면적보다 작게 형성될 수 있다. 즉, 발광영역(4)의 일부에는 DBR층(12)이 존재하고, 또 다른 일부에는 DBR층(12)과 고굴절률층(19)이 존재하게 되며, DBR층(12) 만이 존재하는 영역에서는 DBR층(12)에 의해 약공진이 되어 청색광의 휘도를 향상시키고 모아레 현상을 개선할 수 있다. 또한, 고굴절률층(19)이 존재하는 영역에서는 고굴절률층(19)이 DBR층(12)에 비해 높은 굴절률을 갖기 때문에 청색광의 색재현율이 향상될 수 있다.
- [0095] 다음으로, 도 5에 도시된 바와 같이, 제1기판(10) 상에 게이트전극(20)과, 제1전극유닛(40)과 제2전극유닛(30)을 각각 형성한다.
- [0096] 상세히, 제1기판(10) 전면에서 차례로 적층된, 제1도전층(13) 및 제2도전층(15)은 제2마스크(미도시)를 사용한 마스크 공정에 의해 패터닝된다.
- [0097] 이때, 트랜지스터영역(2)에는 활성층(21) 상부에 게이트전극(20)이 형성되고, 게이트전극(20)은 제1도전층(13)의 일부로 형성된 게이트하부전극(23)과 제2도전층(15)의 일부로 형성된 게이트상부전극(25)을 포함한다.
- [0098] 여기서, 게이트전극(20)은 활성층(21)의 중앙에 대응하도록 형성되며, 게이트전극(20)을 셀프 얼라인(self align) 마스크로 하여 활성층(21)으로 n형 또는 p형의 불순물을 도핑하여 게이트전극(20)의 양측에 대응하는 활

성층(21)의 가장자리에 소스/드레인 영역(21s/21d)과 이들 사이의 채널영역(21c)을 형성한다. 여기서 불순물은 보론(B) 이온 또는 인(P) 이온일 수 있다.

- [0099] 저장영역(3)에는 추후 커패시터상부전극(33)을 형성하기 위한 제2전극유닛(30)이 커패시터하부전극(31) 상부에 형성되고, 발광영역(4)에는 추후 화소전극(43B)을 형성하기 위한 제1전극유닛(40)이 형성된다.
- [0100] 다음으로, 도 6에 도시된 바와 같이, 게이트전극(20)이 형성된 제1기판(10)의 전면에 층간절연막(14)을 증착한다.
- [0101] 상기 층간절연막(14)은 폴리이미드, 폴리아마이드, 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 유기 절연 물질로 스핀 코팅 등의 방법으로 형성된다. 층간절연막(14)은 충분한 두께로 형성되어, 예컨대 전술한 DBR층(12)보다 두껍게 형성되어, 박막트랜지스터(TFT)의 게이트전극(20)과 소스/드레인 전극(29/27) 사이의 절연시킨다. 한편, 층간절연막(14)은 상기와 같은 유기 절연 물질뿐만 아니라, 전술한 DBR층(12)과 같은 무기 절연 물질로 형성될 수 있으며, 유기 절연 물질과 무기절연 물질을 교번하여 형성할 수도 있다.
- [0102] 다음으로, 도 7에 도시된 바와 같이, 층간절연막(14)을 패터닝하여 제1 및 제3전극유닛(30, 40)을 노출하는 개구들(H3, H4, H5)과 활성층(21)의 소스/드레인 영역(21s/21d)의 일부를 노출하는 콘택홀들(H1, H2)를 형성한다.
- [0103] 상세히, 상기 층간절연막(14)은 제3마스크(미도시)를 사용한 마스크 공정에 의해 패터닝됨으로써 콘택홀들, 개구들(H1, H2, H3, H4, H5)을 형성한다. 여기서, 콘택홀들(H1, H2)은 소스/드레인 영역(21s/21d)의 일부를 각각 노출시키고, 제3개구(H3) 및 제4개구(H4)는 제1전극유닛(40)의 적어도 일부를 노출시킨다. 상기 제5개구(H5)는 제2전극유닛(30)의 적어도 일부를 노출시킨다.
- [0104] 다음으로, 도 8에 도시된 바와 같이, 층간절연막(14)을 덮도록 제1기판(10) 전면에 제3도전층(17)을 증착한다.
- [0105] 상기 제3도전층(17)은 전술한 제1 또는 제2도전층(13, 15)과 동일한 도전 물질 가운데 선택할 수 있으며, 이에 한정되지 않고 다양한 도전 물질들로 형성될 수 있다. 또한, 상기 도전 물질은 전술한 콘택홀들, 개구들(H1, H2, H3, H4, H5) 사이를 충전할 수 있을 정도로 충분한 두께로 증착된다.
- [0106] 다음으로, 도 9에 도시된 바와 같이, 제3도전층(도 8의 17 참조)을 패터닝하여, 소스/드레인 전극(29/27), 화소전극(43B), 및 커패시터상부전극(33)을 각각 형성한다.
- [0107] 상세히, 상기 제3도전층(도 8의 17 참조)을 제4마스크(미도시)를 사용한 마스크 공정에 의해 패터닝하여 소스/드레인 전극(29/27)을 형성한다.
- [0108] 여기서, 소스/드레인 전극(29/27) 중 하나의 전극(본 실시예의 경우 드레인전극(27))은 화소전극(43B)이 형성될 제1전극유닛(도 7의 40 참조)의 상부 제2도전층(15)의 가장자리 영역의 제3개구(H3)를 통하여 화소전극(43B)과 접속하도록 형성된다.
- [0109] 한편, 소스/드레인 전극(29/27)을 형성함과 동시에 화소전극(43B) 및 커패시터상부전극(33)을 각각 형성한다. 그러나 본 발명은 이에 한정되지 않고, 소스/드레인 전극(29/27)을 형성한 후 추가 식각에 의해 화소전극(43B) 및 커패시터상부전극(33)을 각각 형성할 수도 있다. 상세히, 제1전극유닛(도 7의 40 참조)은 제4개구(H4)에 의해 노출된 상부 제2도전층(15)을 제거하여 화소전극(43B)을 형성한다. 그리고, 상기 제3전극유닛(도 7의 30 참조)은 제3개구(H3)에 의해 노출된 상부 제2도전층(15)을 제거하여 커패시터상부전극(33)을 형성한다.
- [0110] 그리고, 게이트하부전극(23), 커패시터상부전극(33) 및 화소전극(43B)은 동일 물질로 형성된다.
- [0111] 여기서, 상기 제5개구(H5)를 통해 n형 또는 p형의 불순물을 주입하여 커패시터하부전극(31)을 도핑할 수 있다. 상기 도핑 시 주입되는 불순물은 상기 활성층(21)의 도핑 시 사용된 것과 동일 또는 상이할 수 있다.
- [0112] 다음으로, 도 10에 도시된 바와 같이, 제1기판(10) 상에 화소정의막(pixel define layer: PDL)(16)을 형성한다.
- [0113] 상세히, 화소전극(43B), 소스/드레인 전극(29/27), 및 커패시터상부전극(33)이 형성된 제1기판(10) 전면에 화소정의막(16)을 증착한다. 이때 상기 화소정의막(16)은 폴리이미드, 폴리아마이드, 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 유기 절연 물질로 스핀 코팅 등의 방법으로 형성될 수 있다. 한편, 상기 화소정의막(16)은 상기와 같은 유기 절연 물질뿐만 아니라, SiO₂, SiNx, Al₂O₃, CuOx, Tb₄O₇, Y₂O₃, Nb₂O₅, Pr₂O₃, TiOx 등에서 선택된 무기 절연 물질로 형성될 수 있음은 물론이다. 또한 상기 화소정의

막(16)은 유기 절연 물질과 무기 절연 물질이 교번하는 다층 구조로 형성될 수도 있다.


- [0114] 화소정의막(16)은 제5 마스크(미도시)를 사용한 마스크 공정에 의해 패터닝하여 화소전극(43B)의 중앙부가 노출 되도록 제6개구(H6)를 형성함으로써, 픽셀을 정의하게 된다.
- [0115] 이후 도 2에 도시된 바와 같이, 화소전극(43B)을 노출하는 제6개구(H6)에 발광층을 포함하는 중간층(44B) 및 대향전극(45)을 형성한다.
- [0116] 중간층(44B)은 유기 발광층(emissive layer: EML)과, 그 외에 정공 수송층(hole transport layer: HTL), 정공 주입층(hole injection layer: HIL), 전자 수송층(electron transport layer: ETL), 및 전자 주입층(electron injection layer: EIL) 등의 기능층 중 어느 하나 이상의 층이 단일 혹은 복합의 구조로 적층되어 형성될 수 있다.
- [0117] 상기 유기 발광층은 저분자 또는 고분자 유기물로 구비될 수 있다.
- [0118] 유기 발광층이 저분자 유기물로 형성되는 경우, 중간층(44B)은 유기 발광층을 중심으로 화소전극(43B)의 방향으로 정공 수송층 및 정공 주입층 등이 적층되고, 대향전극(45) 방향으로 전자 수송층 및 전자 주입층 등이 적층된다. 이외에도 필요에 따라 다양한 층들이 적층될 수 있다. 이때, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N, N'-디(나프탈렌-1-일)-N, N'-디페닐-벤지딘(NPB; N, N'-Di(naphthalene-1-yl)-N, N'-diphenyl-benzidine), 트리스-8-하이드록시퀴놀린 알루미늄(Alq₃; tris-8-hydroxyquinoline aluminum) 등을 비롯하여 다양하게 적용 가능하다.
- [0119] 한편, 유기 발광층이 고분자 유기물로 형성되는 경우에는, 중간층(44B)은 유기 발광층을 중심으로 화소전극(43B) 방향으로 정공 수송층만이 포함될 수 있다. 정공 수송층은 폴리에틸렌 디히드록시티오펜(PEDOT: poly(3,4-ethylenedioxythiophene)이나, 폴리아닐린(PANI: polyaniline) 등을 사용하여 잉크젯 프린팅이나 스핀 코팅의 방법에 의해 화소전극(43B) 상부에 형성할 수 있다. 이때 사용 가능한 유기 재료로 PPV(polyphenylene vinylene)계 및 폴리플루오렌(Polyfluorene)계 등의 고분자 유기물을 사용할 수 있으며, 잉크젯 프린팅이나 스핀 코팅 또는 레이저를 이용한 열전사 방식 등의 통상의 방법으로 컬러 패턴을 형성할 수 있다.
- [0120] 상기 대향전극(45)은 제1기판(10) 전면에 증착되어 공통 전극으로 형성될 수 있다. 본 실시예에 따른 유기 발광 표시 장치(1)의 경우, 화소전극(43B)은 애노드 전극으로 사용되고, 대향전극(45)은 캐소드 전극으로 사용된다. 물론 전극의 극성은 반대로 적용될 수 있음은 물론이다.
- [0121] 유기 발광 표시 장치(1)가 제1기판(10)의 방향으로 화상이 구현되는 배면 발광형(bottom emission type)의 경우, 화소전극(43B)은 투명전극이 되고 대향전극(45)은 반사 전극이 된다. 이때 반사 전극은 일함수가 적은 금속, 예를 들자면, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, LiF/Ca, LiF/Al, 또는 이들의 화합물을 얇게 증착하여 형성할 수 있다.
- [0122] 진술된 유기 발광 표시 장치를 형성하기 위한 각 마스크 공정 시 적층막의 제거는 건식 식각 또는 습식 식각으로 수행될 수 있다.
- [0123] 본 발명의 실시예에 따른 배면 발광 표시 장치 및 그 제조 방법에 의하면, DBR층(12)에 의해 공진 구조를 구현하고, 특히 청색 서브 픽셀 영역보다 작게 형성된 고굴절률층(19)에 의해 휘도, 색재현율 등 청색광의 광특성을 향상시킬 수 있다. 또한 이와 같은 구조를 5개의 마스크를 사용하여 구현함으로써 유기 발광 표시 장치의 제조 공정을 단순화하고 생산 비용을 절감시킬 수 있다.
- [0124] 한편, 전술한 실시예에서는 유기 발광 표시 장치를 예로 설명하였으나, 본 발명은 이에 한정되지 않고 액정 표시 장치를 비롯한 다양한 표시 소자를 사용할 수 있음은 물론이다.
- [0125] 또한, 본 발명에 따른 실시예를 설명하기 위한 도면에는 하나의 TFT와 하나의 커패시터만 도시되어 있으나, 이는 설명의 편의를 위한 것일 뿐, 본 발명은 이에 한정되지 않으며, 본 발명에 따른 마스크 공정을 늘리지 않는 한, 복수 개의 TFT와 복수 개의 커패시터가 포함될 수 있음은 물론이다.
- [0126] 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

부호의 설명


[0127]	1, 100: 유기 발광 표시 장치	29/27: 소스/드레인전극
	2: 트랜지스터영역	3: 저장영역
	4: 발광영역	
	10: 제1기판	11: 보조층
	12: DBR층	13: 제1도전층
	14: 층간 절연막	15: 제2도전층
	16: 화소 정의막	17: 제3도전층
	20: 게이트 전극	21: 활성층
	23: 게이트 하부전극	25: 게이트 상부전극
	30: 제3전극유닛	31: 커패시터 하부전극
	33: 커패시터 상부전극	40: 제1전극유닛
	43: 화소전극	44: 중간층
	45: 대향 전극	19: 고굴절률층

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7




도면8



도면9



도면10



专利名称(译)	有机发光显示器和制造有机发光显示器的方法		
公开(公告)号	KR101901832B1	公开(公告)日	2018-09-28
申请号	KR1020110134464	申请日	2011-12-14
[标]申请(专利权)人(译)	三星显示有限公司		
申请(专利权)人(译)	三星显示器有限公司		
当前申请(专利权)人(译)	三星显示器有限公司		
[标]发明人	CHOI JONG HYUN 최중현 LEE DONG HYUN 이동현 LEE DAE WOO 이대우 JIN SEONG HYUN 진성현 JIN GUANG HAI 김광해		
发明人	최중현 이동현 이대우 진성현 김광해		
IPC分类号	H01L51/50 H05B33/22		
CPC分类号	H01L51/5265 H01L51/5275 H01L27/3211 H01L27/1259 H01L27/3262 H01L27/3265 H01L2227/323 H01L51/56 H01L27/3218 H01L27/3246 H01L27/3248 H01L51/0023 H01L51/5271		
其他公开文献	KR1020130067668A		
外部链接	Espacenet		

摘要(译)

用途：提供一种有机发光显示装置及其制造方法，通过减少掩模使用来改善蓝光的发光性能。结构：像素电极具有红色，绿色和蓝色子像素。DBR（分布布拉格反射器）层（12）布置在基板和像素电极之间。高折射率层（19）布置在基板和DBR层之间。中间层包括发光层。在中间层上形成相对电极（45）。

