



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2019년05월15일
(11) 등록번호 10-1978798
(24) 등록일자 2019년05월09일

(51) 국제특허분류(Int. Cl.)
G09G 3/30 (2006.01) H01L 51/50 (2006.01)
(21) 출원번호 10-2012-0141449
(22) 출원일자 2012년12월06일
심사청구일자 2017년11월29일
(65) 공개번호 10-2014-0073322
(43) 공개일자 2014년06월16일
(56) 선행기술조사문헌
KR1020110078387 A*
JP2009080252 A*
KR100902245 B1*
*는 심사관에 의하여 인용된 문헌

(73) 특허권자
엘지디스플레이 주식회사
서울특별시 영등포구 여의대로 128(여의도동)
(72) 발명자
우동균
경기도 파주시 책향기로 407, 705동 705호(동패동, 숲속길마을월드메르디앙센트럴파크)
(74) 대리인
네이트특허법인

전체 청구항 수 : 총 7 항

심사관 : 이승민

(54) 발명의 명칭 온도보상회로를 포함하는 유기발광 표시장치


(57) 요약

본 발명은 유기발광 표시장치를 공개한다. 보다 상세하게는, 본 발명은 문턱전압 보상구조의 화소를 구비한 표시패널의 온도변화에 따른 휘도저하 문제를 개선한 온도보상회로를 포함하는 유기발광 표시장치에 관한 것이다.

본 발명의 실시예에 따른 유기발광 표시장치는, 표시패널과, 이에 스캔신호를 공급하는 스캔구동부 및 데이터신호를 공급하는 데이터구동부와, 표시패널에 제어신호를 공급하는 제어신호 공급부와, 표시패널에 기준전압을 공급하는 기준전압 공급부, 그리고, 표시패널의 온도변화에 대응하여 제1 기준전압 또는 데이터신호 중, 어느 하나에 대한 전압레벨을 보상하는 보상회로부를 포함한다.

이에 따라, 본 발명은 표시패널의 온도 변화를 감지하고 각 화소에 공급되는 기준전압 또는 데이터신호를 보상하는 보상회로를 구비함으로써, 온도 변화에 의한 화질저하 문제를 개선할 수 있는 효과가 있다.

대표도 - 도5



명세서

청구범위

청구항 1

복수의 화소가 정의된 표시패널;

상기 표시패널에 스캔신호를 공급하는 스캔구동부 및 데이터신호를 공급하는 데이터구동부;

상기 표시패널에 제어신호를 공급하는 제어신호 공급부;

상기 표시패널에 제 1 기준전압 및 제 2 기준전압을 공급하는 기준전압 공급부; 및

상기 표시패널의 온도변화에 대응하여, 상기 제1 기준전압 또는 상기 데이터신호 중, 어느 하나에 대한 전압레벨을 보상하는 보상회로부를 포함하고,

상기 제어신호는 적어도 제1초기화 신호, 제2초기화 신호, EM신호 및 SEN 신호를 포함하며, 상기 제1초기화 신호는 초기 구간 및 샘플링 구간 동안 인가되는 유기발광 표시장치.

청구항 2

제 1 항에 있어서,

상기 보상회로부는,

상기 제1 기준전압 또는 데이터신호의 전압원에 연결되는 써미스터 및

상기 써미스터와 연결되는 접지된 풀-다운 저항을 포함하고,

상기 써미스터 및 풀-다운 저항 사이의 분압된 전압을 보상된 제1 기준전압 또는 데이터신호로서 상기 표시패널에 출력하는 것을 특징으로 하는 유기발광 표시장치.

청구항 3

제 1 항에 있어서,

상기 보상회로부는,

상기 제1 기준전압 또는 데이터신호의 전압원에 연결되는 풀-업 저항 및

상기 풀-업 저항과 연결되는 접지된 써미스터를 포함하고,

상기 풀-업 저항 및 써미스터 사이의 분압된 전압을 보상된 제1 기준전압 또는 데이터신호로서 상기 표시패널에 출력하는 것을 특징으로 하는 유기발광 표시장치.

청구항 4

제 2 항 및 제 3 항 중, 어느 하나의 항에 있어서,

상기 써미스터는, 포지티브 형 또는 네가티브 형 중 어느 하나인 것을 특징으로 하는 유기발광 표시장치.

청구항 5

삭제

청구항 6

제 1 항에 있어서,

상기 복수의 화소는,

유기전계 발광다이오드;

게이트 전극에 상기 제1 초기화 신호가 인가되고, 소스 전극에 상기 제1 기준전압이 인가되며, 드레인 전극이 제1 노드에 연결되는 제1 박막 트랜지스터;

게이트 전극에 상기 제2 초기화 신호가 인가되고, 소스전극에 상기 제2 기준전압이 인가되며, 드레인 전극이 제2 노드와 연결되는 제2 박막 트랜지스터;

게이트 전극에 상기 SEN신호가 인가되고, 소스 및 드레인전극이 각각 제3 노드 및 상기 제2 노드에 연결되는 제3 박막 트랜지스터;

게이트 전극에 상기 스캔신호가 인가되고, 소스전극에 데이터신호가 인가되며, 드레인 전극이 상기 제1 노드에 연결되는 제4 박막트랜지스터;

게이트 전극에 상기 EM신호가 인가되고, 소스전극이 상기 제3 노드에 연결되며, 드레인전극이 상기 유기전계 발광다이오드에 연결되는 제5 박막트랜지스터;

게이트 전극이 상기 제2 노드에 연결되고, 소스전극에 전원전압이 인가되며, 드레인 전극이 상기 제3 노드와 연결되는 구동 박막트랜지스터;

양 전극이 각각 상기 제1 노드 및 제2 노드에 연결되는 제1 캐패시터; 및

일 전극이 상기 제1 노드에 연결되고, 타 전극에 전원전압이 인가되는 제2 캐패시터

를 포함하는 것을 특징으로 하는 유기발광 표시장치.

청구항 7

제 6 항에 있어서,

상기 유기전계 발광다이오드에 흐르는 전류 IOLED는,

상기 구동 박막트랜지스터의 게이트-소스간 전압을 V_{gs} , 문턱전압을 V_{th} , 특성값을 $K = \mu \times C_{ox} \times W/L$ 이라 하고, 전원전압을 ELVDD, 데이터신호를 VDATA, 제1 기준전압을 Vref1 이라 할 때,

이하의 수학적식,

$$\begin{aligned} IOLED &= \frac{1}{2} k (V_{gs} - |V_{th}|)^2 \\ &= \frac{1}{2} k (ELVDD - ELVDD + |V_{th}| + VDATA - V_{ref1} - |V_{th}|)^2 \\ &= \frac{1}{2} k (VDATA - V_{ref1})^2 \end{aligned}$$

을 만족하는 것을 특징으로 하는 유기발광 표시장치.

청구항 8

제 1 항에 있어서,

상기 보상회로부는,

상기 기준전압 공급부 또는 상기 데이터 구동부 중, 어느 하나에 실장되는 것을 특징으로 하는 유기발광 표시장치.

발명의 설명

기술 분야

본 발명은 유기발광 표시장치에 관한 것으로, 특히 문턱전압 보상구조의 화소를 구비한 표시패널의 온도변화에 따른 휘도저하 문제를 개선한 온도보상회로를 포함하는 유기발광 표시장치에 관한 것이다.

[0001]

배경 기술

- [0002] 유기발광 표시장치(Organic Light-Emitting Diode Display device)는, 표시패널에 구비되는 유기전계 발광다이오드가 높은 휘도와 낮은 동작 전압 특성을 가지며, 또한 스스로 빛을 내는 자체발광형이기 때문에 명암대비(contrast ratio)가 크고, 초박형 표시장치의 구현이 가능하다는 장점이 있어 차세대 표시장치로 각광받고 있다.
- [0003] 도 1은 종래의 유기발광 표시장치의 일 화소에 대한 등가 회로도를 나타낸 도면이다.
- [0004] 도시된 바와 같이, 유기발광 표시장치는 스캔신호(SCAN)배선 및 데이터 신호(VDATA)배선이 교차 형성되고, 이와 소정간격 이격되어 전원전압(ELVDD)을 공급하는 배선이 형성되어, 하나의 화소(PX)을 정의한다.
- [0005] 또한, 스캔신호(SCAN)에 대응하여 데이터 신호(VDATA)를 제1 노드(N1)에 인가하는 스위칭 박막트랜지스터(SWT)와, 소스전극에 구동전압(ELVDD)을 인가받으며, 제1 노드(N1)에 인가된 전압에 따라 드레인 전류를 유기전계 발광다이오드(Organic Light-Emitting Diode)(EL)에 인가하는 구동 박막트랜지스터(DT)와, 구동 박막트랜지스터(DT)의 게이트 전극에 인가되는 전압을 1 프레임동안 유지시키는 캐패시터(C1)를 포함한다.
- [0006] 그리고, 유기전계 발광다이오드(EL)는 구동 박막트랜지스터(DT)의 드레인전극에 애노드전극이 접속되며, 캐소드 전극이 접지(ELVSS)되며, 캐소드전극과 애노드전극사이에 형성되는 유기발광층을 포함한다. 전술한 유기발광층은 정공수송층, 발광층 및 전자수송층으로 구성될 수 있다.
- [0007] 전술한 유기발광 표시장치는 구동 트랜지스터(DT)에 의해 유기전계 발광다이오드에 흐르는 전류의 양을 조절하여 영상의 계조를 표시하는 것으로, 구동 박막트랜지스터(DT)의 특성에 의해 화질이 결정된다.
- [0008] 그러나, 하나의 표시패널 내에서도 각 화소간 구동 박막트랜지스터간 문턱전압의 특성이 다르며, 각 유기전계 발광다이오드(EL)들에 흐르는 전류량에 편차가 있어 화상의 품질이 저하되는 문제가 발생하게 된다. 이러한 문제를 개선하기 위해, 도 2에 도시된 바와 같이 기준전압(Vref)을 인가하는 하나이상의 샘플링 박막트랜지스터(SPT)를 추가하여 구동 박막트랜지스터의 문턱전압을 센싱하고, 구동 트랜지스터의 드레인 전류에 센싱된 문턱전압 성분을 제거함으로써 문턱전압 편차를 보상하는 화소구조가 제안되었다.
- [0009] 그러나, 전술한 전압보상 구조는 화소들간 문턱전압의 편차만을 보상할 뿐, 표시패널의 온도변화에 따른 휘도 및 구동효율 저하문제를 해결할 수 없다는 한계가 있다.
- [0010] 도 3a 및 도 3b는 종래의 유기발광 표시장치의 온도에 따른 휘도 변화 및 구동효율 변화를 그래프로 나타낸 도면이다.
- [0011] 도시된 바와 같이, 종래의 유기발광 표시장치는 각 R,G,B,W 색상별로 온도에 따른 서로 다른 휘도변화 특성을 가지며, 또한 온도에 따라 유기전계 발광다이오드에 흐르는 전류당 휘도값도 서로 다른 특성을 갖게 된다. 통상적으로 표시패널의 온도가 올라갈수록 그 면적당 휘도가 저하된다. 일 예로서, 적색화소(R)의 경우 25℃에서 약 36 cd/m²의 밝기를 가지며, 온도 상승에 따라 45℃에서는 약 30 cd/m²의 밝기를 구현하게 된다. 또한, 적색화소(R)의 구동효율은 25℃에서 약 9 cd/A의 밝기를 가지며, 45℃에서는 약 8 cd/A가 된다.
- [0012] 따라서, 표시패널의 온도변화는 화상의 품질을 떨어뜨리는 주요한 원인이 된다.

발명의 내용

해결하려는 과제

- [0013] 본 발명은 전술한 문제를 해결하기 위해 안출된 것으로, 유기전계 발광다이오드를 구비하는 유기발광 표시장치의 온도 변화에 따른 화질저하 문제를 개선하는 데 그 목적이 있다.

과제의 해결 수단

- [0014] 전술한 목적을 달성하기 위해, 본 발명의 실시예에 따른 유기발광 표시장치는, 복수의 화소가 정의된 표시패널; 상기 표시패널에 스캔신호를 공급하는 스캔구동부 및 데이터신호를 공급하는 데이터구동부; 상기 표시패널에 제어신호를 공급하는 제어신호 공급부; 상기 표시패널에 기준전압을 공급하는 기준전압 공급부; 및 상기 표시패널의 온도변화에 대응하여, 상기 제1 기준전압 또는 상기 데이터신호 중, 어느 하나에 대한 전압레벨을 보상하는 보상회로부를 포함한다.

- [0015] 상기 보상회로부는, 상기 제1 기준전압 또는 데이터신호의 전압원에 연결되는 써미스터 및 상기 써미스터와 연결되는 접지된 풀-다운 저항을 포함하고, 상기 써미스터 및 풀-다운 저항 사이의 분압된 전압을 보상된 제1 기준전압 또는 데이터신호로서 상기 표시패널에 출력하는 것을 특징으로 한다.
- [0016] 상기 보상회로부는, 상기 제1 기준전압 또는 데이터신호의 전압원에 연결되는 풀-업 저항 및 상기 풀-업 저항과 연결되는 접지된 써미스터를 포함하고, 상기 풀-업 저항 및 써미스터 사이의 분압된 전압을 보상된 제1 기준전압 또는 데이터신호로서 상기 표시패널에 출력하는 것을 특징으로 한다.
- [0017] 상기 써미스터는, 포지티브 형 또는 네가티브 형 중 어느 하나인 것을 특징으로 한다.
- [0018] 상기 제어신호는, 적어도 제1 초기화신호, 제2 초기화신호, EM신호 및 SEN 신호를 포함하는 것을 특징으로 한다.
- [0019] 상기 복수의 화소는, 유기전계 발광다이오드; 게이트 전극에 상기 제1 초기화 신호가 인가되고, 소스 전극에 상기 제1 기준전압이 인가되며, 드레인 전극이 제1 노드에 연결되는 제1 박막 트랜지스터; 게이트 전극에 상기 제2 초기화 신호가 인가되고, 소스전극에 상기 제2 기준전압이 인가되며, 드레인 전극이 제2 노드와 연결되는 제2 박막 트랜지스터; 게이트 전극에 상기 SEN신호가 인가되고, 소스 및 드레인전극이 각각 제3 노드 및 상기 제2 노드에 연결되는 제3 박막 트랜지스터; 게이트 전극에 상기 스캔신호가 인가되고, 소스전극에 데이터신호가 인가되며, 드레인 전극이 상기 제1 노드에 연결되는 제4 박막트랜지스터; 게이트 전극에 상기 EM신호가 인가되고, 소스전극이 상기 제3 노드에 연결되며, 드레인전극이 상기 유기전계 발광다이오드에 연결되는 제5 박막트랜지스터; 게이트 전극이 상기 제2 노드에 연결되고, 소스전극에 전원전압이 인가되며, 드레인 전극이 상기 제3 노드와 연결되는 구동 박막트랜지스터; 양 전극이 각각 상기 제1 노드 및 제2 노드에 연결되는 제1 캐패시터; 및 일 전극이 상기 제1 노드에 연결되고, 타 전극에 전원전압이 인가되는 제2 캐패시터를 포함하는 것을 특징으로 한다.
- [0020] 상기 유기전계 발광다이오드에 흐르는 전류 IOLED는, 상기 구동 박막트랜지스터의 게이트-소스간 전압을 V_{gs} , 문턱전압을 V_{th} , 특성값을 $K = \mu \times C_{ox} \times W/L$ 이라 하고, 전원전압을 ELVDD, 데이터신호를 VDATA, 제1 기준전압을 Vref1 이라 할 때, 이하의 수학적식,
- [0021]
- $$IOLED = \frac{1}{2} k (V_{gs} - |V_{th}|)^2$$
- [0022]
- $$= \frac{1}{2} k (ELVDD - ELVDD + |V_{th}| + VDATA - V_{ref1} - |V_{th}|)^2$$
- [0023]
- $$= \frac{1}{2} k (VDATA - V_{ref1})^2$$
- 을 만족하는 것을 특징으로 한다.
- [0024] 상기 보상회로부는, 상기 기준전압 공급부 또는 상기 데이터 구동부 중, 어느 하나에 실장되는 것을 특징으로 한다.

발명의 효과

- [0025] 본 발명의 실시예에 따른 유기발광 표시장치는 표시패널의 온도 변화를 감지하고 각 화소에 공급되는 기준전압 또는 데이터신호를 보상하는 보상회로를 구비함으로써, 온도 변화에 의한 화질저하 문제를 개선할 수 있는 효과가 있다.

도면의 간단한 설명

- [0026] 도 1은 종래의 유기발광 표시장치의 일 화소에 대한 등가 회로도인 도면이다.
- 도 2는 종래의 전압보상 구조 유기발광 표시장치의 일 화소에 대한 등가 회로도인 도면이다.
- 도 3a 및 도 3b는 종래의 유기발광 표시장치의 온도에 따른 휘도 변화 및 구동효율 변화를 그래프로 나타낸 도면이다.
- 도 4는 본 발명의 실시예에 따른 유기발광 표시장치의 전체 구조를 나타낸 도면이다.
- 도 5는 본 발명의 제1 실시예에 따른 유기발광 표시장치의 일 화소에 대한 등가회로도 및 이와 연결되는 보상회로부의 구조를 나타낸 도면이다.

도 6은 본 발명의 제2 실시예에 따른 유기발광 표시장치의 일 화소에 대한 등가회로도 및 이와 연결되는 보상회로부의 구조를 나타낸 도면이다.

도 7은 본 발명의 제1 및 제2 실시예에 따른 유기발광 표시장치에서 임의의 일 시점에 인가되는 신호들의 파형을 나타낸 도면이다.

도 8a 내지 8c는 신호인가에 따른 각 박막트랜지스터의 전기적 연결상태를 나타내는 도면이다.

도 9는 본 발명의 실시예들에 의한 유기발광 표시장치의 온도에 따른 휘도 변화를 그래프로 나타낸 도면이다.

발명을 실시하기 위한 구체적인 내용

- [0027] 이하, 도면을 참조하여 본 발명의 바람직한 실시예에 따른 유기발광 표시장치의 구동방법을 설명한다. 참고로, 이하의 설명에서는 유기발광 표시장치의 화소 및 구동부는 모두 P-MOS 트랜지스터를 기준으로 설명하였으며, 따라서, 트랜지스터가 턴-온되는 인에이블(enable)전압은 적어도 접지전압(GND)보다 낮거나 인접한 로우레벨(low-level)의 전압을 가리키고, 트랜지스터가 턴-오프되는 디스에이블(disable)전압은 적어도 접지전압(GND)보다 높은 하이레벨(high-level)의 전압을 가리킨다. 따라서, 화소 및 구동부가 N-MOS 트랜지스터로 구현되는 경우, 인에이블 전압 및 디스에이블 전압은 이와 반대인 각각 하이레벨 및 로우레벨이 된다.
- [0028] 도 4는 본 발명의 실시예에 따른 유기발광 표시장치의 전체 구조를 나타낸 도면이다.
- [0029] 도시된 바와 같이, 본 발명의 유기발광 표시장치는 다수의 화소가 정의되는 표시패널(100)와, 표시패널(100)과 연결되는 각종 구동부 및 신호공급부(110, 120, 130, 140)와, 보상 회로부(150)를 포함한다.
- [0030] 표시패널(100)은 플라스틱 기판상에 서로 교차되도록 복수의 스캔배선(SL), 제어신호 공급배선(CL), 전압공급배선(VL), 기준전압 공급배선(RL) 및 데이터 배선(DL)이 형성되고, 스캔배선(SL) 및 데이터 배선(DL)이 교차하는 지점에 각각 적(R), 녹(G) 및 청(B)에 해당하는 화소(PX)들이 정의된다.
- [0031] 여기서, 제어배선(CL)은 도시하지는 않았지만 EM신호, SEN신호, 제1초기화신호(INT H) 및 제2 초기화신호(INT G)를 각각 서로 다른 타이밍에 출력하는 복수의 배선으로 이루어진다.
- [0032] 또한, 전압공급배선(VL)은 도시하지는 않았지만 적어도 구동을 위한 전원전압(ELVDD) 및 접지전압(ELVSS)를 화소에 공급하도록 두 개의 배선으로 이루어진다.
- [0033] 표시패널(100)의 각 배선들은 표시패널(100)의 외곽에 형성되며 스캔배선(SL)들에 스캔신호를 인가하는 스캔 구동부(110)와, 제어배선(CL)들에 제어신호들을 인가하는 제어신호 공급부(120), 그리고 데이터 배선(DL)들에 데이터신호를 인가하는 데이터 구동부(130)와 연결된다. 여기서, 스캔 구동부(110) 및 제어신호 공급부(110, 120)는 박막트랜지스터로 구현되어 표시패널(100)내에 실장될 수 있다.
- [0034] 또한, 도시하지는 않았지만 상기 화소(PX)들은 적어도 하나의 유기전계 발광다이오드, 캐패시터, 복수의 스위칭 트랜지스터 및 구동 트랜지스터를 포함한다. 여기서, 유기발광다이오드는 제 1 전극(정공주입 전극)과 유기 화합물층 및 제 2 전극(전자주입 전극)로 이루어질 수 있다.
- [0035] 유기 화합물층은 실제 발광이 이루어지는 발광층 이외에 정공 또는 전자의 캐리어를 발광층까지 효율적으로 전달하기 위한 다양한 유기층들을 더 포함할 수 있다. 이러한 유기층들은 제 1 전극과 발광층 사이에 위치하는 정공주입층 및 정공수송층, 제 2 전극과 발광층 사이에 위치하는 전자주입층 및 전자수송층일 수 있다.
- [0036] 또한, 박막트랜지스터들은 스캔배선(SL) 및 제어신호 공급배선(CL)과 데이터배선(DL)에 연결되고, 스캔배선(SL)에 입력되는 스캔신호에 따라 데이터배선(DL)에 입력되는 데이터 신호를 구동 박막트랜지스터로 전송한다. 캐패시터는 박막트랜지스터와 전원 배선에 사이에 연결되며, 박막트랜지스터로부터 전송되는 데이터신호와 기준전압을 통해 샘플링된 구동 박막트랜지스터의 문턱전압이 제거된 전압과의 차에 비례하는 전압을 저장한다.
- [0037] 또한, 상기 박막트랜지스터는 복수개가 구비되어 인가되는 기준전압을 통해 후술하는 구동 박막트랜지스터의 문턱전압을 샘플링하여 구동 박막트랜지스터를 통해 흐르는 전류에 문턱전압 성분을 제거하는 역할도 한다.
- [0038] 그리고, 구동 박막트랜지스터는 전원공급배선과 캐패시터에 연결되어 게이트-소스간 전압에 대응하는 드레인 전류를 유기전계 발광다이오드로 공급하고, 유기전계 발광다이오드는 드레인 전류에 의해 발광하게 된다. 여기서, 구동 트랜지스터는 게이트전극과 소스전극 및 드레인전극을 포함하며, 유기전계 발광다이오드의 애노드 전극은 구동 트랜지스터의 드레인전극에 연결된다.

- [0039] 전술한 복수의 박막트랜지스터 및 구동 박막트랜지스터의 연결구조에 대한 상세한 설명은 후술하도록 한다.
- [0040] 그리고, 스캔 구동부(110) 및 제어신호 공급부(120)는 각 화소(PX)에 스캔신호 및 제어신호들을 하나의 수평선 단위씩 순차적으로 인가한다. 이러한 스캔 구동부(110) 및 제어신호 공급부(120)는 다수의 스테이지를 갖는 쉬프트 레지스터로 구현될 수 있다.
- [0041] 데이터 구동부(130)는 내장된 타이밍 콘트롤 회로가 외부시스템으로부터 인가되는 화상데이터를 입력받아 화소(PX)가 처리할 수 있는 아날로그 전압형태의 데이터신호로 변환하고, 또한 외부로부터 입력되는 타이밍 신호에 대응하여 데이터 배선(DL)을 통해 각 화소(PX)에 변환된 데이터신호를 공급한다. 또한, 데이터 공급부(130)는 화소 구동에 필요한 전원전압, 접지전압 등을 전원공급배선(VL)을 통해 각 화소(PX)에 공급한다.
- [0042] 기준전압 공급부(140)는 화소(PX)에 포함되는 다수의 박막트랜지스터 중, 유기전계 발광다이오드에 흐르는 전류의 양을 제어하는 구동 박막트랜지스터의 문턱전압을 샘플링하기 위한 기준전압을 공급하는 것으로, 기준전압은 서로 다른 레벨의 하나이상의 신호일 수 있으며, 기준전압배선(RL)을 통해 각 화소(PX)로 공급된다.
- [0043] 보상회로부(150)는 소정의 온도센서를 구비하여 유기발광 표시장치의 온도 변화를 감지하고, 그 감지결과에 따라 표시패널에 인가되는 다수의 전압 중, 어느 하나를 보상하는 역할을 한다. 이러한 보상회로부(150)는 표시패널에 형성된 다수의 신호배선 중, 어느 하나와 전압원(미도시)사이에 연결되는 서미스터 및 저항(미도시)로 구현될 수 있다.
- [0044] 특히, 본 발명의 제1 실시예에서는 보상 회로부(150)가 신호배선 중, 기준전압 공급배선(RL)과 연결되어 온도에 따라 기준전압을 보상하는 구조로서, 기준전압 공급부(140)에 내장된 구조를 개시하고 있으며, 도시되어 있지는 않지만 제2 실시예에서는 기준전압 공급배선(RL)은 기준전압 공급부(140)에 연결되어 있고, 보상 회로부(150)가 데이터 구동부(130)내에 실장되어 데이터배선(DL)과 연결되고 온도에 따라 데이터신호를 보상하는 구조를 갖는다.
- [0045] 즉, 본 발명의 실시예들은 유기발광 표시장치의 온도 변화에 따라, 기준전압 또는 데이터신호를 보상하는 보상 회로부를 포함하는 것을 특징으로 한다. 이하, 도면을 참조하여, 본 발명의 실시예에 따른 유기발광 표시장치의 구조 및 구동방법을 설명한다.
- [0046] 도 5는 본 발명의 제1 실시예에 따른 유기발광 표시장치의 일 화소에 대한 등가회로도 및 이와 연결되는 보상회로부의 구조를 나타낸 도면이다.
- [0047] 도시된 바와 같이, 본 발명의 유기발광 표시장치의 일 화소는 6개의 박막트랜지스터와 두 개의 캐패시터 및 유기전계 발광다이오드로 구성된다.
- [0048] 제1 박막 트랜지스터(T1)는 게이트 전극에 제1 초기화 신호(INT H)가 인가되고, 소스 전극에 제1 기준전압(Vref1)이 인가된다. 또한, 드레인 전극이 제1 노드(N1)에 연결된다. 특히, 제1 박막 트랜지스터(T1)에 인가되는 제1 기준전압(Vref1)은 보상회로부(150)에 의해 온도에 의한 전압레벨이 보상된 신호이다.
- [0049] 제2 박막 트랜지스터(T2)는 게이트 전극에 제2 초기화 신호(INT G)가 인가되고, 소스전극에 제2 기준전압(Vref2)이 인가되며, 드레인 전극이 제2 노드(N2)와 연결된다.
- [0050] 제3 박막 트랜지스터(T3)는 게이트 전극에 SEN신호(SEN)가 인가되고, 소스 및 드레인전극이 각각 제3 노드(N3) 및 제2 노드(N2)에 연결된다.
- [0051] 제4 박막트랜지스터(T4)는 게이트 전극에 스캔신호(SCAN)가 인가되고, 소스전극에 데이터신호(VDATA)가 인가되며, 드레인 전극이 제1 노드(N1)에 연결된다.
- [0052] 제5 박막트랜지스터(T5)는 게이트 전극에 EM신호(EM)가 인가되고, 소스전극이 제3 노드(N3)에 연결되며, 드레인 전극이 유기전계 발광다이오드(EL)에 연결된다.
- [0053] 구동 박막트랜지스터(DT)는 게이트 전극이 제2 노드(N2)에 연결되고, 소스전극에 전원전압(ELVDD)이 인가되며, 드레인 전극이 제3 노드(N3)와 연결된다. 따라서, 구동 박막트랜지스터(DT)는 게이트 전극 및 드레인 전극이 각각 제3 박막트랜지스터(T3)의 소스 및 드레인전극에 연결되게 된다.
- [0054] 제1 캐패시터(C1)는 양 전극이 각각 제1 노드(N1) 및 제2 노드(N2)에 연결되고, 제2 캐패시터(C2)는 일 전극이 제1 노드(N1)에 연결되고, 타 전극에 전원전압(ELVDD)이 인가된다.
- [0055] 그리고, 유기전계 발광다이오드(EL)는 애노드 전극과 제5 트랜지스터(T5)의 드레인전극이 연결되며, 캐소드전극

이 접지(ELVSS)된다. 또한 캐소드전극과 애노드전극사이에 형성되는 유기발광층을 포함한다. 상기 유기발광층은 정공수송층, 발광층 및 전자수송층으로 구성될 수 있다.

- [0056] 또한, 보상회로부(150)는 제1 박막트랜지스터(T1)의 소스전극과 접속된 배선을 통해 제1 기준전압(Vref1)을 화소에 공급한다. 이러한 보상회로부(150)는 보상전 원 레벨의 전압(VIN), 즉 기준전압을 온도에 따라 전압강하하는 서미스터 소자(Th)와 접지된 풀-다운 저항(R1)으로 이루어지며, 이에 따라 써미스터 소자(Th)와 풀-다운 저항(R1)간의 분압을 통해 제1 기준전압(Vref1)을 생성하여 제1 박막트랜지스터(T1)에 인가하게 된다.
- [0057] 도 6은 본 발명의 제2 실시예에 따른 유기발광 표시장치의 일 화소에 대한 등가회로도 및 이와 연결되는 보상회로부의 구조를 나타낸 도면이다.
- [0058] 도시된 바와 같이, 본 발명의 제2 실시예에서는 유기발광 표시장치의 일 화소의 구조는 종래와 동일하나, 보상회로부가 제1 박막트랜지스터(T1)가 아닌 제4 박막트랜지스터(T4)와 전기적으로 연결되는 차이점이 있다.
- [0059] 즉, 본 발명의 제2 실시예에서는 제1 박막트랜지스터(T1)의 소스전극에는 온도변화에 따른 보상값이 적용되지 않은 원 전압레벨의 제1 기준전압이 인가되며, 스캔신호(Scan)의 전압레벨에 따라 데이터신호(VDATA)를 제1 노드(N1)에 인가하는 제4 박막트랜지스터(T4)의 소스전극에 보상회로부(152)가 연결된다.
- [0060] 따라서, 제4 박막트랜지스터(T4)는 게이트 전극에 스캔신호(SCAN)가 인가되고, 소스전극에 보상된 데이터신호(VDATA)가 인가되며, 드레인 전극이 제1 노드(N1)에 연결되게 된다.
- [0061] 특히, 제2 실시예에 따른 보상회로부(142)는 데이터 배선(도 4의 DL)을 통해 보상된 데이터신호(VDATA)를 인가하는 것으로, 보상회로부(152)가 데이터 구동부(도 4의 130)내에 실장되며, 보상회로부(152)는 보상전 전압(VIN), 즉 데이터신호를 온도에 따라 전압강하 하는 서미스터 소자(Th)와 접지된 풀-다운 저항(R1)으로 이루어진다. 따라서, 써미스터 소자(Th)와 풀-다운 저항(R1)간의 분압을 통해 보상된 데이터신호(VDATA)를 생성하여 제4 박막트랜지스터(T4)에 인가하게 된다.
- [0062] 이하, 전술한 제1 및 제2 실시예에 따른 유기발광 표시장치의 구동방법을 표시장치에 인가되는 신호파형을 참조하여 설명한다.
- [0063] 도 7은 본 발명의 제1 및 제2 실시예에 따른 유기발광 표시장치에서 임의의 일 시점에 인가되는 신호들의 파형을 나타낸 도면이고, 도 8a 내지 8c는 신호인가에 따른 각 박막트랜지스터의 전기적 연결상태를 나타내는 도면이다.
- [0064] 도 7 및 도 8a 내지 도 8c를 참조하면, 본 발명의 유기발광 표시장치는 초기 구간(Initial period), 샘플링 구간(Sampling period), 라이팅 구간(Writing period) 및 방출 구간(emission)으로 구분되어 동작하게 된다.
- [0065] 먼저, 도 5 내지 7 및 도 8a를 참조하면, 초기구간(initial period)에서는 로우레벨의 제1 초기화신호(INT H) 및 제2 초기화신호(INT G)가 인가되어 제1 및 제2 박막트랜지스터(T1, T2)가 턴-온 된다. 이에 따라, 제1 노드(N1) 및 제2 노드(N2)에 각각 제1 기준전압(Vref1) 및 제2 기준전압(Vref2)이 각각 인가된다. 또한 초기구간(initial period) 진입단계에서 로우레벨 상태인 EM신호(EM)가 하이레벨로 인가됨에 따라, 제5 박막트랜지스터(T5)는 턴-오프 된다.
- [0066] 여기서, 제1 기준전압(Vref1)은 0 V ~ 13.5 V 로 설정되며, 제2 기준전압(Vref2)은 0 V 또는 접지전압(ELVSS)로 설정된다. 또한, 전원전압(ELVDD)는 12 V 로 설정된다. 특히, 제1 실시예의 경우, 서미스터(Th)와 풀-다운 저항(R1)에 의해 보상된 제1 기준전압(Vref1)이 인가된다.
- [0067] 따라서, 제1 노드(N1)에는 전원전압(ELVDD)보다 낮은 제1 기준전압(Vref1)이 충전되고, 제2 노드(N2)에는 0 V의 제2 기준전압(ELVSS)이 충전된다.
- [0068] 다음으로, 도 5 내지 7 및 도 8b를 참조하면, 샘플링 구간(sampling period)에서는 제1 초기화 신호(INT G)가 하이레벨로 인가되어 제2 박막트랜지스터(T2)는 턴-오프 되고, 제2 초기화 신호(INT H)는 로우레벨 상태를 유지한다. 또한, SEN신호(SEN)가 로우레벨로 인가되어 제3 박막트랜지스터(T3)가 턴-온 된다. 이에 따라, 제3 노드(N3)를 거쳐 제2 노드(N2)에는 이하의 수학적 식 1 에 의한 전원전압(ELVDD)과 구동 박막트랜지스터(DT)의 문턱전압(Vth)의 절대값의 차가 충전된다.

수학식 1

[0069] $ELVDD - |V_{th}|$

[0070] 이어서, 도 5 내지 7 및 도 8c를 참조하면, 라이팅 구간(writing period)에서는 제2 초기화 신호(INT H) 및 SEN 신호(SEN)가 하이레벨로 인가되어, 제1 박막트랜지스터(T1) 및 제3 박막트랜지스터(T3)가 턴-오프 된다. 또한, 스캔신호(SCAN)가 하이레벨로 인가되어 제4 박막트랜지스터(T4)가 턴-온 된다. 따라서, 라이팅 구간(writing period)에서는 제4 박막트랜지스터(T4)를 제외한 박막트랜지스터(T1~T4, T5)가 턴-오프상태가 된다.

[0071] 이에 따라, 데이터배선(도 4의 DL)을 통해 데이터신호(VDATA)가 제1 노드(N1)에 인가된다. 여기서, 제2 실시예의 경우, 서미스터(Th)와 풀-다운 저항(R1)에 의해 보상된 데이터신호(VDATA)이 인가된다. 이때, 제1 노드(N1)에는 제1 기준전압(Vref1)이 충전되어 있는 상태이므로, 제1 노드(N1)의 전압레벨은 제1 기준전압(Vref1)에서 데이터신호(VDATA)의 차로 천이되며, 제1 캐패시터(C1)의 커플링(coupling)에 따라, 제2 노드(N2)의 전압레벨이 부스팅(boosting)되어 제2 노드(N2)에는 이하의 수학식 2에 따른 전압이 충전된다.

수학식 2

[0072] $ELVDD - |V_{th}| - V_{ref1} - VDATA$

[0073] 다음으로, 도 5 내지 7을 참조하면, 방출 구간(emission period)에서는 스캔신호(SCAN)가 하이레벨로 인가되고, EM신호(EM)가 로우레벨로 인가되어 제4 박막트랜지스터(T4)가 턴-오프되고, 제5 박막트랜지스터(T5)가 턴-온된다. 이때, 전술한 라이팅 단계에서, 제2 노드(N2)에는 $VDD - |V_{th}| - V_{ref1} - VDATA$ 가 충전되어 있으므로, 구동 박막트랜지스터(DT)의 게이트 전극에도 동일레벨의 전압이 인가되고, 결국 구동 박막트랜지스터(DT) 및 제5 박막트랜지스터(T5)를 통해 유기전계 발광다이오드(EL)에 흐르는 전류(IOLED)는 이하의 수학식 3과 같다.

수학식 3

[0074] $IOLED = \frac{1}{2} k (V_{gs} - |V_{th}|)^2$

[0075] $= \frac{1}{2} k (ELVDD - ELVDD + |V_{th}| + VDATA - V_{ref1} - |V_{th}|)^2$

[0076] $= \frac{1}{2} k (VDATA - V_{ref1})^2$

[0077] 상기의 수학식 3에서 V_{gs} 는 구동 박막트랜지스터(DT)의 게이트-소스간 전압이고, V_{th} 는 구동 박막트랜지스터(DT)의 문턱전압이다. 또한, K 는 구동 박막트랜지스터(DT)의 특성값으로, $K = \mu \times Cox \times W/L$ 이다.

[0078] 따라서, 유기전계 발광다이오드(EL)에 흐르는 전류(IOLED)는 데이터신호(VDATA)와 제1 기준전압(Vref1)에 대한 함수로 전환됨으로서 문턱전압이 보상되게 된다. 즉, 캐패시터(C1)에 걸리는 전압에 문턱전압(V_{th}) 성분을 제거하여 전압보상을 수행한다. 이에 따라 구동 박막트랜지스터(DT)의 드레인 전류에 의해 유기전계 발광다이오드(EL)는 발광하게 된다.

[0079] 특히, 본 발명의 제1 및 제2 실시예에 따라, 보상회로부(150, 152)에 의해 제1 기준전압(Vref1) 또는 데이터신호(VDATA) 중 어느 하나가 온도 변화에 따라 전압값이 보상되어 있으므로, 유기전계 발광다이오드에 흐르는 전류량도 이에 대응하여 조절되어 온도변화에 따른 휘도변동이 보상된다.

[0080] 도 9는 본 발명의 실시예들에 의한 유기발광 표시장치의 온도에 따른 휘도 변화를 그래프로 나타낸 도면으로서, 도시된 바와 같이, 각 R,G,B 색상별로 온도 차에도 불구하고 원래의 휘도값을 유지하는 것을 확인할 수 있다. 또한, R,G,B 색상의 휘도값이 동일함에 따라, 도시되어 있지는 않지만 화이트 색상도 온도별 휘도값이 동일함

것을 알 수 있다.


- [0081] 또한, 전술한 실시예들에서는 써미스터 소자와 풀-다운 저항을 이용하여 기준전압 또는 데이터신호의 전압보상을 수행하는 일 예를 개시하고 있으나, 이에 한정되는 것은 아니며, 보상전 원 전압원에 연결된 풀-업 저항과, 접지된 써미스터 사이의 분압된 전압을 이용하여 기준전압 또는 데이터신호를 보상하는 구조도 적용가능하다.
- [0082] 상세하게는, 온도가 증가할 때 휘도가 증가하는 경우, 보상회로부는 전압원과 연결된 온도에 따라 저항값이 커지는 포지티브 써미스터(positive thermistor)와 풀-다운 저항으로 구성되거나, 또는 접지단에 연결된 온도에 따라 저항값이 작아지는 네가티브 써미스터(negative thermistor)와 풀-업 저항으로 구성될 수 있다.
- [0083] 또한, 온도가 증가할 때 휘도가 감소하는 경우, 보상회로부는 전압원과 연결되며 온도에 따라 저항값이 낮아지는 네가티브 써미스터와 풀-다운 저항으로 구성되거나, 또는 접지단에 연결되며 온도에 따라 저항값이 커지는 포지티브 써미스터와 풀-업 저항으로 구성될 수 있다.
- [0084] 전술한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서, 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.

부호의 설명


- [0085] T1 ~ T5 : 박막트랜지스터 DT : 구동 박막트랜지스터
- C1, C2 : 제1 및 제2 캐패시터 EL : 유기전계 발광다이오드
- SCAN : 스캔신호 SEN : SEN신호
- INITH : 제1 초기화 신호 INTG : 제2 초기화 신호
- Vref1 : 제1 기준전압 Vref2 : 제2 기준전압
- EM : EM신호 ELVDD : 전원전압
- ELVSS : 접지전압 VDATA : 데이터신호
- VIN : 전압원 Th : 써미스터
- R1 : 풀-다운 저항 130 : 보상회로부

도면



도면1




도면2




도면3




도면4




도면5




도면7




도면8a



도면8b



도면8c



도면9

