



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2016-0133056
(43) 공개일자 2016년11월22일

(51) 국제특허분류(Int. Cl.)

H01L 27/32 (2006.01)

(52) CPC특허분류

H01L 27/3274 (2013.01)

H01L 27/3246 (2013.01)

(21) 출원번호 10-2015-0065454

(22) 출원일자 2015년05월11일

심사청구일자 없음

(71) 출원인

삼성디스플레이 주식회사

경기도 용인시 기흥구 삼성로 1 (농서동)

(72) 발명자

이덕중

경기도 용인시 기흥구 삼성로 95 (농서동)

박정선

경기도 용인시 기흥구 삼성로 95 (농서동)

(뒷면에 계속)

(74) 대리인

강신섭, 문용호, 이용우


전체 청구항 수 : 총 19 항

(54) 발명의 명칭 유기 발광 표시 패널 및 이의 제조 방법

(57) 요약

본 발명의 일 목적을 달성하기 위한 유기 발광 표시 패널은 기판 상에 배치되는 유기 발광 소자 및 상기 유기 발광 소자를 외부 환경과 격리하는 봉지 부재를 포함할 수 있다. 여기서, 상기 유기 발광 소자는 상기 기판 상에 배치되는 제1 전극, 상기 제1 전극을 노출시키며, 평탄면 및 상기 평탄면에서 연장된 경사면을 포함하고, 상기 경사면은 상기 제1 전극의 에지와 중첩하는 화소 정의막, 상기 제1 전극 상에 배치되는 제1 영역 및 상기 경사면 상에 배치되는 제2 영역을 포함하는 유기막, 및 상기 유기막 상에 배치되는 제2 전극을 포함할 수 있다. 상기 제2 영역에서 상기 유기막의 두께는 상기 제1 영역에서 멀어질수록 감소할 수 있다.

대표도 - 도5



(52) CPC특허분류

H01L 27/3248 (2013.01)

H01L 27/3258 (2013.01)

H01L 27/3262 (2013.01)

H01L 2227/32 (2013.01)

(72) 발명자

방현성

경기도 용인시 기흥구 삼성2로 95 (농서동)

정지영

경기도 용인시 기흥구 삼성2로 95 (농서동)

명세서

청구범위

청구항 1

기관;

상기 기관 상에 배치되는 유기 발광 소자; 및

상기 유기 발광 소자를 외부 환경과 격리하는 봉지 부재를 포함하고,

상기 유기 발광 소자는

상기 기관 상에 배치되는 제1 전극;

상기 제1 전극을 노출시키며, 평탄면 및 상기 평탄면에서 연장된 경사면을 포함하고, 상기 경사면은 상기 제1 전극의 에지와 중첩하는 화소 정의막;

상기 제1 전극 상에 배치되는 제1 영역 및 상기 경사면 상에 배치되는 제2 영역을 포함하는 유기막; 및

상기 유기막 상에 배치되는 제2 전극을 포함하며,

상기 제2 영역에서 상기 유기막의 두께는 상기 제1 영역에서 멀어질수록 감소하는 유기 발광 표시 패널.

청구항 2

제1 항에 있어서,

상기 경사면 및 상기 제2 영역의 표면이 형성하는 각은 15° 내지 30° 인 유기 발광 표시 패널.

청구항 3

제2 항에 있어서,

상기 제1 영역 표면의 연장면 및 상기 제2 영역의 표면이 형성하는 각은 0° 내지 15° 인 유기 발광 표시 패널.

청구항 4

제1 항에 있어서,

상기 제2 영역의 폭은 $1\mu\text{m}$ 이하인 유기 발광 표시 패널.

청구항 5

제1 항에 있어서,

상기 기관은 베이스 기관 및 상기 베이스 기관 상에 배치되는 박막 트랜지스터를 포함하며, 상기 박막 트랜지스터는 상기 제1 전극에 접속하는 유기 발광 표시 패널.

청구항 6

제5 항에 있어서,

상기 박막 트랜지스터를 커버하는 보호막을 더 포함하는 유기 발광 표시 패널.

청구항 7

기관 상에 제1 전극을 형성하는 단계;

상기 제1 전극을 노출시키며, 평탄면 및 상기 평탄면에서 연장된 경사면을 포함하고, 상기 경사면은 상기 제1 전극의 에지 영역과 중첩하는 화소 정의막을 형성하는 단계;

상기 경사면 및 상기 화소 정의막에 의해 노출된 상기 제1 전극을 노출시키는 격벽을 상기 평탄면 상에 형

성하는 단계;

상기 격벽에 의해 노출된 상기 경사면 및 상기 제1 전극 상에 유기막을 형성하는 단계;

상기 격벽을 제거하는 단계; 및

상기 유기막 상에 제2 전극을 형성하는 단계를 포함하고,

상기 유기막은 상기 제1 전극 상에 배치되는 제1 영역 및 상기 경사면 상에 배치되는 제2 영역을 포함하고, 상기 제2 영역에서 상기 유기막의 두께는 상기 제1 영역에서 멀어질수록 감소하는 유기 발광 표시 패널의 제조 방법.

청구항 8

제7 항에 있어서,

상기 격벽을 형성하는 단계는

불소계 포토레지스트 물질을 도포하여 포토레지스트층을 형성하는 단계;

상기 포토레지스트층을 노광하여 불용성 영역 및 용해성 영역을 형성하는 단계; 및

상기 용해성 영역을 불소계 용매를 이용하여 제거하는 단계를 포함하는 유기 발광 표시 장치의 제조 방법.

청구항 9

제8 항에 있어서,

상기 용해성 영역은 상기 경사면 및 상기 제1 전극에 대응하는 유기 발광 표시 장치의 제조 방법.

청구항 10

제8 항에 있어서,

상기 포토레지스트층은 플루오르화 레조시나렌(fluorinated resorcinarene), 플루오르화 포토레지스트(fluorinated photoresist), 플루오르화 분자 유리 포토레지스트(fluorinated molecular glass photoresist), 및 불소 함유 작용기 및 산-민감성(acid-sensitive) 또는 방사선-민감성(radiation-sensitive) 작용기를 포함하는 폴리머 중 적어도 하나를 포함하는 유기 발광 표시 장치의 제조 방법.

청구항 11

제8 항에 있어서,

상기 불소계 용매는 메틸 노나플루오로부틸 에테르(methyl nonafluorobutyl ether), 메틸 노나플루오로이소부틸 에테르(methyl nonafluoroisobutyl ether), 메틸 노나플루오로부틸 에테르와 메틸 노나플루오로이소부틸 에테르의 이성질체 혼합물(isomeric mixtures), 에틸 노나플루오로부틸 에테르(ethyl nonafluorobutyl ether), 에틸 노나플루오로이소부틸 에테르(ethyl nonafluoroisobutyl ether), 에틸 노나플루오로부틸 에테르와 노나플루오로이소부틸 에테르의 이성질체 혼합물, 3-에톡시-1,1,1,2,3,4,4,5,5,6,6-도데카플루오로-2-트리플루오로메틸-헥산(3-ethoxy-1,1,1,2,3,4,4,5,5,6,6-dodecafluoro-2-trifluoromethyl-hexane), 1,1,1,2,2,3,4,5,5,5-데카플루오로-3-메톡시-4-트리플루오로메틸-펜탄(1,1,1,2,2,3,4,5,5,5-decafluoro-3-methoxy-4-trifluoromethyl-pentane) 중 적어도 하나를 포함하는 유기 발광 표시 장치의 제조 방법.

청구항 12

제7 항에 있어서,

상기 격벽을 제거하는 단계는

상기 격벽을 용해성 향상제로 처리하는 단계; 및

상기 격벽을 불소계 용매를 이용하여 제거하는 단계를 포함하는 유기 발광 표시 장치의 제조 방법.

청구항 13

제12 항에 있어서,

상기 용해성 향상제는 실라잔계 물질을 포함하는 유기 발광 표시 장치의 제조 방법.

청구항 14

제7 항에 있어서,

상기 경사면 및 상기 제2 영역의 표면이 형성하는 각은 15° 내지 30° 인 유기 발광 표시 패널의 제조 방법.

청구항 15

제14 항에 있어서,

상기 제1 영역 표면의 연장면 및 상기 제2 영역의 표면이 형성하는 각은 0° 내지 15° 인 유기 발광 표시 패널의 제조 방법.

청구항 16

제7 항에 있어서,

상기 제2 영역의 폭은 $1\mu\text{m}$ 이하인 유기 발광 표시 패널의 제조 방법.

청구항 17

제7 항에 있어서,

상기 제2 전극 상에 봉지 부재를 배치하는 단계를 더 포함하는 유기 발광 표시 장치의 제조 방법.

청구항 18

제7 항에 있어서,

상기 제1 전극을 형성하기 전에, 베이스 기관 상에 배치되고, 상기 제1 전극에 접속하는 박막 트랜지스터를 형성하는 단계를 더 포함하는 유기 발광 표시 패널의 제조 방법.

청구항 19

제18 항에 있어서,

상기 박막 트랜지스터를 커버하는 보호막을 형성하는 단계를 더 포함하는 유기 발광 표시 패널의 제조 방법.

발명의 설명

기술 분야

[0001] 본 발명은 유기 발광 표시 패널 및 이의 제조 방법에 관한 것이다.

배경 기술

[0002] 평판 표시 패널 중 유기 발광 표시 패널은 전자와 정공의 재결합에 의하여 광을 발생하는 유기 발광 소자를 이용하여 화상을 표시한다. 상기 유기 발광 표시 패널은 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되는 장점이 있다.

[0003] 상기 유기 발광 소자는 애노드 전극, 상기 애노드 전극 상에 배치되고 적어도 발광층을 구비하는 유기막, 및 상기 유기막 상에 배치되는 캐소드 전극을 구비한다. 상기 유기막은 일반적으로 마스크를 이용한 증착 공정에서 형성될 수 있다.

발명의 내용

해결하려는 과제

[0004] 본 발명의 일 목적은 애노드 전극 및 캐소드 전극 사이에서 두께가 균일한 유기막을 구비하는 유기 발광 표시

패널을 제공하는 데에 있다.

[0005] 본 발명의 다른 목적은 유기막의 오염률을 방지할 수 있는 유기 발광 표시 패널의 제조 방법을 제공하는 데에 있다.

과제의 해결 수단

[0006] 본 발명의 일 목적을 달성하기 위한 유기 발광 표시 패널은 기판 상에 배치되는 유기 발광 소자 및 상기 유기 발광 소자를 외부 환경과 격리하는 봉지 부재를 포함할 수 있다. 여기서, 상기 유기 발광 소자는 상기 기판 상에 배치되는 제1 전극, 상기 제1 전극을 노출시키며, 평탄면 및 상기 평탄면에서 연장된 경사면을 포함하고, 상기 경사면은 상기 제1 전극의 에지와 중첩하는 화소 정의막, 상기 제1 전극 상에 배치되는 제1 영역 및 상기 경사면 상에 배치되는 제2 영역을 포함하는 유기막, 및 상기 유기막 상에 배치되는 제2 전극을 포함할 수 있다. 상기 제2 영역에서 상기 유기막의 두께는 상기 제1 영역에서 멀어질수록 감소할 수 있다.

[0007] 상기 경사면 및 상기 제2 영역의 표면이 형성하는 각의 크기는 15° 내지 30° 일 수 있다. 상기 제1 영역 표면의 연장면 및 상기 제2 영역의 표면이 형성하는 각의 크기는 0° 내지 15° 일 수 있다.

[0008] 상기 제2 영역의 폭은 $1\mu\text{m}$ 이하일 수 있다.

[0009] 상기 기판은 베이스 기판 및 상기 베이스 기판 상에 배치되는 박막 트랜지스터를 포함하며, 상기 박막 트랜지스터는 상기 제1 전극에 접속할 수 있다. 상기 박막 트랜지스터를 커버하는 보호막을 더 포함할 수 있다.

[0010] 본 발명의 다른 목적을 달성하기 위한 유기 발광 표시 패널의 제조 방법은 기판 상에 제1 전극을 형성하는 단계; 상기 제1 전극을 노출시키며, 평탄면 및 상기 평탄면에서 연장된 경사면을 포함하고, 상기 경사면은 상기 제1 전극의 에지 영역과 중첩하는 화소 정의막을 형성하는 단계; 상기 경사면 및 상기 화소 정의막에 의해 노출된 상기 제1 전극을 노출시키는 격벽을 상기 평탄면 상에 형성하는 단계; 상기 격벽에 의해 노출된 상기 경사면 및 상기 제1 전극 상에 유기막을 형성하는 단계; 상기 격벽을 제거하는 단계; 및 상기 유기막 상에 제2 전극을 형성하는 단계를 포함할 수 있다. 여기서, 상기 유기막은 상기 제1 전극 상에 배치되는 제1 영역 및 상기 경사면 상에 배치되는 제2 영역을 포함하고, 상기 제2 영역에서 상기 유기막의 두께는 상기 제1 영역에서 멀어질수록 감소할 수 있다.

[0011] 상기 격벽을 형성하는 단계는 불소계 포토레지스트 물질을 도포하여 포토레지스트층을 형성하는 단계; 상기 포토레지스트층을 노광하여 불용성 영역 및 용해성 영역을 형성하는 단계; 및 상기 용해성 영역을 불소계 용매를 이용하여 제거하는 단계를 포함할 수 있다. 여기서, 상기 용해성 영역은 상기 경사면 및 상기 제1 전극에 대응할 수 있다.

[0012] 상기 포토레지스트층은 플루오르화 레조시나렌(fluorinated resorcinarene), 플루오르화 포토레지스트(fluorinated photoresist), 플루오르화 분자 유리 포토레지스트(fluorinated molecular glass photoresist), 및 불소 함유 작용기 및 산-민감성(acid-sensitive) 또는 방사선-민감성(radiation-sensitive) 작용기를 포함하는 폴리머 중 적어도 하나를 포함할 수 있다.

[0013] 상기 불소계 용매는 메틸 노나플루오로부틸 에테르(methyl nonafluorobutyl ether), 메틸 노나플루오로이소부틸 에테르(methyl nonafluoroisobutyl ether), 메틸 노나플루오로부틸 에테르와 메틸 노나플루오로이소부틸 에테르의 이성질체 혼합물(isomeric mixtures), 에틸 노나플루오로부틸 에테르(ethyl nonafluorobutyl ether), 에틸 노나플루오로이소부틸 에테르(ethyl nonafluoroisobutyl ether), 에틸 노나플루오로부틸 에테르와 노나플루오로이소부틸 에테르의 이성질체 혼합물, 3-에톡시-1,1,1,2,3,4,4,5,5,6,6,6-도데카플루오로-2-트리플루오로메틸-헥산(3-ethoxy-1,1,1,2,3,4,4,5,5,6,6,6-dodecafluoro-2-trifluoromethyl-hexane), 1,1,1,2,2,3,4,5,5,5-테카플루오로-3-메톡시-4-트리플루오로메틸-펜탄(1,1,1,2,2,3,4,5,5,5-decafluoro-3-methoxy-4-trifluoromethyl-pentane) 중 적어도 하나를 포함할 수 있다.

[0014] 상기 격벽을 제거하는 단계는 상기 격벽을 용해성 향상제로 처리하는 단계; 및 상기 격벽을 불소계 용매를 이용하여 제거하는 단계를 포함할 수 있다. 상기 용해성 향상제는 실라잔계 물질을 포함할 수 있다.

발명의 효과

[0015] 상술한 바와 같은 유기 발광 표시 패널은 제1 전극 및 제2 전극 사이의 유기막의 두께가 균일할 수 있다. 따라서, 상기 유기막의 두께가 불균일한 경우, 화소 영역 내에서 위치에 따라 발광 효율이 발생할 수 있으나, 상기

유기 발광 표시 패널은 상기 화소 영역 내에서 위치에 따른 발광 효율의 차이가 발생하는 것을 방지할 수 있다.

[0016] 또한, 상기 유기 발광 표시 패널의 제조 방법은 상기 유기막이 화소 영역 내에 정확하게 배치될 수 있도록 한다.

도면의 간단한 설명

[0017] 도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 패널을 설명하기 위한 평면도이다.

도 2는 도 1의 유기 발광 표시 패널의 일화소를 확대한 평면도이다.

도 3은 도 2의 I-I' 라인에 따른 단면도이다.

도 4는 도 2의 II-II' 라인에 따른 단면도이다.

도 5는 도 4의 EA 영역의 확대도이다.

도 6 내지 도 9는 도 2의 I-I' 라인에 따른 공정 단면도이다.

도 10 내지 도 13은 도 2의 II-II' 라인에 따른 공정 단면도이다.

발명을 실시하기 위한 구체적인 내용

[0018] 이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.

[0019] 도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 패널을 설명하기 위한 평면도이며, 도 2는 도 1의 유기 발광 표시 패널의 일화소를 확대한 평면도이며, 도 3은 도 2의 I-I' 라인에 따른 단면도이며, 도 4는 도 2의 II-II' 라인에 따른 단면도이며, 도 5는 도 4의 EA 영역의 확대도이다.

[0020] 도 1 내지 도 5를 참조하면, 유기 발광 표시 패널은 영상을 표시하는 표시 영역(DA), 및 상기 표시 영역(DA)에 인접하여 배치되는 비표시 영역(NDA)을 포함할 수 있다. 상기 표시 영역(DA)은 복수의 화소 영역(PA)들을 포함하며, 화소 영역(PA)들에서 출사되는 광은 서로 다른 색상을 가질 수 있다. 예를 들면, 상기 화소 영역(PA)들에서 출사되는 광은 상기 적색, 녹색, 청색, 시안, 마젠타 및 황색 중 하나의 색상을 가질 수 있다.

[0021] 상기 유기 발광 표시 패널은 제1 기판(110), 상기 제1 기판(110) 상에 배치되는 유기 발광 소자(OLED), 및 상기 유기 발광 소자(OLED)를 커버하는 봉지 부재(120)를 포함할 수 있다.

[0022] 상기 제1 기판(110)은 베이스 기판(SUB), 상기 베이스 기판(SUB) 상에 배치되는 적어도 하나의 박막 트랜지스터를 포함할 수 있다.

[0023] 상기 베이스 기판(SUB)은 투명 절연 물질을 포함하여 광의 투과가 가능하다. 또한, 상기 베이스 기판(SUB)은 경성(Rigid) 기판 또는 가요성(Flexible) 기판일 수 있다. 상기 경성 기판은 유리 기판, 석영 기판, 유리 세라믹 기판 및 결정질 유리 기판을 포함할 수 있다. 상기 가요성 기판은 고분자 유기물을 포함하는 필름 기판 및 플라스틱 기판을 포함할 수 있다. 예를 들면, 상기 가요성 기판은 폴리에테르술폰(PES, Polyethersulfone), 폴리아크릴레이트(Polyacrylate), 폴리에테르이미드(PEI, Polyetherimide), 폴리에틸렌 나프탈레이트(PEN, Polyethylenen Naphthalate), 폴리에틸렌 테레프탈레이트(PET, Polyethylene Terephthalate), 폴리페닐렌 설파이드(PPS, Polyphenylene Sulfide), 폴리아릴레이트(PAR, Polyarylate), 폴리이미드(PI, Polyimide), 폴리카보네이트(PC, Polycarbonate), 트리아세이트 셀룰로오스(TAC, Triacetate Cellulose), 및 셀룰로오스아세테이트 프로피오네이트(CAP, Cellulose Acetate Propionate) 중 하나를 포함할 수 있다.

[0024] 또한, 상기 베이스 기판(SUB)에 채용되는 물질은 제조 공정시 높은 처리 온도에 대해 저항성(또는 내열성)을 갖는 것이 바람직하다.

[0025] 상기 베이스 기판(SUB) 및 상기 박막 트랜지스터 사이에는 버퍼층(BUL)이 배치될 수 있다. 상기 버퍼층(BUL)은 실리콘 산화물(SiO_x) 및 실리콘 질화물(SiN_x) 중 적어도 하나를 포함할 수 있다. 상기 버퍼층(BUL)은 상기 박막 트랜지스터의 반도체층(SCL)으로 수분 및 산소의 침투를 방지할 수 있다. 상기 버퍼층(BUL)은 상기 베이스 기판(SUB)에서 상기 반도체층(SCL)으로 불순물이 확산되는 것을 방지할 수 있다. 또한, 상기 버퍼층(BUL)은 상기 베이스 기판(SUB)의 표면을 평탄화할 수도 있다.

[0026] 상기 박막 트랜지스터는 게이트 라인(GL) 및 데이터 라인(DL)에 연결될 수 있다. 상기 박막 트랜지스터는 상기 반도체층(SCL), 게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다.

- [0027] 상기 반도체층(SCL)은 상기 버퍼층(BUL) 상에 배치될 수 있다. 상기 반도체층(SCL)은 비정질 실리콘(a-Si), 다결정 실리콘(poly Si), 산화물 반도체 및 유기물 반도체 중 하나를 포함할 수 있다. 상기 반도체층(SCL)에서, 상기 소스 전극(SE) 및 상기 드레인 전극(DE)과 접촉하는 영역은 불순물이 도핑 또는 주입된 소스 영역 및 드레인 영역일 수 있다. 상기 소스 영역 및 상기 드레인 영역 사이의 영역은 채널 영역일 수 있다. 여기서, 상기 산화물 반도체는 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn) 및 이들의 혼합물 중 적어도 하나를 포함할 수 있다. 예를 들면, 상기 산화물 반도체는 IGZO(Indium-Gallium-Zinc Oxide)를 포함할 수 있다.
- [0028] 한편, 도면 상에는 도시하지 않았으나, 상기 반도체층(SCL)이 산화물 반도체를 포함하는 경우, 상기 반도체층(SCL)의 상부 또는 하부에 상기 반도체층(SCL)으로 유입되는 광을 차단하기 위한 광 차단막이 배치될 수도 있다.
- [0029] 상기 반도체층(SCL) 상에는 게이트 절연막(GI)이 배치될 수 있다. 상기 게이트 절연막(GI)은 상기 반도체층(SCL)을 커버하고, 상기 반도체층(SCL) 및 상기 게이트 전극(GE)을 절연시킬 수 있다. 상기 게이트 절연막(GI)은 실리콘 산화물(SiO_x) 및 실리콘 질화물(SiN_x) 중 적어도 하나를 포함할 수 있다.
- [0030] 상기 게이트 절연막(GI) 상에는 상기 게이트 전극(GE)이 배치될 수 있다. 상기 게이트 전극(GE)은 상기 게이트 라인(GL)에 접속될 수 있다. 예를 들면, 상기 게이트 전극(GE)은 상기 게이트 라인(GL)의 일부가 돌출된 형상을 가질 수 있다. 상기 게이트 전극(GE)은 상기 반도체층(SCL)과 중첩하여 배치될 수 있다. 상기 게이트 전극(GE)은 저저항 도전 물질을 포함할 수 있다. 예를 들면, 상기 게이트 전극(GE)은 알루미늄(Al), 알루미늄 합금(Al alloy), 은(Ag), 텅스텐(W), 구리(Cu), 니켈(Ni), 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti), 백금(Pt), 탄탈륨(Ta), 네오디뮴(Nd), 스칸듐(Sc), 및 이들의 합금 중 적어도 하나를 포함할 수 있다.
- [0031] 상기 게이트 전극(GE) 상에는 층간 절연막(ILD)이 배치될 수 있다. 상기 층간 절연막(ILD)은 상기 게이트 절연막(GI)과 동일한 물질을 포함할 수 있다. 즉, 상기 층간 절연막(ILD)은 실리콘 산화물(SiO_x) 및 실리콘 질화물(SiN_x) 중 적어도 하나를 포함할 수 있다.
- [0032] 상기 층간 절연막(ILD) 상에는 상기 소스 전극(SE) 및 상기 드레인 전극(DE)이 서로 이격되어 배치될 수 있다. 상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 저저항 도전 물질을 포함할 수 있다. 상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 상기 층간 절연막(ILD)에 의하여 상기 게이트 전극(GE)과 절연될 수 있다. 또한, 상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 상기 소스 영역 및 상기 드레인 영역과 각각 접촉할 수 있다. 상기 소스 전극(SE)은 상기 데이터 라인(DL)에 접속될 수 있다. 예를 들면, 상기 소스 전극(SE)은 상기 데이터 라인(DL)의 일부가 돌출된 형상을 가질 수 있다.
- [0033] 한편, 본 실시예에서는 상기 박막 트랜지스터가 탑 게이트(top gate) 구조의 박막 트랜지스터인 경우를 예로서 설명하였으나, 이에 한정되는 것은 아니다. 예를 들면, 상기 박막 트랜지스터는 바텀 게이트(bottom gate) 구조의 박막 트랜지스터일 수 있다.
- [0034] 상기 박막 트랜지스터가 배치된 상기 베이스 기판(SUB) 상에는 보호막(PSV)이 배치될 수 있다. 즉, 상기 보호막(PSV)은 상기 박막 트랜지스터를 커버할 수 있다. 또한, 상기 보호막(PSV)의 일부는 제거되어, 상기 드레인 전극(DE)의 일부를 노출시킬 수 있다.
- [0035] 상기 보호막(PSV)은 적어도 하나의 막을 포함할 수 있다. 예를 들면, 상기 보호막(PSV)은 무기 보호막 및 상기 무기 보호막 상에 배치된 유기 보호막을 포함할 수 있다. 상기 무기 보호막은 실리콘 산화물(SiO_x) 및 실리콘 질화물(SiN_x) 중 적어도 하나를 포함할 수 있다. 상기 유기 보호막은 아크릴(Acryl), 폴리이미드(PI, Polyimide), 폴리아미드(PA, Polyamide) 및 벤조시클로부텐(BCB, Benzocyclobutene) 중 하나를 포함할 수 있다. 또한, 상기 유기 보호막은 투명하고, 유연성이 있어 하부 구조의 굴곡을 완화시켜 평탄화시킬 수 있는 평탄화막일 수 있다.
- [0036] 상기 보호막(PSV) 상에는 상기 드레인 전극(DE)과 접촉하는 상기 유기 발광 소자(OLED)가 배치될 수 있다.
- [0037] 상기 유기 발광 소자(OLED)는 상기 드레인 전극(DE)에 접속하는 제1 전극(AE), 상기 제1 전극(AE) 상에 배치되는 유기막(OL), 및 상기 유기막(OL) 상에 배치되는 제2 전극(CE)을 포함할 수 있다.
- [0038] 상기 제1 전극(AE) 및 상기 제2 전극(CE) 중 하나는 애노드(anode) 전극일 수 있으며, 다른 하나는 캐소드(cathode) 전극일 수 있다. 예를 들면, 상기 제1 전극(AE)은 애노드 전극일 수 있으며, 상기 제2 전극(CE)은 캐소드 전극일 수 있다.
- [0039] 또한, 상기 제1 전극(AE) 및 상기 제2 전극(CE) 중 적어도 하나는 투과형 전극일 수 있다. 예를 들면, 상기 유

기 발광 소자(OLED)가 배면 발광형 유기 발광 소자인 경우, 상기 제1 전극(AE)이 투과형 전극이며, 상기 제2 전극(CE)이 반사형 전극일 수 있다. 또한, 상기 유기 발광 소자(OLED)가 전면 발광형 유기 발광 소자인 경우, 상기 제1 전극이 반사형 전극이며, 상기 제2 전극이 투과형 전극일 수 있다. 또한, 상기 유기 발광 소자(OLED)가 양면 발광형 유기 발광 소자인 경우, 상기 제1 전극(AE) 및 상기 제2 전극(CE) 모두 투과형 전극일 수 있다. 본 실시예에서는 상기 유기 발광 소자(OLED)가 배면 발광형 유기 발광 소자인 경우를 예로서 설명한다.

- [0040] 상기 제1 전극(AE)은 상기 보호막(PSV) 상에 배치되며, 투명 도전성 산화물을 포함할 수 있다. 예를 들어, 상기 제1 전극(AE)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), GZO(gallium doped zinc oxide), ZTO(zinc tin oxide), GTO(Gallium tin oxide) 및 FTO(fluorine doped tin oxide) 중 적어도 하나의 투명 도전성 산화물을 포함할 수 있다.
- [0041] 상기 제1 전극(AE) 상에는 화소 정의막(PDL)이 배치될 수 있다. 상기 화소 정의막(PDL)은 상기 제1 전극(AE)을 노출시킬 수 있다. 상기 화소 정의막(PDL)은 평탄면(FP) 및 상기 평탄면(FP)에서 연장된 경사면(IP)을 포함할 수 있다. 상기 경사면(IP)은 상기 제1 전극(AE)의 에지 영역과 중첩할 수 있다.
- [0042] 상기 화소 정의막(PDL)은 유기 절연 물질을 포함할 수 있다. 예를 들면, 상기 화소 정의막(PDL)은 폴리스티렌(polystyrene), 폴리메틸메타아크릴레이트(PMMA, Polymethylmethacrylate), 폴리아크릴로니트릴(PAN, Polyacrylonitrile), 폴리아미드(PA, Polyamide), 폴리이미드(PI, Polyimide), 폴리아릴에테르(PAE, Polyarylether), 헤테로사이클릭 폴리머(Heterocyclic Polymer), 파릴렌(Parylene), 에폭시 수지(Epoxy resin), 벤조시클로부텐(BCB, Benzocyclobutene), 실록산계 수지(Siloxane based resin) 및 실란계 수지(Silane based resin) 중 적어도 하나를 포함할 수 있다.
- [0043] 상기 유기막(OL)은 적어도 발광층(EML)을 포함하는 다층 박막 구조를 가질 수 있다. 예를 들면, 상기 유기막(OL)은 정공을 주입하는 정공 주입층(hole injection layer, HIL), 정공의 수송성이 우수하고 상기 발광층(emitting layer, EML)에서 결합하지 못한 전자의 이동을 억제하여 정공과 전자의 재결합 기회를 증가시키기 위한 정공 수송층(hole transport layer, HTL), 주입된 전자와 정공의 재결합에 의하여 광을 발하는 상기 발광층(EML), 상기 발광층(EML)에서 결합하지 못한 정공의 이동을 억제하기 위한 정공 억제층(hole blocking layer, HBL), 전자를 상기 발광층(EML)으로 원활히 수송하기 위한 전자 수송층(electron transport layer, ETL), 및 전자를 주입하는 전자 주입층(electron injection layer, EIL)을 구비할 수 있다. 한편, 상기 발광층에서 생성되는 광의 색상은 적색(red), 녹색(green), 청색(blue) 및 백색(white) 중 하나일 수 있으나, 본 실시예에서 이를 한정하는 것은 아니다. 예를 들어, 상기 유기막(OL)의 상기 발광층에서 생성되는 광의 색상은 마젠타(magenta), 시안(cyan), 옐로(yellow) 중 하나일 수 있다.
- [0044] 상기 유기막(OL)은 상기 화소 정의막(PDL)에 의해 노출된 상기 제1 전극(AE) 및 상기 경사면(IP) 상에 배치될 수 있다. 따라서, 상기 유기막(OL)은 상기 제1 전극(AE) 상에 배치되는 제1 영역(FA) 및 상기 화소 정의막(PDL)의 상기 경사면(IP) 상에 배치되는 제2 영역(SA)을 포함할 수 있다. 상기 제1 영역(FA)에서 상기 유기막(OL)의 두께는 균일할 수 있다. 상기 제2 영역(SA)에서 상기 유기막(OL)의 두께는 상기 제1 영역(FA)에서 멀어질수록 감소할 수 있다.
- [0045] 상기 경사면(IP) 및 상기 제2 영역(SA)의 표면이 형성하는 각(α)의 크기는 15° 내지 30° 일 수 있다. 상기 제1 영역(FA) 표면의 연장면 및 상기 제2 영역(SA)의 표면이 형성하는 각(β)의 크기는 0° 내지 15° 일 수 있다. 또한, 상기 제2 영역(SA)의 폭은 $1\mu\text{m}$ 이하일 수 있다.
- [0046] 상기 경사면(IP) 및 상기 제2 영역(SA)의 표면이 형성하는 각(α)의 크기가 15° 미만이며, 상기 제1 영역(FA) 표면의 연장면 및 상기 제2 영역(SA)의 표면이 형성하는 각(β)의 크기가 15° 를 초과하는 경우, 상기 제2 영역(SA)의 폭(W)이 $1\mu\text{m}$ 를 초과할 수 있다. 상기 제2 영역(SA)의 폭(W)이 $1\mu\text{m}$ 를 초과하는 경우, 상기 제2 영역(SA)이 상기 경사면(IP) 뿐만 아니라, 상기 평탄면(FP)까지 배치될 수 있다. 즉, 상기 제2 영역(SA)의 폭(W)이 과도하게 증가할 수 있다. 따라서, 상기 화소 영역(PA) 내에서, 상기 유기막(OL)의 면적에 대한 상기 유기 발광 소자(OLED)의 발광 영역의 면적 비율이 감소할 수 있다.
- [0047] 상기 경사면(IP) 및 상기 제2 영역(SA)의 표면이 형성하는 각(α)의 크기가 30° 를 초과하는 경우, 상기 제2 영역(SA)의 높이가 상기 제1 영역(FA)의 높이보다 낮아지고, 상기 제2 영역(SA)의 폭이 좁아질 수 있다. 또한, 상기 제1 전극(AE) 및 상기 제2 전극(CE) 사이의 거리가 적어질 수 있다. 따라서, 상기 제1 전극(AE) 및 상기 제2 전극(CE) 사이에 쇼트(short)가 발생할 수 있다.
- [0048] 상기 제2 전극(CE)은 상기 유기막(OL) 상에 배치될 수 있다. 상기 제2 전극(CE)은 광을 반사시킬 수 있으며, 상

기 제1 전극(AE)에 비하여 일함수가 낮은 물질을 포함할 수 있다. 예를 들면, 상기 제2 전극(CE)은 몰리브덴(Mo), 텅스텐(W), 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 및 이들의 합금 중 적어도 하나를 포함할 수 있다. 상기 유기막(OL)에서 출사된 광 중 일부는 상기 제1 전극(AE) 방향으로 출사하지 못하고 상기 제2 전극(CE) 방향으로 출사될 수 있다. 상기 제2 전극(CE) 방향으로 출사된 광은 상기 제2 전극(CE)에서 반사되어 상기 제1 전극(AE)을 투과할 수 있다. 한편, 도면상에는 도시하지 않았으나, 상기 제2 전극(CE) 상에는 상기 제2 전극(CE)의 전압 강하(IR drop)를 위한 도전막이 배치될 수도 있다.

[0049] 상기 봉지 부재(120)는 상기 유기 발광 소자(OLED)를 외부 환경과 격리시킬 수 있다. 또한, 상기 봉지 부재(120)는 상기 제1 기판(110)에 마주하는 대향 기판일 수 있다. 여기서, 상기 봉지 부재(120)는 상기 베이스 기판(SUB)과 동일한 물질을 포함할 수 있다. 상기 봉지 부재(120)는 실린트를 통하여 상기 제1 기판(110)과 합착될 수 있다. 여기서, 상기 실린트는 상기 비표시 영역(NDA)에 배치될 수 있다.

[0050] 또한, 상기 제1 기판(110) 및 상기 봉지 부재(120) 사이의 공간에는 충진재(미도시)가 배치될 수도 있다. 상기 충진재는 외부의 충격으로부터 상기 유기 발광 소자(OLED)의 손상을 방지할 수 있다. 또한, 상기 충진재가 흡습능력을 가지면, 상기 충진재는 상기 유기 발광 소자(OLED)로 침투하는 수분을 흡수하여 상기 유기 발광 소자(OLED)로 수분이 침투하는 것을 방지할 수도 있다.

[0051] 한편 상기 봉지 부재(120)는 상기 유기 발광 소자(OLED)를 커버하는 복수의 무기막(미도시) 및 복수의 유기막(미도시)을 포함하는 봉지층일 수도 있다. 상기 봉지 부재(120)는 상기 제2 전극(CE) 상에 배치되어, 상기 유기 발광 소자(OLED)로 수분 및 산소의 침투를 방지할 수 있다. 상기 무기막은 실리콘 산화물(SiO_x), 실리콘 질화물(SiN_x), 실리콘 산질화물(SiON), 알루미늄 산화물(Al₂O₃), 티타늄 산화물(TiO₂), 지르코늄 산화물(ZrO_x) 및 주석 산화물(ZnO) 중 적어도 하나를 포함할 수 있다.

[0052] 상기 유기 발광 표시 패널에서, 상기 유기막(OL)이 상기 제1 전극(AE) 상에 배치되는 제1 영역(FA) 및 상기 경사면(IP) 상에 배치되는 제2 영역(SA)을 구비한다. 상기 제1 전극(AE) 및 상기 제2 전극(CE) 사이에 배치되는 상기 제1 영역(FA)은 전원이 인가되면 광을 생성하는 영역, 즉 상기 발광 영역일 수 있다. 또한, 상기 제1 영역(FA)의 두께가 균일하므로, 상기 발광 영역 내에서 위치에 따른 발광 효율이 달라지는 것이 방지될 수 있다.

[0053] 이하에서는 도 6 내지 도 13을 참조하여, 도 1 내지 도 5에 도시된 상기 유기 발광 표시 패널의 제조 방법을 설명한다.

[0054] 도 6 내지 도 9는 도 2의 I-I' 라인에 따른 공정 단면도이며, 도 10 내지 도 13은 도 2의 II-II' 라인에 따른 공정 단면도이다.

[0055] 도 6 및 도 10을 참조하면, 베이스 기판(SUB) 상의 각 화소 영역에 박막 트랜지스터를 형성하여 제1 기판(110)을 제조한다.

[0056] 이를 보다 상세히 설명하면, 상기 제1 기판(110)은 하기와 같이 제조될 수 있다.

[0057] 우선, 베이스 기판(SUB) 상에 버퍼층(BUL)을 형성한다. 상기 베이스 기판(SUB)은 표시 영역(DA) 및 상기 표시 영역(DA)에 인접하여 배치되는 비표시 영역(NDA)을 포함할 수 있다. 상기 표시 영역(DA)은 복수의 화소 영역(PA)들을 포함할 수 있다. 또한, 상기 베이스 기판(SUB)은 경성 기판 또는 가요성 기판일 수 있다.

[0058] 상기 버퍼층(BUL)은 증착 공정, 예를 들면, 플라즈마 화학 기상 증착 공정을 통하여 형성될 수 있다. 또한, 상기 버퍼층(BUL)은 실리콘 산화물(SiO_x) 및 실리콘 질화물(SiN_x) 중 적어도 하나를 포함할 수 있다.

[0059] 상기 버퍼층(BUL)을 형성한 후, 각 화소 영역(PA)에서 상기 버퍼층(BUL) 상에 반도체층(SCL), 게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)을 포함하는 상기 박막 트랜지스터를 형성한다.

[0060] 상기 박막 트랜지스터는 하기와 같이 형성될 수 있다.

[0061] 우선, 상기 버퍼층(BUL) 상에 상기 반도체층(SCL)을 형성한다. 상기 반도체층(SCL)은 비정질 실리콘(a-Si), 다결정 실리콘(poly Si), 산화물 반도체 및 유기물 반도체 중 하나를 포함할 수 있다.

[0062] 상기 반도체층(SCL)을 형성한 후, 상기 반도체층(SCL)을 커버하는 게이트 절연막(GI)을 형성한다. 상기 게이트 절연막(GI)은 증착 공정, 예를 들면, 플라즈마 화학 기상 증착 공정을 통하여 형성될 수 있다. 또한, 상기 게이트 절연막(GI)은 실리콘 산화물(SiO_x) 및 실리콘 질화물(SiN_x) 중 적어도 하나를 포함할 수 있다.

- [0063] 상기 게이트 절연막(GI)을 형성한 후, 상기 게이트 절연막(GI) 상에 게이트 라인(GL) 및 상기 게이트 전극(GE)을 형성한다. 상기 게이트 라인(GL) 및 상기 게이트 전극(GE)은 알루미늄(Al), 알루미늄 합금(Al alloy), 은(Ag), 텅스텐(W), 구리(Cu), 니켈(Ni), 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti), 백금(Pt), 탄탈륨(Ta), 네오디뮴(Nd), 스칸듐(Sc), 및 이들의 합금 중 적어도 하나를 포함하는 도전막을 형성하고, 상기 도전막을 패터닝하여 형성될 수 있다.
- [0064] 상기 게이트 라인(GL) 및 상기 게이트 전극(GE)을 형성한 후, 중간 절연막(ILD)을 형성한다. 상기 중간 절연막(ILD)은 상기 게이트 전극(GE)을 커버할 수 있다. 상기 중간 절연막(ILD)은 상기 게이트 절연막(GI)과 동일한 물질을 포함할 수 있다. 즉, 상기 중간 절연막(ILD)은 실리콘 산화물(SiO_x) 및 실리콘 질화물(SiN_x) 중 적어도 하나를 포함할 수 있다.
- [0065] 상기 중간 절연막(ILD)을 형성한 후, 상기 중간 절연막(ILD)을 패터닝하여 상기 반도체층(SCL)의 일부를 노출시킨다. 상기 반도체층(SCL)에서 노출되는 영역은 이후에 형성되는 상기 소스 전극(SE) 및 상기 드레인 전극(DE)과 콘택되는 소스 영역 및 드레인 영역일 수 있다.
- [0066] 상기 중간 절연막(ILD)을 패터닝한 후, 상기 중간 절연막(ILD) 상에 데이터 라인(DL), 상기 소스 전극(SE) 및 상기 드레인 전극(DE)을 형성한다. 상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 서로 이격되어 배치되며, 상기 소스 영역 및 상기 드레인 영역에 각각 접속할 수 있다. 또한, 상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 상기 중간 절연막(ILD) 상에 저저항 금속을 포함하는 도전막을 형성하고, 상기 도전막을 패터닝하여 형성될 수 있다.
- [0067] 상기 박막 트랜지스터를 형성한 후, 상기 박막 트랜지스터를 커버하는 보호막(PSV)을 형성한다. 상기 보호막(PSV)은 상기 박막 트랜지스터를 커버할 수 있다.
- [0068] 상기 보호막(PSV)은 적어도 하나의 막을 포함할 수 있다. 예를 들면, 상기 보호막(PSV)은 무기 보호막 및 상기 무기 보호막 상에 배치된 유기 보호막을 포함할 수 있다. 상기 무기 보호막은 실리콘 산화물(SiO_x) 및 실리콘 질화물(SiN_x) 중 적어도 하나를 포함할 수 있다. 상기 유기 보호막은 아크릴(Acryl), 폴리이미드(PI, Polyimide), 폴리아미드(PA, Polyamide) 및 벤조시클로부텐(BCB, Benzocyclobutene) 중 하나를 포함할 수 있다. 또한, 상기 유기 보호막은 투명하고, 유연성이 있어 하부 구조의 굴곡을 완화시켜 평탄화시킬 수 있는 평탄화막일 수 있다.
- [0069] 도 7 및 도 11을 참조하면, 상기 보호막(PSV)을 형성한 후, 상기 보호막(PSV)을 패터닝하여 상기 드레인 전극(DE)의 일부를 노출시킨다.
- [0070] 그런 다음, 상기 보호막(PSV) 상에 상기 드레인 전극(DE)에 접속하는 제1 전극(AE)을 형성한다. 상기 제1 전극(AE)은 투명 도전성 산화물을 포함하는 도전막을 형성하고, 상기 도전막을 패터닝하여 형성될 수 있다. 상기 투명 도전성 산화물은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), GZO(gallium doped zinc oxide), ZTO(zinc tin oxide), GTO(Gallium tin oxide) 및 FTO(fluorine doped tin oxide) 중 적어도 하나일 수 있다.
- [0071] 상기 제1 전극(AE)을 형성한 후, 상기 제1 전극(AE)의 일부를 노출시키는 화소 정의막(PDL)을 형성한다. 상기 화소 정의막(PDL)은 상기 제1 전극(AE) 및 상기 보호막(PSV) 상에 유기 절연 물질을 포함하는 절연막을 형성하고, 상기 절연막을 패터닝하여 형성될 수 있다. 상기 패터닝에 의해 상기 제1 전극(AE)이 노출될 있다. 또한, 상기 화소 정의막(PDL)은 평탄면(FP) 및 상기 평탄면(FP)에서 연장된 경사면(IP)을 포함할 수 있다. 여기서, 상기 경사면(IP)은 상기 제1 전극(AE)의 에지 영역과 중첩할 수 있다.
- [0072] 상기 화소 정의막(PDL)을 형성한 후, 상기 화소 정의막(PDL)의 상기 평탄면(FP) 상에 격벽(PW)을 형성한다. 상기 격벽(PW)은 상기 경사면(IP) 및 상기 제1 전극(AE)을 노출시킬 수 있다.
- [0073] 또한, 상기 격벽(PW)은 이후에 형성되는 유기막(OL)에 포함되는 유기 물질들과 서로 영향을 미치지 않는 물질을 포함할 수 있다.
- [0074] 상기 격벽(PW)은 하기와 같이 형성될 수 있다.
- [0075] 우선, 상기 화소 정의막(PDL) 및 상기 제1 전극(AE) 상에 불소계 포토레지스트 물질을 도포하여 포토레지스트층을 형성한다. 예를 들면, 상기 포토레지스트층은 플루오르화 레조시나렌(fluorinated resorcinarene), 플루오르화 포토레지스트(fluorinated photoresist), 플루오르화 분자 유리 포토레지스트(fluorinated molecular glass photoresist), 및 불소 함유 작용기 및 산-민감성(acid-sensitive) 또는 방사선-민감성(radiation-

sensitive) 작용기를 포함하는 폴리머 중 적어도 하나를 포함할 수 있다. 상기 불소계 포토레지스트 물질은 일반적으로 불소계 용매에 용해될 수 있으며, 비불소계 물질의 표면에 대한 점착성이 낮다.

[0076] 상기 포토레지스트층을 형성한 후, 노광 공정을 수행한다. 상기 노광 공정에 의하여, 상기 포토레지스트층은 불용성 영역 및 용해성 영역으로 구분될 수 있다. 여기서, 상기 용해성 영역은 상기 경사면(IP) 및 상기 제1 전극(AE)에 대응하는 영역일 수 있다.

[0077] 그런 다음, 상기 용해성 영역을 제거하여 상기 격벽(PW)을 형성한다. 따라서, 상기 격벽(PW)은 상기 평탄면(FP) 상에 배치될 수 있다.

[0078] 상기 용해성 영역의 제거는 상기 불소계 포토레지스트 물질을 용해할 수 있는 불소계 용매를 이용하여 진행될 수 있다. 상기 불소계 용매는 메틸 노나플루오로부틸 에테르(methyl nonafluorobutyl ether), 메틸 노나플루오로이소부틸 에테르(methyl nonafluoroisobutyl ether), 메틸 노나플루오로부틸 에테르와 메틸 노나플루오로이소부틸 에테르의 이성질체 혼합물(isomeric mixtures), 에틸 노나플루오로부틸 에테르(ethyl nonafluorobutyl ether), 에틸 노나플루오로이소부틸 에테르(ethyl nonafluoroisobutyl ether), 에틸 노나플루오로부틸 에테르와 노나플루오로이소부틸 에테르의 이성질체 혼합물, 3-에톡시-1,1,1,2,3,4,4,5,5,6,6,6-도데카플루오로-2-트리플루오로메틸-헥산(3-ethoxy-1,1,1,2,3,4,4,5,5,6,6,6-dodecafluoro-2-trifluoromethyl-hexane), 1,1,1,2,2,3,4,5,5,5-데카플루오로-3-메톡시-4-트리플루오로메틸-펜탄(1,1,1,2,2,3,4,5,5,5-decafluoro-3-methoxy-4-trifluoromethyl-pentane) 중 적어도 하나를 포함할 수 있다. 상기 불소계 용매는 일반적으로 유기용매 및 물과 혼합되지 않는다.

[0079] 또한, 상기 격벽(PW)의 높이는 $0.5\mu\text{m}$ 내지 $10\mu\text{m}$ 일 수 있다. 상기 격벽(PW)의 높이가 $0.5\mu\text{m}$ 미만인 경우, 상기 유기막(OL)의 증착 공정에서, 상기 유기막(OL)이 상기 평탄면(FP) 상에도 형성될 수 있다. 또한, 상기 격벽(PW)의 높이가 $10\mu\text{m}$ 초과하는 경우, 상기 격벽(PW)에 의한 그림자 효과(shadow effect)에 의해 상기 제1 전극(AE) 상에 배치되는 상기 유기막(OL)의 두께가 불균일해질 수 있다.

[0080] 도 8 및 도 12를 참조하면, 상기 격벽(PW)을 형성한 후, 상기 격벽(PW)에 의해 노출된 영역에 유기막(OL)을 형성한다. 상기 유기막(OL)은 상기 제1 전극(AE) 상에 배치되는 제1 영역(FA) 및 상기 화소 정의막(PDL)의 상기 경사면(IP) 상에 배치되는 제2 영역(SA)을 포함할 수 있다.

[0081] 상기 유기막(OL)은 증착 공정, 예를 들면, 물리적 기상 증착 공정을 통하여 형성될 수 있다. 상기 물리적 기상 증착 공정은 증착원에 포함된 증착 물질을 증발시켜 타겟의 표면에 물질을 증착하는 증착 공정이다. 상기 증착 공정에 의하여, 상기 유기막(OL)은 상기 제1 영역(FA)에서 상기 유기막(OL)의 두께는 균일할 수 있다. 또한, 상기 격벽(PW)에 의한 그림자 효과로 인해, 상기 제2 영역(SA)에서 상기 유기막(OL)의 두께는 상기 제1 영역(FA)에서 멀어질수록 감소하는 형상을 가질 수 있다.

[0082] 또한, 상기 화소 정의막(PDL)의 상기 경사면(IP) 및 상기 제2 영역(SA)의 표면이 형성하는 각의 크기는 15° 내지 30° 일 수 있다. 또한, 상기 제1 영역(FA) 표면의 연장면 및 상기 제2 영역(SA)의 표면이 형성하는 각의 크기는 0° 내지 15° 일 수 있다. 상기 제2 영역(SA)의 폭은 $1\mu\text{m}$ 이하일 수 있다.

[0083] 또한, 상기 유기막(OL)은 적어도 발광층(EML)을 포함하는 다층 박막 구조를 가질 수 있다. 예를 들면, 상기 유기막(OL)은 정공을 주입하는 정공 주입층(hole injection layer, HIL), 정공의 수송성이 우수하고 상기 발광층(emitting layer, EML)에서 결합하지 못한 전자의 이동을 억제하여 정공과 전자의 재결합 기회를 증가시키기 위한 정공 수송층(hole transport layer, HTL), 주입된 전자와 정공의 재결합에 의하여 광을 발하는 상기 발광층(EML), 상기 발광층(EML)에서 결합하지 못한 정공의 이동을 억제하기 위한 정공 억제층(hole blocking layer, HBL), 전자를 상기 발광층(EML)으로 원활히 수송하기 위한 전자 수송층(electron transport layer, ETL), 및 전자를 주입하는 전자 주입층(electron injection layer, EIL)을 구비할 수 있다. 한편, 상기 발광층에서 생성되는 광의 색상은 적색(red), 녹색(green), 청색(blue) 및 백색(white) 중 하나일 수 있으나, 본 실시예에서 이를 한정하는 것은 아니다. 예를 들어, 상기 유기막(OL)의 상기 발광층에서 생성되는 광의 색상은 마젠타(magenta), 시안(cyan), 옐로(yellow) 중 하나일 수 있다.

[0084] 도 9 및 도 13을 참조하면, 상기 유기막(OL)을 형성한 후, 상기 격벽(PW)을 제거한다.

[0085] 상기 격벽(PW)을 제거하는 방법은 하기와 같다.

[0086] 우선, 상기 격벽(PW)이 용해성을 갖도록 상기 격벽(PW)을 용해성 향상제로 처리한다. 상기 용해성 향상제 처리에 의해 상기 격벽(PW)은 상기 용해성 영역과 같이 불소계 용매에 용해될 수 있다. 여기서, 상기 용해성 향상제

는 실라잔(silazane)계 물질을 포함할 수 있다. 예를 들면, 상기 용해성 향상제는 1,1,1,3,3,3-헥사메틸디실라잔(1,1,1,3,3,3-hexamethyldisilazane) 및 1,1,3,3-테트라메틸디실라잔(1,1,3,3-tetramethyldisilazane) 중 적어도 하나일 수 있다.

[0087] 상기 용해성 향상제 처리 후, 불소계 용매를 이용하여 상기 격벽(PW)을 제거한다. 여기서, 상기 불소계 용매는 용해성 영역의 제거시 사용된 상기 불소계 용매와 동일한 물질일 수 있다.

[0088] 한편, 상기 격벽(PW)을 형성하는 단계, 상기 유기막(OL)을 형성하는 단계, 및 상기 격벽(PW)을 제거하는 단계는 반복하여 수행될 수 있다. 예를 들면, 상기 유기 발광 표시 패널은 적색, 녹색 및 청색 화소 영역을 포함할 수 있으며, 상기 적색 화소 영역, 상기 녹색 화소 영역 및 상기 청색 화소 영역의 순으로 상기 유기막(OL)이 형성될 수 있다. 각 화소 영역의 유기막(OL)은 각각 상기 격벽(PW)을 형성하는 단계, 상기 유기막(OL)을 형성하는 단계, 및 상기 격벽(PW)을 제거하는 단계를 통하여 형성될 수 있다.

[0089] 상기 격벽(PW)을 제거한 후, 상기 유기막(OL) 상에 제2 전극(CE)을 형성하여 제1 전극(AE), 유기막(OL) 및 제2 전극(CE)을 포함하는 유기 발광 소자(OLED)를 형성한다. 여기서, 상기 제2 전극은 광을 반사시킬 수 있으며, 상기 제1 전극(AE)에 비하여 일함수가 낮은 물질을 상기 제2 전극(CE) 상에 증착하여 형성될 수 있다. 예를 들면, 상기 제2 전극(CE)은 몰리브덴(Mo), 텅스텐(W), 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 및 이들의 합금 중 적어도 하나를 포함할 수 있다.

[0090] 상기 제2 전극(CE)을 형성한 후, 상기 유기 발광 소자(OLED)를 외부 환경과 격리시키며, 상기 제2 전극(CE) 상에 배치되는 봉지 부재(120)를 형성한다.

[0091] 상기 봉지 부재(120)는 상기 제1 기판(110)에 마주하는 대향 기판일 수 있다. 상기 봉지 부재(120)가 대향 기판인 경우, 상기 봉지 부재(120)는 실런트를 통하여 상기 제1 기판(110)과 합착될 수 있다. 여기서, 상기 실런트는 상기 비표시 영역(NDA)에 배치될 수 있다.

[0092] 또한, 상기 봉지 부재(120)가 대향 기판인 경우, 상기 제1 기판(110) 및 상기 봉지 부재(120) 사이의 공간에는 충전재(미도시)가 미리 배치될 수도 있다. 상기 충전재는 외부의 충격으로부터 상기 유기 발광 소자(OLED)의 손상을 방지할 수 있다. 또한, 상기 충전재가 흡습 능력을 가지면, 상기 충전재는 상기 유기 발광 소자(OLED)로 침투하는 수분을 흡수하여 상기 유기 발광 소자(OLED)로 수분이 침투하는 것을 방지할 수도 있다.

[0093] 한편 상기 봉지 부재(120)는 상기 유기 발광 소자(OLED)를 커버하는 복수의 무기막(미도시) 및 복수의 유기막(미도시)을 포함하는 봉지층일 수도 있다. 상기 봉지 부재(120)는 상기 제2 전극(CE) 상에 배치되어, 상기 유기 발광 소자(OLED)로 수분 및 산소의 침투를 방지할 수 있다. 상기 무기막은 실리콘 산화물(SiO_x), 실리콘 질화물(SiN_x), 실리콘 산질화물(SiON), 알루미늄 산화물(Al₂O₃), 티타늄 산화물(TiO₂), 지르코늄 산화물(ZrO_x) 및 주석 산화물(ZnO) 중 적어도 하나를 포함할 수 있다.

[0094] 상술한 바와 같은 유기 발광 표시 패널의 제조 방법은 상기 유기막(OL)을 마스크를 사용하지 않고, 상기 격벽(PW)을 이용하여 각 화소 영역(PA)에 정확하게 배치할 수 있다. 즉, 상기 유기막(OL)의 오정렬을 방지할 수 있다.

[0095] 이상의 상세한 설명은 본 발명을 예시하고 설명하는 것이다. 또한, 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 전술한 바와 같이 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있으며, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한, 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.


부호의 설명

[0096] 110 : 제1 기판 120 : 봉지 부재
SUB : 베이스 기판 BUL : 버퍼층
GI : 게이트 절연막 ILD : 층간 절연막
PSV : 보호막 DL : 데이터 라인


GL : 게이트 라인 SCL : 반도체층
 GE : 게이트 전극 SE : 소스 전극
 DE : 드레인 전극 PDL : 화소 정의막
 PF : 평탄면 IP : 경사면
 PW : 격벽 AE : 제1 전극
 OL : 유기막 FA : 제1 영역
 SA : 제2 영역 CE : 제2 전극
 OLED : 유기 발광 소자

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7




도면8




도면9




도면10




도면11



도면12



도면13



专利名称(译)	标题：OLED显示板及其制造方法		
公开(公告)号	KR1020160133056A	公开(公告)日	2016-11-22
申请号	KR1020150065454	申请日	2015-05-11
[标]申请(专利权)人(译)	三星显示有限公司		
申请(专利权)人(译)	三星显示器有限公司		
当前申请(专利权)人(译)	三星显示器有限公司		
[标]发明人	DUCKJUNG LEE 이덕중 JUNGSUN PARK 박정선 HYUNSUNG BANG 방현성 JIYOUNG CHOUNG 정지영		
发明人	이덕중 박정선 방현성 정지영		
IPC分类号	H01L27/32		
CPC分类号	H01L27/3274 H01L27/3248 H01L27/3246 H01L27/3262 H01L27/3258 H01L2227/32 H01L51/5012 H01L2251/558		
代理人(译)	강신섭 Munyongho Yiyongwoo		
外部链接	Espacenet		

摘要(译)

用于实现本发明的一个目的的有机发光显示面板包括布置在基板上的有机发光装置，以及***将有机发光装置与外部环境隔离。这里，有机发光装置可以包括平面和在平面中延伸的倾斜表面，第一电极布置在基板上，并且第一电极被暴露，并且倾斜表面可以包括包括定义的像素的有机层。所述第一电极与所述第一电极的边缘重叠，所述第一区域设置在所述第一电极上，所述第二部分设置在所述倾斜表面上，所述第二电极设置在所述有机层上。在第二部分中，有机层的厚度随着在第一区域中变得远离而减小。

