



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2016-0007862

(43) 공개일자 2016년01월21일

(51) 국제특허분류(Int. Cl.)

G09G 3/32 (2016.01)

(21) 출원번호 10-2014-0084053

(22) 출원일자 2014년07월04일

심사청구일자 없음

(71) 출원인

엘지디스플레이 주식회사

서울특별시 영등포구 여의대로 128(여의도동)

(72) 발명자

윤상훈

경상남도 거제시 거제중앙로 1782 동하파로스빌
1208호

강창현

경기도 파주시 해솔로 85 해솔마을1단지두산위브
아파트 107동 1803호

이정민

경기도 파주시 청석로 350 청석마을동문굿모닝힐
아파트 806동 1403호

(74) 대리인

오세일

전체 청구항 수 : 총 14 항


(54) 발명의 명칭 OLED 표시 장치

(57) 요약

본 발명은 OLED 표시 장치 및 그의 구동 방법에 관한 것으로, 다수의 화소 각각이 발광 소자와, 상기 발광 소자를 구동하는 화소 구동 회로를 구비하고, 상기 화소 구동 회로는, 상기 발광 소자와 함께 고전위 전압 공급 라인과 저전위 전압 공급 라인 사이에 직렬로 연결된 구동 스위칭 소자와, 제1 스캔 신호에 응답하여 데이터 라인과

(뒷면에 계속)

대표도 - 도3



상기 구동 스위칭 소자의 게이트에 접속된 제1 노드를 서로 연결하는 제1 스위칭 소자와, 제2 스캔 신호에 응답하여 초기화 전압 공급 라인과 상기 구동 스위칭 소자의 소스에 접속된 제2 노드를 서로 연결하는 제2 스위칭 소자와, 발광 신호에 응답하여 상기 고전위 전압 공급 라인과 상기 구동 스위칭 소자의 드레인을 서로 연결하는 제3 스위칭 소자와, 상기 제1 및 제2 노드 사이에 접속된 제1 커패시터를 구비하고, 상기 화소 구동 회로는 상기 제3 스위칭 소자가 오프 상태일 때, 상기 제1 및 제2 스위칭 소자를 턴-온시켜 상기 제1 및 제2 노드를 초기화하는 초기화 기간과, 상기 제1 및 제3 스위칭 소자를 턴-온시켜 상기 구동 스위칭 소자의 문턱 전압을 센싱하는 샘플링 기간과, 상기 제3 스위칭 소자가 오프 상태일 때, 제1 스위칭 소자를 턴-온시켜 상기 화소에 데이터 전압을 기입하는 프로그래밍 기간과, 상기 화소에 데이터 전압의 기록이 완료되고 난 후 부터 상기 화소가 발광하기 전까지의, 홀딩 기간과, 상기 제3 스위칭 소자를 턴-온시켜 상기 구동 스위칭 소자가 상기 발광 소자에 구동 전류를 공급하는 발광 기간으로 구분하여 동작하고, 임의의 N 번째 행 단위 화소가 샘플링 기간 또는 프로그래밍 기간일 때, 인접한 이전 행 단위 화소 또는 이후 행 단위 화소 중에서 적어도 1개 이상의 행이 홀딩 기간, 제1 초기화 기간, 제2 초기화 기간 중 어느 하나를 가지거나, 제1 초기화 기간과 제2 초기화 기간을 겹쳐서 가지는 것을 특징으로 한다.

명세서

청구범위

청구항 1

임의의 N 번째 행 단위 화소가 샘플링 기간 또는 프로그래밍 기간일 때,

상기 N 번째 행 단위 화소와 인접한 이전 행 단위 화소 또는 이후 행 단위 화소 중에서 적어도 1개 이상의 행이 홀딩 기간, 제1 초기화 기간, 제2 초기화 기간 중 어느 하나를 가지거나, 제1 초기화 기간과 제2 초기화 기간을 겹쳐서 가지는 것을 특징으로 하는,

OLED 표시 장치.

청구항 2

제1항에 있어서,

상기 N 번째 행 단위 화소가 샘플링 기간 또는 프로그래밍 기간일 때, 상기 N 번째 행 단위 화소와 인접한 이전 행 단위 화소는 홀딩 기간을 가지도록 구동되는 것을 특징으로 하는,

OLED 표시 장치.

청구항 3

제1항에 있어서,

상기 N 번째 행 단위 화소가 샘플링 기간 또는 프로그래밍 기간일 때, 상기 N 번째 행 단위 화소와 인접한 이후 행 단위 화소는 제2 초기화 기간을 가지도록 구동되는 것을 특징으로 하는,

OLED 표시 장치.

청구항 4

제1항에 있어서,

상기 N 번째 행 단위 화소는 제2 초기화 기간을 제1 초기화 기간보다 먼저 시작하도록 구동되는 것을 특징으로 하는,

OLED 표시 장치.

청구항 5

제1항에 있어서,

상기 N 번째 행 단위 화소는 제1 초기화 기간과 제2 초기화 기간이 동시에 시작하도록 구동되는 것을 특징으로 하는,

OLED 표시 장치.

청구항 6

제1항에 있어서,

상기 N 번째 행의 인접한 이전 행 단위 화소가 샘플링 기간일 때, 상기 N 번째 행 단위 화소는 제1 초기화 기간 또는 제2 초기화 기간을 시작하도록 구동되는 것을 특징으로 하는,

OLED 표시 장치.

청구항 7

제6항에 있어서,

상기 N 번째 행의 N-1 또는 N-2 번째 행 단위 화소가 샘플링 기간일 때, 상기 N 번째 행 단위 화소는 제1 초기화 기간 또는 제2 초기화 기간을 시작하도록 구동되는 것을 특징으로 하는,

OLED 표시 장치.

청구항 8

제5항에 있어서,

상기 N 번째 행 단위 화소는 제1 초기화 기간과 제2 초기화 기간이 동시에 종료하도록 구동되는 것을 특징으로 하는,

OLED 표시 장치.

청구항 9

제1항에 있어서,

상기 N 번째 행 단위 화소의 제1 초기화 기간 또는 제2 초기화 기간은 N-1 행 단위 화소의 샘플링 기간 이전 시점부터 시작하도록 구동되는 것을 특징으로 하는,

OLED 표시 장치.

청구항 10

제1항에 있어서,

상기 N 번째 행 단위 화소의 제1 초기화 기간 또는 제2 초기화 기간은 N-1 행 단위 화소의 샘플링 기간 이전 시점부터 시작하도록 구동되는 것을 특징으로 하는,

OLED 표시 장치.

청구항 11

제1항에 있어서

상기 N 번째 행 단위 화소가 샘플링 기간 또는 프로그래밍 기간일 때,

N-1 내지 N-2 번째 행 단위 화소는 모두 홀딩 기간을 가지도록 구동되는 것을 특징으로 하는,

OLED 표시 장치.

청구항 12

제1항에 있어서,

다수의 화소 각각이 발광 소자와, 상기 발광 소자를 구동하는 화소 구동 회로를 구비하고;

상기 화소 구동 회로는,

상기 발광 소자와 함께 고전위 전압 공급 라인과 저전위 전압 공급 라인 사이에 직렬로 연결된 구동 스위칭 소자와;

제1 스캔 신호에 응답하여 데이터 라인과 상기 구동 스위칭 소자의 게이트에 접속된 제1 노드를 서로 연결하는 제1 스위칭 소자와;

제2 스캔 신호에 응답하여 초기화 전압 공급 라인과 상기 구동 스위칭 소자의 소스에 접속된 제2 노드를 서로 연결하는 제2 스위칭 소자와;

발광 신호에 응답하여 상기 고전위 전압 공급 라인과 상기 구동 스위칭 소자의 드레인을 서로 연결하는 제3 스위칭 소자와;

상기 제1 및 제2 노드 사이에 접속된 제1 커패시터를 구비하고;

상기 화소 구동 회로는 상기 제3 스위칭 소자가 오프 상태일 때, 상기 제1 및 제2 스위칭 소자를 턴-온시켜 상

기 제1 및 제2 노드를 초기화하는 초기화 기간과,

상기 제1 및 제3 스위칭 소자를 턴-온시켜 상기 구동 스위칭 소자의 문턱 전압을 센싱하는 샘플링 기간과,

상기 제3 스위칭 소자가 오프 상태일 때, 제1 스위칭 소자를 턴-온시켜 상기 화소에 데이터 전압을 기입하는 프로그래밍 기간과,

상기 화소에 데이터 전압의 기록이 완료되고 난 후 부터 상기 화소가 발광하기 전 까지의, 홀딩 기간과,

상기 제3 스위칭 소자를 턴-온시켜 상기 구동 스위칭 소자가 상기 발광 소자에 구동 전류를 공급하는 발광 기간으로 구분하여 동작하는 것을 특징으로 하는,

OLED 표시 장치.

청구항 13

제12항에 있어서,

상기 초기화 기간은 제1 초기화 기간 또는 제2 초기화 기간을 포함하고,

제1 초기화 기간은 제1 스캔 신호(SCAN1)와 제2 스캔 신호(SCAN2)가 동시에 턴-온되어, EM 신호(EM)가 턴-온되기 전까지의 기간이고,

제2 초기화 기간은 제1 스캔 신호(SCAN1)가 턴-온되기 전에 제2 스캔 신호(SCAN1)가 턴-온되어 있는 기간인 것을 특징으로 하는,

OLED 표시 장치.

청구항 14

제13항에 있어서,

상기 제1 초기화 기간에, EM 신호(EM)가 턴-온되기 전에 제2 스캔 신호가 턴-오프되거나, EM 신호(EM)가 턴-온됨과 동시에 제2 스캔 신호가 턴-오프 되는 것을 특징으로 하는,

OLED 표시 장치.

발명의 설명

기술 분야

[0001] 본 발명은 유기 발광 다이오드(Organic Light Emitting Diode; 이하 OLED) 표시 장치에 관한 것이다.

배경 기술

[0002] OLED 표시 장치를 구성하는 다수의 화소들 각각은 애노드 및 캐소드 사이의 유기 발광층으로 구성된 OLED와, OLED를 독립적으로 구동하는 화소 회로를 구비한다. 화소 회로는 주로 스위칭 박막 트랜지스터(Thin Film Transistor; 이하 TFT)와, 커패시터와, 구동 TFT를 포함한다. 스위칭 TFT는 스캔 펄스에 응답하여 데이터 전압을 커패시터에 충전하고, 구동 TFT는 커패시터에 충전된 데이터 전압에 따라 OLED로 공급되는 전류량을 제어하여 OLED의 발광량을 조절한다.

[0003] 이러한 OLED 표시 장치는 화면을 기준으로 x 개의 행 단위의 화소와 y 개의 열 단위의 화소로 구성된다. 즉 각각의 화소 라인은 y 개의 화소로 구성된다. OLED 표시 장치는 화면을 기준으로 첫 번째 행 단위 화소부터 최 하단인 x 번째 행 단위 화소까지 순차적으로 데이터를 기입함으로써 한 프레임의 영상을 표시하게 된다.

[0004] 한편, OLED를 구성하는 유기 발광층에서 애노드와 인접하여 있는 정공주입층 내지 정공수송층의 경우, OLED 표시 장치를 구성하는 모든 화소에 공통의 단일층으로 형성된다. 그런데, 한 프레임의 영상을 표시하기 위하여 OLED 표시 장치가 첫 번째 행 단위 화소부터 마지막 행 단위 화소까지 순차로 데이터를 기입하여 화상을 표시함에 있어서, 인접 화소의 각 애노드 간에 전압차가 발생하는 어떠한 시점이 존재하게 된다. 고 전위의 애노드를 가지는 화소에서 저 전위의 애노드를 가지는 화소 간의 전위차로 인하여, 공통층을 타고 저 전위의 애노드를 가지는 화소 쪽으로 의도치 않은 누설 전류가 흐르게 된다. 이는 N 번째 화소 라인에 가해지는 데이터 전압의 세팅을 애초에 제작자가 의도했던 것과 다르게끔 하는 요인이 된다. 이는 공통층의 저항이 낮아질수록 큰 문제가

된다.

- [0005] 한편, OLED 표시 장치는 공정 편차 등의 이유로 화소마다 구동 TFT의 문턱 전압(V_{th}) 및 이동도(mobility)와 같은 특성 차이가 발생하고, 고전위 전압(VDD)의 전압 강하가 발생하여 OLED를 구동하는 전류량이 달라짐으로써 화소들 간에 휘도 편차가 발생하게 된다. 일반적으로, 초기의 구동 TFT의 특성 차이는 화면에 얼룩이나 무늬를 발생시키고, OLED를 구동하면서 발생하는 구동 TFT의 열화로 인한 특성 차이는 OLED 표시 패널의 수명을 감소시키거나 잔상을 발생시키는 문제점이 있다. 이에, 구동 TFT의 특성 편차를 보상하고, 고전위 전압(VDD)의 전압 강하를 보상하는 보상 회로를 도입함으로써, 화소 간의 휘도 편차를 줄여 화질을 향상시키고자 하는 시도가 계속되고 있다.

발명의 내용

해결하려는 과제

- [0006] 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 전압 보상 방식의 보상 회로를 이용하여, N 번째 행 단위 화소에 데이터가 기입되어 화상이 표시되는 시점에 있어서, N 번째 행 단위 화소가 인접한 화소 라인들의 영향을 최소로 받을 수 있도록 함으로써 데이터 기입 기간에서의 누설 전류로 인해 발생하는 전압 차에 의한 휘도 드랍 문제를 해결하는 OLED 표시 장치를 제공하는데 그 목적이 있다.
- [0007] 본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

과제의 해결 수단

- [0008] 전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 OLED 표시 장치는 임의의 N 번째 행 단위 화소가 샘플링 기간 또는 프로그래밍 기간일 때, N 번째 행 단위 화소와 인접한 이전 행 단위 화소 또는 이후 행 단위 화소 중에서 적어도 1개 이상의 행이 홀딩 기간, 제1 초기화 기간, 제2 초기화 기간 중 어느 하나를 가지거나, 제1 초기화 기간과 제2 초기화 기간을 겹쳐서 가지는 것을 특징으로 한다.
- [0009] 본 발명의 다른 특징에 따르면, N 번째 행 단위 화소가 샘플링 기간 또는 프로그래밍 기간일 때, N 번째 행 단위 화소와 인접한 이전 행 단위 화소는 홀딩 기간을 가지도록 구동되는 것을 특징으로 한다.
- [0010] 본 발명의 또 다른 특징에 따르면, N 번째 행 단위 화소가 샘플링 기간 또는 프로그래밍 기간일 때, N 번째 행 단위 화소와 인접한 이후 행 단위 화소는 제2 초기화 기간을 가지도록 구동되는 것을 특징으로 한다.
- [0011] 본 발명의 또 다른 특징에 따르면, N 번째 행 단위 화소는 제2 초기화 기간을 제1 초기화 기간보다 먼저 시작하도록 구동되는 것을 특징으로 한다.
- [0012] 본 발명의 또 다른 특징에 따르면, N 번째 행 단위 화소는 제1 초기화 기간과 제2 초기화 기간이 동시에 시작하도록 구동되는 것을 특징으로 한다.
- [0013] 본 발명의 또 다른 특징에 따르면, N 번째 행의 인접한 이전 행 단위 화소가 샘플링 기간일 때, N 번째 행 단위 화소는 제1 초기화 기간 또는 제2 초기화 기간을 시작하도록 구동되는 것을 특징으로 한다.
- [0014] 본 발명의 또 다른 특징에 따르면, N 번째 행의 N-1 또는 N-2 번째 행 단위 화소가 샘플링 기간일 때, N 번째 행 단위 화소는 제1 초기화 기간 또는 제2 초기화 기간을 시작하도록 구동되는 것을 특징으로 한다.
- [0015] 본 발명의 또 다른 특징에 따르면, N 번째 행 단위 화소는 제1 초기화 기간과 제2 초기화 기간이 동시에 종료하도록 구동되는 것을 특징으로 한다.
- [0016] 본 발명의 또 다른 특징에 따르면, N 번째 행 단위 화소의 제1 초기화 기간 또는 제2 초기화 기간은 N-1 행 단위 화소의 샘플링 기간 이전 시점부터 시작하도록 구동되는 것을 특징으로 한다.
- [0017] 본 발명의 또 다른 특징에 따르면, N 번째 행 단위 화소의 제1 초기화 기간 또는 제2 초기화 기간은 N-1 행 단위 화소의 샘플링 기간 이전 시점부터 시작하도록 구동되는 것을 특징으로 한다.
- [0018] 본 발명의 또 다른 특징에 따르면, N 번째 행 단위 화소가 샘플링 기간 또는 프로그래밍 기간일 때, N-1 내지 N-2 번째 행 단위 화소는 모두 홀딩 기간을 가지도록 구동되는 것을 특징으로 한다.
- [0019] 본 발명의 또 다른 특징에 따르면, 다수의 화소 각각이 발광 소자와, 발광 소자를 구동하는 화소 구동 회로를

구비하고, 화소 구동 회로는, 발광 소자와 함께 고전위 전압 공급 라인과 저전위 전압 공급 라인 사이에 직렬로 연결된 구동 스위칭 소자와, 제1 스캔 신호에 응답하여 데이터 라인과 구동 스위칭 소자의 게이트에 접속된 제1 노드를 서로 연결하는 제1 스위칭 소자와, 제2 스캔 신호에 응답하여 초기화 전압 공급 라인과 구동 스위칭 소자의 소스에 접속된 제2 노드를 서로 연결하는 제2 스위칭 소자와, 발광 신호에 응답하여 고전위 전압 공급 라인과 구동 스위칭 소자의 드레인을 서로 연결하는 제3 스위칭 소자와, 제1 및 제2 노드 사이에 접속된 제1 커패시터를 구비하고, 화소 구동 회로는 제3 스위칭 소자가 오프 상태일 때, 제1 및 제2 스위칭 소자를 턴-온시켜 제1 및 제2 노드를 초기화하는 초기화 기간과, 제1 및 제3 스위칭 소자를 턴-온시켜 구동 스위칭 소자의 문턱 전압을 센싱하는 샘플링 기간과, 제3 스위칭 소자가 오프 상태일 때, 제1 스위칭 소자를 턴-온시켜 화소에 데이터 전압을 기입하는 프로그래밍 기간과, 화소에 데이터 전압의 기록이 완료되고 난 후 부터 화소가 발광하기 전까지의, 홀딩 기간과, 제3 스위칭 소자를 턴-온시켜 구동 스위칭 소자가 발광 소자에 구동 전류를 공급하는 발광 기간으로 구분하여 동작하는 것을 특징으로 한다.

[0020] 본 발명의 또 다른 특징에 따르면, 초기화 기간은 제1 초기화 기간 또는 제2 초기화 기간을 포함하고, 제1 초기화 기간은 제1 스캔 신호(SCAN1)와 제2 스캔 신호(SCAN2)가 동시에 턴-온되어, EM 신호(EM)가 턴-온되기 전까지의 기간이고, 제2 초기화 기간은 제1 스캔 신호(SCAN1)가 턴-온되기 전에 제2 스캔 신호(SCAN1)가 턴-온되어 있는 기간인 것을 특징으로 한다.

[0021] 본 발명의 또 다른 특징에 따르면, 제1 초기화 기간에, EM 신호(EM)가 턴-온되기 전에 제2 스캔 신호가 턴-오프되거나, EM 신호(EM)가 턴-온됨과 동시에 제2 스캔 신호가 턴-오프 되는 것을 특징으로 한다.

[0022] 기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

발명의 효과

[0023] 본 발명은 구동 TFT의 특성 편차를 보상하고, 고전위 전압(VDD)의 전압 강하를 보상함으로써, 화소 간의 휘도 편차를 줄여 화질이 향상된 OLED 표시 장치를 제공할 수 있다.

[0024] 본 발명은 기존 대비 상대적으로 낮은 데이터 구동 전압을 인가하여도 동일한 휘도를 달성할 수 있음으로써 데이터 구동 전압의 마진(Margin)이 증가한 OLED 표시 장치를 제공할 수 있다.

[0025] 또한 본 발명은, 동일한 화상을 표현하는 세 개의 프레임이, 각기 이전의 프레임에서 표현한 화상이 무엇이었는지에 상관 없이 일정한 휘도를 안정적으로 나타냄으로써, 우수한 응답특성을 가지는 OLED 표시 장치를 제공할 수 있다.

[0026] 본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.

도면의 간단한 설명

[0027] 도 1은 본 발명의 실시 예에 따른 OLED 표시 장치의 구성도이다.

도 2는 도 1에 도시된 화소(P)의 구동 파형도이다.

도 3은 도 1에 도시된 화소(P)의 회로도이다.

도 4a 및 도 4b는 본 발명의 다른 실시 예에 따른 화소(P)의 회로도이다.

도 5(a)는 OLED 표시 장치의 표시패널의 한 프레임이 블랙 화상을 구현하고 그 다음 프레임이 화이트를 구현하는 과정에서, 임의의 N 번째 게이트 라인에 대응되는 임의의 N 번째 행 단위 화소에, N 번째 행 단위 화소의 인접 화소 라인들(예컨대, N-2, N-1, N+1, N+2 번째 행 단위 화소를 말한다)로부터 유입되는 누설 전류의 유입 방향을 나타내는 모식도이다.

도 5(b)는 OLED 표시 장치의 표시패널의 한 프레임이 블랙 화상을 구현하고 그 다음 프레임이 화이트를 구현하는 과정에서, 임의의 N 번째 게이트 라인에 대응되는 임의의 N 번째 행 단위 화소의 Vgs 값의 시뮬레이션 결과를 나타내는 그래프이다.

도 6(a)는 OLED 표시 장치의 표시패널의 한 프레임이 화이트 화상을 구현하고 그 다음 프레임도 화이트를 구현하는 과정에서, 임의의 N 번째 게이트 라인에 대응되는 임의의 N 번째 행 단위 화소에, N 번째 행 단위 화소의 인접 화소 라인들(예컨대, N-2, N-1, N+1, N+2 번째 행 단위 화소를 말한다)로부터 유입되는 누설 전류의 유입

방향을 나타내는 모식도이다.

도 6(b)는 OLED 표시 장치의 표시패널의 한 프레임이 화이트 화상을 구현하고 그 다음 프레임도 화이트를 구현하는 과정에서, 임의의 N 번째 게이트 라인에 대응되는 임의의 N 번째 행 단위 화소의 V_{gs} 값의 시물레이션 결과를 나타내는 그래프이다.

도 7, 9, 11, 13은 본 발명의 일 실시예에 따른 OLED 표시 장치의 표시패널에서 임의의 N 번째 게이트 라인에 대응되는 임의의 N 번째 행 단위 화소가 샘플링 시간(t_2) 또는 프로그래밍 시간(t_3)일 때, N 번째 행 단위 화소의 인접 화소 라인들(예컨대, N-2, N-1, N+1, N+2 번째 행 단위 화소를 말한다)의 발광 상태를 나타내는 개략적인 모식도이다.

도 8(a) 8(b), 10(a), 10(b), 12(a), 12(b), 14(a), 14(b)는 각각 도 7, 9, 11, 13에 대응하여, 본 발명의 일 실시예에 따른 OLED 표시 장치의 표시패널에서 임의의 N 번째 게이트 라인에 대응되는 임의의 N 번째 행 단위 화소 및 그의 인접 화소 라인들(예컨대, N-2, N-1, N+1, N+2 번째 행 단위 화소를 말한다)의 구동 방법을 나타내는 구동 파형도들이다.

도 15 는 OLED 표시 장치의 화소를, 본 발명의 구동 방법으로 도 8(a)의 구동 파형도를 따르게끔 구동하였을 때와 종래의 방식으로 구동하였을 때의 의 구동 방법으로 이하 본 발명이라 한다)의 I-V curve를 비교한 그래프이다.

도 16 은 본 발명의 구동 방법을 적용한 경우와 종래 기술의 구동 방법을 적용한 경우에 있어서의 응답 특성을 비교한 그래프이다.

발명을 실시하기 위한 구체적인 내용

- [0028] 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
- [0029] 본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
- [0030] 구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
- [0031] 위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
- [0032] 소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
- [0033] 비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
- [0034] 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
- [0035] 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.
- [0036] 본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 당업자가 충분히 이해할 수 있듯이 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.

- [0037] 이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
- [0038] 본 발명에서 TFT는 P 타입 또는 N 타입으로 구성될 수 있으며, 이하의 실시 예에서는 설명의 편의를 위해 TFT를 N 타입으로 구성하여 설명한다. 따라서, 게이트 하이 전압(VGH)은 TFT를 턴-온시키는 게이트 온 전압이고, 게이트 로우 전압(VGL)은 TFT를 턴-오프시키는 게이트 오프 전압이다. 그리고 펄스 형태의 신호를 설명함에 있어서, 게이트 하이 전압(VGH) 상태를 "하이 상태"로 정의하고, 게이트 로우 전압(VGL) 상태를 "로우 상태"로 정의한다.
- [0039] 도 1은 본 발명의 일 실시예에 따른 OLED 표시 장치의 구성도이다.
- [0040] 도 1에 도시된 OLED 표시 장치는 다수의 게이트 라인(GL)과 다수의 데이터 라인(DL)이 교차되어 각 화소(P)를 정의하는 표시 패널(2)과, 다수의 게이트 라인(GL)을 구동하는 게이트 드라이버(4)와, 다수의 데이터 라인(DL)을 구동하는 데이터 드라이버(6)와, 외부로부터 입력된 영상 데이터(RGB)를 정렬하여 데이터 드라이버(6)에 공급하고, 게이트 제어 신호(GCS) 및 데이터 제어 신호(DCS)를 출력하여 게이트 드라이버(4) 및 데이터 드라이버(6)를 제어하는 타이밍 컨트롤러(8)를 구비한다.
- [0041] 각 화소(P)는 OLED와, OLED에 구동 전류를 공급하는 구동 TFT(DT)를 포함하여 OLED를 독립적으로 구동하는 화소 구동 회로를 구비한다. 그리고 화소 구동 회로는 구동 TFT(DT)의 특성 편차를 보상하고, 고전위 전압(VDD)의 전압 강하를 보상하도록 구성됨으로써, 각 화소(P) 간의 휘도 편차를 줄일 수 있다. 이러한 화소(P)에 관해서는 도 2 내지 도 6을 참조하여 구체적으로 후술한다.
- [0042] 표시 패널(2)은 서로 교차하는 다수의 게이트 라인(GL)과 다수의 데이터 라인(DL)을 구비하고, 이들(GL, DL)의 교차 영역에는 다수의 화소(P)들이 구비된다. 각 화소(P)는 OLED와 화소 구동 회로를 구비한다. 그리고 게이트 라인(GL)과, 데이터 라인(DL)과, 고전위 전압(VDD) 공급 라인과, 저전위 전압(VSS) 공급 라인과, 초기화 전압(Vinit) 공급 라인에 접속된다.
- [0043] 게이트 드라이버(4)는 타이밍 컨트롤러(8)로부터 제공된 다수의 게이트 제어 신호(GCS)에 따라 다수의 게이트 라인(GL)에 다수의 게이트 신호를 공급한다. 다수의 게이트 신호는 제1 및 제2 스캔 신호(SCAN1, SCAN2)와, 발광 신호(EM)를 포함하며, 이들 신호는 다수의 게이트 라인(GL)을 통해 각 화소(P)에 공급된다. 고전위 전압(VDD)은 저전위 전압(VSS)보다 상대적으로 높은 전압을 갖는다. 저전위 전압(VSS)은 접지 전압일 수 있다. 초기화 전압(Vinit)은 각 화소(P)의 OLED의 문턱 전압보다 낮은 전압을 갖는다.
- [0044] 데이터 드라이버(6)는 타이밍 컨트롤러(8)로부터 제공된 다수의 데이터 제어 신호(DCS)에 따라 타이밍 컨트롤러(8)로부터 입력되는 디지털 영상 데이터(RGB)를 기준 감마 전압을 이용하여 데이터 전압(Vdata)으로 변환한다. 그리고 변환된 데이터 전압(Vdata)을 다수의 데이터 라인(DL)에 공급한다. 한편, 데이터 드라이버(6)는 각 화소(P)의 프로그래밍 기간(t3; 도 2 참조)에만 데이터 전압(Vdata)을 출력하고, 나머지 기간에는 기준 전압(Vref)을 다수의 데이터 라인(DL)에 공급한다.
- [0045] 타이밍 컨트롤러(8)는 외부로부터 입력되는 영상 데이터(RGB)를 표시 패널(2)의 크기 및 해상도에 알맞게 정렬하여 데이터 드라이버(6)에 공급한다. 타이밍 컨트롤러(8)는 외부로부터 입력되는 동기 신호들(SYNC), 예를 들어 도트클럭(DCLK), 데이터 인에이블 신호(DE), 수평 동기신호(Hsync), 수직 동기신호(Vsync)를 이용해 다수의 게이트 및 데이터 제어신호(GCS, DCS)를 생성한다. 그리고 생성된 다수의 게이트 및 데이터 제어신호(GCS, DCS)를 게이트 드라이버(4) 및 데이터 드라이버(6)에 각각 공급함으로써, 게이트 드라이버(4) 및 데이터 드라이버(6)를 제어한다.
- [0046] 이하, 화소(P)를 보다 구체적으로 설명한다.
- [0047] 도 2는 도 1에 도시된 화소(P)의 구동 파형도이다.
- [0048] 도 3은 도 1에 도시된 화소(P)의 회로도이다.
- [0049] 도 4a 및 도 4b는 본 발명의 다른 실시 예에 따른 화소(P)의 회로도이다.
- [0050] 도 2를 참조하면, 본 발명의 일 실시예에 따른 화소(P)는 화소(P)에 공급되는 다수의 게이트 신호의 펄스 타이밍에 따라, 초기화 기간(t1)과, 샘플링 기간(t2)과, 프로그래밍 기간(t3)과, 홀딩 기간(t4)과 발광 기간(t5)으로 구분되어 동작한다.
- [0051] 초기화 기간(t1)은, 제1 초기화 기간(t12)을 포함할 수 있다. 제1 초기화 기간(t11)은 화소의 구동 TFT의 게이트 노드(도 3의 제1 노드(N1)가 된다)와 소스 노드(도 3의 제2 노드(N2)가 된다)를 구동 TFT의 문턱 전압보다

큰 전압차를 가지도록 하는 기간이다. 예를 들어, 도 3의 회로도에 따른 화소 구동 회로에 의해 구동되는 화소에 있어서, 제1 초기화 기간(t_{11})은 제1 스캔 신호(SCAN1)가 하이 상태로 출력될 때, 제2 스캔 신호(SCAN2)는 하이 상태로 출력되다가 로우 상태로 출력되고, 발광 신호(EM)는 로우 상태로 출력되는 기간일 수 있다.

[0052] 한편, 도2 에는 도시되지 않았으나, 초기화 기간(t_1)은 제1 초기화 기간(t_{11})뿐만 아니라 제2 초기화 기간(t_{12})을 포함할 수 있다. 제2 초기화 기간(t_{12})은 아직 제1 초기화 기간(t_{11})이 도래하지는 않았으나, OLED의 애노드 전압이 OLED 구동 전압보다 낮은 전압을 가지는 기간이다. 예를 들어, 도 3의 회로도에 따른 화소 구동 회로에 의해 구동되는 화소에 있어서, 제2 초기화 기간(t_{12})은 제1 스캔 신호(SCAN1)가 로우 상태로 출력될 때, 제2 스캔 신호(SCAN2)가 하이 상태로 출력되고, 동시에 발광 신호(EM)도 로우 상태로 출력되는 기간일 수 있다.

[0053] 샘플링 기간(t_2)은 화소의 구동 TFT의 문턱 전압을 센싱 내지는 샘플링하는 기간이다. 예를 들어, 도 3의 회로도에 따른 화소 구동 회로에 의해 구동되는 화소에 있어서, 샘플링 기간(t_2)은 제1 스캔 신호(SCAN1) 및 발광 신호(EM)가 모두 함께 하이 상태로 출력되고, 동시에 제2 스캔 신호(SCAN2)가 로우 상태로 출력되는 기간일 수 있다.

[0054] 프로그래밍 기간(t_3)은 화소가 커패시터에 데이터를 기입하는 기간이다. 예를 들어, 도 3의 회로도에 따른 화소 구동 회로에 의해 구동되는 화소에 있어서, 프로그래밍 기간(t_3)은 제1 스캔 신호(SCAN1)가 하이 상태로 출력되고, 동시에 제2 스캔 신호(SCAN2) 및 발광 신호(EM)가 모두 함께 로우 상태로 출력되는 기간일 수 있다.

[0055] 홀딩 기간(t_4)은 프로그래밍 기간(t_3)과 발광 기간(5) 사이의 기간이다. 예를 들어, 도 3의 회로도에 따른 화소 구동 회로에 의해 구동되는 화소에 있어서, 홀딩 기간(t_4)은 제1 스캔 신호(SCAN1), 제2 스캔 신호(SCAN2) 발광 신호(EM)가 모두 함께 로우 상태로 출력될 수 있다.

[0056] 발광 기간(t_5)은 화소가 기입된 데이터에 대응하여 전류를 공급받아 발광하는 기간이다. 예를 들어, 도 3의 회로도에 따른 화소 구동 회로에 의해 구동되는 화소에 있어서, 발광 기간(t_5)은 발광 신호(EM)가 하이 상태로 출력되고, 동시에 제1 및 제2 스캔 신호(SCAN1, SCAN2)는 모두 함께 로우 상태로 출력될 수 있다.

[0057] 한편, 데이터 드라이버(6)는 각 화소(P)의 프로그래밍 기간(t_3)에 동기하여 데이터 전압(Vdata)을 다수의 데이터 라인(DL)에 공급하고, 나머지 기간에는 기준 전압(Vref) 다수의 데이터 라인(DL)에 공급한다.

[0058] 도 3을 참조하면, 화소(P)는 OLED와, 4개의 TFT와, 2개의 커패시터(Capacitor)를 구비하여 OLED를 구동하는 화소 구동 회로를 포함한다. 구체적으로, 화소 구동 회로는 구동 TFT(DT)와, 제1 내지 제3 TFT($T_1 \sim T_3$)와, 제1 및 제2 커패시터(C_1, C_2)를 구비한다.

[0059] 구동 TFT(DT)는 OLED와 함께 고전위 전압(VDD) 공급 라인과 저전위 전압(VSS) 공급 라인 사이에 직렬로 연결되고, 발광 기간(t_5)에서, OLED에 구동 전류를 공급한다.

[0060] 제1 TFT(T_1)는 제1 스캔 신호(SCAN1)에 따라 턴-온 또는 턴-오프 되며, 턴-온시 데이터 라인(DL)과 구동 TFT(DT)의 게이트에 접속된 제1 노드(N_1)를 서로 연결한다. 이러한 제1 TFT(T_1)는 초기화 기간(t_1)과, 샘플링 기간(t_2)에 데이터 라인(DL)으로부터 제공된 기준 전압(Vref)을 제1 노드(N_1)에 공급한다. 그리고 프로그래밍 기간(t_3)에 데이터 라인(DL)으로부터 제공된 데이터 전압(Vdata)을 제1 노드(N_1)에 공급한다.

[0061] 제2 TFT(T_2)는 제2 스캔 신호(SCAN2)에 따라 턴-온 또는 턴-오프 되며, 턴-온시 초기화 전압(Vinit)을 구동 TFT(DT)의 소스에 접속된 제2 노드(N_2)를 서로 연결한다. 이러한 제2 TFT(T_2)는 초기화 기간(t_1)에 초기화 전압(Vinit) 공급 라인으로부터 제공된 기준 전압(Vinit)을 제2 노드(N_2)에 공급한다.

[0062] 제3 TFT(T_3)는 발광 신호(EM)에 따라 턴-온 또는 턴-오프 되며, 턴-온시 고전위 전압(VDD)을 구동 TFT(DT)의 드레인에 공급한다. 이러한 제3 TFT(T_3)는 샘플링 기간(t_2)과 발광 기간(t_5)에 고전위 전압(VDD) 공급 라인으로부터 제공된 고전위 전압(VDD)을 구동 TFT(DT)의 드레인에 공급한다.

[0063] 제1 커패시터(C_1)는 제1 및 제2 노드(N_1, N_2) 사이에 접속된다. 이러한 제1 커패시터(C_1)는 샘플링 기간(t_2)에 구동 TFT(DT)의 문턱 전압(V_{th})을 저장한다.

[0064] 제2 커패시터(C_2)는 초기화 전압(Vinit) 공급 라인과 제2 노드(N_2) 사이에 접속된다. 이러한 제2 커패시터(C_2)는 제1 커패시터(C_1)와 직렬로 연결되어 제1 커패시터(C_1)의 용량비를 상대적으로 줄여 프로그래밍 기간(t_3)에서, 제1 노드(N_1)에 인가되는 데이터 전압(Vdata) 대비 OLED의 휘도를 향상시키는 역할을 한다. 한편, 제2 커패시터(C_2)는 도 4a에 도시한 바와 같이, 고전위 전압(VDD) 공급 라인과 제2 노드(N_2) 사이에 접속될 수 있다. 그리고 도 4b에 도시한 바와 같이, 저전위 전압(VSS) 공급 라인과 제2 노드(N_2) 사이에 접속될 수도 있다.

- [0065] 이하, 도 2 및 도 3을 참조하여 본 발명의 일 실시예에 따른 화소(P)의 구동 방법을 설명한다.
- [0066] 먼저, 초기화 기간(t1)(즉, 제2 초기화 기간(t12)은 없는 경우에 있어서, 제1 초기화 기간(t11))에는 제1 및 제2 TFT(T1, T2)가 턴-온된다. 그러면, 기준 전압(Vref)이 제1 TFT(T1)를 통해 제1 노드(N1)에 공급되고, 초기화 전압(Vinit)이 제2 노드(N2)에 공급되어 화소(P)가 초기화 된다. 그리고 초기화 기간(t1)은 제3 TFT(T3)가 턴-온되기 전까지의 기간이며, 이 사이에 제2 TFT(T2)가 턴-오프된다.
- [0067] 이어서, 샘플링 기간(t2)에는 제1 및 제3 TFT(T1, T3)가 턴-온된다. 그러면, 제1 노드(N1)는 기준 전압(Vref)을 유지한다. 그리고 구동 TFT(DT)는 드레인이 고전위 전압(VDD)으로 플로팅된 상태에서 소스 방향으로 전류가 흐르다가, 소스의 전압이 "Vref-Vth"이 되면 턴-오프된다. 여기서, "Vth"는 구동 TFT(DT)의 문턱 전압을 나타낸다.
- [0068] 이어서, 프로그래밍 기간(t3)에는 제1 TFT(T1)이 턴-온된다. 그러면, 데이터 전압(Vdata)이 제1 TFT(T1)를 통해 제1 노드(N1)에 공급된다.
- [0069] 그러면, 제2 노드(N2)의 전압은 제1 커패시터(C1)와 제2 커패시터(C2)의 직렬커패에 의한 전압 분배에 따른 커플링 현상이 발생함에 따라, 제2 노드(N2)의 전압은 " $V_{ref}-V_{th}+C'(V_{data}-V_{ref})$ "으로 변한다. 여기서, " C' "은 " $C1/(C1+C2+Coled)$ "을 나타낸다. "Coled"는 OLED의 정전 용량을 나타낸다. 본 발명은 제1 커패시터(C1)에 직렬로 연결된 제2 커패시터(C2)를 구비함으로써, 제1 커패시터(C1)의 용량비를 상대적으로 줄여 프로그래밍 기간(t3)에서, 제1 노드(N1)에 인가되는 데이터 전압(Vdata) 대비 OLED의 휘도를 향상시킨다.
- [0070] 이어서, 홀딩 기간(t4)에는 턴-온되는 TFT가 없다. 즉, 제1, 제2 및 제3 TFT(T1, T2, T3)가 턴-오프된다. 그러면, 프로그래밍 기간(t3)에 화소(P)에 기입되었던 데이터 전압(Vdata) 및 문턱 전압이 그대로 유지되게 된다. 즉, 홀딩 기간(t4)은 프로그래밍 기간(t3) 후에서부터 발광 기간(t5) 전까지의 기간이다.
- [0071] 이어서, 발광 기간(t5)에는 제3 TFT(T3)가 턴-온된다. 그러면, 고전위 전압(VDD)이 제3 TFT(T3)를 통해 구동 TFT(DT)의 드레인에 인가되고, 구동 TFT(DT)는 OLED에 구동 전류를 공급한다. 이때, 구동 TFT(DT)로부터 OLED에 공급되는 구동 전류의 식은 " $K(V_{data}-V_{ref}-C'(V_{data}-V_{ref}))^2$ "이 된다. 상기 식을 살펴보면, OLED의 구동 전류에는 구동 TFT(DT)의 문턱 전압(Vth)과 고전위 전압(VDD)의 영향이 배제된 것을 알 수 있다. 따라서, 본 발명의 화소(P)는 구동 TFT의 특성 편차와, 고전위 전압(VDD)의 전압 강하를 보상함으로써, 각 화소(P) 간의 휘도 편차를 줄일 수 있다. 한편, 본 발명은 발광 기간(t5)의 시작 시점에서, 발광 신호(EM)가 로우 상태에서 하이 상태로 변하는 상승 시간을 조절함으로써, 구동 TFT(DT)의 이동도의 편차를 보상할 수도 있다.
- [0072] 본 발명의 발명자들은 화소(P)를 종래의 방식으로 구동할 때 발생하는 휘도 드랍의 문제점이 인접 화소의 애노드 간의 누설 전류에 기인한 것임을 알아냈는데, 이에 관하여 도 5(a), 도 5(b), 도 6(a), 도 6(b)을 참조하여 보다 구체적으로 설명한다.
- [0073] 도 5(a)는 OLED 표시 장치의 표시패널의 한 프레임이 블랙 화상을 구현하고 그 다음 프레임이 화이트를 구현하는 과정에서, 임의의 N 번째 게이트 라인에 대응되는 임의의 N 번째 행 단위 화소에, N 번째 행 단위 화소의 인접 화소 라인들(예컨대, N-2, N-1, N+1, N+2 번째 행 단위 화소를 말한다)로부터 유입되는 누설 전류의 유입 방향을 나타내는 모식도이다.
- [0074] 도 5(b)는 OLED 표시 장치의 표시패널의 한 프레임이 블랙 화상을 구현하고 그 다음 프레임이 화이트를 구현하는 과정에서, 임의의 N 번째 게이트 라인에 대응되는 임의의 N 번째 행 단위 화소의 Vgs 값의 시뮬레이션 결과를 나타내는 그래프이다.
- [0075] 도 6(a)는 OLED 표시 장치의 표시패널의 한 프레임이 화이트 화상을 구현하고 그 다음 프레임도 화이트를 구현하는 과정에서, 임의의 N 번째 게이트 라인에 대응되는 임의의 N 번째 행 단위 화소에, N 번째 행 단위 화소의 인접 화소 라인들(예컨대, N-2, N-1, N+1, N+2 번째 행 단위 화소를 말한다)로부터 유입되는 누설 전류의 유입 방향을 나타내는 모식도이다.
- [0076] 도 6(b)는 OLED 표시 장치의 표시패널의 한 프레임이 화이트 화상을 구현하고 그 다음 프레임도 화이트를 구현하는 과정에서, 임의의 N 번째 게이트 라인에 대응되는 임의의 N 번째 행 단위 화소의 Vgs 값의 시뮬레이션 결과를 나타내는 그래프이다.
- [0077] N 번째 행 단위 화소는, 인접한 화소 라인들(예컨대, N-1 번째 행 단위 화소와 N+1 번째 행 단위 화소 내지는 그

이후의 인접 화소 라인들)과 유기 발광층의 정공주입층 내지 정공수송층을 소위 공통층으로써 공유한다.

[0078] 한편, N 번째 행 단위 화소에 데이터를 기입하는 기간 중에, N 번째 행 단위 화소 이전 행 단위 화소들(예컨대, N-1 번째 행 단위 화소와 N-2 번째 행 단위 화소들)은 당해 프레임에서 표시하고자 하는 데이터에 대응한 화상을, N 번째 행 단위 화소 이후 행 단위 화소들(예컨대, N+1 번째 행 단위 화소와 N+2 번째 행 단위 화소들)은 이전 프레임에서 표시하고자 하는 데이터에 대응한 화상을 표시하고 있다. 도 5(a)와 도 6(a)는 OLED 표시 장치의 표시패널에서, 임의의 N 번째 행 단위 화소에 데이터를 기입하여 발광하게 하고자 하는 경우에, N 번째 행 단위 화소의 인접 화소 라인들(예컨대, N-2, N-1, N+1, N+2 번째 행 단위 화소를 말한다)로부터 N 번째 행 단위 화소로 유입되는 누설 전류의 유입 방향을 나타내고 있다. 도 5(a)는 표시패널의 어떤 프레임에서 블랙 화상을 구현하다가 다음 프레임에서 화이트 화상을 구현하는 경우에 해당하고, 도 6(a)는 어떤 프레임에서 화이트 화상을 구현하다가 다음 프레임에서도 화이트 화상을 구현하는 경우에 해당한다.

[0079] 임의의 N 번째 행 단위 화소에 데이터를 기입하는 기간에는 N 번째 행 단위 화소의 애노드의 전압을 캐소드 전압 이하로 낮추어 OLED에 전류가 흐르지 않도록 한다. 이 때, 임의의 N 번째 행 단위 화소의 애노드에 걸리는 전압 대비하여 인접한 화소 라인들의 애노드에 걸리는 전압과, N 번째 행 단위 화소의 애노드에 걸리는 전압이 상대적으로 높아서 양 자 사이에 전압차가 나게 된다.

[0080] 보다 구체적으로, 도 5(a)를 참조하면, 표시패널의 어떤 프레임에서 블랙 화상을 구현하다가 다음 프레임에서 화이트 화상을 구현하는 경우에는, N+1 번째 행 단위 화소는 어떤 프레임의 블랙 상태(즉, 비발광 상태)를 구현하고 있으므로 애노드의 전압이 낮은 반면, N-1 번째 행 단위 화소는 다음 프레임의 화이트 상태(즉, 발광 상태)이며, 통상 휘도 300nit)를 구현하고 있으므로 애노드의 전압이 상대적으로 높다. 따라서, 임의의 N 번째 행 단위 화소의 애노드에 걸리는 전압과 N+1 번째 행 단위 화소의 애노드에 걸리는 전압차는 그리 크지 않아서 누설 전류의 흐름이 크지 않은 반면, 임의의 N 번째 행 단위 화소의 애노드에 걸리는 전압과 N-1 번째 행 단위 화소의 애노드에 걸리는 전압차는 상대적으로 매우 크다. 이로 인해, 유기발광층의 공통층을 타고 고 전위의 N-1 번째 행 단위 화소의 애노드로부터 저 전위의 N 번째 행 단위 화소의 애노드로 누설 전류가 많이 유입된다. 도 5(b)를 참조하면, N 번째 행 단위 화소의 프로그래밍 기간(t_3)에서 제2 노드의 전압값은 그 값이 일정하지 않고 약간 증가하는 추세를 보임을 알 수 있으며, 이 때의 구동 TFT의 제1 노드(게이트 노드)와 제2 노드(소스 노드)의 전위차인 V_{gs} 는 3.31 V 이다.

[0081] 한편, 도 6(a)를 참조하면, 표시패널의 어떤 프레임에서 화이트 화상을 구현하다가 다음 프레임에서도 화이트 화상을 구현하는 경우에는, N+1 번째 행 단위 화소도, N-1 번째 행 단위 화소도 모두 화이트 상태라서 N+1 번째 행 단위 화소와, N-1 번째 행 단위 화소 모두 애노드의 전압이 높다. 따라서, 임의의 N 번째 행 단위 화소의 애노드에 걸리는 전압과 N-1, N+1 번째 행 단위 화소의 애노드에 걸리는 전압차는 매우 크다. 이로 인해, 유기발광층의 공통층을 타고 고 전위의 N-1, N+1 번째 행 단위 화소로부터 저 전위의 N 번째 행 단위 화소로 누설 전류가 많이 유입되게 된다. 도 6(b)를 참조하면, N 번째 행 단위 화소의 프로그래밍 기간(t_3)에서 제2 노드의 전압값은 그 값이 일정하지 않고 역시 약간 증가하는 추세를 보임을 알 수 있으며, 이 때의 V_{gs} 는 3.12 V 이다.

[0082] 도 5(b)와 도 6(b)를 비교하면, 표시패널의 어떤 프레임에서 블랙 화상을 구현하다가 다음 프레임에서는 화이트 화상을 구현하는 경우의 V_{gs} 보다, 표시패널의 어떤 프레임에서 화이트 화상을 구현하다가 다음 프레임에서도 화이트 화상을 구현하는 경우의 V_{gs} 가 더 낮다. 즉, 표시패널의 어떤 프레임에서 블랙 화상(즉, 비발광 상태)을 구현하다가 다음 프레임에서는 화이트 화상(즉, 발광 상태)이며, 통상 휘도 300nit)을 구현하는 경우보다, 표시패널의 어떤 프레임에서 화이트 화상을 구현하다가 다음 프레임에서도 화이트 화상을 구현하는 경우가 누설 전류의 영향이 더욱 크다는 것을 알 수 있다. 이로부터, 임의의 N 번째 행 단위 화소에 데이터를 기입하는 기간에 N 번째 행 단위 화소의 인접 화소 라인들이 발광 상태에 있을 때, 그 인접 화소 라인들의 애노드 전압값이 높을수록 누설 전류의 영향이 크다는 것을 알 수 있다.

[0083] 한편, 도 5(a), 도 6(a)를 설명할 때, 편의상 임의의 N 번째 행 단위 화소로부터 가장 인접해 있는 N-1, N+1 번째 행 단위 화소들의 영향만을 설명하였으나, 실제로는 이에 국한되지 않고, N 번째 행 단위 화소와 가까운 화소 라인일수록 N 번째 행 단위 화소에 큰 영향을 주고, 멀수록 미미한 영향을 준다고 보아야 함은 자명하다.

[0084] 인접한 화소 라인들 애노드 간에 전위차가 있을 때, 누설 전류가 흐르게 되는 이유는 다음과 같다. 임의의 N 번째 행 단위 화소는, 인접한 화소 라인들(예컨대, N-1 번째 행 단위 화소와 N+1 번째 단위 화소 내지는 그 이후의 인접 화소 라인들)과 유기 발광층의 정공주입층 내지 정공수송층을 소위 공통층으로써 공유한다. 그런데 유기 발광층의 정공주입층 내지 정공수송층은 OLED의 애노드와 접하여 있다. 따라서, N 번째 행 단위 화소의 애노드와, 그의 인접 화소 라인들의 애노드 사이에 전위차가 발생하면, 소위 공통층을 타고 전류가 흐르게 되는 것

이다.

- [0085] 이는, 공통층의 누설 저항이 낮을수록 더 심화되는데, 통상 OLED의 소자 성능을 향상시키기 위하여 공통층에 불순물을 소량 도핑하는 경우에 있어서, 불순물이 전도성을 띠는 등의 이유로 인하여 불순물의 도핑 농도가 커질수록 공통층의 누설 저항이 낮아지고, 누설 전류가 더 많이 발생할 수 있는 우려가 있다. 반대로, 누설 전류를 우려하여 도핑 농도를 낮추게 되면, OLED의 소자 성능이 개선될 수 없다.
- [0086] 다시 말해서, 누설 전류의 유입을 최소화 하기 위하여, 누설 저항을 높여 주는 방법을 생각해 볼 수도 있으나, OLED의 소자 성능이 떨어진다는 문제점이 발생한다.
- [0087] 이에, 본 발명의 발명자들은 OLED 소자의 변경도 없고, 화소 구동 회로의 구조 변경도 없이, 단지 화소 구동 회로의 구동 방법을 조작하여 누설 전류의 문제를 해결하는 OLED 표시 장치 구동 방법을 발명했다. 이에 관하여 다음에서 자세히 살펴본다.
- [0088] 도 7, 9, 11, 13은 본 발명의 일 실시예에 따른 OLED 표시 장치의 표시패널에서 임의의 N 번째 게이트 라인에 대응되는 임의의 N 번째 행 단위 화소가 샘플링 시간(t_2) 또는 프로그래밍 시간(t_3)일 때, N 번째 행 단위 화소의 인접 화소 라인들(예컨대, N-2, N-1, N+1, N+2 번째 행 단위 화소를 말한다)의 발광 상태를 나타내는 개략적인 모식도이다.
- [0089] 도 8(a) 8(b), 10(a), 10(b), 12(a), 12(b), 14(a), 14(b)는 각각 도 7, 9, 11, 13에 대응하여, 본 발명의 일 실시예에 따른 OLED 표시 장치의 표시패널에서 임의의 N 번째 게이트 라인에 대응되는 임의의 N 번째 행 단위 화소 및 그의 인접 화소 라인들(예컨대, N-2, N-1, N+1, N+2 번째 행 단위 화소를 말한다)의 구동 방법을 나타내는 구동 파형도들이다. OLED 표시 장치의 표시패널에서 임의의 N 번째 게이트 라인에 대응되는 임의의 N 번째 행 단위 화소가 일 프레임에서 다음 프레임으로 넘어가는 시점에서, 임의의 N 번째 행 단위 화소는 샘플링 시간(t_2) 또는 프로그래밍 시간(t_3)일 때, 임의의 N 번째 행 단위 화소의 제2 노드에는 OLED의 캐소드에 걸리는 전압보다 낮은 전압이 걸려 있게 된다. 즉, N 번째 행 단위 화소의 OLED의 애노드 캐소드보다 낮은 전압이 걸려 있게 된다. 그러므로, 임의의 N 번째 행 단위 화소는 샘플링 시간(t_2) 또는 프로그래밍 시간(t_3)에 비발광 상태다. 이 때, 인접한 화소 라인들도 비발광 상태에 있게 하여, 보다 구체적으로는 임의의 N 번째 행 단위 화소는 샘플링 시간(t_2) 또는 프로그래밍 시간(t_3)일 때, 인접한 화소 라인들의 애노드의 전압이 N 번째 행 단위 화소의 애노드의 전압보다 높게 걸리지 않도록 하여, 인접 화소 라인들로부터 N 번째 행 단위 화소로 유입되는 누설 전류를 최소화한다.
- [0090] 먼저 도 7은, 임의의 N 번째 행 단위 화소는 샘플링 시간(t_2) 또는 프로그래밍 시간(t_3)일 때, 그의 인접 화소 라인들 중, N-1 와 N+1 번째 행 단위 화소들이 비발광 상태인 경우를 나타내고 있다. 여기서 점선의 화살표는 누설 전류의 유입 경로를 나타낸 것이다. 도 7에서는 하나의 행이 6개의 화소로 구성되고, 임의의 N 번째 행을 기준으로, 전, 후 각각 가장 가까운 2개 행을 표현하여 도합 5개의 행으로 구성되는 것과 같이 표현되어 있으나, 이는 어디까지나 설명의 편의를 위한 것일 뿐, 행과 열의 구성이 이에 국한되지 않는다는 것은 자명하다.
- [0091] 보다 구체적으로는, 임의의 N 번째 행 단위 화소가 샘플링 시간(t_2) 또는 프로그래밍 시간(t_3)일 때, N-1 번째 행 단위 화소가 홀딩 시간(t_4)을 가지고, N+1 번째 행 단위 화소가 제1 초기화 시간(t_{11}) 또는 제2 초기화 시간(t_{12}) 중 어느 하나의 시간을 가지거나, 제1 초기화 시간(t_{11})과 제2 초기화 시간(t_{12})를 걸쳐서 가진다.
- [0092] 도 8(a), 8(b)는 임의의 N 번째 행 단위 화소 및 그의 인접 화소 라인들(예컨대, N-2, N-1, N+1, N+2 번째 행 단위 화소를 말한다)의 구동 방법을 나타내는 구동 파형도이다. 도 8(a), 도 8(b)는 도 3 과 같은 4T2C 구조를 화소 구동 회로로써 채용하는 경우에, 도 7과 같이 표시 패널을 구동하기 위한 구동 파형도에 불과하다. 즉, 이는 예시에 불과하며, 도 7의 설명에서와 같이 표시 패널을 구동하고, 도 2의 설명에서 언급한 초기화 시간(t_1), 샘플링 시간(t_2), 프로그래밍 시간(t_3), 홀딩 시간(t_4) 및 발광 시간(t_5)에 따라 구동하는, 모든 다른 구조의 화소 구동 회로에도 역시 도 7의 설명에서와 같은 본 발명의 일 실시예에 따른 구동 방법이 적용될 수 있다.
- [0093] 도 8(a)를 참조하면, 임의의 N 번째 행 단위 화소가 샘플링 시간(t_2) 또는 프로그래밍 시간(t_3)일 때, N-1 번째 행 단위 화소는 홀딩 시간(t_4)을 가지고, N+1 번째 행 단위 화소는 제2 초기화 시간(t_{12})을 가지도록 구동 타이밍을 조작할 수 있다.
- [0094] 이 때, 도 8(a)에서 구동 TFT(DT)의 제1 노드(N1)와 제2 노드(N2)를 구동 TFT(DT)의 문턱 전압보다 큰 전압차를 가지도록 하는 기간인 제1 초기화 시간(t_{11})은, 제1 스캔 신호(SCAN1)와 제2 스캔 신호(SCAN2)가 동시에 턴-온되어, EM 신호(EM)가 턴-온되기 전까지의 기간에 해당한다. 이 때, 제2 스캔 신호(SCAN2)는, EM 신호(EM)가 턴-

온되기 전에 턴-오프될 수도 있고, EM 신호(EM)가 턴-온됨과 동시에 턴-오프될 수도 있다. 또한, 도 8(a)에서 OLED의 애노드 전압이 OLED의 구동전압보다 낮은 전압을 가지는 기간인 제2 초기화 기간(t12)은, 제1 스캔 신호(SCAN1)가 턴-온되기 전에 제2 스캔 신호(SCAN1)가 턴-온되어 있는 기간에 해당한다. 다시 말하면, 제2 초기화 기간(t12)은 제1 초기화 기간(t11)에 대하여 시적으로 먼저 존재할 수는 있지만, 나중에 존재할 수는 없다. 이하의 도 10, 12, 14 에서도 제1 초기화 기간(t11)과 제2 초기화 기간(t12)에 대하여 동일한 설명이 적용된다.

[0095] 즉, 도 8(a)를 참조하면, OLED 표시 장치의 표시 패널을 구성하는 각 화소가 제2 초기화 기간(t12)을 제1 초기화 기간(t11)보다 먼저 시작하도록 구동 타이밍을 조작할 수 있다.

[0096] 도 8(b)를 참조하면, 임의의 N 번째 행 단위 화소가 샘플링 기간(t2) 또는 프로그래밍 기간(t3) 일 때, N-1 번째 행 단위 화소는 홀딩 기간(t4)을 가지고, N+1 번째 행 단위 화소는 제1 초기화 기간(t11)을 가지도록 구동 타이밍을 조작할 수 있다.

[0097] 즉, 도 8(b)를 참조하면, OLED 표시 장치의 표시 패널을 구성하는 각 화소가 제1 초기화 기간(t11)만을 가지도록 구동 타이밍을 조작할 수 있다.

[0098] OLED 표시 장치의 표시 패널을 구성하는 각 화소가 발광 기간(t5)와 제1 초기화 기간(t11) 사이에, 제2 초기화 기간(t12)을 가지게 되면, 화소가 제1 초기화 기간(t11)을 가지기 전부터 이미 구동 TFT(DT)의 제2 노드(N2)에는 초기화 전압(Vinit) 즉, 구동 TFT(DT)의 문턱 전압보다 낮은 전압이 걸리게 된다. OLED 표시 장치의 표시 패널을 구성하는 각 화소가 초기화 기간(1)으로서 제1 초기화 기간(t11)만을 포함하는 경우보다, 제2 초기화 기간(t12) 까지도 함께 포함할 때, 애노드의 전압이 낮게 걸리는 시간이 제2 초기화 기간(t12)만큼 더욱 증가하므로, N 번째 행 단위 화소로의 누설 전류 유입을 더욱 효과적으로 막을 수 있다.

[0099] 도 3 과 같은 4T2C 구조를 화소 구동 회로로써 채용할 경우에는 제1 초기화 기간(t11)과 제2 초기화 기간(t12)이 시간적으로 완전히 중첩할 수 없으나, 다른 구조의 화소 구동 회로를 채용하는 경우에는, 제1 초기화 기간(t11)과 제2 초기화 기간(t12)이 시간적으로 완전히 중첩하는 경우 즉, 초기화 기간(t1)이 곧 제1 초기화 기간(t11)이거나 또는 제2 초기화 기간(t12)일 수 있다. 즉, 제1 초기화 기간(t11)이 제2 초기화 기간(t12)과 동시에 시작하고 동시에 종료할 수 있다.

[0100] 다음으로 도 9는, 임의의 N 번째 행 단위 화소는 샘플링 기간(t2) 또는 프로그래밍 기간(t3) 일 때, 그의 인접 화소 라인들 중, N-1, N+1, N+2 번째 행 단위 화소들이 비발광 상태인 경우를 나타내고 있다. 여기서 점선의 화살표는 누설 전류의 유입 경로를 나타낸 것이다. 도 9 에서는 하나의 행이 6개의 화소로 구성되고, 임의의 N 번째 행을 기준으로, 전, 후 각각 가장 가까운 2개 행을 표현하여 도합 5개의 행으로 구성되는 것과 같이 표현되어 있으나, 이는 어디까지나 설명의 편의를 위한 것일 뿐, 행과 열의 구성이 이에 국한되지 않는다는 것은 자명하다.

[0101] 보다 구체적으로는, 임의의 N 번째 행 단위 화소가 샘플링 기간(t2) 또는 프로그래밍 기간(t3) 일 때, N-1 번째 행 단위 화소가 홀딩 기간(t4)을 가지고, N+1, N+2 번째 행 단위 화소가 제1 초기화 기간(t11), 제2 초기화 기간(t12) 중 어느 하나의 기간을 가지거나, 제1 초기화 기간(t11)과 제2 초기화 기간(t12)을 겹쳐서 가진다.

[0102] 도 10(a), 10(b)는 임의의 N 번째 행 단위 화소 및 그의 인접 화소 라인들(예컨대, N-2, N-1, N+1, N+2 번째 행 단위 화소를 말한다)의 구동 방법을 나타내는 구동 파형도이다. 도 10(a), 도 10(b)는 도 3 과 같은 4T2C 구조를 화소 구동 회로로써 채용하는 표시 패널의 경우에, 도 9와 같이 표시 패널을 구동하기 위한 구동 파형도에 불과하다. 즉, 이는 예시에 불과하며, 도 9의 설명에서와 같이 표시 패널을 구동하고, 도 2의 설명에서 언급한 제1 초기화 기간(t11), 제2 초기화 기간(t12), 초기화 기간(t1), 샘플링 기간(t2), 프로그래밍 기간(t3), 홀딩 기간(t4) 및 발광 기간(t5)에 따라 구동하는, 모든 다른 구조의 화소 구동 회로에도 역시 도 9의 설명에서와 같은 본 발명의 일 실시예에 따른 구동 방법이 적용될 수 있다.

[0103] 도 10(a)를 참조하면, 임의의 N 번째 행 단위 화소가 샘플링 기간(t2) 또는 프로그래밍 기간(t3) 일 때, N-1 번째 행 단위 화소는 홀딩 기간(t4)을 가지고, N+1, N+2 번째 행 단위 화소는 모두 제2 초기화 기간(t12)을 가지도록 구동 타이밍을 조작할 수 있다.

[0104] 즉, OLED 표시 장치의 표시 패널을 구성하는 각 화소가 2 수평기간(2H)에 걸쳐서 제2 초기화 기간(t12)을 가지도록 구동 타이밍을 조작할 수 있다. 이 때 1 수평기간이란, 하나의 프레임을 나타내기 위하여, 표시 패널이 N 개의 게이트 라인(GL)으로 되어 있는 경우, 하나의 프레임을 나타내기 위한 시간으로 할당되어 있는 시간을 N으로 나눈 시간을 말한다. 2 수평기간이란, 1 수평기간의 두 배의 시간을 말한다.

- [0105] 또한, 도 10(a)를 참조하면, OLED 표시 장치의 표시 패널을 구성하는 임의의 N 번째 행 단위 화소의 제2 초기화 기간(t_{12})이, N-1 번째 행 단위 화소가 샘플링 기간(t_2)일 때 이미 시작하게끔 구동 타이밍을 조작할 수 있다.
- [0106] 또는, 도 10(a)를 참조하면, OLED 표시 장치의 표시 패널을 구성하는 각 화소가 제2 초기화 기간(t_{12})을 제1 초기화 기간(t_{11})보다 먼저 시작하도록 구동 타이밍을 조작할 수 있다. 그러나 어떠한 경우에 있어서도, 제1 초기화 기간(t_{11})이 제2 초기화 기간(t_{12})보다 나중에 종료된다.
- [0107] 도 10(b)를 참조하면, 임의의 N 번째 행 단위 화소가 샘플링 기간(t_2) 또는 프로그래밍 기간(t_3) 일 때, N-1 번째 행 단위 화소는 홀딩 기간(t_4)을 가지고, N+1, N+2 번째 행 단위 화소는 모두 제1 초기화 기간(t_{11})을 가지도록 구동 타이밍을 조작할 수 있다.
- [0108] 즉, 도 10(b)를 참조하면, OLED 표시 장치의 표시 패널을 구성하는 각 화소가 2 수평기간(2H)에 걸쳐서 제1 초기화 기간(t_{11})을 가지도록 구동 타이밍을 조작할 수 있다.
- [0109] 또한, 도 10(b)를 참조하면, OLED 표시 장치의 표시 패널을 구성하는 임의의 N 번째 행 단위 화소의 제1 초기화 기간(t_{11})이, N-1 번째 행 단위 화소가 샘플링 기간(t_2)일 때 이미 시작하게끔 구동 타이밍을 조작할 수 있다.
- [0110] 또는, 도 10(b)를 참조하면, OLED 표시 장치의 표시 패널을 구성하는 각 화소가 제1 초기화 기간(t_{11})만을 가지도록 구동 타이밍을 조작할 수 있다.
- [0111] 도 3 과 같은 4T2C 구조를 화소 구동 회로로써 채용할 경우에는 제1 초기화 기간(t_{11})과 제2 초기화 기간(t_{12})이 시간적으로 완전히 중첩할 수 없으나, 다른 구조의 화소 구동 회로를 채용하는 경우에는, 제1 초기화 기간(t_{11})과 제2 초기화 기간(t_{12})이 시간적으로 완전히 중첩하는 경우 즉, 초기화 기간(t_1)이 곧 제1 초기화 기간(t_{11})이거나 또는 제2 초기화 기간(t_{12})일 수 있다. 즉, 제1 초기화 기간(t_{11})이 제2 초기화 기간(t_{12})과 동시에 시작하고 동시에 종료할 수 있다.
- [0112] 다음으로 도 11은, 임의의 N 번째 행 단위 화소는 샘플링 기간(t_2) 또는 프로그래밍 기간(t_3) 일 때, 그의 인접 화소 라인들 중, N-1, N-2, N+1 번째 행 단위 화소들이 비발광 상태인 경우를 나타내고 있다. 여기서 점선의 화살표는 누설 전류의 유입 경로를 나타낸 것이다. 도 11 에서는 하나의 행이 6개의 화소로 구성되고, 임의의 N 번째 행을 기준으로, 전, 후 각각 가장 가까운 2개 행을 표현하여 도합 5개의 행으로 구성되는 것과 같이 표현되어 있으나, 이는 어디까지나 설명의 편의를 위한 것일 뿐, 행과 열의 구성이 이에 국한되지 않는다는 것은 자명하다.
- [0113] 보다 구체적으로는, 임의의 N 번째 행 단위 화소가 샘플링 기간(t_2) 또는 프로그래밍 기간(t_3) 일 때, N-2, N-1 번째 행 단위 화소는 모두 홀딩 기간(t_4)을 가지고, N+1 번째 행 단위 화소는 제1 초기화 기간(t_{11}) 또는 제2 초기화 기간(t_{12}) 중 어느 하나의 기간을 가지거나, 제1 초기화 기간(t_{11})과 제2 초기화 기간(t_{12})을 겹쳐서 가진다.
- [0114] 도 12(a), 12(b)는 임의의 N 번째 행 단위 화소 및 그의 인접 화소 라인들(예컨대, N-2, N-1, N+1, N+2 번째 행 단위 화소를 말한다)의 구동 방법을 나타내는 구동 파형도이다. 도 12(a), 도 12(b)는 도 3 과 같은 4T2C 구조를 화소 구동 회로로써 채용하는 표시 패널의 경우에, 도 11과 같이 표시 패널을 구동하기 위한 구동 파형도에 불과하다. 즉, 이는 예시에 불과하며, 도 11의 설명에서와 같이 표시 패널을 구동하고, 도 2의 설명에서 언급한 제1 초기화 기간(t_{11}), 제2 초기화 기간(t_{12}), 초기화 기간(t_1), 샘플링 기간(t_2), 프로그래밍 기간(t_3), 홀딩 기간(t_4) 및 발광 기간(t_5)에 따라 구동하는, 모든 다른 구조의 화소 구동 회로에도 역시 도 11의 설명에서와 같은 본 발명의 일 실시예에 따른 구동 방법이 적용될 수 있다.
- [0115] 도 12(a)를 참조하면, 임의의 N 번째 행 단위 화소가 샘플링 기간(t_2) 또는 프로그래밍 기간(t_3) 일 때, N-2, N-1 번째 행 단위 화소는 모두 홀딩 기간(t_4)을 가지고, N+1 번째 행 단위 화소는 제2 초기화 기간(t_{12})을 가지도록 구동 타이밍을 조작할 수 있다.
- [0116] 즉, 도 12(a)를 참조하면, OLED 표시 장치의 표시 패널을 구성하는 각 화소가 제2 초기화 기간(t_{12})을 제1 초기화 기간(t_{11})보다 먼저 시작하도록 구동 타이밍을 조작할 수 있다. 그러나 어떠한 경우에 있어서도, 제1 초기화 기간(t_{11})이 제2 초기화 기간(t_{12})보다 나중에 종료된다.
- [0117] 도 12(b)를 참조하면, 임의의 N 번째 행 단위 화소가 샘플링 기간(t_2) 또는 프로그래밍 기간(t_3) 일 때, N-2, N-1 번째 행 단위 화소는 모두 홀딩 기간(t_4)을 가지고, N+1 번째 행 단위 화소는 제1 초기화 기간(t_{11})을 가지

도록 구동 타이밍을 조작할 수 있다.

- [0118] 즉, 도 12(b)를 참조하면, OLED 표시 장치의 표시 패널을 구성하는 각 화소가 제1 초기화 기간(t_{11})만을 가지도록 구동 타이밍을 조작할 수 있다.
- [0119] 도 3 과 같은 4T2C 구조를 화소 구동 회로로써 채용할 경우에는 제1 초기화 기간(t_{11})과 제2 초기화 기간(t_{12})이 시간적으로 완전히 중첩할 수 없으나, 다른 구조의 화소 구동 회로를 채용하는 경우에는, 제1 초기화 기간(t_{11})과 제2 초기화 기간(t_{12})이 시간적으로 완전히 중첩하는 경우 즉, 초기화 기간(t_1)이 곧 제1 초기화 기간(t_{11})이거나 또는 제2 초기화 기간(t_{12})일 수 있다. 즉, 제1 초기화 기간(t_{11})이 제2 초기화 기간(t_{12})과 동시에 시작하고 동시에 종료할 수 있다.
- [0120] 다음으로 도 13는, 임의의 N 번째 행 단위 화소는 샘플링 기간(t_2) 또는 프로그래밍 기간(t_3) 일 때, 그의 인접 화소 라인들 중, N-1, N-2, N+1, N+2 번째 행 단위 화소들이 비발광 상태인 경우를 나타내고 있다. 여기서 점선의 화살표는 누설 전류의 유입 경로를 나타낸 것이다. 도 13 에서는 하나의 행이 6개의 화소로 구성되고, 임의의 N 번째 행을 기준으로, 전, 후 각각 가장 가까운 2개 행을 표현하여 도합 5개의 행으로 구성되는 것과 같이 표현되어 있으나, 이는 어디까지나 설명의 편의를 위한 것일 뿐, 행과 열의 구성이 이에 국한되지 않는다는 것은 자명하다.
- [0121] 보다 구체적으로는, 임의의 N 번째 행 단위 화소가 샘플링 기간(t_2) 또는 프로그래밍 기간(t_3) 일 때, N-2, N-1 번째 행 단위 화소는 모두 홀딩 기간(t_4)을 가지고, N+1, N+2 번째 행 단위 화소는 제1 초기화 기간(t_{13}), 제2 초기화 기간(t_{14}) 또는 초기화 기간(t_1) 중 어느 하나의 기간을 가지거나, 제1 초기화 기간(t_{11})과 제2 초기화 기간(t_{12})을 겹쳐서 가진다.
- [0122] 도 14(a), 14(b)는 임의의 N 번째 행 단위 화소 및 그의 인접 화소 라인들(예컨대, N-2, N-1, N+1, N+2 번째 행 단위 화소를 말한다)의 구동 방법을 나타내는 구동 파형도이다. 도 14(a), 도 14(b)는 도 3 과 같은 4T2C 구조를 화소 구동 회로로써 채용하는 표시 패널의 경우에, 도 13과 같이 표시 패널을 구동하기 위한 구동 파형도에 불과하다. 즉, 이는 예시에 불과하며, 도 13의 설명에서와 같이 표시 패널을 구동하고, 도 2의 설명에서 언급한 제1 초기화 기간(t_{13}), 제2 초기화 기간(t_{14}), 초기화 기간(t_1), 샘플링 기간(t_2), 프로그래밍 기간(t_3), 홀딩 기간(t_4) 및 발광 기간(t_5)에 따라 구동하는, 모든 다른 구조의 화소 구동 회로에도 역시 도 13의 설명에서와 같은 본 발명의 일 실시예에 따른 구동 방법이 적용될 수 있다.
- [0123] 도 14(a)를 참조하면, 임의의 N 번째 행 단위 화소가 샘플링 기간(t_2) 또는 프로그래밍 기간(t_3) 일 때, N-2, N-1 번째 행 단위 화소는 모두 홀딩 기간(t_4)을 가지고, N+1, N+2 번째 행 단위 화소는 모두 제2 초기화 기간(t_{12})을 가지도록 구동 타이밍을 조작할 수 있다.
- [0124] 즉, 도 14(a)를 참조하면, OLED 표시 장치의 표시 패널을 구성하는 각 화소가 2 수평기간에 걸쳐서 홀딩 기간(t_4)을 가지도록 구동 타이밍을 조작할 수 있다.
- [0125] 또한, 도 14(a)를 참조하면, OLED 표시 장치의 표시 패널을 구성하는 각 화소가 제2 초기화 기간(t_{12})을 제1 초기화 기간(t_{11})보다 먼저 시작하도록 구동 타이밍을 조작할 수 있다. 그러나 어떠한 경우에 있어서도, 제1 초기화 기간(t_{11})이 제2 초기화 기간(t_{12})보다 나중에 종료된다.
- [0126] 또한, 도 14(a)를 참조하면, OLED 표시 장치의 표시 패널을 구성하는 각 화소가 2 수평기간에 걸쳐서 제2 초기화 기간(t_{12})을 가지도록 구동 타이밍을 조작할 수 있다.
- [0127] 도 14(b)를 참조하면, 임의의 N 번째 행 단위 화소가 샘플링 기간(t_2) 또는 프로그래밍 기간(t_3) 일 때, N-2, N-1 번째 행 단위 화소는 홀딩 기간(t_4)을 가지고, N+1, N+2 번째 행 단위 화소는 모두 제1 초기화 기간(t_{11})을 가지도록 구동 타이밍을 조작할 수 있다.
- [0128] 즉, 도 14(b)를 참조하면, OLED 표시 장치의 표시 패널을 구성하는 각 화소가 2 수평기간(2H)에 걸쳐서 홀딩 기간(t_4)을 가지도록 구동 타이밍을 조작할 수 있다.
- [0129] 또는, 도 14(b)를 참조하면, OLED 표시 장치의 표시 패널을 구성하는 각 화소가 제1 초기화 기간(t_{11})만을 가지도록 구동 타이밍을 조작할 수 있다.
- [0130] 또한, 도 14(b)를 참조하면, OLED 표시 장치의 표시 패널을 구성하는 각 화소가 2 수평기간(2H)에 걸쳐서 제1 초기화 기간(t_{11})을 가지도록 구동 타이밍을 조작할 수 있다.
- [0131] 도 3 과 같은 4T2C 구조를 화소 구동 회로로써 채용할 경우에는 제1 초기화 기간(t_{11})과 제2 초기화 기간(t_{12})

이 시간적으로 완전히 중첩할 수 없으나, 다른 구조의 화소 구동 회로를 채용하는 경우에는, 제1 초기화 기간(t_{11})과 제2 초기화 기간(t_{12})이 시간적으로 완전히 중첩하는 경우 즉, 초기화 기간(t_1)이 곧 제1 초기화 기간(t_{11})이거나 또는 제2 초기화 기간(t_{12})일 수 있다. 즉, 제1 초기화 기간(t_{11})이 제2 초기화 기간(t_{12})과 동시에 시작하고 동시에 종료할 수 있다.

[0132] 다시 말하면, OLED 표시 장치의 표시 패널을 구성하는 임의의 N 번째 행 단위 화소가 샘플링 기간(t_2) 또는 프로그래밍 기간(t_3) 일 때, 그의 인접한 화소 라인들을 비발광 상태로 만듦으로써 인접한 화소 라인들의 애노드의 전압이 N 번째 행 단위 화소의 애노드의 전압보다 높게 걸리지 않도록 하여, 인접 화소 라인들로부터 N 번째 행 단위 화소로 유입되는 누설 전류를 최소화한다. 이를 위하여 N 번째 행 단위 화소가 샘플링 기간(t_2) 또는 프로그래밍 기간(t_3) 일 때, 인접한 이전 행 단위 화소(예컨대, N-1, N-2, N-3 번째 행 단위 화소 등을 말한다)는 적어도 1개 이상의 행이 홀딩 기간(t_4)을 가지고, 인접한 이후 행 단위 화소(예컨대, N+1, N+2, N+3 번째 행 단위 화소 등을 말한다)는 적어도 1개 이상의 행이 제1 초기화 기간(t_{11}) 또는 제2 초기화 기간(t_{12})중 하나를 가지거나, 제1 초기화 기간(t_{11})과 제2 초기화 기간(t_{12})를 겹쳐서 가지도록 구동 타이밍을 조작한다.

[0133] 다음의 도 15 는, 도 3의 회로도에 따라 화소 구동 회로가 구성된 경우에 있어서, 종래의 방식으로 구동하였을 때(이하 종래 기술이라 한다)와, 도 7의 설명에서와 같은 본 발명의 일 실시예에 따른 OLED 표시 장치의 구동 방법으로 도 8(a)의 구동 파형도를 따르게끔 구동하였을 때(이하 본 발명이라 한다)의 I-V curve를 비교한 그래프이다.

[0134] 도 15 로부터, 동일한 데이터 구동 전압을 인가할 때, 종래 기술에 비하여 본 발명의 경우에 있어서 OLED에 더 높은 전류가 흐르는 것을 알 수 있다. 동일한 데이터 구동 전압 조건에서 OLED에 더 높은 전류가 흐를수록 휘도가 더 높아진다. 이는 곧 종래 기술에 비하여 본 발명의 경우는 상대적으로 낮은 데이터 구동 전압을 인가하여도 동일한 휘도를 달성할 수 있음을 의미한다. 이로써 본 발명은 데이터 구동 전압의 마진(Margin)을 증가시킬 수 있게 된다.


[0135] 다음의 도 16 은, 도 3의 회로도에 따라 화소 구동 회로가 구성된 표시패널이, 블랙 화상을 구현하고 있는 상태에 시작하여 첫 번째 프레임에서 화이트 화상을 구현하고, 그 다음 두 번째 프레임에서 화이트 화상을 구현하고, 세 번째 프레임에서 화이트 화상을 구현하는 경우에 있어서, 본 발명의 구동 방법을 적용한 경우와 종래 기술의 구동 방법을 적용한 경우에 있어서의 응답 특성을 비교한 그래프이다.

[0136] 도 16 를 참조하면, 종래 기술의 경우, 블랙 화상에서 화이트 화상으로 변환되는 첫 번째 프레임의 휘도와 화이트 화상에서 다시 화이트 화상으로 변환되는 두 번째 및 세 번째 프레임의 휘도가 더 낮은 것을 알 수 있다. 즉 동일한 화상을 표현하는 세 개의 프레임이, 각기 이전의 프레임에서 표현한 화상이 무엇이었는지에 따라 그 휘도가 달라지는 문제가 있다. 반면, 본 발명의 경우, 첫 번째 프레임의 휘도와, 나머지 두 번째, 세 번째 프레임의 휘도가 차이가 나지 않고 동일한 수준의 휘도를 나타냄을 알 수 있다. 즉 동일한 화상을 표현하는 세 개의 프레임이, 각기 이전의 프레임에서 표현한 화상이 무엇이었는지에 상관 없이 일정한 휘도를 안정적으로 나타낸다는 것을 알 수 있다.


[0137] 이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

도면


도면1




도면2




도면3




도면4a




도면4b




도면5a




도면5b




도면6a




도면6b




도면7




도면8a




도면8b




도면9




도면10a




도면10b




도면11




도면12a




도면12b




도면13




도면14a




도면14b



도면15



도면16



专利名称(译)	发明名称OLED显示器		
公开(公告)号	KR1020160007862A	公开(公告)日	2016-01-21
申请号	KR1020140084053	申请日	2014-07-04
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	YOON SANG HUN 윤상훈 KANG CHANG HEON 강창헌 LEE JUNG MIN 이정민		
发明人	윤상훈 강창헌 이정민		
IPC分类号	G09G3/32		
CPC分类号	G09G3/3291 G09G3/3233 G09G2300/0819 G09G2300/0852 G09G2300/0861 G09G2310/0256 G09G2320/0214 G09G2320/0223		
外部链接	Espacenet		

摘要(译)

本发明涉及一种OLED显示装置及其驱动方法，其中多个像素中的每一个包括发光元件和用于驱动发光元件的像素驱动电路，并且像素驱动电路包括：第一开关元件，用于响应于第一扫描信号连接数据线和连接到驱动开关元件的栅极的第一节点，第二开关元件，用于响应于第二扫描信号连接初始化电压供应线和连接到驱动开关元件的源极的第二节点；第一电容连接在第一节点和第二节点之间，第一电容连接在第一节点和第二节点之间，驱动电路包括初始化时段，用于在第三开关元件处于断开状态时通过接通第一和第二开关元件来初始化第一和第二节点，用于在第三开关元件处于关断状态时接通第一开关元件并将数据电压写入像素的编程时段，从数据电压的完成 - 在由光发射，其中所述驱动开关元件提供驱动电流给发光元件的记录之后打开所述第三开关装置，所述保持期间，直到时间像素被点亮，并且在像素周期，当任意第N行单位像素是采样周期或编程周期时，它被分成相邻的前一行单位像素或后一行单位像素此外，一行或多行可以具有保持时段，第一初始化时段和第二初始化时段中的任何一个，或者可以具有第一初始化时段和第二初始化时段。

