



공개특허 10-2020-0072745

(19) 대한민국특허청(KR)  
(12) 공개특허공보(A)(11) 공개번호 10-2020-0072745  
(43) 공개일자 2020년06월23일

- (51) 국제특허분류(Int. Cl.)  
*H01L 51/52* (2006.01) *G02B 27/01* (2006.01)  
*H01L 27/32* (2006.01) *H05B 33/12* (2006.01)
- (52) CPC특허분류  
*H01L 51/5284* (2013.01)  
*G02B 27/0172* (2013.01)
- (21) 출원번호 10-2018-0160674
- (22) 출원일자 2018년12월13일
- 심사청구일자 없음

- (71) 출원인  
엘지디스플레이 주식회사  
서울특별시 영등포구 여의대로 128(여의도동)
- (72) 발명자  
김종기  
경기도 파주시 월롱면 엘지로 245  
송은아  
경기도 파주시 월롱면 엘지로 245  
(뒷면에 계속)
- (74) 대리인  
특허법인천문


전체 청구항 수 : 총 10 항

(54) 발명의 명칭 전계발광 표시장치 및 그를 포함한 개인 몰입형 표시장치

### (57) 요 약

본 출원은 전계발광 표시장치 및 그를 포함한 개인 몰입형 표시장치에 관한 것이다. 본 출원에 의한 전계발광 표시장치는, 기판, 화소 구동 전극, 뱅크, 슬릿, 발광층, 공통 전극, 블랙 매트릭스, 컬러 필터 그리고 봉지층을 구비한다. 기판은, 매트릭스 방식으로 배열된 다수 개의 화소들을 구비한다. 화소 구동 전극은, 화소들마다 하나씩 배치된다. 뱅크는, 화소들 사이에 배치되며, 화소 구동 전극의 중심 영역을 노출한다. 슬릿은, 뱅크의 중심 영역에서 일정 깊이 함몰된다. 발광층은, 화소 구동 전극, 뱅크, 슬릿의 바닥면 위에 적층된다. 공통 전극은, 발광층 위에 적층된다. 블랙 매트릭스는, 슬릿을 채우며 뱅크 위에 형성된다. 컬러 필터는, 블랙 매트릭스 사이에서 공통 전극 위에 배치된다. 봉지층은, 컬러 필터 위에 적층된다.

### 대 표 도 - 도4



(52) CPC특허분류

*H01L 27/322* (2013.01)

*H01L 27/3246* (2013.01)

*H01L 51/5203* (2013.01)

*H01L 51/5237* (2013.01)

*H01L 51/5275* (2013.01)

*H05B 33/12* (2013.01)

(72) 발명자

**변현태**

경기도 파주시 월롱면 엘지로 245

**이진숙**

경기도 파주시 월롱면 엘지로 245

## 명세서

### 청구범위

#### 청구항 1

매트릭스 방식으로 배열된 다수 개의 화소들이 정의된 기판;

상기 화소들마다 하나씩 배치된 화소 구동 전극;

상기 화소들 사이에 배치되며, 상기 화소 구동 전극의 중심 영역을 노출하는 뱅크;

상기 뱅크의 중심 영역에서 일정 깊이 함몰된 슬릿;

상기 화소 구동 전극, 상기 뱅크, 상기 슬릿의 바닥면 위에 적층된 발광층;

상기 발광층 위에 적층된 공통 전극;

상기 슬릿을 채우며 상기 뱅크 위에 형성된 블랙 매트릭스;

상기 블랙 매트릭스 사이에서 상기 공통 전극 위에 배치된 컬러 필터; 그리고

상기 컬러 필터 위에 적층된 봉지층을 포함하는 전계발광 표시장치.

#### 청구항 2

제 1 항에 있어서,

상기 슬릿은, 상기 뱅크의 높이보다 작은 깊이를 가지며,

상기 발광층은,

상기 화소 구동 전극 및 상기 뱅크의 상부 표면 위에 적층되고, 상기 슬릿의 측면을 제외한 상기 바닥면 위에 적층되어, 상기 다수 개의 화소별로 구분되어 형성된 전계발광 표시장치.

#### 청구항 3

제 2 항에 있어서,

상기 공통 전극은,

상기 발광층의 상부 표면, 상기 슬릿의 상기 측면, 그리고 상기 슬릿의 상기 바닥면을 따라 상기 다수 개의 화소들을 연결하도록 적층된 전계발광 표시장치.

#### 청구항 4

제 3 항에 있어서,

상기 블랙 매트릭스는,

상기 발광층과 상기 공통 전극이 적층된 상기 슬릿의 내부를 채우며, 상기 뱅크보다 높은 높이를 갖도록 형성된 전계발광 표시장치.

#### 청구항 5

제 2 항에 있어서,

상기 슬릿은, 상기 뱅크의 높이에 해당하는 깊이를 가지며,

상기 블랙 매트릭스는, 상기 발광층이 적층된 상기 슬릿의 내부를 채우며, 상기 뱅크보다 높은 높이를 갖도록 형성된 전계발광 표시장치.

#### 청구항 6

제 5 항에 있어서,

상기 공통 전극은, 상기 발광층과 상기 블랙 매트릭스 위에서 상기 다수 개의 화소들을 연결하도록 적층된 전계 발광 표시장치.

#### 청구항 7

제 1 항에 있어서,

상기 화소 구동 전극과 상기 기판 사이에 적층된 박막 트랜지스터 층;

상기 화소 구동 전극 아래에서 상기 박막 트랜지스터 층을 덮는 평탄화 막을 더 포함하며,

상기 화소 구동 전극은 상기 평탄화 막을 관통하는 콘택홀을 통해 상기 박막 트랜지스터와 연결된 전계발광 표시장치.

#### 청구항 8

제 1 항에 있어서,

상기 봉지층은,

상기 컬러 필터, 상기 블랙 매트릭스를 덮는 제1 무기 봉지막;

상기 제1 무기 봉지막을 덮는 유기 봉지막; 그리고

상기 유기 봉지막을 덮는 제2 무기 봉지막을 포함하는 전계발광 표시장치.

#### 청구항 9

제 1 항 내지 제 8항에 의한 전계발광 표시장치;

상기 표시장치를 수납하는 수납 케이스; 그리고

상기 수납 케이스의 일측에 배치되고 상기 표시장치의 영상이 제공되는 렌즈를 포함하는 개인 몰일형 표시장치.

#### 청구항 10

제 9 항에 있어서,

상기 표시장치는, 우안용 영상을 제공하는 우안 표시장치와 좌안용 영상을 제공하는 좌안 표시장치를 구비하고,

상기 렌즈는 상기 우안용 영상이 제공되는 우안 렌즈와 상기 좌안용 영상이 제공되는 좌안 렌즈를 구비하며,

상기 수납 케이스에는, 상기 우안 표시장치와 상기 우안 렌즈는 사용자의 우안에 대응하고, 상기 좌안 표시장치와 상기 좌안 렌즈는 상기 사용자의 좌안에 대응하도록 배치된 개인 몰일형 표시장치.

#### 발명의 설명

## 기술 분야

[0001] 본 출원은 전계발광 표시장치 및 그를 포함한 개인 몰입형 표시장치에 관한 것이다. 특히, 본 출원은, 유기발광 표시장치 및 그를 포함한 개인 몰입형 표시장치에 관한 것이다.

## 배경 기술

[0002] 정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 최근에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel), 유기발광 표시장치(OLED: Organic Light Emitting Display)와 같은 여러 가지 표시장치가 활용되고 있다.

[0003] 표시장치들 중에서 전계발광 표시장치는 자체발광형으로서, 액정표시장치(LCD)에 비해 시야각, 대조비 등이 우수하며, 별도의 백라이트가 필요하지 않아 경량 박형이 가능하며, 소비전력이 유리한 장점이 있다. 특히, 전계발광 표시장치 중, 유기발광 표시장치는 직류저전압 구동이 가능하고, 응답속도가 빠르며, 특히 제조비용이 저렴한 장점이 있다.

[0004] 유기발광 표시장치는 애노드 전극들, 애노드 전극들을 구획하는 뱅크, 및 애노드 전극들 상에 형성되는 정공 수송층(hole transporting layer), 유기발광층(organic light emitting layer), 및 전자 수송층(electron transporting layer), 및 전자 수송층 상에 형성되는 캐소드 전극을 포함한다. 이 경우, 애노드 전극에 고전위 전압이 인가되고 캐소드 전극에 저전위 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 유기발광층으로 이동되며, 유기발광층에서 서로 결합하여 발광하게 된다.

[0005] 유기발광소자는 적색, 녹색, 및 청색 광을 발광하는 적색, 녹색, 및 청색 유기발광소자들을 포함하거나, 백색 광을 발광하는 백색 유기발광소자만을 포함할 수 있다. 유기발광소자가 백색 유기발광소자만을 포함하는 경우, 적색, 녹색, 및 청색을 구현하기 위한 적색, 녹색 및 청색 컬러필터들이 필요하다.

[0006] 최근에는 이와 같은 유기발광소자를 구비한 전계발광 표시장치를 이용한 개인 몰입형 장치(Personal Imersion Device)가 개발되고 있다. 개인 몰입형 장치는 사용자의 눈에 밀착하여 착용할 수 있는 개인 몰입형 표시장치 혹은 헤드 장착형 표시장치(Head Mounted Display, HMD)를 구비한다. 개인 몰입형 표시장치는 안경이나 헬멧 형태로 착용하여 사용자의 눈앞 가까운 거리에 초점이 형성되는 가상현실(Virtual Reality, VR)의 안경형 모니터 장치이다. 하지만, 초고해상도의 개인 몰입형 표시장치의 경우 조밀한 화소 간격으로 인해 하나 이상의 컬러필터가 겹쳐서 형성되고, 겹쳐서 형성된 컬러필터의 중첩된 영역으로 광이 투과되면서 혼색이 발생할 수 있다.

[0007] 이와 같이 작은 면적에서 초고해상도를 갖는 개인 몰입형 표시장치를 구현하기 위해서는, 기존과 다른 구조를 갖는 전계발광 표시장치에 대한 개발이 요구되고 있다.

## 발명의 내용

### 해결하려는 과제

[0008] 본 출원의 목적은 상기 종래 기술의 문제점을 해결하고자 안출 된 발명으로써, 혼색을 방지할 수 있는 전계발광 표시장치 및 그를 포함한 개인 몰입형 표시장치를 제공하는 데 있다. 또한, 본 출원의 다른 목적은, 혼색을 방지함과 동시에 소자 보호에 강건한 구조를 갖는 전계발광 표시장치 및 그를 포함한 개인 몰입형 표시장치를 제공하는 데 있다.

### 과제의 해결 수단

[0009] 상기 목적을 달성하기 위하여, 본 출원에 의한 전계발광 표시장치는, 기판, 화소 구동 전극, 뱅크, 슬릿, 발광층, 공통 전극, 블랙 매트릭스, 컬러 필터 그리고 봉지층을 구비한다. 기판은, 매트릭스 방식으로 배열된 다수 개의 화소들을 구비한다. 화소 구동 전극은, 화소들마다 하나씩 배치된다. 뱅크는, 화소들 사이에 배치되며, 화소 구동 전극의 중심 영역을 노출한다. 슬릿은, 뱅크의 중심 영역에서 일정 깊이 함몰된다. 발광층은, 화소 구동 전극, 뱅크, 슬릿의 바닥면 위에 적층된다. 공통 전극은, 발광층 위에 적층된다. 블랙 매트릭스는, 슬릿을 채우며 뱅크 위에 형성된다. 컬러 필터는, 블랙 매트릭스 사이에서 공통 전극 위에 배치된다. 봉지층은, 컬러 필터 위에 적층된다.

- [0010] 일례로, 슬릿은, 뱅크의 높이보다 작은 깊이를 가진다. 발광층은, 화소 구동 전극 및 뱅크의 상부 표면 위에 적층되고, 슬릿의 측면을 제외한 바닥면 위에 적층되어, 다수 개의 화소별로 구분되어 형성된다.
- [0011] 일례로, 공통 전극은, 발광층의 상부 표면, 슬릿의 측면, 그리고 슬릿의 바닥면을 따라 다수 개의 화소들을 연결하도록 적층된다.
- [0012] 일례로, 블랙 매트릭스는, 발광층과 공통 전극이 적층된 슬릿의 내부를 채우며, 뱅크보다 높은 높이를 갖도록 형성된다.
- [0013] 일례로, 공통 전극은, 발광층과 블랙 매트릭스 위에서 다수 개의 화소들을 연결하도록 적층된다.
- [0014] 일례로, 박막 트랜지스터 층과 평탄화 막을 더 포함한다. 박막 트랜지스터 층은, 화소 구동 전극과 기판 사이에 적층된다. 평탄화 막은, 화소 구동 전극 아래에서 박막 트랜지스터 층을 덮는다. 화소 구동 전극은, 평탄화 막을 관통하는 콘택홀을 통해 박막 트랜지스터와 연결된다.
- [0015] 일례로, 봉지층은, 제1 무기 봉지막, 유기 봉지막 그리고 제2 무기 봉지막을 포함한다. 제1 무기 봉지막은, 컬러 필터, 블랙 매트릭스를 덮는다. 유기 봉지막은, 제1 무기 봉지막을 덮는다. 제2 무기 봉지막은, 유기 봉지막을 덮는다.
- [0016] 또한, 본 출원에 의한 개인 몰입형 표시장치는, 전계발광 표시장치, 수납 케이스 및 렌즈를 포함한다. 수납 케이스는, 표시장치를 수납한다. 렌즈는, 수납 케이스의 일측에 배치되어 표시장치의 영상이 제공도록 배치된다.
- [0017] 일례로, 표시장치는, 우안용 영상을 제공하는 우안 표시장치와 좌안용 영상을 제공하는 좌안 표시장치를 구비한다. 렌즈는, 우안용 영상이 제공되는 우안 렌즈와 좌안용 영상이 제공되는 좌안 렌즈를 구비한다. 수납 케이스에는, 우안 표시장치와 우안 렌즈는 사용자의 우안에 대응하고, 좌안 표시장치와 좌안 렌즈는 사용자의 좌안에 대응하도록 배치된다.

### 발명의 효과

- [0018] 본 출원은, 초고 해상도를 갖는 표시장치에서 박막 트랜지스터, 발광 소자, 컬러 필터 및 블랙 매트릭스가 동일 기판의 표면 위에 순차 적층된 구조를 갖는다. 따라서, 발광층과 컬러 필터의 이격 거리인 셀-캡을 극소화한 구조를 가져 시야각이 매우 우수하다. 또한, 컬러 필터 사이에 직접 블랙 매트릭스를 배치함으로써, 이웃하는 화소들에 배치된 컬러 필터 사이에 혼색을 방지할 수 있다. 본 출원은 화소 구동 전극을 구분하는 뱅크에 슬릿을 구비함으로써, 화소 단위로 발광층을 단선하는 구조를 가진다. 따라서, 수평 누설 전류가 발생하지 않아 우수한 화질을 제공한다. 또한, 본 출원은 슬릿을 블랙 매트릭스로 채우므로, 슬릿에 의한 박막 파손이나, 박리 현상을 방지할 수 있어 표시장치의 화질이 우수하고, 수명을 길게 확보할 수 있다.

### 도면의 간단한 설명

- [0019] 도 1은 본 출원의 일 실시 예에 따른 표시장치를 보여주는 평면도이다.  
도 2는 본 출원의 일 실시 예에 따른 표시장치에서 표시영역에 배치된 화소들의 일 예를 보여주는 평면도이다.  
도 3은 본 출원의 일 실시 예에 따른 표시장치의 구조를 나타내는 것으로 도 2의 절취선 I-I'을 따라 자른 단면도이다.  
도 4는 본 출원의 다른 실시 예에 따른 표시장치의 구조를 나타내는 것으로 도 2의 절취선 I-I'을 따라 자른 단면도이다.  
도 5는 본 출원의 실시 예에 따른 개인 몰입형 표시장치를 보여주는 도면이다.  
도 6은 본 출원의 실시 예에 따른 개인 몰입형 표시장치를 착용한 상태의 모습을 나타내는 도면이다.  
도 7은 본 출원의 다른 실시 예에 따른 안경형 개인 몰입형 표시장치의 구조를 나타내는 개략도이다.

### 발명을 실시하기 위한 구체적인 내용

- [0020] 본 출원의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 일 예들을 참조하면 명확해질 것이다. 그러나 본 출원은 이하에서 개시되는 일 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 출원의 일 예들은 본 출원의 개시가 완전하도록 하며, 본 출원의 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이

며, 본 출원의 발명은 청구항의 범주에 의해 정의될 뿐이다.

- [0021] 본 출원의 일 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 출원이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 출원의 예를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 출원의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
- [0022] 본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
- [0023] 구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
- [0024] 위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치 할 수도 있다.
- [0025] 시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
- [0026] 제 1, 제 2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성요소는 본 출원의 기술적 사상 내에서 제 2 구성요소일 수도 있다.
- [0027] "적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.
- [0028] 본 출원의 여러 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
- [0029] 이하, 도 1 및 2를 참조하여, 본 출원에 의한 전계발광 표시장치에 대해 설명한다. 도 1은 본 출원의 일 실시 예에 따른 표시장치를 보여주는 평면도이다. 도 2는 본 출원의 일 실시 예에 따른 표시장치에서 표시영역에 배치된 화소들의 일 예를 보여주는 평면도이다. 이하에서는, 본 출원의 일 실시예에 따른 표시장치가 유기발광 표시장치(Organic Light Emitting Display)인 것을 중심으로 설명하였으나, 이에 한정되지 않는다. 즉, 본 출원의 일 실시예에 따른 표시장치는 무기발광 표시장치, 액정 표시장치(Liquid Crystal Display), 전계 방출 표시장치(Field Emission Display), 및 전기영동 표시장치(Electrophoresis Display) 중 어느 하나로 구현될 수도 있다.
- [0030] 도 1을 참조하면, 도 1을 참조하면, 본 출원에 의한 전계 발광 표시장치는 전계 발광 표시장치는 기판(SUB), 화소(P), 공통 전원 라인(CPL) 및 구동부(PP, 200, 300)를 포함한다.
- [0031] 기판(SUB)은 베이스 기판(또는 베이스 층)으로서, 플라스틱 재질 또는 유리 재질을 포함한다. 표시장치의 특성상 기판(SUB)은 투명한 것이 바람직하다. 하지만, 경우에 따라서, 예를 들어, 상부 발광형과 같은 경우, 불투명한 재질로 기판(SUB)을 사용할 수도 있다.
- [0032] 일 예에 따른 기판(SUB)은 평면적으로 사각 형태, 각 모서리 부분이 일정한 곡률반경으로 라운딩된 사각 형태, 적어도 6개의 변을 갖는 비 사각 형태 또는 둥근 원 형상을 가질 수 있다.
- [0033] 기판(SUB)은 표시 영역(AA)과 비표시 영역(IA)으로 구분될 수 있다. 표시 영역(AA)은 기판(SUB)의 중간 대부분에 마련되는 것으로, 영상을 표시하는 영역으로 정의될 수 있다. 일 예에 따른 표시 영역(AA)은 평면적으로 사각 형태, 각 모서리 부분이 일정한 곡률 반경을 가지고 라운딩된 사각 형태, 또는 적어도 6개의 변을 갖는 비사각 형태를 가질 수 있다. 여기서, 비사각 형태를 갖는 표시 영역(AA)은 적어도 하나의 돌출부 또는 적어도 하나의 노치부를 포함할 수 있다.
- [0034] 비표시 영역(IA)은 표시 영역(AA)을 둘러싸도록 기판(SUB)의 가장자리 영역에 마련되는 것으로, 영상이 표시되는 않는 영역 또는 주변 영역으로 정의될 수 있다. 일 예에 따른 비표시 영역(IA)은 기판(SUB)의 제1 가장자리

에 마련된 제1 비표시 영역(IA1), 제1 비표시 영역(IA1)과 나란한 기판(SUB)의 제2 가장자리에 마련된 제2 비표시 영역(IA2), 기판(SUB)의 제3 가장자리에 마련된 제3 비표시 영역(IA3), 및 제3 비표시 영역과 나란한 기판(SUB)의 제4 가장자리에 마련된 제4 비표시 영역(IA4)을 포함할 수 있다. 예를 들어, 제1 비표시 영역(IA1)은 기판(SUB)의 상측(또는 하측) 가장자리 영역, 제2 비표시 영역(IA2)은 기판(SUB)의 하측(또는 상측) 가장자리 영역, 제3 비표시 영역(IA3)은 기판(SUB)의 좌측(또는 우측) 가장자리 영역, 그리고 제4 비표시 영역(IA4)은 기판(SUB)의 우측(또는 좌측) 가장자리 영역일 수 있으나, 반드시 이에 한정되지 않는다.

[0035] 화소(P)는 기판(SUB)의 표시 영역(AA) 상에 배치되어 있다. 일 예에 따른 화소(P)는 복수 개가 매트릭스 방식의 배열을 이루고 기판(SUB)의 표시 영역(AA) 내에 배치될 수 있다. 화소(P)는 스캔 배선(SL), 데이터 배선(DL), 화소 구동 전원 배선(PL)에 의해 정의된 영역에 하나씩 배치될 수 있다.

[0036] 스캔 배선(SL)은 제1 방향(X)을 따라 길게 연장되고 제1 방향(X)과 교차하는 제2 방향(Y)을 따라 일정 간격으로 배치된다. 기판(SUB)의 표시 영역(AA)은 제1 방향(X)과 나란하면서 제2 방향(Y)을 따라 서로 이격된 복수 개의 스캔 배선(SL)을 포함한다. 여기서, 제1 방향(X)은 기판(SUB)의 가로 방향으로 정의될 수 있고, 제2 방향(Y)은 기판(SUB)의 세로 방향으로 정의될 수 있으나, 반드시 이에 한정되지 않고 그 반대로 정의될 수도 있다.

[0037] 데이터 배선(DL)은 제2 방향(Y)을 따라 길게 연장되고 제1 방향(X)을 따라 일정 간격으로 배치된다. 기판(SUB)의 표시 영역(AA)은 제2 방향(Y)과 나란하면서 제1 방향(X)을 따라 서로 이격된 복수 개의 데이터 배선(DL)을 포함한다.

[0038] 화소 구동 전원 배선(PL)은 데이터 배선(DL)과 나란하도록 기판(SUB) 상에 배치될 수 있다. 기판(SUB)의 표시 영역(AA)은 데이터 배선(DL)과 나란한 복수의 화소 구동 전원 배선(PL)을 포함한다. 선택적으로, 화소 구동 전원 배선(PL)은 스캔 배선(SL)과 나란하도록 배치될 수도 있다.

[0039] 하나의 단위 화소는 적색 서브 화소, 녹색 서브 화소, 및 청색 서브 화소를 포함할 수 있으며, 나아가 하나의 단위 화소는 백색 서브 화소를 더 포함할 수 있다. 일 예에 따른 화소(P)는 표시 영역(AA) 상에 스트라이프(stripe) 구조를 가지도록 배치될 수 있다. 스트라이프 구조는 동일 색상의 서브 화소들이 하나의 행 혹은 열에 연속하여 배치되며, 서로 다른 색상의 서브 화소들이 교대로 배치된 구조를 말한다. 예를 들어, 적색 서브 화소들이 첫번째 열을 이루고, 녹색 서브 화소들이 두번째 열을 이루며, 청색 서브 화소들이 세번째 열을 이루도록 배치되며, 적색열, 녹색열 및 청색열이 반복해서 배치될 수 있다.

[0040] 다른 예에 따른 화소(P)는 표시 영역(AA) 상에 펜타일(pentile) 구조를 가지도록 배치될 수 있다. 이 경우, 하나의 단위 화소는 평면적으로 다각 형태로 배치된 적어도 하나의 적색 서브 화소, 적어도 2개의 녹색 서브 화소, 및 적어도 하나의 청색 서브 화소들을 포함할 수 있다. 예를 들어, 펜타일 구조를 갖는 하나의 단위 화소는 하나의 적색 서브 화소, 2개의 녹색 서브 화소, 및 하나의 청색 서브 화소가 평면적으로 팔각 형태를 가지도록 배치될 수 있고, 이 경우 청색 서브 화소는 상대적으로 가장 큰 크기의 개구 영역(또는 발광 영역)을 가질 수 있으며, 녹색 서브 화소는 상대적으로 가장 작은 크기의 개구 영역을 가질 수 있다.

[0041] 화소(P)는 인접한 스캔 배선(SL)과 데이터 배선(DL) 및 화소 구동 전원 배선(PL)에 전기적으로 연결된 화소 회로(PC), 및 화소 회로(PC)에 전기적으로 연결된 발광 소자(ED)를 포함할 수 있다.

[0042] 화소 회로(PC)는 인접한 적어도 하나의 스캔 배선(SL)으로부터 공급되는 스캔 신호에 응답하여 인접한 데이터 배선(DL)으로부터 공급되는 데이터 전압을 기반으로 화소 구동 전원 배선(PL)으로부터 발광 소자(ED)에 흐르는 전류(Ied)를 제어한다.

[0043] 일 예에 따른 화소 회로(PC)는 적어도 2개의 박막 트랜지스터 및 하나의 커패시터를 포함할 수 있다. 예를 들어, 일 예에 따른 화소 회로(PC)는 데이터 전압을 기반으로 하는 데이터 전류(Ied)를 발광 소자(ED)에 공급하는 구동 박막 트랜지스터, 데이터 배선(DL)으로부터 공급되는 데이터 전압을 구동 박막 트랜지스터에 공급하는 스위칭 박막 트랜지스터, 및 구동 박막 트랜지스터의 게이트-소스 전압을 저장하는 보조 용량(혹은, Capacitor, 커패시터)을 포함할 수 있다.

[0044] 예를 들어, 스위칭 박막 트랜지스터는 스캔 배선(SL)을 통해 공급된 스캔 신호에 응답하여 데이터 배선(DL)을 통해 공급되는 데이터 신호가 보조 용량에 데이터 전압으로 저장되도록 스위칭 동작한다. 구동 박막 트랜지스터는 보조 용량에 저장된 데이터 전압에 따라 구동 전류 배선(PL)과 공통 전원 배선(CPL) 사이에 구동 전류(Ied)가 흐르도록 동작한다. 발광 소자(ED)는 구동 박막 트랜지스터에 의해 형성된 구동 전류(Ied)에 따라 빛을 발광한다.

- [0045] 스위칭 박막 트랜지스터는 데이터 배선(DL)에 소스 전극이 연결되고, 구동 박막 트랜지스터의 게이트 전극에 드레인 전극이 연결된다. 구동 박막 트랜지스터는 구동 전원 배선(PL)에 소스 전극이 연결되고 발광 소자(ED)의 애노드 전극에 드레인 전극이 연결된다. 보조 용량은 구동 박막 트랜지스터의 게이트 전극 (혹은 스위칭 박막 트랜지스터의 드레인 전극)에 제1 전극이 연결되고 발광 소자(ED)의 애노드 전극에 제2 전극이 연결된다.
- [0046] 다른 예에 따른 화소 회로(PC)는 적어도 3개의 박막 트랜지스터 및 적어도 하나의 커패시터를 포함할 수 있다. 예를 들어, 일 예에 따른 화소 회로(PC)는 적어도 3개의 박막 트랜지스터 각각의 동작(또는 기능)에 따라 전류 공급 회로와 데이터 공급 회로 및 보상 회로를 포함할 수 있다. 여기서, 전류 공급 회로는 데이터 전압을 기반으로 하는 데이터 전류(Ied)를 발광 소자(ED)에 공급하는 구동 박막 트랜지스터를 포함할 수 있다. 데이터 공급 회로는 적어도 하나의 스캔 신호에 응답하여 데이터 배선(DL)으로부터 공급되는 데이터 전압을 전류 공급 회로에 공급하는 적어도 하나의 스위칭 박막 트랜지스터를 포함할 수 있다. 보상 회로는 적어도 하나의 스캔 신호에 응답하여 구동 박막 트랜지스터의 특성 값(임계 전압 및/또는 이동도) 변화를 보상하는 적어도 하나의 보상 박막 트랜지스터를 포함할 수 있다.
- [0047] 발광 소자(ED)는 화소 회로(PC)로부터 공급되는 데이터 전류(Ied)에 의해 발광하여 데이터 전류(Ied)에 해당하는 휘도의 광을 방출한다. 이 경우, 데이터 전류(Ied)는 화소 구동 전원 배선(PL)으로부터 구동 박막 트랜지스터와 발광 소자(ED)를 통해 공통 전원 배선(CPL)으로 흐를 수 있다.
- [0048] 일 예에 따른 발광 소자(ED)는 무기발광 다이오드 또는 유기발광 다이오드를 포함할 수 있다. 예를 들어, 발광 소자(ED)는 화소 회로(PC)와 전기적으로 연결된 화소 구동 전극(AE)(또는 제1 전극 혹은 애노드), 화소 구동 전극 상에 형성된 발광층(EL), 및 발광층에 전기적으로 연결된 공통 전극(또는 제2 전극 혹은 캐소드)(CE)을 포함할 수 있다.
- [0049] 공통 전원 배선(CPL)은 기판(SUB)의 비표시 영역(IA) 상에 배치되고 표시 영역(AA) 상에 배치된 공통 전극(CE)과 전기적으로 연결된다. 일 예에 따른 공통 전원 배선(CPL)은 일정한 배선 폭을 가지면서 기판(SUB)의 표시 영역(IA)에 인접한 제2 내지 제4 비표시 영역(IA2, IA3, IA4)을 따라 배치되고, 기판(SUB)의 제1 비표시 영역(IA1)에 인접한 표시 영역(AA)의 일부를 제외한 나머지 부분을 둘러싼다. 공통 전원 배선(CPL)의 일단은 제1 비표시 영역(IA1)의 일측 상에 배치되고, 공통 전원 배선(CPL)의 타단은 제1 비표시 영역(IA1)의 타측 상에 배치될 수 있다. 그리고, 공통 전원 배선(CPL)의 일단과 타단 사이는 제2 내지 제4 비표시 영역(IA2, IA3, IA4)을 둘러싸도록 배치될 수 있다. 이에 따라, 일 예에 따른 공통 전원 배선(CPL)은 평면적으로 기판(SUB)의 제1 비표시 영역(IA1)에 해당하는 일측이 개구된 'U'자 형태를 가질 수 있다.
- [0050] 도 1에서 나타내지 않았으나, 본 출원에 의한 전계 발광 표시장치는 발광 소자(ED)를 보호하기 위한 봉지층을 더 포함할 수 있다. 봉지층은 기판(SUB) 상에 형성되어 표시 영역(AA) 및 공통 전원 배선(CPL)의 상부면과 측면을 둘러싸도록 형성할 수 있다. 한편, 봉지층은, 제1 비 표시 영역(IA1)에서는, 공통 전원 배선(CPL)의 일단과 타단을 노출할 수 있다. 봉지층은 산소 또는 수분이 표시 영역(AA) 내에 마련된 발광 소자(ED)로 침투하는 것을 방지할 수 있다. 일 예에 따른 봉지층은 적어도 하나의 무기막을 포함할 수 있다. 다른 예에 따른 봉지층은 복수의 무기막 그리고 복수의 무기막 사이에 개재된 유기막을 포함할 수 있다.
- [0051] 본 출원의 일 예에 따른 구동부는 패드부(PP), 게이트 구동 회로(200) 및 구동 집적 회로(300)를 포함할 수 있다.
- [0052] 패드부(PP)는 기판(SUB)의 비표시 영역(IA)에 마련된 복수의 패드를 포함할 수 있다. 일 예에 따른 패드부(PP)는 기판(SUB)의 제1 비표시 영역(IA1)에 마련된 복수의 공통 전원 공급 패드, 복수의 데이터 입력 패드, 복수의 전원 공급 패드 및 복수의 제어 신호 입력 패드 등을 포함할 수 있다.
- [0053] 게이트 구동 회로(200)는 기판(SUB)의 제3 비표시 영역(IA3) 및/또는 제4 비표시 영역(IA4)에 마련되어 표시 영역(AA)에 마련된 스캔 배선들(SL)과 일대일로 연결된다. 게이트 구동 회로(200)는 화소(P)의 제조 공정, 즉 박막 트랜지스터의 제조 공정과 함께 기판(SUB)의 제3 비표시 영역(IA3) 및/또는 제4 비표시 영역(IA4)에 집적 회로로 형성될 수 있다. 이러한 게이트 구동 회로(200)는 구동 집적 회로(300)로부터 공급되는 게이트 제어 신호를 기반으로 스캔 신호를 생성하여 정해진 순서에 따라 출력함으로써 복수의 스캔 배선(SL) 각각을 정해진 순서에 따라 구동한다. 일 예에 따른 게이트 구동 회로(200)는 쉬프트 레지스터를 포함할 수 있다.
- [0054] 댐 구조물(DM)은 기판(SUB)의 제1 비 표시 영역(IA1), 제2 비 표시 영역(IA2), 제3 비 표시 영역(IA3) 및 제4 비 표시 영역(IA4)에 마련되어 표시 영역(AA) 주변을 둘러싸는 폐곡선 구조를 가질 수 있다. 일례로, 댐 구조물(DM)은 공통 전원 배선(CPL)의 외측에 배치됨으로서 기판(SUB) 위에서 최 외각부에 위치할 수 있다. 패드부

(PP)와 구동 접적 회로(300)는 땜 구조물(DM)의 외측 영역에 배치되는 것이 바람직하다.

[0055] 도 1에서는 땜 구조물(DM)이 최외곽에 배치된 경우를 도시하였지만, 이에 국한하는 것은 아니다. 다른 예로, 땜 구조물(DM)은 공통 전원 배선(CPL)과 게이트 구동 회로(200) 사이에 배치될 수 있다. 또 다른 예로, 땜 구조물(DM)은 표시 영역(AA)과 게이트 구동 회로(300) 사이에 배치될 수 있다.

[0056] 구동 접적 회로(300)는 칩 실장(또는 본딩) 공정을 통해 기판(SUB)의 제1 비표시 영역(IA1)에 정의된 칩 실장 영역에 실장된다. 구동 접적 회로(300)의 입력 단자들은 패드부(PP)에 직접 연결됨으로써, 표시 영역(AA)에 마련된 복수의 데이터 배선(DL)과 복수의 화소 구동 전원 배선(PL)에 전기적으로 연결된다. 구동 접적 회로(300)는 패드부(PP)를 통해 디스플레이 구동 회로부(또는 호스트 회로)로부터 입력되는 각종 전원, 타이밍 동기 신호, 및 디지털 영상 데이터 등을 수신하고, 타이밍 동기 신호에 따라 게이트 제어 신호를 생성하여 게이트 구동 회로(200)의 구동을 제어하고, 이와 동시에 디지털 영상 데이터를 아날로그 형태의 화소 데이터 전압으로 변환하여 해당하는 데이터 배선(DL)에 공급한다.

[0057] 이하, 도 2를 참조하여, 본 출원의 일 예에 의한 표시 영역(AA)의 구조를 설명한다. 도 2는 표시영역(AA)의 화소(P)들의 일 예를 보여주는 평면도이다. 도 2에서는 설명의 편의를 위해 화소들의 발광부들(E1, E2, E3, E4), 컬러필터들(CF1, CF2, CF3, CF4) 및 블랙 매트릭스(BM)만을 도시하였다.

[0058] 도 2를 참조하면, 발광부들(E1, E2, E3, E4) 각각은 화소 구동 전극, 발광층, 및 공통 전극이 순차적으로 적층되어 화소 구동 전극으로부터의 정공과 공통 전극으로부터의 전자가 발광층에서 서로 결합되어 발광하는 영역을 나타낸다. 발광부들(E1, E2, E3, E4)의 발광층은 발광부들(E1, E2, E3, E4)에 공통층으로 형성되어 백색 광을 발광한다. 일 실시예에 따른 제1 발광부(E1)와 제3 발광부(E3)는 제1 대각 방향으로 배치되고, 제2 발광부(E2)와 제4 발광부(E4)는 제1 대각 방향과 교차되는 제2 대각 방향으로 배치될 수 있다. 다른 예로, 발광부들(E1, E2, E3, E4)은, 가로 방향으로 연속하여 배치될 수 있다.

[0059] 제1 컬러 필터(CF1)는 제1 발광부(E1)에 대응되게 배치되고, 제2 컬러 필터(CF2)는 제2 발광부(E2)에 대응되게 배치된다. 또한, 제3 컬러 필터(CF3)는 제3 발광부(E3)에 대응되게 배치되고, 제4 컬러 필터(CF4)는 제4 발광부(E4)에 대응되게 배치된다.

[0060] 본 출원의 일 실시예에 따른 화소들은 인접하는 화소에는 같은 색의 컬러 필터가 배치되지 않을 수 있다. 따라서, 본 출원의 일 실시예에 따른 제1 컬러 필터(CF1)는 제2 컬러 필터(CF2) 및 제4 컬러 필터(CF4)와 다른 색의 컬러 필터로 구성되며, 제3 컬러 필터(CF3)와 같은 색의 컬러 필터로 구성될 수 있다. 또한, 제2 컬러 필터(CF2)는 제1 컬러 필터(CF1) 및 제3 컬러 필터(CF3)와 다른 색의 컬러 필터로 구성되며, 제4 컬러 필터(CF4)와 같은 색의 컬러 필터로 구성될 수 있다.

[0061] 일 예로, 제2 컬러 필터(CF2) 및 제4 컬러 필터(CF4)는 녹색 컬러 필터이고, 제3 컬러 필터(CF3)는 청색 컬러 필터이고, 제1 컬러 필터(CF1)는 적색 컬러 필터일 수 있다. 이로 인해, 제2 발광부(E2) 및 제4 발광부(E4)는 제2 컬러 필터(CF2) 및 제4 컬러 필터(CF4)에 의해 녹색 광을 발광하고, 제3 발광부(E3)는 제3 컬러 필터(CF3)에 의해 청색 광을 발광하며, 제1 발광부(E1)는 제1 컬러 필터(CF1)에 의해 적색 광을 발광할 수 있으나, 이에 한정되지 않는다.

[0062] 도 2에서 적색 광을 발광하는 포함하는 적색 서브 화소, 녹색 광을 발광하는 녹색 서브 화소, 및 청색 광을 발광하는 청색 서브 화소는 하나의 단위 화소로 정의될 수 있다. 하지만, 본 출원의 실시예는 이에 한정되지 않으며, 다른 색의 광을 발광하는 서브 화소를 더 포함할 수 있다.

[0063] 블랙 매트릭스(BM)는 컬러 필터들(CF1, CF2, CF3, CF4)을 구획한다. 이를 위해, 블랙 매트릭스(BM)는 컬러 필터들(CF1, CF2, CF3, CF4) 사이에 배치된다. 블랙 매트릭스(BM)의 높이는 컬러 필터들(CF1, CF2, CF3, CF4)의 높이보다 높을 수 있다. 따라서, 이웃하는 컬러 필터들(CF1, CF2, CF3, CF4) 사이에 배치된 블랙 매트릭스(BM)에 의해 혼색이 발생하는 것을 방지할 수 있다.

[0064] 이하, 도 3을 더 참조하여, 본 출원의 일 실시 예에 따른 표시장치의 단면 구조에 대해 설명한다. 도 3은 본 출원의 일 실시 예에 따른 표시장치의 구조를 나타내는 것으로 도 2의 절취선 I-I'을 따라 자른 단면도이다.

[0065] 도 3을 참조하면, 본 출원의 일 실시 예에 따른 표시장치는, 기판(SUB), 화소 어레이 층(120) 그리고 봉지층(130)을 포함할 수 있다.

[0066] 기판(SUB)은 표시 영역(AA)과 표시 영역(AA)을 둘러싸는 비표시 영역(IA)을 포함할 수 있다. 기판(SUB)은 베이스 층으로서, 플라스틱 재질 또는 유리 재질을 포함한다. 일 예에 따른 기판(SUB)은 불투명 또는 유색 폴리이

미드(polyimide) 재질을 포함할 수 있다. 기판(SUB)은 플렉서블(flexible) 기판 혹은 강성(rigid) 기판일 수 있다. 예를 들어, 유리 재질의 플렉서블 기판(SUB)은 100마이크로미터 이하의 두께를 갖는 박형 유리 기판이나, 기판 식각 공정에 의해 100마이크로미터 이하의 두께를 가지도록 식각된 유리 기판일 수 있다.

[0067] 기판(SUB)의 상부 표면 상에는 베퍼막(도시하지 않음)이 기판(SUB)의 전체 표면을 덮도록 도포되어 있을 수 있다. 베퍼막은 투습에 취약한 기판(SUB)을 통해서 화소 어레이 층(120)으로 침투하는 수분을 차단하기 위하여, 기판(SUB)의 상부 표면 상에 형성된다. 일 예에 따른 베퍼막은 교번하여 적층된 복수의 무기막들로 이루어질 수 있다. 예를 들어, 베퍼막은 실리콘 산화막(SiO<sub>x</sub>), 실리콘 질화막(SiNx), 및 실리콘 산질화막(SiON) 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다. 베퍼막은 유기 베퍼막과 무기 베퍼막이 적어도 2개 이상 적층된 구조를 가질 수도 있다. 또한, 필요에 따라서는 베퍼막은 생략될 수도 있다.

[0068] 화소 어레이 층(120)은 기판(SUB) 혹은 베퍼막 위에 적층된다. 화소 어레이 층(120)은 박막 트랜지스터 층, 평탄화 층(PLN), 뱅크(BN), 발광 소자(ED), 블랙 매트릭스(BM) 및 컬러필터(CF1, CF2, CF3)를 포함할 수 있다.

[0069] 박막 트랜지스터 층은 기판(SUB)의 표시 영역(AA)에 정의된 복수의 화소(P) 및 기판(SUB)의 제4 비표시 영역(IA4)에 정의된 게이트 구동 회로(200)에 각각 마련된다. 일 예에 따른 박막 트랜지스터 층은 박막 트랜지스터(T), 게이트 절연막(GI) 및 중간 절연막(ILD)을 포함한다. 여기서, 도 3에 도시된 박막 트랜지스터(T)는 발광 소자(ED)에 전기적으로 연결된 구동 박막 트랜지스터일 수 있다.

[0070] 박막 트랜지스터(T)는 기판(SUB) 또는 베퍼막 상에 형성된 반도체 층(A), 게이트 전극(G), 소스 전극(S) 및 드레인 전극(D)을 포함한다. 도 3에서 박막 트랜지스터(T)는 게이트 전극(G)이 반도체 층(A)의 상부에 위치하는 상부 게이트(탑 게이트, top gate) 구조를 도시하였으나, 반드시 이에 한정되지 않는다. 다른 예로, 박막 트랜지스터(T)는 게이트 전극(G)이 반도체 층(A)의 하부에 위치하는 하부 게이트(보텀 게이트, bottom gate) 구조 또는 게이트 전극(G)이 반도체 층(A)의 상부와 하부에 모두 위치하는 더블 게이트(double gate) 구조를 가질 수 있다.

[0071] 반도체 층(A)은 실리콘계 반도체 물질, 산화물계 반도체 물질, 또는 유기물계 반도체 물질을 포함할 수 있으며, 단층 구조 또는 복층 구조를 가질 수 있다. 베퍼막을 구비한 경우, 베퍼막과 기판(SUB) 사이에는 반도체 층(A)으로 입사되는 외부광을 차단하기 위한 차광층이 추가로 형성될 수 있다.

[0072] 게이트 절연막(GI)은 반도체 층(A)을 덮도록 기판(SUB) 전체에 형성될 수 있다. 게이트 절연막(GI)은 무기막, 예를 들어 실리콘 산화막(SiO<sub>x</sub>), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.

[0073] 게이트 전극(G)은 반도체 층(A)과 중첩되도록 게이트 절연막(GI) 상에 형성될 수 있다. 게이트 전극(G)은 스캔 배선(SL)과 함께 형성될 수 있다. 일 예에 따른 게이트 전극(G)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.

[0074] 중간 절연막(ILD)은 게이트 전극(G)과 게이트 절연막(GI)을 덮도록 기판(SUB) 전체에 형성될 수 있다. 중간 절연막(ILD)은 게이트 전극(G)과 게이트 절연막(GI) 상에 평탄면을 제공한다.

[0075] 소스 전극(S)과 드레인 전극(D)은 게이트 전극(G)을 사이에 두고 반도체 층(A)과 중첩되도록 중간 절연막(ILD) 상에 형성될 수 있다. 소스 전극(S)과 드레인 전극(D)은 데이터 배선(DL)과 화소 구동 전원 배선(PL) 및 공통 전원 배선(CPL)과 함께 형성될 수 있다. 즉, 소스 전극(S), 드레인 전극(D), 데이터 배선(DL), 화소 구동 전원 배선(PL) 및 공통 전원 배선(CPL) 각각은 소스 드레인 전극 물질에 대한 패터닝 공정에 의해 동시에 형성된다.

[0076] 소스 전극(S)과 드레인 전극(D) 각각은 중간 절연막(ILD)과 게이트 절연막(GI)을 관통하는 전극 컨택홀을 통해 반도체 층(A)에 접속될 수 있다. 소스 전극(S)과 드레인 전극(D)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 여기서, 도 3에 도시된 박막 트랜지스터(T)의 소스 전극(S)은 화소 구동 전원 배선(PL)과 전기적으로 연결될 수 있다.

[0077] 이와 같이, 기판(SUB)의 화소(P)에 마련된 박막 트랜지스터(T)는 화소 회로(PC)를 구성한다. 또한, 기판(SUB)의 제4 비표시 영역(IA4)에 배치된 게이트 구동 회로(200)는 화소(P)에 마련된 박막 트랜지스터(T)와 동일하거나 유사한 박막 트랜지스터를 구비할 수 있다.

[0078] 평탄화 층(PLN)은 박막 트랜지스터 층을 덮도록 기판(SUB) 전체에 형성된다. 평탄화 층(PLN)은 박막 트랜지스터 층 상에 평탄면을 제공한다. 일 예에 따른 평탄화 층(PLN)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy

resin), 폐놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 또는 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.

[0079] 다른 예에 따른 평탄화 층(PLN)은 화소(P)에 마련된 구동 박막 트랜지스터의 드레인 전극(D)을 노출시키기 위한 화소 컨택홀(PH)을 포함할 수 있다.

[0080] 뱅크(BN)(혹은, 뱅크 패턴)는 평탄화층(PLN) 상에 배치되어 표시 영역(AA)의 화소(P) 내에 개구 영역(또는 발광 영역)을 정의한다. 이러한 뱅크(BN)는 화소 정의막으로 표현될 수도 있다.

[0081] 발광 소자(ED)는 화소 구동 전극(AE), 발광층(EL), 및 공통 전극(CE)을 포함한다. 화소 구동 전극(AE)은 평탄화 층(PLN) 상에 형성되고 평탄화 층(PLN)에 마련된 화소 컨택홀(PH)을 통해 구동 박막 트랜지스터의 드레인 전극(D)에 전기적으로 연결된다. 이 경우, 화소(P)의 개구 영역과 중첩되는 화소 구동 전극(AE)의 중간 부분을 제외한 나머지 가장자리 부분은 뱅크(BN)에 의해 덮일 수 있다. 뱅크(BN)는 화소 구동 전극(AE)의 가장자리 부분을 덮음으로써 화소(P)의 개구 영역을 정의할 수 있다.

[0082] 일 예에 따른 화소 구동 전극(AE)은 반사율이 높은 금속 물질을 포함할 수 있다. 예를 들어, 화소 구동 전극(AE)은 알루미늄(Al)과 티타늄(Ti)의 적층 구조(Ti/Al/Ti), 알루미늄(Al)과 ITO의 적층 구조(ITO/Al/ITO), APC(Ag/Pd/Cu) 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)와 같은 다층 구조로 형성되거나, 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 금(Au), 마그네슘(Mg), 칼슘(Ca), 또는 바륨(Ba) 중에서 선택된 어느 하나의 물질 또는 2 이상의 합금 물질로 이루어진 단층 구조를 포함할 수 있다.

[0083] 발광층(EL)은 화소 구동 전극(AE)과 뱅크(BN)를 덮도록 기판(SUB)의 표시 영역(AA) 전체에 형성된다. 일 예에 따른 발광층(EL)은 백색 광을 방출하기 위해 수직 적층된 2 이상의 발광부를 포함할 수 있다. 일 예에 따른 발광층(EL)은 제1 광과 제2 광의 혼합에 의해 백색 광을 방출하기 위한 제1 발광부와 제2 발광부를 포함할 수 있다. 여기서, 제1 발광부는 제1 광을 방출하는 것으로 청색 발광부, 녹색 발광부, 적색 발광부, 황색 발광부, 및 황록색 발광부 중 어느 하나를 포함할 수 있다. 제2 발광부는 청색 발광부, 녹색 발광부, 적색 발광부, 황색 발광부, 및 황록색 중 제1 광의 보색 관계를 갖는 제2 광을 방출하는 발광부를 포함할 수 있다.

[0084] 다른 예에 따른 발광층(EL)은 화소(P)에 설정된 색상과 대응되는 컬러 광을 방출하기 위한, 청색 발광부, 녹색 발광부, 및 적색 발광부 중 어느 하나를 포함할 수 있다. 예를 들어, 발광층(EL)은 유기 발광층, 무기 발광층, 및 양자점 발광층 중 어느 하나를 포함하거나, 유기 발광층(또는 무기 발광층)과 양자점 발광층의 적층 또는 혼합 구조를 포함할 수 있다.

[0085] 추가적으로, 일 예에 따른 발광 소자(ED)는 발광층(EL)의 발광 효율 및/또는 수명 등을 향상시키기 위한 기능층을 더 포함하여 이루어질 수 있다.

[0086] 공통 전극(CE)은 발광층(EL)과 전기적으로 연결되도록 형성된다. 공통 전극(CE)은 각 화소(P)에 마련된 발광층(EL)과 공통적으로 연결되도록 기판(SUB)의 표시 영역(AA) 전체에 형성된다. 공통 전극(CE)은 표시 영역(AA)의 외주부에 배치된 공통 전원 배선(CPL)과 연결된다.

[0087] 일 예에 따른 공통 전극(CE)은 광을 투과시킬 수 있는 투명 전도성 물질 또는 반투과 전도성 물질을 포함할 수 있다. 공통 전극(CE)이 반투과 전도성 물질로 형성되는 경우, 마이크로 캐비티(micro cavity) 구조를 통해 발광 소자(ED)에서 발광된 광의 출광 효율을 높일 수 있다. 일 예에 따른 반투과 전도성 물질은 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금 등을 포함할 수 있다. 추가적으로, 공통 전극(CE) 상에는 발광 소자(ED)에서 발광된 광의 굴절율을 조절하여 광의 출광 효율을 향상시키기 위한 캡핑층(capping layer)이 더 형성될 수 있다.

[0088] 본 출원의 일 실시 예에서는, 뱅크(BN)의 중앙부에 슬릿(SLT)을 구비한다. 슬릿(SLT)은 뱅크(BN)의 중앙부를 식각하여 제거한 힘몰부이다. 슬릿(SLT)은 화소(P)들 사이에서 발광층(EL)의 연속성을 단선하기 위해 형성한다. 개인 몰입형 표시장치의 경우, 5인치 이하의 면적에 200PPI 이상의 초고해상도를 구현하여야 현실성이 우수한 표시장치로서 기능을 할 수 있다. 이런 경우, 화소(P)들 사이의 간격이 매우 좁고, 뱅크(BN)의 높이도 수백 Å 이하로 매우 낮은 편에 속한다. 이러한 조건에서는 발광층(EL)에 발생한 전하가 수평 방향으로 흘러 이웃하는 화소(P)에 영향을 줄 수 있다. 이러한 현상을 수평 전류 누설(Lateral Current Leakage)라고 한다.

[0089] 본 출원에서는 수평 전류 누설을 방지하기 위해 화소(P)들 사이에 배치된 뱅크(BN)의 중앙부에 슬릿(SLT)을 형성한다. 슬릿(SLT)은 뱅크(BN)과 동일하게 격자 형상을 가질 수 있다. 뱅크(BN)를 형성할 때, 혹은 형성한 후

에 슬릿(SLT)을 형성한다. 슬릿(SLT)을 구비한 뱅크(BN) 위에 발광층(EL)을 도포하면, 발광층(EL)은 뱅크(BN)의 상부 표면과 슬릿(SLT)의 바닥면에는 도포되지만, 슬릿(SLT)의 함몰된 측면에는 도포되지 않는다. 즉, 발광층(EL)은 화소(P) 단위로 구분된 섬 모양으로 도포된다. 슬릿(SLT)의 바닥면에는 발광층(EL)과 연결되지 않고 분리된 잔여물인 더미 발광층(ELS)이 적층되어 있다.

[0090] 발광층(EL) 위에 공통 전극(CE)을 증착한다. 공통 전극(CE)은 도전성 물질로, 투명 도전 물질인 인듐-주석 산화물 혹은 인듐-아연 산화물과 같은 무기물질을 포함한다. 공통 전극(CE)은 발광층(EL) 위에 증착되며, 슬릿(SLT) 내부에도 채워진다. 공통 전극(CE)은 슬릿(SLT) 내부의 바닥면에 도포된 더미 발광층(ELS) 위에, 그리고 슬릿(SLT)의 측면에도 증착되어, 슬릿(SLT) 부분에서 끊어지지 않고, 모든 화소(P)들 사이에 연결되어 증착된다.

[0091] 공통 전극(CE)이 증착된 후에도, 슬릿(SLT)이 완전히 채워지지 않고, 함몰된 구조를 가지고 있다. 이러한 슬릿(SLT) 내부를 블랙 레진으로 채워 블랙 매트릭스(BM)를 형성한다. 슬릿(SLT)은 매우 좁은 폭을 가지며, 폭보다 깊은 깊이를 갖는다. 따라서, 블랙 레진 용액을 슬릿(SLT)의 어느 한 부위 혹은 여러 부위에 산포시키면, 모세관 현상에 의해 블랙 레진 용액이 슬릿(SLT) 전체에 퍼진다. 그 후, 경화과정을 통해 블랙 매트릭스(BM)를 형성할 수 있다. 블랙 매트릭스(BM)가 슬릿(SLT) 내부를 완전히 채우기 때문에, 플렉서블 표시장치의 경우, 구부림 동작을 반복하더라도, 슬릿(SLT)에 의해 그 위에 적층되는 박막들이 파손되거나 박리되는 문제가 발생하지 않는다.

[0092] 블랙 매트릭스(BM)는 뱅크(BN)보다 높은 높이를 갖도록 충분한 양의 레진 용액을 사용하는 것이 바람직하다. 블랙 레진이 공통 전극(CE)이 도포된 뱅크(BN)의 상부 표면 위에만 한정되도록 하기 위해서 블랙 레진 용액은 공통 전극(CE)과 다른 물성을 갖도록 조성하는 것이 바람직하다. 예를 들어, 공통 전극(CE)이 친수성을 가지고 있다면, 블랙 매트릭스(BM)를 형성하기 위한 블랙 레진 용액은 소수성을 갖는 것이 바람직하다. 반대로, 공통 전극(CE)이 소수성을 가지고 있다면, 블랙 매트릭스(BM)를 형성하기 위한 블랙 레진 용액은 친수성을 갖는 것이 바람직하다.

[0093] 블랙 매트릭스(BM)가 형성된 기판(SUB)의 표면 위에 컬러 필터들(CF1, CF2, CF3)을 형성한다. 도 2에서는 네개의 컬러 필터들을 도시하였으나, 도 3에서는, 편의상, 세개의 컬러 필터들을 도시하였다. 컬러 필터들(CF1, CF2, CF3)은 한 화소(P) 영역 내에 하나씩 배치된다. 예를 들어, 첫번째 화소에는 제1 컬러 필터(CF1)을 형성하고, 이웃하는 두번째 화소에는 제2 컬러 필터(CF2)를 그리고 세번째 화소에는 제3 컬러 필터(CF3)을 형성할 수 있다. 컬러 필터(CF1, CF2, CF3)는 포토리소그래피 공정으로 형성할 수도 있고, 잉크-젯 방식으로 형성할 수도 있다. 컬러 필터들(CF1, CF2, CF3)은 그 높이가 블랙 매트릭스(BM)보다 낮게 형성하는 것이 바람직하다.

[0094] 컬러 필터들(CF1, CF2, CF3)이 형성된 기판(SUB)의 표면 위에 봉지층(130)을 적층한다. 봉지층(130)은 화소 어레이층(120)의 상면과 측면을 모두 둘러싸도록 형성된다. 봉지층(130)은 산소 또는 수분이 발광 소자(ED)로 침투하는 것을 방지하는 역할을 한다.

[0095] 일 예에 따른 봉지층(130)은 제1 무기 봉지층(PAS1), 제1 무기 봉지층(PAS1) 상의 유기 봉지층(PCL) 및 유기 봉지층(PCL) 상의 제2 무기 봉지층(PAS2)을 포함할 수 있다. 제1 무기 봉지층(PAS1)과 제2 무기 봉지층(PAS2)은 수분이나 산소의 침투를 차단하는 역할을 한다. 일 예에 따른 제1 무기 봉지층(PAS1)과 제2 무기 봉지층(PAS2)은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물, 또는 티타늄 산화물 등의 무기물로 이루어질 수 있다. 이러한 제1 무기 봉지층(PAS1)과 제2 무기 봉지층(PAS2)은 화학 기상 증착 공정 또는 원자층 증착 공정에 의해 형성될 수 있다.

[0096] 유기 봉지층(PCL)은 제1 무기 봉지층(PAS1)과 제2 무기 봉지층(PAS2)에 의해 밀봉된(갖혀 있는) 구조를 갖는다. 유기 봉지층(PCL)은 제조 공정 중 발생할 수 있는 이물들(particles)을 흡착 및/또는 차단할 수 있도록 제1 무기 봉지층(PAS1) 및/또는 제2 무기 봉지층(PAS2) 대비 상대적으로 두꺼운 두께로 형성될 수 있다. 유기 봉지층(PCL)은 실리콘옥시카본(SiOCz) 아크릴 또는 애폐시 계열의 레진(Resin) 등의 유기물로 이루어질 수 있다. 유기 봉지층(PCL)은 코팅 공정, 예를 들어 잉크젯 코팅 공정 또는 슬릿 코팅 공정에 의해 형성될 수 있다.

[0097] 이하, 도 4를 참조하여, 본 출원의 다른 실시 예에 대해 설명한다. 도 4는 본 출원의 다른 실시 예에 따른 표시장치의 구조를 나타내는 것으로 도 2의 절취선 I-I'을 따라 자른 단면도이다. 도 4에 도면 부호로 표시하지 않은 설명은, 도 1 내지 2에서 동일한 도면 부호를 참조한다. 본 출원의 다른 실시 예를 나타내는 도 4를 일 실시 예를 나타내는 도 3과 비교하면 슬릿(SLT) 부분에서 차이가 있고, 대부분의 구조는 동일하다. 따라서, 차이가 있는 부분을 중점적으로 설명하며, 동일한 부분에 대한 설명은 생략될 수 있다.

- [0098] 도 4를 참조하면, 본 출원의 다른 실시 예에 따른 표시장치는, 기판(SUB), 화소 어레이 층(120) 그리고 봉지층(130)을 포함할 수 있다.
- [0099] 기판(SUB)은 표시 영역(AA)과 표시 영역(AA)을 둘러싸는 비표시 영역(IA)을 포함할 수 있다. 기판(SUB)은 베이스 층으로서, 플라스틱 재질 또는 유리 재질을 포함한다. 일 예에 따른 기판(SUB)은 불투명 또는 유색 폴리아미드(polyimide) 재질을 포함할 수 있다. 기판(SUB)은 플렉서블(flexible) 기판 혹은 강성(rigid) 기판일 수 있다. 예를 들어, 유리 재질의 플렉서블 기판(SUB)은 100마이크로미터 이하의 두께를 갖는 박형 유리 기판이거나, 기판 식각 공정에 의해 100마이크로미터 이하의 두께를 가지도록 식각된 유리 기판일 수 있다.
- [0100] 화소 어레이 층(120)은 기판(SUB) 혹은 버퍼막 위에 적층된다. 화소 어레이 층(120)은 박막 트랜지스터 층, 평탄화 층(PLN), 뱅크(BN), 발광 소자(ED), 블랙 매트릭스(BM) 및 컬러 필터들(CF1, CF2, CF3)을 포함할 수 있다.
- [0101] 박막 트랜지스터 층은 기판(SUB)의 표시 영역(AA)에 정의된 복수의 화소(P) 및 기판(SUB)의 제4 비표시 영역(IA4)에 정의된 게이트 구동 회로(200)에 각각 마련된다.
- [0102] 일 예에 따른 박막 트랜지스터 층은 박막 트랜지스터(T), 게이트 절연막(GI) 및 중간 절연막(ILD)을 포함한다. 여기서, 도 3에 도시된 박막 트랜지스터(T)는 발광 소자(ED)에 전기적으로 연결된 구동 박막 트랜지스터일 수 있다.
- [0103] 박막 트랜지스터(T)는 기판(SUB) 또는 버퍼막 상에 형성된 반도체 층(A), 게이트 전극(G), 소스 전극(S) 및 드레인 전극(D)을 포함한다. 반도체 층(A)은 실리콘계 반도체 물질, 산화물계 반도체 물질, 또는 유기물계 반도체 물질을 포함할 수 있으며, 단층 구조 또는 복층 구조를 가질 수 있다. 버퍼막을 구비한 경우, 버퍼막과 기판(SUB) 사이에는 반도체 층(A)으로 입사되는 외부광을 차단하기 위한 차광층이 추가로 형성될 수 있다.
- [0104] 게이트 절연막(GI)은 반도체 층(A)을 덮도록 기판(SUB) 전체에 형성될 수 있다. 게이트 절연막(GI)은 무기막, 예를 들어 실리콘 산화막(SiO<sub>x</sub>), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
- [0105] 게이트 전극(G)은 반도체 층(A)과 중첩되도록 게이트 절연막(GI) 상에 형성될 수 있다. 게이트 전극(G)은 스캔 배선(SL)과 함께 형성될 수 있다. 일 예에 따른 게이트 전극(G)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
- [0106] 중간 절연막(ILD)은 게이트 전극(G)과 게이트 절연막(GI)을 덮도록 기판(SUB) 전체에 형성될 수 있다. 중간 절연막(ILD)은 게이트 전극(G)과 게이트 절연막(GI) 상에 평탄면을 제공한다. 경우에 따라서, 중간 절연막(ILD)은 무기 물질로 이루어질 수 있으며, 이 경우 게이트 절연막(GI)의 표면 상태와 동일할 수 있다.
- [0107] 소스 전극(S)과 드레인 전극(D)은 게이트 전극(G)을 사이에 두고 반도체 층(A)과 중첩되도록 중간 절연막(ILD) 상에 형성될 수 있다. 소스 전극(S)과 드레인 전극(D)은 데이터 배선(DL)과 화소 구동 전원 배선(PL) 및 공통 전원 배선(CPL)과 함께 형성될 수 있다. 즉, 소스 전극(S), 드레인 전극(D), 데이터 배선(DL), 화소 구동 전원 배선(PL) 및 공통 전원 배선(CPL) 각각은 소스 드레인 전극 물질에 대한 패터닝 공정에 의해 동시에 형성된다.
- [0108] 소스 전극(S)과 드레인 전극(D) 각각은 중간 절연막(ILD)과 게이트 절연막(GI)을 관통하는 전극 컨택홀을 통해 반도체 층(A)에 접속될 수 있다. 소스 전극(S)과 드레인 전극(D)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 박막 트랜지스터(T)의 소스 전극(S)은 화소 구동 전원 배선(PL)과 전기적으로 연결될 수 있다.
- [0109] 이와 같이, 기판(SUB)의 화소(P)에 마련된 박막 트랜지스터(T)는 화소 회로(PC)를 구성한다. 또한, 기판(SUB)의 제4 비표시 영역(IA4)에 배치된 게이트 구동 회로(200)는 화소(P)에 마련된 박막 트랜지스터(T)와 동일하거나 유사한 박막 트랜지스터를 구비할 수 있다.
- [0110] 평탄화 층(PLN)은 박막 트랜지스터 층을 덮도록 기판(SUB) 전체에 형성된다. 평탄화 층(PLN)은 박막 트랜지스터 층 상에 평탄면을 제공한다. 일 예에 따른 평탄화 층(PLN)은 아크릴 수지(acrylic resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 또는 폴리아미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다. 평탄화 층(PLN)은 화소(P)에 마련된 구동 박막 트랜지스터의 드레인 전극(D)을 노출시키기 위한 화소 컨택홀(PH)을 포함할 수 있다.

- [0111] 뱅크(BN)는 평탄화층(PLN) 상에 배치되어 표시 영역(AA)의 화소(P) 내에 개구 영역을 정의한다. 이러한 뱅크(BN)는 화소 정의막으로 표현될 수도 있다.
- [0112] 발광 소자(ED)는 화소 구동 전극(AE), 발광층(EL), 및 공통 전극(CE)을 포함한다. 화소 구동 전극(AE)은 평탄화 층(PLN) 상에 형성되고 평탄화 층(PLN)에 마련된 화소 컨택홀(PH)을 통해 구동 박막 트랜지스터의 드레인 전극(D)에 전기적으로 연결된다. 이 경우, 화소(P)의 개구 영역과 중첩되는 화소 구동 전극(AE)의 중간 부분을 제외한 나머지 가장자리 부분은 뱅크(BN)에 의해 덮일 수 있다. 뱅크(BN)는 화소 구동 전극(AE)의 가장자리 부분을 덮음으로써 화소(P)의 개구 영역을 정의할 수 있다.
- [0113] 일 예에 따른 화소 구동 전극(AE)은 반사율이 높은 금속 물질을 포함할 수 있다. 또한, 인듐-주석 산화물(Indium Tin Oxide) 혹은 인듐-아연 산화물(Indium Zinc Oxide)과 같은 투명 도전 물질을 포함할 수 있다.
- [0114] 발광층(EL)은 화소 구동 전극(AE)과 뱅크(BN)를 덮도록 기판(SUB)의 표시 영역(AA) 전체에 형성된다. 일 예에 따른 발광층(EL)은 백색 광을 방출하기 위해 수직 적층된 2 이상의 발광부를 포함할 수 있다. 다른 예에 따른 발광층(EL)은 화소(P)에 설정된 색상과 대응되는 컬러 광을 방출하기 위한, 청색 발광부, 녹색 발광부, 및 적색 발광부 중 어느 하나를 포함할 수 있다. 추가적으로, 일 예에 따른 발광 소자(ED)는 발광층(EL)의 발광 효율 및/또는 수명 등을 향상시키기 위한 기능층을 더 포함하여 이루어질 수 있다.
- [0115] 공통 전극(CE)은 발광층(EL)과 전기적으로 연결되도록 형성된다. 공통 전극(CE)은 각 화소(P)에 마련된 발광층(EL)과 공통적으로 연결되도록 기판(SUB)의 표시 영역(AA) 전체에 형성된다. 공통 전극(CE)은 표시 영역(AA)의 외주부에 배치된 공통 전원 배선(CPL)과 연결된다.
- [0116] 일 예에 따른 공통 전극(CE)은 광을 투과시킬 수 있는 투명 전도성 물질 또는 반투과 전도성 물질을 포함할 수 있다. 공통 전극(CE)이 반투과 전도성 물질로 형성되는 경우, 마이크로 캐비티(micro cavity) 구조를 통해 발광 소자(ED)에서 발광된 광의 출광 효율을 높일 수 있다. 일 예에 따른 반투과 전도성 물질은 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금 등을 포함할 수 있다. 추가적으로, 공통 전극(CE) 상에는 발광 소자(ED)에서 발광된 광의 굴절율을 조절하여 광의 출광 효율을 향상시키기 위한 캡핑층(capping layer)이 더 형성될 수 있다.
- [0117] 본 출원의 다른 실시 예에서는, 뱅크(BN)의 중앙부에 슬릿(SLT)을 구비한다. 슬릿(SLT)은 뱅크(BN)의 중앙부를 식각하여 제거한 함몰부이다. 슬릿(SLT)은 화소(P)들 사이에서 발광층(EL)의 연속성을 단선하기 위해 형성한다. 본 출원에서는 수평 전류 누설을 방지하기 위해 화소(P)들 사이에 배치된 뱅크(BN)의 중앙부에 슬릿(SLT)을 형성한다. 특히, 발광층(EL)의 단선을 확실하게 하기 위해 슬릿(SLT)의 깊이는 뱅크(BN)의 높이와 동일할 수 있다. 즉, 슬릿(SLT)의 바닥면은 평탄화 막(PLN)의 표면이 노출될 수 있다.
- [0118] 슬릿(SLT)는 뱅크(BN)과 동일하게 격자 형상을 가질 수 있다. 뱅크(BN)를 형성할 때, 혹은 형성한 후에 슬릿(SLT)을 형성한다. 슬릿(SLT)을 구비한 뱅크(BN) 위에 발광층(EL)을 도포하면, 발광층(EL)은 뱅크(BN)의 상부 표면과 슬릿(SLT)의 바닥면에는 도포되지만, 슬릿(SLT)의 함몰된 측면에는 도포되지 않는다. 즉, 발광층(EL)은 화소(P) 단위로 구분된 섬 모양으로 도포된다. 슬릿(SLT)의 바닥면에는 발광층(EL)과 연결되지 않고 분리된 잔여물인 더미 발광층(ELS)이 적층되어 있다.
- [0119] 도 4에 도시한 바와 같이, 본 출원의 다른 실시 예에서는 뱅크(BN)의 높이가 낮은 경우에서, 발광층(EL)의 단선이 확실하게 이루어지도록 하기 위해, 슬릿(SLT)의 깊이를 뱅크(BN)의 높이와 동일하게 형성하는 특징이 있다. 이 경우, 발광층(EL) 위에 곧바로 공통 전극(CE)을 증착할 경우, 슬릿(SLT)에 의해 공통 전극(CE)도 화소(P)별로 단선될 수 있다. 공통 전극(CE)이 단선될 경우, 공통 전압을 인가할 수 없게 되거나, 표면 저항이 높아져서 화질의 균일성이 저하되는 문제가 발생할 수 있다.
- [0120] 이러한 문제를 방지하기 위해, 바닥면에 더미 발광층(ELS)이 적층된 슬릿(SLT) 내부에 블랙 매트릭스(BM)을 먼저 형성한다. 예를 들어, 슬릿(SLT) 내부를 블랙 레진으로 채워 블랙 매트릭스(BM)를 형성한다. 슬릿(SLT)은 매우 좁은 폭을 가지며, 폭보다 깊은 깊이를 갖는다. 따라서, 블랙 레진 용액을 슬릿(SLT)의 어느 한 부위 혹은 여러 부위에 산포시키면, 모세관 현상에 의해 블랙 레진 용액이 슬릿(SLT) 전체에 퍼진다. 그 후, 경화과정을 통해 블랙 매트릭스(BM)를 형성할 수 있다. 블랙 매트릭스(BM)가 슬릿(SLT) 내부를 완전히 채우기 때문에, 그 위에 적층되는 박막들이 파손되거나 박리되는 문제가 발생하지 않는다.
- [0121] 블랙 매트릭스(BM)는 뱅크(BN)보다 높은 높이를 갖도록 충분한 양의 레진 용액을 사용하는 것이 바람직하다. 블랙 레진이 발광층(EL)이 도포된 뱅크(BN)의 상부 표면 위에만 한정되도록 하기 위해서 블랙 레진 용액은 발광

층(EL)과 다른 물성을 갖도록 조성하는 것이 바람직하다. 예를 들어, 발광층(EL)이 친수성을 가지고 있다면, 블랙 매트릭스(BM)를 형성하기 위한 블랙 레진 용액은 소수성을 갖는 것이 바람직하다. 반대로, 발광층(EL)이 소수성을 가지고 있다면, 블랙 매트릭스(BM)를 형성하기 위한 블랙 레진 용액은 친수성을 갖는 것이 바람직하다. 또한, 슬릿(SLT) 내부를 블랙 매트릭스(BM)이 완전히 채우도록 하기 위해서는, 블랙 매트릭스(BM)를 형성하기 위한 블랙 레진 용액은 뱅크(BN)와 물성이 동일한 것이 바람직하다.

[0122] 블랙 매트릭스(BM)이 형성된 기판(SUB)의 표면 위에 공통 전극(CE)을 증착한다. 공통 전극(CE)은 도전성 물질로, 투명 도전 물질인 인듐-주석 산화물 혹은 인듐-아연 산화물과 같은 무기물질을 포함한다. 그 결과, 화소(P) 영역에서는 화소 구동 전극(AE), 발광층(EL) 및 공통 전극(CE)이 순차적으로 적층되어 발광 소자(ED)를 형성한다. 공통 전극(CE)은 슬릿(SLT)을 채우며 덮고 있는 블랙 매트릭스(BM) 위에 적층되므로, 모든 화소(P)들 사이에 연결되며 증착된다.

[0123] 공통 전극(CE)이 형성된 기판(SUB)의 표면 위에 컬러 필터들(CF1, CF2, CF3)을 형성한다. 도 2에서는 네개의 컬러 필터들을 도시하였으나, 도 4에서는, 편의상, 세개의 컬러 필터들을 도시하였다. 컬러 필터들(CF1, CF2, CF3)은 한 화소(P) 영역 내에 하나씩 배치된다. 예를 들어, 첫번째 화소에는 제1 컬러 필터(CF1)을 형성하고, 이웃하는 두번째 화소에는 제2 컬러 필터(CF2)를 그리고 세번째 화소에는 제3 컬러 필터(CF3)을 형성할 수 있다. 컬러 필터(CF1, CF2, CF3)는 포토리소그래피 공정으로 형성할 수도 있고, 잉크-젯 방식으로 형성할 수도 있다. 컬러 필터들(CF1, CF2, CF3)은 그 높이가 블랙 매트릭스(BM)보다 낮게 형성하는 것이 바람직하다.

[0124] 컬러 필터들(CF1, CF2, CF3)이 형성된 기판(SUB)의 표면 위에 봉지층(130)을 적층한다. 봉지층(130)은 화소 어레이층(120)의 상면과 측면을 모두 둘러싸도록 형성된다. 봉지층(130)은 산소 또는 수분이 발광 소자(ED)로 침투하는 것을 방지하는 역할을 한다.

[0125] 일 예에 따른 봉지층(130)은 제1 무기 봉지층(PAS1), 제1 무기 봉지층(PAS1) 상의 유기 봉지층(PCL) 및 유기 봉지층(PCL) 상의 제2 무기 봉지층(PAS2)을 포함할 수 있다. 제1 무기 봉지층(PAS1)과 제2 무기 봉지층(PAS2)은 수분이나 산소의 침투를 차단하는 역할을 한다.

[0126] 유기 봉지층(PCL)은 제1 무기 봉지층(PAS1)과 제2 무기 봉지층(PAS2)에 의해 밀봉된(갖혀 있는) 구조를 갖는다. 유기 봉지층(PCL)은 제조 공정 중 발생할 수 있는 이물들(particles)을 흡착 및/또는 차단할 수 있도록 제1 무기 봉지층(PAS1) 및/또는 제2 무기 봉지층(PAS2) 대비 상대적으로 두꺼운 두께로 형성될 수 있다.

[0127] 이상 두 가지 실시 예들을 통해 설명한 바와 같이, 본 출원에 의한 전계발광 표시장치는, 기판(SUB) 위에 형성된 화소 어레이 층(120)은 발광 소자와 발광 소자를 구동하기 위한 박막 트래지스터 층, 그리고 컬러 필터들이 모두 적층된 구조를 갖는다. 그 후에, 봉지층(130)이 화소 어레이 층(120)을 덮어 소자들을 보호하는 구조를 갖는다. 따라서, 발광 소자(ED)는 컬러 필터들(CF1, CF2, CF3) 및 블랙 매트릭스(BM)과의 사이 이격 간격이 거의 없이 바로 밀착된 구조를 갖는다. 그 결과, 초고해상도를 구현하더라도, 이웃하는 화소(P)에서 발광하는 빛이 서로 혼색되지 않고 사용자에게 제공될 수 있다.

[0128] 특히, 화소(P)들 사이에 배치된 뱅크(BN)에는 슬릿(SLT)이 배치되어, 각 화소(P) 별로 발광층(EL)이 단선된 구조를 가짐으로 하여, 5인치 이하의 작은 표시 패널에서 초고해상도를 구현하는 경우에도 수평 누설 전류에 의한 불량이 발생하지 않는다. 또한, 슬릿(SLT)을 블랙 매트릭스(BM)으로 메우며, 상부 표면을 매끄럽게 형성할 수 있으므로, 슬릿(SLT) 위에 적층되는 박막들이 파손되거나 박리되는 것을 방지할 수 있다. 특히, 플렉서블 표시장치의 경우에는, 구부렸다 펴는 동작을 반복할 경우, 슬릿(SLT)에 의해 그 상부 및 하부에 적층된 박막들이 손상될 수 있는 데, 슬릿(SLT) 내부를 블랙 매트릭스(BM)로 채우기 때문에, 이러한 문제가 발생하지 않는다.

[0129] 이하, 도면들을 참조하여, 앞에서 설명한 표시장치를 적용한 개인 몰입형 표시장치에 대해 설명한다. 도 5는 본 출원의 실시 예에 따른 개인 몰입형 표시장치를 보여주는 도면이다. 도 6은 본 출원의 실시 예에 따른 개인 몰입형 표시장치를 착용한 상태의 모습을 나타내는 도면이다.

[0130] 도 5 및 6을 참조하면, 본 출원의 실시 예에 따른 헤드 장착형 표시장치(HMD)는 표시장치 수납 케이스(10), 좌안 렌즈(20a)와 우안 렌즈(20b), 및 헤드 장착 밴드(30)를 포함한다.

[0131] 표시장치 수납 케이스(10)는 표시장치를 수납하며, 좌안 렌즈(20a)와 우안 렌즈(20b)에 표시장치의 영상을 제공한다. 표시장치는 본 출원의 다양한 실시 예들에 따른 전계발광 표시장치일 수 있다. 본 출원의 실시 예들에 따른 전계발광 표시장치는 도 1 내지 도 4를 결부하여 이미 앞에서 상세히 설명하였다.

[0132] 표시장치 수납 케이스(10)는 좌안 렌즈(20a)와 우안 렌즈(20b)에 동일한 영상을 제공하도록 설계될 수 있다.

또는, 표시장치 수납 케이스(10)는 좌안 렌즈(20a)에 좌안 영상이 표시되고, 우안 렌즈(20b)에 우안 영상이 표시되도록 설계될 수 있다.

[0133] 표시장치 수납 케이스(10) 내에는 도 6과 같이 좌안 렌즈(20a) 앞에 배치되는 좌안용 전계발광 표시장치(11)와 우안 렌즈(20b) 앞에 배치되는 우안용 전계발광 표시장치(12)가 수납될 수 있다. 도 6에는 표시장치 수납 케이스(10)를 위에서 바라봤을 때의 단면도가 나타나 있다. 좌안용 전계발광 표시장치(11)는 좌안 영상을 표시하고, 우안용 전계발광 표시장치(12)는 우안 영상을 표시할 수 있다. 이로 인해, 좌안용 전계발광 표시장치(11)에 표시되는 좌안 영상은 좌안 렌즈(20a)를 통해 사용자의 좌안(LE)에 보여지고, 우안용 전계발광 표시장치(11)에 표시되는 우안 영상은 우안 렌즈(20b)를 통해 사용자의 우안(RE)에 보여질 수 있다.

[0134] 또한, 도 6에서 좌안 렌즈(20a)와 좌안용 전계발광 표시장치(11) 사이와 우안 렌즈(20b)와 우안용 전계발광 표시장치(12)의 사이에는 확대 렌즈가 추가로 배치될 수 있다. 이 경우, 확대 렌즈로 인하여 좌안용 전계발광 표시장치(11)와 우안용 전계발광 표시장치(12)에 표시되는 영상은 사용자에게 확대되어 보일 수 있다.

[0135] 헤드 장착 밴드(30)는 표시장치 수납 케이스(10)에 고정된다. 헤드 장착 밴드(30)는 사용자의 머리 상면과 양 측면들을 둘러쌀 수 있도록 형성된 것을 예시하였으나, 이에 한정되지 않는다. 헤드 장착 밴드(30)는 사용자의 머리에 헤드 장착형 표시장치를 고정하기 위한 것으로, 안경테 형태 또는 헬멧 형태로 형성될 수도 있다.

[0136] 본 출원의 다른 예에 의한 개인 몰입형 표시장치는 안경에 부착하여 주변 실제 상황과 조합된 영상 정보를 제공 할 수 있다. 도 7은 본 출원의 다른 실시 예에 따른 개인 몰입형 표시장치의 구조를 나타내는 개략도이다.

[0137] 도 7을 참조하면, 다른 예에 의한 개인 몰입형 표시장치는, 안경 프레임(FR) 내에는, 좌안 렌즈(20a) 및/또는 우안 렌즈(20b) 앞에 배치되는 거울 반사판(13)과 거울 반사판(13) 상에 배치되는 전계발광 표시장치(14)가 수납될 수 있다. 도 7에는 안경 형태의 개인 몰입형 표시장치를 옆에서 바라봤을 때의 단면도가 나타나 있다. 안경 형태의 개인 몰입형 표시장치는 사용자의 양안에 표시정보를 모두 제공하거나 어느 한쪽 눈에만 표시 정보를 제공할 수 있다.

[0138] 전계발광 표시장치(14)는 거울 반사판(13) 방향으로 영상을 표시하고, 거울 반사판(13)은 전계발광 표시장치(14)의 영상을 좌안 렌즈(20a) 및/또는 우안 렌즈(20b) 방향으로 전반사한다. 이로 인해, 전계발광 표시장치(14)에 표시되는 영상은 좌안 렌즈(20a) 및/또는 우안 렌즈(20b)에 제공될 수 있다. 도 7에서는 설명의 편의를 위해 좌안 렌즈(20a)와 사용자의 좌안(LE)만을 도시하였다. 도 7과 같이 거울 반사판(13)을 이용하는 경우 개인 몰입형 표시장치는 매우 얇은 두께와 매우 작은 크기로 형성될 수 있다.

[0139] 또한, 도 74에서 좌안 렌즈(20a)와 거울 반사판(13) 사이에는 확대 렌즈가 추가로 배치될 수 있다. 이 경우, 확대 렌즈로 인하여 전계발광 표시장치(12)에 표시되는 영상은 사용자에게 확대되어 보일 수 있다.

[0140] 이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.

## 부호의 설명

[0141] SUB: 기판 T: 박막 트랜지스터

PLN: 평탄화 층 BN: 뱅크 패턴

200: 게이트 구동 회로 300: 구동 접적 회로



120: 화소 어레이층 130: 봉지층

ED: 발광 소자 AE: 화소 구동 전극


EL: 발광층 CE: 공통 전극

CPL: 공통 전원 배선 BM: 블랙 매트릭스


SLT: 슬릿

**도면****도면1****도면2**


도면3




도면4




도면5



도면6



도면7



专利名称(译)	电致发光显示装置和包括该电致发光显示装置的个人沉浸式显示装置		
公开(公告)号	<a href="#">KR1020200072745A</a>	公开(公告)日	2020-06-23
申请号	KR1020180160674	申请日	2018-12-13
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	김종기 송은아 변현태 이진숙		
发明人	김종기 송은아 변현태 이진숙		
IPC分类号	H01L51/52 G02B27/01 H01L27/32 H05B33/12		
CPC分类号	H01L51/5284 G02B27/0172 H01L27/322 H01L27/3246 H01L51/5203 H01L51/5237 H01L51/5275 H05B33/12		
外部链接	<a href="#">Espacenet</a>		

### 摘要(译)

本发明涉及一种电致发光显示装置和包括该电致发光显示装置的个人沉浸式显示装置。根据本申请的电致发光显示装置包括基板,像素驱动电极,堤,狭缝,发光层,公共电极,黑矩阵,滤色器和封装层。基板具有以矩阵方式布置的多个像素。为每个像素提供一个像素驱动电极。堤设置在像素之间并且暴露像素驱动电极的中心区域。该缝隙在堤的中心区域中凹入一定深度。发光层堆叠在像素驱动电极的底表面,堤和狭缝上。公共电极堆叠在发光层上。黑矩阵在堤岸上形成,填满了缝隙。滤色器设置在黑色矩阵之间的公共电极上。封装层被层压在滤色器上。

