



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2015-0084095

(43) 공개일자 2015년07월22일

(51) 국제특허분류(Int. Cl.)

G09G 3/32 (2006.01)

(21) 출원번호 10-2014-0003716

(22) 출원일자 2014년01월13일

심사청구일자 없음

(71) 출원인

삼성디스플레이 주식회사

경기도 용인시 기흥구 삼성2로 95 (농서동)

(72) 발명자

김정배

경기도 용인시 기흥구 삼성2로 95 (농서동)

(74) 대리인

강신섭, 문용호, 이용우


전체 청구항 수 : 총 12 항

(54) 발명의 명칭 유기전계 발광 표시장치

(57) 요약

본 발명의 실시예에 의한 유기전계 발광 표시장치는, 제 1방향으로 배열되는 복수의 데이터선들 및 제 2방향으로 배열되는 복수의 주사선들과, 상기 데이터선들 및 주사선들의 교차영역에 배열되는 복수의 화소들을 포함하는 화상 표시부와; 상기 각 화소들에 화소전원으로서의 제 1전원을 제공하는 복수의 주 전원선들 및 상기 주 전원선들과 교차되는 방향으로 배열되는 복수의 보조 전원선들과; 상기 화소들 내에 각각 형성된 차등 저항이 포함되며, 상기 보조 전원선들은 상기 각 화소 내에 구비된 차등 저항을 경유하여 상기 주 전원선들과 접속된다.

대표도 - 도3



명세서

청구범위

청구항 1

제 1방향으로 배열되는 복수의 데이터선들 및 제 2방향으로 배열되는 복수의 주사선들과, 상기 데이터선들 및 주사선들의 교차영역에 배열되는 복수의 화소들을 포함하는 화상 표시부와;

상기 각 화소들에 화소전원으로서의 제 1전원을 제공하는 복수의 주 전원선들 및 상기 주 전원선들과 교차되는 방향으로 배열되는 복수의 보조 전원선들과;

상기 화소들 내에 각각 형성된 차등 저항이 포함되며,

상기 보조 전원선들은 상기 각 화소 내에 구비된 차등 저항을 경유하여 상기 주 전원선들과 접속됨을 특징으로 하는 유기전계 발광 표시장치.

청구항 2

제 1항에 있어서,

상기 화소들 각각은,

게이트가 제 1노드에 연결되고, 소스가 제 2노드에 연결되며, 드레인이 유기발광소자의 애노드 전극에 연결되는 제 1트랜지스터와;

게이트가 주사선에 연결되고, 소스가 데이터선에 연결되며, 드레인이 상기 제 1노드와 연결되는 제 2트랜지스터와;

상기 제 2노드 및 상기 화소에 제 1전원을 전달하는 주 전원선 사이에 형성되는 차등 저항을 포함함을 특징으로 하는 유기전계 발광 표시장치.

청구항 3

제 2항에 있어서,

상기 제 1노드 및 제 2노드 사이에 접속되는 캐패시터가 더 포함됨을 특징으로 하는 유기전계 발광 표시장치.

청구항 4

제 2항에 있어서,

상기 제 1노드 및 주 전원선 사이에 접속되는 캐패시터가 더 포함됨을 특징으로 하는 유기전계 발광 표시장치.

청구항 5

제 2항에 있어서,

상기 보조 전원선들은 이와 대응되는 각 수평라인에 배열된 화소들의 제 2노드와 접속되도록 배열됨을 특징으로 하는 유기전계 발광 표시장치.

청구항 6

제 5항에 있어서,

상기 보조 전원선들은 각 수평라인 별로 배열된 화소들 내의 차등 저항을 경유하여 상기 주 전원선들과 접속됨을 특징으로 하는 유기전계 발광 표시장치.

청구항 7

제 2항에 있어서,

상기 차등 저항은 수평라인 별로 서로 다른 저항값을 갖음을 특징으로 하는 유기전계 발광 표시장치.

청구항 8

제 7항에 있어서,

상기 차등 저항의 저항값은 제 1전원이 인가되는 화상 표시부의 패드부와의 거리에 따라 상이하게 설정됨을 특징으로 하는 유기전계 발광 표시장치.

청구항 9

제 8항에 있어서,

상기 패드부와의 거리가 가까운 수평라인일수록 상기 차등 저항의 저항값을 크게 설계함을 특징으로 하는 유기전계 발광 표시장치.

청구항 10

제 1항에 있어서,

상기 차등 저항은 박막트랜지스터로 구현됨을 특징으로 하는 유기전계 발광 표시장치.

청구항 11

제 10항에 있어서,

상기 박막트랜지스터 액티브층의 너비/ 길이의 비를 조절하여 차등 저항의 저항값을 설정함을 특징으로 하는 유기전계 발광 표시장치.

청구항 12

제 7항에 있어서,

동일 수평라인에 배열된 화소들에 구비된 차등 저항의 저항값은 동일함을 특징으로 하는 유기전계 발광 표시장치.

발명의 설명

기술 분야

[0001] 본 발명은 표시장치에 관한 것으로, 특히 유기전계 발광 표시장치에 관한 것이다.

배경 기술

[0002] 최근, 음극선관과 비교하여 무게가 가볍고 부피가 작은 각종 평판 표시장치(Flat Panel Display Device)들이 개발되고 있다.

[0003] 평판 표시장치들 중 특히 유기전계 발광 표시장치(Organic Light Emitting Display Device)는 자발광소자인 유기발광다이오드를 이용하여 영상을 표시함으로써, 휘도 및 색순도가 뛰어나 차세대 표시장치로 주목받고 있다.

[0004] 이와 같은 유기전계 발광 표시장치는 유기발광다이오드를 구동하는 방식에 따라, 패시브 매트릭스형 유기전계 발광 표시장치(PMOLED)와, 액티브 매트릭스형 유기전계발광 표시장치(AMOLED)로 나뉜다.

[0005] 이 중 액티브 매트릭스형 유기전계 발광 표시장치는 복수의 화소들이 복수의 주사선들 및 데이터선들의 교차에 의해 구현되는 매트릭스 형태로 배열되고, 상기 주사선들 및 데이터선들과 각각 연결된 각 화소들은 그 내부의 박막트랜지스터들 및 캐패시터를 이용하여 상기 각 화소에 구비된 유기발광소자의 발광을 제어한다.

[0006] 이 때, 상기 유기발광소자의 제 1전극(애노드 전극)에는 화소전원으로서의 제 1전원(ELVDD)이 인가되고, 유기발광소자의 제 2전극(캐소드 전극)에는 제 2전원(ELVSS)이 인가되며, 상기 유기 발광소자의 제 1전극에서 제 2전극으로 흐르는 전류의 양에 따라 각 화소의 휘도가 결정된다.

[0007] 상기 제 1전원(ELVDD)은 상기 복수의 화소들에 일정한 전압을 공급하는 역할을 수행하는 것으로, 이는 상기 각 화소들과 연결되는 복수의 전원선들을 통해 인가되나, 상기 전원선에서 발생하는 전압강하(IR Drop)에 의해 화

소의 위치별로 일정한 제 1전원이 인가되지 못할 수 있다.

[0008] 즉, 상기 제 1전원이 인가되는 표시 패널 내의 패드부와 가까운 화소들에 비해 상기 패드부에서 먼 위치에 있는 화소들의 휘도가 낮게 되어, 표시 패널 전체의 휘도가 불균일해지는 단점이 있다.

[0009] 특히 유기전계 발광 표시장치가 대형화될수록 상기 전원선의 길이가 길어지게 되어 상기 전원선의 전압강하에 따른 휘도 불균일 문제는 더 증대될 수 있다.

발명의 내용

해결하려는 과제

[0010] 본 발명의 실시예는 각 화소들에 화소전원으로서의 제 1전원을 제공하는 주 전원선들 및 상기 주 전원선들과 교차되는 방향으로 배열되는 보조 전원선들로 구성되는 매트 타입 구조의 전원선들에 있어서, 상기 전원선들과 접속되는 각 화소들 내에 차등 저항이 형성되고, 상기 보조 전원선들이 상기 차등 저항을 경유하여 상기 주 전원선들과 접속되도록 형성됨으로써, 전원선에 대한 전압강하 문제를 극복하는 유기전계 발광 표시장치를 제공함에 그 목적이 있다.

과제의 해결 수단

[0011] 상기 목적을 달성하기 위하여 본 발명의 실시예에 의한 유기전계 발광 표시장치는, 제 1방향으로 배열되는 복수의 데이터선들 및 제 2방향으로 배열되는 복수의 주사선들과, 상기 데이터선들 및 주사선들의 교차영역에 배열되는 복수의 화소들을 포함하는 화상 표시부와; 상기 각 화소들에 화소전원으로서의 제 1전원을 제공하는 복수의 주 전원선들 및 상기 주 전원선들과 교차되는 방향으로 배열되는 복수의 보조 전원선들과; 상기 화소들 내에 각각 형성된 차등 저항이 포함되며, 상기 보조 전원선들은 상기 각 화소 내에 구비된 차등 저항을 경유하여 상기 주 전원선들과 접속된다.

[0012] 또한, 상기 화소들 각각은, 게이트가 제 1노드에 연결되고, 소스가 제 2노드에 연결되며, 드레인이 유기발광소자의 애노드 전극에 연결되는 제 1트랜지스터와; 게이트가 주사선에 연결되고, 소스가 데이터선에 연결되며, 드레인이 상기 제 1노드와 연결되는 제 2트랜지스터와; 상기 제 2노드 및 상기 화소에 제 1전원을 전달하는 주 전원선 사이에 형성되는 차등 저항을 포함한다.

[0013] 또한, 상기 제 1노드 및 제 2노드 사이에 접속되는 캐패시터 또는 상기 제 1노드 및 주 전원선 사이에 접속되는 캐패시터가 더 포함된다.

[0014] 또한, 상기 보조 전원선들은 이와 대응되는 각 수평라인에 배열된 화소들의 제 2노드와 접속되도록 배열된다.

[0015] 또한, 상기 보조 전원선들은 각 수평라인 별로 배열된 화소들 내의 차등 저항을 경유하여 상기 주 전원선들과 접속된다.

[0016] 또한, 상기 차등 저항은 수평라인 별로 서로 다른 저항값을 갖으며, 상기 차등 저항의 저항값은 제 1전원이 인가되는 화상 표시부의 패드부와 거리에 따라 상이하게 설정된다.

[0017] 또한, 상기 패드부와 거리가 가까운 수평라인일수록 상기 차등 저항의 저항값을 크게 설계한다.

[0018] 또한, 상기 차등 저항은 박막트랜지스터로 구현될 수 있으며, 상기 박막트랜지스터 액티브층의 너비/ 길이의 비를 조절하여 차등 저항의 저항값을 설정한다.

[0019] 또한, 동일 수평라인에 배열된 화소들에 구비된 차등 저항의 저항값은 동일하다.

발명의 효과

[0020] 이와 같은 본 발명에 의하면, 각 화소에 차등 저항을 삽입하여 상기 각 화소에 제 1전원을 제공하는 주 전원선들의 전압 강하를 보상하고, 보조 전원선들이 상기 차등 저항을 경유하여 상기 주 전원선들과 접속되도록 형성됨으로써, 상기 차등 저항의 편차에 의한 화상 표시부 전체의 휘도 불균일 문제를 극복하는 장점이 있다.

도면의 간단한 설명

[0021] 도 1은 본 발명의 실시예에 의한 유기전계 발광 표시장치의 개략적인 구성 블록도.

도 2는 도 1에 도시된 화소들의 제 1실시예에 대한 구성을 나타내는 회로도.

도 3은 도 1에 도시된 화소들의 제 2실시예에 대한 구성을 나타내는 회로도.

도 4는 도 1에 도시된 화소들의 제 3실시예에 대한 구성을 나타내는 회로도.

발명을 실시하기 위한 구체적인 내용

- [0022] 이하, 첨부된 도면을 참고하여 본 발명의 실시예를 보다 상세히 설명하도록 한다.
- [0023] 도 1은 본 발명의 실시예에 의한 유기전계 발광 표시장치의 개략적인 구성 블록도이다.
- [0024] 도 1을 참조하면, 본 발명의 실시예에 의한 유기 전계발광 표시장치는 화상을 표현하는 화상표시부(100), 데이터신호를 전달하는 데이터구동부(200) 및 주사 신호를 전달하는 주사구동부(300)를 포함하여 구성된다.
- [0025] 상기 화상표시부(100)는, 행 방향으로 배열된 복수의 주사선(S1, S2, ..., Sn-1, Sn), 열 방향으로 배열된 복수의 데이터선(D1, D2, ..., Dm-1, Dm), 상기 데이터선들 및 주사선들의 교차영역에 배열되며, 발광소자와 화소회로로 이루어지는 복수의 화소들(110) 및 상기 복수의 화소 각각에 화소 전원으로서의 제 1전원(ELVDD)을 전달하는 복수의 주 전원선(410)을 포함하며, 상기 화상표시부(100)에는 상기 제 1전원(ELVDD) 보다 낮은 전위를 갖는 제 2전원(ELVSS)이 인가된다.
- [0026] 또한, 상기 주 전원선(410)에 제 1전원(ELVDD)을 제공하는 전원공급부(400)가 더 포함된다.
- [0027] 상기 제 1전원(ELVDD)은 상기 복수의 화소들(100)에 인가되는 고 전위 전압으로서, 이는 상기 각 화소들과 연결되는 복수의 주 전원선들(410)을 통해 인가되나, 상기 주 전원선(410)에서 발생하는 전압강하(IR Drop)에 의해 화소의 위치별로 일정한 제 1전원이 인가되지 못할 수 있다.
- [0028] 일 예로 상기 전원공급부(400)에서 제공하는 제 1전원이 화상 표시부(100) 상부에 위치한 패드부(미도시)를 통해 인가되는 경우 상기 패드부와 가까운 화상 표시부 상단에 위치한 화소들에 비해 상기 패드부에서 먼 위치에 있는 화소들의 휘도가 낮게 되어, 화상표시부 전체의 휘도가 불균일해지는 단점이 있다.
- [0029] 즉, 상기 제 1전원이 인가되는 패드부와 멀리 위치한 화소들은 패드부와 가깝게 위치한 화소들에 비해 전원선의 전압강하 영향을 크게 받아 제 1전원의 크기가 상대적으로 낮아지므로 각 화소의 유기발광소자(OLED)에 인가되는 전류 편차가 발생되며, 이는 결과적으로 화소별 휘도 편차를 야기한다.
- [0030] 본 발명의 실시예는 이와 같은 단점을 극복하기 위해 상기 주 전원선들(410) 외에 상기 주 전원선들(410)과 전기적으로 연결되는 보조 전원선들(420)이 더 구비된다.
- [0031] 또한, 도 1에 도시된 실시예의 경우 상기 전원공급부(400)가 하나로 구현됨이 도시되어 있으나, 이는 복수 개로 구현될 수 있으며, 복수 개의 전원공급부(400)를 통해 동일한 제 1전원(ELVDD)을 화상표시부의 여러 측면에서 상기 주 전원선들(410)로 제공하거나, 상기 주 전원선들(410) 및 보조 전원선들(420)에 각각 분리하여 제공할 수도 있다.
- [0032] 즉, 본 발명의 실시예는 화상표시부(100)에 제 1전원(ELVDD)을 인가하는 전원선(410, 420)이 메쉬 타입(mesh type) 구조로 구현됨을 특징으로 하며, 상기 메쉬 타입 구조는 도시된 바와 같이 제 1방향(일 예로 열 방향)으로 배열된 주 전원선들(410) 및 상기 주 전원선들(410)과 전기적으로 연결되고, 이와 교차하는 제 2방향(일 예로 행 방향)으로 배열되는 보조 전원선들(420)로 구성되는 것을 말한다.
- [0033] 도 1에 도시된 실시예의 경우 상기 주 전원선(410)은 데이터선(D)과 평행하게 배열되고, 보조 전원선(420)은 주사선(S)과 평행하게 배열된다.
- [0034] 다만, 상기 주 전원선(410)은 상기 데이터선(D)과 동일한 층에 동일한 금속 재료로 형성되고, 상기 보조 전원선(420)은 주사선과 동일한 층에 동일한 금속 재료로 형성될 수 있는데, 일반적으로 상기 주사선을 구현하는 금속 물질의 저항이 상기 데이터선을 구현하는 금속 물질의 저항보다 높아 보조 전원선(420)이 배열된 제 2방향의 저항이 커지므로, 인가되는 제 1전원(ELVDD)의 전류 흐름이 주 전원선(410)이 배열된 제 1방향에 비해 균일하게 흐르지 않아 상기 메쉬 타입 구조로 전원선들을 구성하더라도 전원선들에 대한 전압강하를 크게 줄이지 못할 수 있다.
- [0035] 특히 상기 화소들이 기본적인 화소회로 즉, 2개의 트랜지스터와 1개의 캐패시터로 구성되는 디지털 구동 방식으로 동작할 경우, 상기 화소 전원으로서의 제 1전원이 직접 각 화소에 구비된 유기발광소자(OLED)에 인가되어 해

당 화소의 휘도가 결정되므로 상기 전압강하에 의한 전압의 차이는 화소별 휘도 편차로 그대로 반영되는 문제가 있다.

- [0036] 이에 본 발명의 실시예는 상기 각 화소들 내에 차등 저항을 삽입하여 화상 표시부 위치에 따른 각 화소의 유기 발광소자(OLED)에 인가되는 전류 편차를 최소화함을 특징으로 하며, 이에 대해서는 이후 도 2 내지 도 4의 실시예를 통해 보다 상세히 설명하도록 한다.
- [0037] 도 2는 도 1에 도시된 화소들의 제 1실시예에 대한 구성을 나타내는 회로도이다.
- [0038] 도 2는 도 1에 도시된 화소들 중 제 1수평라인 및 제 2수평라인에 배열된 화소들 일부이며, 상기 각 화소들은 본 발명의 실시예에 의한 유기전계 발광 표시장치가 디지털 구동 방식으로 동작할 때 사용하는 화소 구조를 그 예로 설명하는 것이나, 본 발명의 실시예에 의한 화소의 구성이 반드시 이에 한정되는 것은 아니다.
- [0039] 도 2를 참조하면, 상기 화소들은 주사선들 및 데이터선들에 각각 접속되며, 상기 화소들 각각에 화소 전원으로서의 제 1전원(ELVDD)을 전달하는 주 전원선들(410) 및 상기 주 전원선들(410)과 전기적으로 연결되는 보조 전원선들(420)은 메쉬 타입 구조로 형성된다.
- [0040] 상기 메쉬 타입 구조는 도시된 바와 같이 제 1방향(일 예로 열 방향)으로 배열된 주 전원선들(410) 및 상기 주 전원선들(410)과 전기적으로 연결되고, 이와 교차하는 제 2방향(일 예로 행 방향)으로 배열되는 보조 전원선들(420)로 구성되는 것을 말한다.
- [0041] 상기 화소들 각각은 도 2에 도시된 바와 같이 화소회로 및 유기발광소자(OLED)를 포함하며, 상기 화소회로는 제 1 트랜지스터(M1), 제 2 트랜지스터(M2) 및 캐패시터(C1)로 구성되고, 상기 제 1 트랜지스터(M1)와 제 2 트랜지스터(M2)는 소스, 드레인 및 게이트를 포함하며 캐패시터(C1)는 제 1 전극 및 제 2 전극을 포함한다.
- [0042] 단, 도 2에 도시된 실시예는 상기 각 화소들 내에 차등 저항이 더 형성됨을 특징으로 한다.
- [0043] 상기 제 1트랜지스터(M1)는 게이트가 제 1노드(N1)에 연결되고, 소스가 제 2노드(N2)에 연결되며, 드레인이 유기발광소자(OLED)의 애노드 전극에 연결된다.
- [0044] 이 때, 상기 제 2노드(N2) 및 상기 화소에 제 1전원(ELVDD)을 전달하는 주 전원선(410) 사이에 차등 저항이 형성된다. 즉, 상기 제 1트랜지스터(M1)의 소스는 상기 차등 저항을 경유하여 상기 제 1전원(ELVDD)을 전달하는 주 전원선과 전기적으로 연결된다. 또한, 상기 제 1 노드(N1)는 제 2 트랜지스터(M2)의 드레인과 연결된다.
- [0045] 상기 제 1트랜지스터(M1)는 데이터 신호에 대응되는 전류를 유기발광소자(OLED)에 공급하는 기능을 수행한다. 여기서, 상기 유기발광소자(OLED)의 캐소드 전극에는 제 2전원(ELVSS)이 연결된다.
- [0046] 또한, 상기 제 2 트랜지스터(M2)는 소스가 데이터선(D)에 연결되고 드레인이 제 1 노드(N1)와 연결되며 게이트는 주사선(S)과 연결된다. 그리고, 게이트에 인가되는 주사신호에 따라 데이터 신호를 제 1 노드(N1)에 전달한다.
- [0047] 상기 캐패시터(C1)는 상기 제 1노드(N1)와 제 2노드(N2) 사이에 접속된다.
- [0048] 즉, 상기 캐패시터(C1)의 제 1전극은 구동 트랜지스터로 동작하는 제 1트랜지스터(M1)의 게이트에 접속되고, 캐패시터(C1)의 제 2전극은 상기 제 2노드(N2)에 접속됨으로써, 상기 차등 저항을 경유하여 상기 제 1전원(ELVDD)을 전달하는 주 전원선과 전기적으로 연결된다.
- [0049] 이와 같은 상기 캐패시터(C1)은 상기 화소에 인가되는 데이터 신호에 따른 전하를 충전하며, 충전된 전하에 의해 한 프레임의 시간 동안 제 1 트랜지스터(M1)의 게이트에 신호를 인가하게 되어 제 1 트랜지스터(M1)의 동작을 한 프레임의 시간 동안 유지시킨다.
- [0050] 그러나, 앞서 언급한 바와 같이 메쉬 타입 구조로 전원선들을 구성하더라도 전원선들에 대한 전압강하의 영향을 크게 줄이지 못할 수 있다.
- [0051] 이에 도 2의 실시예는 도시된 바와 같이 제 1트랜지스터(M1)의 소스 즉, 제 2노드(N2)가 상기 화소에 제 1전원(ELVDD)을 전달하는 주 전원선(410)과 직접 접속되는 것이 아니라, 상기 제 2노드(N2)와 주 전원선(410) 사이에 차등 저항이 형성됨을 특징으로 하며, 이를 통해 화상 표시부 위치에 따른 각 화소의 유기발광소자(OLED)에 인가되는 전류 편차를 줄일 수 있다.

- [0052] 이 때, 상기 차등 저항은 상기 주 전원선(410)의 전압강하를 보상하는 역할을 수행하는 것으로서, 이를 위해 상기 차등 저항은 수평라인 별로 서로 다른 저항값을 갖는다.
- [0053] 일 예로 제 1전원이 화상표시부의 상단에 구비된 패드부(미도시)를 통해 제공됨을 가정하면, 상기 주 전원선(410)의 전압강하 영향이 가장 작은 제 1수평라인에 형성된 화소들에 구비되는 제 1차등 저항의 저항값(R1)은 이후의 수평라인에 형성된 화소들에 구비되는 차등 저항의 저항값보다 크게 형성($R1 > R2 > R3 > \dots$) 한다.
- [0054] 이와 같이 상기 차등 저항의 저항값이 수평라인 별로 차등하게 설계함을 통해 화상표시부의 각 화소들에 구비된 구동 트랜지스터(M1)에 인가되는 제 1전원을 동일하게 유지할 수 있으며, 이를 통해 상기 주 전원선의 길이가 길어질수록 커지는 전압 강하 분을 각 화소 별로 보상할 수 있게 된다.
- [0055] 상기 차등 저항은 폴리실리콘(Poly-Si), 투명도전막(일 예로 ITO), 금속, 박막트랜지스터(TFT) 등을 사용하여 형성할 수 있다.
- [0056] 단, 위와 같이 차등 저항을 이용하여 전압 강하를 보상하기 위해서는 각 수평라인 별로 구비되는 차등 저항은 동일한 저항값을 가져야 한다.
- [0057] 즉, 상기 제 1차등 저항의 저항값 R1은 제 1수평라인에 배열된 화소들에 모두 동일해야 하며, 제 2차등 저항의 저항값 R2는 상기 R1보다 작은 저항값을 가지고, 제 2수평라인에 배열된 화소들에 모두 동일해야 한다.
- [0058] 그러나, 상기 화소 내부에 형성되는 저항은 공정 및 사용하는 물질에 따른 편차에 의해 그 저항값이 상이해질 수 있다는 문제가 있다.
- [0059] 일 예로 폴리실리콘(Poly-Si)을 이용할 경우, 상기 폴리실리콘을 배선의 형상으로 구현하여 차등 저항을 형성하나, 이와 같이 폴리실리콘을 배선으로 사용하게 되면 약 10 내지 25% 정도의 편차가 발생할 수 있다.
- [0060] 이와 같은 차등 저항의 편차는 동일 수평라인에 형성된 화소들 간의 전압차이를 발생시키고, 이는 각 화소의 유기발광소자(OLED)에 인가되는 전류 편차를 유발하여 결과적으로 화상표시부 전체의 휘도가 불균일해질 수 있다.
- [0061] 본 발명의 다른 실시예는 상기 단점을 극복하기 위하여 메쉬 타입 구조로 형성되는 주 전원선들 및 보조 전원선들에 있어서, 상기 전원선들과 접속되는 각 화소들 내에 차등 저항이 형성되고, 상기 보조 전원선들이 상기 차등 저항을 경유하여 상기 주 전원선들과 접속되도록 형성됨을 특징으로 하며, 이는 이하 도 3 및 도 4의 실시예를 통해 보다 상세히 설명하도록 한다.
- [0062] 도 3은 도 1에 도시된 화소들의 제 2실시예에 대한 구성을 나타내는 회로도이고, 도 4는 도 1에 도시된 화소들의 제 3실시예에 대한 구성을 나타내는 회로도이다.
- [0063] 도 3 및 도 4는 도 1에 도시된 화소들 중 제 1수평라인 및 제 2수평라인에 배열된 화소들 일부이며, 상기 각 화소들은 본 발명의 실시예에 의한 유기전계 발광 표시장치가 디지털 구동 방식으로 동작할 때 사용하는 화소 구조를 그 예로 설명하는 것이나, 본 발명의 실시예에 의한 화소의 구성이 반드시 이에 한정되는 것은 아니다.
- [0064] 또한, 도 3에 도시된 실시예는 도 2에 도시된 실시예와 비교할 때 보조 전원선의 연결이 상이한 점 이외에는 동일하고, 도 4에 도시된 실시예는 도 3에 도시된 실시예와 비교할 때 캐패시터의 연결이 상이한 점 이외에는 동일하므로 동일한 구성요소에 대해서는 동일한 도면부호를 사용하고 이에 대한 상세한 설명은 생략하기로 한다.
- [0065] 도 3 및 도 4를 참조하면, 상기 화소들은 주사선들 및 데이터선들에 각각 접속되며, 상기 화소들 각각에 화소 전원으로서의 제 1전원(ELVDD)을 전달하는 주 전원선들(410) 및 상기 주 전원선들(410)과 전기적으로 연결되는 보조 전원선들(422)은 메쉬 타입 구조로 형성된다.
- [0066] 상기 메쉬 타입 구조는 도시된 바와 같이 제 1방향(일 예로 열 방향)으로 배열된 주 전원선들(410) 및 상기 주 전원선들(410)과 전기적으로 연결되고, 이와 교차하는 제 2방향(일 예로 행 방향)으로 배열되는 보조 전원선들(422)로 구성되는 것을 말한다.
- [0067] 단, 도 3 및 도 4의 실시예는 상기 메쉬 타입 구조를 이루는 보조 전원선들(422)이 직접 주 전원선들(410)과 접속되는 것이 아니라, 각 화소 내에 구비된 차등 저항(500)을 경유하여 상기 주 전원선들(410)과 접속된다.
- [0068] 상기 화소들 각각은 도 3 및 도 4에 도시된 바와 같이 화소회로 및 유기발광소자(OLED)를 포함하며, 상기 화소

회로는 제 1 트랜지스터(M1), 제 2 트랜지스터(M2) 및 캐패시터(C1)로 구성되고, 상기 제 1 트랜지스터(M1)와 제 2 트랜지스터(M2)는 소스, 드레인 및 게이트를 포함하며 캐패시터(C1 또는 C2)는 제 1 전극 및 제 2 전극을 포함한다.

[0069] 상기 제 1트랜지스터(M1)는 게이트가 제 1노드(N1)에 연결되고, 소스가 제 2노드(N2)에 연결되며, 드레인이 유기발광소자(OLED)의 애노드 전극에 연결된다.

[0070] 이 때, 상기 제 2노드(N2) 및 상기 화소에 제 1전원(ELVDD)을 전달하는 주 전원선(410) 사이에 차등 저항이 형성된다. 즉, 상기 제 1트랜지스터(M1)의 소스는 상기 차등 저항을 경유하여 상기 제 1전원(ELVDD)을 전달하는 주 전원선과 전기적으로 연결된다.

[0071] 상기 제 1트랜지스터(M1)는 데이터 신호에 대응되는 전류를 유기발광소자(OLED)에 공급하는 기능을 수행한다. 여기서, 상기 유기발광소자(OLED)의 캐소드 전극에는 제 2전원(ELVSS)이 연결된다.

[0072] 또한, 상기 제 2 트랜지스터(M2)는 소스가 데이터선(D)에 연결되고 드레인이 제 1 노드(N1)와 연결되며 게이트는 주사선(S)과 연결된다. 그리고, 게이트에 인가되는 주사신호에 따라 데이터 신호를 제 1 노드(N1)에 전달한다.

[0073] 상기 캐패시터(C1 또는 C2)는 상기 제 1노드(N1)와 제 2노드(N2) 사이에 접속되거나, 상기 제 1노드(N2)와 주 전원선 사이에 접속될 수 있다.

[0074] 도 3의 실시예의 경우 상기 캐패시터(C1)의 제 1전극은 구동 트랜지스터로 동작하는 제 1트랜지스터(M1)의 게이트에 접속되고, 캐패시터(C1)의 제 2전극은 상기 제 2노드(N2)에 접속됨으로써, 상기 차등 저항을 경유하여 상기 제 1전원(ELVDD)을 전달하는 주 전원선과 전기적으로 연결된다.

[0075] 이에 반해 도 4의 실시예의 경우 상기 캐패시터(C2)의 제 1전극은 구동 트랜지스터로 동작하는 제 1트랜지스터(M1)의 게이트에 접속되고, 캐패시터(C2)의 제 2전극은 상기 제 1전원(ELVDD)을 전달하는 주 전원선과 직접 접속된다.

[0076] 상기 차등 저항은 상기 주 전원선(410)의 전압강하를 보상하는 역할을 수행하는 것으로서, 이를 위해 상기 차등 저항은 수평라인 별로 서로 다른 저항값을 갖는다.

[0077] 일 예로 제 1전원이 화상표시부의 상단에 구비된 패드부(미도시)를 통해 제공됨을 가정하면, 상기 주 전원선(410)의 전압강하 영향이 가장 작은 제 1수평라인에 형성된 화소들에 구비되는 제 1차등 저항의 저항값(R1)은 이후의 수평라인에 형성된 화소들에 구비되는 차등 저항의 저항값보다 크게 형성($R1 > R2 > R3 > \dots$)한다.

[0078] 이와 같이 상기 차등 저항의 저항값이 수평라인 별로 차등하게 설계함을 통해 화상표시부의 각 화소들에 구비된 구동 트랜지스터(M1)에 인가되는 제 1전원을 동일하게 유지할 수 있으며, 이를 통해 상기 주 전원선의 길이가 길어질수록 커지는 전압 강하 분을 각 화소 별로 보상할 수 있게 된다.

[0079] 상기 차등 저항은 폴리실리콘(Poly-Si), 투명도전막(일 예로 ITO), 금속, 박막트랜지스터(TFT) 등을 사용하여 형성할 수 있다. 특히 박막트랜지스터를 사용할 경우 상기 박막트랜지스터 액티브층의 너비(W)/길이(L)의 비를 조절하여 차등 저항의 저항값을 설정할 수 있다.

[0080] 단, 위와 같이 차등 저항을 이용하여 전압 강하를 보상하기 위해서는 각 수평라인 별로 구비되는 차등 저항은 동일한 저항값을 가져야 한다.

[0081] 즉, 상기 제 1차등 저항의 저항값 R1은 제 1수평라인에 배열된 화소들에 모두 동일해야 하며, 제 2차등 저항의 저항값 R2는 상기 R1보다 작은 저항값을 가지고, 제 2수평라인에 배열된 화소들에 모두 동일해야 한다.

[0082] 그러나, 상기 화소 내부에 형성되는 저항은 공정 및 사용하는 물질에 따른 편차에 의해 그 저항값이 상이해질 수 있으며, 이와 같은 차등 저항의 편차는 동일 수평라인에 형성된 화소들 간의 전압차이를 발생시키는 단점이 있다.

[0083] 이에 도 3 및 도 4의 실시예는 이러한 단점을 극복하기 위해 상기 메쉬 타입 구조를 이루는 보조 전원선들(42)이 직접 주 전원선들(410)과 접속되는 것이 아니라, 각 화소 내에 구비된 차등 저항(500)을 경유하여 상기 주 전원선들(410)과 접속됨을 특징으로 한다.

[0084] 즉, 도 3 및 도 4의 실시예는 도시된 바와 같이 상기 보조 전원선들(422)은 이와 대응되는 수평라인들에 배열된 화소들의 제 2노드(N2) 즉, 제 1트랜지스터(M1)의 소스와 접속되도록 배열된다.


- [0085] 일 예로 제 1주사선(S1)과 평행하게 배열되는 제 1보조 전원선은 제 1수평라인에 배열된 화소들의 제 2노드(N2)와 접속되고, 제 2주사선(S2)과 평행하게 배열되는 제 2보조 전원선은 제 2수평라인에 배열된 화소들의 제 2노드(N2)와 접속된다.
- [0086] 또한, 상기 각 화소의 제 2노드(N2) 및 각 화소에 제 1전원(ELVDD)을 전달하는 주 전원선(410) 사이에 차등 저항이 형성되어 있으므로, 상기 보조 전원선들(422)은 각 수평라인 별로 배열된 화소들 내에 구비된 차등 저항(500)을 경유하여 상기 주 전원선들(410)과 접속된다.
- [0087] 상기 보조 전원선들(422)이 각 수평라인 별로 배열된 화소들에 모두 연결되도록 구성되므로, 동일 수평라인에 배열된 화소들 내에 구비된 차등 저항 간에 편차가 있더라도 이를 보상할 수 있게 된다.
- [0088] 즉, 상기 보조 전원선들(422)은 수평 라인 별로 각 화소들의 제 2노드(N2)를 연결하고 동일 수평 라인에 배열된 각 화소의 제 1트랜지스터(M1)의 소스는 상기 제 2노드(N2)에 접속되므로, 상기 각 화소의 제 1트랜지스터(M1)의 소스 전압을 상기 차등 저항 간 편차에 상관없이 동일하게 유지할 수 있게 된다.
- [0089] 따라서, 도 3 및 도 4에 도시된 실시예에 의한 경우 각 화소에 차등 저항을 삽입하여 상기 각 화소에 제 1전원을 제공하는 주 전원선들의 전압 강하를 보상할 수 있을 뿐 아니라, 이와 동시에 상기 보조 전원선들이 동일 수평라인에 배열된 각 화소의 차등 저항을 경유하여 상기 주 전원선들과 접속되도록 형성됨으로써, 상기 차등 저항의 편차에 의한 화상 표시부 전체의 휘도 불균일 문제를 극복할 수 있는 것이다.
- [0090] 이상, 본 발명을 바람직한 실시 예를 사용하여 상세히 설명하였으나, 본 발명의 범위는 특정 실시 예에 한정되는 것은 아니며, 첨부된 특허 청구범위에 의하여 해석되어야 할 것이다. 또한, 이 기술분야에서 통상의 지식을 습득한 자라면, 본 발명의 범위에서 벗어나지 않으면서도 많은 수정과 변형이 가능함을 이해하여야 할 것이다.

부호의 설명


- [0091] 100: 화상 표시부 110: 화소
- 410: 주 전원선 420, 422: 보조 전원선
- 500: 차등 저항

도면


도면1




도면2



도면3



도면4



专利名称(译)	标题：有机电致发光显示装置		
公开(公告)号	KR1020150084095A	公开(公告)日	2015-07-22
申请号	KR1020140003716	申请日	2014-01-13
[标]申请(专利权)人(译)	三星显示有限公司		
申请(专利权)人(译)	三星显示器有限公司		
当前申请(专利权)人(译)	三星显示器有限公司		
[标]发明人	JUNGBAE KIM 김정배		
发明人	김정배		
IPC分类号	G09G3/32		
CPC分类号	G09G3/32 G09G3/3233 G09G2320/0242 H01L27/3244		
代理人(译)	강신섭 Munyongho Yiyongwoo		
外部链接	Espacenet		

摘要(译)

根据本发明实施例的有机发光显示装置包括沿第一方向布置的多条数据线和沿第二方向布置的多条扫描线以及布置在数据线和扫描线的交叉区域中的多条数据线包括像素的图像显示单元;多个主电源线,用于将作为像素电源的第一电源提供给每个像素,以及多个辅助电源线,其布置在与主电源线交叉的方向上;包括在每个像素中形成的差分电阻,并且辅助电源线经由设置在每个像素中的差分电阻连接到主电源线。

