



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2014-0141459
(43) 공개일자 2014년12월10일

(51) 국제특허분류(Int. Cl.)
H01L 27/32 (2006.01) *H01L 51/50* (2006.01)
(21) 출원번호 10-2014-0061909
(22) 출원일자 2014년05월22일
심사청구일자 없음
(30) 우선권주장
1020130061695 2013년05월30일 대한민국(KR)

(71) 출원인
엘지디스플레이 주식회사
서울특별시 영등포구 여의대로 128(여의도동)
(72) 발명자
서현식
경기도 고양시 일산동구 정발산로82번길 10, 703
동 201호 (마두동, 정발마을7단지아파트)
김종우
경기도 파주시 미래로 535, 107동 1803호 (목동동, 교하1차 현대아파트)
서경한
경기도 파주시 책향기로 420, 1103동 1201호 (동래동, 책향기마을신동아파밀리에아파트)
(74) 대리인
김용인, 박영복

전체 청구항 수 : 총 14 항


(54) 발명의 명칭 유기발광표시장치 및 그의 제조방법

(57) 요 약

본원의 일 실시예는 제 1 전극 상에 오버랩하는 별도의 절연층으로 형성된 뱅크가 불필요한 구조의 유기발광표시장치에 관한 것으로, 기판; 상기 기판 상에 상기 복수의 화소영역을 정의하도록 서로 교차하는 방향으로 형성되는 게이트라인과 데이터라인, 상기 복수의 화소영역에 대응하여 상기 게이트라인과 데이터라인 사이의 교차영역

(뒷면에 계속)

대 표 도 - 도1



에 형성되는 복수의 박막트랜지스터, 및 상기 기판 상의 전면에 상기 복수의 박막트랜지스터를 덮고 평평하도록 형성되는 보호막을 포함하는 셀 어레이; 상기 평평한 보호막 상에 평평하게 적층된 금속산화물층 중 상기 복수의 화소영역 각각의 발광영역에 대응하는 일부를 도체화하여 형성되는 복수의 제 1 전극; 상기 금속산화물층 중 상기 복수의 제 1 전극을 제외한 나머지로, 절연성을 띠도록 형성되는 뱅크; 상기 금속산화물층 상의 전면에 형성되는 발광층; 및 상기 발광층 상에 상기 제 1 전극과 대향하도록 형성되는 제 2 전극을 포함하는 유기발광표시장치를 제공한다.

특허청구의 범위

청구항 1

기판;

상기 기판 상에 상기 복수의 화소영역을 정의하도록 서로 교차하는 방향으로 형성되는 게이트라인과 데이터라인, 상기 복수의 화소영역에 대응하여 상기 게이트라인과 데이터라인 사이의 교차영역에 형성되는 복수의 박막트랜지스터, 및 상기 기판 상의 전면에 상기 복수의 박막트랜지스터를 덮고 평평하게 형성되는 보호막을 포함하는 셀 어레이;

상기 평평한 보호막 상에 평평하게 적층된 금속산화물층 중 상기 복수의 화소영역 각각의 발광영역에 대응하는 일부를 도체화하여 형성되는 복수의 제 1 전극;

상기 금속산화물층 중 상기 제 1 전극을 제외한 나머지로, 절연성을 띠도록 형성되는 뱅크;

상기 금속산화물층 상의 전면에 형성되는 발광층; 및

상기 발광층 상에 상기 제 1 전극과 대향하도록 형성되는 제 2 전극을 포함하는 유기발광표시장치.

청구항 2

제 1 항에 있어서,

상기 금속산화물층은 $AxByCzO(x, y, z \geq 0)$ 이고, 상기 A, B 및 C 각각은 Zn, Cd, Ga, In, Sn, Hf 및 Zr 중에서 선택되는 것인 유기발광표시장치.

청구항 3

제 2 항에 있어서,

상기 금속산화물층은 IGZO(In-Ga-Zn-Oxide), ITZO(In-Sn-Zn-Oxide) 및 IGO(In-Ga-Oxide) 중 어느 하나로 선택되는 것인 유기발광표시장치.

청구항 4

제 1 항에 있어서,

상기 복수의 박막트랜지스터 각각은,

상기 기판 상에 상기 게이트라인과 연결되도록 형성되는 게이트전극;

상기 게이트전극을 덮는 게이트절연막 상에, 상기 게이트전극과 적어도 일부 오버랩하도록 형성되는 액티브층; 및

상기 게이트절연막 상에, 상기 액티브층 상의 양측에 오버랩하고, 상호 이격하도록 형성되는 소스전극과 드레인전극을 포함하고,

상기 게이트절연막 상의 전면에 형성되는 상기 보호막으로 덮이는 유기발광표시장치.

청구항 5

제 4 항에 있어서,

상기 각 제 1 전극은 적어도 상기 보호막을 관통하는 콘택홀을 통해, 상기 소스전극과 상기 드레인전극 중 어느 하나와 연결되는 유기발광표시장치.

청구항 6

제 5 항에 있어서,

상기 복수의 화소영역 각각의 발광영역에 대응하고, 상기 제 1 전극과 상기 보호막 사이에, 적어도 상기 콘택홀

을 덮도록 형성되는 보조전극을 더 포함하는 유기발광표시장치.

청구항 7

기판 상에, 복수의 화소영역을 정의하도록 서로 교차하는 방향인 게이트라인과 데이터라인, 상기 복수의 화소영역에 대응하는 복수의 박막트랜지스터, 및 상기 복수의 박막트랜지스터를 덮고 평평한 보호막을 포함하는 셀 어레이를 마련하는 단계;

상기 평평한 보호막 상에 금속산화물층을 평평하게 형성하는 단계;

상기 금속산화물층 중 상기 복수의 화소영역 각각의 발광영역에 대응하는 일부를 도체화하여 복수의 제 1 전극을 형성하고, 나머지 일부로 절연성의 뱅크를 형성하는 단계;

상기 금속산화물층 상의 전면에 발광층을 형성하는 단계; 및

상기 발광층 상에 상기 복수의 제 1 전극에 대향하는 제 2 전극을 형성하는 단계를 포함하는 유기발광표시장치의 제조방법.

청구항 8

제 7 항에 있어서,

상기 금속산화물층을 형성하는 단계에서,

상기 금속산화물층은 $AxByCzO(x, y, z \geq 0)$ 이고, 상기 A, B 및 C 각각은 Zn, Cd, Ga, In, Sn, Hf 및 Zr 중에서 선택되고, 절연성을 띠도록 증착되어 형성되는 유기발광표시장치의 제조방법.

청구항 9

제 7 항에 있어서,

상기 금속산화물층은 IGZO(In-Ga-Zn-Oxide), ITZO(In-Sn-Zn-Oxide) 및 IGO(In-Ga-Oxide) 중 어느 하나로 선택되는 것인 유기발광표시장치의 제조방법.

청구항 10

제 8 항에 있어서,

상기 복수의 제 1 전극 및 상기 뱅크를 형성하는 단계는,

상기 금속산화물층 상에, 상기 복수의 화소영역 각각의 발광영역에 대응하는 개구부를 포함하는 마스크를 형성하는 단계; 및

상기 마스크를 이용한 상태에서, 상기 금속산화물층을 선택적으로 플라즈마 처리하여, 상기 금속산화물층 중 상기 플라즈마 처리를 통해 도체화된 일부를 상기 복수의 제 1 전극으로 형성하고, 나머지 일부를 상기 뱅크로 형성하는 단계를 포함하는 유기발광표시장치의 제조방법.

청구항 11

제 10 항에 있어서,

상기 금속산화물층의 일부에 대한 상기 플라즈마 처리는 Ar, N₂, NH₃ 및 H₂ 중 적어도 하나를 포함한 가스를 이용하여 실시되는 유기발광표시장치의 제조방법.

청구항 12

제 7 항에 있어서,

상기 셀 어레이를 마련하는 단계는,

상기 기판 상에 게이트라인 및 상기 게이트라인과 연결되는 게이트전극;

상기 기판 상의 전면에 상기 게이트라인과 게이트전극을 덮는 게이트절연막을 형성하는 단계;

상기 게이트절연막 상에 상기 게이트전극과 적어도 일부 오버랩하는 액티브층을 형성하는 단계;

상기 게이트절연막 상에 데이터라인, 및 상기 액티브층 상의 양측에 오버랩하고 상호 이격하는 소스전극과 드레인전극을 형성하는 단계;

상기 게이트절연막 상의 전면에, 상기 데이터라인, 상기 소스전극 및 상기 드레인전극을 덮고 평평한 상면을 갖도록 상기 보호막을 형성하는 단계를 포함하는 유기발광표시장치의 제조방법.

청구항 13

제 12 항에 있어서,

상기 금속산화물층을 형성하는 단계 이전에,

상기 각 박막트랜지스터의 상기 소스전극과 상기 드레인전극 중 어느 하나의 일부를 노출하도록, 적어도 상기 보호막을 관통하는 콘택홀을 형성하는 단계를 더 포함하고,

상기 각 제 1 전극은 상기 콘택홀을 통해 상기 소스전극과 상기 드레인전극 중 어느 하나와 연결되는 유기발광표시장치의 제조방법.

청구항 14

제 13 항에 있어서,

상기 콘택홀을 형성하는 단계 이후 및 상기 금속산화물층을 형성하는 단계 이전에, 상기 보호막 상에, 상기 복수의 화소영역 각각의 발광영역에 대응하고, 적어도 콘택홀 및 그 주위를 덮는 보조전극을 형성하는 단계를 더 포함하는 유기발광표시장치의 제조방법.

명세서

기술분야

[0001]

본원은 더욱 단순화된 구조의 유기발광표시장치 및 그를 제조하는 방법에 관한 것이다.

배경기술

[0002]

본격적인 정보화 시대로 접어들에 따라, 전기적 정보신호를 시작적으로 표시하는 디스플레이(display) 분야가 급속도로 발전하고 있다. 이에, 여러가지 다양한 평판표시장치(Flat Display Device)에 대해 박형화, 경량화 및 저소비전력화 등의 성능을 개발시키기 위한 연구가 계속되고 있다.

[0003]

이 같은 평판표시장치의 대표적인 예로는 액정표시장치(Liquid Crystal Display device: LCD), 플라즈마표시장치(Plasma Display Panel device: PDP), 전계방출표시장치(Field Emission Display device: FED), 전기발광표시장치(Electro Luminescence Display device: ELD), 전기습윤표시장치(Electro-Wetting Display device: EWD) 및 유기발광표시장치(Organic Light Emitting Display device: OLED) 등을 들 수 있다. 이와 같은 평판표시장치들은 공통적으로, 영상을 구현하기 위한 평판표시패널을 필수적으로 포함한다. 평판표시패널은 고유의 발광물질 또는 편광물질을 사이에 둔 한 쌍의 기판이 대면합착된 구조이다.

[0004]

이 중 유기발광표시장치(OLED)는 자체 발광형 소자인 유기발광소자를 이용하여, 화상을 표시한다. 여기서 유기발광소자는 상호 대향하는 제 1 및 제 2 전극, 및 이들 사이에 유기발광물질로 형성된 발광층을 포함하여, 제 1 및 제 2 전극 사이에 흐르는 구동전류에 기초하여 발광한다.

[0005]

여기서, 제 1 및 제 2 전극 중 각 화소영역의 발광영역에 대응하여 형성되는 제 1 전극의 경우, 단차가 발생되는 모서리부분에 전류가 집중되어, 유기발광물질의 수명을 단축시키는 요인으로 지목된다.

[0006]

이에, 일반적인 유기발광표시장치는 제 1 전극의 단차로 인한 발광층의 수명 저하를 방지하기 위하여, 제 1 전극의 테두리영역 상에 적어도 일부 오버랩하는 뱅크를 더 포함하는 것이 일반적이다. 즉, 제 1 전극의 테두리영역이 뱅크에 의해 가려짐으로써, 제 1 전극의 테두리 영역 상에 유기발광물질이 형성되지 않으므로, 발광층의 열화가 방지될 수 있다.

[0007]

그러나, 일반적인 유기발광표시장치는 별도의 절연층인 뱅크를 더 포함함에 따라, 박막화에 한계가 있는

문제점, 공정비용의 저감에 한계가 있는 문제점, 및 수율 향상에 한계가 있는 문제점 등이 있다.

발명의 내용

해결하려는 과제

[0008] 본원은 제 1 전극의 테두리 상에 오버랩하는 별도의 절연층으로 형성된 뱅크를 포함하지 않으면서도, 제 1 전극의 단차에 의한 발광층의 열화를 방지할 수 있는 구조의 유기발광표시장치 및 그의 제조방법을 제공하기 위한 것이다.

과제의 해결 수단

[0009] 이와 같은 과제를 해결하기 위하여, 본원은 기판; 상기 기판 상에 상기 복수의 화소영역을 정의하도록 서로 교차하는 방향으로 형성되는 게이트라인과 데이터라인, 상기 복수의 화소영역에 대응하여 상기 게이트라인과 데이터라인 사이의 교차영역에 형성되는 복수의 박막트랜지스터, 및 상기 기판 상의 전면에 상기 복수의 박막트랜지스터를 덮고 평평하게 형성되는 보호막을 포함하는 셀 어레이; 상기 평평한 보호막 상에 평평하게 적층된 금속산화물층 중 상기 복수의 화소영역 각각의 발광영역에 대응하는 일부를 도체화하여 형성되는 복수의 제 1 전극; 상기 금속산화물층 중 상기 복수의 제 1 전극을 제외한 나머지로, 절연성을 띠도록 형성되는 뱅크; 상기 금속산화물층 상의 전면에 형성되는 발광층; 및 상기 발광층 상에 상기 제 1 전극과 대향하도록 형성되는 제 2 전극을 포함하는 유기발광표시장치를 제공한다.

[0010] 그리고, 본원은 기판 상에, 복수의 화소영역을 정의하도록 서로 교차하는 방향인 게이트라인과 데이터라인, 상기 복수의 화소영역에 대응하는 복수의 박막트랜지스터, 및 상기 복수의 박막트랜지스터를 덮고 평평한 보호막을 포함하는 셀 어레이를 마련하는 단계; 상기 평평한 보호막 상에 금속산화물층을 평평하게 형성하는 단계; 상기 금속산화물층 중 상기 복수의 화소영역 각각의 발광영역에 대응하는 일부를 도체화하여 복수의 제 1 전극을 형성하고, 나머지 일부로 절연성의 뱅크를 형성하는 단계; 상기 금속산화물층 상의 전면에 발광층을 형성하는 단계; 및 상기 발광층 상에 상기 복수의 제 1 전극에 대향하는 제 2 전극을 형성하는 단계를 포함하는 유기발광표시장치의 제조방법을 더 제공한다.

발명의 효과

[0011] 본원의 각 실시예에 따른 유기발광표시장치는 셀 어레이의 평탄한 상면에 절연성을 갖도록 형성된 금속산화물층 중 각 화소영역의 발광영역에 대응하는 일부를 도체화하여 형성된 제 1 전극과, 금속산화물층 중 도체화되지 않은 나머지로 형성된 뱅크를 포함한다.

[0012] 이와 같이, 제 1 전극은 도전막을 선택적으로 삭각되어 형성된 것이 아니므로, 발광층의 열화를 유발하는 단차를 발생시키지 않는 구조이다. 그러므로, 일반적인 유기발광표시장치의 뱅크와 같이, 제 1 전극의 단차를 가리기 위하여 제 1 전극의 테두리 상에 형성되는 절연막이 불필요하다.

[0013] 이로써, 유기발광표시장치는 박막화에 더욱 유리해질 수 있다.

[0014] 또한, 유기발광표시장치의 제조방법은 뱅크를 형성하기 위하여 제 1 전극 상에 별도의 절연막을 적층 및 패터닝하는 과정을 생략하므로, 공정비용을 절감시킬 수 있고, 공정시간을 단축시킬 수 있으며, 그로 인해, 수율을 향상시킬 수 있다.

도면의 간단한 설명

[0015] 도 1은 본원의 일 실시예에 따른 유기발광표시장치 중 어느 하나의 화소영역을 나타낸 단면도이다.

도 2는 도 1의 셀 어레이를 나타낸 평면도이다.

도 3은 도 1의 박막트랜지스터에 대한 일 예시를 나타낸 단면도이다.

도 4는 도 1의 금속산화물층을 나타낸 평면도이다.

도 5는 본원의 일 실시예에 따른 유기발광표시장치의 제조방법을 나타낸 순서도이다.

도 6a 내지 도 6h는 도 5의 각 단계를 나타낸 공정도이다.

도 7은 본원의 다른 일 실시예에 따른 유기발광표시장치 중 어느 하나의 화소영역을 나타낸 단면도이다.

발명을 실시하기 위한 구체적인 내용

- [0016] 이하, 본원의 각 실시예에 따른 유기발광표시장치 및 그의 제조방법에 대하여 첨부한 도면을 참고로 하여 상세히 설명하기로 한다.
- [0017] 먼저, 도 1 내지 도 4를 참조하여, 본원의 일 실시예에 따른 유기발광표시장치에 대해 설명한다.
- [0018] 도 1은 본원의 일 실시예에 따른 유기발광표시장치 중 어느 하나의 화소영역을 나타낸 단면도이다. 도 2는 도 1의 셀 어레이를 나타낸 평면도이다. 도 3은 도 1의 박막트랜지스터에 대한 일 예시를 나타낸 단면도이다. 그리고 도 4는 도 1의 금속산화물층을 나타낸 평면도이다.
- [0019] 도 1에 도시한 바와 같이, 본원의 일 실시예에 따른 유기발광표시장치는 기판(101), 기판(101) 상에 형성되는 셀 어레이(100), 및 셀 어레이(100) 상에 형성되는 발광소자(200)를 포함한다.
- [0020] 도 2에 도시한 바와 같이, 셀 어레이(100)는 표시면 중 실질적으로 영상을 표시하는 부분인 표시영역(AA)에 대응한다. 그리고, 셀 어레이(100)는 복수의 화소영역(PA)을 정의하도록 서로 교차하는 방향으로 형성되는 게이트라인(GL)과 데이터라인(DL), 복수의 화소영역(PA)에 대응하여 게이트라인(GL)과 데이터라인(DL) 사이의 교차영역에 형성되는 복수의 박막트랜지스터(TFT)를 포함한다.
- [0021] 도 3에 도시한 바와 같이, 복수의 박막트랜지스터(TFT) 각각은 기판(101) 상의 전면에 적층된 베퍼막(102) 상에 게이트라인(도 2의 GL)과 연결되도록 형성되는 게이트전극(111), 베퍼막(102) 상의 전면에 게이트전극(111)을 덮도록 형성되는 게이트절연막(103), 게이트절연막(103) 상에 게이트전극(111)과 적어도 일부 오버랩하도록 형성되는 액티브층(112), 게이트절연막(103) 상에, 액티브층(112) 상의 양측에 오버랩하고 상호 이격하도록 형성되는 소스전극(113)과 드레인전극(114)을 포함한다.
- [0022] 액티브층(112)은 폴리실리콘(poly silicon; p-Si), 아몰포스(amorphous silicon; a-Si) 및 산화물반도체물질 중 어느 하나로 형성될 수 있다. 여기서, 산화물반도체물질은 금속과 산소가 결합된 물질, 즉 금속 산화물 중 반도체성을 갖는 산화물반도체 물질로 형성된다. 이러한 산화물반도체 물질은 $AxByCzO(x, y, z \geq 0)$ 이고, 이때, A, B 및 C 각각은 Zn, Cd, Ga, In, Sn, Hf 및 Zr 중에서 선택된다. 예시적으로, 액티브층(112)은 IGZO(In-Ga-Zn-Oxide), ITZO(In-Sn-Zn-Oxide) 및 IGO(In-Ga-Oxide) 중 어느 하나의 산화물반도체 물질로 선택될 수 있다.
- [0023] 산화물반도체 물질은 증착 공정 중 산소농도에 따라 물질 내 캐리어농도(cm^{-3})가 변동하는 특징이 있다. 즉, 산화물반도체 물질의 증착 공정 중 산소농도가 높을수록 캐리어농도는 낮아지고, 산소농도가 낮을수록 캐리어농도는 높아진다. 일반적으로, 캐리어농도가 10^{18} 이상이면 도전성 물질로, 캐리어농도가 $10^{15} \sim 10^{18}$ 이면 반도체성 물질로, 캐리어농도가 10^{15} 이하이면 절연성 물질로 지칭될 수 있다.
- [0024] 이에, 액티브층(112)은 증착되어 반도체성에 대응하는 캐리어농도를 갖도록, 소정의 산소 농도 분위기에서 증착된 산화물반도체 물질로 형성된다.
- [0025] 그리고, 복수의 박막트랜지스터(TFT) 각각은 액티브층(112) 중 적어도 채널영역 상에 형성되는 에치스토퍼층(115)을 더 포함할 수 있다. 만약 액티브층(112)이 소스전극(113) 및 드레인전극(114)을 형성하는 과정에서 식각가스 또는 식각액에 노출되면 반도체 특성을 쉽게 잃어버리는 물질이 아닌 경우, 각 박막트랜지스터(TFT)는 에치스토퍼층(115)을 포함하지 않는 구조일 수 있다.
- [0026] 복수의 박막트랜지스터(TFT)는 기판(101) 상의 전면에 대향하도록 순차 형성되는 충간절연막(121)과 보호막(122)으로 덮인다. 즉, 충간절연막(121)은 게이트절연막(103) 상의 전면에 액티브층(112)과 에치스토퍼층(115) 중 어느 하나와, 소스전극(113)과, 드레인전극(114)을 덮도록 형성된다. 그리고, 보호막(122)은 충간절연막(121) 상의 전면에 평평한 상면을 갖도록 형성된다.
- [0027] 더불어, 각 트랜지스터(TFT)의 소스전극(113)과 드레인전극(114) 중 어느 하나는 콘택홀(CT)을 통해 발광소자(200)에 연결되고, 다른 나머지 하나는 게이트절연막(103) 상에 형성되는 데이터라인(도 2의 DL)과 연결된다.
- [0028] 콘택홀(CT)은 소스전극(113)과 드레인전극(114) 중 어느 하나의 일부를 노출하도록, 적어도 보호막(122)을 관통하여 형성된다. 즉, 충간절연막(121)과 보호막(122)이 게이트절연막(103) 상의 전면에 복수의 박막트랜지스터(TFT)를 덮도록 순차 적층된 경우, 콘택홀(CT)은 충간절연막(121)과 보호막(122)을 관통하여 형성된다.

- [0029] 별도로 도시하고 있지 않으나, 충간절연막(121)과 보호막(122) 사이에 별도의 도전층(예를들면, 컬러필터층(CF))이 없다면, 충간절연막(121)이 제외될 수 있음을 당연하다.
- [0030] 발광소자(200)는 평평한 보호막(122) 상에 평평하게 적층된 금속산화물층(210)으로 형성되는 복수의 제 1 전극(211)과 뱅크(212), 금속산화물층(210) 상의 전면에 형성되는 발광층(220), 및 발광층(220) 상에 복수의 제 2 전극(230)과 대향하도록 형성되는 제 2 전극(230)을 포함한다.
- [0031] 금속산화물층(210)은 평평한 상면을 갖는 보호막(122) 상에, 평평한 상면을 갖도록 적층된다.
- [0032] 금속산화물층(210)은 금속과 산소가 결합된 물질, 즉 금속 산화물 중에서도 반도체성을 갖는 산화물반도체 물질로 형성된다. 산화물반도체 물질은 $AxByCzO(x, y, z \geq 0)$ 이고, 이때, A, B 및 C 각각은 Zn, Cd, Ga, In, Sn, Hf 및 Zr 중에서 선택된다. 예시적으로, 금속산화물층(210)은 IGZO(In-Ga-Zn-Oxide), ITZO(In-Sn-Zn-Oxide) 및 IGO(In-Ga-Oxide) 중 어느 하나의 산화물반도체 물질로 선택될 수 있다.
- [0033] 앞서 언급한 바와 같이, IGZO(In-Ga-Zn-Oxide), ITZO(In-Sn-Zn-Oxide) 및 IGO(In-Ga-Oxide)와 같은 산화물반도체 물질은 증착 공정 중의 산소 농도에 따라 캐리어 농도가 10^{15} 이하인 절연성을 갖도록 형성될 수 있다. 예시적으로, 절연성의 산화물반도체 물질을 형성하기 위한 산소 농도는 전체 가스의 9~30%일 수 있다.
- [0034] 그리고, 절연성의 산화물반도체 물질은 증착 후, 캐리어 농도를 높이는 도체화 처리를 통해, 도전성 물질로 변동될 수 있다.
- [0035] 이러한 산화물반도체 물질의 특성을 이용하여, 복수의 제 1 전극(211)은 절연성의 금속산화물층(210)을 증착 후 복수의 화소영역(PA) 각각의 발광영역(EA)에 대응하는 일부를 도체화하여 형성된다. 예시적으로, 복수의 화소영역(PA)에 대응하는 금속산화물층(210)의 일부는 Ar, N₂, NH₃ 및 H₂ 중 적어도 하나를 포함한 가스를 이용한 플라즈마 처리를 통해 도체화되어, 복수의 제 1 전극(211)으로 형성될 수 있다.
- [0036] 그리고, 복수의 제 1 전극(211)은 적어도 보호막(122)을 관통하는 콘택홀(CT) 각각을 통해 복수의 박막트랜지스터(TFT)와 연결된다.
- [0037] 뱅크(212)는 금속산화물층(210) 중 복수의 제 1 전극(211)을 제외한 나머지, 즉 도체화되지 않고 절연성을 유지하는 나머지로 형성된다.
- [0038] 달리 설명하면, 도 5에 도시한 바와 같이, 금속산화물층(210) 중 복수의 화소영역(PA) 각각의 발광영역(EA)에 대응하는 일부는 도체화되어, 복수의 제 1 전극(211)이 되고, 나머지 일부는 증착 시의 절연성을 그대로 유지하여 뱅크(212)가 된다.
- [0039] 발광층(220)은 금속산화물층(210) 상의 전면, 즉 복수의 제 1 전극(211)과 이를 각각의 외곽인 뱅크(212) 상에 유기발광물질로 형성된다.
- [0040] 이때, 발광층(220)은 동일한 파장영역의 광을 방출하는 유기발광물질로 형성될 수 있고, 이 경우, 유기발광표시장치는 발광층(220)과 발광면 사이에 형성되는 컬러필터층을 더 포함한다.
- [0041] 일 예로, 유기발광표시장치가 기판(101)을 통해 표시광을 방출하는 후면발광형인 경우, 충간절연막(121)과 보호막(122) 사이에 각 화소영역(PA)의 발광영역(EA)에 대응하여 형성되는 컬러필터층(미도시)을 더 포함할 수 있다. 반대로, 유기발광표시장치가 기판(101)을 포함하지 않는 광경로로 표시광을 방출하는 전면발광형인 경우, 발광소자(200)와 밀봉층(미도시) 사이에 각 화소영역(PA)의 발광영역(EA)에 대응하여 형성되는 컬러필터층(미도시)을 더 포함할 수 있다. 여기서, 밀봉층(미도시)은 발광소자(200)를 수분 또는 산소로부터 차단시키기 위하여, 기판(101)에 대향하도록 형성되는 것이다.
- [0042] 제 2 전극(230)은 발광층(220) 상의 전면에 형성된다. 즉, 제 2 전극(230)은 발광층(220)을 사이에 두고, 복수의 제 1 전극(211)과 대향하도록 형성된다.
- [0043] 이상과 같이, 본원의 일 실시예에 따르면, 복수의 제 1 전극(211)은 별도의 도전층을 선택적으로 쇠각하여 형성된 것이 아니고, 보호막(122) 상에 평평하게 적층된 금속산화물층(210)의 일부로 형성된다. 그리고, 복수의 제 1 전극(211) 각각의 주변에는 제 1 전극(211)과 동일한 금속산화물층(210)로서 절연성을 유지하는 뱅크(212)가 배치된다.
- [0044] 이로써, 복수의 제 1 전극(211)에 의한 단차가 발생되지 않으므로, 발광층(220)의 유기발광물질이 복수의 제 1

전극(211) 각각의 테두리 영역 상에 위치하여 다른 영역보다 빨리 열화되는 문제점이 미연에 방지된다.

[0045] 그러므로, 본원의 일 실시예에 따른 유기발광표시장치는 복수의 제 1 전극(211) 각각의 테두리영역을 가려서, 복수의 제 1 전극(211) 각각의 테두리영역 상에 유기발광물질에 적층되지 않도록 하기 위하여, 복수의 제 1 전극(211) 각각의 테두리 영역 상에 오버랩하는 별도의 절연층으로 형성된 뱅크가 불필요하다.

[0046] 따라서, 박형화에 더욱 유리해질 뿐만 아니라, 공정비용 및 공정시간이 감소될 수 있어, 수율이 향상될 수 있다.

[0047] 다음, 도 6 및 도 6a 내지 6h를 참조하여, 본원의 일 실시예에 따른 유기발광표시장치를 제조하는 방법에 대해 설명한다.

[0048] 도 5는 본원의 일 실시예에 따른 유기발광표시장치의 제조방법을 나타낸 순서도이고, 도 6a 내지 도 6h는 도 5의 각 단계를 나타낸 공정도이다.

[0049] 도 5에 도시한 바와 같이, 본원의 일 실시예에 따른 유기발광표시장치의 제조방법은 기판 상에 복수의 화소영역을 정의하는 게이트라인과 데이터라인, 복수의 박막트랜지스터, 및 평평한 상면의 보호막을 포함하는 셀 어레이를 마련하는 단계(S110), 각 박막트랜지스터의 일부를 노출하도록 적어도 보호막을 관통하는 콘택홀을 형성하는 단계(S120), 평평한 보호막 상에 산화물반도체층을 평평하게 형성하는 단계(S130), 산화물반도체층 상에 복수의 화소영역 각각의 발광영역에 대응하는 개구부를 포함하는 마스크를 형성하는 단계(S141), 마스크를 이용한 상태에서, 산화물반도체층을 선택적으로 플라즈마 처리하여, 산화물반도체층 중 복수의 화소영역 각각의 발광영역에 대응한 개구부를 통해 플라즈마 처리되어 도체화된 일부로 복수의 제 1 전극을 형성하고, 나머지 일부로 뱅크를 형성하는 단계(S142), 산화물반도체층 상의 전면에 발광층을 형성하는 단계(S150), 및 발광층 상에 복수의 제 1 전극에 대향하는 제 2 전극을 형성하는 단계(S160)를 포함한다.

[0050] 도 6a에 도시한 바와 같이, 기판(101) 상에 셀 어레이(100)를 형성한다. (S110)

[0051] 이때, 셀 어레이(100)를 형성하기 전에, 기판(101)을 통한 수분 또는 산소의 침투를 차폐하기 위한 베퍼층(102)을 더 형성할 수 있다.

[0052] 셀 어레이(100)는 복수의 화소영역(PA)에 대응하는 박막트랜지스터(TFT) 및 기판(101) 상의 전면에, 복수의 박막트랜지스터(TFT)를 덮으면서, 평평한 상면을 갖도록 형성되는 보호막(122)을 포함한다.

[0053] 도 2를 참조하면, 셀 어레이(100)는 복수의 화소영역(PA)을 정의하도록 상호 교차하는 방향으로 형성되는 게이트라인(GL)과 데이터라인(DL), 및 복수의 화소영역(PA)에 대응하여 게이트라인(GL)과 데이터라인(DL) 사이의 교차영역에 형성되는 복수의 박막트랜지스터(TFT)를 포함한다.

[0054] 도 3을 참조하면, 셀 어레이(100)를 마련하는 단계(S110)는, 기판(101) 상의 전면에 적층된 베퍼막(102) 상에 게이트라인(도 2의 GL) 및 게이트라인(GL)과 연결되는 게이트전극(111)을 형성하는 단계, 베퍼막(102) 상의 전면에 게이트라인(GL)과 게이트전극(111)을 덮는 게이트절연막(103)을 형성하는 단계, 게이트절연막(103) 상에 게이트전극(111)과 적어도 일부 오버랩하는 액티브층(112)을 형성하는 단계, 액티브층(112) 중 적어도 채널영역 상에 에치스토퍼층(115)을 형성하는 단계, 및 게이트절연막(103) 상에 데이터라인(도 2의 DL), 및 액티브층(112) 상의 양측에 오버랩하고 상호 이격하는 소스전극(113)과 드레인전극(114)을 형성하는 단계를 포함한다.

[0055] 그리고, 셀 어레이(100)를 마련하는 단계(S110)는 기판(101) 상의 전면에 대향하여, 즉, 게이트절연막(103) 상의 전면에, 복수의 박막트랜지스터(TFT)를 덮으면서, 평평한 상면을 갖도록 보호막(122)을 형성하는 단계를 더 포함한다.

[0056] 더불어, 셀 어레이(100)를 마련하는 단계(S110)는 보호막(122)을 형성하기 전에, 게이트절연막(103) 상의 전면에 복수의 박막트랜지스터(TFT)를 덮는 충간절연막(121)을 형성하는 단계를 더 포함할 수 있다.

[0057] 도 6b에 도시한 바와 같이, 각 박막트랜지스터(TFT)의 소스전극(113)과 드레인전극(114) 중 데이터라인(DL)에 연결되지 않은 어느 하나의 일부를 노출하도록, 적어도 보호막(122)을 관통하는 콘택홀(CT)을 형성한다. (S120)

[0058] 도 6c에 도시한 바와 같이, 평평한 보호막(122) 상의 전면에 절연성의 금속산화물층(210)을 평평하게 형성한다. (S130)

[0059] 이러한 금속산화물층(210)은 금속과 산소가 결합된 물질, 즉 금속 산화물 중에서도 반도체성을 갖는 산화물반도체 물질로 형성된다. 산화물반도체 물질은 $AxByCzO(x, y, z \geq 0)$ 이고, A, B 및 C 각각은 Zn, Cd, Ga, In,

Sn, Hf 및 Zr 중에서 선택된다. 예시적으로, 금속산화물층(210)은 IGZO(In-Ga-Zn-Oxide), ITZO(In-Sn-Zn-Oxide) 및 IGO(In-Ga-Oxide) 중 어느 하나로 선택될 수 있다.

[0060] 이때, 금속산화물층(210)은 절연성을 갖도록, 전체 가스 중 9~30%의 산소 농도인 분위기에서 형성될 수 있다.

[0061] 그리고, 금속산화물층(210)은 각 화소영역(PA)의 콘택홀(CT)을 메우도록 형성될 수 있다.

[0062] 다음, 도 6d에 도시한 바와 같이, 금속산화물층(210) 상에 복수의 화소영역(PA) 각각의 발광영역(EA)에 대응하는 개구부(310)를 포함한 마스크(300)를 형성한다. (S141)

[0063] 도 6e에 도시한 바와 같이, 마스크(300)를 이용한 상태에서, 금속산화물층(210) 중 개구부(310)를 통해 노출된 일부에 플라즈마 처리(PLASMA TREATMENT)를 실시한다. 이때, 금속산화물층(210) 중 플라즈마 처리되는 일부는 도체화되어, 복수의 제 1 전극(211)이 된다. 그리고, 금속산화물층(210) 중 플라즈마 처리되지 않는 나머지 일부는 절연성을 그대로 유지하여, 뱅크(212)가 된다. (S142)

[0064] 이때, 금속산화물층(210)의 일부를 도체화시켜서 제 1 전극(212)을 형성하기 위한 플라즈마 처리는 Ar, N₂, NH₃ 및 H₂ 중 적어도 하나를 포함한 가스를 이용하여 실시될 수 있다.

[0065] 예시적으로, 이하의 표 1과 같이, 산화물반도체 물질은 9~ 30%의 산소 농도인 분위기에서 증착하여 10⁸ (Ω/square) 이상의 저항을 갖는 절연성물질로 형성될 수 있다. 이러한 절연성의 산화물반도체 물질은 각 조건의 도체화 처리에 1~50초 동안 노출되면, 700~1000 (Ω/square) 저항을 갖는 도전성물질로 변성될 수 있다. 하기의 표 1에서, 산화물반도체 물질은 700Å 두께의 a-IGZO이고, 스퍼터링 가스 중 9.4%의 산소 농도 및 상온에서 증착된 것이고, 각 도체화 처리 시의 반응 압력은 0.5~1.5torr 이다.

표 1

상태	저항값 (Ω/square)
절연성의 산화물반도체 물질 증착 시	10 ⁸ 이상
SiNx 증착 (공정시간: 7초)	788.6
H ₂ 플라즈마 처리 (NH ₃ : 320 sccm, H ₂ : 900 sccm)	903.9
H ₂ 플라즈마 처리 (NH ₃ : 160 sccm, H ₂ : 500 sccm)	908.7
H ₂ 플라즈마 처리 (NH ₃ : 80 sccm, H ₂ : 250 sccm)	1042

[0067] 다음, 도 6f에 도시한 바와 같이, 마스크(도 6e의 300)를 제거한 후, 도 6g에 도시한 바와 같이, 금속산화물층(210) 상의 전면, 즉 복수의 제 1 전극(211)과 뱅크(212) 상에 유기발광물질을 적층하여, 발광층(220)을 형성한다. (S150)

[0068] 도 6h에 도시한 바와 같이, 발광층(220) 상에 복수의 제 1 전극(211)에 대향하는 제 2 전극(230)을 형성한다. (S160)

[0069] 이상과 같이, 본원의 일 실시예에 따르면, 평평한 보호막(122) 상에 평평하고 절연성을 띠도록 적층된 산화물반도체(210) 중 각 화소영역(PA)의 발광영역(EA)에 대응하는 일부를 선택적으로 플라즈마 처리한다. 이로써, 플라즈마 처리를 통해 도체화된 산화물반도체(210)의 일부로 복수의 제 1 전극(211)이 형성되고, 플라즈마 처리하지 않고 절연성을 유지하는 나머지 일부로 뱅크(212)가 형성된다.

[0070] 그러므로, 뱅크를 형성하기 위한 별도의 절연층 적층 및 패터닝 과정이 불필요하여, 공정시간 단축 및 공정비용 절감에 더욱 유리해질 수 있고, 이로 인해, 수율이 더욱 향상될 수 있다.

[0071] 한편, 본원의 일 실시예에 따르면, 제 1 전극(211)은 도체화된 산화물반도체 물질로 형성된다. 그리고, 제 1 전극(211)은 적어도 보호막(122)을 관통하는 콘택홀(CT)을 통해 박막트랜지스터(TFT)와 연결된다. 그런데, 작은 폭의 콘택홀(CT)내에 산화물반도체 물질이 적절히 증착되지 않거나, 또는 콘택홀(CT) 내의 산화물반도체 물질이 플라즈마 처리를 이용한 도체화가 적절하게 되지 않을 수 있다. 그로 인해, 제 1 전극과 박막트랜지스터(TFT)

간의 전기적 연결에 대한 신뢰도가 낮아질 수 있다.

[0072] 이에, 본원의 다른 일 실시예에 따른 유기발광표시장치는 제 1 전극(211)과 보호막(122) 사이에 형성되는 보조 전극을 더 포함할 수 있다.

[0073] 도 8은 본원의 다른 일 실시예에 따른 유기발광표시장치 중 어느 하나의 화소영역을 나타낸 단면도이다. 도 8에 도시한 바와 같이, 본원의 다른 일 실시예에 따른 유기발광표시장치는 보조전극(240)을 더 포함한다는 점을 제외하면, 본원의 일 실시예와 동일하므로, 중복되는 설명을 생략한다.

[0074] 보조전극(240)은 각 화소영역의 발광영역(EA)에 대응하고, 보호막(122)과 제 1 전극(211) 사이에 형성된다. 이 때, 보조전극(240)은 적어도 콘택홀(CT) 및 그 주위를 덮도록 형성된다.

[0075] 이러한 보조전극(240)은 금속의 박막 형태로 형성된다. 예시적으로, 보조전극(240)은 MoTi, ITO 및 Al 중 어느 하나로 형성된다.

[0076] 그리고, 보조전극(240)의 형상이 금속산화물층(210)에 복제되지 않도록, 보조전극(240)의 두께는 금속산화물층(210)보다 얇게 형성된다. 예시적으로, 보조전극(240)은 100~500Å의 두께로 형성되고, 금속산화물층(210)은 900~1500Å의 두께로 형성될 수 있다.

[0077] 더불어, 본원의 다른 일 실시예에 따른 유기발광표시장치의 제조방법은 금속산화물층(210)을 형성하는 단계(S131) 이전에, 보호막(122) 상의 전면에 박막을 증착한 다음, 증착된 박막을 패터닝하여 각 화소영역의 발광영역(EA), 특히 콘택홀(CT) 내부 및 콘택홀(CT)의 주위영역에 대응하는 보조전극을 형성하는 단계를 더 포함한다는 점을 제외하면, 본원의 일 실시예와 동일하다.

[0078] 이와 같이, 본원의 다른 일 실시예에 따르면, 보조전극(240)에 의한 두께 증가가 발생하지 않으면서도, 박막트랜지스터(TFT)와 제 1 전극(211) 간의 전기적 연결에 대한 신뢰도가 향상될 수 있고, 제 1 전극(211)의 저항이 더욱 낮아질 수 있는 장점이 있다.

[0079] 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.

부호의 설명

[0080] PA: 화소영역 EA: 발광영역

101: 기판 102: 베피층

100: 셀 어레이 TFT: 박막트랜지스터

121: 충간절연막 122: 보호막

CT: 콘택홀 200: 발광소자

210: 산화물반도체층 211: 제 1 전극


212: 뱅크 220: 발광층

230: 제 2 전극 300: 마스크


310: 개구부 240: 보조전극

도면


도면1




도면2



도면3



도면4




도면5




도면6a

PA




도면6b

PA




도면6c

PA




도면6d

PA




도면6e


PA




도면6f




도면6g



도면6h



도면7



专利名称(译)	标题 : OLED显示器及其制造方法		
公开(公告)号	KR1020140141459A	公开(公告)日	2014-12-10
申请号	KR1020140061909	申请日	2014-05-22
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	SEO HYUN SIK 서현식 KIM JONG WOO 김종우 SEO KYUNG HAN 서경한		
发明人	서현식 김종우 서경한		
IPC分类号	H01L27/32 H01L51/50		
CPC分类号	H01L27/3248 H01L51/5206		
代理人(译)	金勇 年轻的小公园		
优先权	1020130061695 2013-05-30 KR		
外部链接	Espacenet		

摘要(译)

本发明的一个实施方案涉及一种有机发光显示装置，其不需要在第一电极上形成为单独的绝缘层的堤，以与其重叠。有机发光显示装置包括：基板；包括在基板上彼此交叉的栅极线和数据线的单元阵列，以限定多个像素区域，在栅极线和数据线之间的交叉点处形成的多个薄膜晶体管；对应于多个像素区域在基板上均匀地形成保护膜以覆盖薄膜晶体管；形成多个第一电极，使得对应于各个像素区域的发光区域的金属氧化物层的部分导电，金属氧化物层均匀地设置在保护膜上；构成金属氧化物层的剩余部分的堤，其中没有形成第一电极并具有绝缘性能；形成在金属氧化物层上的发光层；第二电极形成在发光层上，以面对第一电极。

