(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2017-0080963
(43) 공개일자 2017년07월11일

(51) 국제특허분류(Int. Cl.)
H01L 27/32 (2006.01)
(52) CPC특허분류
H01L 27/3218 (2013.01)
H01L 27/3216 (2013.01)
(21) 출원번호 10-2015-0191104
(22) 출원일자 2015년12월31일
심사청구일자 없음

(71) 출원인
엘지디스플레이 주식회사
서울특별시 영등포구 여의대로 128(여의도동)
(72) 발명자
최문정
서울특별시 중랑구 봉우재로70길 58-6 (망우동)
배성준
경기도 고양시 일산서구 일산로635번길 21 (대화동, 성저마을14단지건영빌라) 1403동 301호
(74) 대리인
김은구, 송해모

전체 청구항 수 : 총 10 항

(54) 발명의 명칭 **유기발광 표시패널 및 이를 포함하는 유기발광 표시장치**

(57) 요 약

본 실시예들은 유기발광 표시패널 및 이를 포함하는 유기발광 표시장치를 개시한다. 개시된 본 실시예들에 유기발광 표시패널 및 이를 포함하는 따른 유기발광 표시장치는 1 개의 서브픽셀에 배치되는 적어도 1 개의 트랜지스터의 액티브층이 데이터라인, 기준전압라인 또는 구동전압라인 중 어느 하나의 라인과 중첩하고 이와 동시에 제 1 스캔라인 또는 제 2 스캔라인 중 어느 하나의 라인과 중첩하도록 배치될 수 있다. 이를 통해, 본 실시예들에 따른 유기발광 표시패널 및 이를 포함하는 유기발광 표시장치는 회로영역을 줄이고 개구부를 넓힐 수 있다.

대 표 도 - 도2



(52) CPC특허분류
H01L 27/3223 (2013.01)
H01L 27/3262 (2013.01)
H01L 27/3276 (2013.01)
H01L 2227/32 (2013.01)

명 세 서

청구범위

청구항 1

데이터라인과 제 1 스캔라인이 교차하여 정의되고, 회로영역과 발광영역을 포함하는 복수의 서브픽셀로 구분되는 유기발광 표시패널;

상기 제 1 스캔라인과 평행하게 배치되는 제 2 스캔라인;

상기 데이터라인과 평행하게 배치되는 구동전압라인 및 기준전압라인; 및

상기 복수의 서브픽셀 각각의 회로영역에 배치되는 복수의 액티브층;을 포함하고,

상기 복수의 서브픽셀 중 적어도 1 개의 서브픽셀의 회로영역에 배치되는 적어도 1 개의 액티브층은 데이터라인, 구동전압라인 또는 기준전압라인 중 어느 하나와 중첩하는 동시에 제 1 또는 제 2 스캔라인과 중첩하는 유기발광 표시장치.

청구항 2

제 1 항에 있어서,

상기 액티브층은 액티브층의 채널영역에서 데이터라인, 구동전압라인 또는 기준전압라인 중 어느 하나와 중첩하는 동시에 제 1 또는 제 2 스캔라인과 중첩하는 유기발광 표시장치.

청구항 3

제 1 항에 있어서,

상기 기판 상에 액티브층이 배치되고,

상기 액티브층 상에 제 1 또는 제 2 스캔라인이 배치되고,

상기 제 1 또는 제 2 스캔라인 상에 데이터라인, 구동전압라인 또는 기준전압라인이 배치되는 유기발광 표시장치.

청구항 4

제 1 항에 있어서,

상기 기판 상에 제 1 또는 제 2 스캔라인이 배치되고,

상기 제 1 또는 제 2 스캔라인 상에 액티브층이 배치되고,

상기 액티브층과 접하도록 데이터라인, 구동전압라인 또는 기준전압라인이 배치되는 유기발광 표시장치.

청구항 5

제 1 항에 있어서.

상기 제 1 스캔라인과 중첩하는 액티브층은 데이터라인과 중첩하는 유기발광 표시장치.

청구항 6

제 5 항에 있어서,

상기 데이터라인과 동일층에 배치되고, 각 서브픽셀의 커패시터를 구성하는 플레이트를 더 포함하고,

상기 플레이트는 상기 액티브층 상에서 데이터라인과 서로 이격하여 배치되는 유기발광 표시장치.

청구항 7

제 1 항에 있어서,

상기 제 2 스캔라인과 중첩하는 액티브층은 구동전압라인 또는 기준전압라인 중 어느 하나와 중첩하는 유기발광 표시장치.

청구항 8

제 7 항에 있어서,

상기 구동전압라인 및 기준전압라인과 동일층에 배치되고, 각 서브픽셀의 커패시터와 연결되는 플로팅 패턴을 더 포함하고,

상기 플로팅 패턴은 상기 액티브층 상에서 구동전압라인 또는 기준전압라인과 서로 이격하여 배치되는 유기발광 표시장치.

청구항 9

제 1 항에 있어서,

각각의 서브픽셀은 적어도 2 개의 트랜지스터를 포함하고,

적어도 1 개의 트랜지스터의 액티브층은 제 1 스캔라인 및 데이터라인과 중첩하고,

다른 1 개의 트랜지스터의 액티브층은 제 2 스캔라인 및 구동전압라인 또는 기준전압라인과 중첩하는 유기발광 표시장치.

청구항 10

데이터라인과 제 1 스캔라인이 교차하여 정의되고, 회로영역과 발광영역을 포함하는 복수의 서브픽셀로 구분되는 기판;

상기 기판 상에 배치되고, 제 1 스캔라인과 평행하게 배치되는 제 2 스캔라인;

상기 데이터라인과 평행하게 배치되는 구동전압라인 및 기준전압라인; 및

상기 복수의 서브픽셀 각각의 회로영역에 배치되는 복수의 액티브층;을 포함하고,

상기 복수의 서브픽셀 중 적어도 1 개의 서브픽셀의 회로영역에 배치되는 적어도 1 개의 액티브층은 데이터라인, 구동전압라인 또는 기준전압라인 중 어느 하나와 중첩하는 동시에 제 1 또는 제 2 스캔라인과 중첩하는 유기발광 표시패널.

발명의 설명

기 술 분 야

[0001] 본 실시예들은 유기발광 표시패널 및 이를 포함하는 유기발광 표시장치에 관한 것으로 보다 구체적으로는 개구부를 넓힐 수 있는 유기발광 표시패널 및 이를 포함하는 유기발광 표시장치에 관한 것이다.

배 경 기 술

[0002] 정보화 사회로 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시 장치(LCD : liquid crystal display device), 플라즈마표시 장치(PDP : plasma display panel device), 유기발광 표시장치(OLED : organic light emitting diode display device)와 같은 여러 가지 평판표시장치(flat panel display device)가 활용되고 있다.

[0003] 이와 같은 표시장치 중, 유기발광 표시장치는 자발광소자를 이용함으로써, 비발광소자를 사용하는 액정표시장치에 사용되는 백라이트가 필요하지 않기 때문에 경량, 박형이 가능하다. 또한, 유기발광 표시장치는 액정표시장치에 비해 시야각 및 대조비가 우수하며, 소비전력 측면에서도 유리하다. 이와 더불어, 유기발광 표시장치는 직류저전압 구동이 가능하고, 응답속도가 빠르며, 내부 구성요소가 고체이기 때문에 외부충격에 강하고, 사용 온도범위도 넓으며, 특히 제조비용 측면에서도 저렴한 장점을 가지고 있다.

[0004] 이러한 유기발광 표시장치는 제 1 전극, 제 2 전극 및 유기발광층을 포함하는 유기발광소자의 구조에 따라 상부 발광(Top emission) 방식 또는 하부 발광(bottom emission) 방식 등의 형태로 화상을 표시한다. 하부 발광 방식은 유기발광층에서 발생된 가시광을 TFT가 형성된 기판 하부쪽으로 표시하는 데 반해, 상부 발광 방식은 유기발광층에서 발생된 가시광을 TFT가 형성된 기판 상부쪽으로 표시한다.

[0005] 한편, 대형화 추세에 있는 능동형 유기전계발광소자에 있어서는 최대의 개구율을 확보하고 휘도를 유지시키는 것이 중요 과제이다. 그러나 유기전계발광소자 각종 배선들과 트랜지스터들에 의해 개구율이 감소하고, 휘도가 저하되는 문제가 있다. 따라서, 이러한 문제를 해결할 수 있는 유기발광 표시장치가 요구되고 있는 실정이다.

발명의 내용

해결하려는 과제

[0006] 본 실시예들은 상기와 같은 문제점을 해결하기 위한 것으로, 1 개의 서브픽셀에 배치되는 적어도 1 개의 트랜지스터의 액티브층의 위치를 변경함으로써, 각종 배선들로부터 분기되는 전극의 구성을 삭제하여 회로영역의 크기를 줄이고, 개구부의 크기를 늘릴 수 있는 유기발광 표시패널 및 이를 포함하는 유기발광 표시장치를 제공하고자 한다.

과제의 해결 수단

[0007] 상기와 같은 종래 기술의 과제를 해결하기 위한 본 실시예들에 따른 유기발광 표시패널 및 이를 포함하는 유기발광 표시장치는 데이터라인과 제 1 스캔라인이 교차하여 정의되고, 회로영역과 발광영역을 포함하는 복수의 서브픽셀로 구분되는 기판을 포함하고, 상기 제 1 스캔라인과 평행하게 배치되는 제 2 스캔라인과 상기 데이터라인과 평행하게 배치되는 구동전압라인 및 기준전압라인을 포함한다.

[0008] 또한, 본 실시예들에 따른 유기발광 표시패널 및 이를 포함하는 유기발광 표시장치는 상기 복수의 서브픽셀 각각의 회로영역에 배치되는 복수의 액티브층을 포함한다. 여기서, 상기 복수의 서브픽셀 중 적어도 1 개의 서브픽셀의 회로영역에 배치되는 적어도 1 개의 액티브층은 데이터라인, 구동전압라인 또는 기준전압라인 중 어느 하나와 중첩하는 동시에 제 1 또는 제 2 스캔라인과 중첩하도록 배치될 수 있다.

발명의 효과

[0009] 본 실시예들에 따른 유기발광 표시패널 및 이를 포함하는 유기발광 표시장치는 1 개의 서브픽셀에 배치되는 적어도 1 개의 트랜지스터의 액티브층이 데이터라인, 기준전압라인 또는 구동전압라인 중 어느 하나의 라인과 중첩하고 이와 동시에 제 1 스캔라인 또는 제 2 스캔라인 중 어느 하나의 라인과 중첩하도록 배치됨으로써, 회로영역을 줄이고 개구부를 넓힐 수 있으며, 이를 통해, 유기발광 표시장치, 특히, 대면적의 유기발광 표시장치의 휘도 및 유기발광소자의 수명을 늘릴 수 있는 효과가 있다.

도면의 간단한 설명

[0010] 도 1은 본 실시예들에 따른 유기발광 표시장치의 개략적인 시스템 구성도이다.

도 2는 제 1 실시예에 따른 유기발광 표시장치에 포함되는 1 개의 서브픽셀을 나타낸 평면도이다.

도 3은 도 2의 X영역을 확대한 도면이다.

도 4는 도 3을 A-B를 따라 절단한 단면도이다.

도 5는 제 1 실시예에 따른 제 1 트랜지스터의 다른 구조를 도시한 도면이다.

도 6은 비교예에 따른 유기발광 표시장치의 1 개의 서브픽셀을 나타낸 평면도이다.

도 7은 제 2 실시예에 따른 유기발광 표시장치에 포함되는 1 개의 서브픽셀을 나타낸 평면도이다.

도 8은 도 7의 Y영역을 확대한 도면이다.

도 9는 도 8을 C-D를 따라 절단한 단면도이다.

도 10은 제 2 실시예에 따른 제 2 트랜지스터의 다른 구조를 도시한 도면이다.

도 11은 본 실시예에 따른 유기발광 표시장치의 1 개의 픽셀을 나타낸 평면도이다.

발명을 실시하기 위한 구체적인 내용

[0011] 이하, 본 발명의 실시예들은 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형상으로 구체화될 수도 있다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.

[0012] 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형상으로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장될 수 있다.

[0013] 소자(element) 또는 층이 다른 소자 또는 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않는 것을 나타낸다.

[0014] 공간적으로 상대적인 용어인 "아래(below, beneath)", "하부 (lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해 되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함 할 수 있다.

[0015] 또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다.

[0016] 도 1은 본 실시예들에 따른 유기발광 표시장치의 개략적인 시스템 구성도이다. 도 1을 참조하면, 본 실시예들에 따른 유기발광 표시장치(1000)는 복수의 데이터 라인(DL~DLm) 및 복수의 게이트 라인(GL1~GLn)이 배치되고, 복수의 서브픽셀(Sub Pixel)이 배치된 유기발광 표시패널(1100), 복수의 데이터 라인(DL~DLm)을 구동하는 데이터 구동부(1200), 복수의 게이트 라인(GL1~GLn)을 구동하는 게이트 구동부(1300), 데이터 구동부(1200) 및 게이트 구동부(1300)를 제어하는 타이밍 컨트롤러(1400) 등을 포함한다. 한편, 본 실시예들에서는 데이터 라인과 스캔 라인의 용어를 구분 없이 사용할 수 있다.

[0017] 데이터 구동부(1200)는 복수의 데이터 라인으로 데이터 전압을 공급함으로써 복수의 데이터 라인을 구동한다. 그리고, 게이트 구동부(1300)는 복수의 게이트 라인으로 스캔 신호를 순차적으로 공급함으로써, 복수의 게이트 라인을 순차적으로 구동한다.

[0018] 또한 타이밍 컨트롤러(1400)는 데이터 구동부(1200) 및 게이트 구동부(1300)로 제어신호를 공급함으로써, 데이터 구동부(1200) 및 게이트 구동부(1300)를 제어한다. 이러한 타이밍 컨트롤러(1400)는 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 입력 영상 데이터를 데이터 구동부(1200)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다.

[0019] 게이트 구동부(1300)는 타이밍 컨트롤러(1400)의 제어에 따라 온(On) 전압 또는 오프(OFF) 전압의 스캔 신호를 복수의 게이트 라인으로 순차적으로 공급하여 복수의 게이트 라인을 순차적으로 구동한다. 또한, 게이트 구동부(1300)는 구동 방식이나 유기발광 표시패널 설계 방식 등에 따라서, 도 1에서와 같이, 유기발광 표시패널(1100)의 일 측에만 위치할 수도 있고, 경우에 따라서는 양측에 위치할 수도 있다.

[0020] 또한, 게이트 구동부(1300)는 하나 이상의 게이트 구동부 집적회로(Gate Driver Integrated Circuit)를 포함할 수 있다. 각 게이트 구동부 집적회로는 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 유기발광 표시패널(1100)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 유기발광 표시패널(1100)에 직접 배치될 수도 있으며, 경우에 따라서 유기발광 표시패널(1100)에 집적화되어 배치될 수도 있다.

[0021] 또한, 각 게이트 구동부 집적회로는, 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수 있다. 이 경우, 각 게이트 구동부 집적회로에 해당하는 게이트 구동 칩은 연성 필름에 실장되고, 연성 필름의 일 단이 유기발광 표시패널(1100)에 본딩될 수 있다.

[0022] 데이터 구동부(1200)는 특정 게이트 라인이 열리면 타이밍 컨트롤러(1400)로부터 수신한 영상 데이터를 아날로그 형태의 데이터 전압으로 변환하여 복수의 데이터 라인으로 공급함으로써, 복수의 데이터 라인을 구동한다. 그리고, 데이터 구동부(1200)는 적어도 하나의 소스 드라이버 집적회로(Source Driver Integrated Circuit)를 포함하여 복수의 데이터 라인을 구동할 수 있다.

[0023] 각 소스 드라이버 집적회로는 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 유기발광 표시패널(1100)의 본딩 패드(Bonding Pad)에 연결되거나, 유기발광 표시패널(1100)에 직접 배치될 수도 있으며, 경우에 따라서, 유기발광 표시패널(1100)에 집적화되어 배치될 수도 있다.

[0024] 또한, 각 소스 드라이버 집적회로는 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수 있다. 이 경우, 각 소스 드라이버 집적회로에 해당하는 소스 구동 칩은 연성 필름에 실장되고, 연성 필름의 일 단은 적어도 하나의 소스 인쇄회로기판(Source Printed Circuit Board)에 본딩되고, 타 단은 유기발광 표시패널(1100)에 본딩된다.

[0025] 소스 인쇄회로기판은 연성 플랫 케이블(FFC: Flexible Flat Cable) 또는 연성 인쇄 회로(FPC: Flexible Printed Circuit) 등의 연결 매체를 통해 컨트롤 인쇄회로기판(Control Printed Circuit Board)과 연결된다. 컨트롤 인쇄회로기판에는 타이밍 컨트롤러(1400)가 배치된다.

[0026] 또한, 컨트롤 인쇄회로기판에는 유기발광 표시패널(1100), 데이터 구동부(1200) 및 게이트 구동부(1300) 등으로 전압 또는 전류를 공급해주거나 공급할 전압 또는 전류를 제어하는 전원 컨트롤러(미 도시)가 더 배치될 수 있다. 위에서 언급한 소스 인쇄회로기판과 컨트롤 인쇄회로기판은 하나의 인쇄회로기판으로 되어 있을 수도 있다.

[0027] 한편, 본 실시예들의 픽셀(pixel)은 하나 이상의 서브픽셀(subpixel)을 포함한다. 예를 들면, 본 실시예들의 픽셀은 2 개 내지 4 개의 서브픽셀을 포함할 수 있다. 서브픽셀에서 정의하는 색상으로 적색(R), 녹색(G), 청색(B)과 선택적으로 백색(W)를 포함할 수 있으나, 본 실시예들이 이에 국한되는 것은 아니다. 다만, 후술하는 실시예들에 따른 유기발광 표시장치(1000)의 1 개의 픽셀은 적어도 1 개의 백색(W) 서브픽셀을 포함하는 구성을 중심으로 설명한다.

[0028] 또한, 본 실시예들에 따른 유기발광소자는 제 1 전극, 유기발광층 및 제 2 전극을 포함하며, 유기발광층은 각각의 서브픽셀 마다 배치되거나, 하부 기판 전면에 배치되는 구성을 모두 포함할 수 있다.

[0029] 이 때, 유기발광 표시패널(1100)의 각 서브픽셀의 발광을 제어하는 박막 트랜지스터에 연결된 전극을 제 1 전극이라 하며, 표시패널 전면에 배치되거나, 또는 둘 이상의 픽셀을 포함하도록 배치된 전극을 제 2 전극이라 한다. 제 1 전극이 애노드 전극인 경우 제 2 전극이 캐소드 전극이 되며, 그 역의 경우도 가능하다. 이하, 제 1 전극의 일 실시예로 애노드 전극을, 제 2 전극의 일 실시예로 캐소드 전극을 중심으로 설명하지만 본 발명이 이에 국한되는 것은 아니다.

[0030] 한편, 각각의 서브픽셀은 데이터 라인들(DL~DLm)과 나란하게 배열된 구동전압라인 및 기준전압라인들을 더 포함

한다. 그리고, 각각의 서브픽셀에 배치되는 복수의 트랜지스터는 데이터 라인, 구동전압라인 또는 기준전압라인으로부터 분기되는 소스/드레인전극을 포함할 수 있다.

[0031] 그러나, 복수의 트랜지스터 형성을 위해 데이터 라인, 구동전압라인 또는 기준전압라인으로부터 소스/드레인전극이 분기될 경우, 이들이 분기된 영역만큼 회로영역이 넓어지고, 이에 따라 발광영역은 좁아짐으로써 각 서브픽셀의 개구율이 떨어지는 문제가 있다. 또한, 각 서브픽셀의 개구율 확장을 위해, 회로영역을 축소할 경우, 회로영역을 구성하는 구성요소들의 크기 역시 축소되므로 신뢰성이 떨어지는 문제가 있다.

[0032] 본 실시예들은 이러한 문제를 해결하기 위한 것으로, 각 서브픽셀에 배치되는 복수의 트랜지스터 중 적어도 1개의 트랜지스터의 액티브층을 데이터 라인, 구동전압라인 또는 기준전압라인 등과 중첩하도록 배치함으로써, 데이터 라인, 구동전압라인 또는 기준전압라인으로부터 분기된 소스/드레인전극 없이 트랜지스터를 형성하여 회로영역을 축소하고, 발광영역을 넓힐 수 있는 유기발광 표시장치를 제공한다.

[0033] 이하, 도면들을 참조하여, 본 실시예들을 구체적으로 설명한다.

[0034] 도 2는 제 1 실시예에 따른 유기발광 표시장치에 포함되는 1 개의 서브픽셀을 나타낸 평면도이다. 도 2를 참조하면, 제 1 실시예에 따른 유기발광 표시장치에 포함되는 하나의 서브픽셀(SP)은 발광영역(Emission Area, EA) 및 회로영역(Circuit Area, CA)으로 이루어진다.

[0035] 1 개 서브픽셀(SP)의 회로영역(CA)은 복수의 트랜지스터(T11, T22, DT) 및 유기발광소자(OLED)를 포함한다. 예를 들면, 회로영역(CA)은 3 개의 트랜지스터(T11, T21, DT)를 포함할 수 있다. 자세하게는, 회로영역(CA)에는 제 1 트랜지스터(T11), 제 2 트랜지스터(T21) 및 구동 트랜지스터(DT)를 포함할 수 있다.

[0036] 또한, 1 개의 서브픽셀(SP)에는 복수의 라인들(100, 110, 120, 130, 200)이 배치될 수 있다. 자세하게는, 제 1 라인(100), 제 2 라인(110), 제 3 라인(120), 제 4 라인(130) 및 제 5 라인(200)을 포함할 수 있다.

[0037] 여기서, 제 1 라인(100)과 제 4 라인(130)은 제 1 방향(도 2 에서 가로 방향)으로 이격하여 나란하게 배치될 수 있다. 여기서, 제 1 라인(100)인 제 1 스캔라인 즉, 데이터라인 일 수 있으며, 제 4 라인(130)은 제 2 스캔라인 즉, 센싱라인일 수 있으나, 제 1 실시예에 따른 유기발광 표시장치가 이에 국한되는 것은 아니다.

[0038] 또한, 제 2 라인(110)과 제 3 라인(120)은 제 2 방향(도 2 에서 세로방향)으로 이격하여 나란하게 배치될 수 있다. 여기서, 제 2 라인(110)은 데이터 라인(Vdata)일 수 있고, 제 3 라인(120)은 기준전압라인(Vref)일 수 있으나, 제 1 실시예에 따른 유기발광 표시장치가 이에 국한되는 것은 아니다. 또한, 제 5 라인(200)은 기준전압라인과 연결되는 연결라인일 수 있으나, 제 1 실시예에 따른 유기발광 표시장치가 이에 국한되는 것은 아니다. 예를 들면, 제 1 실시예에 따른 유기발광 표시장치의 제 2 라인(110)과 제 3 라인(120)은 데이터라인, 기준전압라인 또는 구동전압라인 중 어느 하나인 구성이면 충분하다.

[0039] 한편, 서브픽셀(SP)의 발광영역(EA)은 제 1 전극(180)의 상면의 일부에 배치되는 뱅크 패턴(190)에 의해 정의될 수 있다. 이러한 발광영역(EA)에는 제 1 전극(180)과 제 2 전극(미도시) 및 1 층 이상의 유기층을 포함하는 유기발광소자(OLED)가 배치될 수 있으며, 유기발광소자(OLED)는 기판(미도시) 상에 배치되는 구동 트랜지스터(DT)로부터 공급되는 전류에 따라 발광할 수 있다.

[0040] 제 1 실시예에 따른 유기발광 표시장치의 서브픽셀(SP)의 전기적 연결관계에 있어서, 유기발광소자(OLED)의 제 1 전극(180)은 제 1 컨택홀(250)을 통해 구동 트랜지스터(DT)의 일 단과 연결된다. 여기서, 구동 트랜지스터(DT)는 게이트 전극(251), 액티브층(140), 드레인전극(253) 및 소스전극(263)으로 구성될 수 있다. 여기서, 소스전극(263)은 제 1 트랜지스터(T11)와 연결되는 플로팅패턴일 수 있다.

[0041] 그리고, 구동 트랜지스터(DT)의 액티브층(140) 및 플레이트(150)가 중첩된 영역에서는 스토리지 커패시터(Cst)가 구비될 수 있다.

[0042] 또한, 구동 트랜지스터(DT)의 타 단은 제 2 컨택홀(260)을 통해 제 2 트랜지스터(T21)와 연결될 수 있다. 여기서, 제 2 트랜지스터(T21)는 스위칭 트랜지스터일 수 있다. 제 2 트랜지스터(T21)는 제 1 라인(100)과 연결된 게이트 전극, 액티브층(141) 및 소스/드레인전극을 포함한다.

[0043] 그리고, 제 4 라인(130)과 연결되는 제 1 트랜지스터(T11)는 센싱 트랜지스터일 수 있다. 제 1 트랜지스터(T11)는 제 4 라인(130)과 연결된 게이트 전극, 액티브층(143), 플로팅패턴(263)과 드레인전극으로 구성된다. 이때, 플로팅패턴(263)은 제 1 트랜지스터(T11)의 소스전극 역할을 할 수 있으며, 드레인전극은 제 3 라인(120)에 연결될 수 있다.

[0044] 또한, 제 1 트랜지스터(T11)의 일 단은 제 3 컨택홀(261)을 통해 스토리지 커패시터(Cst)와 연결될 수 있다.

[0045] 한편, 유기발광소자(OLED)의 전기적 기능을 살펴보면 먼저, 스위칭 트랜지스터(T2)는 제 1 라인을 통해 공급되는 스캔신호에 의해 턴온되어, 데이터라인(110)을 통해 공급되는 데이터 신호를 구동 트랜지스터(DT)의 게이트 전극(251)으로 전달하는 기능을 수행한다. 그리고, 스토리지 캐패시터(Cst)는 스위칭 트랜지스터(T2)를 통해 공급되는 데이터 신호를 저장하여 구동 트랜지스터(DT)가 일정 시간 이상 턴온 상태를 유지하도록 한다. 또한, 구동 트랜지스터(DT)는 스토리지 캐패시터(Cst)에 저장된 데이터 신호에 대응하여 구동한다. 구동 트랜지스터(DT)는 데이터 신호에 대응하여 제 1 전극(180)으로 공급되는 구동전류 혹은 구동전압을 제어하게 된다.

[0046] 구동 트랜지스터(DT)가 구동되면, 유기층(미도시)의 발광층(미도시)은 구동 트랜지스터(DT)를 통해 공급되는 전류에 의해 발광한다. 구동 트랜지스터(DT)를 통해 공급되는 구동전류는 제 1 전극(180)으로 전달되어 유기층(미도시)을 통해 흐르면서 전자와 정공이 재결합되어 발광이 일어나고, 최종적으로 제 2 전극(미도시)으로 흘러나가게 된다.

[0047] 한편, 본 실시예에 따른 제 1 트랜지스터(T11)의 액티브층(142)의 일부는 제 3 라인(120) 및 제 4 라인(130)과 중첩하도록 배치될 수 있다. 이 때, 제 3 라인(120)은 제 4 컨택홀(142c)을 통해 제 3 액티브층(142)과 연결될 수 있다.

[0048] 이와 같이, 제 1 실시예에 따른 유기발광 표시장치에서 적어도 1 개의 서브픽셀(SP)에 배치되는 복수의 트랜지스터 중 적어도 1 개의 트랜지스터의 액티브층을 제 3 라인(120)과 중첩하도록 배치함으로써, 제 3 라인(120)으로부터 분기된 소스/드레인전극 없이 트랜지스터를 형성하여 회로영역을 축소하고, 발광영역을 넓힐 수 있는 효과가 있다.

[0049] 한편, 도 2 에는 데이터라인(110)과 나란하게 배치되는 구성을 기준전압라인(120)으로 도시하고 있으나, 1 개의 픽셀에는 데이터라인(110)과 평행하게 배치되는 구동전압라인을 더 포함할 수 있다. 이 때, 1 개의 픽셀에 배치되는 적어도 1 개의 트랜지스터의 액티브층은 데이터라인(110), 기준전압라인(120) 또는 구동전압라인 중 어느 하나의 라인과 중첩하도록 배치될 수 있다.

[0050] 또한, 도 2에서는 제 1 트랜지스터(T11)의 액티브층(142)이 제 3 라인(120)과 중첩되는 구성을 도시하고 있으나, 제 1 실시예에 따른 유기발광 표시장치는 이에 국한되지 않으며, 제 1 트랜지스터(T11), 제 2 트랜지스터(T21) 또는 구동 트랜지스터(DT) 중 적어도 1 개의 트랜지스터의 액티브층이 제 2 라인(110) 또는 제 3 라인(120)과 중첩되는 구성이면 충분하다.

[0051] 이러한 구성을 도 3을 참조하여 자세히 검토하면 다음과 같다. 도 3은 도 2의 X영역을 확대한 도면이다. 도 3을 참조하면, 도 2의 X 영역에 배치되는 제 1 트랜지스터 즉, 센싱 트랜지스터의 제 3 액티브층(142)은 제 3 라인(120) 및 제 4 라인(130)과 중첩하도록 배치될 수 있다.

[0052] 자세하게는, 제 1 실시예에 따른 유기발광 표시장치의 적어도 1 개의 서브픽셀에서 센싱 트랜지스터의 액티브층(142)은 제 3 라인(120) 및 제 4 라인(130)과 중첩하도록 배치될 수 있다. 또한, 플로팅패턴(263)은 제 3 액티브층(142)과 제 5 컨택홀(142b)을 통해 연결된다. 그리고, 제 3 라인(120)은 제 3 액티브층(142)과 제 4 컨택홀(142c)을 통해 연결될 수 있다.

[0053] 여기서, 제 4 라인(130)은 제 1 트랜지스터의 게이트 전극 역할을 할 수 있으며, 제 3 라인(120)은 제 1 트랜지스터의 소스전극 또는 드레인전극 역할을 할 수 있다. 예를 들면, 플로팅패턴(263)이 제 1 트랜지스터의 소스전극일 때, 제 3 라인(120)은 제 1 트랜지스터의 드레인전극일 수 있으며, 플로팅패턴(263)이 제 1 트랜지스터의 드레인전극일 경우, 제 3 라인(120)은 소스전극일 수 있다.

[0054] 한편, 제 4 라인(130), 액티브층(142) 및 제 3 라인(120)의 중첩영역에서, 액티브층(142)은 채널영역(142a)을 구비할 수 있다. 이러한 구성을 도 4를 참조하여 검토하면 다음과 같다.

[0055] 도 4는 도 3을 A-B를 따라 절단한 단면도이다. 도 4를 참조하면, 제 1 실시예에 따른 제 1 트랜지스터(T11)는 기판(500) 상에 액티브층(142)이 배치되고, 액티브층(142)의 상면의 일부에 게이트 절연막(171)이 배치된다. 그리고, 게이트 절연막(171) 상에 제 4 라인(130)이 배치된다.

[0056] 여기서, 게이트 절연막(171)과 제 4 라인(130)은 제 1 트랜지스터(T11)의 액티브층(142)의 채널영역(142a)과 대응되는 위치에 배치될 수 있다. 또한, 제 4 라인(130)은 제 1 트랜지스터(T11)의 게이트 전극 역할을 할 수 있다.

[0057] 제 4 라인(130) 상에는 층간절연막(172)이 배치된다. 그리고, 층간절연막(172) 상에는 플로팅패턴(263)과 제 3 라인(120)이 배치된다. 여기서, 플로팅패턴(263)과 제 3 라인(120)은 층간절연막(172)에 형성된 컨택홀을 통해 액티브층(142)과 연결될 수 있다.

[0058] 여기서, 플로팅패턴(263)은 제 1 트랜지스터(T11)의 소스전극 역할을 할 수 있으며, 제 3 라인(120)은 제 1 트랜지스터(T11)의 드레인전극 역할을 할 수 있으나, 본 실시예는 이에 국한되지 않으며, 플로팅패턴(263)은 제 1 트랜지스터(T11)의 드레인전극 역할을 하고, 제 3 라인(120)은 제 1 트랜지스터(T11)의 소스전극 역할을 할 수도 있다. 또한, 플로팅패턴(263)과 제 3 라인(120) 상에는 보호막(173)이 배치될 수 있다.

[0059] 여기서, 제 1 트랜지스터(T11)의 액티브층(142)은 비정질 실리콘 또는 다결정 실리콘 등으로 이루어질 수 있으나, 본 실시예에 따른 제 1 트랜지스터(T11)의 액티브층(142)의 물질이 이에 국한되는 것은 아니다.

[0060] 상술한 바와 같이, 제 1 트랜지스터(T11)의 액티브층(142) 상에 제 4 라인(130)이 배치되고, 제 4 라인(130) 상에 제 3 라인(120)이 배치된다. 이 때, 제 1 트랜지스터(T11)의 액티브층(142)의 채널영역(142a)은 제 3 라인(120) 및 제 4 라인(130)과 중첩하여 배치될 수 있다. 즉, 제 1 트랜지스터(T11)는 제 3 라인(120) 즉, 기준전압라인을 공유하도록 구성될 수 있다.

[0061] 이와 같이, 제 1 트랜지스터(T11)를 구성하는 액티브층(142)이 제 4 라인(130)과 제 3 라인(120) 하부에 배치됨으로써, 제 3 라인(120)으로부터 제 1 트랜지스터(T11)의 소스/드레인전극의 구성이 분기되지 않아도 된다. 다시 설명하면, 제 3 라인(120)이 제 1 트랜지스터(T11)의 소스/드레인전극 역할을 함으로써, 제 3 라인(120)으로부터 제 1 트랜지스터(T11)의 소스/드레인전극의 구성이 분기될 필요가 없다. 따라서, 제 3 라인(120)으로부터 소스/드레인전극의 구성이 분기되지 않는 만큼의 영역이 줄어들게 됨으로써, 회로영역을 축소할 수 있다.

[0062] 또한, 제 1 트랜지스터(T11)의 액티브층(142)이 제 3 라인(120)과 동일층에 배치되지 않음으로써, 제 1 트랜지스터(T11)의 액티브층(142)을 제 3 라인(120)과 중첩하도록 배치할 경우에도 액티브층(142)으로 인한 별도 공간 확보가 필요하지 않다.

[0063] 한편, 제 1 실시예에 따른 제 1 트랜지스터(T11)의 구조는 이에 국한되지 않으며, 도 5와 같이 구성될 수도 있다. 도 5는 제 1 실시예에 따른 제 1 트랜지스터의 다른 구조를 도시한 도면이다. 도 5에 따른 제 1 트랜지스터는 설명한 도 4의 제 1 트랜지스터와 동일한 구성요소를 포함할 수 있다. 앞서 설명한 도 4의 제 1 트랜지스터와 중복되는 설명은 생략할 수 있다. 또한, 동일한 구성은 동일한 도면부호를 갖는다.

[0064] 도 5를 참조하면, 제 1 트랜지스터(T11)의 다른 구조는 기판(500) 상에 게이트 절연막(271)이 배치되고, 게이트 절연막(271) 상에 제 4 라인(130)이 배치된다. 제 4 라인(130) 상에는 층간절연막(272)이 배치되고, 층간절연막(272) 상에는 제 1 트랜지스터(T11)의 액티브층(142)이 배치된다. 그리고, 제 1 트랜지스터(T11)의 액티브층(142) 상에는 플로팅패턴(263)과 제 3 라인(120)이 서로 이격하여 배치된다. 그리고, 플로팅패턴(263)과 제 3 라인(120) 상에는 보호막(273)이 배치된다.

[0065] 즉, 제 1 트랜지스터(T11)는 제 4 라인(130) 상에 액티브층(142)이 배치되고, 액티브층(142) 상에 제 3 라인(120)이 배치될 수 있다. 도 4 및 도 5에 도시된 바와 같이, 제 1 실시예에 따른 유기발광 표시장치에서는 제 1 트랜지스터(T11)의 액티브층(142)이 제 3 라인(120) 및 제 4 라인(130)과 중첩하도록 배치되는 구성이면 충분하다.

[0066] 도 5에서, 제 1 트랜지스터(T11)의 액티브층(142)은 금속 산화물 등의 물질로 이루어질 수 있다. 예를 들면, 제 1 트랜지스터(T11)의 액티브층(142)은 ITO(indium tin oxide), IZO(indium zinc oxide), IGO(indium gallium oxide), IGZO(indium gallium zinc oxide) 또는 이들의 조합으로부터 구성되는 화합물로 이루어질 수 있으나, 본 실시예에 따른 제 1 트랜지스터(T11)의 액티브층(142) 물질이 이에 국한되는 것은 아니다.

[0067] 이와 같이, 제 3 라인(120)이 제 1 트랜지스터(T11)의 소스/드레인전극 역할을 함으로써, 제 3 라인(120)으로부터 제 1 트랜지스터(T11)의 소스/드레인전극의 구성이 분기될 필요가 없다. 따라서, 제 3 라인(120)으로부터 소스/드레인전극의 구성이 분기되지 않는 만큼의 영역이 줄어들게 됨으로써, 회로영역을 축소할 수 있다.

[0068] 또한, 제 1 트랜지스터(T11)를 구성하는 액티브층(142)이 제 4 라인(130)과 제 3 라인(120) 사이에 배치됨으로써, 제 1 트랜지스터(T11)의 액티브층(142)으로 인한 별도 공간이 필요하지 않으므로, 회로영역을 축소할 수 있는 효과가 있다.

[0069] 이어서, 제 1 실시예에 따른 유기발광 표시장치를 비교예에 따른 유기발광 표시장치와 비교하면 다음과 같다. 도 6은 비교예에 따른 유기발광 표시장치의 1 개의 서브픽셀을 나타낸 평면도이다. 비교예에 따른 제 1 트랜지

스터는 제 1 실시예에 따른 제 1 트랜지스터와 동일한 구성요소를 포함할 수 있다. 제 1 실시예에 따른 제 1 트랜지스터와 중복되는 설명은 생략할 수 있다. 또한, 동일한 구성은 동일한 도면부호를 갖는다.

[0070] 도 6을 참조하면, 비교예에 따른 유기발광 표시장치는 센싱 트랜지스터일 수 있는 제 1 트랜지스터(T12)의 구조가 제 1 실시예에 따른 유기발광 표시장치의 제 1 트랜지스터의 구조와 다를 수 있다.

[0071] 자세하게는, 비교예에 따른 제 1 트랜지스터(T12)는 제 4 라인(130), 액티브층(342), 플로팅패턴(263) 및 드레인전극(121)으로 구성될 수 있다. 여기서, 제 4 라인(130)은 제 1 트랜지스터(T12)의 게이트 전극 역할을 할 수 있으며, 플로팅패턴(263)은 제 1 트랜지스터(T12)의 소스전극 역할을 할 수 있다.

[0072] 한편, 비교예에 따른 제 1 트랜지스터(T12)의 액티브층(342)의 채널영역(342a)은 제 4 라인(130)과 중첩하도록 배치될 수 있다. 또한, 비교예에 따른 제 1 트랜지스터(T12)의 드레인전극(121)은 제 3 라인(120)으로부터 분기될 수 있다. 그리고, 제 1 트랜지스터(T12)는 제 2 플로팅 라인(211)을 통해 제 5 라인(200)과 연결되는 것에 제 1 실시예에 따른 제 1 트랜지스터(T11)와 차이가 있다.

[0073] 여기서, 비교예에 따른 제 1 트랜지스터(T12)의 드레인전극(121)이 제 3 라인(120)으로부터 분기됨으로써, 드레인전극(121)이 분기된 영역(K)만큼 회로영역의 넓어질 수 있다. 즉, 드레인전극(121)이 분기된 영역(K)만큼 개구율이 줄어드는 문제가 있다.

[0074] 한편, 제 1 실시예에 따른 제 1 트랜지스터는 액티브층이 제 3 라인(120)과 중첩하도록 배치됨으로써, 제 3 라인(120)이 액티브층과 구조적으로 컨택할 수 있고, 이로써 제 3 라인(120)이 제 1 트랜지스터의 드레인전극 역할을 할 수 있다. 즉, 제 3 라인(120)으로부터 따로 드레인전극 역할을 하는 구성이 분기되지 않아도 되므로, 비교예와 비교할 때, 제 1 실시예에 따른 유기발광 표시장치는 도 6의 K 영역만큼 회로영역이 줄어들게되고 이에 따라 개구율을 늘어나는 효과가 있다.

[0075] 이어서 도 7 내지 도 10을 참조하여 제 2 실시예에 따른 유기발광 표시장치를 검토하면 다음과 같다. 도 7은 제 2 실시예에 따른 유기발광 표시장치에 포함되는 1 개의 서브픽셀을 나타낸 평면도이다. 제 2 실시예에 따른 유기발광 표시장치는 앞서 설명한 실시예와 동일한 구성요소를 포함할 수 있다. 앞서 설명한 실시예와 중복되는 설명은 생략할 수 있다. 또한, 동일한 구성은 동일한 도면부호를 갖는다.

[0076] 도 7을 참조하면, 제 2 실시예에 따른 유기발광 표시장치의 1 개 서브픽셀(SP)의 회로영역(CA)은 복수의 트랜지스터(T11, T22, DT) 및 유기발광소자(OLED)를 포함한다. 예를 들면, 회로영역(CA)은 3 개의 트랜지스터(T11, T22, DT)를 포함할 수 있다. 자세하게는, 회로영역(CA)에는 제 1 트랜지스터(T11), 제 2 트랜지스터(T22) 및 구동 트랜지스터(DT)를 포함할 수 있다.

[0077] 또한, 1 개의 서브픽셀(SP)에는 복수의 라인들(100, 110, 120, 130, 200)이 배치될 수 있다. 자세하게는, 제 1 라인(100), 제 2 라인(110), 제 3 라인(120), 제 4 라인(130) 및 제 5 라인(200)을 포함할 수 있다.

[0078] 여기서, 제 1 라인(100)인 제 1 스캔라인일 수 있고, 제 2 라인(110)은 데이터 라인일 수 있고, 제 3 라인(120)은 기준전압라인일 수 있고, 제 4 라인(130)은 제 2 스캔라인일 수 있으며, 제 5 라인(200)은 기준전압라인과 연결되는 연결라인일 수 있으나, 제 2 실시예에 따른 유기발광 표시장치가 이에 국한되는 것은 아니다. 예를 들면, 제 2 실시예에 따른 유기발광 표시장치의 제 2 라인(110)과 제 3 라인(120)은 데이터라인, 기준전압라인 또는 구동전압라인 중 어느 하나인 구성이면 충분하다.

[0079] 한편, 제 2 실시예에 따른 제 1 트랜지스터(T11)는 제 4 라인(130)과 연결된 게이트 전극, 액티브층(143), 플로팅패턴(263)과 드레인전극으로 구성된다. 이 때, 플로팅패턴(263)은 제 1 트랜지스터(T11)의 소스전극 역할을 할 수 있으며, 제 3 드레인전극은 제 3 라인(120)에 연결될 수 있다.

[0080] 또한, 제 1 트랜지스터(T11)의 액티브층(142)의 일부는 제 3 라인(120) 및 제 4 라인(130)과 중첩하도록 배치될 수 있다. 이 때, 제 3 라인(120)은 제 1 트랜지스터(T11)의 액티브층(142)을 노출하는 컨택홀(262)을 통해 제 1 트랜지스터(T11)의 3 액티브층(142)과 연결될 수 있다.

[0081] 그리고, 제 2 실시예에 따른 제 2 트랜지스터(T22)는 제 1 라인(100)과 연결된 게이트 전극, 액티브층(442), 소스전극 및 드레인전극 역할을 하는 플레이트(150)로 구성될 수 있다. 이 때, 제 2 라인(110)은 제 2 트랜지스터(T22)의 소스전극 역할을 할 수 있다.

[0082] 또한, 제 2 트랜지스터(T22)의 액티브층(442)의 일부는 제 1 라인(100) 및 제 2 라인(110)과 중첩하도록 배치될 수 있다. 이 때, 제 2 라인(110)과 플레이트(150) 각각은 제 2 트랜지스터(T22)의 액티브층(442)을 노출하는 컨

택홀(260, 462)을 통해 제 2 트랜지스터(T22)의 액티브층(442)과 연결될 수 있다.

[0083] 이와 같이, 제 2 실시예에 따른 유기발광 표시장치에서 적어도 1 개의 서브픽셀(SP)에 배치되는 복수의 트랜지스터 중 2 개의 트랜지스터의 액티브층 각각을 제 2 라인(110) 또는 제 3 라인(120)과 중첩하도록 배치함으로써, 제 2 라인(110) 또는 제 3 라인(120)으로부터 분기된 소스/드레인전극 없이 트랜지스터를 형성하여 회로영역을 축소하고, 발광영역을 넓힐 수 있는 효과가 있다.

[0084] 한편, 도 7에서는 제 1 트랜지스터(T11)와 제 2 트랜지스터(T22)의 액티브층(142, 442)이 각각 제 3 라인(120) 및 제 2 라인(110)과 중첩하도록 배치되는 구성을 개시하고 있으나, 제 2 실시예에 따른 유기발광 표시장치는, 제 1 트랜지스터(T11), 제 2 트랜지스터(T22) 또는 구동 트랜지스터(DT) 중 적어도 2 개의 트랜지스터의 액티브층이 제 2 라인(110) 또는 제 3 라인(120)과 중첩하도록 배치되는 구성이면 충분하다.

[0085] 이러한 구성을 도 8을 참조하여 자세히 검토하면 다음과 같다. 도 8은 도 7의 Y영역을 확대한 도면이다. 도 8을 참조하면, 도 7의 Y 영역에 배치되는 제 2 트랜지스터 즉, 스위칭 트랜지스터의 액티브층(442)은 제 1 라인(100) 및 제 2 라인(110)과 중첩하도록 배치될 수 있다.

[0086] 자세하게는, 제 2 실시예에 따른 유기발광 표시장치의 적어도 1 개의 서브픽셀에서 제 2 트랜지스터의 액티브층(442)은 제 1 라인(100) 및 제 2 라인(110)과 중첩하도록 배치될 수 있다. 또한, 플레이트(150)와 제 2 라인(110)은 제 2 트랜지스터의 액티브층(442)과 각각 컨택홀(260, 360)을 통해 연결될 수 있다.

[0087] 여기서, 제 1 라인(100)은 제 2 트랜지스터의 게이트 전극 역할을 할 수 있고, 제 2 라인(110)은 제 2 트랜지스터의 소스전극 역할을 할 수 있으며, 플레이트(150)는 제 2 트랜지스터의 드레인전극 역할을 할 수 있다. 다만, 제 2 실시예에 따른 제 2 트랜지스터의 구성은 이에 국한되지 않으며, 제 2 라인(110)이 제 2 트랜지스터의 드레인전극 역할을 할 수 있고, 플레이트(150)가 제 2 트랜지스터의 소스전극 역할을 할 수 도 있다.

[0088] 한편, 제 1 라인(100), 제 2 트랜지스터의 액티브층(442) 및 제 2 라인(110)의 중첩영역에서, 제 2 트랜지스터의 액티브층(442)은 채널영역(442a)을 구비할 수 있다. 이러한 구성을 도 9를 참조하여 검토하면 다음과 같다.

[0089] 도 9는 도 8을 C-D를 따라 절단한 단면도이다. 도 9를 참조하면, 제 2 실시예에 따른 제 2 트랜지스터(T22)는 기판(500) 상에 액티브층(442)이 배치되고, 액티브층(442)의 상면의 일부에 게이트 절연막(371)이 배치된다. 그리고, 게이트 절연막(371) 상에 제 1 라인(100)이 배치된다.

[0090] 여기서, 게이트 절연막(371)과 제 1 라인(100)은 제 2 트랜지스터(T22)의 액티브층(442)의 채널영역(442a)과 대응되는 위치에 배치될 수 있다. 또한, 제 1 라인(100)은 제 1 트랜지스터(T22)의 게이트 전극 역할을 할 수 있다.

[0091] 제 1 라인(100) 상에는 층간절연막(372)이 배치된다. 그리고, 층간절연막(371) 상에는 제 2 라인(110)과 플레이트(150)가 배치된다. 여기서, 제 2 라인(110)과 플레이트(150)는 층간절연막(372)에 형성된 컨택홀을 통해 액티브층(442)과 연결될 수 있다.

[0092] 여기서, 제 2 라인(110)은 제 2 트랜지스터(T22)의 소스전극 역할을 할 수 있으며, 플레이트(150)는 제 2 트랜지스터(T22)의 드레인전극 역할을 할 수 있으나, 본 실시예는 이에 국한되지 않는다. 또한, 제 2 라인(110)과 플레이트(150) 상에는 보호막(373)이 배치될 수 있다.

[0093] 여기서, 제 2 트랜지스터(T22)의 액티브층(442)은 비정질 실리콘 또는 다결정 실리콘 등으로 이루어질 수 있으나, 본 실시예에 따른 제 2 트랜지스터(T22)의 액티브층(442)의 물질이 이에 국한되는 것은 아니다.

[0094] 상술한 바와 같이, 제 2 트랜지스터(T22)의 액티브층(442) 상에 제 1 라인(100)이 배치되고, 제 1 라인(100) 상에 제 2 라인(110)이 배치된다. 이 때, 제 2 트랜지스터(T22)의 액티브층(442)의 채널영역(442a)은 제 1 라인(100) 및 제 2 라인(110)과 중첩하여 배치될 수 있다.

[0095] 이와 같이, 제 2 트랜지스터(T22)를 구성하는 액티브층(442)이 제 1 라인(100)과 제 2 라인(110) 하부에 배치됨으로써, 제 2 라인(110)으로부터 제 2 트랜지스터(T22)의 소스/드레인전극의 구성이 분기되지 않아도 된다. 다시 설명하면, 제 2 라인(110)이 제 2 트랜지스터(T22)의 소스/드레인전극 역할을 함으로써, 제 2 라인(110)으로부터 제 2 트랜지스터(T22)의 소스/드레인전극의 구성이 분기될 필요가 없다. 따라서, 제 2 라인(110)으로부터 소스/드레인전극의 구성이 분기되지 않는 만큼의 영역이 줄어들게 됨으로써, 회로영역을 축소할 수 있다.

[0096] 또한, 제 2 트랜지스터(T2)의 액티브층(442)이 제 2 라인(110)과 동일층에 배치되지 않음으로써, 제 2 트랜지스터(T22)의 액티브층(442)을 제 2 라인(110)과 중첩하도록 배치할 경우에도, 액티브층(442)으로 인한 별도 공간

확보가 필요하지 않다.

[0097] 한편, 제 2 실시예에 따른 제 2 트랜지스터(T22)의 구조는 이에 국한되지 않으며, 도 10과 같이 구성될 수도 있다. 도 10은 제 2 실시예에 따른 제 2 트랜지스터의 다른 구조를 도시한 도면이다. 도 10에 따른 제 2 트랜지스터는 설명한 도 9의 제 2 트랜지스터와 동일한 구성요소를 포함할 수 있다. 앞서 설명한 도 9의 제 2 트랜지스터와 중복되는 설명은 생략할 수 있다. 또한, 동일한 구성은 동일한 도면부호를 갖는다.

[0098] 도 10을 참조하면, 제 2 트랜지스터(T22)의 다른 구조는 기판(500) 상에 게이트 절연막(471)이 배치되고, 게이트 절연막(471) 상에 제 1 라인(100)이 배치된다. 제 1 라인(100) 상에는 층간절연막(472)이 배치되고, 층간절연막(472) 상에는 제 2 트랜지스터(T22)의 액티브층(442)이 배치된다. 그리고, 제 2 트랜지스터(T22)의 액티브층(442) 상에는 제 2 라인(110)과 플레이트(150)가 서로 이격하여 배치된다. 그리고, 제 2 라인(110)과 플레이트(150) 상에는 보호막(473)이 배치된다.

[0099] 즉, 제 2 트랜지스터(T22)는 제 1 라인(100) 상에 액티브층(442)이 배치되고, 액티브층(442) 상에 제 2 라인(110)이 배치될 수 있다. 한편, 도 9 및 도 10에 도시된 바와 같이, 제 2 실시예에 따른 유기발광 표시장치에서는 제 2 트랜지스터(T22)의 액티브층(442)이 제 1 라인(100) 및 제 2 라인(110)과 중첩하도록 배치되는 구성이면 충분하다.

[0100] 도 10에서, 제 2 트랜지스터(T22)의 액티브층(442)은 금속 산화물 등의 물질로 이루어질 수 있다. 예를 들면, 제 2 트랜지스터(T22)의 액티브층(442)은 ITO(indium tin oxide), IZO(indium zinc oxide), IGO(indium gallium oxide), IGZO(indium gallium zinc oxide) 또는 이들의 조합으로부터 구성되는 화합물로 이루어질 수 있으나, 본 실시예에 따른 제 2 트랜지스터(T22)의 액티브층(442) 물질이 이에 국한되는 것은 아니다.

[0101] 이와 같이, 제 2 라인(110)이 제 2 트랜지스터(T22)의 소스/드레인전극 역할을 함으로써, 제 2 라인(110)으로부터 제 2 트랜지스터(T22)의 소스/드레인전극의 구성이 분기될 필요가 없다. 따라서, 제 2 라인(110)으로부터 소스/드레인전극의 구성이 분기되지 않는 만큼의 영역이 줄어들게 됨으로써, 회로영역을 축소할 수 있다.

[0102] 또한, 제 2 트랜지스터(T22)를 구성하는 액티브층(442)이 제 1 라인(100)과 제 2 라인(110) 사이에 배치됨으로써, 제 2 트랜지스터(T22)의 액티브층(442)으로 인한 별도 공간이 필요하지 않으므로, 회로영역을 축소할 수 있는 효과가 있다.

[0103] 이어서, 본 실시예에 따른 서브픽셀을 유기발광 표시장치의 1 개의 픽셀에 적용하였을 때 각 픽셀의 구조를 검토하면 다음과 같다. 도 11은 본 실시예에 따른 유기발광 표시장치의 1 개의 픽셀을 나타낸 평면도이다. 도 11에 따른 유기발광 표시장치는 앞서 설명한 실시예들과 동일한 구성요소를 포함할 수 있다. 앞서 설명한 실시예들과 중복되는 설명은 생략할 수 있다. 또한, 동일한 구성은 동일한 도면부호를 갖는다.

[0104] 도 11을 참조하면, 본 실시예에 따른 유기발광 표시장치의 1 개의 픽셀(P)은 4 개의 서브픽셀(SP1, SP2, SP3, SP4)을 포함한다. 자세하게는, 본 실시예에 따른 유기발광 표시장치의 1 개의 픽셀(P)은 제 1 서브픽셀(SP1), 제 2 서브픽셀(SP2), 제 3 서브픽셀(SP3) 및 제 4 서브픽셀(SP4)을 포함할 수 있으며, 각각의 픽셀은 적색(R), 백색(W), 청색(B) 또는 녹색(G) 중 어느 하나의 색상을 발광할 수 있다. 한편, 도 11은 본 실시예에 따른 유기발광 표시장치의 1 개의 픽셀(P)에 대한 일례로써, 1 개의 픽셀(P)이 4 개의 서브픽셀(SP1, SP2, SP3, SP4)을 구비하는 것에 국한되지 않는다.

[0105] 1 개의 픽셀(P)에 포함되는 각각의 서브픽셀(SP1, SP2, SP3, SP4)은 제 1 트랜지스터(T11), 제 2 트랜지스터(T22) 및 구동 트랜지스터(DT)를 구비할 수 있다. 이 때, 각각의 서브픽셀(SP1, SP2, SP3, SP4)에 배치되는 제 1 트랜지스터(T11), 제 2 트랜지스터(T22) 및 구동 트랜지스터(DT) 중 적어도 1 개의 트랜지스터의 액티브층 특히, 각 액티브층의 채널영역은 데이터라인(110), 기준전압라인(120) 또는 구동전압라인(125) 중 어느 하나의 라인과 중첩하고 이와 동시에 제 1 스캔라인(100) 또는 제 2 스캔라인(130) 중 어느 하나의 라인과 중첩하도록 배치될 수 있다.

[0106] 예를 들면, 제 1 서브픽셀(SP1)에서 제 1 트랜지스터(T11)의 액티브층(543)의 채널영역은 제 1 스캔라인(100) 및 데이터라인(110)과 중첩하도록 배치될 수 있다. 그리고, 제 1 서브픽셀(SP1)에서 제 2 트랜지스터(T22)의 액티브층(542)의 채널영역은 제 2 스캔라인(130) 및 구동전압라인(125)과 중첩하도록 배치될 수 있다.

[0107] 또한, 제 2 서브픽셀(SP2)에서 제 1 트랜지스터(T11)의 액티브층(142)의 채널영역은 제 2 스캔 라인(130) 및 기준전압라인(120)과 중첩하도록 배치되고, 제 2 트랜지스터(T22)의 액티브층(442)은 제 1 스캔라인(100) 및 데이터라인(110)과 중첩하도록 배치될 수 있다.

[0108] 또한, 제 3 서브픽셀(SP3)에서 제 1 트랜지스터(T11)의 액티브층(643)은 제 1 스캔라인(100) 및 데이터라인(110)과 중첩하도록 배치되고, 제 2 트랜지스터(T22)의 액티브층(642)은 제 2 스캔라인(130) 및 기준전압라인(120)과 중첩하도록 배치될 수 있다.

[0109] 또한, 제 4 서브픽셀(SP4)에서 제 1 트랜지스터(T11)의 액티브층(743)은 제 2 스캔라인(130) 및 구동전압라인(125)과 중첩하도록 배치되고, 제 2 트랜지스터(T22)의 액티브층(742)은 제 1 스캔라인(100) 및 데이터라인(110)과 중첩하도록 배치될 수 있다.

[0110] 즉, 제 1 스캔라인(100)과 중첩하는 액티브층(543, 442, 643, 742)들은 각각 데이터라인(110)과 중첩하도록 배치되고, 제 2 스캔라인(130)과 중첩하는 액티브층(542, 142, 642, 743)들은 구동전압라인(125) 또는 기준전압라인(120)과 중첩하도록 배치될 수 있다. 이와 같이, 각각의 액티브층들이 데이터라인(110), 구동전압라인(125) 또는 기준전압라인(120)과 중첩하도록 배치되고, 데이터라인(110), 구동전압라인(125) 또는 기준전압라인(120)이 소스/드레인전극의 역할을 함으로써, 따로 소스/드레인전극의 구성을 구비하지 않아도 되므로 회로영역의 크기를 줄일 수 있는 효과가 있다.

[0111] 상술한 바와 같이, 본 실시예들에 따른 유기발광 표시장치에서, 1 개의 서브픽셀에 배치되는 적어도 1 개의 트랜지스터의 액티브층이 데이터라인(110), 기준전압라인(120) 또는 구동전압라인(125) 중 어느 하나의 라인과 중첩하고 이와 동시에 제 1 스캔라인(100) 또는 제 2 스캔라인(130) 중 어느 하나의 라인과 중첩하도록 배치됨으로써, 회로영역을 줄이고 개구부를 넓힐 수 있다. 이를 통해, 유기발광 표시장치, 특히, 대면적의 유기발광 표시장치의 휘도 및 유기발광소자의 수명을 늘릴 수 있는 효과가 있다.

[0112] 또한, 1 개의 서브픽셀에 배치되는 적어도 1 개의 트랜지스터의 액티브층의 위치를 변경함으로써, 각 서브픽셀별로 회로영역 크기를 조절할 수 있는 효과가 있다.

[0113] 상술한 실시예에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

[0114] 또한, 이상에서 실시예들을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예들에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다.

부호의 설명

[0115] 100: 제 1 라인

110: 제 2 라인

120: 제 3 라인

130: 제 4 라인

142, 342, 442, 542, 543, 642, 643, 742, 743: 액티브층

도면

도면1


1300
GATE DRIVER
TIMING CONTROLLER
1000
1400
GLn
GL3
GL2
GL1
DL1
DL2
DL3
DL4
DLm
DATA DRIVER
1200
1100

도면2


SP
110
190
120
OLED
EA
180
253
251
DT
250
Cst
150
140
261
CA
260
100
X
141
263
T21
142
130
T11
142c
200

도면3


X
263
120
142
142b
A
T11
130
142a
B
142c

도면4


T11
120
130
171
263
173
172
142
500
A
B
142a

도면5


T11
120
273
263
142
272
271
500
A
130
B

도면6


SP
110
EA
OLED
180
120
DT
250
Cst
CA
100
263
342
T21
T12
130
K
342a
121
200

도면7


SP
110
190
120
OLED
EA
CA
180
120
253
251
DT
250
Csf
150
140
Y
261
442
260
100
T22
442a
462
263
142
130
T11
142c
200

도면8


Y
110
150
260
D
442
T22
442a
C
100
442a

도면9


T22
110
150
373
372
442
500
C
442a
371
100
D

도면10


T22
110
150
473
442
472
471
500
C
100
D

도면11


T22
542
T22
T11
543
442
125
200
SP1
R
110 110
142
SP2
W
T11 T22
120
642
B
SP3
110 110
T11
G
SP4
125
130
743
100
T22
742
643
T11
P

专利名称(译)	标题：有机发光显示面板和包括其的有机发光显示装置		
公开(公告)号	KR1020170080963A	公开(公告)日	2017-07-11
申请号	KR1020150191104	申请日	2015-12-31
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	CHOI MOON JUNG 최문정 BAE SUNG JOON 배성준		
发明人	최문정 배성준		
IPC分类号	H01L27/32		
CPC分类号	H01L27/3218 H01L27/3276 H01L27/3216 H01L27/3223 H01L27/3262 H01L2227/32 G09G3/3225 G09G3/3266 G09G3/3291 G09G2300/0452 G09G2300/0465 G09G2310/08 H01L27/3211 H01L27/3213 H01L27/3258 H01L27/3265		
代理人(译)	Gimeungu 宋.		
外部链接	Espacenet		

摘要(译)

这些实施例公开了有机发光显示面板和包括该有机发光显示面板的有机发光显示装置。其中有机发光显示面板和包括其的有机发光显示装置的有源发光显示面板和有机发光显示装置的有源层布置在所公开的这些实施例中的一个子像素中被布置为与一条线重叠。数据线和参考电压线或驱动电压线同时设置为与第一扫描线或第二扫描线中的一条线重叠。由此，根据这些实施例的有机发光显示面板和包括该有机发光显示面板的有机发光显示装置可以减小电路区域并且可以扩大开口部分。