

명세서

청구범위

청구항 1

데이터 라인으로 데이터 신호를 제공하는 데이터 구동부;

스캔 라인으로 스캔 신호를 제공하는 스캔 구동부; 및

상기 데이터 라인과 상기 스캔 라인이 교차하는 영역에 위치하는 복수의 화소를 갖는 표시 패널;을 포함하고,

상기 화소는, 게이트 전극이 상기 스캔 라인과 연결되고, 일 전극이 상기 데이터 라인과 연결되는 스위치 트랜지스터; 일단이 상기 스위치 트랜지스터의 타 전극과 연결되고, 타단이 기준 전압단과 연결되는 제1 커패시터; 일단이 제1 노드를 통해 상기 스위치 트랜지스터의 일 전극과 연결되고, 타단이 제2 노드와 연결되는 제2 커패시터; 일 전극이 상기 제2 노드를 통해 제1 전원단과 연결되고, 타 전극이 유기 발광 소자와 연결되며, 게이트 전극이 제3 노드를 통해 상기 기준 전압단과 연결되는 구동 트랜지스터 및 일단이 상기 제2 노드와 연결되고 타단이 상기 제3 노드와 연결되는 제3 커패시터;를 포함하는 유기 발광 표시 장치.

청구항 2

제1항에 있어서,

일 전극이 상기 스위치 트랜지스터의 타 전극과 연결되고 타 전극이 상기 제1 노드와 연결되는 제1 트랜지스터;

일 전극이 상기 기준 전압단과 연결되고 타 전극이 상기 제1 노드와 연결되는 제2 트랜지스터;

상기 기준 전압단과 상기 제3 노드와 사이에 연결되는 스위치 회로부;

일 전극이 상기 제1 전원단과 연결되고, 타 전극이 상기 제2 노드와 연결되는 제3 트랜지스터;

일 전극이 상기 구동 트랜지스터의 타 전극과 연결되고, 타 전극이 상기 유기 발광 소자 사이에 연결되는 제4 트랜지스터; 및

일 전극이 상기 제4 트랜지스터의 일 전극과 연결되고, 타 전극이 게이트 전극과 연결되는 제5 트랜지스터;를 더 포함하는 유기 발광 표시 장치.

청구항 3

제2항에 있어서, 상기 스위치 회로부는,

상기 기준 전압단과 상기 제3 노드 사이에서 양방향 경로를 제공하는 제6 및 제7 트랜지스터를 포함하는 유기 발광 표시 장치.

청구항 4

제3항에 있어서,

상기 제2, 제5 및 제6 트랜지스터는 보상 기간 중 제1 기간에 턴 온 되고,

상기 제1 및 제7 트랜지스터는 상기 보상 기간 중 상기 제1 기간에 후속되는 제2 기간에 턴 온 되며,

상기 제3 및 제4 트랜지스터는 상기 제2 기간에 후속되는 발광 기간에 턴 온 되는 유기 발광 표시 장치.

청구항 5

제2항에 있어서, 상기 스위치 회로부는,

일 전극이 상기 기준 전압단과 연결되고, 타 전극이 상기 제3 노드와 연결되는 제8 트랜지스터;를 포함하는 유기 발광 표시 장치.

청구항 6

제1항에 있어서, 상기 구동 트랜지스터는,

상기 제1 내지 제3 커패시터에 충전된 전압과 상기 제1 전원단으로부터 상기 제2 노드를 통해 제공되는 전압을 이용하여 산출되는 데이터 전압을 이용하여 상기 유기 발광 소자에 흐르는 구동 전류를 제어하는 유기 발광 표시 장치.

청구항 7

데이터 라인으로 데이터 신호를 제공하는 데이터 구동부;

스캔 라인으로 스캔 신호를 제공하는 스캔 구동부; 및

상기 데이터 라인과 상기 스캔 라인이 교차하는 영역에 위치하는 복수의 화소를 갖는 표시 패널;을 포함하고, 상기 화소는,

상기 데이터 라인을 통해 제공받은 데이터 전압을 제1 커패시터에 충전하고, 스위칭 동작을 통해 상기 충전된 데이터 전압을 제1 노드에 인가하는 데이터 전압 제공부;

일단이 상기 제1 노드에 연결되고, 타단이 제2 노드에 연결되는 제2 커패시터;

상기 제2 노드 및 게이트 전극과 연결되는 제3 노드에 인가되는 전압에 따라 유기 발광 소자에 흐르는 구동 전류를 제어하는 구동 트랜지스터;

상기 제3 노드에 기준 전압을 인가하는 기준 전압 제공부;

일단이 상기 제2 노드에 연결되고, 타단이 상기 제3 노드에 연결되어 상기 기준 전압이 충전되는 제3 커패시터; 및

상기 제1 전원단과 상기 제2 노드 사이의 경로를 도통 또는 차단하는 제1 스위치부; 및

상기 구동 트랜지스터의 타 전극과 상기 유기 발광 소자 사이의 경로를 도통 또는 차단하는 제2 스위치부;를 포함하는 유기 발광 표시 장치.

청구항 8

제7항에 있어서, 상기 데이터 전압 제공부는,

일 전극이 상기 데이터 라인과 연결되고, 게이트 전극이 스캔 라인과 연결되는 스위치 트랜지스터;

일 전극이 상기 스위치 트랜지스터의 타 전극과 연결되고, 타 전극이 상기 제1 노드와 연결되는 제1 트랜지스터; 및

일 전극이 상기 제1 커패시터의 타단과 연결되고, 타 전극이 상기 제1 노드와 연결되는 제2 트랜지스터;를 더 포함하는 유기 발광 표시 장치.

청구항 9

제7항에 있어서, 상기 제1 스위치부는,

일 전극이 상기 제1 전원단에 연결되고, 타 전극이 상기 제2 노드에 연결되는 제3 트랜지스터;를 포함하는 유기 발광 표시 장치.

청구항 10

제7항에 있어서, 상기 제2 스위치부는,

일 전극이 상기 구동 트랜지스터의 타 전극과 연결되고, 타 전극이 상기 유기 발광 소자 사이에 연결되는 제4 트랜지스터; 및

일 전극이 상기 제4 트랜지스터의 일 전극과 연결되고, 타 전극이 게이트 전극과 연결되는 제5 트랜지스터;를 포함하는 유기 발광 표시 장치.

청구항 11

제7항에 있어서, 상기 기준 전압 제공부는,

상기 기준 전압단과 상기 제3 노드 사이에서 양방향 경로를 제공하는 제6 및 제7 트랜지스터;를 포함하는 유기 발광 표시 장치.

청구항 12

제7항에 있어서, 상기 기준 전압 제공부는,

일 전극이 상기 기준 전압단과 연결되고, 타 전극이 상기 제3 노드와 연결되는 제8 트랜지스터;를 포함하는 유기 발광 표시 장치.

청구항 13

제7항에 있어서, 상기 구동 트랜지스터는,

상기 제1 내지 제3 커패시터에 충전된 전압과 상기 제1 전원단으로부터 상기 제2 노드를 통해 제공되는 전압을 이용하여 산출되는 데이터 전압을 이용하여 상기 유기 발광 소자에 흐르는 구동 전류를 제어하는 유기 발광 표시 장치.

청구항 14

제7항에 있어서,

상기 데이터 전압 제공부는 보상 기간 중 제1 기간 동안 상기 제1 노드에 상기 기준 전압을 인가하고, 상기 보상 기간 중 상기 제1 기간에 후속하는 제2 기간 동안 상기 제1 노드에 상기 데이터 전압을 인가하며,

상기 기준 전압 제공부는 상기 제1 및 제2 기간 동안 상기 제3 노드에 상기 기준 전압을 인가하는 유기 발광 표시 장치.

청구항 15

제14항에 있어서,

상기 제1 스위치부는 상기 제1 및 제2 기간에는 상기 제1 전원단과 상기 제2 노드 사이의 경로를 차단시키고, 상기 제2 기간에 후속하는 발광 기간 동안 상기 제1 전원단과 상기 제2 노드 사이의 경로를 도통시키며,

상기 제2 스위치부는 상기 1 및 제2 기간 동안에는 상기 구동 트랜지스터의 타 전극과 상기 유기 발광 소자 사이의 경로를 차단시키고 상기 발광 기간 동안 상기 구동 트랜지스터의 타 전극과 상기 유기 발광 소자 사이의 경로를 도통시키는 유기 발광 표시 장치.

청구항 16

제1 전원단과 제2 전원단 사이에 접속되어 유기 발광 소자에 흐르는 구동 전류를 제어하는 구동 트랜지스터, 데이터 라인과 연결되는 스위치 트랜지스터 및 상기 스위치 트랜지스터와 기준 전압단 사이에 접속되는 제1 커패시터를 갖는 복수의 화소를 포함하는 유기 발광 표시 장치의 구동방법에 있어서,

보상 기간 중 제1 기간에 상기 기준 전압단으로부터 제공받은 기준 전압을 제1 노드 및 상기 구동 트랜지스터의 게이트 전극에 인가하는 단계;

상기 보상 기간 중 제1 기간에 후속하는 제2 기간에 스위칭 동작을 통해 상기 제1 커패시터에 충전된 데이터 전압을 상기 구동 트랜지스터의 일 전극에 인가하는 단계; 및

발광 기간에 상기 제1 전원단에서 제2 전원단 사이의 경로를 도통시켜 상기 데이터 전압을 상기 구동 트랜지스터의 게이트 전극에 인가하는 단계;를 포함하는 유기 발광 표시 장치의 구동방법.

청구항 17

제16항에 있어서, 상기 화소는,

상기 제1 전원단과 상기 제2 노드 사이의 경로를 도통 또는 차단하는 제1 스위치부; 및

상기 구동 트랜지스터의 타 전극과 상기 유기 발광 소자 사이의 경로를 도통 또는 차단하는 제2 스위치부;를 포

함하는 유기 발광 표시 장치의 구동방법.

청구항 18

제17항에 있어서,

상기 제1 및 제2 기간에는, 상기 제1 스위치부가 상기 제1 전원단과 상기 제2 노드 사이의 경로를 차단하며, 상기 제2 스위치부가 상기 구동 트랜지스터의 타 전극과 상기 유기 발광 소자 사이의 경로를 차단하고,

상기 발광 기간에는, 상기 제1 스위치부가 상기 제1 전원단과 상기 제2 노드 사이의 경로를 도통시키며, 상기 제2 스위치부가 상기 구동 트랜지스터의 타 전극과 상기 유기 발광 소자 사이의 경로를 도통시키는 유기 발광 표시 장치의 구동방법.

청구항 19

제16항에 있어서, 상기 복수의 화소는,

일단이 상기 제1 노드와 연결되고, 타단이 상기 구동 트랜지스터의 일 전극과 연결되는 제2 커패시터; 및

일단이 상기 구동 트랜지스터의 일 전극과 연결되고, 타단이 상기 구동 트랜지스터의 타 전극과 연결되는 제3 커패시터;를 더 포함하는 유기 발광 표시 장치의 구동방법.

청구항 20

제19항에 있어서,

상기 데이터 전압은 상기 제1 내지 제3 커패시터에 충전된 전압 및 상기 제1 전원단으로부터 제공받은 구동 전압을 이용하여 산출되며,

상기 구동 트랜지스터는, 상기 데이터 전압에 따라 상기 유기 발광 소자에 흐르는 구동 전류를 제어하는 유기 발광 표시 장치의 구동방법.

발명의 설명

기술 분야

[0001] 본 발명은 유기 발광 표시 장치 및 이의 구동방법에 관한 것이다.

배경 기술

[0002] 차세대 디스플레이로 주목 받고 있는 유기 발광 표시 장치는 전자와 정공의 재결합에 의해 빛을 발생하는 유기 발광 소자(Organic Light Emitting Diode: 이하, OLED)를 이용하여 영상을 표시한다. 이러한 유기 발광 표시 장치는 빠른 응답속도를 가지면서, 휘도 및 시야각이 크고 동시에 낮은 소비 전력으로 구동되는 장점이 있다.

[0003] 유기 발광 표시 장치는 화소를 각각에 포함되는 구동 트랜지스터를 이용하여 OLED로 제공되는 전류량을 제어하며, OLED는 제공된 전류량에 따라 소정의 휘도를 갖는 빛을 생성한다. 다만, 유기 발광 표시 장치는 구동 트랜지스터의 문턱 전압(V_{th}) 편차에 따라 OLED로 제공되는 구동 전류가 상이해질 수 있다. 이에 따라 동일한 데이터 전압을 인가하는 경우라도 OLED에서 동일한 휘도를 형성하지 못할 수 있다.

발명의 내용

해결하려는 과제

[0004] 본 발명이 해결하고자 하는 과제는 소스 팔로워(source follower) 방식을 이용하여 구동 트랜지스터의 문턱 전압(V_{th})을 보상할 수 있는 유기 발광 표시 장치를 제공하고자 하는 것이다.

[0005] 본 발명이 해결하고자 하는 다른 과제는 구동 트랜지스터의 문턱 전압(V_{th})을 보상할 수 있는 화소를 포함하는 유기 발광 표시 장치의 구동방법을 제공하고자 하는 것이다.

[0006] 본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

과제의 해결 수단

- [0007] 상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 유기 발광 표시 장치는, 데이터 라인으로 데이터 신호를 제공하는 데이터 구동부, 스캔 라인으로 스캔 신호를 제공하는 스캔 구동부 및 상기 데이터 라인과 상기 스캔 라인이 교차하는 영역에 위치하는 복수의 화소를 갖는 표시 패널을 포함하고, 상기 화소는, 게이트 전극이 상기 스캔 라인과 연결되고, 일 전극이 상기 데이터 라인과 연결되는 스위치 트랜지스터; 일단이 상기 스위치 트랜지스터의 타 전극과 연결되고, 타단이 기준 전압단과 연결되는 제1 커패시터, 일단이 제1 노드를 통해 상기 스위치 트랜지스터의 일 전극과 연결되고, 타단이 제2 노드와 연결되는 제2 커패시터, 일 전극이 상기 제2 노드를 통해 제1 전원단과 연결되고, 타 전극이 유기 발광 소자와 연결되며, 게이트 전극이 제3 노드를 통해 상기 기준 전압단과 연결되는 구동 트랜지스터 및 일단이 상기 제2 노드와 연결되고, 타단이 상기 제3 노드와 연결되는 제3 커패시터를 포함할 수 있다.
- [0008] 또한, 일 전극이 상기 스위치 트랜지스터의 타 전극과 연결되고 타 전극이 상기 제1 노드와 연결되는 제1 트랜지스터, 일 전극이 상기 기준 전압단과 연결되고 타 전극이 상기 제1 노드와 연결되는 제2 트랜지스터, 상기 기준 전압단과 상기 제3 노드와 사이에 연결되는 스위치 회로부, 일 전극이 상기 제1 전원단과 연결되고, 타 전극이 상기 제2 노드와 연결되는 제3 트랜지스터, 일 전극이 상기 구동 트랜지스터의 타 전극과 연결되고, 타 전극이 상기 유기 발광 소자 사이에 연결되는 제4 트랜지스터 및 일 전극이 상기 제4 트랜지스터의 일 전극과 연결되고, 타 전극이 게이트 전극과 연결되는 제5 트랜지스터를 더 포함할 수 있다.
- [0009] 또한, 상기 스위치 회로부는, 상기 기준 전압단과 상기 제3 노드 사이에서 양방향 경로를 제공하는 제6 및 제7 트랜지스터를 포함할 수 있다.
- [0010] 또한, 상기 제2, 제5 및 제6 트랜지스터는 보상 기간 중 제1 기간에 턴 온 되고, 상기 제1 및 제7 트랜지스터는 상기 보상 기간 중 상기 제1 기간에 후속되는 제2 기간에 턴 온 되며, 상기 제3 및 제4 트랜지스터는 상기 제2 기간에 후속되는 발광 기간에 턴 온 될 수 있다.
- [0011] 또한, 상기 스위치 회로부는, 일 전극이 상기 기준 전압단과 연결되고, 타 전극이 상기 제3 노드와 연결되는 제8 트랜지스터를 포함할 수 있다.
- [0012] 또한, 상기 구동 트랜지스터는, 상기 제1 내지 제3 커패시터에 충전된 전압과 상기 제1 전원단으로부터 상기 제2 노드를 통해 제공되는 전압을 이용하여 산출되는 데이터 전압을 이용하여 상기 유기 발광 소자에 흐르는 구동 전류를 제어할 수 있다.
- [0013] 상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 유기 발광 표시 장치는, 데이터 라인으로 데이터 신호를 제공하는 데이터 구동부, 스캔 라인으로 스캔 신호를 제공하는 스캔 구동부 및 상기 데이터 라인과 상기 스캔 라인이 교차하는 영역에 위치하는 복수의 화소를 갖는 표시 패널을 포함하고, 상기 화소는, 상기 데이터 라인을 통해 제공받은 데이터 전압을 제1 커패시터에 충전하고, 스위칭 동작을 통해 상기 충전된 데이터 전압을 제1 노드에 인가하는 데이터 전압 제공부, 일단이 상기 제1 노드에 연결되고, 타단이 제2 노드에 연결되는 제2 커패시터, 상기 제2 노드 및 게이트 전극과 연결되는 제3 노드에 인가되는 전압에 따라 유기 발광 소자에 흐르는 구동 전류를 제어하는 구동 트랜지스터, 상기 제3 노드에 기준 전압을 인가하는 기준 전압 제공부, 일단이 상기 제2 노드에 연결되고, 타단이 상기 제3 노드에 연결되어 상기 기준 전압이 충전되는 제3 커패시터 및 상기 제1 전원단과 상기 제2 노드 사이의 경로를 도통 또는 차단하는 제1 스위치부 및 상기 구동 트랜지스터의 타 전극과 상기 유기 발광 소자 사이의 경로를 도통 또는 차단하는 제2 스위치부를 포함할 수 있다.
- [0014] 또한, 상기 데이터 전압 제공부는, 일 전극이 상기 데이터 라인과 연결되고, 게이트 전극이 스캔 라인과 연결되는 스위치 트랜지스터, 일 전극이 상기 스위치 트랜지스터의 타 전극과 연결되고, 타 전극이 상기 제1 노드와 연결되는 제1 트랜지스터 및 일 전극이 상기 제1 커패시터의 타단과 연결되고, 타 전극이 상기 제1 노드와 연결되는 제2 트랜지스터를 더 포함할 수 있다.
- [0015] 상기 제1 스위치부는, 일 전극이 상기 제1 전원단에 연결되고, 타 전극이 상기 제2 노드에 연결되는 제3 트랜지스터를 포함할 수 있다.
- [0016] 또한, 상기 제2 스위치부는, 일 전극이 상기 구동 트랜지스터의 타 전극과 연결되고, 타 전극이 상기 유기 발광 소자 사이에 연결되는 제4 트랜지스터 및 일 전극이 상기 제4 트랜지스터의 일 전극과 연결되고, 타 전극이 게이트 전극과 연결되는 제5 트랜지스터를 포함할 수 있다.
- [0017] 또한, 상기 기준 전압 제공부는, 상기 기준 전압단과 상기 제3 노드 사이에서 양방향 경로를 제공하는 제6 및

제7 트랜지스터를 포함할 수 있다.

- [0018] 또한, 상기 기준 전압 제공부는, 일 전극이 상기 기준 전압단과 연결되고, 타 전극이 상기 제3 노드와 연결되는 제8 트랜지스터를 포함할 수 있다.
- [0019] 또한, 상기 구동 트랜지스터는, 상기 제1 내지 제3 커패시터에 충전된 전압과 상기 제1 전원단으로부터 상기 제2 노드를 통해 제공되는 전압을 이용하여 산출되는 데이터 전압을 이용하여 상기 유기 발광 소자에 흐르는 구동 전류를 제어할 수 있다.
- [0020] 또한, 상기 데이터 전압 제공부는 보상 기간 중 제1 기간 동안 상기 제1 노드에 상기 기준 전압을 인가하고, 상기 보상 기간 중 상기 제1 기간에 후속하는 제2 기간 동안 상기 제1 노드에 상기 데이터 전압을 인가하며, 상기 기준 전압 제공부는 상기 제1 및 제2 기간 동안 상기 제3 노드에 상기 기준 전압을 인가할 수 있다.
- [0021] 또한, 상기 제1 스위치부는 상기 제1 및 제2 기간에는 상기 제1 전원단과 상기 제2 노드 사이의 경로를 차단시키고, 상기 제2 기간에 후속하는 발광 기간 동안 상기 제1 전원단과 상기 제2 노드 사이의 경로를 도통시키며, 상기 제2 스위치부는 상기 제1 및 제2 기간 동안에는 상기 구동 트랜지스터의 타 전극과 상기 유기 발광 소자 사이의 경로를 차단시키고 상기 발광 기간 동안 상기 구동 트랜지스터의 타 전극과 상기 유기 발광 소자 사이의 경로를 도통시킬 수 있다.
- [0022] 상기 다른 과제를 해결하기 위한 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 구동방법은, 제1 전원단과 제2 전원단 사이에 접속되어 유기 발광 소자에 흐르는 구동 전류를 제어하는 구동 트랜지스터, 데이터 라인과 연결되는 스위치 트랜지스터 및 상기 스위치 트랜지스터와 기준 전압단 사이에 접속되는 제1 커패시터를 갖는 복수의 화소를 포함하는 유기 발광 표시 장치의 구동방법에 있어서, 보상 기간 중 제1 기간에 상기 기준 전압단으로부터 제공받은 기준 전압을 제1 노드 및 상기 구동 트랜지스터의 게이트 전극에 인가하는 단계, 상기 보상 기간 중 제1 기간에 후속하는 제2 기간에 스위칭 동작을 통해 상기 제1 커패시터에 충전된 데이터 전압을 상기 구동 트랜지스터의 일 전극에 인가하는 단계 및 발광 기간에 상기 제1 전원단에서 제2 전원단 사이의 경로를 도통시켜 상기 데이터 전압을 상기 구동 트랜지스터의 게이트 전극에 인가하는 단계를 포함할 수 있다.
- [0023] 또한, 상기 화소는, 상기 제1 전원단과 상기 제2 노드 사이의 경로를 도통 또는 차단하는 제1 스위치부 및 상기 구동 트랜지스터의 타 전극과 상기 유기 발광 소자 사이의 경로를 도통 또는 차단하는 제2 스위치부를 포함할 수 있다.
- [0024] 또한, 상기 제1 및 제2 기간에는, 상기 제1 스위치부가 상기 제1 전원단과 상기 제2 노드 사이의 경로를 차단하며, 상기 제2 스위치부가 상기 구동 트랜지스터의 타 전극과 상기 유기 발광 소자 사이의 경로를 차단하고, 상기 발광 기간에는, 상기 제1 스위치부가 상기 제1 전원단과 상기 제2 노드 사이의 경로를 도통시키며, 상기 제2 스위치부가 상기 구동 트랜지스터의 타 전극과 상기 유기 발광 소자 사이의 경로를 도통시킬 수 있다.
- [0025] 또한, 상기 복수의 화소는, 일단이 상기 제1 노드와 연결되고, 타단이 상기 구동 트랜지스터의 일 전극과 연결되는 제2 커패시터 및 일단이 상기 구동 트랜지스터의 일 전극과 연결되고, 타단이 상기 구동 트랜지스터의 타 전극과 연결되는 제3 커패시터를 더 포함할 수 있다.
- [0026] 또한, 상기 데이터 전압은 상기 제1 내지 제3 커패시터에 충전된 전압 및 상기 제1 전원단으로부터 제공받은 구동 전압을 이용하여 산출되며, 상기 구동 트랜지스터는, 상기 데이터 전압에 따라 상기 유기 발광 소자에 흐르는 구동 전류를 제어할 수 있다.
- [0027] 기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

발명의 효과

- [0028] 본 발명의 실시예들에 의하면 적어도 다음과 같은 효과가 있다.
- [0029] 즉, 소스 팔로워(source follow) 방식을 이용하여 구동 트랜지스터의 문턱 전압(V_{th})을 보상함으로써 LRU(Long Range Uniformity)에 영향을 주는 것을 방지할 수 있다.
- [0030] 또한, 구동 트랜지스터(MD)의 문턱 전압(V_{th})과 구동 전압($ELVDD$)이 화소들마다 상이한 경우라도 구동 트랜지스터의 문턱 전압(V_{th}) 보상을 통해 화소들 간 휘도의 불균일성을 해소할 수 있다.
- [0031] 본 발명의 실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.

도면의 간단한 설명

- [0032] 도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치를 나타낸 블록도이다.
- 도 2는 도 1에 도시한 유기 발광 표시 장치의 구성 중 화소의 일 실시예를 나타낸 회로도이다.
- 도 3은 도 2에 도시한 화소를 포함하는 유기 발광 표시 장치의 구동방법을 나타낸 타이밍도이다.
- 도 4는 보상 기간 중 제1 기간에서의 도 2에 도시된 화소를 나타낸 회로도이다.
- 도 5는 보상 기간 중 제2 기간에서의 도 2에 도시된 화소를 나타낸 회로도이다.
- 도 6는 발광기간에서의 도 2에 도시된 화소를 나타낸 회로도이다.
- 도 7은 본 발명의 일 실시예에 따른 유기 발광 표시 장치에서 제1 기간에서 제2 노드에 인가되는 전압을 나타낸 시뮬레이션 그래프이다.
- 도 8은 도 1에 도시한 유기 발광 표시 장치의 구성 중 화소의 다른 실시예를 나타낸 회로도이다.
- 도 9는 도 8에 도시한 화소를 포함하는 유기 발광 표시 장치의 구동방법을 나타낸 타이밍도이다.
- 도 10은 도 1에 도시한 유기 발광 표시 장치의 구성 중 화소의 또 다른 실시예를 나타낸 회로도이다.

발명을 실시하기 위한 구체적인 내용

- [0033] 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
- [0034] 제1, 제2 등이 다양한 구성요소들을 서술하기 위해 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이며, 단지 하나의 구성요소를 다른 구성요소와 구별하기 위해 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수 있음은 물론이다.
- [0035] 이하, 첨부된 도면을 참조로 하여 본 발명의 실시예들에 대해 설명한다.
- [0036] 도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치를 나타낸 블록도이다.
- [0037] 도 1을 참조하면, 본 발명에 따른 유기 발광 표시 장치는 표시 패널(110), 타이밍 제어부(120), 데이터 구동부(130), 스캔 구동부(140) 및 전원 제공부(150)를 포함할 수 있다.
- [0038] 표시 패널(110)은 화상의 영역일 수 있다. 표시 패널(110)은 복수의 데이터 라인(D1 내지 Dm, 단, m은 1보다 큰 자연수) 및 복수의 데이터 라인(D1 내지 Dm)과 교차되는 복수의 스캔 라인(S1 내지 Sn, 단, n은 1보다 큰 자연수)을 포함할 수 있다. 또한, 표시 패널(110)은 복수의 데이터 라인(D1 내지 Dm)과 복수의 스캔 라인(S1 내지 Sn)이 교차되는 영역에 배치되는 복수의 화소(PX)를 포함할 수 있다. 하나의 기판 상에서 복수의 데이터 라인(D1 내지 Dm), 복수의 스캔 라인(S1 내지 Sn) 및 복수의 화소(PX)가 배치될 수 있으며, 각 라인들은 서로 절연되어 배치될 수 있다. 복수의 데이터 라인(D1 내지 Dm)은 제1 방향(d1)을 따라 연장될 수 있으며, 복수의 스캔 라인(S1 내지 Sn)은 제1 방향(d1)과 교차되는 제2 방향(d2)을 따라 연장될 수 있다. 도 1을 참조할 때, 제1 방향(d1)은 열 방향일 수 있으며 제2 방향(d2)은 행 방향일 수 있다.
- [0039] 복수의 화소(PX)는 매트릭스 형상으로 배치될 수 있다. 각 화소(PX)는 복수의 데이터 라인(D1 내지 Dm) 중 하나 및 복수의 스캔 라인(S1 내지 Sn) 중 하나와 각각 연결될 수 있다. 복수의 화소(PX)는 연결된 스캔 라인(S1 내지 Sn)으로부터 제공받은 스캔 신호를 제공받을 수 있으며, 데이터 라인(D1 내지 Dn)로부터 데이터 신호를 제공받을 수 있다. 한편, 각 화소(PX)는 제1 전원 라인을 통해 제1 전원단(ELVDD)과 연결될 수 있으며, 제2 전원 라인을 통해 제2 전원단(EVLSS)과 연결될 수 있다. 이때, 각 화소(PX)는 데이터 라인(D1 내지 Dn)으로부터 제공받은 데이터 신호에 대응하여 제1 전원단(ELVDD)에서 제2 전원단(EVLSS)으로 흐르는 전류량을 제어할 수 있다.
- [0040] 타이밍 제어부(120)는 외부 시스템으로부터 제어 신호(CS) 및 영상 신호(R, G, B)를 수신할 수 있다. 제어 신호(CS)는 수직 동기 신호(Vsync) 및 수평 동기 신호(Hsync) 등을 포함할 수 있다. 영상 신호(R, G, B)는 복수의 화소(PX)의 휘도 정보를 포함하고 있다. 휘도는 1024, 256 또는 64개의 계조(gray)를 가질 수 있다. 타이밍 제

어부(120)는 수직 동기 신호(Vsync)에 따라 프레임 단위로 영상 신호(R, G, B)를 구분하고, 수평 동기 신호(Hsync)에 따라 스캔 라인 단위로 영상 신호(R, G, B)를 구분하여 영상 데이터(DATA)를 생성할 수 있다. 타이밍 제어부(120)는 제어 신호(CS) 및 영상 신호(R, G, B)에 따라 데이터 구동부(130), 스캔 구동부(140) 및 전원 제공부(150)에 각각 제어 신호(CONT1, CONT2, CONT3)를 제공할 수 있다. 타이밍 제어부(120)는 영상 데이터(DATA)를 제어 신호(CONT1)와 함께 데이터 구동부(130)로 제공할 수 있으며, 데이터 구동부(130)는 제어 신호에 따라 입력된 영상 데이터 (DATA1)를 샘플링 및 홀딩하고 아날로그 전압으로 변경하여 복수의 데이터 신호를 생성할 수 있다. 이후, 데이터 구동부(130)는 복수의 데이터 라인(D1 내지 Dm)으로 복수의 데이터 신호를 제공할 수 있다.

[0041] 데이터 구동부(130)는 표시 패널(110)과 복수의 데이터 라인(D1 내지 Dm)을 통해 연결될 수 있다. 데이터 구동부(130)는 타이밍 제어부(120)의 제어에 따라 데이터 라인(D1 내지 Dm)을 통해 데이터 신호를 제공할 수 있으며, 보다 상세하게는 스캔 신호에 따라 선택된 화소(PX)에 데이터 신호를 공급할 수 있다. 표시 패널(110)의 각 화소(PX)는 로우 레벨의 스캔 신호(S1 내지 Sn)에 의해 턴 온 될 수 있으며, 데이터 구동부(130)로부터 제공받은 데이터 신호에 대응하여 빛을 발광함으로써 영상 이미지를 표시할 수 있다.

[0042] 스캔 구동부(140)는 표시 패널(110)과 복수의 스캔 라인(S1 내지 Sn)을 통해 연결될 수 있다. 스캔 구동부(140)는 타이밍 제어부(120)로부터 제공받은 구동 제어 신호(CONT2)에 따라, 스캔 라인(S1 내지 Sn)에 복수의 스캔 신호를 순차적으로 인가할 수 있다.

[0043] 전원 제공부(150)는 타이밍 제어부(120)로부터 제공받은 제3 제어 신호(CONT3)에 따라 제1 전원(ELVDD) 및 제2 전원(ELVSS)의 레벨을 결정하여 복수의 화소(PX)에 연결된 복수의 전원 라인에 공급할 수 있다. 제1 및 제2 전원(ELVDD, ELVSS)은 각 화소(PX)에 구동 전류를 제공할 수 있다. 전원 제공부(150)는 각 화소와 연결된 전원 라인을 통해 기준 전압(Vref)을 제공할 수 있다. 또한, 전원 제공부(150)는 제1 제어 신호(GC)를 공급하는 전원 라인, 제2 제어 신호(GW)를 공급하는 전원 라인 및 제3 제어 신호(GE)를 공급하는 전원 라인을 통해 각 화소(PX)에 제1 내지 제3 제어 신호(GC, GW, GE)를 제공할 수 있다. 다만, 본 명세서에서는 각 화소(PX)에 제1 내지 제3 제어 신호(GC, GW, GE)를 제공하는 주체를 전원 제공부(150)로 예를 들어 설명하였으나, 이에 한정되는 것은 아니며 별도의 집적 회로(IC)를 통해 각 화소(PX)에 제1 내지 제3 제어 신호(GC, GW, GE)를 제공할 수도 있다.

[0044] 도 2는 도 1에 도시한 유기 발광 표시 장치의 구성 중 화소(PX)의 일 실시예를 나타낸 회로도이다. 이때, 도 2에 도시한 화소(PX)는 제i 스캔라인과 제j 데이터 라인에 연결되는 화소를 예시적으로 나타낸 회로도이며, 이하 제i 스캔라인과 제j 데이터 라인에 연결되는 화소의 식별번호를 10으로 하여 설명하기로 한다.

[0045] 도 2를 참조하면, 본 발명에 따른 화소(10)는 스위치 트랜지스터(MS), 구동 트랜지스터(MD), 유기 발광 소자(OLED) 및 제1 내지 제3 커패시터(C1 내지 C3)를 포함할 수 있다. 또한, 화소(10)는 제1 내지 제5 트랜지스터(T1 내지 T5)를 더 포함할 수 있으며, 제6 및 제7 트랜지스터(T6 및 T7)를 갖는 스위치부를 더 포함할 수 있다.

[0046] 스위치 트랜지스터(MS)는 스캔 라인에 연결되어 스캔 신호(Si)를 제공받는 게이트 전극, 데이터 라인에 연결되어 데이터 신호(Dj)를 제공받는 일 전극 및 제1 커패시터(C1)의 일단과 연결되는 타 전극을 포함할 수 있다. 스위치 트랜지스터(MS)는 스캔 라인을 통해 게이트 전극으로 제공되는 스캔 신호(Si)에 의해 턴 온 되어 데이터 라인을 통해 인가되는 데이터 전압(Dj)을 제1 커패시터(C1)에 전달할 수 있다.

[0047] 구동 트랜지스터(MD)는 제3 노드(N3)와 연결되는 게이트 전극, 제2 노드(N2)와 연결되는 일 전극 및 유기 발광 소자(OLED)를 통해 제2 전원단(ELVSS)과 연결되는 타 전극을 포함할 수 있다. 구동 트랜지스터(MD)는 제2 노드(N2)에 인가되는 전압에 따라 제1 전원단(ELVDD)으로부터 유기 발광 소자(OLED)에 공급되는 구동 전류를 제어할 수 있다. 유기 발광 소자(OLED)는 제4 트랜지스터(T4)의 타 전극과 연결되는 애노드 전극, 제2 전원단(ELVSS)과 연결되는 캐소드 전극 및 유기 발광층을 포함할 수 있다. 유기 발광층은 기본색(primary color) 중 하나의 빛을 낼 수 있으며 기본색은 적색, 녹색 또는 청색의 삼원색일 수 있다. 이들 삼원색의 공간적 합 또는 시간적 합으로 원하는 색상이 표시될 수 있다. 유기 발광층은 각 색에 해당하는 저분자 유기물 또는 고분자 유기물을 포함할 수 있다. 유기 발광층에 흐르는 전류량에 따라 각 색에 해당하는 유기물은 발광하여 빛을 발산할 수 있다.

[0048] 제1 커패시터(C1)는 스위치 트랜지스터(MS)의 타 전극과 연결되는 일단과, 기준 전압단(Vref)과 연결되는 타단을 포함할 수 있다. 데이터 라인(Dj)을 통해 제공된 데이터 전압은 스위치 트랜지스터(MS)의 스위칭 동작을 통해 제1 커패시터(C1)에 충전될 수 있다. 제2 커패시터(C2)는 제1 노드(N1)와 연결되는 일단과, 제2 노드(N2)와 연결되는 타단을 포함할 수 있다. 제2 커패시터(C2)에는 구동 트랜지스터(MD)의 문턱 전압(Vth)이 충전될 수 있다.

다. 제3 커패시터(C3)는 제2 노드(N2)와 연결되는 일단과, 제3 노드(N3)와 연결되는 타단을 포함할 수 있다.

[0049] 제1 트랜지스터(T1)는 제2 제어 신호(GW)를 제공받는 게이트 전극, 스위치 트랜지스터(MS)의 타 전극과 연결되는 일 전극 및 제1 노드(N1)와 연결되는 타 전극을 포함할 수 있다. 제2 트랜지스터(T2)는 제1 제어 신호(GC)를 제공받는 게이트 전극, 기준 전압단(Vref)과 연결되는 일 전극 및 제1 노드(N1)와 연결되는 타 전극을 포함할 수 있다. 제3 트랜지스터(T3)는 제3 제어 신호(GE)를 제공받는 게이트 전극, 제1 전원단(ELVDD)과 연결되는 일 전극 및 제2 노드(N2)와 연결되는 타 전극을 포함할 수 있다. 제4 트랜지스터(T4)는 제3 제어 신호(GE)를 제공받는 게이트 전극, 구동 트랜지스터(MD)의 타 전극과 연결되는 일 전극 및 유기 발광 소자(OLED)와 연결되는 타 전극을 포함할 수 있다. 제5 트랜지스터(T5)는 제1 제어 신호(GC)를 제공받는 게이트 전극, 구동 트랜지스터(MD)의 타 전극과 연결되는 일 전극 및 게이트 전극과 연결되는 타 전극을 포함할 수 있다. 스위치부는 일 실시예로 기준 전압단(Vref)과 제3 노드(N3) 사이에서 양방향 경로를 제공하는 제6 및 제7 트랜지스터(T6, T7)를 포함할 수 있다. 제6 트랜지스터(T6)는 제1 제어 신호(GC)를 제공받는 게이트 전극을 포함할 수 있으며, 제7 트랜지스터(T7)는 제2 제어 신호(GW)를 제공받는 게이트 전극을 포함할 수 있다. 또한, 스위치부는 다른 실시예로 제8 트랜지스터(T8)를 포함할 수 있으며 이에 관해서는 도 7을 참조하여 후술하기로 한다. 한편, 제1 내지 제8 트랜지스터(T1 내지 T8)는 일 실시예로 p-채널 전계 효과 트랜지스터일 수 있으며, 이에 따라 제1 내지 제8 트랜지스터(T1 내지 T8)는 하이 레벨의 제어 신호에 의해 턴 오프 될 수 있으며 로우 레벨의 제어 신호에 의해 턴 온 될 수 있다. 제2, 제5 및 제6 트랜지스터(T2, T5, T6)의 게이트 전극에는 제1 제어 신호(GC)가 인가될 수 있으며, 제1 및 제7 트랜지스터(T1, T7)의 게이트 전극에는 제2 제어 신호(GW)가 인가될 수 있다. 또한, 제3 및 제4 트랜지스터(T3, T4)의 게이트 전극에는 제3 제어 신호(GE)가 인가될 수 있다. 제1 내지 제7 트랜지스터(T1 내지 T7)는 각각 로우 레벨의 제어 신호가 게이트 전극에 인가되는 경우 턴 온 될 수 있다.

[0050] 제1 전원단(ELVDD)으로부터 제공되는 전압은 하이 레벨일 수 있으며, 제2 전원단(ELVSS)으로부터 제공되는 전압은 로우 레벨일 수 있다. 제1 및 제2 전원단(ELVDD, ELVSS)은 화소(10)의 동작에 필요한 구동 전압을 제공할 수 있다. 이하, 제1 전원단(ELVDD)으로부터 제공되는 전압은 ELVDD로, 제2 전원단(ELVSS)으로부터 제공되는 전압은 ELVSS로 나타내기로 한다. 또한, 기준 전압단(Vref)으로부터 제공되는 기준 전압을 Vref로 나타내기로 한다.

[0051] 도 3은 도 2에 도시한 화소(10)를 포함하는 유기 발광 표시 장치의 구동방법을 나타낸 타이밍도이다. 도 4는 보상 기간(P) 중 제1 기간(P1)에서의 도 2에 도시된 화소(10)를 나타낸 회로도이다. 도 5는 보상 기간(P) 중 제2 기간(P2)에서의 도 2에 도시된 화소(10)를 나타낸 회로도이다. 도 6은 발광기간(E)에서의 도 2에 도시된 화소(10)를 나타낸 회로도이다.

[0052] 도면에는 도시하지 않았으나, 한 프레임 동안 제1 전원단(ELVDD)으로부터 제공되는 제1 전원(ELVDD)의 전압 레벨은 하이 레벨을 유지하고, 제2 전원단(ELVSS)으로부터 제공되는 제2 전원(ELVSS)의 전압 레벨은 로우 레벨을 유지할 수 있다.

[0053] 표시 패널(110)에 하나의 영상이 표시되는 한 프레임 기간은 보상 기간(P) 및 발광 기간(E)을 포함할 수 있다. 보상 기간(P)은 화소(PX)의 구동 전압을 초기화하는 기간인 제1 기간(P1)과, 구동 트랜지스터(MD)의 문턱 전압(V_{th})을 보상하는 기간인 제2 기간(P2)을 포함할 수 있다. 발광 기간(E)은 화소(PX)에 데이터가 기입되고 기입된 데이터에 대응하여 발광하는 기간일 수 있다. 전원 제공부(150)는 제1 기간(P1)의 경우 로우 레벨의 제1 제어 신호(GC)와 하이 레벨의 제2 및 제3 제어 신호(GW, GE)를 각 화소(PX)로 제공할 수 있다. 전원 제공부(150)는 제2 기간(P2)의 경우 로우 레벨의 제2 제어 신호(GW)와 하이 레벨의 제1 및 제3 제어 신호(GC, GE)를 각 화소(PX)로 제공할 수 있다. 또한, 전원 제공부(150)는 발광 기간(E)의 경우 로우 레벨의 제3 제어 신호(GE)와 하이 레벨의 제1 및 제2 제어 신호(GC, GW)를 각 화소(PX)로 제공할 수 있다. 이후, 로우 레벨의 스캔 신호(Si)가 순차적으로 화소(PX)의 스위치 트랜지스터(MS)에 인가되어, 스위치 트랜지스터(MS)가 턴 온 될 수 있다. 스캔 신호를 제공받는 화소(PX)는 스캔 신호(Si)에 대응하여 데이터 라인으로부터 제공받은 데이터 전압(Dj)을 제1 커패시터(C1)에 충전될 수 있다. 제1 커패시터(C1)에 충전된 데이터 전압(Dj)은 다음 프레임의 발광 기간(E)에 사용될 수 있다.

[0054] 따라서, 도 3 내지 도 6에는 현재 프레임의 데이터가 발광 기간(E)에 화소(10)에 기입되고 직전 프레임의 데이터에 따라 발광하는 화소(10) 구조를 나타낸 회로도일 수 있다. 한편, 보상 기간(P)의 일 예로는 전원이 턴 온 또는 턴 오프 되는 대기 시간 동안에 활성화되는 구간일 수 있다. 다만, 보상 기간(P)은 이에 한정되는 것은 아니며 일정한 주기를 가지거나 또는 사용자의 설정에 따라 활성화될 수도 있다.

[0055] 도 3 및 도 4를 참조하면, 먼저 보상 기간(P) 중 초기화 기간인 제1 기간(P1)에는 기준 전압단(Vref)으로부터 제공받은 기준 전압(Vref)을 제1 노드(N1) 및 구동 트랜지스터(MD)의 게이트 전극에 인가할 수 있다(S100). 보

다 상세히 설명하면, 제2, 제5 및 제6 트랜지스터(T2, T5, T6)의 게이트 전극 각각에 로우 레벨의 제1 제어 신호(GC)가 인가될 수 있다. 이때, 나머지 트랜지스터의 게이트 전극은 모두 하이 레벨을 갖는 제어 신호(GW, GE) 및 스캔 신호(Si)가 인가될 수 있다. 이에 따라, 제2, 제5 및 제6 트랜지스터(T2, T5, T6)는 로우 레벨의 제1 제어 신호(GC)에 따라 턴 온 될 수 있으며, 나머지 트랜지스터는 하이 레벨의 제2, 제3(GW, GE) 제어 신호 및 스캔 신호(Si)에 따라 턴 오프 되거나 턴 오프 상태를 유지할 수 있다. 제1 노드(N1)에는 턴 온 된 제2 트랜지스터(T2)를 통하여 기준 전압단(Vref)으로부터 제공받은 기준 전압(Vref)이 인가될 수 있다. 제2 노드(N2)는 제1 노드(N1)에 인가된 전압 및 제2 커패시터(C2)에 인가된 전압에 따라 기준 전압(Vref) 및 구동 트랜지스터(MD)의 문턱 전압(Vth)의 합이 인가될 수 있다. 제3 노드(N3)는 턴 온 된 제6 트랜지스터(T6)를 통해 기준 전압단(Vref) 으로부터 제공받은 기준 전압(Vref)이 인가될 수 있다. 제2 기간(P2) 중에 제1 내지 제3 노드(N1 내지 N3)에 인가되는 전압은 아래의 [수학식 1]로 표현할 수 있다.

[수학식 1]

$$N1 = Vref$$

$$N2 = Vref + Vth$$

$$N3 = Vref$$

다음으로, 보상 기간(P) 중 제2 기간(P2)에 스위칭 동작을 통해 제1 커패시터(C1)에 충전된 데이터 전압(Vdata)을 구동 트랜지스터(MD)의 일 전극에 인가할 수 있다(S200). 도 3 및 도 5를 참조하여 보다 상세히 설명하면, 보상 기간(P) 중 문턱 전압(Vth)을 보상하는 기간인 제2 기간(P2)에는, 제1 및 제7 트랜지스터(T1, T7)의 게이트 전극 각각에 로우 레벨의 제2 제어 신호(GW)가 인가될 수 있다. 나머지 트랜지스터는 하이 레벨의 제1, 제3(GC, GE) 제어 신호 및 스캔 신호(Si)가 인가될 수 있다. 이에 따라, 제1 및 제7 트랜지스터(T1, T7)는 로우 레벨의 제2 제어 신호(GW)에 따라 턴 온 될 수 있으며, 나머지 트랜지스터는 하이 레벨의 제1, 제3(GC, GE) 및 스캔 신호(Si)에 따라 턴 오프 되거나 턴 오프 상태를 유지할 수 있다. 제1 노드(N1)에는 제1 트랜지스터(T1)가 턴 온 됨에 따라 발생하는 커패시터 공유(capacitor sharing)에 의해, 제1 커패시터(C1)에 저장된 데이터 전압이 인가될 수 있다. 이때, 제1 노드(N1)에 인가된 데이터 전압을 Vdata'로 표현하기로 한다. 제2 노드(N2)에는 제1 노드(N1)에 데이터 전압(Vdata')이 인가됨에 따라 발생하는 전압 변화로 인한 커플링(coupling)에 의해 제2 및 제3 커패시터(C2, C3)의 비율에 대응되는 데이터 전압이 인가될 수 있다. 이때, 제2 노드(N2)에 인가된 데이터 전압을 Vdata"로 표현하기로 한다. 제3 노드(N3)는 턴 온 된 제7 트랜지스터(T7)를 통해 기준 전압단(Vref) 으로부터 제공받은 기준 전압(Vref)이 인가될 수 있다. 제2 기간(P2) 중에 제1 내지 제3 노드(N1 내지 N3)에 인가되는 전압은 아래의 [수학식 2]로 표현할 수 있다.

[수학식 2]

$$N1 = Vref$$

$$N2 = Vref + Vth + Vdata"$$

$$N3 = Vref$$

다음으로, 발광 기간(E)에 제1 전원단(ELVDD)에서 제2 전원단(ELVSS) 사이의 경로를 도통시켜 데이터 전압(Vdata)을 구동 트랜지스터(MD)의 게이트 전극에 인가할 수 있다(S300). 도 3 및 도 6을 참조하여 보다 상세히 설명하면 발광 기간(E)에는, 제3 및 제4 트랜지스터(T3, T4)의 게이트 전극 각각에 로우 레벨의 제3 제어 신호(GE)가 인가될 수 있다. 이후, 로우 레벨의 스캔 신호(Si)가 스위치 트랜지스터(MS)에 인가될 수 있다. 나머지 트랜지스터는 하이 레벨의 제1, 제2(GC, GW) 제어 신호가 인가될 수 있다. 이에 따라, 제3 및 제4 트랜지스터(T3, T4)는 로우 레벨의 제3 제어 신호(GE)에 따라 턴 온 될 수 있으며, 스위치 트랜지스터(MS)는 제3 및 제4 트랜지스터(T3, T4)가 턴 온 된 이후에 스캔 신호(Si)를 제공받아 턴 온 될 수 있다. 나머지 트랜지스터는 하이 레벨의 제1, 제2(GC, GW) 제어 신호 및 스캔 신호(Si)에 따라 턴 오프 되거나 턴 오프 상태를 유지할 수 있다. 제2 노드(N2)는 제3 및 제4 트랜지스터(T3, T4)가 턴 온 됨에 따라 제1 전원단(ELVDD)로부터 구동 전압이 인가될 수 있다. 이때, 제3 노드(N3)에는 제2 노드(N2)에 인가된 구동 트랜지스터(MD)의 문턱 전압(Vth), 기준 전압(Vref) 및 데이터 전압(Vdata")이 반영되어 결정되는 제1 데이터 전압(Vdata1)이 인가될 수 있다.

발광 기간(E) 중에 제2 및 제3 노드(N2 및 N3)에 인가되는 전압은 아래의 [수학식 3]으로 표현할 수 있다.

[수학식 3]

- [0068] N2 = ELVDD(제1 전원단(ELVDD)으로부터 제공된 구동 전압)
- [0069] $N3 = V_{ref} + ELVDD - (V_{ref} + V_{th} + V_{data})$
- [0070] $= ELVDD - V_{th} - V_{data}$
- [0071] 따라서, 제2 노드(N2)에 ELVDD(제1 전원단(ELVDD)으로부터 제공된 구동 전압)가 인가되고 제3 노드에 제1 데이터 전압(V_{data1} , $ELVDD - V_{th} - V_{data}$)이 인가됨에 따라 유기 발광 소자(OLED)에 흐르는 구동 전류(I)는 아래의 [수학식 4]로 표현할 수 있다.
- [0072] [수학식 4]
- [0073] $V_{sg}(N2-N1) = V_{data} + V_{th}$
- [0074] $I_d = K_p(V_{sg} - |V_{th}|)^2 = K_p(V_{data})^2$
- [0075] [수학식 4]에서 I_d 는 제1 전원단(ELVDD)에서 제2 전원단(ELVSS)으로 흐르는 구동 전류를 나타내며, K_p 는 이동도, 기생용량 및 채널 크기 등에 따라 결정되는 상수를 말하며, V_{sg} 는 구동 트랜지스터(MD)의 소스-게이트 간 전압을 나타낸다. 유기 발광 소자(OELD)는 구동 전류(I_d)에 대응되는 밝기로 발광할 수 있다. [수학식 4]의 경우, 구동 트랜지스터(MD)의 문턱 전압(V_{th})이 소거됨에 따라 본 발명에 따른 화소(10)는 구동 트랜지스터(MD)의 문턱 전압(V_{th})의 편차에 의한 영향이 적은 구동 전류(I_d)에 대응하는 밝기로 발광할 수 있다. 즉, [수학식 4]를 참조할 때, 구동 전류(I_d)는 사용자가 컨트롤할 수 있는 데이터 전압(V_{data})과 기준전압(V_{ref})에 의존하며, 구동 트랜지스터(MD)의 문턱 전압(V_{th})과 구동 트랜지스터(MD)의 일 전극에 인가되는 구동 전압(ELVDD)과는 무관하게 된다. 이에 따라, 구동 트랜지스터(MD)의 문턱 전압(V_{th})과 구동 전압(ELVDD)이 화소들마다 상이해지는 경우라도 사용자 컨트롤이 가능한 데이터 전압(V_{data}) 및 기준전압(V_{ref})을 통해 화소들 간 휘도의 불균일성을 해소할 수 있다. 이후, 로우 레벨의 스캔 신호(S_i)가 스위치 트랜지스터(MS)에 인가되어, 스위치 트랜지스터(MS)가 턴 온 될 수 있다. 스위치 트랜지스터(MS)는 스캔 신호(S_i)에 대응하여 데이터 라인으로부터 제공받은 데이터 전압(D_j)을 제1 커패시터($C1$)에 충전될 수 있다. 제1 커패시터($C1$)에 충전된 데이터 전압(D_j)은 다음 프레임의 발광 기간(E)에 사용될 수 있다.
- [0076] 도 7은 본 발명의 일 실시예에 따른 보상 기간 중 제1 기간($P1$)에서의 제2 노드($N2$)에 인가되는 전압을 나타낸 시뮬레이션 그래프이다. 한편, 도 7의 경우 제1 제어 신호(GC)가 로우 레벨인 제1 기간($P1$)의 경우에서 제2 노드($N2$)에 인가되는 전압을 V_s 라고 정의한다. 도 4 및 도 7을 참조할 때, 제2 노드($N2$)에 인가되는 전압(V_s)는 V_{ref} (기준 전압) + V_{th} (구동 트랜지스터(MD)의 문턱 전압)인 것을 알 수 있다.
- [0077] 도 8은 도 1에 도시한 유기 발광 표시 장치의 구성 중 화소(10)의 다른 실시예를 나타낸 회로도이다. 도 9는 도 8에 도시한 화소(10)를 포함하는 유기 발광 표시 장치의 구동방법을 나타낸 타이밍도이다. 이때, 도 2 내지 도 6에서 설명한 내용과 중복되는 구성에 대해서는 설명을 생략하기로 한다.
- [0078] 도 8 및 도 9를 참조하면, 본 발명의 다른 실시예에 따른 화소(10)는 제8 트랜지스터($T8$)를 갖는 스위치부를 포함할 수 있다. 제8 트랜지스터($T8$)는 제4 제어 신호(GR)가 인가되는 게이트 전극, 기준 전압단(V_{ref})과 연결되는 일 전극 및 제3 노드($N3$)와 연결되는 타 전극을 포함할 수 있다. 본 발명의 다른 실시예에 따른 화소(10)의 경우, 제4 제어 신호(GR)에 따라 턴 온 또는 턴 오프될 수 있다. 보다 상세하게는, 도 9를 참조할 때, 제8 트랜지스터($T8$)는 제1 기간($P1$) 중 일정 시간이 도과된 이후에 턴 온 되며, 보상 기간(P)이 종료될 때 턴 오프될 수 있다. 제8 트랜지스터($T8$)는 상술한 스위칭 동작을 통해 제3 노드($N3$)에 기준 전압단(V_{ref})으로부터 제공받은 기준 전압을 인가시킬 수 있다. 도 2, 도 4 및 도 5를 참조할 때 본 발명의 일 실시예에 따른 화소(10)는 제6 및 제7 트랜지스터($T6$, $T7$)의 턴 온 또는 턴 오프로 인한 커플링이 발생될 수 있다. 이에 비해, 본 발명의 다른 실시예에 따른 화소(10)는 제4 제어 신호(GR)에 따라 턴 온 또는 턴 오프되는 제8 트랜지스터($T8$)를 통해 제3 노드($N3$)에 기준 전압(V_{ref})을 인가함으로써 커플링 발생을 최소화시킬 수 있다.
- [0079] 도 10은 도 1에 도시한 유기 발광 표시 장치의 구성 중 화소(10)의 또 다른 실시예를 나타낸 회로도이다.
- [0080] 도 2 내지 도 10을 참조하면, 본 발명의 일 실시예에 따른 화소(10)는 데이터 전압 제공부(11), 기준 전압 제공부(12), 제1 스위치부(13), 제2 스위치부(14), 구동 트랜지스터(MD) 및 유기 발광 소자(OLED)를 포함할 수 있다.

[0081] 데이터 전압 제공부(11)는 기준 전압단(Vref)에 연결되는 제1 커패시터(C1), 일 전극이 데이터 라인(Dj)과 연결되고, 타 전극이 제1 커패시터(C1)와 연결되며, 게이트 전극이 스캔 라인(Si)과 연결되는 스위치 트랜지스터(MS)를 포함할 수 있다. 또한, 데이터 전압 제공부(11)는 일 전극이 스위치 트랜지스터(MS)의 타 전극과 연결되고, 타 전극이 제1 노드(N1)와 연결되는 제1 트랜지스터(T1) 및 일 전극이 제1 커패시터(C1)의 타단과 연결되고, 타 전극이 제1 노드(N1)와 연결되는 제2 트랜지스터(T2)를 더 포함할 수 있다. 데이터 전압 제공부(11)는 제1 기간(P1) 중에 제1 노드(N1)에 기준 전압(Vref)을 인가할 수 있으며(제1 트랜지스터(T1)는 턴 오프, 제2 트랜지스터(T2)는 턴 온), 제2 기간(P2) 중에는 제1 노드(N1)에 데이터 전압을 인가할 수 있다(제1 트랜지스터(T1)는 턴 온, 제2 트랜지스터(T2)는 턴 오프).

[0082] 제1 스위치부(13)는 제1 및 제2 기간(P1, P2)에는 제1 전원단(ELVDD)과 제2 노드(N2) 사이의 경로를 차단시키고, 제2 기간(P2)에 후속하는 발광 기간(E)동안 제1 전원단(ELVDD)과 제2 노드(N2) 사이의 경로를 도통시킬 수 있다. 제2 스위치부(14)는 제1 및 제2 기간(P1, P2)동안에는 구동 트랜지스터(MD)의 타 전극과 유기 발광 소자(OLED)사이의 경로를 차단시키고, 발광 기간(E) 동안 구동 트랜지스터(MD)의 타 전극과 유기 발광 소자(OLED) 사이의 경로를 도통시킬 수 있다. 제1 스위치부(13)는 일 실시예로, 제3 제어 신호(GE)를 제공받는 게이트 전극, 제1 전원단(ELVDD)과 연결되는 일 전극 및 제2 노드(N2)와 연결되는 타 전극을 갖는 제3 트랜지스터(T3)를 포함할 수 있다. 제2 스위치부(14)는 제3 제어 신호(GE)를 제공받는 게이트 전극, 구동 트랜지스터(MD)의 타 전극과 연결되는 일 전극 및 유기 발광 소자(OLED)와 연결되는 타 전극을 갖는 제4 트랜지스터(T4)를 포함할 수 있다. 또한, 제2 스위치부(14)는 제1 제어 신호(GC)를 제공받는 게이트 전극, 구동 트랜지스터(MD)의 타 전극과 연결되는 일 전극 및 게이트 전극과 연결되는 타 전극을 갖는 제5 트랜지스터(T5)를 더 포함할 수 있다.

[0083] 기준 전압 제공부(12)는 일 실시예로 기준 전압단(Vref)과 제3 노드(N3) 사이에서 양방향 경로를 제공하는 제6 및 제7 트랜지스터(T6, T7)를 포함할 수 있다. 기준 전압 제공부(12)는 제6 및 제7 트랜지스터(T6, T7)의 스위칭 동작을 통해 기준 전압단(Vref)으로부터 제공받은 기준 전압(Vref)을 제3 노드(N3)에 인가할 수 있다. 한편, 기준 전압 제공부(12)는 다른 실시예로 기준 전압단(Vref)과 연결되는 일 전극, 제3 노드(N3)와 연결되는 타 전극 및 제4 제어 신호(GR)를 제공받는 게이트 전극을 포함하는 제8 트랜지스터(T8)를 포함할 수 있다. 제8 트랜지스터(T8)는 제1 기간(P1) 중 일정 시간이 도과된 이후에 턴 온 되며, 보상 기간(P)이 종료될 때 턴 오프 될 수 있다. 제8 트랜지스터(T8)는 상술한 스위칭 동작을 통해 제3 노드(N3)에 기준 전압단(Vref)으로부터 제공받은 기준 전압을 인가시킬 수 있다.

[0084] 한편, 도 2 내지 도 6을 통해 설명한 구성과 중복되는 부분에 대해서는 설명을 생략하기로 한다.

[0085] 이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이지 않는 것으로 이해해야 한다.

부호의 설명


- [0086] 10, PX: 화소
MS: 스위치 트랜지스터
MD: 구동 트랜지스터
11: 데이터 전압 제공부
12: 기준 전압 제공부
13: 제1 스위치부
14: 제2 스위치부
110: 표시 패널
120: 타이밍 제어부
130: 데이터 구동부

140: 스캔 구동부


150: 전원 제공부

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7




도면8



도면9



도면10



专利名称(译)	OLED显示装置及其驱动方法		
公开(公告)号	KR1020160062296A	公开(公告)日	2016-06-02
申请号	KR1020140164529	申请日	2014-11-24
[标]申请(专利权)人(译)	三星显示有限公司		
申请(专利权)人(译)	三星显示器有限公司		
当前申请(专利权)人(译)	三星显示器有限公司		
[标]发明人	CHO YOUNG JIN 조영진 HWANG YOUNG IN 황영인		
发明人	조영진 황영인		
IPC分类号	H01L27/32		
CPC分类号	G09G3/3266 G09G3/3225 G09G2310/0262 G09G2310/08 G09G2320/043		
外部链接	Espacenet		

摘要(译)

提供有机发光显示装置及其驱动方法。根据本发明优选实施例的有机发光显示装置可以包括具有多个像素的显示面板，所述多个像素是位于所提供的驱动数据中的驱动信号，以及其中扫描驱动器提供扫描信号的数据的域线和扫描线与扫描线相交到数据线，并且像素可以包括第三电容器，其中栅电极连接到扫描线，开关晶体管，其中工作电极连接到数据线，并且一端连接到开关晶体管的电极和第一电容器，其中另一端连接到参考电压端子，并且一端通过第一节点连接到开关晶体管的工作电极，另一端连接到另一端的第二电容器连接到第二节点，并且工作电极通过第二节点连接到第一电源移位并且电极连接到有机连接发射器件和驱动晶体管的一端，其中栅极通过第三节点连接到参考电压端子连接到第二节点，另一端连接到第三节点。

