

(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(51) 。 Int. Cl. ⁷
G09G 3/30

(11) 공개번호 특2002 - 0018975
(43) 공개일자 2002년03월09일

(21) 출원번호 10 - 2001 - 0054071
(22) 출원일자 2001년09월04일

(30) 우선권주장 JP - P - 2000 - 00267164 2000년09월04일 일본(JP)

(71) 출원인 가부시키가이샤 한도오따이 에네루기 켄큐쇼
야마자끼 순페이
일본국 가나가와켄 아쓰기시 하세 398

(72) 발명자 이누카이카즈타카
일본국가나가와켄아쓰기시하세398가부시키가이샤한도오따이에네루기켄큐쇼내
오사메미츠아키
일본국가나가와켄아쓰기시하세398가부시키가이샤한도오따이에네루기켄큐쇼내
이와부치토모유키
일본국가나가와켄아쓰기시하세398가부시키가이샤한도오따이에네루기켄큐쇼내

(74) 대리인 황의만

심사청구 : 없음

(54) E L 표시장치 구동방법

요약

의사(擬似)윤곽이 나타나기 어려운 EL 표시장치 구동방법이 제공된다. 각각 제 1 TFT, 제 2 TFT, 제 3 TFT, 및 유기 EL 소자를 구비한 복수의 화소가 형성되어 있는 EL 표시장치의 구동방법으로서, 이 구동방법은 1 프레임 기간에서 $n+m$ 개의 표시기간(n 과 m 은 둘다 자연수)들이 나타나고; 상기 $n+m$ 개의 표시기간들은 각각 디지털 비디오 신호의 n 개의 비트 중에서 1개의 비트에 대응하고; 상기 $n+m$ 개의 표시기간들 중에 있는 복수의 표시기간들이 상기 디지털 비디오 신호의 동일한 비트에 대응하고; 상기 $n+m$ 개의 표시기간들 중에서 상기 디지털 비디오 신호의 다른 비트에 대응하는 표시기간들이 상기 복수의 표시기간 동안 나타나는 것을 특징으로 한다.

대표도
도 6

색인어

EL 표시장치, 스위칭용 TFT, EL 구동용 TFT, 소거용 TFT

명세서

도면의 간단한 설명

도 1A 및 도 1B는 본 발명에 따른 구동방법을 사용하는 EL 표시장치의 화소부와, 표시기간 및 분할된 표시기간의 길이 비를 각각 나타내는 도면.

도 2A 및 도 2B는 본 발명에 따른 구동방법을 사용하는 EL 표시장치의 화소부와, 표시기간과 비표시기간의 길이 비를 각각 나타내는 도면.

도 3은 복수의 표시기간을 분할된 표시기간으로 분할하는 경우, 표시기간과 분할된 표시기간의 길이 비를 나타내는 도면.

도 4는 본 발명에 따른 구동방법을 사용하는 화소부의 회로도.

도 5는 본 발명에 따른 구동방법을 사용하는 화소의 회로도.

도 6은 본 발명에 따른 구동방법을 나타내는 도면.

도 7은 본 발명에 따른 구동방법을 사용하는 화소부의 회로도.

도 8은 본 발명에 따른 구동방법을 사용하는 화소의 회로도.

도 9는 본 발명에 따른 구동방법을 나타내는 도면.

도 10A 및 도 10B는 구동회로의 블록도.

도 11A 및 도 11B는 EL 표시장치의 상면도.

도 12A 및 내지 도 12C는 각각 EL 표시장치의 상면도와 단면도.

도 13A 내지 도 13C는 EL 표시장치의 제조방법을 나타내는 도면.

도 14A 내지 도 14C는 EL 표시장치의 제조방법을 나타내는 도면.

도 15A 및 도 15B는 EL 표시장치 제조방법을 나타내는 도면.

도 16은 EL 표시장치의 제조방법을 나타내는 도면.

도 17A 내지 도 17F는 본 발명에 따른 구동방법을 사용하는 EL 표시장치를 구비한 전자장치를 나타내는 도면.

도 18A 및 도 18B는 본 발명에 따른 구동방법을 사용하는 EL 표시장치를 구비한 전자장치를 나타내는 도면.

도 19A 및 도 19B는 종래의 구동방법을 사용한 EL 표시장치의 화소부와, 표시기간 및 분할된 표시기간의 길이 비를 각각 나타내는 도면.

도 20A 및 도 20B는 종래의 구동방법을 사용한 EL 표시장치의 화소부와, 표시기간 및 비표시기간의 길이 비를 각각 나타내는 도면.

* 도면의 주요 부분에 대한 부호의 설명

501: 화소부 505: 화소 507: 스위칭용 TFT

508: EL 구동용 TFT 509: 소거용 TFT 510: EL 소자

511: 대향전원

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 복수의 화소가 매트릭스 형태로 정렬되어 있으며 각 화소의 온(on) 시간이 제어되게 구성되어 계조 표시를 수행하는 패널을 구비한 EL 표시장치를 구동하는 방법에 관한 것으로, 특히 유기 EL 소자를 사용한 EL 기판을 구비한 EL 표시장치를 구동하는 방법에 관한 것이다.

현재 방송국이 사용하는 장비 및 시스템에의 디지털 기술의 도입은 계속 증가하고 있으며, 최근에는 방송 라디오파의 디지털화, 즉 디지털 방송의 실현을 위한 연구와 개발이 전세계적으로 이루어지고 있다.

또한, 방송 라디오파의 디지털화와 더불어 이미지를 표시하기 위해 이미지 정보를 갖는 디지털 비디오 신호를 아날로그로 변환함이 없이 그대로 사용하는 액티브 매트릭스 표시장치에 대한 연구 및 개발이 계속되어 왔다.

디지털 비디오 신호의 2개의 전압값에 의해 계조 표시를 수행하는 방법으로서 표면영역분할 구동방법과 시분할 구동방법을 들 수 있다.

표면영역분할 구동방법은 1개의 화소를 복수의 부화소(subpixel)로 분할하고, 각각의 부화소를 디지털 비디오 신호에 따라 독립적으로 분할함으로써 계조 표시를 수행하는 구동방법이다. 이 표면영역분할 구동방법에서 1개의 화소는 복수의 부화소로 분할되어야 한다. 부가적으로, 분할된 부화소들을 독립적으로 구동하기 위해 부화소들에 각기 대응하는 화소 전극들을 형성할 필요가 있다. 따라서, 화소 구조가 복잡하다는 점에서 어려움이 발생한다.

한편, 시분할 구동방법은 화소의 온(on) 시간의 길이를 제어함으로써 계조 표시를 수행하는 구동방법이다. 구체적으로 말하면, 1 프레임기간을 복수의 표시 기간으로 분할하고, 각각의 표시기간에서 각각의 화소를 디지털 비디오 신호에 따라 온 또는 오프 상태로 있게 하는 것이다. 소정 화소의 계조는 1 프레임기간내에 나타나는 모든 표시기간중 그 화소가 온되는 표시기간의 길이를 합함으로써 알 수 있다.

일반적으로, 유기 EL 재료는 액정과 같은 재료에 비해 응답속도가 빠르기 때문에 시분할 구동에 적합하다.

시분할 구동을 수행할 때 높은 수준의 계조를 실현하기 위해서는 2진 코드를 사용하는 것이 좋다. 이하, 간단한 2진 코드 방법에 따라 시분할 구동에 의해 중간 수준의 계조를 표시하는 경우를 도 19A 및 도 19B를 참조하여 상세히 설명한다.

도 19A에는 표시장치의 화소부가 도시되어 있으며, 도 19B에는 상기 화소부에서 1 프레임기간내에 나타나는 모든 표시기간의 길이가 도시되어 있다.

도 19A 및 도 19B의 경우에는 계조 1 내지 계조 64, 즉, 1번째 계조 내지 64번째 계조를 표시할 수 있는 6비트 디지털 비디오를 사용하여 이미지 표시가 이루어진다.

화소부의 우측 절반은 33(32+1)개의 계조의 표시동작을 행하게 되고, 화소부의 좌측 절반은 32(31+1)개의 계조의 표시동작을 행하게 된다.

일반적으로, 6비트 디지털 비디오 신호를 사용하는 경우에는 1 프레임기간 내에 6개의 표시기간(즉, 표시기간 Tr1 내지 Tr6)이 나타난다. 그 디지털 비디오 신호의 1번째 내지 6번째 비트는 표시기간 Tr1 내지 Tr6에 각각 대응한다.

표시기간 Tr1 내지 Tr6의 길이비는 $2^0:2^1:2^2:2^3:2^4:2^5$ 이 된다. 상기 디지털 비디오 신호의 최상위 비트(이 경우에는 6번째 비트)에 대응하는 표시기간 Tr6의 길이가 가장 길고, 상기 디지털 비디오 신호의 최하위 비트(1번째 비트)에 대응하는 표시기간 Tr6의 길이가 가장 짧다.

32 번째 계조의 표시동작을 행하는 경우, 화소는 표시기간 Tr1 내지 Tr5에서 온 상태가 되고, 표시기간 Tr6 동안에는 오프 상태가 된다. 또한, 33번째 계조의 표시를 수행하는 경우, 화소는 표시기간 Tr1 내지 Tr5 동안 오프 상태가 되고, 표시기간 Tr6 동안은 온 상태가 된다.

32번째 계조의 표시동작을 행하기 위한 부분과 33번째 계조의 표시동작을 행하기 위한 부분 사이의 경계부에서는 의사(擬似) 윤곽(pseudo contour)이 보일 수 있다.

의사윤곽이란 2진 코드 방법에 따라 시간계조 표시동작을 행하는 경우에 반복적으로 보이는 비정상적인 윤곽선을 말하며, 그 의사윤곽의 주된 원인은 사람의 시각 특성에 기인하는 감지 휘도(perceived brightness)의 변동(fluctuation) 때문인 것으로 알려져 있다. 이하, 의사윤곽의 발생 메카니즘을 도 20A 및 도 20B를 참조하여 설명한다.

도 20A에는 의사윤곽이 발생하는 표시장치의 화소부가 도시되어 있으며, 도 20B에는 화소부에서 1 프레임 기간내에 나타나는 표시기간들의 길이비가 도시되어 있다.

도 20A 및 도 20B에서는 계조 1 내지 계조 64, 즉 1번째 계조 내지 64번째 계조를 표시할 수 있는 6비트 디지털 비디오를 사용하여 이미지 표시가 이루어진다. 화소부의 우측 절반은 33개의 계조의 표시동작을 행하게 되고, 화소부의 좌측 절반은 32개의 계조의 표시동작을 행하게 된다.

32번째 계조의 표시동작을 행하게 되는 화소부 부분들에서 화소는 1 프레임기간의 31/63 기간동안 온 상태로 있고, 1 프레임기간의 32/63 기간동안 오프 상태로 있다. 화소가 온 되는 동안의 기간은 화소가 오프 되는 기간과 변갈아 가면서 나타난다.

또한, 33번째 계조의 표시동작을 행하게 되는 화소부 부분들에서 화소는 1 프레임기간의 32/63 기간동안 온 상태로 있고, 1 프레임기간의 31/63 기간동안 오프 상태로 있다. 화소가 온 되는 동안의 기간은 화소가 오프 되는 기간과 변갈아 가면서 나타난다.

동영상을 표시하는 경우, 도 20A에서 32번째 계조를 표시하는 부분과 33번째 계조를 표시하는 부분 사이의 계면(interface)은, 예를 들어, 점선 방향으로 움직이는 것으로 보인다. 즉, 경계 부근의 화소들은 32번째 계조 표시와 33번째 계조 표시 사이에서 절환한다. 이에 따라, 경계 부근의 화소에서 33번째 계조를 표시하는 온 상태의 기간은 32번째 계조를 표시하는 온 상태의 기간이 경과한 후에 즉시 시작한다. 따라서, 1 프레임기간 동안 계속 온 상태에 있는 화소가 눈에 보이게 되는데, 이것은 화면 상의 비정상적인 밝은 선으로 감지된다.

역으로, 도 20A에서 32번째 계조를 표시하는 부분과 33번째 계조를 표시하는 부분 사이의 계면은, 예를 들어, 실선 방향으로 움직이는 것으로 보인다. 즉, 경계 부근의 화소들은 33번째 계조 표시와 32번째 계조 표시 사이에서 절환한다. 이에 따라, 경계 부근의 화소에서 32번째 계조를 표시하는 온 상태의 기간은 33번째 계조를 표시하는 온 상태의 기간이 경과한 후에 즉시 시작한다. 따라서, 1 프레임기간 동안 계속 오프 상태에 있는 화소가 눈에 보이게 되는데, 이것은 화면 상의 비정상적인 어두운 선으로 감지된다.

화면 상에 나타나는 이런 유형의 비정상적인 밝은 선과 어두운 선은 표시장애로서, 의사윤곽(이동하는 의사윤곽)이라고 한다.

이동하는 의사운곽이 움직이는 이미지에 나타나는 원인과 동일한 원인에 의해서, 표시장애가 정지 이미지에도 보이게 된다. 이러한 정지 이미지 표시장애로는 계조의 경계에서 보일 수 있는 깜박임을 들 수 있다. 이런 유형의 표시장애가 정지 이미지에서 보이게 되는 원인에 대해 이하 간단히 설명한다.

사람의 시선이 한 점에 집중되어도 시점(視點)(visual point)이 약간 이동하고, 확실하게 한 점만 응시하는 것이 어렵다. 따라서, 화소가 32번째 계조의 표시동작을 행하게 되는 화소부 부분과 화소가 33번째 계조의 표시동작을 행하게 되는 부분 사이의 경계를 의도적으로 응시한다고 해도, 시점이 실제로 오른쪽과 왼쪽, 위와 아래로 약간 이동할 것이다.

예를 들어, 시점이 점선으로 나타낸 바와 같이, 32번째 계조의 표시동작을 행하게 되는 부분에서 33번째 계조의 표시동작을 행하게 되는 부분까지 이동한다고 가정하자. 상기 시점이 32번째 계조를 표시하는 부분내에 위치할 때 화소가 오프 상태에 있고, 상기 시점이 33번째 계조를 표시하는 부분내에 위치할 때 화소가 오프 상태에 있는 경우, 화소는 관찰자의 눈에 온전한 1 프레임기간 내내 오프 상태에 있는 것으로 보인다.

반대로, 예를 들어, 시점이 실선으로 나타낸 바와 같이, 33번째 계조의 표시동작을 행하게 되는 부분에서 32번째 계조의 표시동작을 행하게 되는 부분까지 이동한다고 가정하자. 상기 시점이 33번째 계조를 표시하는 부분내에 위치할 때 화소가 온 상태에 있고, 상기 시점이 32번째 계조를 표시하는 부분내에 위치할 때 화소가 온 상태에 있는 경우, 화소는 관찰자의 눈에 의해 온전한 1 프레임기간 내내 온 상태에 있는 것으로 보인다.

따라서, 시점이 왼쪽과 오른쪽, 위와 아래로 약간 이동하기 때문에 화소는 사람의 눈에 의해 1 프레임기간동안 내내 온 상태 또는 오프 상태에 있는 것으로 보이고, 경계부분이 앞뒤로 흔들리는 것으로 보이는 표시 장애가 나타난다.

발명이 이루고자 하는 기술적 과제

본 발명의 출원인은 의사운곽이 보이는 것을 방지하기 위해 일정 규칙에 따라 가장 긴 표시기간을 복수의 표시기간(분할된 표시기간)으로 분할했다. 복수의 분할된 표시기간은 연속해서 나타나지 않도록 1 프레임기간 내에서 분배된다.

1개의 분할된 표시기간이 있을 수 있고, 복수의 분할된 표시기간이 있을 수도 있다. 그러나, 최상위 비트에 대응하는 표시기간, 즉, 가장 긴 표시기간을 일정 규칙에 따라 순서대로 분할하는 것이 바람직하다.

또한, 설계자가 분할된 표시기간의 수를 적절히 선택하는 것이 가능하지만, 분할의 양은 표시장치의 구동속도와 이미지의 요구되는 표시 품질을 조화시켜서 결정하는 것이 바람직하다.

또한, 디지털 비디오 신호의 동일한 비트에 대응하는 분할된 표시기간들의 길이를 동일하게 하는 것이 바람직하지만, 본 발명은 이에 한정되지 않는다. 분할된 표시기간의 길이를 항상 동일하게 할 필요는 없다.

상기의 구조에 따르면, 2진 코드 방법에 의한 시분할 구동에 있어서 두드러지게 나타나는 의사운곽과 같은 표시장애를 눈에 보이지 않게 할 수 있다.

이하, 본 발명의 구조를 설명한다.

본 발명에 따르면, 각각 제 1 TFT, 제 2 TFT, 제 3 TFT, 및 유기 EL 소자를 구비한 복수의 화소들이 형성되어 있는 EL 표시장치를 구동하는 방법에 있어서,

1 프레임기간에서 $n+m$ 개의 표시기간(n 과 m 은 둘다 자연수)들이 나타나고;

상기 $n+m$ 개의 표시기간들은 각각 디지털 비디오 신호의 n 개의 비트 중에서 1개의 비트에 대응하고;

상기 $n+m$ 개의 표시기간들 중에 있는 복수의 표시기간들이 상기 디지털 비디오 신호의 동일한 비트에 대응하고;

상기 $n+m$ 개의 표시기간들 중에서 상기 디지털 비디오 신호의 다른 비트에 대응하는 다른 표시기간들이 상기 복수의 표시기간들 사이에 나타나고;

상기 각 $n+m$ 개의 표시기간들 동안, 상기 디지털 비디오 신호의 대응 비트는 온 상태의 상기 제 1 TFT에 의해 상기 제 2 TFT의 게이트 전극으로 입력되고, 각각의 표시기간들이 오프 상태의 상기 제 3 TFT에 의해 시작되고;

상기 각 $n+m$ 개의 표시기간들이 시작된 후에, 각각의 표시기간들은 또 다른 표시기간의 시작에 의해 종료되거나 또는 온 상태의 상기 제 3 TFT에 의해 종료되고;

상기 유기 EL 소자는 상기 제 2 TFT가 온 될 때 발광하고, 상기 제 2 TFT가 오프 될 때 발광하지 않는 것을 특징으로 하는 EL 표시장치 구동방법이 제공된다.

본 발명에 따르면, 각각 제 1 TFT, 제 2 TFT, 제 3 TFT, 및 유기 EL 소자를 구비한 복수의 화소들이 형성되어 있는 EL 표시장치를 구동하는 방법에 있어서,

1 프레임기간에서 $n+m$ 개의 표시기간(n 과 m 은 둘다 자연수)들이 나타나고;

상기 $n+m$ 개의 표시기간들은 각각 디지털 비디오 신호의 n 개의 비트 중에서 1개의 비트에 대응하고;

상기 $n+m$ 개의 표시기간들 중에 있는 복수의 표시기간들이 상기 디지털 비디오 신호의 최상위 비트에 대응하고;

상기 $n+m$ 개의 표시기간들 중에서 상기 디지털 비디오 신호의 다른 비트에 대응하는 다른 표시기간들이 상기 복수의 표시기간들 사이에 나타나고;

상기 각 $n+m$ 개의 표시기간들 동안, 디지털 비디오 신호의 대응 비트는 온 상태의 상기 제 1 TFT에 의해 상기 제 2 TFT의 게이트 전극으로 입력되고, 각각의 표시기간들이 오프 상태의 상기 제 3 TFT에 의해 시작되고;

상기 각 $n+m$ 개의 표시기간들이 시작된 후에, 각각의 표시기간들은 또 다른 표시기간의 시작에 의해 종료되거나 또는 온 상태의 상기 제 3 TFT에 의해 종료되고;

상기 유기 EL 소자는 상기 제 2 TFT가 온 될 때 발광하고, 상기 제 2 TFT가 오프 될 때 발광하지 않는 것을 특징으로 하는 EL 표시장치 구동방법이 제공된다.

본 발명에 따르면, 각각 제 1 TFT, 제 2 TFT, 제 3 TFT, 및 유기 EL 소자를 구비한 복수의 화소들이 형성되어 있는 EL 표시장치 구동방법에 있어서,

1 프레임기간에서 $n+m$ 개의 표시기간(n 과 m 은 둘다 자연수)들이 나타나고;

상기 $n+m$ 개의 표시기간들은 각각 디지털 비디오 신호의 n 개의 비트 중에서 1개의 비트에 대응하고;

상기 디지털 비디오 신호의 상위 비트가 상기 $n+m$ 개의 표시기간들 중에 있는 복수의 표시기간들 각각에 대응하고;

상기 $n+m$ 개의 표시기간들 중에서 상기 디지털 비디오 신호의 다른 비트에 대응하는 다른 표시기간들이 상기 복수의 표시기간들 사이에 나타나고;

상기 각 $n+m$ 개의 표시기간들 동안, 상기 디지털 비디오 신호의 대응 비트는 온 상태의 상기 제 1 TFT에 의해 상기 제 2 TFT의 게이트 전극으로 입력되고, 각각의 표시기간들이 오프 상태의 상기 제 3 TFT에 의해 시작되고;

상기 각 $n+m$ 개의 표시기간들이 시작된 후에, 각각의 표시기간들은 또 다른 표시기간의 시작에 의해 종료되거나 또는 온 상태의 상기 제 3 TFT에 의해 종료되고;

상기 유기 EL 소자는 상기 제 2 TFT가 온 될 때 발광하고, 상기 제 2 TFT가 오프 될 때 발광하지 않는 것을 특징으로 하는 EL 표시장치 구동방법이 제공된다.

본 발명에 따르면, 각각 제 1 TFT, 제 2 TFT, 및 유기 EL 소자를 구비한 복수의 화소들이 형성되어 있는 EL 표시장치를 구동하는 방법에 있어서,

1 프레임기간에서 $n+m$ 개의 표시기간(n 과 m 은 둘다 자연수)들이 나타나고;

상기 $n+m$ 개의 표시기간들은 각각 상기 디지털 비디오 신호의 n 개의 비트 중에서 1개의 비트에 대응하고;

상기 $n+m$ 개의 표시기간들 중에서 복수의 표시기간들이 상기 디지털 비디오 신호의 동일한 비트에 대응하고;

상기 $n+m$ 개의 표시기간들 중에서 상기 디지털 비디오 신호의 다른 비트들에 대응하는 다른 표시기간들이 상기 복수의 표시기간들 사이에 나타나고;

상기 각 $n+m$ 개의 표시기간들 동안, 상기 디지털 비디오 신호의 대응 비트는 온 상태의 상기 제 1 TFT에 의해 상기 제 2 TFT의 게이트 전극으로 입력되고;

상기 각 $n+m$ 개의 표시기간들이 시작된 후에, 각각의 표시기간들은 또 다른 표시기간의 시작에 의해 종료되고;

상기 유기 EL 소자는 상기 제 2 TFT가 온 될 때 발광하고, 상기 제 2 TFT가 오프 될 때 발광하지 않는 것을 특징으로 하는 EL 표시장치 구동방법이 제공된다.

본 발명에 따르면, 각각 제 1 TFT, 제 2 TFT, 및 유기 EL 소자를 구비한 복수의 화소들이 형성되어 있는 EL 표시장치를 구동하는 방법에 있어서,

1 프레임기간에서 $n+m$ 개의 표시기간(n 과 m 은 둘다 자연수)들이 나타나고;

상기 $n+m$ 개의 표시기간들은 각각 상기 디지털 비디오 신호의 n 개의 비트 중에서 1개의 비트에 대응하고;

상기 $n+m$ 개의 표시기간들 중에 있는 복수의 표시기간들이 상기 디지털 비디오 신호의 최상위 비트에 대응하고;

상기 $n+m$ 개의 표시기간들 중에서 상기 디지털 비디오 신호의 다른 비트에 대응하는 다른 표시기간들이 상기 복수의 표시기간들 사이에 나타나고;

상기 각 $n+m$ 개의 표시기간들 동안, 상기 디지털 비디오 신호의 대응 비트가 온 상태의 상기 제 1 TFT에 의해 상기 제 2 TFT의 게이트 전극으로 입력되고;

상기 각 $n+m$ 개의 표시기간들이 시작된 후에, 각각의 표시기간들은 또 다른 표시기간의 시작에 의해 종료되고;

상기 유기 EL 소자는 상기 제 2 TFT가 온 될 때 발광하고, 상기 제 2 TFT가 오프 될 때 발광하지 않는 것을 특징으로 하는 EL 표시장치 구동방법이 제공된다.

본 발명에 따르면, 각각 제 1 TFT, 제 2 TFT, 및 유기 EL 소자를 구비한 복수의 화소들이 형성되어 있는 EL 표시장치를 구동하는 방법에 있어서,

1 프레임기간에서 $n+m$ 개의 표시기간(n 과 m 은 둘다 자연수)들이 나타나고;

상기 $n+m$ 개의 표시기간들이 각각 디지털 비디오 신호의 n 개의 비트 중에서 1개의 비트에 대응하고;

상기 디지털 비디오 신호의 상위 비트가 상기 $n+m$ 개의 표시기간들 중에 있는 복수의 표시기간들에 대응하고;

상기 $n+m$ 개의 표시기간들 중에서 상기 디지털 비디오 신호의 다른 비트에 대응하는 다른 표시기간들이 상기 복수의 표시기간들 사이에 나타나고;

상기 각 $n+m$ 개의 표시기간들 동안, 상기 디지털 비디오 신호의 대응 비트는 온 상태의 상기 제 1 TFT에 의해 상기 제 2 TFT의 게이트 전극으로 입력되고;

상기 각 $n+m$ 개의 표시기간들이 시작된 후에, 각각의 표시기간들은 또 다른 표시기간의 시작에 의해 종료되고;

상기 유기 EL 소자는 상기 제 2 TFT가 온 될 때 발광하고, 상기 제 2 TFT가 오프 될 때 발광하지 않는 것을 특징으로 하는 EL 표시장치 구동방법이 제공된다.

본 발명의 방법은 상기 제 1 TFT와 제2 TFT가 동일한 극성을 갖는 것을 특징으로 할 수 있다.

본 발명의 방법은 상기 $n+m$ 표시기간 중에서 디지털 비디오 신호의 각각의 비트에 대응하는 표시기간의 길이를 $Tr_1, Tr_2, Tr_3, \dots, Tr_{n-1}, Tr_n$ 로 나타낼 때, $Tr_1, Tr_2, Tr_3, \dots, Tr_{n-1} = 2^0, 2^1, 2^2, \dots, 2^{n-2}, 2^{n-1}$ 인 것을 특징으로 할 수 있다.

발명의 구성 및 작용

[실시형태 1]

본 발명에 따른 시분할 구동방법에 의해 중간 계조를 표시하는 경우를 도 1A 및 도 1B를 이용하여 이하에서 상세히 설명한다.

도 1A는 표시장치의 화소부와, 도 1B에 도시된 1 프레임기간내에 나타나는 표시기간 Tr 의 길이 비를 보인다.

도 1A 및 도 1B에서, 1번째 내지 2^n 번째 계조를 표시할 수 있는 n 비트 디지털 비디오 신호를 사용하여 이미지 표시가 이루어진다. 화소부의 우측 절반은 $2^{n-1} + 1$ 개의 계조의 표시동작을 행하게 되고 좌측 절반은 2^{n-1} 개의 계조의 표시동작을 행하게 된다.

n 비트 디지털 비디오 신호를 사용하는 경우 1 프레임기간 내에는 간단한 2진 코드방법에 따라 N 개의 표시기간(표시기간 Tr_1 내지 Tr_n)이 나타난다. 디지털 비디오 신호의 1번째 비트 내지 n 번째 비트는 각각 표시기간 Tr_1 내지 Tr_n 에 대응한다.

표시기간 Tr_1 내지 Tr_n 의 길이 비는 $2^0 : 2^1 : 2^2, \dots, 2^{n-2} ; 2^{n-1}$ 이 된다. 디지털 비디오 신호의 최상위 비트(이 경우에는 n 번째 비트)에 대응하는 표시기간 Tr_n 의 길이가 가장 길고, 디지털 비디오 신호의 최하위 비트(이 경우에는 1번째 비트)에 대응하는 표시기간 Tr_1 의 길이가 가장 짧다.

2^{n-1} 개의 계조의 표시동작을 행하는 경우, 화소는 표시기간 Tr_1 내지 $Tr(n-1)$ 내에서 온 상태로 있으며, 표시기간 Tr_n 동안 오프 상태로 있게 된다. 또한, $2^{n+1} + 1$ 개의 계조의 표시동작을 행하게 될 때, 화소는 표시기간 Tr_1 내지 $Tr(n-1)$ 동안 오프 상태로 있으며, 표시기간 Tr_n 동안에는 온 상태로 있게 된다.

본 실시형태에서, 가장 긴 기간을 갖는 표시기간 Tr 은 2개의 분할 표시기간($S1Tr_n$ 및 $S2Tr_n$)으로 분할된다. 본 실시형태에서는 표시기간 Tr_n 이 2개의 분할된 표시기간으로 분할되지만, 본 발명은 이것에 한정되지 않음을 알아야 한다. 2개 이상의 분할된 표시기간이 있는 경우, 임의의 갯수의 분할된 표시기간이 제공될 수 있지만, 이는 구동회로의 속도와 화소 FET에 의해 제한된다.

분할된 표시기간은 연속해서 나타나지 않는다. 디지털 비디오 신호의 다른 비트에 대응하는 표시기간은 언제나 2개의 분할된 표시기간 사이에 나타난다.

분할된 표시기간의 길이는 동일하지 않음을 알아야 한다. 또한, 분할되지 않은 표시기간의 순서에 어떠한 제한도 필요 없다. 최상위 비트에 대응하는 표시기간으로부터 최하위 비트에 대응하는 표시기간까지의 순서를 설정하는 데 있어서 어떠한 제한도 없다.

이하, 의사윤곽과 같은 표시장애가 본 발명에 따른 구동방법에서는 보기 어려운 이유를 도 2A 및 도 2B를 참조하여 설명한다.

도 2A는 본 발명에 따른 구동방법에 의해 표시동작을 행하는 표시장치의 화소부를 나타내고, 도 2B는 화소의 온 기간 및 오프기간에 따라서 1 프레임기간 내에 나타나는 표시기간 및 분할된 표시기간의 길이를 나타낸다.

도 2A에서 화소부의 우측 절반은 $2^{n-1} + 1$ 개의 계조의 표시동작을 행하며, 좌측 절반은 2^{n-1} 개의 계조의 표시동작을 행하게 된다.

2^{n-1} 개의 계조의 표시동작을 행하게 되는 화소부의 부분에 있어서, 화소는 1 프레임 내에서 $2^{n-1} - 1/2^n$ 기간 동안 온 상태로 있으며, $2^{n-1} / 2^n$ 기간 동안은 오프 상태로 있게 된다. 따라서, 화소가 온 상태에 있는 기간과 화소가 오프 상태에 있는 기간이 번갈아 가면서 나타난다.

또한, $2^{n-1} + 1$ 개의 계조의 표시동작을 행하게 되는 화소부의 부분에 있어서, 화소는 1 프레임 내에서 $2^{n-1} / 2^n$ 기간 동안 온 상태로 있으며, $2^{n-1} - 1/2^n$ 기간 동안은 오프 상태로 있게 된다. 따라서, 화소가 온 상태에 있는 기간과 화소가 오프 상태에 있는 기간이 번갈아 가면서 나타난다.

1 프레임 내에서 온 상태의 기간과 오프 상태의 기간이 나뉘어서 번갈아 가면서 나타나고, 사람의 시점(視點)이 약간 오른쪽 및 왼쪽, 위 및 아래로 이동하기 때문에, 다른 표시기간들 또는 분할된 표시기간들이 충분히 중첩될 수 있다. 이 경우, 관찰자의 시점이 오직 오프된 화소에만 계속 고정되어 있거나 반대로 오직 온 된 화소에만 계속 고정되어 있어도, 연속하는 온 기간 또는 오프 기간의 길이가 간단한 2진 코드방법에 따른 통상적인 구동과 비교할 때 더 짧기 때문에 의사윤곽이 보이는 것을 방지할 수 있다.

예를 들어, 시점이 점선으로 나타낸 바와 같이 2^{n-1} 개의 계조를 표시하는 부분에서 $2^{n-1} + 1$ 개의 계조를 표시하는 부분으로 이동하는 경우에는 본 발명에 따른 구동방법에 의해, 시점이 2^{n-1} 개의 계조를 표시하는 부분에 위치할 때 화소가 오프 상태에 있어도, 그리고 시점이 $2^{n-1} + 1$ 개의 계조를 표시하는 부분으로 이동할 때 화소가 오프 상태에 있어도, 연속해서 나타나는 2개의 오프 기간의 합은 통상적인 구동방법에서의 합보다 짧다. 따라서, 화소가 1 프레임기간 내내 항상 오프 상태에 있는 것이 사람 눈에 의해 가시화 되는 것이 방지될 수 있다.

역으로, 예를 들어, 시점이 $2^{n-1} + 1$ 계조를 표시하는 부분에서 2^{n-1} 계조를 표시하는 부분까지 이동하는 경우에는 본 발명에 따른 구동방법에 의해, 시점이 $2^{n-1} + 1$ 개의 계조를 표시하는 부분에 위치할 때 화소가 오프 상태에 있어도, 그리고 시점이 2^{n-1} 개의 계조를 표시하는 부분으로 이동할 때 화소가 오프 상태에 있어도, 연속해서 나타나는 2개의 온 기간의 합은 통상적인 구동방법에서의 합보다 짧다. 따라서, 화소가 1 프레임기간 내내 항상 온 상태에 있는 것이 사람 눈에 의해 가시화 되는 것이 방지될 수 있다.

상기의 구조에 의해 2진 코드방법에 의한 시분할 구동에서 두드러지게 나타나는 의사윤곽과 같은 표시장애가 보이는 것을 방지할 수 있다.

[실시형태 2]

실시형태 1에서는 디지털 비디오 신호의 최상위 비트에 대응하는 표시기간만 분할된 표시기간으로 분할된다. 실시형태 2에서는 디지털 비디오 신호의 복수의 상위 비트에 대응하고 최상위 비트로부터 연속적으로 순서대로 선택된 표시기간을 복수의 분할된 표시기간으로 분할하는 예를 설명한다. 본원 명세서에서 상위 비트라는 용어는 분할된 표시기간으로 분할된 표시기간에 대응하고, 하위 비트라는 용어는 분할된 표시기간으로 분할되지 않은 표시기간에 대응한다.

실시형태 2의 구동방법을 도 3을 참조하여 설명한다. 도 3은 n비트 디지털 비디오 신호를 사용해서 시분할 계조표시동작을 행할 때 화소부의 1 프레임기간 내에 나타나는 표시기간 Tr과 분할된 표시기간 STr의 길이 비를 나타낸다.

실시형태 2에서, 표시기간 Tr_n 과 표시기간 $Tr(n-1)$ 은 디지털 비디오 신호의 상위 비트에 대응하는 표시기간으로서 정한다. 여기서 주목할 점은 실시형태 2에서 2개의 비트 즉, n 번째 비트와 $n-1$ 번째 비트를 상위 비트로서 정한 구동방법을 설명하고 있지만 본 발명은 그에 한정되지 않는다는 점이다. 상위 비트의 수는 1로 설정될 수 있으며, 물론 2이상으로 설정될 수도 있다. 그러나, 모든 상위 비트는 연속적이고 최상위 비트로부터 순서대로일 필요가 있다. 예를 들어, 3개의 상위 비트들의 경우, 디지털 비디오 신호의 n 번째 비트, $n-1$ 번째 비트, 및 $n-2$ 번째 비트가 상기 상위 비트들에 해당한다.

표시기간 Tr_1 내지 Tr_n 의 길이 비는 $2^0, 2^1, 2^2, \dots, 2^{n-2}, 2^{n-1}$ 이 된다.

2^{n-1} 개의 계조의 표시동작을 행하게 될 때, 화소는 표시기간 Tr_1 내지 $Tr(n-1)$ 내에서 온 상태에 있고, 화소는 표시기간 Tr_n 내에서 오프 상태에 있게 된다. 또한, $2^{n-1} + 1$ 개의 계조의 표시동작을 행하게 될 때, 화소는 표시기간 Tr_1 내지 $Tr(n-1)$ 내에서 오프 상태에 있고, 화소는 표시기간 Tr_n 내에서 온 상태에 있게 된다.

실시형태 2에서, 상위 비트, 즉 표시기간 Tr_n 과 표시기간 $Tr(n-1)$ 에 대응하는 표시기간은 3개의 분할된 표시기간($S1Tr_n, S2Tr_n$, 및 $S3Tr_n$)과, 2개의 분할된 표시기간 ($S1Tr(n-1)$ 및 $S2Tr(n-1)$)로 각각 분할된다. 여기서 주목할 점은 본 실시형태 2에서 표시기간 Tr_n 의 3 분할기간들과 표시기간 $Tr(n-1)$ 의 2 분할기간들이 형성되지만 본 발명은 그것에 한정되지 않는다는 점이다. 상위 비트에 대응하는 표시기간의 분할 갯수는 이들 값에 한정되지 않으며, 그 갯수가 2개 이상인 경우에는 구동회로의 속도와 화소 FET에 의해서만 제한되긴 하지만 임의의 갯수의 분할된 표시기간이 제공될 수 있다.

디지털 비디오 신호의 동일한 비트에 대응하는 분할된 표시기간은 연속적으로 나타나지 않는다. 디지털 비디오 신호의 다른 비트에 대응하는 서브프레임기간 또는 표시기간은 언제나 2개의 분할된 표시기간 사이에 나타난다.

여기서 주목할 점은 디지털 비디오 신호의 동일한 비트에 대응하는 분할된 표시기간의 길이는 모두 동일할 필요는 없다는 점이다.

상기의 구조에 의해 2진 코드방법에 의한 시분할 구동에서 두드러지게 나타나는 의사윤곽과 같은 표시장애는 보이지 않게 될 수 있다.

[실시형태 3]

실시형태 3에서는 표시기간이 고정된 규칙에 따라 복수의 분할된 표시기간으로 분할되는 구동방법을 설명한다. 설명을 간소화하기 위해, 8비트 디지털 비디오 신호를 사용하는 계조표시를 수행하는 경우를 실시형태 3에서 설명한다.

디지털 비디오 신호의 n 번째 비트(n 은 1 내지 8)에 대응하는 표시기간의 길이는 L_n 으로 정하고, 표시기간의 분할 개수는 m_n 으로 정한다. 만일, L_n/m_n^3 의 값이 $m_n=1, 2, 3, 4, \dots$ 인 경우에 대해 얻어진다면, 그 결과는 아래의 표 1에서 보인 바와 같다.

[표 1]

[표 1]

$\ln/m_n^3$	$m_n = 1$	$m_n = 2$	$m_n = 3$	$m_n = 4$
$L8 = 128L7 = 64L6 = 32L5 = 16L4 = 8L3 = 4L2 = 2L1 = 1$	1286432168421	168421	4,742,371,180.59	21

실시형태 3에서, 1 프레임기간 내에서 형성된 표시기간들과 분할된 표시기간들의 총 개수는 13으로 설정된다. 모든 표시기간과 분할된 표시기간의 길이는 가능하면 동일한 것이 바람직하다. 모든 표시기간과 분할된 표시기간의 길이가 동일하다면, 의사운곽과 같은 표시장애의 가시화는 효과적으로 방지될 수 있다. 따라서, $\ln/m_n^3$ 의 값을 가능하면 동일하게 하고, 표시기간과 1 프레임기간 내에서 형성된 분할된 표시기간의 총 개수가 13이 되도록 각각의 표시기간의 분할 개수가 선택된다. 또한, 상위 비트에 대응하는 표시기간은 더 긴 길이를 갖는 표시기간으로부터 순서대로 분할되는 것이 바람직하다. 실시형태 3에서는, 표 2에서 괄호 안의 값에 의해 보인 바대로 분할이 이루어진다.

[표 2]

[표 2]

$\ln/m_n^3$	$m_n = 1$	$m_n = 2$	$m_n = 3$	$m_n = 4$
$L8 = 128L7 = 64L6 = 32L5 = 16L4 = 8L3 = 4L2 = 2L1 = 1$	128643216(8)(4)(2)(1)	16(8)(4)(2)1	(4.74)2,371,180.59	21

즉, 표시기간 Tr1 내지 Tr4는 분할되지 않고, 표시기간 Tr5 내지 Tr7는 2개로 분할되고, 표시기간 Tr8은 3개로 분할된다. 또한, 1 프레임기간 내에서 디지털 비디오 신호의 동일한 비트에 대응하는 표시기간은 연속해서 나타나지 않도록 구동된다.

설계자가 표시기간의 분할 개수를 적절히 선택하는 것이 가능하지만, 분할 개수는 표시장치의 구동속도와 이미지의 요구되는 표시 품질의 조화에 의해 결정하는 것이 바람직하다.

또한, 디지털 비디오 신호의 동일한 비트에 대응하는 분할된 표시기간의 길이가 동일한 것이 바람직하지만, 본 발명은 이에 한정되지 않는다. 분할된 표시기간의 길이를 동일하게 하는 것이 항상 필요한 것은 아니다.

여기서 주목할 점은 조건에 의존하는 위에서 언급된 $\ln/m_n^3$ 의 대용으로서 $\ln/m_n^2$ 을 사용하여 의사운곽의 가시화를 효과적으로 방지하는 것이 가능한 경우가 또한 있다는 점이다. 설계자가 구동방법을 결정할 때 기준으로 사용하기 위한 적절한 값을 선택하는 것이 가능하다.

위의 구조에 의해, 2진 코드방법에 의한 시분할 구동에서 두드러지게 나타나는 의사운곽과 같은 표시장애는 보이지 않게 될 수 있다.

이하, 본 발명의 실시예를 설명한다.

[실시예 1]

실시예 1에서는 각각의 화소에 형성된 2개의 박막트랜지스터(TFT)를 이용하여 유기 EL 소자로부터 방출된 광을 제어하기 위한 EL 표시장치의 화소부와 구동방법을 설명한다.

도 4에는 실시예 1의 EL 표시장치의 화소부(401)의 확대도가 도시되어 있다. 화소부(401)에는 소스 신호선(S1 내지 Sx), 전원공급선(V1 내지 Vx) 및 게이트 신호선(G1 내지 Gy)들이 형성되어 있다.

소스 신호선(S1 내지 Sx)중의 1개, 전원공급선(V1 내지 Vx)중의 1개, 및 게이트 신호선(G1 내지 Gy)중의 1개를 갖는 영역은 실시예 1에서 화소(404)를 나타낸다. 화소부(401) 내에는 복수의 화소(404)가 매트릭스 형상으로 배열되어 있다.

도 5에는 화소(404)의 확대도가 도시되어 있다. 도 5에서 부호 405는 스위칭용 TFT를 나타낸다. 스위칭용 TFT(405)의 게이트 전극은 게이트 신호선 G(G1 내지 Gy 중의 어느 한 게이트 신호선)에 접속되어 있다. 스위칭용 TFT(405)의 소스 영역과 드레인 영역 중 어느 하나는 소스 신호선 S(S1 내지 Sx 중의 어느 한 소스 신호선)와 접속되고, 다른 영역은 EL 구동용 TFT(406)의 게이트 전극과 각 화소의 캐패시터(408)에 접속된다.

캐패시터(408)는 스위칭용 TFT(405)가 비선택 상태(오프 상태)인 경우 EL 구동용 TFT(406)의 게이트 전압(게이트 전극과 소스 전극 사이의 전위차)을 저장하도록 구성된다. 여기서 주목할 점은 실시예 1에서는 캐패시터(408)가 형성된 구조가 설명되지만 본 발명은 이 구조에 한정되지 않으며, 캐패시터(408)가 형성되지 않은 구조 또한 이용될 수 있다는 점이다.

또한, EL 구동용 TFT(406)의 소스 영역과 드레인 영역 중 어느 하나가 전원공급선 V(V1 내지 Vx 중의 어느 한 전원 공급선)에 접속되며 나머지 영역은 유기 EL 소자(407)에 접속된다. 전원공급선 V1은 캐패시터(408)에 접속된다.

유기 EL 소자(407)는 양극, 음극, 및 상기 양극과 음극 사이에 형성된 EL 층으로 이루어진다. 만일, 양극이 EL 구동용 TFT(406)의 소스 영역 또는 드레인 영역에 접속되면, 그때부터 양극은 화소 전극이 되고, 음극은 대향전극이 된다. 역으로, 만일 음극이 EL 구동용 TFT(406)의 소스 영역 또는 드레인 영역에 접속되면, 그때부터 음극은 화소전극이 되고, 양극은 대향전극이 된다.

대향전위는 유기 EL 소자(407)의 대향전극에 인가된다. 또한, 전원전위는 전원공급선 V에 인가된다. 전원전위와 대향전위는 외부 IC 또는 그와 같은 소자에 의해 형성된 전원에 의해 EL 표시장치에 인가되는데, EL 표시장치는 본 발명의 구동방법을 이용한다. 전원공급선의 전원전위는, 유기 EL 소자의 화소전극에 인가될 때 유기 EL 소자가 발광하도록, 대향전극과의 소정의 전위차를 갖는 전위값으로 유지된다.

현재 전형적인 유기 EL 표시장치에서 화소의 단위 면적당 방출되는 광의 양이 200cd/m^2 인 경우, 수 mA/cm^2 의 전류 밀도가 화소부에 필요하다. 따라서, 화면 크기가 커지면, 스위치에 의해 IC 내에 형성된 전원으로 부터 인가된 전위의 크기를 제어하기가 어려워진다. 실시예 1에서, 전원전위와 대향전위는 항상 일정한 레벨을 유지하고, 스위치를 이용해서 IC 내에 형성된 전원으로 부터 인가된 전위의 크기를 제어하는 것이 필요하지 않다. 이것은 보다 큰 화면 크기를 갖는 패널을 실현하는데 유용하다.

스위칭용 TFT(405)와 EL 구동용 TFT(406)은 n채널형 TFT 또는 p채널형 TFT를 이용함으로써 형성될 수 있다. 그러나, 만일 EL 구동용 TFT(406)의 소스 영역 또는 드레인 영역이 유기 EL 소자(407)의 양극에 접속된다면, EL 구동용 TFT(406)가 p채널형 TFT인 것이 바람직하다. 또한, 만일 EL 구동용 TFT(406)의 소스 영역 또는 드레인 영역이 유기 EL 소자(407)의 음극에 접속된다면, 그때는 EL 구동용 TFT(406)가 n채널형 TFT인 것이 바람직하다.

또한, 스위칭용 TFT(405)와 EL 구동용 TFT(406)는 단일 게이트 구조 외에, 이중 게이트 구조 또는 삼중 게이트 구조와 같은 다중 게이트 구조를 가질 수 있다.

이하, 상술한 구조를 갖는 본 발명의 EL 표시장치를 구동하는 방법을 도 6을 참조하여 설명한다. 도 6에서 수평축은 시간을 나타내고, 수직축은 선택된 게이트 신호선의 배열을 나타낸다.

우선, 게이트 신호선 구동회로에서 게이트 신호선 G1로 입력되는 게이트 신호 입력에 의해 게이트 신호선 G1이 선택된다. 여기서 주목할 점은 본 명세서에서 게이트 신호선이 선택되었다는 것은 게이트 신호선에 접속된 모든 스위칭용 TFT(405)가 온 상태에 있음을 나타낸다는 점이다. 즉, 게이트 신호선 G1에 접속된 스위칭용 TFT(405)의 모든 화소(제1선내의 화소들)가 온 상태에 있다.

디지털 비디오 신호의 1번째 비트가 소스 신호선 구동회로에서 소스 신호선(S1 내지 Sx)로 동시에 입력된다. 상기 디지털 비디오 신호는 스위칭용 TFT(405)를 통해 EL 구동용 TFT(406)의 게이트 전극에 입력된다.

본 실시예에서 EL 구동용 TFT(406)는 디지털 비디오 신호가 "0" 정보를 갖는 경우, 오프 상태에 있다. 따라서, 전원전위는 유기 EL 소자(407)의 화소전극에 인가되지 않는다. 그 결과, "0" 정보를 갖는 디지털 비디오 신호가 입력되는 화소의 유기 EL 소자(407)는 광을 방출하지 않는다.

본 명세서에서 디지털 비디오 신호가 화소에 입력된다는 것은 디지털 비디오 신호가 화소의 유기 EL 구동용 TFT의 게이트 전극에 입력된다는 것을 나타낸다는 것에 주목해야 한다.

역으로, EL 구동용 TFT(406)는 디지털 비디오 신호가 "1" 정보를 갖는 경우, 온 상태에 있다. 따라서, 전원전위는 유기 EL 소자(407)의 화소전극에 인가된다. 그 결과, "1" 정보를 갖는 디지털 비디오 신호가 입력되는 화소의 유기 EL 소자(407)는 광을 방출한다.

따라서, 유기 EL 소자(407)는 광을 방출하거나 또는 방출하지 않는 상태에 있고 화소의 제1 선은 표시동작을 행하게 된다.

게이트 신호선 G1의 선택이 완료됨과 동시에 게이트 신호에 따라 게이트 신호선 G2가 선택된다. 이후, 게이트 신호선 G2에 접속되어 있는 모든 화소의 스위칭용 TFT(405)가 온 상태로 되고, 디지털 비디오 신호의 1번째 비트가 소스 신호선(S1 내지 S2)에서 화소의 제1선으로 입력된다.

이어서, 모든 게이트 신호선(G1 내지 Gy) 순서대로 선택된다. 모든 게이트 신호선(G1 내지 Gy)이 선택되고, 디지털 비디오 신호의 1번째 비트가 화소의 모든 선(line)에 입력될 때까지의 기간을 기입기간 Ta1이라고 한다.

기입기간 Ta1의 시작부터 다음에 나타나는 기입기간(이 경우에는 Ta2)의 시작까지의 기간을 표시기간 Tr1이라고 한다는 것에 유의해야 한다.

기입기간 Ta2는 표시기간 Tr1이 종료될 때 시작하고, 기입기간 Ta1의 경우와 비슷하게 모든 게이트 신호선이 순서대로 선택된다. 디지털 비디오 신호의 2번째 비트는 모든 화소에 입력된다. 디지털 비디오 신호의 2번째 비트가 모든 화소의 선으로 입력될 때까지의 기간을 기입기간 Ta2라고 한다.

기입기간 Ta2의 시작부터 다음에 나타나는 기입기간(이 경우에는 기입기간 Tan)의 시작까지의 기간을 표시기간 Tr2라고 한다.

기입기간 Tan은 표시기간 Tr2가 종료될 때 시작된다. 기입기간 Ta1의 경우와 비슷하게 모든 게이트 신호선이 순서대로 선택되고, 디지털 비디오 신호의 n번째 비트는 모든 화소에 입력된다. 디지털 비디오 신호의 n번째 비트가 모든 화소의 선으로 입력될 때까지의 기간을 기입기간 Tan이라고 한다.

기입기간 Tan의 시작부터 다음에 나타나는 기입기간(이 경우에서 기입기간 Ta3)의 시작까지의 기간을 분할된 표시기간 S1Trn이라고 한다.

표시기간 Tr3, Tr4,...,Tr(n-1)은 분할된 표시기간 S1Trn이 종료될 때 순서대로 나타나고, 대응하는 디지털 비디오 신호의 비트가 각각의 기간내에 화소로 비슷하게 입력된다.

기입기간 Tan은 표시기간 Tr(n-1)이 종료될 때 시작된다. 기입기간 Ta1의 경우와 비슷하게 모든 게이트 신호선이 순서대로 선택되고, 디지털 비디오 신호의 n번째 비트는 모든 화소에 입력된다. 디지털 비디오 신호의 n번째 비트가 모든 화소의 선으로 입력될 때까지의 기간을 기입기간 Tan이라고 한다.

기입기간 Tan의 시작부터 다음에 나타나는 기입기간(이 경우에서 다음 프레임기간의 기입기간 Ta1)의 시작까지의 기간을 분할된 표시기간 S2Trn이라고 한다.

여기서 주목할 점은 분할된 표시기간 S1Trn과 분할된 표시기간 S2Trn의 합을 표시기간 Trn이라고 한다는 점이다.

하나의 화상은 모든 표시기간(Tr1 내지 Trn)이 종료될 때 표시될 수 있다. 하나의 화상을 표시하는 기간은 본 발명의 구동방법에서 1 프레임기간 F라고 한다. 1 프레임기간이 종료되면, 다음 프레임기간이 시작된다. 이어서, 기입기간 Ta1이 다시 나타나고, 상기의 동작이 반복된다.

실시에 1에서, 모든 기입기간의 길이의 합은 1 프레임기간보다 짧고, 또한 표시기간의 길이 비는 $Tr1:Tr2:Tr3:...:Tr(n-1)=2^0:2^1:2^2:...:2^{n-2}$ 가 되도록 설정된다. 1번째 내지 2^n 번째 계조들 중에서 원하는 계조표시는 표시기간들을 조합함으로써 실행될 수 있다.

1 프레임기간 동안 화소에서 표시된 계조는 상기 프레임기간내 화소의 유기 EL 소자가 발광하는 표시기간들의 길이의 합을 구함으로서 결정된다. 예를 들어, $n=8$ 일 때 화소가 모든 표시기간 동안 발광하는 경우에 휘도가 100%라면, 1%의 휘도는 화소가 $Tr1$ 및 $Tr2$ 동안만 발광하는 경우에 나타나고, 60%의 휘도는 화소가 $Tr3, Tr5$, 및 $Tr8$ 동안 발광하는 경우에 나타난다.

또한, 표시시간($Tr1$ 내지 Trn)은 임의의 순서로 나타날 수 있다. 예를 들어, 표시기간이 1 프레임 내에서 $Tr1$ 후에 $Tr3, Tr5, Tr2, ...$ 의 순서로 나타나는 것이 가능하다. 그러나, 디지털 비디오 신호의 동일한 n 번째 비트에 대응하는 분할된 표시기간 $S1Trn$ 과 분할된 표시기간 $S2Trn$ 은 연속해서 나타나지 않아야 한다.

여기서 주목할 점은 실시예 1에서 전원전위 및 대향전위의 크기는 언제나 고정되어 있지만 본 발명은 그것에 한정되지 않는다는 점이다. 전원전위 및 대향전위의 크기가 기입기간 내에서 동일하게 유지될 수 있다. 그리고, 기입기간이 종료됨과 동시에 전원전위가 유기 EL 소자의 화소전극으로 인가될 때, 유기 EL 소자가 발광하도록 전원전위와 대향전극의 전위가 언제나 전위차를 가질 수 있다.

이 경우, 기입기간은 표시기간 내에 포함되지 않는다. 표시기간은 기입기간의 종료로부터 다음에 나타나는 기입기간의 시작까지의 기간에 해당한다. 예를 들어, 표시기간 $Tr1$ 은 기입기간 $Ta1$ 의 종료로부터 기입기간 $Ta1$ 후에 나타나는 다음 기입기간(예를 들어, $Ta2$)까지의 기간이다.

상술한 구조에 의해, 2진 코드방법에 의한 시분할 구동에서 두드러진 의사윤곽과 같은 표시장애가 보이는 것을 방지할 수 있다.

여기서 주목할 점은 실시예 1에서 표시기간 Trn 이 2개, 즉 분할된 표시기간 $S1Trn$ 및 $S2Trn$ 로 분할되지만 실시예 1은 그것에 한정되지 않는다는 점이다. 분할된 1개의 표시기간 또는 분할된 복수의 표시기간이 있을 수 있다. 그러나, 표시기간은 상위 비트에 대응하는 표시기간, 즉, 더 긴 길이를 갖는 표시시간으로부터 순서대로 분할되는 것이 바람직하다. 또한, 설계자가 표시기간의 분할 개수를 적절히 선택하는 것이 가능하지만, 분할의 양은 표시장치의 구동속도와 이미지의 요구되는 표시 품질을 조화시켜서 결정되는 것이 바람직하다.

또한, 디지털 비디오 신호의 동일한 비트에 대응하는 분할된 표시기간의 길이가 동일한 것이 바람직하지만, 본 발명은 이에 한정되지 않는다. 분할된 표시기간의 길이를 항상 동일하게 만들 필요는 없다.

[실시예 2]

본 실시예에서는 각각의 화소에 제공된 2개의 TFT를 이용해서 유기 EL 소자의 발광을 제어하는 EL 표시장치의 화소부의 구조와 구동방법을 설명한다.

도 7에는 본 발명의 EL 표시장치의 화소부(501)가 확대된 상태로 도시되어 있다. 화소부(501)는 소스 신호선($S1$ 내지 Sx), 전류공급선($V1$ 내지 Vx), 기입용 게이트 신호선(또는 제1 게이트 신호선)(Ga 내지 Gay), 그리고 소거용 게이트 신호선(또는 제2 게이트 신호선)($Ge1$ 내지 Gey)을 구비한다.

화소(505)는 소스 신호선($S1$ 내지 Sx) 중의 1개, 전류공급선($V1$ 내지 Vx) 중의 1개, 기입용 게이트 신호선(Ga 내지 Gay) 중의 1개, 및 소거용 게이트 신호선($Ge1$ 내지 Gey) 중의 1개를 구비하는 영역이다. 화소부(501)에는 복수의 화소(505)가 매트릭스 형상으로 배열된다.

도 8에는 화소(505)가 확대되어 도시되어 있다. 도 8에서 부호 507은 스위칭용 TFT를 나타낸다. 스위칭용 TFT(507)의 게이트 전극은 기입용 게이트 신호선 Ga(Ga1 내지 Gay 사이의 선)에 접속된다. 스위칭용 TFT(507)의 소스 영역과 드레인 중의 하나가 소스 신호선 S(S1 내지 Sx 사이의 선)에 접속되고, 나머지는 EL 구동용 TFT(508)의 게이트 전극과 각각의 화소에 구비된 커패시터(512)와 소거용 TFT(509)의 소스 영역 또는 드레인 영역에 접속된다.

스위칭용 TFT(505)이 비선택 상태(또는 오프 상태)에 있을 때, EL 구동용 TFT(508)의 게이트 전압을 유지시키기 위해 커패시터(512)가 제공된다. 본 실시예에서는 커패시터(512)를 갖는 구성이 설명하고 있지만, 커패시터(512)에 의해 본 발명이 한정되는 것은 아니며, 커패시터(512)를 갖지 않도록 구성을 변경할 수도 있을 것이다.

한편, EL 구동용 TFT(508)의 소스 영역과 드레인 중의 하나는 전류공급선 V(V1 내지 Vx 사이의 선)에 접속되고, 다른 하나는 유기 EL 소자(510)에 접속된다. 전류공급선 V는 커패시터(512)에 접속된다.

한편, 소거용 TFT(509)의 소스 영역과 드레인 영역 중 스위칭용 TFT(507)의 소스 영역 또는 드레인 영역에 접속되지 않은 영역은 전류공급선 V에 접속된다. 또한, 소거용 TFT(509)의 게이트 전극은 소거용 게이트 신호선 Ge(Ge1 내지 Gex 사이의 선)에 접속된다.

유기 EL 소자(510)는 양극, 음극, 및 그 양극과 음극 사이에 형성된 EL층으로 이루어진다. EL 구동용 TFT(508)의 소스 영역 또는 드레인 영역에 접속되는 양극은 화소전극으로 동작하며, 음극은 대향전극으로 동작한다. 반대로, EL 구동용 TFT(508)의 소스 영역 또는 드레인 영역에 접속되는 음극은 화소전극으로 동작하며, 양극은 대향전극으로 동작한다.

유기 EL 소자(510)의 대향전극에는 대향전위가 인가된다. 또한, 공급전위가 화소전극에 인가될 때 유기 EL 소자가 발광하도록, 대향전위와 공급전위 사이의 전위차 레벨이 항상 유지된다. 이들 공급전위와 대향전위는 외부 IC 또는 그와 같은 소자에 의해 본 발명의 구동방법을 사용하는 EL 표시장치 내에 구비된 전원에 의해 인가된다. 여기서 대향전위를 공급하는 전원은 특히 " 반대전원(511)" 로 지칭한다.

현재의 전형적인 EL 표시장치는 화소의 발광면적 당 발광량이 200 cd/m^2 인 화소의 단위면적 당 수 mA/cm^2 의 전류를 갖도록 요구된다. 따라서, 화면 크기가 더 커짐에 따라 스위치에 의해 IC 내에 형성된 전원으로부터 인가된 전위의 레벨을 제어하기가 더욱 어려워진다. 본 발명에서, 공급전위와 대향전위는 언제나 일정하게 유지되고, IC의 전원으로부터 인가된 전위의 레벨은 스위치에 의해 제어될 필요가 없기 때문에, 본 발명은 보다 큰 화면 크기를 갖는 패널을 실현하는데 유용하다.

이용되는 스위칭용 TFT(507), EL 구동용 TFT(508), 및 소거용 TFT(509)는 n채널형 TFT 또는 p채널형 TFT일 수 있다. 한편, 스위칭용 TFT(507), EL 구동용 TFT(508) 및 소거용 TFT(509)는 단일 게이트 구조로 한정되는 것이 아니라, 이중 게이트 구조 또는 삼중 게이트 구조와 같은 다중 게이트 구조를 가질 수 있다.

이하, 도 7 및 도 8에 나타내어진 바와 같은 본 발명에 따른 EL 표시장치의 구동방법을 도 9를 참조해서 설명한다. 수평축은 시간을 나타내고 수직축은 게이트 신호선의 위치를 나타낸다.

우선, 표시기간 Tr1은 제1선내의 화소들에서 시작되고, 기입용 게이트 신호선 Ga1은 기입용 게이트 신호선 구동회로(미도시)에서 기입용 게이트 신호선 Ga1으로 입력된 기입용 게이트 신호(또는 제1 게이트 신호)에 의해 선택된다. 그리고, 기입용 게이트 신호선 Ga1에 접속된 모든 화소(즉, 제1 선내의 화소들)의 스위칭용 TFT(507)가 온 된다.

이와 동시에, 소스 신호선 구동회로(502)에서 소스 신호선(S1 내지 Sx)으로 입력되는 1번째 비트의 디지털 비디오 신호는 스위칭용 TFT(507)를 통해서 EL 구동용 TFT(508)로 입력된다.

디지털 비디오 신호는 정보 " 0" 또는 " 1" 을 가지며, 디지털 비디오 신호 " 0" 과 " 1" 중의 하나가 " 하이" 전압을 가지고 나머지는 " 로우" 전압을 가진다.

본 실시예에서, EL 구동용 TFT(508)는 디지털 비디오 신호가 정보 "0" 을 갖는 경우 오프로 된다. 따라서, 공급전원은 유기 EL 소자(510)의 화소전극에 인가되지 않는다. 그 결과, 정보 "0" 을 갖는 디지털 비디오 신호가 입력되는 유기 EL 소자(510)는 발광하지 않는다.

반대로, EL 구동용 TFT(508)는 디지털 비디오 신호가 정보 "1" 을 갖는 경우 온으로 된다. 따라서, 공급전원은 유기 EL 소자(510)의 화소전극에 인가된다. 그 결과, 정보 "1" 을 갖는 디지털 비디오 신호가 입력되는 유기 EL 소자(510)는 발광한다.

본 실시예에서, EL 구동용 TFT(508)는 디지털 비디오 신호가 정보 "0" 을 갖는 경우 오프로 되고, 디지털 비디오 신호가 정보 "1" 을 갖는 경우 온으로 된다. 그러나, 본 발명은 이 구성에 한정되지 않는다. EL 구동용 TFT(508)는 디지털 비디오 신호가 정보 "0" 을 갖는 경우 온 될 수 있고, 디지털 비디오 신호가 정보 "1" 을 갖는 경우 오프 될 수 있다.

따라서, 제 1 선내의 화소들로 입력되는 디지털 비디오 신호의 입력과 동시에 유기 EL 소자(510)는 발광하거나 발광하지 않고, 제 1 선내의 화소들은 표시동작을 행하게 된다.

기입용 게이트 신호선 Ga1의 선택이 종료되면 기입용 게이트 신호에 따라 기입용 게이트 신호선 G2가 선택된다. 이어서, 기입용 게이트 신호선 G2에 접속된 모든 화소의 스위칭용 TFT(507)가 온 되어, 1번째 비트의 디지털 비디오 신호가 소스 신호선(S1 내지 Sx)에서 제 2 선내의 화소들로 입력된다.

그 다음, 모든 기입용 게이트 신호선(G1 내지 Gay)은 1번째 비트의 디지털 비디오 신호가 모든 화소로 입력되도록 순차적으로 선택된다. 1번째 비트의 디지털 비디오 신호가 모든 화소에 입력될 때까지의 기간이 기입용기간 Ta1이다. 각 선내의 화소들에서 기입기간 Ta1을 시작하는 타이밍은 시간편차를 갖는다.

또한, 화소가 표시동작을 행하게 되는 동안의 기간은 표시기간 Tr이라고 한다. 예를 들어, 제 1 선 화소의 경우, 표시기간 Tr은 기입용 게이트 신호 Ga1이 선택될 때 동시에 시작된다. 각 선의 표시기간을 시작하는 타이밍은 다르다.

한편, 1번째 비트의 디지털 비디오 신호가 모든 화소로 입력되기 전, 즉 기입용 기간 Ta1이 종료되기 전에, 1번째 비트의 디지털 비디오 신호가 화소로 입력됨에 따라, 그리고 소거용 게이트 신호(또는 제2 게이트 신호)가 소거용 게이트 신호선 구동회로(도시되지 않음)에서 소거용 게이트 신호선 Ge1으로 입력과 동시에 소거용 게이트 신호선 Ge1이 선택된다. 이어서, 소거용 게이트 신호선 Ge1에 접속된 모든 화소(즉 제1선내의 화소들)의 소거용 TFT(509)가 온 된다. 이후, 전류공급선(V1 내지 Vx)의 공급전위가 소거용 TFT(509)를 통해 EL 구동용 TFT(508)의 게이트 전극으로 인가된다.

공급전위가 EL 구동용 TFT(508)의 게이트 전극으로 인가될 때, EL 구동용 TFT(508)의 게이트 전극과 소스 영역은 게이트 전압이 0 V가 될 수 있도록 동일한 전위를 갖는다. EL 구동용 TFT(508)는 오프된다. 구체적으로는, 기입용 게이트 신호선 Ga1이 기입용 게이트 신호에 의해 선택된 후 EL 구동용 TFT(508)의 게이트 전극에 의해 유지된 디지털 비디오 신호는 EL 구동용 TFT(508)의 게이트 전극으로 공급전위를 인가함으로써 소거된다. 그 결과, 공급전위가 유기 EL 소자(510)의 화소전극전극 되지 않고, 제 1 선의 화소들에 구비된 어떠한 유기 EL 소자(510)도 발광하지 않기 때문에, 제 1 선의 화소들은 표시동작을 행하지 않는다.

소거용 게이트 신호선 Ge1의 선택이 종료될 때, 소거용 게이트 신호선 Ge2에 접속된 모든 화소(즉, 제2선내의 화소들)의 소거용 TFT(509)가 온 될 수 있도록 소거용 게이트 신호선 Ge2가 선택된다. 이어서, 전류공급선(V1 내지 Vx)의 공급전위가 소거용 TFT(509)를 통해 EL 구동용 TFT(508)의 게이트 전극으로 인가된다. 공급전위가 EL 구동용 TFT(508)의 게이트 전극으로 인가될 때, 이 EL 구동용 TFT(508)는 오프 된다. 공급전위는 유기 EL 소자(510)의 화

소전극으로 인가된다. 그 결과, 제 2 선내의 화소들에 구비된 어떠한 유기 EL 소자(510)도 제 2 선내의 화소들이 발광하는 상태를 만들지 않도록 발광하지 않는다.

그 다음, 소거용 게이트 신호가 모든 소거용 게이트 신호선으로 순차적으로 입력된다. 모든 화소에 의해 유지되는 1번째 비트의 디지털 비디오 신호가 소거되도록 모든 소거용 게이트 신호선(G1 내지 G_n)이 선택될 때까지의 기간이 "소거기간 Te1" 이다. 각 선에서, 기록주기 Te를 시작하는 타이밍은 시간편차를 갖는다.

또한, 화소가 표시동작을 행하지 않는 시간은 비표시기간 Td라고 한다. 예를 들어, 제 1 선내의 화소들의 경우, 표시기간 Tr1은 소거용 게이트 신호 Ge1이 선택될 때 비표시기간이 시작됨과 동시에 종료된다. 표시기간과 마찬가지로 각 선의 비표시기간을 시작하는 타이밍은 다르다.

한편, 모든 화소에 의해 유지되는 1번째 비트의 디지털 비디오 신호가 소거되기 전, 즉, 소거기간 Te1이 종료되기 전에, 화소에 의해 유지되는 1번째 비트의 디지털 비디오 신호의 소거와 동시에 기입용 게이트 신호에 의해 기입용 게이트 신호선 Ga1이 다시 선택된다. 그 다음, 1번째 비트의 디지털 비디오 신호는 제 1 선내의 화소들로 입력된다. 그 결과, 제 1 선내의 화소들은 비표시기간 Td1이 종료되도록 다시 표시동작을 행하게 된다.

기입기간 Ta1으로부터 시작하여 다음에 존재할 기입기간(여기서는 기입기간 Ta2)이 시작할 때까지의 기간이 표시기간 Tr1이다.

그 다음, 표시기간 Tr2가 기입기간 Ta2에서 시작된다. 마찬가지로, 모든 기입용 게이트 신호선이 순차적으로 선택되고, 2번째 비트의 디지털 비디오 신호가 모든 화소에 입력된다.

한편, 2번째 비트의 디지털 비디오 신호가 모든 화소에 입력되기 전, 즉 기입기간 Ta2가 종료되기 전에, 2번째 비트의 디지털 비디오 신호가 화소로 입력됨과 동시에 소거용 게이트 신호선 Ge1이 소거용 게이트 신호에 의해 선택된다. 따라서, 제 1 선내의 화소들이 표시동작을 행하지 않도록 제 1 선내의 화소들에 구비된 어떠한 유기 EL 소자도 발광하지 않는다. 따라서, 제 1 선내의 화소들에서 표시기간 Tr3는 비표시기간 Td3에서 종료된다.

이어서, 모든 화소에서 유지되는 3번째 비트의 디지털 비디오 신호가 소거되도록 모든 소거용 게이트 신호선(Ge2 내지 G_n)가 순차적으로 선택된다. 모든 화소에 의해 유지되는 3번째 비트의 디지털 비디오 신호가 소거될 때까지의 기간이 "소거기간 Te3" 이다.

다음으로, 표시기간 Tr3은 분할된 표시기간 S1Tr_m에서 종료된다. 또한, n비트의 디지털 비디오 신호가 모든 화소로 입력되도록 모든 기입기간이 순차적으로 선택된다.

한편, n비트의 디지털 비디오 신호가 모든 화소로 입력되기 전, 즉, 기입기간 Tan이 종료되기 전에, n비트의 디지털 비디오 신호가 화소로 입력됨과 동시에 소거 게이트 신호선 Ge1이 소거용 게이트 신호에 의해 선택된다. 따라서, 제 1 선내의 화소들이 표시동작을 행하지 않도록 제 1 선내의 화소들에 구비된 어떠한 유기 EL 소자도 발광하지 않는다. 따라서, 제 1 선내의 화소들에서 표시기간 Tr_m은 비표시기간 Td3에서 종료된다.

이어서, 모든 화소에서 유지되는 n번째 비트의 디지털 비디오 신호가 소거되도록 모든 소거용 게이트 신호선(Ge2 내지 G_n)가 순차적으로 선택된다. 모든 화소에 의해 유지되는 n번째 비트의 디지털 비디오 신호가 소거될 때까지의 기간이 "소거기간 Ten" 이다.

그 다음, m번째 비트의 디지털 비디오 신호가 화소로 입력될 때까지 상기의 동작이 반복됨으로써, 표시기간 Tr, 분할된 표시기간 STr 및 비표시기간 Td가 반복해서 나타난다. 표시기간 Tr1은 기입기간 Ta1의 시작부터 소거기간 Te1의 시작까지 계속된다. 한편, 비표시기간 Td1은 소거기간 Te1의 시작부터 다음에 나타나는 기입기간(즉, 이경우에서는 기입기간 Ta2)의 시작까지 계속된다. 또한, 표시기간 Tr1과 비표시기간 Td1과 유사하게 표시기간(Tr2, Tr3,...,Tr(m-1))과 비표시기간(Td2, Td3,...,Td(m-1))도 기입기간(Ta1, Ta2,...,Tam)과 소거기간(Te1, Te2,...,Te(m-1))

에 의해 각기 정해진다.

설명의 편의를 위해, 도 9는 $m = n - 2$ 의 경우를 예시한 것이다. 그러나, 본 발명은 당연히 그러한 예에 한정되지 않는다. m 은 1 내지 n 의 수들에서 임의로 선택할 수 있다.

m 번째 $[(n - 2)$ 번째(그 다음, $m = n - 2$ 인 경우를 대괄호로 묶어 표시한다)]비트의 디지털 비디오 신호가 제 1 선내의 화소들로 입력될 때, 제 1 선내의 화소들이 표시기간 $Trm[n - 2]$ 동안 표시동작을 행하게 된다. 이어서, 다음 비트의 디지털 비디오 신호가 입력될 때까지 $m[n - 2]$ 번째 비트의 디지털 비디오 신호가 화소내에서 유지된다.

표시기간 $Tr(m+1)(n - 1)$ 이 시작되고, 이어서 $(m+1)[n - 1]$ 번째 비트의 디지털 비디오 신호가 제 1 선내의 화소들에 입력될 때, 화소내에서 유지되고 있는 $m[n - 2]$ 번째 비트의 디지털 비디오 신호가 $(m+1)[n - 1]$ 번째 비트의 디지털 비디오 신호로 수정된다. 이어서, 제1선내의 화소들은 표시기간 $Tr(m+1)(n - 1)$ 동안 표시동작을 행한다. 다음 비트의 디지털 비디오 신호가 입력될 때까지 $(m+1)[n - 1]$ 번째 비트의 디지털 비디오 신호는 화소내에서 유지된다.

분할된 표시기간 $S1Trn$ 이 시작되고, 이어서 n 비트의 디지털 비디오 신호가 제 1 선내의 화소들에 입력될 때, 화소내에서 유지되고 있는 $(m+1)[n - 1]$ 번째 비트의 디지털 비디오 신호가 n 번째 비트의 디지털 비디오 신호로 수정된다. 이어서, 제 1 선내의 화소들은 표시기간 Trn 동안 표시동작을 행한다. 다음 비트의 디지털 비디오 신호가 입력될 때까지 n 번째 비트의 디지털 비디오 신호는 화소내에서 유지된다.

표시기간 $Trm[n - 2], \dots, Trn$ 은 기입기간 $Tam[n - 2], \dots, Tan$ 의 시작부터 다음에 출현하는 기입기간의 시작까지 계속 된다.

모든 표시기간 $Tr1$ 내지 Trn 이 종료될 때, 하나의 이미지가 표시될 수 있다. 본 발명에서, 하나의 이미지가 표시되는 기간은 "1 프레임기간(F)"으로 지칭된다.

또한, 1 프레임기간의 종료하면, 기입용 게이트 디지털 선 $Ga1$ 이 기입용 게이트 신호에 따라 다시 선택된다. 이어서, 1번째 디지털 비디오 신호가 제 1 선내의 화소들로 입력되어 표시기간 $Tr1$ 이 다시 시작된다. 이어서 상기의 동작이 반복된다.

실시예 2의 구동방법에서, 모든 기입기간의 길이의 합이 1 프레임기간보다 짧다는 사실이 중요하다. 또한, 실시예 2의 구동방법에 따라 표시기간 Trn 은 2개의 분할된 표시기간 $S1Trn$ 및 $S2Trn$ 으로 분할된다. 따라서, $Tr1:Tr2:Tr3:\dots:Tr(n - 1):2 \times Trn = 2^0:2^1:2^2:\dots:2^{n-2}:2^{n-1}$ 이 되도록 표시기간의 길이가 설정될 필요가 있다. 1번째 내지 2^n 번째 계조 중 원하는 계조의 표시는 표시기간을 조합함으로써 실행된다.

1 프레임기간 동안 화소에서 표시된 계조는 상기 프레임기간내 화소의 유기 EL 소자가 발광하는 표시기간의 길이의 합을 구함으로써 결정된다. 예를 들어, $n=8$ 일 때 화소가 모든 표시기간 동안 발광하는 경우에 휘도가 100%라면, 1%의 휘도는 화소가 $Tr1$ 및 $Tr2$ 동안만 발광하는 경우에 나타나고, 60%의 휘도는 화소가 $Tr3, Tr5$, 및 $Tr8$ 동안 발광하는 경우에 나타난다.

여기서 중요한 점은 디지털비디오신호의 m 번째 비트가 화소에 기록되는 기입기간 Tam 이 표시기간 Trm 보다 짧다는 점이다. 따라서, 비트수 m 의 값은 기입기간 Tam 이 표시기간 Trm 보다 짧게 되게끔 1 내지 m 중에 있는 값일 필요가 있다.

또한, 표시기간 $Tr1$ 내지 Trn 은 다른 순서로 나타날 수도 있다. 예를 들어, 1 프레임기간에서 표시기간이 $Tr1, Tr3, Tr5, Tr2, \dots$ 의 순서로 나타나는 것도 가능하다. 그러나, 표시기간 $Tr1$ 내지 Trn 이 서로 중복하지 않게끔 순서를 정하는 것이 바람직하다. 또한, 소거기간 $Te1$ 내지 Ten 이 서로 중복하지 않게끔 순서를 정하는 것이 더욱 바람직하다.

상기 구조에 따라서, 2진 코드방법에 따른 시분할 구동에 있어서 두드러진 의사윤곽과 같은 표시장애는 보이지 않을 수 있다.

여기서 주목할 점은 실시예 2에서 표시기간 Trn이 2개, 즉, 분할된 표시기간 S1Trn 및 S2Trn로 분할되어 있지만 실시예 2가 그에 한정되지 않는다는 점이다. 분할된 1개의 표시기간 또는 분할된 복수의 표시기간이 있을 수 있다. 그러나, 표시기간은 상위 비트에 대응하는 표시기간, 즉, 더 긴 길이를 갖는 표시시간으로부터 순서대로 분할되는 것이 바람직하다. 또한, 설계자가 표시기간의 분할 개수를 적절히 선택하는 것이 가능하지만, 분할정도는 표시장치의 구동속도와 이미지의 요구되는 표시 품질을 조화시켜서 결정하는 것이 바람직하다.

또한, 디지털 비디오 신호의 동일한 비트에 대응하는 분할된 표시기간의 길이는 동일한 것이 바람직하지만, 본 발명에는 한정되지 않는다. 분할된 표시기간의 길이를 항상 동일하게 만들 필요는 없다.

여기서 주목할 점은 실시예 1에서 보인 구동방법과 달리 실시예 2에서는 유기 EL 소자가 발광하는 기간을 기입기간보다 짧게 할 수 있다는 것이다. 따라서, 1 프레임기간에서 표시기간의 길이의 총합의 비(듀티비)는 기입기간의 길이만으로 결정되지는 않는다.

여기서 주목할 점은 비록 본 실시예의 경우 캐패시터들이 EL 구동용 TFT들의 게이트 전극들에 인가되는 전압을 유지시키는 목적으로 제공될 수 있게 구성되어 있으나, 이러한 캐패시터를 생략할 수 있다는 점이다. EL구동용 TFT가 게이트 절연막을 통해 게이트 전극과 중복하도록 제공된 LDD 영역을 가지는 경우, 일반적으로 게이트 용량으로서 지칭되는 기생캐패시턴스가 중복영역에 형성된다. 이 게이트 용량은 EL 구동용 TFT의 게이트 전극에 인가되는 전압을 유지하기 위한 캐패시터로서 적극적으로 사용될 수 있다.

게이트 용량의 값이 게이트 전극과 LDD 영역이 서로 중복하게 되는 면적에 따라 변화하기 때문에, 그 값은 중복영역에 포함되는 LDD 영역의 길이로 결정된다.

[실시예 3]

실시예 3에서는 도 4에서 보인 화소부를 구동하기 위한 목적으로 사용되는 소스 신호선 구동회로와 게이트 신호선 구동회로의 상세한 구성을 설명한다.

도 10A 및 도 10B는 실시예 3의 EL 표시장치의 구동회로의 블록도이다. 도 10A에 도시된 구동회로는 시프트 레지스터(602), 래치(A)(603), 및 래치(B)(604)를 구비하는 소스 신호선 구동회로(601)이다.

클럭신호 CLK와 스타트 펄스 SP가 소스 신호선 구동회로(601)내에 있는 시프트 레지스터(602)로 입력된다. 시프트 레지스터(602)는 클럭신호 CLK와 스타트 펄스 SP에 따른 순서대로 타이밍 신호를 발생하고, 그 타이밍 신호를 하나씩 버퍼(도시되지 않음)와 같은 회로를 통해 후속 회로에 공급한다.

시프트 레지스터(602)로부터 출력된 타이밍 신호는 버퍼와 같은 회로에 의해 증폭된다. 타이밍 신호가 공급되는 배선에는 많은 회로들 또는 소자들이 접속되어 있기 때문에, 이 배선들은 큰 부하용량(기생 용량)을 갖게 된다. 버퍼는 큰 부하용량에 의해 야기되는 타이밍 신호의 "블런트(blunt)" 상승 및 하강 에지들을 방지하기 위한 목적으로 제공된다. 반드시 상기 버퍼를 구성할 필요는 없다는 점에 유의해야 한다.

버퍼에 의해 증폭된 타이밍 신호는 래치(A)(603)로 인가된다. 래치(A)(603)는 n비트 디지털 비디오 신호를 처리하기 위한 복수의 래치단을 가지고 있다. 타이밍 신호가 래치(A)(603)에 입력되면, 그 래치(A)(603)는 소스 신호선 구동회로(601)의 외부로부터 인가되는 n비트 디지털 비디오 신호를 기록, 유지한다.

래치(A)(603)에 디지털비디오신호가 기록될 때 그 디지털 비디오 신호의 비트들은 래치(A)(603)의 복수의 래치단에 순서대로 입력되는 것이 좋다. 그러나, 본 발명은 이러한 구조로 국한되는 것은 아니다. 래치(A)(603)의 복수의 래치

단들은 디지털 비디오 신호가 동시에 입력되는 다수의 군으로 분할될 수 있는데, 이는 소위 분할구동으로 불리운다. 여기서 상기 군의 개수는 분할수로 지칭된다. 예를 들어, 래치가 매 4개의 단마다 군으로 분할되는 경우, 4분할을 갖는 계조 구동이라고 한다.

디지털 비디오 신호가 래치(A)(603)의 모든 래치단으로 완전히 기록될 때까지의 기간은 라인 기간이라 지칭된다. 실제로, 라인 기간은 그 라인 기간에 수평복귀기간이 추가된 기간을 포함하는 경우가 있을 수 있다.

하나의 라인 기간이 종료할 때, 래치신호가 래치(B)(604)에 인가된다. 래치(A)(603)에 기록되고 저장되어 있는 디지털 비디오 신호가 이순간 동시에 래치(B)(604)로 전송되고, 래치(B)(604)의 모든 단에 기록, 저장된다.

래치(B)(604)로 디지털 비디오 신호의 전송을 완료한 래치(A)(603)에 시프트 레지스터(602)로부터 출력된 타이밍 신호에 따라 디지털 비디오 신호를 기록하는 동작이 다시 실행된다.

래치(B)(604)에 기록되고 저장되어 있는 디지털 비디오 신호가 제 2 라인 기간 동안 소스 신호선에 입력된다.

도 10B는 게이트 신호선 구동회로의 구조를 보인 블록도이다.

게이트 신호선 구동회로(605)는 시프트 레지스터(606)와 버퍼(607)를 구비한다. 또한, 게이트 신호선 구동회로(605)는 주어진 상황에 따라 동작하는 레벨 시프터를 구비할 수도 있다.

시프트 레지스터(606)로부터 출력된 타이밍 신호가 게이트 신호선 구동회로(605)의 버퍼(607)에 인가되고, 이후 이 게이트 신호선은 대응하는 게이트 신호선에 인가된다. 화소의 일 라인의 스위칭용 TFT들의 게이트 전극은 게이트 신호선에 접속된다. 화소의 모든 일 라인의 스위칭용 TFT들은 동시에 온 상태에 있어야 하기 때문에 큰 전류가 흐를 수 있는 버퍼가 사용된다.

[실시에 4]

실시에 4에서는 본 발명의 구동방법을 이용하는 EL 표시장치를 제조하는 방법에 대해 도 11A, 도 11B 그리고 도 12A 내지 도 12C를 참조하여 설명한다.

도 11A는 본 발명의 구동방법을 이용한 EL 표시장치의 TFT 기판의 상면도이다. 본원 명세서에서 TFT 기판이라는 용어는 화소부가 형성되어 있는 기판을 나타낸다는 것에 주의해야 한다.

기판(4001)상에 화소부(4002), 소스 신호선 구동회로(4003), 제1 게이트 신호선 구동회로(4004a), 및 제2 게이트 신호선 구동회로(4004b)를 형성한다. 여기서 주목할 점은 본 발명에서 소스 신호선 구동회로와 게이트 신호선 구동회로의 수가 도 11A에 보인 수에 한정되지 않는다는 점이다. 설계자가 소스 신호선 구동회로와 게이트 신호선 구동회로의 수를 적절히 설정하는 것이 가능하다. 또한, 실시에 4에서는 소스 신호선 구동회로와 게이트 신호선 구동회로가 하나의 TFT 기판상에 형성되지만, 본 발명은 그것에 한정되지 않는다. TFT 기판과는 별도의 기판상에 형성된 소스 신호선 구동회로와 게이트 신호선 구동회로를 FPC와 같은 수단을 통해 화소부에 전기적으로 접속시킬 수도 있다.

부호 4005는 추출배선을 나타낸다. 그 추출배선(4005)은 FPC(4006)를 통해 기판(4001)에 외부적으로 형성된 IC 또는 그와 유사한 소자에 접속된다

도 11B에는 추출배선(4005)의 확대도가 도시되어 있다. 부호 4100은 R 추출배선을 나타내고, 부호 4101은 G 추출배선을 나타내고, 부호 4102는 B 추출배선을 나타낸다.

도 12A는 도 11A에 나타내는 TFT 기판을 밀봉함으로써 형성된 EL 표시장치의 상면도이다. 도 12B는 도 12A의 선 A-A'를 따라 취한 단면도이고, 도 12C는 도 12A의 선 B-B'를 따라 취한 단면도이다. 도 12A 내지 도 12C에서, 도 11A 및 도 11B에서 이미 보인 부분에 대해서는 동일한 부호가 사용된다.

기판(4001)에 형성된 화소부(4002), 소스 신호선 구동회로(4003), 제1, 제2 게이트 신호선 구동회로(4004a, 4004b)를 에워싸도록 밀봉재(4009)를 형성한다. 또한, 화소부(4002), 소스 신호선 구동회로(4003), 그리고 제1, 제2 게이트 신호선 구동회로(4004a, 4004b)상에는 밀봉층(4008)을 형성한다. 따라서, 화소부(4002), 소스 신호선 구동회로(4003), 제1, 제2 게이트 신호선 구동회로(4004a, 4004b)는 기판(4001), 밀봉재(4009), 및 밀봉층(4008)에 의해 충전재(4210)를 개재하여 밀봉된다.

또한, 기판(4001)상에 형성된 화소부(4002), 소스 신호선 구동회로(4003), 제1, 제2 게이트 신호선 구동회로(4004a, 4004b)는 복수의 TFT를 가지고 있다. 일반적으로, 소스 신호선 구동회로(4003)에 포함되어 있는 구동용 TFT(n 채널형 TFT 및 p 채널형 TFT가 도면에 보이는 점에 유의 해야한다)(4201)와, EL 구동용 TFT(유기 EL 소자로의 전류를 제어하는 TFT)(4202)가 도 12B에서 보인 바와 같이 기저막(4010)상에 형성된다.

실시에 4에서는 공지된 방법에 따라 제조된 p 채널형 TFT 또는 n 채널형 TFT가 구동용 TFT(4201)에 이용되고, 공지된 방법에 따라 제조된 p 채널형 TFT가 EL 구동용 TFT(4202)에 이용된다. 또한, EL 구동용 TFT(4202)의 게이트에 접속된 축적 커패시터(storage capacitor)(도시되지 않음)가 제공된다.

구동용 TFT(4201) 및 EL 구동용 TFT(4202)상에는 층간절연막(평탄화막)(4304)을 형성하고, 층간절연막(4304)상에는 EL 구동용 TFT(4202)의 드레인에 전기적으로 접속된 화소전극(양극)(4203)을 형성한다. 화소전극(4203)으로는 큰 일함수를 갖는 투명한 도전막이 사용된다. 이 투명도전막으로서는 산화인듐과 산화주석의 화합물, 산화인듐과 산화아연의 화합물, 산화아연, 산화주석, 산화인듐을 사용할 수 있다. 또한, 갈륨이 첨가되어 있는 투명도전막을 사용하는 것도 가능하다.

이어서, 화소전극(4203)상에 절연막(4302)을 형성하고, 화소전극(4203)위의 절연막(4302)에 개구부를 형성한다. 개구부에서 화소전극(4203)상에 EL(전기장 발광)층(4204)을 형성한다. EL층(4204)용으로는 공지의 유기 EL 물질들을 사용할 수 있다. 또한, 유기 EL 물질들로는 저분자량(단량체) 물질 및 고분자량(중합체) 물질이 존재하고, 이들 모두가 사용가능하다.

EL층(4304)을 형성하는 방법으로는 공지의 증발기술 또는 공지의 도포기술을 사용할 수 있다. 또한, EL층의 구조는 단층구조 또는 적층구조가 될 수 있고, 정공주입층, 정공운반층, 발광층, 전자운반층, 및 전자주입층들이 자유롭게 조합될 수 있다.

EL층(4204)상에는 차광특성을 갖는 도전막(전형적으로, 주성분으로서 알루미늄, 구리 또는 은을 함유하는 도전막 또는 그러한 도전막과 또 다른 도전막의 적층막)으로 구성되는 음극(4205)이 형성된다. 또한, 음극(4205)과 EL층(4204)간의 계면에 존재하는 습기 및 산소는 가능한 한 많이 제거하는 것이 바람직하다. 따라서, EL층(4304)은 질소 또는 비활성 기체 분위기에서 형성하고 이에 산소 또는 습기에의 노출없이 음극(4205)를 형성하는 방법을 사용하는 것이 필요하다. 멀티체임버 방법(클러스터 톨 방법)을 이용하는 성막장치를 사용하여 실시예 4의 상기한 성막을 행할 수 있다. 이후, 소정의 전압이 음극(4205)에 인가된다.

그리하여, 화소 전극(양극)(4203), EL층(4204), 음극(4205)으로 구성되는 유기 EL 소자(4303)가 형성된다. 이어서, 유기 EL 소자(4303)를 보호하기 위해 보호막(4303)을 절연막(4302)상에 형성한다.

부호 4005a는 전원공급선에 접속된 추출배선을 나타내며, 그 추출배선(4005a)은 EL 구동용 TFT(4202)에 전기적으로 접속된다. 추출배선(4005a)은 밀봉재(4009)와 기판(4001) 사이를 통과하고, 이방성 도전막(4300)을 통해 FPC(4006)의 FCC 배선(4301)에 전기접속된다.

커버재(4008)로서는 유리재, 금속재(전형적으로 스테인레스 강재), 세라믹재, 및 플라스틱재가 사용될 수 있다. 플라스틱재로는 유리섬유강화 플라스틱(FRP)판, 폴리비닐 플루오라이드(PVF)막, 마일러막, 폴리에스터막, 아크릴수지막을 사용할 수 있다. 또한, 알루미늄 박막이 PVF막 또는 마일러막에 의해 협지되어 있는 구조를 갖는 시트도 사용가능하다.

그러나, 유기 EL 소자로부터 방출된 광의 방향이 커버재를 향하는 경우, 커버재는 투명해야 한다. 이 경우에는 유리판, 플라스틱판, 폴리에스터막, 아크릴수지막과 같은 투명재를 사용한다.

또한, 질소 또는 아르곤과 같은 비활성 기체뿐만 아니라 자외선 경화 수지 또는 적외선 경화 수지가 충전재(4210)로 이용될 수 있다. 폴리비닐 클로라이드(PVC), 아크릴, 폴리마이드, 에폭시 수지, 실리콘 수지, 폴리비닐 부티릴(PVB) 및 에틸렌 비닐 아세테이트(EVA)가 사용될 수 있다. 실시예 4에서는 질소가 충전물로 사용된다.

충전재(4210)를 흡습물질(바람직하게는 산화바륨) 또는 산소를 흡수할 수 있는 물질(4207) 내에 위치하도록 하기 위해, 오목부(4007)가 기판(4001) 즉, 밀봉층(4008)의 측면에 형성되고, 흡습물질 또는 산소를 흡수할 수 있는 물질(4207)은 오목부(4007) 내에 배치된다. 상기 흡습물질 또는 산소를 흡수할 수 있는 물질(4207)은 비산되지 않도록 오목부 커버재(4208)에 의해 오목부(4007)에 유지된다. 여기서 주목할 점은 상기 오목부 커버재(4208)이 미세한 망구조를 가지고 있고, 이에 따라 공기와 습기의 통과는 허용하나 흡습물질 또는 산소를 흡수할 수 있는 물질(4207)의 통과는 허용하지 않는다는 점이다. 흡습물질 또는 산소를 흡수할 수 있는 물질(4207)을 형성하여 유기 EL 소자(4303)의 열화(劣化)를 억제할 수 있다.

화소전극(4203)의 형성과 동시에 도 12C에 도시된 바와 같이 도전막(4203a)을 추출배선(4005a)과 접촉하도록 형성한다.

또한, 상기 비등방성 도전막(4300)은 도전성 충전재(4300a)를 가지고 있다. 기판(4001)과 FPC(4006)의 열 압착 결합에 따라 기판(4001)상의 도전막(4203a)과 FPC(4006)상의 FPC 배선(4301)들이 이 도전성 충전재(4300a)에 의해 전기접속되게 된다.

여기서 주목할 점은 실시예 4가 실시예 1 내지 실시예 3의 어느 것과도 자유롭게 조합하여 실시할 수 있다는 점이다.

[실시예 5]

본 실시예에서는 본 발명의 EL표시장치를 형성하도록 동일기판상에 화소부와 그 화소부의 주변에 제공된 구동회로의 TFT(n채널형 TFT와 p채널형 TFT)들을 동시에 형성하는 방법을 도 13 내지 도 16을 참조하여 구체적으로 설명한다.

본 실시예에 있어서는 먼저 바륨보로실리케이트 유리와 또는 코닝 #7059 유리 및 #1737 유리로 대표되는 알루미늄 보로실리케이트 유리와 같은 유리로 만들어진 기판(300)을 사용한다. 여기서 주목할 점은 기판(300)으로서 석영기판 또는 규소기판, 또는 금속기판 또는 절연막이 형성되어 있는 스테인레스 기판을 대신 사용하는 것도 가능하다는 점이다. 본 실시예의 공정온도에 대한 열 저항을 갖는 플라스틱 기판도 사용가능하다.

그 다음, 기판(300)상에 산화규소막, 질화규소막 또는 질화산화규소막과 같은 절연막으로 형성한 기저막(301)을 형성한다. 본 실시예에서는 하지막(301)으로서 2층 구조를 사용한다. 그러나, 단층의 절연막 또는 2개 이상의 층을 갖는 적층구조의 절연막을 사용하는 것도 가능하다. 하지막(301)의 제 1 층으로서 질화산화규소막(301a)을 반응가스로서 SiH_4 , NH_3 , N_2O 를 사용하는 플라즈마 CVD법을 이용하여 10 내지 200 nm(바람직하게는 50 내지 100 nm)의 두께로 형성한다. 본 실시예의 경우, 질화산화규소막(301a)(조성비: Si = 32%, O = 27%, N = 24%, H = 17%)을 50 nm의 막두께로 형성한다. 그 다음, 하지막(301)의 제 2 층으로서 질화산화규소막(301b)을 반응가스로서 SiH_4 와 N_2O 를 사용하는 플라즈마 CVD법을 이용하여 50 내지 200 nm(바람직하게는 100 내지 150 nm)의 두께로 형성한다. 본 실시예의 경우, 질화산화규소막(301b)(조성비: Si = 32%, O = 59%, N = 7%, H = 2%)을 100 nm의 막두께로 형성한다.

이어서, 하지막(301)상에 반도체층(302 내지 305)들을 형성한다. 이 반도체층(302 내지 305)들은 공지의 방법(스퍼터링법, LPCVD법, 또는 플라즈마 CVD법)에 의해 비정질 구조를 갖는 반도체막을 형성한 후 이 반도체막을 공지의 결정화공정(레이저 결정화법, 열결정화법, 니켈 등과 같은 촉매를 이용한 열결정화법)에 의해 처리하여 결정성 반도체막을 형성하고, 이 결정성 반도체막을 소정 형태로 패터닝함으로써 형성할 수 있다. 상기 반도체층(302 내지 305)들은 25 내지 80 nm(바람직하게는 30 내지 60 nm)의 두께로 형성한다. 상기 결정성 반도체막의 재료에 대해서는 특별한 제한은 없으나, 규소, 규소게르마늄합금($\text{Si}_x\text{Ge}_{1-x}$ (X=0.0001 내지 0.02)) 등을 사용하여 결정성 반도체막을 형성하는 것이 좋다. 본 실시예에서는 플라즈마 CVD법에 의해 비정질 규소막을 55 nm의 두께로 형성한 후, 그 비정질 규소막을 니켈함유 용액에 유지시킨다. 상기 비정질 규소막에 대해 탈수소화 공정(500°C에서 1시간)을 실시한 후, 그에 대해 열결정화공정(550°C에서 4시간)을 실시한다. 또한, 상기 비정질 규소막에 대해 결정성을 개선시킬 수 있도록 레이저 어닐처리를 행하여 결정성 규소막을 형성한다. 그 다음, 이 결정성 규소막에 대해 포토리소그래피법을 사용하는 패터닝공정을 실시하여 상기 반도체층(302 내지 305)을 얻는다.

또한, 상기 반도체층(302 내지 305)의 형성 후, TFT의 스레시홀드 전압값을 제어하도록 소량의 불순물원소(붕소 또는 인)를 도핑시키는 것이 좋다.

또한, 상기 결정성 반도체막을 레이저 결정화법에 의해 제조하는 경우에는 펄스 발진형 또는 연속파형 엑시머 레이저, YAG 레이저, 또는 YVO_4 레이저를 사용하는 것도 가능하다. 이러한 종류의 레이저를 사용하는 경우에는 레이저 발진기로부터 조사되는 레이저광을 광학계에 의해 선형 비임으로 집광시킨 상태에서 반도체막에 조사한다. 비록 결정화조건은 작업자가 적절히 선택해야 하지만, 엑시머 레이저를 사용하는 경우에는 펄스 발진주파수를 300 Hz로 설정하고, 레이저 에너지밀도를 100 내지 400 mJ/cm^2 (전형적으로는 200 내지 300 mJ/cm^2)로 설정한다. YAG 레이저를 사용하는 경우에는 30 내지 300 kHz의 펄스 발진주파수와 300 내지 600 mJ/cm^2 (전형적으로는 350 내지 500 mJ/cm^2)의 레이저 에너지밀도를 갖는 제2 고조파를 사용한다. 그 다음, 100 내지 1,000 μm , 예를 들어, 400 μm 의 폭을 갖게 선형으로 집광된 레이저광을 기판의 전체 표면에 조사하고, 이 때 선형 레이저광의 중복비는 50 내지 90%로 설정하는 것이 좋다.

그 다음, 상기 반도체층(302 내지 305)을 덮도록 게이트 절연막(306)을 형성한다. 그 게이트 절연막(306)은 플라즈마 CVD법 또는 스퍼터링법을 사용하여 40 내지 150 nm의 두께를 갖는 규소함유 절연막으로 형성된다. 본 실시예의 경우, 상기 게이트 절연막(306)은 플라즈마 CVD법을 이용하여 110 nm의 두께로 된 질화산화규소막(Si = 32%, O = 59%, N = 7%, H = 2%의 조성비)으로 형성한다. 물론, 상기 게이트 절연막은 상기한 질화산화규소막으로 한정되는 것은 아니며, 단층 또는 적층 구조를 갖는 다른 규소함유 절연막을 사용하는 것도 가능하다.

또한, 산화규소막을 사용하는 경우, 이 산화규소막은 TEOS(테트라에틸 오르토실리케이트)와 O_2 를 혼합한 상태에서 40 Pa의 반응압력과 300 내지 400°C의 기판온도를 사용하여 0.5 내지 0.8 W/cm^2 의 고주파(13.56 MHz) 전력밀도로 방출하는 플라즈마 CVD법에 의해 형성하는 것이 가능하다. 이와 같이 하여 제조한 산화규소막을 400 내지 500 °C에서의 후속 열어닐처리하면 게이트 절연막으로서의 양호한 특성이 얻어질 수 있다.

그 다음, 도 13A에 도시된 바와 같이, 게이트 절연막(306)상에 20 내지 100 nm의 두께를 갖는 제 1 도전막(307)과 100 내지 400 nm의 두께를 갖는 제 2 도전막(308)을 형성하여 적층구조를 만든다. 본 실시예의 경우에는 제 1 도전막(307)으로서 TaN막을 30 nm의 두께로 형성하고, 제 2 도전막(308)으로서 W막을 370 nm의 두께로 형성하여 적층구조를 만든다. 상기 TaN막은 질소함유 분위기에서 Ta타겟을 사용하여 스퍼터링을 행하는 것에 의해 형성하고, 반면에 상기 W막은 W타겟을 사용하는 스퍼터링법에 의해 형성한다. 상기 W막은 텅스텐 헥사플루오라이드(WF_6)을 사용하여 열 CVD법에 의해 형성하는 것도 가능하다. 어느 방법을 사용하던지 간에 사용재료를 게이트 전극으로서 사용할 수 있게 하기 위해서는 낮은 저항을 갖게 하는 것이 필요하고, 따라서 W막의 비저항은 $20 \mu\Omega\text{cm}$ 이하로 설정하는 것이 바람직하다. 결정입경을 크게 하면 W막의 비저항을 낮게 할 수 있다. 그러나, W막에 산소와 같은 많은 불순물원소가 함유되어 있는 경우에는 결정화가 방해되고, 그 결과 저항이 증가하게 된다. 따라서, 본 실시예의 경우에는 W막을 99.9999%의 고순도를 갖는 타겟을 사용하여 스퍼터링법에 의해 형성하고, 추가로 상기 막 형성중에 가스상내의 불순물들이 막에 혼합되지 않도록 충분한 고려를 함으로써 9 내지 $20 \mu\Omega\text{cm}$ 의 비저항을 실현할 수 있다.

여기서 주목할 점은 본 실시예의 경우 제 1 도전막(307)을 TaN으로 형성하고 제 2 도전막(308)을 W로 형성하고 있으나, 이 막들의 재료가 그러한 재료로 한정되는 것은 아니며 어느 막이나 Ta, W, Ti, Mo, Al, Cu, Cr, Nd로 구성되는 군에서 선택한 원소 또는 그 원소를 주성분으로 함유하는 합금재료 또는 화합물체재료로 형성하는 것이 가능하다는 점이다. 또한, 인과 같은 불순물원소가 도핑되어 있는 다결정규소막으로 대표되는 반도체막도 사용가능하다. 또한, 제 1 도전막을 탄탈(Ta)로 형성하고 제 2 도전막을 W로 형성하여 이루어진 조합, 제 1 도전막을 질화티탄(TiN)으로 형성하고 제 2 도전막을 W로 형성하여 이루어진 조합, 제 1 도전막을 질화탄탈(TaN)로 형성하고 제 2 도전막을 Al로 형성하여 이루어진 조합, 제 1 도전막을 질화탄탈륨(TaN)으로 형성하고 제 2 도전막을 Cu로 형성하여 이루어진 조합을 사용하는 것도 가능하다.

그 다음, 도 13B에 도시된 바와 같이 레지스트로 이루어진 마스크(309 내지 312)들을 포토리소그래피법을 사용하여 형성하고, 이 마스크들을 사용하여 1차 에칭공정을 행하여 전극들과 배선들을 형성한다. 1차 에칭공정은 1차 및 2차 에칭조건을 이용하여 실시한다. 본 실시예에서는 1차 에칭조건으로서 ICP(유도 결합 플라즈마) 에칭방법을 사용하고, 에칭가스로서 CF_4 , Cl_2 , O_2 의 가스혼합물을 사용하고, 가스공급속도를 25/25/10 sccm으로 설정하고, 1 Pa하에서 코일형 전극에 500 W RF(13.56 MHz)의 전력을 인가하여 플라즈마를 발생시킨다. 여기서는 Matsushita Electric Industrial Co. Ltd.의 ICP(모델 E645 - ICP)를 구비하는 건식 에칭장치를 사용한다. 부(negative)의 셀프바이어스 전압을 효과적으로 인가할 수 있도록 기관측(시료 스테이지)에도 150 W RF(13.56 MHz)의 전력을 인가한다. 상기 W막은 상기 1차 에칭조건에 따라 에칭되고, 제 2 도전층의 단부가 테이퍼 형태로 형성되게 된다. 상기 1차에칭조건에 따라 W의 에칭속도는 200.39 nm/min, TaN의 에칭속도는 80.32 nm/min, TaN에 대한 W의 에칭선택도는 약 2.5로 된다. 또한, 상기 1차 에칭조건에 따라 W의 테이퍼각은 약 26° 로 된다.

그 후, 레지스트로 이루어진 마스크(309 내지 312)들을 제거하지 않은 상태에서 상기 1차 에칭조건을 2차 에칭조건으로 변경하여 에칭을 실시한다. 즉, 에칭가스로서 CF_4 와 Cl_2 의 혼합가스를 사용하고, 가스공급속도를 30/30 sccm으로 설정하고, 1 Pa하에서 코일형 전극에 500 W RF(13.56 MHz)의 전력을 인가하여 플라즈마를 발생시켜 약 30초간 에칭을 실시한다. 부(negative)의 셀프바이어스 전압을 효과적으로 인가할 수 있도록 기관측(시료 스테이지)에도 20 W RF(13.56 MHz)의 전력을 인가한다. 상기 W막과 TaN막은 CF_4 와 Cl_2 가 혼합되어 있는 상기 2차 에칭조건에 따라 모두 에칭된다. 상기 2차에칭조건에 따라 W의 에칭속도는 58.97 nm/min, TaN의 에칭속도는 66.43 nm/min으로 된다. 여기서 주목할 점은 에칭 후 게이트 절연막상에 잔재물을 남기지 않도록 에칭시간을 약 10 내지 20%정도 연장시키는 것이 좋다는 점이다.

상기 1차 에칭공정에서는 적절한 형태의 레지스트 마스크를 채택하는 것에 의해 그리고 기관측에 인가한 바이어스 전압의 효과에 따라 상기 제 1 및 제 2 도전층들의 단부들은 테이퍼 형태를 갖게 형성된다. 이 테이퍼부들의 각도는 15° 내지 45° 로 설정하는 것이 좋다. 이와 같이 하여, 1차 에칭공정에 의해 제 1 도전층들과 제 2 도전층들로 구성되는 제 1 형태 도전층(314 내지 317)(제 1 도전층(314a 내지 314a) 및 제 2 도전층(314b 내지 317b))들이 형성된다. 부호 319는 게이트 절연막을 나타내는데, 이 게이트 절연막중 상기 제 1 형태 도전층(314 내지 317)으로 덮이지 않은 영역들은 에칭에 따라 약 20 내지 50 nm정도만큼 두께가 감소되어 있다.

그 다음, 상기 레지스트 마스크를 제거하지 않은 상태에서 1차 도핑공정을 실시하여 상기 반도체층에 n형 도전성을 제공하는 불순물원소를 주입한다(도 13B). 이 도핑은 이온도핑법 또는 이온주입법에 따라 실시할 수 있다. 이온도핑법에서는 조건으로서 도즈량을 1×10^{13} 내지 5×10^{15} 원자/cm²으로 하고, 가속전압을 60 내지 100 keV로 한다. 본 실시예의 경우에는 도즈량을 1.5×10^{15} 원자/cm²으로 하고, 가속전압을 80 keV로 한다. n형 도전성을 제공하는 불순물원소로서는 주기율표의 15족에 속하는 원소, 대표적으로 인(P) 또는 비소(As)를 사용하며, 여기서는 인을 사용한다. 이 경우, 도전층(314 내지 317)들은 n형 도전성을 제공하는 상기 불순물원소에 대한 마스크로서 작용하며, 이에 따라 고농도 불순물영역(320 내지 323)들이 자기정합적으로 형성된다. n형 도전성을 제공하는 상기 불순물원소는 상기 고농도 불순물영역(320 내지 323)에 1×10^{20} 내지 1×10^{21} 원자/cm³으로 주입된다.

그 후, 도 13C에 도시된 바와 같이 레지스트 마스크를 제거하지 않은 상태에서 2차 에칭공정을 실시한다. 여기서는 에칭가스로서 CF₄, Cl₂, O₂의 혼합가스를 사용하고, 가스공급속도를 20/20/20 sccm으로 설정하고, 1 Pa하에서 코일형 전극에 500 W RF(13.56 MHz)의 전력을 인가하여 플라즈마를 발생시킨다. 부(negative)의 셀프바이어스 전압을 효과적으로 인가할 수 있도록 기판측(시료 스테이지)에도 20 W RF(13.56 MHz)의 전력을 인가한다. 상기 2차 에칭공정에서 W의 에칭속도는 124.62 nm/min, TaN의 에칭속도는 20.67 nm/min, TaN에 대한 W의 에칭선택도는 약 6.05로 된다. 따라서, W막이 선택적으로 에칭된다. 또한, 상기 2차 에칭공정에서 W의 테이퍼각은 약 70°로 된다. 상기 2차 에칭공정에 따라 제 2 도전층(324b 내지 327b)들이 형성된다. 한편, 상기 제 1 도전층(314a 내지 317a)들에 대한 에칭은 거의 이루어지지 않고, 이에 따라 제 1 도전층(324a 내지 327a)들이 형성된다.

그 다음, 2차 도핑공정을 실시한다. 즉, 제 2 도전층(324b 내지 327b)들을 불순물원소에 대한 마스크로서 사용한 상태에서 제 1 도전층들의 테이퍼부들 아래의 반도체층에 불순물원소를 주입할 수 있게 도핑을 실시한다. 본 실시예의 경우에는 상기 불순물원소로서 인(P)을 사용하고, 도즈량을 1.5×10^{14} 원자/cm²으로 하고, 전류밀도를 0.5 μA, 가속전압을 90 keV로 하여 플라즈마 도핑을 실시한다. 이와 같이 하여, 제 1 도전층들과 중첩되는 저농도 불순물영역(329 내지 332)들이 자기정합적으로 형성된다. 상기 저농도 불순물영역(329 내지 332)에서의 인(P)의 농도는 1×10^{17} 내지 5×10^{18} 원자/cm³으로, 제 1 도전층들의 테이퍼부들의 막두께에 따라 완전한 농도구배를 갖는다. 여기서 주목할 점은 제 1 도전층들의 테이퍼부들과 중첩되는 반도체층에서의 불순물원소의 농도가 제 1 도전층들의 테이퍼부들의 단부로부터 내측방향으로 가면서 약간씩 감소한다는 점이다. 그러나, 상기 농도는 전체적으로 볼때 거의 동일한 수준을 유지한다. 또한, 저농도 불순물영역(329 내지 332)에 불순물원소를 주입하여 고농도 불순물영역(333 내지 336)들을 형성한다.

그 다음, 도 14B에 도시된 바와 같이 레지스트로 이루어진 마스크들을 제거하지 않은 상태에서 3차 에칭공정을 실시한다. 3차 에칭공정에서 제 1 도전층들의 테이퍼부들이 제 2 도전층들과 중첩하는 형상을 갖도록 부분적으로 에칭된다. 또한, 도 14B에 도시된 바와 같이, 3차에칭공정이 행해지지 않은 영역에 레지스트로된 마스크(338)를 형성한다.

3차 에칭공정에서의 에칭조건은 ICP 에칭을 사용한 경우이다. 1차 및 2차 에칭공정과 유사하게 에칭가스로서 Cl₂와 SF₆를 10/50 sccm의 가스공급속도로 각기 사용한다. 여기서 주목할 점은 3차 에칭공정에서의 TaN의 에칭속도는 11.2 nm/min이고, 게이트 절연막에 대한 에칭속도는 12.8 nm/min이라는 점이다.

1.3 Pa하에서 코일형 전극에 500 W RF(13.56 MHz)의 전력을 인가하여 플라즈마를 발생시켜 에칭을 실시한다. 부(negative)의 셀프바이어스 전압을 효과적으로 인가할 수 있도록 기판측(시료 스테이지)에도 10 W RF(13.56 MHz)의 전력을 인가한다. 이와 같이 하여, 제 1 도전층(340a 내지 342a)를 형성한다.

상기 3차 에칭공정을 통해 제 1 도전층(340a 내지 342a)들과 중첩되지 않는 불순물영역(LDD 영역)(343 내지 345)들이 형성된다. 여기서 주목할 점은 불순물영역(GOLD 영역)(346)이 상기 제 1 도전층(324a)과 중첩된 상태로 유지된다는 점이다.

상기 제 1 도전층(324a)과 제 2 도전층(324b)으로 이루어진 전극은 최종적으로 구동회로의 n채널형 TFT의 게이트 전극으로 된다. 또한, 제 1 도전층(340a)과 제 2 도전층(341b)으로 이루어진 전극은 최종적으로 구동회로의 p채널형 TFT의 게이트 전극으로 된다.

유사하게, 제 1 도전층(341a)과 제 2 도전층(341b)으로 이루어진 전극은 최종적으로 구동회로의 n채널형 TFT의 게이트 전극으로 된다. 또한, 제 1 도전층(342a)과 제 2 도전층(342b)으로 이루어진 전극은 최종적으로 구동회로의 p채널형 TFT의 게이트 전극으로 된다.

이와 같이 실시예 5의 경우에는 제 1 도전층(340a 내지 342a)들과 중첩되지 않는 불순물영역(LDD 영역)(343 내지 345)들과 제 1 도전층(324a)과 중첩되는 불순물영역(GOLD 영역)(346)을 동시에 형성할 수 있고, 따라서 TFT 특성에 응답하여 영역들을 형성하는 것이 가능하다.

그 다음, 상기 게이트 절연막(319)을 에칭한다. 이 에칭공정에서는 에칭가스로서 CHF_3 을 사용하여 반응성 이온에칭(RIE)을 행한다. 실시예 5에서는 체임버 압력을 6.7 Pa로, RF전력을 800 W로, 그리고 CHF_3 을 가스공급속도를 35 sccm으로 설정한 상태에서 상기 에칭공정을 행한다.

이에 따라 고농도 불순물영역(333 내지 336)의 일부가 노출되고, 절연막(356a 내지 356d)가 형성된다.

그 다음, 레지스트 마스크들을 제거하고, 레지스트를 사용하여 마스크(348, 349)들을 새롭게 형성하여 3차 도핑공정을 실시한다. 이 3차 도핑공정에서는 p채널형 TFT의 활성층으로 되는 반도체층에 상기한 도전성(n형)과 반대의 도전성(p형)을 제공하는 불순물원소를 주입하여 불순물영역(350 내지 353)들을 형성한다(도 14C 참조). 제 1 도전층(340a 내지 342a)들은 상기 불순물원소에 대한 마스크로서 사용되며, 이 상태에서 p형 도전성을 제공하는 상기 불순물원소가 주입되어 불순물영역들을 자기정합적으로 형성하게 된다.

실시예 5에서, 상기 불순물영역(350 내지 353)들은 디보란(B_2H_6)을 사용하여 이온도핑법에 따라 형성한다. 여기서 주목할 점은 상기 3차 도핑공정에서 n형 TFT로 될 반도체층이 레지스트로 형성된 마스크(348, 349)들로 덮혀 있게 된다는 점이다. 비록 불순물영역(350, 353)에 1차 도핑공정 및 2차 도핑공정에서 주입되는 인의 농도가 서로 다르나, 상기 도핑공정은 p형 도전성을 제공하는 불순물원소의 농도가 어느 불순물영역에서나 2×10^{20} 내지 2×10^{21} 원자/ cm^3 으로 되게 실시된다. 이와 같이 하여, 상기 불순물영역들은 전혀 문제없이 p채널형 TFT의 소스영역과 드레인영역으로서 작용하게 된다.

상술한 공정들에 따르면 개개의 반도체층에 불순물영역이 형성되게 된다.

그 다음, 레지스트 마스크(348, 349)들을 제거하고, 이 상태에서 제 1 층간절연막(357)을 형성한다. 이 제 1 층간절연막(357)은 플라즈마 CVD법 또는 스퍼터링법에 의해 100 내지 200 nm의 두께로 형성되는 규소함유 절연막으로 이루어진다. 실시예 5의 경우에는 150 nm의 막두께를 갖는 질화산화규소막을 플라즈마 CVD법에 의해 형성한다. 물론, 제 1 층간절연막(357)은 질화산화규소막으로 한정되지 않고 단층 또는 다층 구조를 갖는 다른 규소함유 절연막으로 형성하는 것도 가능하다.

그 다음, 도 15A에 도시된 바와 같이 각 반도체층에 주입된 불순물원소들을 활성화시키는 단계를 실시한다. 이 활성화 단계는 로 어닐 오븐을 사용하여 열 어닐을 행하여 실시하는 것이 좋다. 열 어닐은 1 ppm 이하, 바람직하게는 0.1 ppm 이하의 산소함량을 갖는 질소분위기에서 400 내지 700 °C, 전형적으로는 500 내지 550 °C의 온도로 실시하는 것이 좋다. 실시예 5에 있어서는 열처리를 550°C에서 4시간동안 실시한다. 여기서 주목할 점은 상기한 열 어닐법 외에 레이저 어닐법 또는 급속 열 어닐법(RTA법)을 적용하는 것도 가능하다.

여기서 주목할 점은 본 실시예의 경우 상기한 활성화 공정과 동시에 결정화시 촉매로서 사용된 니켈이 인을 고농도로 함유하는 불순물영역(334 내지 336, 350, 351)들에 게터링(gettering)된다는 점이다. 그 결과, 채널형성영역으로 되는 반도체층의 니켈농도가 주로 저하된다. 이와 같이 하여 형성된 채널형성영역을 갖는 TFT는 감소된 오프전류값을 가지며, 양호한 결정성에 따라 높은 전기장 유동도를 가지고, 이에 따라 만족스러운 특성을 갖게 된다.

또한, 상기 제 1 층간절연막을 형성하기에 앞서 활성화공정을 실시할 수도 있다. 그러나, 사용하는 배선재료가 열에 약한 경우에는 실시예 5에서와 같이 배선 등등을 보호하기 위해 층간절연막(주성분으로 규소를 함유하는 절연막, 일례로 질화산화규소막)을 형성한 후 상기 활성화공정을 실시하는 것이 바람직하다.

도핑공정을 행하고 활성화공정을 행한 후 제 1 층간절연막을 형성하는 것도 가능하다.

또한 상기 반도체층들을 수소화시키도록 3 내지 100%의 수소를 함유하는 분위기에서 300 내지 550°C로 열처리를 1 내지 12시간 동안 실시한다. 실시예 5에 있어서는 약 3%의 수소를 함유하는 질소 분위기에서 410°C로 열처리를 1시간 동안 실시한다. 이 공정은 층간 절연막에 함유된 수소를 이용하여 반도체내의 덩굴링본드들을 종식시키는 공정이다. 수소화의 또 다른 수단으로서 플라즈마 수소화(플라즈마에 의해 여기된 수소를 이용)를 실시하는 것도 가능하다.

또한, 활성화공정으로서 레이저 어닐법을 사용하는 경우에는 상기 수소화공정의 실시 후 엑시머 레이저 또는 YAG 레이저에서 출력되는 것과 같은 레이저광을 조사하는 것이 바람직하다.

그 다음, 도 15B에 도시된 바와 같이 상기 제 1 층간절연막(357)상에 유기절연재료로 된 제 2 층간절연막(358)을 형성한다. 실시예 5에서는 아크릴수지막을 1.6 μm 의 막두께로 형성한다. 그 다음 불순물영역(333, 335, 350, 351)까지 연장되는 콘택트 홀들을 형성하도록 패터닝을 실시한다.

상기 제 2 층간 절연막(358)으로는 규소를 함유하는 절연물질 또는 유기수지로된 막을 사용한다. 상기 규소함유 절연물질로는 산화규소, 질화규소, 또는 질화산화규소를 사용할 수 있고, 상기 유기수지로는 폴리이미드, 폴리아미드, 아크릴수지, BCB(벤조시클로부텐) 등등을 사용할 수 있다.

실시예 5에서는 플라즈마 CVD에 의해 질화산화규소막을 형성한다. 여기서 주목할 점은 질화산화규소막의 막두께를 1 내지 5 μm 로 하는 것이 바람직하다(보다 바람직하게는 2 내지 4 μm)는 점이다. 질화산화규소막은 자체의 수분함유량이 극히 적기 때문에 유기 EL소자의 열화를 억제하는데 효과적이다.

상기 콘택트 홀들의 형성은 건식 에칭 또는 습식 에칭을 이용하여 행할 수 있으나, 에칭중에 정적손상의 문제를 고려하면 습식 에칭을 이용하는 것이 바람직하다.

또한, 상기 제 1 및 제 2 층간절연막들은 콘택트 홀들의 형성시 동시에 에칭된다. 따라서, 콘택트 홀의 형상을 고려하여 제 1 층간절연막을 형성하는데 이용한 에칭속도보다 빠른 물질을 제 2 층간절연막을 형성하는데 사용하는 것이 바람직하다.

그 다음, 각 불순물영역(333, 335, 350, 351)에 전기접속되는 배선(359 내지 366)들을 형성한다. 이 배선들은 50 nm의 막두께를 갖는 Ti막과 500 nm의 막두께를 갖는 합금막(Al과 Ti의 합금막)의 적층구조를 패터닝시키는 것에 의해 형성된다. 다른 도전막도 사용가능하다.

그 다음, 80 내지 120 nm의 두께를 갖는 투명도전막을 형성하고, 패터닝시켜 투명전극(367)을 형성한다(도 15B 참조).

실시예 5에 있어서는 투명전극으로서 ITO막 또는 2 내지 20%의 산화아연(ZnO)가 혼합되어 있는 산화인듐의 투명도전막이 사용된다.

또한, 투명전극(367)은 드레인 배선(365)와 접촉 및 중첩되게 형성됨으로써 전류제어 TFT의 드레인영역에 전기접속된다.

그 다음, 도 16에 도시된 바와 같이 규소함유 절연막(실시예 5의 경우에는 산화규소막)을 500 nm의 두께로 형성하고, 투명전극(367)에 대응하는 위치에 개구부를 형성한다. 이어서 뱅크로서 작용하는 제 3 층간절연막(368)을 형성한다. 상기 개구부를 형성할 때 습식 에칭을 이용하면 테이퍼형상의 측벽들이 쉽게 형성된다. 개구부의 측벽들이 충분히 완만하지 않을 경우에는 단차로 인한 EL층의 열화가 문제시된다. 따라서, 주의가 필요하다.

비록 실시예 5에서는 제 3 층간절연막(368)으로서 산화규소막을 이용하고 있으나, 제반 조건에 따라 폴리이미드, 폴리아미드, 아크릴수지, BCB(벤조시클로부텐) 등등을 사용할 수 있다.

그 다음, 도 16에 도시된 바와 같이 EL층(369)을 형성한다. 또한, 증착에 의해 음극(MgAg 전극)(370) 및 보호전극(371)을 형성한다. EL층(369)과 음극(370)을 형성하기에 앞서 투명전극(367)에 대해 열처리를 행하여 모든 수분을 완전히 제거하는 것이 바람직하다. 실시예 5에서는 유기 EL 소자의 음극으로서 MgAg 전극을 사용하고 있지만, 다른 공지의 재료를 사용하는 것도 가능하다.

또한, EL층(369)으로서는 공지의 재료를 사용할 수 있다. 실시예 5에서는 EL층으로서 정공운반층과 발광층으로 구성되는 2층구조가 사용되나, 정공주입층, 전자주입층 또는 전자운반층을 형성하는 경우도 있을 수 있다. 이미 상기한 조합들의 다양한 예들이 보고된 바 있으며, 이 보고된 구조들 중 어느 것도 사용가능하다.

실시예 5에서는 정공운반층으로서 폴리페닐렌 비닐렌을 증착에 의해 형성한다. 또한, 발광층으로서는 폴리비닐 카바졸에 30 내지 40%의 1,3,4-옥시아졸 유전 PBD가 분포되어 구성되는 재료를 증착에 의해 형성하고, 약 1%의 큐마린 6을 녹색발광센터로서 첨가한다.

또한, 비록 보호전극(371)에 의해 EL층(369)을 수분 및 산소로부터 보호할 수 있기는 하나, 패시베이션막(372)을 형성하는 것이 바람직하다. 실시예 5에서는 패시베이션막(372)으로서 300 nm의 두꺼운 질화규소막을 형성한다. 상기 패시베이션막은 대기에 노출시킴이 없이 보호전극(371)의 형성 후 연속적으로 형성할 수도 있다.

상기 보호전극(371)은 음극(370)의 열화를 방지할 목적으로 형성되고, 전형적으로 주성분으로서 알루미늄을 함유하는 금속성막으로 형성된다. 물론 다른 재료를 사용하는 것도 가능하다. 또한, EL층(369)과 음극(370)들은 수분에 매우 약하기 때문에 대기에 노출시킴이 없이 보호전극(371)을 통해 연속적으로 막형성을 실시하여 ELC층을 대기로부터 보호하는 것이 바람직하다.

EL층(369)의 막두께는 10 내지 400 nm(전형적으로 60 내지 150 nm)이 좋고, 음극(370)의 막두께는 80 내지 200 nm(전형적으로 100 내지 150 nm)이 좋다.

이와 같이 하여, 도 16에 도시된 바와 같은 구조를 갖는 EL 표시장치가 완성된다. 여기서 주목할 점은 실시예 5의 EL 표시장치의 제조공정에서는 비록 소스 신호선들을 게이트 전극을 형성하는 재료인 Ta 및 W에 의해 형성하고 있고, 게이트 신호선을 소스 및 드레인 전극을 형성하는 배선재료인 Al에 의해 형성하고 있으나 회로구조 및 공정과 관련하여 다른 재료를 사용하는 것도 가능하다는 점이다.

또한, 동일 기판상에 n채널형 TFT(701)와 p채널형 TFT(702)를 갖는 구동회로(706)와, 스위칭용 TFT(703)와 EL구동용 TFT(704)를 갖는 화소부(707)를 형성할 수 있다.

구동회로(706)의 n채널형 TFT(701)는 채널형성영역(333)과, 게이트 전극의 일부를 형성하는 제 1 도전층(324a)와 중첩하는 저농도 불순물영역(329)(GOLD 영역)과, 소스영역 또는 드레인영역으로서 작용하는 고농도 불순물영역(333)을 갖는다. p채널형 TFT(702)는 채널형성영역(373)과, 게이트 전극의 일부를 형성하는 제 1 도전층(340a)와 중첩하지 않는 불순물영역(343)과, 소스영역 또는 드레인영역으로서 작용하는 불순물영역(350, 352)을 갖는다.

화소부(707)의 스위칭용 TFT(703)는 채널형성영역(374)과, 게이트 전극의 외부에 형성되어 게이트 전극을 형성하는 제 1 도전층(341a)와 중첩하지 않는 저농도 불순물영역(344)(LDD 영역)과, 소스영역 또는 드레인영역으로서 작용하는 고농도 불순물영역(335)을 갖는다.

화소부(707)의 EL 구동용 TFT(704)는 채널형성영역(375)과, 소스영역 또는 드레인영역으로서 작용하는 고농도 불순물영역(351, 353)을 갖는다.

여기서 주목할 점은 실시예 5는 실시예 1 내지 실시예 4 중 어느 것과도 자유롭게 조합하여 실시가능하다는 점이다.

[실시예 6]

본 발명을 실시하여 형성되는 EL 표시장치는 자기발광형 장치이기 때문에 액정표시장치에 비해 밝은 장소에서 우수한 가시성을 가지고 있고, 따라서, 다양한 전자장치용의 표시부로서 사용할 수 있다. 일례로 본 발명의 EL 표시장치는 대형스크린에 의한 TV 방송용으로 30인치 이상(전형적으로는 40인치 이상)의 대각선 길이를 갖는 EL 표시장치(프레임에 EL 표시장치가 병합된 전기광학장치)의 표시부로서 적합하게 사용할 수 있다.

여기서 주목할 점은 퍼스널 컴퓨터 표시장치, TV방송수신 표시장치, 또는 광고표시장치와 같은 정보표시용의 모든 표시장치들이 EL 표시장치에 포함된다는 점이다. 또한, 본 발명의 EL 표시장치는 다른 다양한 전자장치의 표시부로서도 사용할 수 있다.

본 발명의 이러한 전자장치들로는 비디오 카메라, 디지털 카메라, 고글형 표시장치(헤드장착형 표시장치), 네비게이션 시스템, 오디오 재생장치(카 오디오시스템, 오디오 콤포넌트 시스템), 노트북형 퍼스널 컴퓨터, 게임기, 휴대형 정보단말기(휴대형 컴퓨터, 휴대 전화, 또는 휴대형 게임기 또는 전자책), 기록매체가 제공된 영상 재생장치(특히, 기록매체의 재생을 수행하고 디지털 비디오 디스크(DVD)와 같은 영상들을 재생할 수 있는 표시장치가 제공된)를 들 수 있다. 특히, 휴대형 정보단말기들은 종종 대각선 방향에서 보기 때문에 시야각의 폭이 매우 중요하게 취급된다. 따라서, 상기한 EL 표시장치를 사용하는 것이 바람직하다. 도 17 및 도 18에는 상기한 전자장치들의 예들이 도시되어 있다.

도 17A에는 케이싱(2001), 지지대(2002), 표시부(2003)을 포함하는 EL 표시장치가 도시되어 있다. 본 발명의 EL 표시장치는 상기 표시부(2003)에 사용할 수 있다. 상기 EL 표시장치는 배면광이 필요없는 자기발광형 장치이기 때문에 그의 표시부는 액정표시장치에 비해 얇게 형성할 수 있다.

도 17B에는 비디오 카메라가 도시되어 있는데, 이 비디오 카메라는 본체(2101), 표시부(2102), 오디오 입력부(2103), 조작 스위치(2104), 배터리(2105), 화상 수신부(2106) 등을 포함한다. 본 발명의 EL 표시장치는 표시부(2102)에 적용가능하다.

도 17C에는 헤드장착형 전기광학장치의 일부(우측부)가 도시되어 있는데, 이 전기광학장치는 본체(2201), 신호 케이블(2202), 헤드고정밴드(2203), 화면부(2204), 광학계(2205), 표시부(2206)을 포함한다. 본 발명의 EL 표시장치는 표시부(2206)에 사용할 수 있다.

도 17D에는 기록매체가 제공된 영상재생장치(특히, DVD 재생장치)가 도시되어 있는데, 이 영상재생장치는 본체(2301), 기록매체(DVD와 같은)(2302), 조작 스위치(2303), 표시부(a)(2304), 표시부(b)(2305)를 포함한다. 표시부(a)(2304)는 주로 화상정보를 표시하는데 사용하며, 표시부(b)(2305)는 주로 문자정보를 표시하는데 사용한다. 본 발명의 EL 표시장치는 표시부(a)(2304)와 표시부(b)(2305)에 사용할 수 있다. 여기서 주목할 점은 가정용 게임기도 기록매체가 구비된 영상재생장치에 포함된다는 점이다.

도 17E에는 고글형 표시장치(헤드장착형 표시장치)가 도시되어 있는데, 이 고글형 표시장치는 본체(2401), 표시부(2402), 아암부(2403) 등을 포함한다. 본 발명의 EL 표시장치는 표시부(2402)에 사용가능하다.

도 17F에는 퍼스널 컴퓨터가 도시되어 있는데, 이 퍼스널 컴퓨터는 본체(2501), 케이싱(2502), 표시부(2503), 및 키보드(2504)를 포함한다. 본 발명의 EL 표시장치는 표시부(2503)에 사용할 수 있다.

EL재료의 발광휘도가 미래에 더 높아지게 되면 본 발명의 EL 표시장치는 출력 화상을 포함하는 광을 렌즈 등을 이용하여 확대하여 투사하는 정면형 또는 후면형 프로젝터에 사용하는 것도 가능할 수 있다.

상기한 전자장치들은 인터넷 또는 케이블 TV와 같은 전자 전화통신선을 통해 제공되는 정보를 표시하는데 보다 자주 이용되고 있고, 특히 애니메이션정보를 표시할 기회가 점점 증가하고 있다. 유기 EL재료의 응답속도는 매우 빠르고, 따라서 애니메이션 표시동작을 실시하는데 EL 표시장치가 적합하다.

EL 표시장치의 발광부는 전력을 소비하기 때문에 가능한 한 작은 발광부를 갖게 정보를 표시하는 것이 바람직하다. 따라서, 휴대형 정보단말기, 특히 휴대형 전화기 및 오디오 재생장치와 같이 주로 문자정보를 표시하는 표시부에 EL 표시장치를 사용하는 경우에는 배경부로서 비발광부를 세팅하고 발광부에 문자정보를 형성케 하여 EL 표시장치를 구동하는 것이 바람직하다.

도 18A에는 휴대형 전화기가 도시되어 있는데, 이 휴대형 전화기는 본체(2601), 음성 출력부(2602), 음성 입력부(2603), 표시부(2604), 조작 스위치(2605), 안테나(2606) 등을 포함한다. 본 발명의 EL 표시장치는 표시부(2604)에 적용가능하다. 여기서 주목할 점은 표시부(2604)의 흑색 배경부에 백색 문자를 표시하는 것에 의해 휴대형 전화기의 전력소비를 감소시킬 수 있다는 점이다.

도 18B에는 오디오 재생장치, 특히 카 오디오 시스템이 도시되어 있는데, 이 오디오 재생장치는 본체(2701), 표시부(2702), 조작 스위치(2703, 2704)를 포함한다. 본 발명의 EL 표시장치는 표시부(2702)에 사용할 수 있다. 또한, 실시예 6에서는 차량용 오디오 재생장치가 도시되어 있으나, 본 발명의 EL 표시장치는 휴대형 및 가정용의 오디오 재생장치용으로 사용하는 것도 가능하다. 여기서 주목할 점은 표시부(2702)의 흑색 배경부에 백색 문자를 표시하는 것에 의해 전력소비를 감소시킬 수 있다는 점이다. 이는 휴대형 오디오 재생장치의 경우 특히 효과적이다.

이와 같이, 본 발명의 적용범위는 매우 넓으며, 본 발명은 모든 분야의 전자장치에 적용하는 것이 가능하다. 또한, 실시예 6은 실시예 1 내지 실시예 5의 어느 것과도 조합하여 실시할 수 있다.

이와 같이, 본 발명의 적용범위는 매우 넓으며, 본 발명은 모든 분야의 전자장비에 적용하는 것이 가능하다. 또한, 실시예 6의 전자장비는 실시예 1 내지 실시예 5에 도시된 구조를 갖는 EL 표시장치를 또한 사용할 수 있다.

발명의 효과

본 발명에서는 온 기간과 오프기간들을 분할하여 1 프레임내에서 반복적으로 나타나게 하고 있다. 따라서, 관측자의 시점이 좌,우,상,하로 약간 이동하더라도 관측자의 시점이 오프되는 화소들에 대해서만 연속적으로 고정되거나 온되는 화소들에 대해서만 고정되는 경향을 감소시킬 수 있다. 2진 코드방법에 의한 시분할 구동시 두드러지게 나타나는 의사문과 같은 표시장애가 가시화되는 것을 방지할 수 있다.

(57) 청구의 범위

청구항 1.

각각 제 1 TFT, 제 2 TFT, 제 3 TFT, 및 유기 EL 소자를 구비한 복수의 화소들이 형성되어 있는 EL 표시장치를 구동하는 방법에 있어서,

1 프레임기간에서 $n+m$ 개의 표시기간(n 과 m 은 둘다 자연수)들이 나타나고;

상기 $n+m$ 개의 표시기간들은 각각 디지털 비디오 신호의 n 개의 비트 중에서 1개의 비트에 대응하고;

상기 $n+m$ 개의 표시기간들 중에 있는 복수의 표시기간들이 상기 디지털 비디오 신호의 동일한 비트에 대응하고;

상기 $n+m$ 개의 표시기간들 중에서 상기 디지털 비디오 신호의 다른 비트들에 대응하는 다른 표시기간들이 상기 복수의 표시기간들 사이에 나타나고;

상기 각 $n+m$ 개의 표시기간들 동안, 상기 디지털 비디오 신호의 대응 비트는 온 상태의 상기 제 1 TFT에 의해 상기 제 2 TFT의 게이트 전극으로 입력되고, 각각의 상기 표시기간들이 오프 상태의 상기 제 3 TFT에 의해 시작되고;

상기 각 $n+m$ 개의 표시기간들이 시작된 후에, 각각의 표시기간들은 또 다른 표시기간의 시작에 의해 종료되거나 또는 온 상태의 상기 제 3 TFT에 의해 종료되고;

상기 유기 EL 소자는 상기 제 2 TFT가 온 될 때 발광하고, 상기 제 2 TFT가 오프 될 때 발광하지 않는 것을 특징으로 하는 EL 표시장치 구동방법.

청구항 2.

제 1 항에 있어서, 상기 제 1 TFT와 제 2 TFT는 동일 극성을 갖는 것을 특징으로 하는 EL 표시장치 구동방법.

청구항 3.

제 1 항에 있어서, 상기 $n+m$ 개의 표시기간들 중에서 상기 디지털 비디오 신호의 각각의 비트에 대응하는 표시기간들의 길이가 $Tr_1, Tr_2, Tr_3, \dots, Tr_{n-1}, Tr_n$ 일 때, $Tr_1, Tr_2, Tr_3, \dots, Tr_{n-1} = 2^0, 2^1, 2^2, \dots, 2^{n-2}, 2^{n-1}$ 인 것을 특징으로 하는 EL 표시장치 구동방법.

청구항 4.

제 1 항에 있어서, 상기 제 1 TFT는 스위칭용 TFT로서 작용하고, 상기 제 2 TFT는 EL 구동용 TFT로서 작용하고, 상기 제 3 TFT는 소거용 TFT로서 작용하는 것을 특징으로 하는 EL 표시장치 구동방법

청구항 5.

각각 제 1 TFT, 제 2 TFT, 제 3 TFT, 및 유기 EL 소자를 구비한 복수의 화소들이 형성되어 있는 EL 표시장치를 구동하는 방법에 있어서,

1 프레임기간에서 $n+m$ 개의 표시기간(n 과 m 은 둘다 자연수)들이 나타나고;

상기 $n+m$ 개의 표시기간들은 각각 디지털 비디오 신호의 n 개의 비트 중에서 1개의 비트에 대응하고;

상기 $n+m$ 개의 표시기간들 중에 있는 복수의 표시기간들이 상기 디지털 비디오 신호의 최상위 비트에 대응하고;

상기 $n+m$ 개의 표시기간들 중에서 상기 디지털 비디오 신호의 다른 비트들에 대응하는 다른 표시기간들이 상기 복수의 표시기간들 사이에 나타나고;

상기 각 $n+m$ 개의 표시기간들 동안, 디지털 비디오 신호의 대응 비트는 온 상태의 상기 제 1 TFT에 의해 상기 제 2 TFT의 게이트 전극으로 입력되고, 각각의 표시기간들이 오프 상태의 상기 제 3 TFT에 의해 시작되고;

상기 각 $n+m$ 개의 표시기간들이 시작된 후에, 각각의 표시기간들은 또 다른 표시기간의 시작에 의해 종료되거나 또는 온 상태의 상기 제 3 TFT에 의해 종료되고;

상기 유기 EL 소자는 상기 제 2 TFT가 온 될 때 발광하고, 상기 제 2 TFT가 오프 될 때 발광하지 않는 것을 특징으로 하는 EL 표시장치 구동방법.

청구항 6.

제 5 항에 있어서, 상기 제 1 TFT와 상기 제 2 TFT는 동일한 극성을 갖는 것을 특징으로 하는 EL 표시장치 구동방법.

청구항 7.

제 5 항에 있어서, 상기 $n+m$ 개의 표시기간들 중에서 상기 디지털 비디오 신호의 각각의 비트에 대응하는 표시기간들의 길이가 $Tr_1, Tr_2, Tr_3, \dots, Tr_{n-1}, Tr_n$ 일 때, $Tr_1, Tr_2, Tr_3, \dots, Tr_{n-1} = 2^0, 2^1, 2^2, \dots, 2^{n-2}, 2^{n-1}$ 인 것을 특징으로 하는 EL 표시장치 구동방법.

청구항 8.

제 5 항에 있어서, 상기 제 1 TFT는 스위칭용 TFT로서 작용하고, 상기 제 2 TFT는 EL 구동용 TFT로서 작용하고, 상기 제 3 TFT는 소거용 TFT로서 작용하는 것을 특징으로 하는 EL 표시장치 구동방법.

청구항 9.

각각 제 1 TFT, 제 2 TFT, 제 3 TFT, 및 유기 EL 소자를 구비한 복수의 화소들이 형성되어 있는 EL 표시장치를 구동하는 방법에 있어서,

1 프레임기간에서 $n+m$ 개의 표시기간(n 과 m 은 둘다 자연수)들이 나타나고;

상기 $n+m$ 개의 표시기간들은 각각 디지털 비디오 신호의 n 개의 비트 중에서 1개의 비트에 대응하고;

상기 디지털 비디오 신호의 상위 비트가 상기 $n+m$ 개의 표시기간들 중에 있는 복수의 표시기간들 각각에 대응하고;

상기 $n+m$ 개의 표시기간들 중에서 상기 디지털 비디오 신호의 다른 비트들에 대응하는 다른 표시기간들이 상기 복수의 표시기간들 사이에 나타나고;

상기 각 $n+m$ 개의 표시기간들 동안, 상기 디지털 비디오 신호의 대응 비트는 온 상태의 상기 제 1 TFT에 의해 상기 제 2 TFT의 게이트 전극으로 입력되고, 각각의 표시기간들이 오프 상태의 상기 제 3 TFT에 의해 시작되고;

상기 각 $n+m$ 개의 표시기간들이 시작된 후에, 각각의 표시기간들은 또 다른 표시기간의 시작에 의해 종료되거나 또는 온 상태의 상기 제 3 TFT에 의해 종료되고;

상기 유기 EL 소자는 상기 제 2 TFT가 온 될 때 발광하고, 상기 제 2 TFT가 오프 될 때 발광하지 않는 것을 특징으로 하는 EL 표시장치 구동방법.

청구항 10.

제 9 항에 있어서, 상기 제 1 TFT와 상기 제 2 TFT는 동일한 극성을 갖는 것을 특징으로 하는 EL 표시장치 구동방법.

청구항 11.

제 9 항에 있어서, 상기 $n+m$ 개의 표시기간들 중에서 상기 디지털 비디오 신호의 각각의 비트에 대응하는 표시기간들의 길이가 $Tr_1, Tr_2, Tr_3, \dots, Tr_{n-1}, Tr_n$ 일 때, $Tr_1, Tr_2, Tr_3, \dots, Tr_{n-1} = 2^0, 2^1, 2^2, \dots, 2^{n-2}, 2^{n-1}$ 인 것을 특징으로 하는 EL 표시장치 구동방법.

청구항 12.

제 9 항에 있어서, 상기 제 1 TFT는 스위칭용 TFT로서 작용하고, 상기 제 2 TFT는 EL 구동용 TFT로서 작용하고, 상기 제 3 TFT는 소거용 TFT로서 작용하는 것을 특징으로 하는 EL 표시장치 구동방법

청구항 13.

각각 제 1 TFT, 제 2 TFT, 및 유기 EL 소자를 구비한 복수의 화소들이 형성되어 있는 EL 표시장치를 구동하는 방법에 있어서,

1 프레임기간에서 $n+m$ 개의 표시기간(n 과 m 은 둘다 자연수)들이 나타나고;

상기 $n+m$ 개의 표시기간들은 각각 상기 디지털 비디오 신호의 n 개의 비트 중에서 1개의 비트에 대응하고;

상기 $n+m$ 개의 표시기간들 중에서 복수의 표시기간들이 상기 디지털 비디오 신호의 동일한 비트에 대응하고;

상기 $n+m$ 개의 표시기간들 중에서 상기 디지털 비디오 신호의 다른 비트들에 대응하는 다른 표시기간들이 상기 복수의 표시기간들 사이에 나타나고;

상기 각 $n+m$ 개의 표시기간들 동안, 상기 디지털 비디오 신호의 대응 비트는 온 상태의 상기 제 1 TFT에 의해 상기 제 2 TFT의 게이트 전극으로 입력되고;

상기 각 $n+m$ 개의 표시기간들이 시작된 후에, 각각의 표시기간들은 또 다른 표시기간의 시작에 의해 종료되고;

상기 유기 EL 소자는 상기 제 2 TFT가 온 될 때 발광하고, 상기 제 2 TFT가 오프 될 때 발광하지 않는 것을 특징으로 하는 EL 표시장치 구동방법.

청구항 14.

제 13 항에 있어서, 상기 제 1 TFT와 상기 제 2 TFT는 동일한 극성을 갖는 것을 특징으로 하는 EL 표시장치 구동방법.

청구항 15.

제 13 항에 있어서, 상기 $n+m$ 개의 표시기간들 중에서 상기 디지털 비디오 신호의 각각의 비트에 대응하는 표시기간들의 길이가 $Tr_1, Tr_2, Tr_3, \dots, Tr_{n-1}, Tr_n$ 일 때, $Tr_1, Tr_2, Tr_3, \dots, Tr_{n-1} = 2^0, 2^1, 2^2, \dots, 2^{n-2}, 2^{n-1}$ 인 것을 특징으로 하는 EL 표시장치 구동방법.

청구항 16.

제 13 항에 있어서, 상기 제 1 TFT는 스위칭용 TFT로서 작용하고, 상기 제 2 TFT는 EL 구동용 TFT로서 작용하는 것을 특징으로 하는 EL 표시장치 구동방법.

청구항 17.

각각 제 1 TFT, 제 2 TFT, 및 유기 EL 소자를 구비한 복수의 화소들이 형성되어 있는 EL 표시장치 구동방법에 있어서,

1 프레임기간에서 $n+m$ 개의 표시기간(n 과 m 은 둘다 자연수)들이 나타나고;

상기 $n+m$ 개의 표시기간들은 각각 상기 디지털 비디오 신호의 n 개의 비트 중에서 1개의 비트에 대응하고;

상기 $n+m$ 개의 표시기간들 중에 있는 복수의 표시기간들이 상기 디지털 비디오 신호의 최상위 비트에 대응하고;

상기 $n+m$ 개의 표시기간들 중에서 상기 디지털 비디오 신호의 다른 비트에 대응하는 다른 표시기간들이 상기 복수의 표시기간들 사이에 나타나고;

상기 각 $n+m$ 개의 표시기간들 동안, 상기 디지털 비디오 신호의 대응 비트가 온 상태의 상기 제 1 TFT에 의해 상기 제 2 TFT의 게이트 전극으로 입력되고;

상기 각 $n+m$ 개의 표시기간들이 시작된 후에, 각각의 표시기간들은 또 다른 표시기간의 시작에 의해 종료되고;

상기 유기 EL 소자는 상기 제 2 TFT가 온 될 때 발광하고, 상기 제 2 TFT가 오프 될 때 발광하지 않는 것을 특징으로 하는 EL 표시장치 구동방법.

청구항 18.

제 17 항에 있어서, 상기 제 1 TFT와 상기 제 2 TFT는 동일한 극성을 갖는 것을 특징으로 하는 EL 표시장치 구동방법.

청구항 19.

제 17 항에 있어서, 상기 $n+m$ 개의 표시기간들 중에서 상기 디지털 비디오 신호의 각각의 비트에 대응하는 표시기간들의 길이가 $Tr_1, Tr_2, Tr_3, \dots, Tr_{n-1}, Tr_n$ 일 때, $Tr_1, Tr_2, Tr_3, \dots, Tr_{n-1} = 2^0, 2^1, 2^2, \dots, 2^{n-2}, 2^{n-1}$ 인 것을 특징으로 하는 EL 표시장치 구동방법.

청구항 20.

제 17 항에 있어서, 상기 제 1 TFT는 스위칭용 TFT로서 작용하고, 상기 제 2 TFT는 EL 구동용 TFT로서 작용하는 것을 특징으로 하는 EL 표시장치 구동방법.

청구항 21.

각각 제 1 TFT, 제 2 TFT, 및 유기 EL 소자를 구비한 복수의 화소들이 형성되어 있는 EL 표시장치를 구동하는 방법에 있어서,

1 프레임기간에서 $n+m$ 개의 표시기간(n 과 m 은 둘다 자연수)들이 나타나고;

상기 $n+m$ 개의 표시기간들이 각각 디지털 비디오 신호의 n 개의 비트 중에서 1개의 비트에 대응하고;

상기 디지털 비디오 신호의 상위 비트가 상기 $n+m$ 개의 표시기간들 중에 있는 복수의 표시기간들에 대응하고;

상기 $n+m$ 개의 표시기간들 중에서 상기 디지털 비디오 신호의 다른 비트들에 대응하는 다른 표시기간들이 상기 복수의 표시기간들 사이에 나타나고;

상기 각 $n+m$ 개의 표시기간들 동안, 상기 디지털 비디오 신호의 대응 비트는 온 상태의 상기 제 1 TFT에 의해 상기 제 2 TFT의 게이트 전극으로 입력되고;

상기 각 $n+m$ 개의 표시기간들이 시작된 후에, 각각의 표시기간들은 또 다른 표시기간의 시작에 의해 종료되고;

상기 유기 EL 소자는 상기 제 2 TFT가 온 될 때 발광하고, 상기 제 2 TFT가 오프 될 때 발광하지 않는 것을 특징으로 하는 EL 표시장치 구동방법.

청구항 22.

제 21 항에 있어서, 상기 제 1 TFT와 상기 제 2 TFT는 동일한 극성을 갖는 것을 특징으로 하는 EL 표시장치 구동방법.

청구항 23.


제 21 항에 있어서, 상기 n+m개의 표시기간들 중에서 상기 디지털 비디오 신호의 각각의 비트에 대응하는 표시기간들의 길이가 $Tr_1, Tr_2, Tr_3, \dots, Tr_{n-1}, Tr_n$ 일 때, $Tr_1, Tr_2, Tr_3, \dots, Tr_{n-1} = 2^0, 2^1, 2^2, \dots, 2^{n-2}, 2^{n-1}$ 인 것을 특징으로 하는 EL 표시장치 구동방법.

청구항 24.


제 21 항에 있어서, 상기 제 1 TFT는 스위칭용 TFT로서 작용하고, 상기 제 2 TFT는 EL 구동용 TFT로서 작용하는 것을 특징으로 하는 EL 표시장치 구동방법.

도면


도면 1



도면 2




A




B


도면 3




도면 4




도면 5




도면 6




도면 7




도면 8




도면 9




도면 10




도면 11




도면 12




도면 13




도면 14




도면 15




도면 16




도면 17



도면 18




A




B


도면 19



도면 20



A



B

专利名称(译)	如何驱动EL显示屏		
公开(公告)号	KR1020020018975A	公开(公告)日	2002-03-09
申请号	KR1020010054071	申请日	2001-09-04
[标]申请(专利权)人(译)	株式会社半导体能源研究所		
申请(专利权)人(译)	株式会社绒布器肯kyusyo极限戴哦		
[标]发明人	INUKAI KAZUTAKA 이누카이카즈타카 OSAME MITSUAKI 오사메미츠아키 IWABUCHI TOMOYUKI 이와부치토모유키		
发明人	이누카이카즈타카 오사메미츠아키 이와부치토모유키		
IPC分类号	G09G3/30 G09F9/30 G09G3/20 G09G3/32 H01L21/77 H01L21/84 H01L27/12 H01L27/32 H01L51/50 H05B33/14		
CPC分类号	G09G3/2022 G09G3/2033 G09G3/3266 G09G3/3275 G09G2300/0809 G09G2300/0842 G09G2310/0251 G09G2310/027 G09G2320/0247 G09G2320/0261 G09G2320/0266 H01L27/12 H01L27/1214		
代理人(译)	黄的.		
优先权	2000267164 2000-09-04 JP		
其他公开文献	KR100812286B1		
外部链接	Espacenet		

摘要(译)

提供一种驱动EL显示装置的方法，其中几乎不出现伪轮廓。并且形成多个像素，每个像素具有第一TFT，第二TFT，第三TFT和有机EL元件，其中驱动方法包括：n和m都是自然数)；n+m个显示周期，每个周期对应于数字视频信号的n位中的一位；n+m个显示周期期间的多个显示周期对应于数字视频信号的相同位。并且在多个显示周期期间出现与n+m个显示周期中的数字视频信号的其他位相对应的显示周期。

6 指数方面

- 1 - 专利公开号2002-0018975 EL显示器件，开关TFT，EL驱动TFT，擦除TFT



nm^3	$m=1$	$m=2$	$m=3$	$m=4$
$10 = 10017 = 6416 = 3215 = 1614 = 813 = 412 = 211$	$12864321680(412)$	$1618(412)$	4742371100	21
$= 1$	(1)	1	59	