

(19)대한민국특허청(KR) (12) 등록특허공보(B1)

(51) 。Int. Cl. H05B 33/00 (2006.01) H05B 33/22 (2006.01) (45) 공고일자 2007년01월16일 (11) 등록번호

10-0670370

(24) 등록일자

2007년01월10일

(21) 출원번호 (22) 출원일자 10-2005-0120935

(65) 공개번호 (43) 공개일자

심사청구일자

2005년12월09일

2005년12월09일

(73) 특허권자 삼성에스디아이 주식회사

경기 수원시 영통구 신동 575

(72) 발명자 박진성

경기 용인시 기흥읍 공세리 428-5

서민철

경기 용인시 기흥읍 공세리 428-5

안택

경기 용인시 기흥읍 공세리 428-5

(74) 대리인

리애목특허법인

심사관: 나광표

전체 청구항 수 : 총 4 항

(54) 유기 발광 디스플레이 장치

(57) 요약

본 발명은 커패시터의 용량이 증가되면서도 개구율이 향상된 유기 발광 디스플레이 장치를 위하여. (j) 기판과. (ji) 상기 기 판 상에 배치된 제 1 커패시터 전극과 게이트 전극과, (iii) 상기 제 1 커패시터 전극과 상기 게이트 전극을 덮는 게이트 절 연막과, (iv) 상기 게이트 절연막 상에 배치된 제 2 커패시터 전극과, 소스 전극과, 드레인 전극과, 상기 소스 전극 및 상기 드레인 전극 중 어느 한 전극에 전기적으로 연결된 화소 전극과, (v) 상기 소스 전극과 상기 드레인 전극에 각각 접하도록 배치된 유기 반도체층과, (vi) 상기 화소 전극의 적어도 일부를 노출시키며, 상기 제 2 커패시터 전극과, 상기 소스 전극과, 상기 드레인 전극과, 상기 유기 반도체층을 덮는 패시베이션막과, (vii) 상기 화소 전극의 노출된 부분 상에 배치된 중간층 과, (viii) 상기 제 2 커패시터 전극에 대응하도록 상기 패시베이션막 상에 배치되며 컨택홀을 통해 상기 제 1 커패시터 전 극에 전기적으로 연결된 제 3 커패시터 전극과, 상기 중간층 상에 배치되는 대향 전극을 구비하는 것을 특징으로 하는 유 기 발광 디스플레이 장치를 제공한다.

대표도

도 1

특허청구의 범위

청구항 1.

기판;

상기 기판 상에 배치된 제 1 커패시터 전극과 게이트 전극;

상기 제 1 커패시터 전극과 상기 게이트 전극을 덮는 게이트 절연막;

상기 게이트 절연막 상에 배치된, 소스 전극과, 드레인 전극과, 상기 소스 전극 및 상기 드레인 전극 중 어느 한 전극과 일체로 형성된 화소 전극과, 상기 소스 전극과 상기 드레인 전극 중 상기 화소 전극과 일체로 형성되지 않은 전극과 일체로 형성된 제 2 커패시터 전극;

상기 소스 전극과 상기 드레인 전극에 각각 접하도록 배치된 유기 반도체층;

상기 화소 전극의 적어도 일부를 노출시키며, 상기 제 2 커패시터 전극과, 상기 소스 전극과, 상기 드레인 전극과, 상기 유기 반도체층을 덮는 패시베이션막;

상기 화소 전극의 노출된 부분 상에 배치된 중간층; 및

상기 제 2 커패시터 전극에 대응하도록 상기 패시베이션막 상에 배치되며 컨택홀을 통해 상기 제 1 커패시터 전극에 전기 적으로 연결된 제 3 커패시터 전극과, 상기 중간층 상에 배치되는 대향 전극;을 구비하는 것을 특징으로 하는 유기 발광 디 스플레이 장치.

청구항 2.

삭제

청구항 3.

삭제

청구항 4.

제 1항에 있어서,

상기 게이트 전극과 상기 제 1 커패시터 전극은 일체로 구비되는 것을 특징으로 하는 유기 발광 디스플레이 장치.

청구항 5.

기판;

상기 기판 상에 배치된 제 1 커패시터 전극과, 게이트 전극과, 화소 전극;

상기 화소 전극의 적어도 일부를 노출시키도록 상기 제 1 커패시터 전극과 상기 게이트 전극을 덮는 게이트 절연막;

상기 게이트 절연막 상에 배치된, 어느 하나가 상기 화소 전극에 전기적으로 연결된 소스 전극 및 드레인 전극과, 상기 소스 전극 및 상기 드레인 전극 중 상기 화소 전극에 전기적으로 연결되지 않은 전극과 일체로 형성된 제 2 커패시터 전극;

상기 소스 전극과 상기 드레인 전극에 각각 접하도록 배치된 유기 반도체층;

상기 화소 전극의 적어도 일부를 노출시키도록 상기 제 2 커패시터 전극과, 상기 소스 전극과, 상기 드레인 전극과, 상기 유기 반도체층을 덮는 패시베이션막;

상기 화소 전극의 노출된 부분 상에 배치된 중간층;

상기 제 2 커패시터 전극에 대응하도록 상기 패시베이션막 상에 배치되며 컨택홀을 통해 상기 제 1 커패시터 전극에 전기 적으로 연결된 제 3 커패시터 전극과, 상기 중간층 상에 배치되는 대향 전극;을 구비하는 것을 특징으로 하는 유기 발광 디스플레이 장치.

청구항 6.

삭제

청구항 7.

제 5항에 있어서,

상기 게이트 전극과 상기 제 1 커패시터 전극은 일체로 구비되는 것을 특징으로 하는 유기 발광 디스플레이 장치.

명세서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 유기 발광 디스플레이 장치에 관한 것으로서, 더 상세하게는 커패시터의 용량이 증가되면서도 개구율이 향상된 유기 발광 디스플레이 장치에 관한 것이다.

유기 발광 디스플레이 장치는 화소 전극과 이에 대향하는 대향 전극과 이들 전극 사이에 개재된 중간층을 구비하는 유기 발광 소자를 구비하는 디스플레이 장치이다. 이러한 유기 발광 디스플레이 장치에는 능동 구동형(AM: active matrix) 유기 발광 디스플레이 장치와 수동 구동형(PM: passive matrix) 유기 발광 디스플레이 장치가 있다. 능동 구동형 유기 발광 디스플레이 장치가 있다. 능동 구동형 유기 발광 디스플레이 장치는 화소 전극에 박막 트랜지스터가 전기적으로 연결되어 화소 전극에 인가되는 전기 신호를 박막 트랜지스터를 통해 제어하는 것이며, 수동 구동형 유기 발광 디스플레이 장치는 상호 교차하는 스트라이프 패턴의 제 1 전극과 제 2 전극을 구비하여 이들의 교차점이 각 화소가 되는 것이다. 본 발명은 능동 구동형 유기 발광 디스플레이 장치에 관한 것이다.

이러한 능동 구동형 유기 발광 디스플레이 장치의 경우, 유기 발광 소자의 화소 전극에 전기적으로 연결된 박막 트랜지스 더 외에도 커패시터를 구비하는데, 이 커패시터는 유기 발광 소자의 화소 전극에의 전류를 유지하거나 또는 구동속도를 향상시키는 기능을 한다. 이를 효율적으로 수행하기 위해서는 커패시터의 커패시턴스가 큰 것이 바람직하다. 그러나 종래의 유기 발광 디스플레이 장치에 구비된 커패시터의 경우에는 커패시턴스가 크지 않다는 문제점이 있었다.

발명이 이루고자 하는 기술적 과제

본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 커패시터의 용량이 증가되면서도 개구율이 향상된 유기 발광 디스플레이 장치를 제공하는 것을 목적으로 한다.

발명의 구성

상기와 같은 목적 및 그 밖의 여러 목적을 달성하기 위하여, 본 발명은 (i) 기판과, (ii) 상기 기판 상에 배치된 제 1 커패시터 전극과 게이트 전극과, (iii) 상기 제 1 커패시터 전극과 상기 게이트 전극을 덮는 게이트 절연막과, (iv) 상기 게이트 절연막

상에 배치된 제 2 커패시터 전극과, 소스 전극과, 드레인 전극과, 상기 소스 전극 및 상기 드레인 전극 중 어느 한 전극에 전기적으로 연결된 화소 전극과, (v) 상기 소스 전극과 상기 드레인 전극에 각각 접하도록 배치된 유기 반도체층과, (vi) 상기화소 전극의 적어도 일부를 노출시키며, 상기 제 2 커패시터 전극과, 상기 소스 전극과, 상기 드레인 전극과, 상기 유기 반도체층을 덮는 패시베이션막과, (vii) 상기 화소 전극의 노출된 부분 상에 배치된 중간층과, (viii) 상기 제 2 커패시터 전극에 대응하도록 상기 패시베이션막 상에 배치되며 컨택홀을 통해 상기 제 1 커패시터 전극에 전기적으로 연결된 제 3 커패시터 전극과, 상기 중간층 상에 배치되는 대향 전극을 구비하는 것을 특징으로 하는 유기 발광 디스플레이 장치를 제공한다.

이러한 본 발명의 다른 특징에 의하면, 상기 소스 전극과 상기 드레인 전극 중 상기 화소 전극에 전기적으로 연결된 것은 상기 화소 전극과 일체로 구비되는 것으로 할 수 있다.

본 발명의 또 다른 특징에 의하면, 상기 소스 전극과 상기 드레인 전극 중 상기 화소 전극에 전기적으로 연결되지 않은 것은 상기 제 2 커패시터 전극과 일체로 구비되는 것으로 할 수 있다.

본 발명의 또 다른 특징에 의하면, 상기 게이트 전극과 상기 제 1 커패시터 전극은 일체로 구비되는 것으로 할 수 있다.

본 발명은 또한 상기와 같은 목적을 달성하기 위하여, (i) 기판과, (ii) 상기 기판 상에 배치된 제 1 커패시터 전극과, 게이트 전극과, 화소 전극과, (iii) 상기 화소 전극의 적어도 일부를 노출시키도록 상기 제 1 커패시터 전극과 상기 게이트 전극을 덮는 게이트 절연막과, (iv) 상기 게이트 절연막 상에 배치된 제 2 커패시터 전극과, 상기 게이트 절연막 상에 배치되며 어느 하나는 상기 화소 전극에 전기적으로 연결된 소스 전극과 드레인 전극과, (v) 상기 소스 전극과 상기 드레인 전극에 각각 접하도록 배치된 유기 반도체층과, (vi) 상기 화소 전극의 적어도 일부를 노출시키도록 상기 제 2 커패시터 전극과, 상기소스 전극과, 상기 드레인 전극과, 상기 유기 반도체층을 덮는 패시베이션막과, (vii) 상기 화소 전극의 노출된 부분 상에 배치된 중간층과, (viii) 상기 제 2 커패시터 전극에 대응하도록 상기 패시베이션막 상에 배치되며 컨택홀을 통해 상기 제 1 커패시터 전극에 전기적으로 연결된 제 3 커패시터 전극과, 상기 중간층 상에 배치되는 대향 전극을 구비하는 것을 특징으로 하는 유기 발광 디스플레이 장치를 제공한다.

이러한 본 발명의 다른 특징에 의하면, 상기 소스 전극과 상기 드레인 전극 중 상기 화소 전극에 전기적으로 연결되지 않은 것은 상기 제 2 커패시터 전극과 일체로 구비되는 것으로 할 수 있다.

본 발명의 또 다른 특징에 의하면, 상기 게이트 전극과 상기 제 1 커패시터 전극은 일체로 구비되는 것으로 할 수 있다.

본 발명은 또한 상기와 같은 목적을 달성하기 위하여, (i) 기판과, (ii) 상기 기판 상에 배치된 제 1 커패시터 전극과, 소스 전극과, 드레인 전극과, 상기 소스 전극과 상기 드레인 전극 중 어느 하나에 전기적으로 연결된 화소 전극과, (iii) 상기 소스 전극과 상기 드레인 전극의 상호 대향된 부분을 노출시키는 제 1 개구와 상기 화소 전극의 적어도 일부를 노출시키는 제 2 개구를 가지며 상기 제 1 커패시터 전극을 덮는 절연막과, (iv) 상기 제 1 개구 내에 배치되어 상기 소스 전극과 상기 드레인 전극에 각각 접하는 유기 반도체층과, (v) 상기 제 1 개구 내에 배치되어 상기 유기 반도체층을 덮는 게이트 절연막과, (vi) 상기 절연막 상에 배치된 제 2 커패시터 전극과, 상기 게이트 절연막 상에 배치된 게이트 전극과, (vii) 상기 화소 전극의 적어도 일부를 노출시키도록 상기 제 2 커패시터 전극과 상기 게이트 전극을 덮는 패시베이션막과, (viii) 상기 화소 전극의 노출된 부분 상에 배치된 중간층과, (ix) 상기 제 2 커패시터 전극에 대응하도록 상기 패시베이션막 상에 배치되며 컨택홀을 통해 상기 제 1 커패시터 전극에 전기적으로 연결된 제 3 커패시터 전극과, 상기 중간층 상에 배치된 대향 전극을 구비하는 것을 특징으로 하는 유기 발광 디스플레이 장치를 제공한다.

이러한 본 발명의 다른 특징에 의하면, 상기 소스 전극과 상기 드레인 전극 중 상기 화소 전극에 전기적으로 연결된 것은 상기 화소 전극과 일체로 구비되는 것으로 할 수 있다.

본 발명의 또 다른 특징에 의하면, 상기 소스 전극과 상기 드레인 전극 중 상기 화소 전극에 전기적으로 연결되지 않은 것은 상기 제 1 커패시터 전극과 일체로 구비되는 것으로 할 수 있다.

본 발명의 또 다른 특징에 의하면, 상기 제 2 커패시터 전극과 상기 게이트 전극은 일체로 구비되는 것으로 할 수 있다.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.

도 1은 본 발명의 바람직한 일 실시예에 따른 유기 발광 디스플레이 장치를 개략적으로 도시하는 단면도이고, 도 2는 도 1의 유기 발광 디스플레이 장치의 일 부화소를 개략적으로 도시하는 회로도이다.

먼저 도 1 및 도 2를 참조하면, 기판(100) 상에 유기 발광 소자(130), 유기 박막 트랜지스터(120), 커패시터(110) 및 또 다른 유기 박막 트랜지스터(140)가 구비되어 있다. 여기서 참조번호 120의 유기 박막 트랜지스터(120)는 유기 발광 소자 (130)를 구동하는 구동 트랜지스터이며, 참조번호 140의 유기 박막 트랜지스터(140)는 유기 발광 소자(130)에 인가될 전기적 신호를 스위칭하는 스위칭 트랜지스터이다. 물론 본 발명에 따른 유기 발광 디스플레이 장치의 회로 구조가 도 1 및도 2에 도시된 회로 구조에 국한된 것은 아니며, 이와 달리 다른 전기 소자들을 더 구비할 수도 있는 등 다양한 변형이 가능함은 물론이다. 이하에서는 편의상 참조번호 120의 유기 박막 트랜지스터(120), 커패시터(110) 및 유기 발광 소자(130)의 상호 연결 구조에 대해서 설명한다.

기판(100)으로는 글라스재 기판뿐만 아니라 아크릴과 같은 다양한 플라스틱재 기판을 사용할 수도 있으며, 더 나아가 금속판을 사용할 수도 있다.

이 기판(100) 상에는 도전성 물질로 형성된 제 1 커패시터 전극(111)과 게이트 전극(121)이 구비되어 있다. 도 1에서는 이제 1 커패시터 전극(111)과 게이트 전극(121)이 상호 분리된 것으로 도시되어 있으나, 도 2의 회로도에서 알 수 있는 바와 같이 이 전극들은 상호 전기적으로 연결되어 있다. 이러한 제 1 커패시터 전극(111)과 게이트 전극(121)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, W 또는 이들의 화합물 등으로 형성될 수 있는데, 기판(100) 전면(全面)에 도전층을 형성한 후이를 패터닝하여 형성될 수도 있고, 마스크를 이용한 증착을 통해 형성될 수도 있다.

그리고 게이트 절연막(102)이 제 1 커패시터 전극(111)과 게이트 전극(121)을 덮도록 구비된다. 게이트 절연막(102)은 실리콘 옥사이드 또는 실리콘 나이트라이드 등과 같은 무기물로 형성될 수도 있고, 파릴렌, 아크릴 기반의 폴리머(PMMA) 또는 에폭시 등의 유기물로 형성될 수도 있다. 이러한 게이트 절연막(102)은 증착, 스핀 코팅 또는 스크린 페이스팅 등의 다양한 방법으로 형성될 수 있다.

이 게이트 절연막(102) 상에는 제 1 커패시터 전극(111)에 대응하는 제 2 커패시터 전극(112)과, 소스 전극 및 드레인 전극(123)과, 소스 전극 및 드레인 전극(123) 중 어느 한 전극에 전기적으로 연결된 화소 전극(131)이 구비된다.

이 전극들도 역시 도전성 물질로 형성되는데, 필요에 따라 투명한 물질 또는 불투명한 물질 등으로 형성될 수도 있다. 보다 상세히 설명하자면, 후술하는 바와 같이 광이 화소 전극(131)을 통해 외부로 취출될 경우에는 투명한 물질로 형성되며, 화소 전극(131)을 통해 외부로 취출되지 않을 경우에는 반사형 전극으로 형성될 수 있다. 투명한 물질로 형성될 때에는 ITO, IZO, ZnO 또는 $\ln_2 O_3$ 로 구비될 수 있고, 반사형 전극으로 사용될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, W 및 이들의 화합물 등으로 형성된 반사막과 그 상부에 형성된 ITO, IZO, ZnO 또는 $\ln_2 O_3$ 막을 구비할 수 있다. 이러한 전극들은 마스크를 이용한 증착을 통해 형성될 수도 있고, 도전성 물질층을 게이트 절연막(102) 상에 형성한 후 이를 패터닝하여 형성될 수도 있다.

이때, 소스 전극과 드레인 전극(123) 중 화소 전극(131)에 전기적으로 연결된 것은 도 1에 도시된 것과 같이 화소 전극(131)과 일체로 구비되도록 할 수 있다. 또한, 소스 전극과 드레인 전극(123) 중 화소 전극(131)에 전기적으로 연결되지 않은 것은 제 2 커패시터 전극(112)과 일체로 구비되도록 할 수도 있다.

그리고 유기 반도체층(127)이 소스 전극과 드레인 전극(123)에 각각 접하도록 구비되어 있다. 이러한 유기 반도체층(127)은 반도체 특성을 갖는 유기물로 이루어지는데, 예컨대 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜 및 이들의 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 및 그 유도체, 및 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체 중 적어도 어느 하나를 구비하는 물질일 수 있다. 이러한 유기 반도체층(127)은 잉크젯 프린팅법, 스템핑법, 디핑법 또는 스핀 코팅법 등의 다양한 방법으로 형성될 수 있다.

그리고 제 2 커패시터 전극(112)과, 소스 전극 및 드레인 전극(123)을 덮도록 패시베이션막(104)이 구비되는데, 이 패시베이션막(104)은 화소 전극(131)의 적어도 일부를 노출시키도록 구비된다. 이 패시베이션막(104)은 게이트 절연막과 유사한 물질로 유사한 방법을 통해 형성될 수 있다.

패시베이션막(104)에 의해 노출된 화소 전극(131) 상에는 중간층(133)이 구비된다. 그리고 패시베이션막(104) 상에는 제 1 커패시터 전극(111) 및 제 2 커패시터 전극(112)에 대응하도록 제 3 커패시터 전극(113)이 구비되며, 또한 중간층(133) 상에도 대향 전극(134)이 구비된다. 이때 패시베이션막(104) 및 게이트 절연막(102)에는 컨택홀이 형성되어, 제 3 커패시터 전극(113)은 제 1 커패시터 전극(111)에 전기적으로 연결된다.

중간층(133)은 저분자 또는 고분자 유기물로 구비될 수 있다. 저분자 유기물을 사용할 경우 정공 주입층(HIL: hole injection layer), 정공 수송층(HTL: hole transport layer), 유기 발광층(EML: emission layer), 전자 수송층(ETL: electron transport layer), 전자 주입층(EIL: electron injection layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB), 트리스-8-하이드록시퀴놀린 알루미늄 (tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이러한 저분자 유기물로 중간층을 형성할 경우, 증착법 또는 잉크젯 프린팅법 등의 다양한 방법을 이용하여 중간층을 형성할 수 있다.

고분자 유기물의 경우에는 대개 정공 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 정공수송층으로 PEDOT를 사용하고, 발광층으로 PPV(poly-phenylenevinylene)계 및 폴리플루오렌(polyfluorene)계 등 고분자 유기물질을 사용한다. 고분자 유기물로 중간층을 형성할 경우, 잉크젯 프린팅법 또는 열전사법 등을 이용하여 형성할수 있다.

제 3 커패시터 전극(113)과 대향 전극(134)은 동시에 형성될 수 있는데, 마스크를 이용한 증착, 또는 도전성 물질의 전면 증착 후의 패터닝 등과 같은 방법을 통해 형성될 수 있다. 물론 이들 전극 역시 잉크젯 프린팅법 등을 통해 형성될 수도 있으며, 필요에 따라 제 3 커패시터 전극(113)과 대향 전극(134)은 서로 다른 물질로 형성될 수도 있는 등 다양한 변형이 가능하다.

발광층을 포함하는 중간층(133)은 화소 전극(131)과 대향 전극(134)으로부터 정공 및 전자를 공급받아 광을 발생시킨다. 이때 화소 전극(131)은 애노드 전극의 기능을 하고, 대향 전극(134)은 캐소드 전극의 기능을 한다. 물론, 이 화소 전극(131)과 대향 전극(134)의 극성은 반대로 되어도 무방하다.

발광층을 포함하는 중간층(133)에서 발생된 광은 화소 전극(131) 또는 대향 전극(134)을 통해 외부로 취출되는데, 따라서 화소 전극(131) 및 대향 전극(134) 중 광 경로 상에 위치하는 전극은 투명 전극으로 구비되고, 다른 전극은 투명 전극 또는 반사형 전극으로 구비될 수 있다.

따라서 전술한 화소 전극(131)과 마찬가지로 대향 전극(134)도 투명 전극 또는 반사형 전극으로 구비될 수 있는데, 투명 전극으로 사용될 때는 Li, Ca, LiF/Ca, LiF/Al, Al, Mg 및 이들의 화합물이 중간층(133)을 향하도록 증착한 후, 그 위에 ITO, IZO, ZnO 또는 \ln_2O_3 등의 투명 전극 형성용 물질로 보조 전극이나 버스 전극 라인이 형성되도록 한 구조를 가질 수 있다. 그리고 반사형 전극으로 사용될 때에는 위 Li, Ca, LiF/Ca, LiF/Al, Al, Mg 및 이들의 화합물을 증착하여 형성한다.

상기와 같은 구조에 있어서, 커패시터(110)는 유기 발광 소자(130)의 화소 전극(131)에의 전류를 유지하거나 또는 구동속도를 향상시키는 기능을 한다. 이를 효율적으로 수행하기 위해서는 커패시터(110)의 커패시턴스가 큰 것이 바람직하다. 따라서 본 실시예에 따른 유기 발광 디스플레이 장치에서는 커패시터(110)가 3중의 전극구조를 갖도록 하고, 제 3 커패시터 전극(113)이 제 1 커패시터 전극(111)에 전기적으로 연결되도록 하여, 그 커패시턴스를 높인다. 또한 이와 같은 구조의커패시터(110)를 이용할 경우, 커패시터(110)의 전극들 각각의 면적을 넓히지 않으면서도 커패시턴스의 증가효과를 얻을수 있어, 결과적으로 유기 발광 소자(130)가 구비될 수 있는 영역을 넓혀 개구율을 증가시킬 수 있다.

도 3은 도 1에 도시된 유기 발광 디스플레이 장치의 변형예를 개략적으로 도시하는 단면도이다. 전술한 실시예에 따른 유기 발광 디스플레이 장치의 부화소를 개략적으로 나타내는 회로도인 도 2에서 알 수 있는 바와 같이, 유기 박막 트랜지스터(120)의 소스 전극과 드레인 전극(123) 중 화소 전극(131)에 전기적으로 연결되지 않은 것은 제 2 커패시터 전극(112)에 전기적으로 연결될 수 있는데, 따라서 이 전극들도 도 3에 도시된 바와 같이 일체로 형성될 수 있는 등 다양한 변형이 가능하다.

도 4는 본 발명의 바람직한 다른 일 실시예에 따른 유기 발광 디스플레이 장치를 개략적으로 도시하는 단면도이다.

도 4를 참조하면, 본 실시예에 따른 유기 발광 디스플레이 장치가 전술한 실시예 및 그 변형예에 따른 유기 발광 디스플레이 장치와 다른 점은 유기 발광 소자(130)가 배치된 위치이다.

즉, 전술한 실시예에 따른 유기 발광 디스플레이 장치에서는 유기 발광 소자(130)의 화소 전극(131)이 게이트 절연막 (102) 상에 구비되었으나, 본 실시예에 따른 유기 발광 디스플레이 장치에서는 유기 발광 소자(130)의 화소 전극(131)이 기판(100) 상에 구비되어 있다. 물론 기판(100) 상에는 필요에 따라 버퍼층(미도시) 등이 구비될 수 있는데, 이 경우에는 버퍼층 상에 화소 전극(131)이 구비된다.

그리고 패시베이션막(104) 뿐만 아니라 게이트 절연막(102) 역시 화소 전극(131)의 적어도 일부가 노출되도록 구비된다.

이와 같은 구조에 있어서도 커패시터(110)가 3중의 전극구조를 갖도록 하고, 제 3 커패시터 전극(113)이 제 1 커패시터 전극(111)에 전기적으로 연결되도록 하여, 그 커패시턴스를 높일 수 있다. 또한 이와 같은 구조의 커패시터(110)를 이용할 경우, 커패시터(110)의 전극들 각각의 면적을 넓히지 않으면서도 커패시턴스의 증가효과를 얻을 수 있어, 결과적으로 유기 발광 소자(130)가 구비될 수 있는 영역을 넓혀 개구율을 증가시킬 수 있다.

또한 도 5에 도시된 것과 같이, 전기적으로 연결되는 구성요소들은 상호 일체로 구비될 수도 있다. 도 5에서는 유기 박막트랜지스터(120)의 소스 전극과 드레인 전극(123) 중 화소 전극(131)에 전기적으로 연결되지 않은 전극이 제 2 커패시터 전극(112)과 일체로 구비되어 있는 구조를 도시하고 있다.

발명의 효과

상기한 바와 같이 이루어진 본 발명의 유기 발광 디스플레이 장치에 따르면, 커패시터의 전극들 각각의 면적을 넓히지 않으면서도 커패시턴스의 증가효과를 얻을 수 있으며, 결과적으로 유기 발광 소자가 구비될 수 있는 영역을 넓혀 개구율을 증가시킬 수 있다.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

도면의 간단한 설명

도 1은 본 발명의 바람직한 일 실시예에 따른 유기 발광 디스플레이 장치를 개략적으로 도시하는 단면도이다.

도 2는 도 1의 유기 발광 디스플레이 장치의 일 부화소를 개략적으로 도시하는 회로도이다.

도 3은 도 1에 도시된 유기 발광 디스플레이 장치의 변형예를 개략적으로 도시하는 단면도이다.

도 4는 본 발명의 바람직한 다른 일 실시예에 따른 유기 발광 디스플레이 장치를 개략적으로 도시하는 단면도이다.

도 5는 도 4에 도시된 유기 발광 디스플레이 장치의 변형예를 개략적으로 도시하는 단면도이다.

<도면의 주요 부분에 대한 부호의 설명>

100: 기판 102: 게이트 절연막

104: 패시베이션막 110: 커패시터

111: 제 1 커패시터 전극 112: 제 2 커패시터 전극

113: 제 3 커패시터 전극 120: 유기 박막 트랜지스터


121: 게이트 전극 123: 소스 전극 및 드레인 전극

127: 유기 반도체층 130: 유기 발광 소자


131: 화소 전극 133: 중간층


134: 대향 전극


도면1




도면2











专利名称(译)	有机发光显示装置			
公开(公告)号	KR100670370B1	公开(公告)日	2007-01-16	
申请号	KR1020050120935	申请日	2005-12-09	
申请(专利权)人(译)	三星SD眼有限公司			
当前申请(专利权)人(译)	三星SD眼有限公司			
[标]发明人	PARK JIN SEONG 박진성 SUH MIN CHUL 서민철 AHN TAEK 안택			
发明人	박진성 서민철 안택			
IPC分类号	H05B33/00 H05B33/22			
CPC分类号	H01L27/1255 H01L27/3262 H01L2	7/3265		
外部链接	Espacenet			

摘要(译)

提供一种有机发光显示装置,通过增加电容器的电容来改善孔径比,而不会使电容器的每个电极区域变宽。有机发光显示装置包括基板(100)。第一电容器电极(111)和栅电极(121)布置在基板上。栅极绝缘膜(102)覆盖第一电容器电极和栅电极。源电极和漏电极布置在栅极绝缘膜上。像素电极(131)与源电极和漏电极中的一个集成在一起。第二电容器电极(112)与未与像素电极集成的源电极和漏电极(123)中的一个集成在一起。有机半导体层(127)与源电极和漏电极接触。钝化膜(104)显示像素电极的至少一部分,并覆盖第二电容器电极,源电极,漏电极和有机半导体层。中间层(133)布置在像素电极的露出部分上。第三电容器电极(113)布置在钝化膜上以对应于第二电容器电极并且通过接触孔电连接到第一电容器电极,并且对电极(134)布置在中间层上。

