



(19) 대한민국특허청(KR)  
(12) 공개특허공보(A)

(11) 공개번호 10-2011-0058668  
(43) 공개일자 2011년06월01일

(51) Int. Cl.

G09G 3/30 (2006.01)

(21) 출원번호 10-2010-0111342

(22) 출원일자 2010년11월10일

심사청구일자 없음

(30) 우선권주장

JP-P-2009-266735 2009년11월24일 일본(JP)

(71) 출원인

소니 주식회사

일본국 도쿄도 미나토쿠 코난 1-7-1

(72) 발명자

야마시타 준이치

일본국 도쿄도 미나토쿠 코난 1-7-1 소니 주식회사 내

우치노 카츠히데

일본국 도쿄도 미나토쿠 코난 1-7-1 소니 주식회사 내

(74) 대리인

최달용


전체 청구항 수 : 총 6 항

(54) 표시 장치 및 그 구동 방법 및 전자 기기

### (57) 요약

본 발명은 고정밀화를 저해하는 일 없이, 저소비 전력화를 실현하는 것의 가능한 표시 장치 및 그 구동 방법 및 전자 기기를 제공한다. 본 발명에 따른 표시 장치는, 1조의 발광 소자 및 화소 회로가 2차원 배치된 표시부와, 영상 신호에 의거하여 상기 화소 회로를 구동하는 구동부를 구비하고, 상기 화소 회로는 제 1 게이트 및 제 2 게이트를 포함하며 상기 발광 소자에 흐르는 전류를 제어하는 듀얼 게이트형의 제 1 트랜지스터와, 상기 영상 신호에 응한 신호 전압을 상기 제 1 게이트에 기록하는 제 2 트랜지스터를 가지며, 상기 구동부는 상기 제 1 트랜지스터의 게이트-소스 사이 전압의 값으로서 취할 수 있는 범위의 적어도 일부가 5V 이하가 되도록, 상기 신호 전압을 상기 화소 회로에 인가한다.

대표도 - 도2



## 특허청구의 범위

### 청구항 1

표시 장치에 있어서,

1조의 발광 소자 및 화소 회로가 2차원 배치된 표시부와,

영상 신호에 의거하여 상기 화소 회로를 구동하는 구동부를 구비하고,

상기 화소 회로는 제 1 게이트 및 제 2 게이트를 포함하며 상기 발광 소자에 흐르는 전류를 제어하는 듀얼 게이트형의 제 1 트랜지스터와, 상기 영상 신호에 응한 신호 전압을 상기 제 1 게이트에 기록하는 제 2 트랜지스터를 가지며,

상기 구동부는 상기 제 1 트랜지스터의 게이트-소스 사이 전압의 값으로서 취할 수 있는 범위의 적어도 일부가 5V 이하가 되도록, 상기 신호 전압을 상기 화소 회로에 인가하는 것을 특징으로 하는 표시 장치.

### 청구항 2

제 1항에 있어서,

상기 구동부는 상기 제 1 트랜지스터의 임계치 보정을 행하고 나서, 상기 신호 전압을 상기 화소 회로에 인가하는 것을 특징으로 하는 표시 장치.

### 청구항 3

제 1항에 있어서,

상기 제 1 게이트 및 제 2 게이트는 서로 전기적으로 접속되고, 서로 동일 전위로 되어 있는 것을 특징으로 하는 표시 장치.

### 청구항 4

1조의 발광 소자 및 화소 회로가 2차원 배치된 표시부와, 영상 신호에 의거하여 상기 화소 회로를 구동하는 구동부를 구비하고, 상기 화소 회로가, 제 1 게이트 및 제 2 게이트를 포함하고, 또한 상기 발광 소자에 흐르는 전류를 제어하는 듀얼 게이트형의 제 1 트랜지스터와, 상기 영상 신호에 응한 신호 전압을 상기 제 1 게이트에 기록하는 제 2 트랜지스터를 갖는 발광 장치를 준비하는 스텝과,

상기 구동부를 이용하여, 상기 제 1 트랜지스터의 게이트-소스 사이 전압의 값으로서 취할 수 있는 범위의 적어도 일부가 5V 이하가 되도록, 상기 신호 전압을 상기 화소 회로에 인가하는 스텝을 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.

### 청구항 5

표시 장치를 구비하고,

상기 표시 장치는,

1조의 발광 소자 및 화소 회로가 2차원 배치된 표시부와,

영상 신호에 의거하여 상기 화소 회로를 구동하는 구동부를 구비하고,

상기 화소 회로는 제 1 게이트 및 제 2 게이트를 포함하고, 또한 상기 발광 소자에 흐르는 전류를 제어하는 듀얼 게이트형의 제 1 트랜지스터와, 상기 영상 신호에 응한 신호 전압을 상기 제 1 게이트에 기록한 제 2 트랜지스터를 가지며,

상기 구동부는 상기 제 1 트랜지스터의 게이트-소스 사이 전압의 값으로서 취할 수 있는 범위의 적어도 일부가 5V 이하가 되도록, 상기 신호 전압을 상기 화소 회로에 인가한 것을 특징으로 하는 전자 기기.

### 청구항 6

표시 장치에 있어서,

1조의 발광 소자 및 화소 회로가 2차원 배치된 표시부를 포함하고,

각각의 상기 화소 회로는 각각의 발광 소자로 흐르는 전류를 제어하는 듀얼 게이트형 트랜지스터를 구비하고,

상기 트랜지스터의 게이트-소스 사이 전압의 값으로서 취할 수 있는 범위의 적어도 일부가 5V 이하가 되는 것을 특징으로 하는 표시 장치.

## 명세서

### 기술 분야

[0001] 본 발명은 화소마다 배치한 발광 소자로 화상을 표시하는 표시 장치 및 그 구동 방법에 관한 것이다. 또한, 본 발명은 상기 표시 장치를 구비한 전자 기기에 관한 것이다.

### 배경 기술

[0002] 근래, 화상 표시를 행하는 표시 장치의 분야에서는 화소의 발광 소자로서, 흐르는 전류치에 의하여 발광 휘도가 변화하는 전류 구동형의 광학 소자, 예를 들면 유기 EL(electro luminescence) 소자를 이용한 표시 장치가 개발되어 상품화가 진행되고 있다.

[0003] 유기 EL 소자는 액정 소자 등과 달리 자발광 소자이다. 그 때문에, 유기 EL 소자를 이용한 표시 장치(유기 EL 표시 장치)에서는 광원(백라이트)이 필요 없기 때문에, 광원을 필요로 하는 액정 표시 장치에 비하여 화상의 시인성이 높고, 소비 전력이 낮고, 또한 소자의 응답 속도가 빠르다.

[0004] 유기 EL 표시 장치에서는 액정 표시 장치와 마찬가지로, 그 구동 방식으로서 단순(패시브) 매트릭스 방식과 액티브 매트릭스 방식이 있다. 전자는 구조가 단순하지만, 대형이면서 고정밀한 표시 장치의 실현이 어려운 등의 문제가 있다. 그 때문에, 현재는 액티브 매트릭스 방식의 개발이 와성하게 행하여지고 있다. 이 방식은 화소마다 배치한 유기 EL 소자에 흐르는 전류를, 유기 EL 소자마다 마련한 화소 회로 내에 마련한 능동 소자(일반적으로는 TFT(Thin Film Transistor ; 박막 트랜지스터))에 의해 제어하는 것이다.

[0005] 일반적으로, 유기 EL 소자의 전류-전압(I-V) 특성은 시간의 경과에 따라 열화(경시 열화)한다. 유기 EL 소자를 전류 구동하는 화소 회로에서는 유기 EL 소자의 I-V 특성이 경시 변화하면, 유기 EL 소자와, 유기 EL 소자에 직렬로 접속된 TFT와의 분압비가 변화하기 때문에, TFT의 게이트-소스 사이 전압( $V_{gs}$ )도 변화한다. 그 결과, TFT에 흐르는 전류치가 변화하기 때문에, 유기 EL 소자에 흐르는 전류치도 변화하고, 그 전류치에 의하여 발광 휘도도 변화한다.

[0006] TFT에 있어서, 임계치 전압( $V_{th}$ )이나 이동도( $\mu$ )가 경시적으로 변화하거나, 제조 프로세스의 편차에 의해 화소 회로마다 다르거나 하는 경우가 있다. TFT의 임계치 전압( $V_{th}$ )이나 이동도( $\mu$ )가 화소 회로마다 다른 경우에는 TFT에 흐르는 전류치가 화소 회로마다 흐트러진다. 그 결과, TFT의 게이트에 같은 전압을 인가하여도, 유기 EL 소자의 발광 휘도가 흐트러지고, 화면의 일양성(유니포미티)이 손상된다.

[0007] 그래서, 유기 EL 소자의 I-V 특성이 경시 변화하거나, TFT의 임계치 전압( $V_{th}$ )이나 이동도( $\mu$ )가 경시 변화하거나 하여도, 그들의 영향을 받는 일 없이, 유기 EL 소자의 발광 휘도를 일정하게 유지하도록 하기 위해, TFT의 임계치 전압( $V_{th}$ )이나 이동도( $\mu$ )를 보정하는 방법이 제안되어 있다(예를 들면, 일본국 특개2008-083272호 공보 참조).

### 발명의 내용

#### 해결하려는 과제

[0008] 유기 EL 표시 장치의 분야에서는 다른 표시 장치의 분야와 마찬가지로 저소비 전력화가 강하게 요구되고 있다. 저소비 전력화를 실현하는 방법으로서, 예를 들면, TFT의 사이즈를 크게 하여, TFT의 게이트-소스 사이 전압( $V_{gs}$ )을 저감하는 것이 생각된다. 그러나, TFT의 사이즈를 크게 하는 것은 고정밀화의 흐름에 반하는 것이 되기 때문에, TFT의 사이즈 확대에는 한계가 있다.

[0009] 본 발명은 이러한 문제점을 감안하여 이루어진 것으로, 그 목적은 고정밀화를 저해하는 일 없이, 저소비 전력화

를 실현하는 것의 가능한 표시 장치 및 그 구동 방법 및 전자 기기를 제공하는 것에 있다.

### 과제의 해결 수단

- [0010] 본 발명의 표시 장치는 1조(1組)의 발광 소자 및 화소 회로가 2차원 배치된 표시부와, 영상 신호에 의거하여 화소 회로를 구동하는 구동부를 구비한 것이다. 화소 회로는 2개의 트랜지스터(제 1 트랜지스터, 제 2 트랜지스터)를 갖고 있다. 제 1 트랜지스터는 제 1 게이트 및 제 2 게이트를 포함하고 있고, 발광 소자에 흐르는 전류를 제어하는 듀얼 게이트형의 트랜지스터이다. 한편, 제 2 트랜지스터는 영상 신호에 응한 신호 전압을 제 1 게이트에 기록하는 트랜지스터이다. 구동부는 제 1 트랜지스터의 게이트-소스 사이 전압의 값으로서 취할 수 있는 범위의 적어도 일부가 5V 이하가 되도록, 신호 전압을 상기 화소 회로에 인가하도록 되어 있다.
- [0011] 본 발명의 전자 기기는 상기 표시 장치를 구비한 것이다.
- [0012] 본 발명의 표시 장치의 구동 방법은 이하의 2개의 스텝을 포함하는 것이다.
- [0013] (A) 이하의 구성을 구비한 표시 장치를 준비하는 스텝
- [0014] (B) 구동부를 이용하여, 제 1 트랜지스터의 게이트-소스 사이 전압의 값으로서 취할 수 있는 범위의 적어도 일부가 5V 이하가 되도록, 신호 전압을 상기 화소 회로에 인가하는 스텝
- [0015] 상기 구동 방법이 이용되는 표시 장치는 1조의 발광 소자 및 화소 회로가 2차원 배치된 표시부와, 영상 신호에 의거하여 화소 회로를 구동하는 구동부를 구비한 것이다. 화소 회로는 2개의 트랜지스터(제 1 트랜지스터, 제 2 트랜지스터)를 갖고 있다. 제 1 트랜지스터는 제 1 게이트 및 제 2 게이트를 포함하고 있고, 발광 소자에 흐르는 전류를 제어하는 듀얼 게이트형의 트랜지스터이다. 한편, 제 2 트랜지스터는 영상 신호에 응한 신호 전압을 제 1 게이트에 기록하는 트랜지스터이다.
- [0016] 본 발명의 표시 장치 및 그 구동 방법 및 전자 기기에서는 제 1 트랜지스터의 게이트-소스 사이 전압의 값으로서 취할 수 있는 범위의 적어도 일부가 5V 이하가 되도록, 신호 전압이 화소 회로에 인가된다. 이에 의해, 제 1 트랜지스터의 사이즈를 크게 하지 않아도, 게이트-소스 사이 전압을 저감할 수 있다.

### 발명의 효과

- [0017] 본 발명의 표시 장치 및 그 구동 방법 및 전자 기기에 의하면, 제 1 트랜지스터의 사이즈를 크게 하지 않아도, 게이트-소스 사이 전압을 저감할 수 있도록 하였다. 이에 의해, 고정밀화를 저해하는 일 없이, 저소비 전력화를 실현할 수 있다.

### 도면의 간단한 설명

- [0018] 도 1은 본 발명의 한 실시의 형태에 관한 표시 장치의 한 예를 도시하는 구성도.
- 도 2는 도 1의 화소 회로 어레이부의 내부 구성의 한 예를 도시하는 구성도.
- 도 3은 도 1의 표시 장치의 동작의 한 예에 관해 설명하기 위한 파형도.
- 도 4(A) 및 도 4(B)는 듀얼 게이트형 및 보텀 게이트형의 트랜지스터에서의 게이트-소스 사이 전압과 발광 소자를 흐르는 전류와의 관계도.
- 도 5는 듀얼 게이트형 및 보텀 게이트형의 트랜지스터에서의 게이트-소스 사이 전압과 전류비와의 관계도.
- 도 6은 상기 실시의 형태의 표시 장치를 포함하는 모듈의 개략 구성을 도시하는 평면도.
- 도 7은 상기 실시의 형태의 표시 장치의 적용례 1의 외관을 도시하는 사시도.
- 도 8(A)는 적용례 2의 표측에서 본 외관을 도시하는 사시도이고, (B)는 이측에서 본 외관을 도시하는 사시도.
- 도 9는 적용례 3의 외관을 도시하는 사시도.
- 도 10은 적용례 4의 외관을 도시하는 사시도.
- 도 11(A)는 적용례 5의 개방 상태의 정면도, (B)는 그 측면도, (C)는 닫은 상태의 정면도, (D)는 좌측면도, (E)는 우측면도, (F)는 상면도, (G)는 하면도.

# 발명을 실시하기 위한 구체적인 내용

- [0019] 이하, 발명을 실시하기 위한 형태에 관해, 도면을 참조하여 상세히 설명하다. 또한, 설명은 이하의 순서로 행한다.
- [0020] 1. 실시의 형태(도 1 내지 도 5): 구동 트랜지스터가 서브스레슬드 영역에서 구동되고 있는 예.
- [0021] 2. 모듈 및 적용례(도 6 내지 도 11)
- [0022] <실시의 형태>
- [0023] [표시 장치의 개략 구성]
- [0024] 도 1은 본 발명의 한 실시의 형태에 관한 표시 장치(1)의 개략 구성을 도시한 것이다. 이 표시 장치(1)는 표시 패널(10)(표시부)과, 구동 회로(20)(구동부)를 구비하고 있다. 표시 패널(10)은 예를 들면, 복수의 유기 EL 소자(11R, 11G, 11B)(발광 소자)가 2차원 배치된 화소 회로 어레이부(13)를 갖고 있다. 본 실시의 형태에서는 예를 들면, 서로 이웃하는 3개의 유기 EL 소자(11R, 11G, 11B)가 하나의 화소(12)를 구성하고 있다. 또한, 이하에서는 유기 EL 소자(11R, 11G, 11B)의 총칭으로서 유기 EL 소자(11)를 적절히 이용하는 것으로 한다. 구동 회로(20)는 화소 회로 어레이부(13)를 구동하는 것이고, 예를 들면, 영상 신호 처리 회로(21), 타이밍 생성 회로(22), 신호선 구동 회로(23), 기록선 구동 회로(24) 및 전원선 구동 회로(25)를 갖고 있다.
- [0025] [화소 회로 어레이부]
- [0026] 도 2는 화소 회로 어레이부(13)의 회로 구성의 한 예를 도시한 것이다. 화소 회로 어레이부(13)는 표시 패널(10)의 표시 영역에 형성되어 있다. 화소 회로 어레이부(13)는 예를 들면, 도 1, 도 2에 도시한 바와 같이, 행형상으로 배치된 복수의 기록선(WSL)과, 열형상으로 배치된 복수의 신호선(DTL)과, 기록선(WSL)에 따라 행형상으로 배치된 복수의 전원선(PSL)을 갖고 있다. 각 기록선(WSL)과 각 신호선(DTL)과의 교차부에 대응하여, 1조의 유기 EL 소자(11) 및 화소 회로(14)가 행렬형상으로 배치(2차원 배치)되어 있다. 화소 회로(14)는 예를 들면, 구동 트랜지스터(Tr1)(제 1 트랜지스터), 기록 트랜지스터(Tr2)(제 2 트랜지스터) 및 보존 용량(Cs)에 의해 구성된 것이고, 2Tr1C의 회로 구성으로 되어 있다.
- [0027] 구동 트랜지스터(Tr1)는 톱 게이트(G1)(제 1 게이트) 및 백 게이트(G2)(제 2 게이트)를 갖는 듀얼 게이트형의 트랜지스터에 의해 형성되고, 예를 들면, n채널 MOS형의 박막 트랜지스터(TFT(Thin Film Transistor))에 의해 형성되어 있다. 기록 트랜지스터(Tr2)는 예를 들면, 듀얼 게이트형, 톱 게이트형, 또는 보텀 게이트형의 트랜지스터에 의해 형성되고, 예를 들면, n채널 MOS형의 TFT에 의해 형성되어 있다. 또한, 구동 트랜지스터(Tr1) 또는 기록 트랜지스터(Tr2)는 p채널 MOS형의 TFT에 의해 형성되어 있어도 좋다.
- [0028] 화소 회로 어레이부(13)에 있어서, 각 신호선(DTL)은 신호선 구동 회로(23)의 출력단(도시 생략)과, 기록 트랜지스터(Tr2)의 드레인 전극(도시 생략)에 접속되어 있다. 각 기록선(WSL)은 기록선 구동 회로(24)의 출력단(도시 생략)과, 기록 트랜지스터(Tr2)의 게이트 전극(도시 생략)에 접속되어 있다. 각 전원선(PSL)은 전원선 구동 회로(25)의 출력단(도시 생략)과, 구동 트랜지스터(Tr1)의 드레인 전극(도시 생략)에 접속되어 있다. 기록 트랜지스터(Tr2)의 소스 전극(도시 생략)은 구동 트랜지스터(Tr1)의 톱 게이트 전극(도시 생략)과, 보존 용량(Cs)의 일단에 접속되어 있다. 구동 트랜지스터(Tr1)의 소스 전극(도시 생략)과 보존 용량(Cs)의 타단이, 유기 EL 소자(11)의 애노드 전극(도시 생략)에 접속되어 있다. 유기 EL 소자(11)의 캐소드 전극(도시 생략)은 예를 들면 그라운드선(GND)에 접속되어 있다. 구동 트랜지스터(Tr1)의 백 게이트 전극(도시 생략)은 구동 트랜지스터(Tr1)의 톱 게이트 전극에 접속되어 있다. 즉, 구동 트랜지스터(Tr1)의 톱 게이트 전극과, 구동 트랜지스터(Tr1)의 백 게이트 전극은 서로 전기적으로 접속되어 있고, 서로 동전위로 되어 있다. 또한, 캐소드 전극은 각 유기 EL 소자(11)의 공통 전극으로서 이용되고 있고, 예를 들면, 표시 패널(10)의 표시 영역 전체에 걸쳐서 연속하여 형성되고, 평판형상으로 되어 있다.
- [0029] [구동 회로]
- [0030] 다음에, 화소 회로 어레이부(13)의 부근에 마련된 구동 회로(20) 내의 각 회로에 관해, 도 1을 참조하여 설명한다.
- [0031] 영상 신호 처리 회로(21)는 외부로부터 입력된 디지털의 영상 신호(20A)에 대해 소정의 보정을 행함과 함께, 보정한 후의 영상 신호(21A)를 신호선 구동 회로(23)에 출력하도록 되어 있다. 소정의 보정으로서 예를 들면, 감마 보정이나, 오버드라이브 보정 등을 들 수 있다.

- [0032] 타이밍 생성 회로(22)는 신호선 구동 회로(23), 기록선 구동 회로(24) 및 전원선 구동 회로(25)가 연동하고 동작하도록 제어하는 것이다. 타이밍 생성 회로(22)는 예를 들면, 외부로부터 입력된 동기 신호(20B)에 응하여(동기하여), 이들의 회로에 대해 제어 신호(22A)를 출력하도록 되어 있다.
- [0033] 신호선 구동 회로(23)는 제어 신호(22A)의 입력에 응하여(동기하여), 영상 신호(21A)에 대응하는 아날로그의 영상 신호를 각 신호선(DTL)에 인가하고, 아날로그의 영상 신호 또는 그것에 대응하는 신호를 선택 대상의 화소 회로(14)에 기록하는 것이다. 구체적으로는 신호선 구동 회로(23)는 영상 신호(21A)에 대응하는 신호 전압(Vsig)을 각 신호선(DTL)에 인가하고, 선택 대상의 화소 회로(14)에 기록을 행하는 것이다. 또한, 기록이란, 구동 트랜지스터(Tr1)의 톱 게이트(G1)에 소정의 전압을 인가한 것을 가리키고 있다.
- [0034] 신호선 구동 회로(23)는 예를 들면, 신호 전압(Vsig)과, 유기 EL 소자(11)의 소광시에 구동 트랜지스터(Tr1)의 톱 게이트(G1)에 인가하는 전압(Vofs)을 출력하는 것이 가능하도록 되어 있다. 여기서, 전압(Vofs)은 유기 EL 소자(11)의 임계치 전압(Vel)보다도 낮은 전압치(일정치)이다. 또한, 신호 전압(Vsig)은 적어도 저계조에서, 구동 트랜지스터(Tr1)의 게이트-소스 사이의 전위차(Vgs)로서 취할 수 있는 범위의 적어도 일부가 구동 트랜지스터(Tr1)의 서브스레숄드 영역이 되는 값으로 되어 있다. 서브스레숄드 영역이란, 일반적으로, 게이트-소스 사이의 전위차(Vgs)가 임계치 전압보다 낮은 동작 영역인 것을 말한다. 신호 전압(Vsig)은 예를 들면, 적어도 저계조에서, 구동 트랜지스터(Tr1)의 게이트-소스 사이의 전위차(Vgs)로서 취할 수 있는 범위의 적어도 일부가 5V 이하가 되는 값으로 되어 있다. 신호 전압(Vsig)은 바람직하게는 저계조뿐만 아니라, 중간계조 및 고계조에서도(즉 모든 계조에서), 구동 트랜지스터(Tr1)의 게이트-소스 사이의 전위차(Vgs)로서 취할 수 있는 범위의 적어도 일부가 5V 이하가 되는 값으로 되어 있다.
- [0035] 기록선 구동 회로(24)는 제어 신호(22A)의 입력에 응하여(동기하여), 복수의 기록선(WSL)에 선택 펄스를 순차적으로 인가하여, 복수의 유기 EL 소자(11) 및 복수의 화소 회로(14)를 순차적으로 선택하는 것이다. 기록선 구동 회로(24)는 예를 들면, 기록 트랜지스터(Tr2)를 온 시킬 때에 인가하는 전압(Von)과, 기록 트랜지스터(Tr2)를 오프 시킬 때에 인가하는 전압(Voff)를 출력하는 것이 가능하도록 되어 있다.
- [0036] 전원선 구동 회로(25)는 제어 신호(22A)의 입력에 응하여(동기하여), 복수의 전원선(PSL)에 제어 펄스를 순차적으로 인가하여, 유기 EL 소자(11)의 발광 및 소광을 제어하는 것이다. 전원선 구동 회로(25)는 예를 들면, 구동 트랜지스터(Tr1)에 전류를 흘릴 때에 인가하는 전압(VccH)과, 구동 트랜지스터(Tr1)에 전류를 흘리지 않을 때에 인가하는 전압(VccL)을 출력하는 것이 가능하도록 되어 있다. 여기서, 전압(VccL)은 유기 EL 소자(11)의 임계치 전압(Vel)과, 유기 EL 소자(11)의 캐소드의 전압(Vca)를 서로 더한 전압(Vel+Vca)보다도 낮은 전압치(일정치)이다. VccH는 전압(Vel+Vca) 이상의 전압치(일정치)이다.
- [0037] [표시 장치(1)의 동작]
- [0038] 도 3은 표시 장치(1)를 구동시킬 때의 각종 파형의 한 예를 도시한 것이다. 도 3(A), (B)에는 신호선(DTL)에 Vsig, Vofs가 주기적으로 인가되어, 기록선(WSL)에 Von, Voff가 소정의 타이밍에서 인가되고 있는 양상이 각각 도시되어 있다. 도 3(C)에는 전원선(PSL)에 VccL, VccH가 소정의 타이밍에서 인가되고 있는 양상이 도시되어 있다. 도 3(D), (E)에는 신호선(DTL), 기록선(WSL) 및 전원선(PSL)에의 전압 인가에 응하여, 구동 트랜지스터(Tr1)의 게이트 전압(Vg) 및 소스 전압(Vs)이 시시각각 변화하고 있는 양상이 도시되어 있다.
- [0039] [Vth 보정(임계치 보정) 준비 기간]
- [0040] 우선, Vth 보정의 준비를 행한다. 구체적으로는 전원선 구동 회로(25)가 전원선(PSL)의 전압을 VccH로부터 VccL에 내린다(T1). 그러면, 소스 전압(Vs)이 VccL이 되고, 유기 EL 소자(11)가 소광함과 함께, 게이트 전압(Vg)은 발광시의 Vgs를 Vgs0로 하면 (VccL+Vgs0)이 된다. 다음에, 신호선(DTL)의 전압이 Vofs로 되어 있고, 또한 전원선(PSL)의 전압이 VccL로 되어 있는 동안에, 주사선 구동 회로(24)가 주사선(WSL)의 전압을 Voff로부터 Von로 올린다.
- [0041] [최초의 Vth 보정 기간]
- [0042] 다음에, Vth의 보정을 행한다. 구체적으로는 신호선(DTL)의 전압이 Vofs로 되어 있고, 또한 기록선(WSL)의 전압이 Von로 되어 있는 동안에, 전원선 구동 회로(25)가 전원선(PSL)의 전압을 VccL로부터 VccH로 올린다(T2). 그러면, 구동 트랜지스터(Tr1)의 드레인-소스 사이에 전류(Id)가 흐르고, 소스 전압(Vs)이 상승한다. 그 후, 신호선 구동 회로(23)가 신호선(DTL)의 전압을 Vofs로부터 Vsig로 전환하기 전에, 기록선 구동 회로(24)가 기록선(WSL)의 전압을 Von로부터 Voff로 내린다(T3). 그러면, 구동 트랜지스터(Tr1)의 게이트가 플로팅이 되고, Vth의



보정이 일단 정지한다.

[0043] [최초의  $V_{th}$  보정 휴지 기간(suspension period)]

[0044]  $V_{th}$  보정을 휴지하고 있는 기간중은 앞서의  $V_{th}$  보정을 행한 행(화소)과는 다른 행(화소)에서, 신호선(DTL)의 전압의 샘플링이 행하여진다. 또한,  $V_{th}$  보정이 불충분한 경우, 즉, 구동 트랜지스터( $Tr1$ )의 게이트-소스 사이의 전위차( $V_{gs}$ )가 구동 트랜지스터( $Tr1$ )의 임계치 전압( $V_{th}$ )보다도 큰 경우에는 이하와 같이 된다. 즉,  $V_{th}$  보정 휴지 기간중에도, 앞서의  $V_{th}$  보정을 행한 행(화소)에서, 구동 트랜지스터( $Tr1$ )의 드레인-소스 사이에 전류( $I_d$ )가 흐르고, 소스 전압( $V_s$ )이 상승하고, 보존 용량( $C_s$ )을 통한 커플링에 의해 게이트 전압( $V_g$ )도 상승한다.

[0045] [2회째의  $V_{th}$  보정 기간]

[0046]  $V_{th}$  보정 휴지 기간이 종료된 후,  $V_{th}$ 의 보정을 재차 행한다. 구체적으로는 신호선(DTL)의 전압이  $V_{ofs}$ 로 되어 있고,  $V_{th}$  보정이 가능하도록 되어 있을 때에, 기록선 구동 회로(24)가 기록선(WSL)의 전압을  $V_{off}$ 로부터  $V_{on}$ 로 올려( $T4$ ), 구동 트랜지스터( $Tr1$ )의 게이트를 신호선(DTL)에 접속한다. 이 때, 소스 전압( $V_s$ )이 ( $V_{ofs}-V_{th}$ )보다도 낮은 경우( $V_{th}$  보정이 아직 완료하지 않은 경우)에는 구동 트랜지스터( $Tr1$ )가 컷오프할 때까지(전위차( $V_{gs}$ )가  $V_{th}$ 가 될 때까지), 구동 트랜지스터( $Tr1$ )의 드레인-소스 사이에 전류( $I_d$ )가 흐른다. 그 결과, 보존 용량( $C_s$ )이  $V_{th}$ 로 충전되고, 전위차( $V_{gs}$ )가  $V_{th}$ 가 된다. 그 후, 신호선 구동 회로(23)가 신호선(DTL)의 전압을  $V_{ofs}$ 로부터  $V_{sig}$ 로 전환하기 전에, 기록선 구동 회로(24)가 기록선(WSL)의 전압을  $V_{on}$ 로부터  $V_{off}$ 로 내린다( $T5$ ). 그러면, 구동 트랜지스터( $Tr1$ )의 게이트가 플로팅이 되기 때문에, 전위차( $V_{gs}$ )를 신호선(DTL)의 전압의 크기에 관계없이  $V_{th}$ 인 채로 유지할 수 있다. 이와 같이, 전위차( $V_{gs}$ )를  $V_{th}$ 로 설정함에 의해, 구동 트랜지스터( $Tr1$ )의 임계치 전압( $V_{th}$ )이 화소 회로(14)마다 흐트러진 경우라도, 유기 EL 소자(11)의 발광 휘도가 흐트러지는 것을 없앨 수 있다.

[0047] [2회째의  $V_{th}$  보정 휴지 기간]

[0048] 그 후,  $V_{th}$  보정의 휴지 기간중에, 신호선 구동 회로(23)가 신호선(DTL)의 전압을  $V_{ofs}$ 로부터  $V_{sig}$ 로 전환한다.

[0049] [기록 및  $\mu$  보정 기간]

[0050]  $V_{th}$  보정 휴지 기간이 종료된 후, 기록과  $\mu$  보정을 행한다. 구체적으로는 신호선(DTL)의 전압이  $V_{sig}$ 로 되어 있는 동안에, 기록선 구동 회로(24)가 기록선(WSL)의 전압을  $V_{off1}$ 로부터  $V_{on1}$ 로 올리고( $T6$ ), 구동 트랜지스터( $Tr1$ )의 게이트를 신호선(DTL)에 접속한다. 그러면, 구동 트랜지스터( $Tr1$ )의 게이트 전압이  $V_{sig}$ 가 된다. 이 때, 유기 EL 소자(11)의 애노드 전압은 이 단계에서는 아직 유기 EL 소자(11)의 임계치 전압( $V_{el}$ )보다 작고, 유기 EL 소자(11)는 컷오프하고 있다. 그 때문에, 전류( $I_d$ )는 유기 EL 소자(11)의 소자 용량(도시 생략)에 흐르고, 소자 용량이 충전되기 때문에, 소스 전압( $V_s$ )이  $\Delta V$ 만큼 상승하고, 이윽고 전위차( $V_{gs}$ )가  $V_{sig}+V_{th}-\Delta V$ 가 된다. 이와 같이 하여, 기록과 동시에  $\mu$  보정이 행하여진다. 여기서, 구동 트랜지스터( $Tr1$ )의 이동도( $\mu$ )가 클수록,  $\Delta V$ 도 커지기 때문에, 전위차( $V_{gs}$ )를 발광 전에  $\Delta V$ 만큼 작게 함에 의해, 화소 회로(14)마다의 이동도( $\mu$ )의 편차를 제거할 수 있다.

[0051] [발광 기간]

[0052] 다음에, 기록선 구동 회로(24)가 기록선(WSL)의 전압을  $V_{on}$ 로부터  $V_{off}$ 로 내린다( $T7$ ). 그러면, 구동 트랜지스터( $Tr1$ )의 게이트가 플로팅이 되고, 구동 트랜지스터( $Tr1$ )의 게이트-소스 사이의 전압( $V_{gs}$ )을 일정하게 유지한 상태에서, 구동 트랜지스터( $Tr1$ )의 드레인-소스 사이에 전류( $I_d$ )가 흐른다. 그 결과, 소스 전압( $V_s$ )이 상승하고, 그에 연동하여 구동 트랜지스터( $Tr1$ )의 게이트도 상승하고, 유기 EL 소자(11)가 소망하는 휘도로 발광하기 시작한다.

[0053] [동작]

[0054] 본 실시의 형태의 표시 장치(1)에서는 상기한 바와 같이 하여, 각 화소(12)에서 화소 회로(14)가 온 오프 제어되고, 각 화소(12)의 유기 EL 소자(11)에 구동 전류가 주입됨에 의해, 정공과 전자가 재결합하여 발광이 일어난다. 이 빛은 유기 EL 소자(11)의 전극 등을 투과하여 외부에 추출된다. 그 결과, 표시 패널(10)에서 화상이 표시된다.

[0055] [효과]

[0056] 그런데, 종래의 유기 EL 표시 장치에서는 예를 들면, 구동 트랜지스터( $Tr1$ )의 사이즈를 크게 하여, 구동 트랜지스터( $Tr1$ )의 게이트-소스 사이 전압( $V_{gs}$ )을 저감함에 의해, 저소비 전력화를 실현하고 있다. 그러나, 구동 트랜

지스터(Tr1)의 사이즈를 크게 하는 것은 고정밀화의 흐름에 반하는 것이 되기 때문에, 구동 트랜지스터(Tr1)의 사이즈 확대에는 한계가 있다.

[0057] 본 실시의 형태에서는 구동 트랜지스터(Tr1)로서, 듀얼 게이트형의 트랜지스터가 사용되고 있고, 이 듀얼 게이트형의 트랜지스터에서의 특이한 특성을 이용함에 의해, 상기한 문제를 해결하고 있다. 이하에, 그 특이한 특성에 관해, 보텀 게이트형의 트랜지스터의 특성과 대비하여 설명한다.

[0058] 도 4(A) 및 도 4(B)는 듀얼 게이트형 및 보텀 게이트형의 트랜지스터의 포화 영역에서의 Id-Vgs 특성의 한 예를 도시한 것이다. 도 4(B)는 도 4(A)중의 파선의 동그라미로 둘러싼 부분(이른바 서브스레숄드 영역의 일부)을 확대하여 도시한 것이다. 도 5는 도 4(A)의 Id-Vgs 특성을 이용하여, Vgs와, 전류비(듀얼 게이트형의 전류치/보텀 게이트형의 전류치)의 관계를 도시한 것이다. 또한, 도 4(A), 도 4(B), 도 5에는 듀얼 게이트형 및 보텀 게이트형의 트랜지스터에 대해 임계치 보정이 이루어진 후의 결과가 도시되어 있다.

[0059] 도 4(A) 및 도 4(B), 도 5로부터, Vgs가 높은 영역에서는 듀얼 게이트형 및 보텀 게이트형의 어느 것에서도, Id-Vgs 특성의 차이는 그다지 보이지 않는 것을 알 수 있다. 또한, 도 5로부터, Vgs가 높은 영역에서, 전류비가 1보다도 약간 커져 있는 것을 알 수 있다. 이것은 구동 트랜지스터(Tr1)의 톱 게이트 전극과, 구동 트랜지스터(Tr1)의 백 게이트 전극이, 서로 전기적으로 접촉되어 있고, 톱 게이트(G1)측뿐만 아니라, 백 게이트(G2)측에서도, 채널이 형성되기 때문이다.

[0060] 한편, Vgs가 낮은 영역, 구체적으로는 Vgs가 5V 이하가 되어 있는 영역에서는 듀얼 게이트형의 쪽이, 보텀 게이트형보다도, Id의 증가율이 커져 있는 것을 알 수 있다. 특히, Vgs가 5V 이하가 되어 있는 영역에서, Vgs가 작아지면 작아질수록, Id의 증가율의 차가 증대하여 가는 것을 알 수 있다.

[0061] 이것으로부터, 트랜지스터를 스위칭 소자로서 이용하는 경우, 즉, Vgs로서 10V 부근을 이용하는 경우에는 트랜지스터가 듀얼 게이트형이든, 보텀 게이트형이든, 그것에 의해 Id-Vgs 특성에 큰 상위는 생기지 않음을 알 수 있다. 또한, 트랜지스터를 스위칭 소자로서 이용하는 경우에는 스위칭 속도의 저속화나, 트랜지스터의 임계치 편차 등의 여러 문제를 피하기 위해, Vgs으로서 5V 이하가 이용되는 일은 없다.

[0062] 한편, 트랜지스터를 단순한 스위칭 소자로서가 아니라, 예를 들면, 유기 EL 표시 장치의 화소 회로 내의 구동 트랜지스터로서 이용하는 경우에는 그 구동 트랜지스터가 듀얼 게이트형인지, 보텀 게이트형인지에 의해, Id-Vgs 특성에 큰 상위가 생기는 것을 알 수 있다. 예를 들면, 구동 트랜지스터를 듀얼 게이트형으로 구성한 경우에, Vgs로서 5V 이하의 전압치를 이용한 때에는 구동 트랜지스터를 저전압으로 구동하는 것이 가능해진다.

[0063] 본 실시의 형태에서는 상술한 특이한 특성을 이용하여, 구동 트랜지스터(Tr1)에 의한 전류 제어가 행하여진다. 구체적으로는 구동 트랜지스터(Tr1)의 게이트-소스 사이 전압(Vgs)의 값으로서 취할 수 있는 범위의 적어도 일부가 구동 트랜지스터(Tr1)의 서브스레숄드 영역이 되도록, 신호 전압(Vsig)이 화소 회로(14)에 인가된다. 예를 들면, 구동 트랜지스터(Tr1)의 게이트-소스 사이 전압(Vgs)이 5V 이하가 되도록, 신호 전압(Vsig)이 화소 회로(14)에 인가된다. 이에 의해, 구동 트랜지스터(Tr1)의 사이즈를 크게 하지 않아도, 구동 트랜지스터(Tr1)의 게이트-소스 사이 전압(Vgs)을 저감할 수 있다. 이에 의해, 고정밀화를 저해하는 일 없이, 저소비 전력화를 실현할 수 있다.

[0064] 이 때, 예를 들면, 저계조에서, 구동 트랜지스터(Tr1)의 게이트-소스 사이 전압(Vgs)이 5V 이하가 되도록, 신호 전압(Vsig)이 화소 회로(14)에 인가된 경우에는 저계조로 표시한 화소에서 전력 소비량을 작게 할 수 있다. 또한, 예를 들면, 저계조뿐만 아니라, 중간계조 및 고계조에서도(즉 전 계조에서), 구동 트랜지스터(Tr1)의 게이트-소스 사이 전압(Vgs)이 5V 이하가 되도록, 신호 전압(Vsig)이 화소 회로(14)에 인가된 경우에는 모든 화소에서 전력 소비량을 작게 할 수 있다.

[0065] [모듈 및 적용례]

[0066] 이하, 상술한 실시의 형태에서 설명한 표시 장치의 적용례에 관해 설명한다. 상기 실시의 형태의 표시 장치는 텔레비전 장치, 디지털 카메라, 노트형 퍼스널 컴퓨터, 휴대 전화 등의 휴대 단말 장치 또는 비디오 카메라 등, 외부로부터 입력된 영상 신호 또는 내부에서 생성한 영상 신호를, 화상 또는 영상으로서 표시하는 모든 분야의 전자 기기의 표시 장치에 적용하는 것이 가능하다.

[0067] [모듈]

[0068] 상기 실시의 형태의 표시 장치(1)는 예를 들면, 도 6에 도시한 바와 같은 모듈로서, 후술하는 적용례 1 내지 5 등의 여러가지의 전자 기기에 조립된다. 이 모듈은 예를 들면, 기관(31)의 1변에, 밀봉용 기관(32)으로부터 노



출한 영역(210)을 마련하고, 이 노출한 영역(210)에, 구동 회로(20)의 배선을 연장하여 외부 접속단자(도시 생략)를 형성한 것이다. 외부 접속단자에는 신호의 입출력을 위한 플렉시블 프린트 배선 기판(FPC ; Flexible Printed Circuit)(220)이 마련되어 있어도 좋다.

[0069] [적용례 1]

[0070] 도 7은 상기 실시의 형태의 표시 장치(1)가 적용되는 텔레비전 장치의 외관을 도시한 것이다. 이 텔레비전 장치는 예를 들면, 프런트 패널(310) 및 필터 유리(320)를 포함하는 영상 표시 화면부(300)를 갖고 있고, 이 영상 표시 화면부(300)는 상기 각 실시의 형태에 관한 표시 장치(1)에 의해 구성되어 있다.

[0071] [적용례 2]

[0072] 도 8(A) 및 도 8(B)는 상기 실시의 형태의 표시 장치(1)가 적용되는 디지털 카메라의 외관을 도시한 것이다. 이 디지털 카메라는 예를 들면, 플래시용의 발광부(410), 표시부(420), 메뉴 스위치(430) 및 셔터 버튼(440)을 갖고 있고, 그 표시부(420)는 상기 실시의 형태에 관한 표시 장치(1)에 의해 구성되어 있다.

[0073] [적용례 3]

[0074] 도 9는 상기 실시의 형태의 표시 장치(1)가 적용되는 노트형 퍼스널 컴퓨터의 외관을 도시한 것이다. 이 노트형 퍼스널 컴퓨터는 예를 들면, 본체(510), 문자 등의 입력 조작을 위한 키보드(520) 및 화상을 표시하는 표시부(530)를 갖고 있고, 그 표시부(530)는 상기 각 실시의 형태에 관한 표시 장치(1)에 의해 구성되어 있다.

[0075] [적용례 4]

[0076] 도 10은 상기 실시의 형태의 표시 장치(1)가 적용되는 비디오 카메라의 외관을 도시한 것이다. 이 비디오 카메라는 예를 들면, 본체부(610), 이 본체부(610)의 전방 측면에 마련된 피사체 촬영용의 렌즈(620), 촬영시의 스타트/스톱 스위치(630) 및 표시부(640)를 갖고 있고, 그 표시부(640)는 상기 각 실시의 형태에 관한 표시 장치(1)에 의해 구성되어 있다.

[0077] [적용례 5]

[0078] 도 11(A) 내지 도 11(G)는 상기 실시의 형태의 표시 장치(1)가 적용되는 휴대 전화기의 외관을 도시한 것이다. 이 휴대 전화기는 예를 들면, 상측 몸체(710)와 하측 몸체(720)를 연결부(힌지부)(730)로 연결한 것이고, 디스플레이(740), 서브디스플레이(750), 픽처 라이트(760) 및 카메라(770)를 갖고 있다. 그 디스플레이(740) 또는 서브디스플레이(750)는 상기 각 실시의 형태에 관한 표시 장치(1)에 의해 구성되어 있다.

[0079] 이상, 실시의 형태 및 적용 예를 들어 본 발명을 설명하였지만, 본 발명은 상기 실시의 형태 등으로 한정되는 것이 아니고, 여러가지 변형이 가능하다.

[0080] 예를 들면, 상기 실시의 형태 등에서는 표시 장치(1)가 액티브 매트릭스형인 경우에 관해 설명하였지만, 액티브 매트릭스 구동을 위한 화소 회로(14)의 구성은 상기 실시의 형태 등에서 설명한 것으로 한정되지 않고, 필요에 응하여 용량 소자나 트랜지스터를 화소 회로(14)에 추가하여도 좋다. 그 경우, 화소 회로(14)의 변경에 응하여, 상술한 신호선 구동 회로(23), 기록선 구동 회로(24) 및 전원선 구동 회로(25) 외에, 필요한 구동 회로를 추가하여도 좋다.

[0081] 또한, 상기 실시의 형태 등에서는 신호선 구동 회로(23), 기록선 구동 회로(24) 및 전원선 구동 회로(25)의 구동을 타이밍 제어 회로(22)가 제어하고 있지만, 다른 회로가 이들의 구동을 제어하도록 하여도 좋다. 또한, 신호선 구동 회로(23), 기록선 구동 회로(24) 및 전원선 구동 회로(25)의 제어는 하드웨어(회로)로 행하여지고 있어도 좋고, 소프트웨어(프로그램)로 행하여지고 있어도 좋다.


[0082] 또한, 상기 실시의 형태 등에서는 화소 회로(14)가, 2Tr1C의 회로 구성으로 되어 있지만, 듀얼 게이트형의 트랜지스터가 유기 EL 소자(11)에 직렬로 접속된 회로 구성을 포함하고 있는 것이라면, 2Tr1C의 회로 구성 이외의 회로 구성으로 되어 있어도 좋다.

[0083] 또한, 상기 실시의 형태 등에서는 구동 트랜지스터(Tr1), 기록 트랜지스터(Tr2)는 n채널 MOS형의 박막 트랜지스터(TFT(Thin Film Transistor))에 의해 형성되어 있는 경우가 예시되어 있지만, p채널 트랜지스터(예를 들면 p채널 MOS형의 TFT)에 의해 형성되어 있어도 좋다. 단, 그 경우에는 트랜지스터(Tr2)의 소스 및 드레인중 전원선(PSL)과 미접속의 쪽과 보존 용량(Cs)의 타단을 유기 EL 소자(11)의 캐소드에 접속하고, 유기 EL 소자(11)의 애노드를 GND 등에 접속하는 것이 바람직하다.


[0084] 본 발명은 일본국 특허출원 JP2009-266735호에 대한 우선권 주장출원이다.

도면


도면1




도면2




도면3




도면4



도면5




도면6







도면7




도면8




도면9



도면10



도면11



|               |                                                                                  |         |            |
|---------------|----------------------------------------------------------------------------------|---------|------------|
| 专利名称(译)       | 显示装置，其驱动方法和电子设备                                                                  |         |            |
| 公开(公告)号       | <a href="#">KR1020110058668A</a>                                                 | 公开(公告)日 | 2011-06-01 |
| 申请号           | KR1020100111342                                                                  | 申请日     | 2010-11-10 |
| 申请(专利权)人(译)   | 周杰伦红株式会社来                                                                        |         |            |
| 当前申请(专利权)人(译) | 周杰伦红株式会社来                                                                        |         |            |
| [标]发明人        | YAMASHITA JUNICHI<br>야마시타준이치<br>UCHINO KATSUhide<br>우치노카츠히데                      |         |            |
| 发明人           | 야마시타준이치<br>우치노카츠히데                                                               |         |            |
| IPC分类号        | G09G3/32 G09G3/30                                                                |         |            |
| CPC分类号        | G09G3/3233 G09G2300/0819 G09G2300/0842 G09G2300/0866 G09G2300/0465 G09G2320/0606 |         |            |
| 代理人(译)        | 用最甜                                                                              |         |            |
| 优先权           | 2009266735 2009-11-24 JP                                                         |         |            |
| 外部链接          | <a href="#">Espacenet</a>                                                        |         |            |

#### 摘要(译)

用途：提供显示装置，驱动显示装置的方法和电子装置，以在不降低高精度的情况下实现低功耗。组成：在显示设备，驱动显示设备的方法和电子设备，像素电路阵列部分（13）形成在显示面板的显示区域。像素电路阵列部分具有多个记录线，多个信号和多个电源线。有机电致发光显示器（11）和像素电路（14）布置在记录线和信号线的交叉点中。。驱动晶体管（Tr1）由具有顶栅和背栅的双栅极晶体管形成。  
COPYRIGHT KIPO 2011

