



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2014년07월01일
(11) 등록번호 10-1411752
(24) 등록일자 2014년06월18일

(51) 국제특허분류(Int. Cl.)
G09G 3/30 (2006.01) G09G 3/32 (2006.01)
G09G 3/20 (2006.01) H05B 33/12 (2006.01)
(21) 출원번호 10-2008-0021142
(22) 출원일자 2008년03월06일
심사청구일자 2013년03월04일
(65) 공개번호 10-2009-0095913
(43) 공개일자 2009년09월10일
(56) 선행기술조사문헌
KR100610549 B1
KR1020070002189 A
JP2005321433 A
JP2005215102 A

(73) 특허권자
엘지디스플레이 주식회사
서울특별시 영등포구 여의대로 128(여의도동)
(72) 발명자
유상호
경북 구미시 송정동 롯데 캐슬 122동 1206호
김진형
경기도 고양시 일산동구 일산로286번길 49 (마두동)
이석중
경상북도 구미시 송동로 154, 105동 506호 (도량동, 도량파크맨션)
(74) 대리인
특허법인로얄

전체 청구항 수 : 총 8 항

심사관 : 조기덕


(54) 발명의 명칭 유기발광다이오드 표시장치와 그 구동방법

(57) 요약

본 발명은 화소들 간 구동 TFT의 문턱전압 차이를 보상함으로써 휘도 불균일을 방지하도록 한 유기발광다이오드 표시장치와 그 구동방법에 관한 것이다.

이 유기발광다이오드 표시장치는 고전위 구동전압을 발생하는 고전위 구동전압원; 기저 전압을 발생하는 기저 전압원; 상기 고전위 구동전압보다 높은 레벨의 데이터전압이 공급되는 다수의 데이터라인; 제1 스캔펄스가 공급되는 제1 게이트라인과, 상기 제1 스캔펄스와 역위상으로 발생하는 제2 스캔펄스가 공급되는 제2 게이트라인을 각각 포함한 다수의 게이트라인쌍; 상기 고전위 구동전압원과 상기 저전위 구동전압원 사이에 흐르는 전류에 의해 발광되는 유기발광다이오드; 제1 노드에 접속된 게이트전극과, 제2 노드에 접속된 소스전극 간에 인가되는 게이트-소스간 전압(V_{gs})에 따라 상기 유기발광다이오드에 흐르는 전류를 제어하는 구동소자; 및 상기 제1 및 제2 스캔펄스에 응답하여, 제1 기간 동안 제1 노드의 전위를 상기 데이터전압으로 초기화시키고 제2 노드의 전위를 상기 데이터전압에서 상기 구동소자의 문턱전압이 감소된 값으로 초기화시킨 후, 상기 제1 기간에 이은 제2 기간 동안 상기 기저 전압 레벨로 떨어지는 제2 노드의 전위에 연동하여 제1 노드의 전위를 구현하고자 하는 계조 전압과 상기 구동소자의 문턱전압이 합산된 보상 전압으로 스케일 다운시키는 문턱전압 보상회로를 구비한다.

대표도 - 도6



특허청구의 범위

청구항 1

고전위 구동전압을 발생하는 고전위 구동전압원;

기저 전압을 발생하는 기저 전압원;

상기 고전위 구동전압보다 높은 레벨의 데이터전압이 공급되는 다수의 데이터라인;

제1 스캔필스가 공급되는 제1 게이트라인과, 상기 제1 스캔필스와 역위상으로 발생하는 제2 스캔필스가 공급되는 제2 게이트라인을 각각 포함한 다수의 게이트라인쌍;

상기 고전위 구동전압원과 상기 기저 전압원 사이에 흐르는 전류에 의해 발광되는 유기발광다이오드;

제1 노드에 접속된 게이트전극과, 제2 노드에 접속된 소스전극 간에 인가되는 게이트-소스간 전압(V_{gs})에 따라 상기 유기발광다이오드에 흐르는 전류를 제어하는 구동소자; 및

제1 기간 동안 상기 제1 스캔필스에 따른 제1 및 제2 스위치 소자의 턴 온에 의해 상기 제1 노드의 전위를 상기 데이터전압으로 초기화시키고 상기 제2 노드의 전위를 상기 데이터전압에서 상기 구동소자의 문턱전압이 감소된 값으로 초기화시킨 후, 상기 제1 기간에 이은 제2 기간 동안 상기 제2 스캔필스에 따른 제3 스위치 소자의 턴 온에 의해 상기 제2 노드의 전위를 상기 기저 전압으로 떨어뜨리고 상기 기저 전압 레벨로 떨어지는 제2 노드의 전위에 연동하여 제1 노드의 전위를 구현하고자 하는 게조 전압과 상기 구동소자의 문턱전압이 합산된 보상 전압으로 스케일 다운시키는 문턱전압 보상회로를 구비하는 것을 특징으로 하는 유기발광다이오드 표시장치.

청구항 2

제 1 항에 있어서,

상기 제1 기간 동안 상기 제1 스캔필스는 하이논리전압으로 발생되고 상기 제2 스캔필스는 로우논리전압으로 발생되며;

상기 제2 기간 동안 상기 제1 스캔필스는 로우논리전압으로 반전되고 상기 제2 스캔필스는 하이논리전압으로 반전되는 것을 특징으로 하는 유기발광다이오드 표시장치.

청구항 3

제 1 항에 있어서,

상기 문턱전압 보상회로는,

상기 제2 기간 동안 상기 기저 전압 레벨로 떨어지는 상기 제2 노드의 전위에 연동하여 상기 제1 노드의 전위를 구현하고자 하는 게조 전압과 상기 구동소자의 문턱전압이 포함된 보상 전압으로 스케일 다운시키기 위해 제1 및 제2 스토리지 커패시터를 포함하고;

상기 제1 스토리지 커패시터는 상기 제1 노드와 상기 제2 노드 사이에 접속되고;

상기 제2 스토리지 커패시터는 상기 제1 노드와 상기 기저 전압원 사이에 접속되는 것을 특징으로 하는 유기발광다이오드 표시장치.

청구항 4

제 1 항에 있어서,

상기 제1 스위치 소자는 상기 제1 게이트라인에 접속된 게이트전극과, 상기 제1 노드에 접속된 드레인전극과, 상기 유기발광다이오드의 캐소드전극과 상기 구동 소자의 드레인전극에 공통 접속된 소스전극을 가지고;

상기 제2 스위치 소자는 상기 제1 게이트라인에 접속된 게이트전극과, 상기 데이터라인에 접속된 드레인전극과, 상기 제1 노드에 접속된 소스전극을 가지고;

상기 제3 스위치 소자는 상기 제2 게이트라인에 접속된 게이트전극과, 상기 제2 노드에 접속된 드레인전극과, 상기 기저 전압원에 접속된 소스전극을 가지는 것을 특징으로 하는 유기발광다이오드 표시장치.

청구항 5

제 1 항에 있어서,

상기 제1 기간 동안 상기 제1 노드에 초기화되는 상기 데이터전압(Vdata)은 아래의 수식과 같은 것을 특징으로 하는 유기발광다이오드 표시장치.

$$Vdata = (Vdd + Vto + Vd)\alpha$$

여기서, Vdd는 상기 고전위 구동전압을, Vto는 상기 유기발광다이오드의 문턱전압을, Vd는 상기 구현하고 하는 계조 전압을, α 는 비례 상수를 각각 의미한다.

청구항 6

제 3 항에 있어서,

상기 제2 기간 동안 스케일 다운되어 상기 제1 노드에 충전되는 상기 보상전압(Vc)은 아래의 수식과 같은 것을 특징으로 하는 유기발광다이오드 표시장치.

$$\begin{aligned} Vn1 = Vc &= \frac{C2}{C1 + C2} (Vdata) + Vth (\because C1 \gg C2) \\ &= Vd + Vth \end{aligned}$$

여기서, C1은 상기 제1 스토리지 커패시터의 정전 용량을, C2는 상기 제2 스토리지 커패시터의 정전 용량을, Vth는 상기 구동 소자의 문턱전압을 각각 의미한다.

청구항 7

제 6 항에 있어서,

상기 제2 기간 동안 상기 유기발광다이오드에 흐르는 구동전류(Ioled)는 아래의 수식과 같은 것을 특징으로 하는 유기발광다이오드 표시장치.

$$\begin{aligned} Ioled &= \frac{k}{2} (Vgs - Vth)^2 \\ &= \frac{k}{2} (Vd + Vth - Vth)^2 \\ &= \frac{k}{2} (Vd)^2 \end{aligned}$$

여기서, Vgs는 상기 구동 소자의 게이트전압과 소스전압 사이의 차전압을, k는 상기 구동 소자의 이동도 및 기생용량에 의해 결정되는 상수값을 각각 의미한다.

청구항 8

고전위 구동전압원, 기저 전압원, 다수의 데이터라인, 서로 반대 위상의 제1 및 제2 스캔펄스가 공급되는 제1 및 제2 게이트라인들을 포함하는 다수의 게이트라인쌍, 상기 고전위 구동전압원과 상기 기저 전압원 사이에 흐르는 전류에 의해 발광되는 유기발광다이오드, 제1 노드에 접속된 게이트전극과 제2 노드에 접속된 소스전극 간에 인가되는 게이트-소스간 전압(Vgs)에 따라 상기 유기발광다이오드에 흐르는 전류를 제어하는 구동소자, 및 상기 제2 노드의 전위 변동에 연동하여 상기 제1 노드의 전위를 스케일 다운시키는 문턱전압 보상회로를 가지는 유기발광다이오드 표시장치의 구동방법에 있어서,

제1 기간 동안 상기 제1 스캔펄스에 따른 제1 및 제2 스위치 소자의 턴 온에 의해 상기 제1 노드의 전위를 상기

고전위 구동전압에서 발생하는 고전위 구동전압보다 높은 데이터전압으로 초기화시키고 제2 노드의 전위를 상기 데이터전압에서 상기 구동소자의 문턱전압이 감소된 값으로 초기화시키는 단계;

상기 제1 기간에 이은 제2 기간 동안 상기 제2 스캔펄스에 따른 제3 스위치 소자의 턴 온에 의해 상기 제2 노드의 전위를 상기 기저 전압으로 떨어뜨리고 상기 기저 전압 레벨로 떨어지는 제2 노드의 전위에 연동하여 제1 노드의 전위를 구현하고자 하는 제2 전압과 상기 구동소자의 문턱전압이 합산된 보상 전압으로 스케일 다운시키는 단계; 및

상기 제2 기간 동안 각각 상기 보상전압과 상기 기저 전압으로 셋팅된 상기 제1 및 제2 노드 전위를 이용하여 상기 유기발광다이오드에 흐르는 구동전류를 제어하여 상기 유기발광다이오드를 발광시키는 단계를 포함하는 것을 특징으로 하는 유기발광다이오드 표시장치의 구동방법.

명세서

발명의 상세한 설명

기술 분야

[0001] 본 발명은 유기발광다이오드 표시장치에 관한 것으로 특히, 화소들 간 구동 TFT의 문턱전압 차이를 보상함으로써 휘도 불균일을 방지하도록 한 유기발광다이오드 표시장치와 그 구동방법에 관한 것이다.

배경 기술

[0002] 최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들(Flat Panel Display, FPD)이 개발되고 있다. 이러한 평판 표시장치는 액정 표시장치(Liquid Crystal Display : 이하 "LCD"라 한다), 전계 방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 한다) 및 전계발광소자(Electroluminescence Device) 등이 있다.

[0003] PDP는 구조와 제조공정이 단순하기 때문에 경박단소하면서도 대화면화에 가장 유리한 표시장치로 주목받고 있지만 발광효율과 휘도가 낮고 소비전력이 큰 단점이 있다. 스위칭 소자로 박막 트랜지스터(Thin Film Transistor : 이하 "TFT" 라 함)가 적용된 TFT LCD는 가장 널리 사용되고 있는 평판표시소자이지만 비발광소자이기 때문에 시야각이 좁고 응답속도가 낮은 문제점이 있다. 이에 비하여, 전계발광소자는 발광층의 재료에 따라 무기발광다이오드 표시장치와 유기발광다이오드 표시장치로 대별되며 특히, 유기발광다이오드 표시장치는 스스로 발광하는 자발광소자를 이용함으로써 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다.

[0004] 유기발광다이오드 표시장치는 도 1과 같이 유기발광다이오드를 가진다. 유기발광다이오드는 애노드전극과 캐소드전극 사이에 형성된 유기 화합물층(HIL, HTL, EML, ETL, EIL)을 구비한다.

[0005] 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)을 포함한다.

[0006] 애노드전극과 캐소드전극에 구동전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하고, 그 결과 발광층(EML)이 가시광을 발생하게 된다.

[0007] 유기발광다이오드 표시장치는 이와 같은 유기발광다이오드가 포함된 화소를 매트릭스 형태로 배열하고 스캔펄스에 의해 선택된 화소들의 밝기를 디지털 비디오 데이터의 계조에 따라 제어한다.

[0008] 이와 같은 유기발광다이오드 표시장치는 패시브 매트릭스(passive matrix) 방식과, 스위칭소자로서 TFT를 이용하는 액티브 매트릭스(active matrix) 방식으로 나뉘어진다.

[0009] 이 중 액티브 매트릭스 방식은 능동소자인 TFT를 선택적으로 턴-온시켜 화소를 선택하고 스토리지 커패시터(Storage Capacitor)에 유지되는 전압으로 화소의 발광을 유지한다.

[0010] 도 2는 액티브 매트릭스 방식의 유기발광다이오드 표시장치에 있어서 하나의 화소를 등가적으로 나타내는 회로도이다.

[0011] 도 2를 참조하면, 액티브 매트릭스 방식의 유기발광다이오드 표시장치의 화소는 유기발광다이오드(OLED), 서로

교차하는 데이터라인(DL) 및 게이트라인(GL), 스위치 TFT(SW), 구동 TFT(DR), 및 스토리지 커패시터(Cst)를 구비한다. 스위치 TFT(SW)와 구동 TFT(DR)는 N-타입 MOS-FET으로 구현된다.

[0012] 스위치 TFT(SW)는 게이트라인(GL)으로부터의 스캔펄스에 응답하여 턴-온됨으로써 자신의 소스전극과 드레인전극 사이의 전류패스를 도통시킨다. 이 스위치 TFT(SW)의 온타임기간 동안 데이터라인(DL)으로부터의 데이터전압은 스위치 TFT(SW)의 소스전극과 드레인전극을 경유하여 구동 TFT(DR)의 게이트전극과 스토리지 커패시터(Cst)에 인가된다.

[0013] 구동 TFT(DR)는 자신의 게이트전극과 소스전극 간의 차전압(V_{gs})에 따라 유기발광다이오드(OLED)에 흐르는 전류를 제어한다.

[0014] 스토리지 커패시터(Cst)는 자신의 일측 전극에 인가된 데이터전압을 저장함으로써 구동 TFT(DR)의 게이트전극에 공급되는 전압을 한 프레임기간동안 일정하게 유지시킨다.

[0015] 유기발광다이오드(OLED)는 도 1과 같은 구조로 구현된다. 이 유기발광다이오드(OLED)는 구동 TFT(DR)의 소스전극과 저전위 구동전압원(VSS) 사이에 접속된다.

[0016] 도 2와 같은 화소의 밝기는 아래의 수학식 1과 같이 유기발광다이오드(OLED)에 흐르는 전류에 비례하며, 이 전류는 구동 TFT(DR)의 게이트전압과 소스전압의 차전압, 구동 TFT(DR)의 문턱전압 및 데이터전압에 의해 결정된다.

수학식 1

$$V_{gs} = V_g - V_s$$

$$V_g = V_{data}, \quad V_s = Gnd$$

$$I_{oled} = \frac{k}{2} (V_{gs} - V_{th})^2 = \frac{k}{2} (V_{data} - V_{th})^2$$

[0017]

[0018] 여기서, ' V_{gs} '는 구동 TFT(DR)의 게이트전압(V_g)과 소스전압(V_s) 간의 차전압, ' V_{data} '는 데이터전압, ' Gnd '는 기저 전압, ' I_{oled} '는 구동전류, ' V_{th} '는 구동 TFT(DR)의 문턱전압, ' k '는 구동 TFT(DR)의 이동도 및 기생용량에 의해 결정되는 상수값을 각각 의미한다.

[0019] 수학식 1과 같이, 유기발광다이오드(OLED)의 전류(I_{oled})는 구동 TFT(DR)의 문턱전압(V_{th})에 크게 영향받는다.

[0020] 일반적으로 동일한 극성의 게이트전압이 구동 TFT(DR)의 게이트전극으로 장시간 인가되면 게이트-바이어스 스트레스(Gate-Bias Stress)가 증가하여 구동 TFT(DR)의 문턱전압(V_{th})이 커지게 되고, 이로 인해 구동 TFT(DR)의 동작특성이 변동하게 된다. 이러한 구동 TFT(DR)의 동작특성 변화는 도 3의 실험결과에서도 알 수 있다.

[0021] 도 3은 채널폭/채널길이(W/L)가 $120\mu m/6\mu m$ 인 시료용 수소화된 비정질 실리콘 TFT(A-Si:H TFT)에 포지티브 게이트-바이어스 스트레스(Positive Gate-Bias Stress)를 인가하였을 때 그 시료용 A-Si:H TFT의 특성 변화를 초래한다는 것을 보여 주는 실험 결과이다. 도 3에 있어서 횡축은 시료용 A-Si:H TFT의 게이트전압[V]이며 종축은 시료용 A-Si:H TFT의 소스전극과 드레인전극 사이의 전류[A]를 나타낸다.

[0022] 도 3은 시료용 A-Si:H TFT의 게이트전극에 +30V의 전압을 인가할 때 전압 인가 시간에 따른 TFT의 문턱전압과 전달 특성 곡선의 이동을 보여 준다. 도 3에서 알 수 있는 바, A-Si:H TFT의 게이트전극에 정극성의 전압이 인가되는 시간이 길어질수록 TFT의 전달 특성 곡선이 우측으로 이동하고 그 A-Si:H TFT의 문턱전압이 상승한다. (V_{th1} 에서 V_{th4} 로 문턱 전압이 상승)

[0023] 구동 TFT의 문턱전압 상승 정도의 차이는 화소들 간 구동 TFT의 열화 차이로 이어져 화소들 간 휘도의 불균일성을 초래한다. 다시 말해, 일정기간 동안 화소들이 서로 다른 크기의 데이터전압으로 구동되는 경우, 상대적으로 큰 데이터전압이 누적적으로 인가된 화소의 구동 TFT는 상대적으로 작은 데이터전압이 누적적으로 인가된 화소의 구동 TFT에 비해 그 열화 정도가 커지고, 이로 인해 동일한 데이터전압에 대한 화소들 간 휘도는 유기발광다이오드에 흐르는 전류량 차이로 인해 달라지게 된다.

[0024] 이러한 불균일성을 해소하기 위해, 종래 구동 TFT의 다이오드 커넥션을 통한 방전방식을 이용하여 구동 TFT의

게이트 전압을 구동 TFT의 문턱전압으로 셋팅하여 화소들 간 구동 TFT의 문턱전압 차이를 보상하는 전압구동 보상방식과, 소스타입 또는 싱크 타입의 전류를 입력 신호로 이용하여 화소들 간 구동 TFT의 문턱전압 차이를 보상하는 전류구동 보상방식이 제안된 바 있다.

[0025] 그런데, 종래 전압구동 보상방식은 많은 수의 스위치 TFT와 복잡한 제어신호를 필요로 함으로써 수율 및 양산성을 높이는 데 한계가 있으며, 1 수평기간의 일부(대략 50% 미만)만을 보상을 위한 프로그래밍 기간으로 사용함으로써 구동 TFT의 문턱전압을 정확하게 센싱하는 데 한계가 있다. 또한, 종래 전류구동 보상방식은 화소들 간 구동 TFT의 문턱전압 차이뿐만 아니라 이동도 차이까지 보상할 수 있는 장점이 있으나, 데이터라인의 기생저항과 정전용량의 영향으로 인하여 특히 저계조에서는 더 많은 데이터라인의 충전시간을 필요로 함으로써, 보상을 위한 프로그래밍 기간을 1 수평기간 전체를 이용하더라도 원하는 보상치를 얻는 데 한계가 있다. 이러한, 종래 전압 및 전류구동 보상방식에서의 한계점은 최근 양산이 증가되고 있는 대면적, 고해상도 유기발광다이오드 표시장치에 적용됨에 있어서 더 커지며, 그 결과 화소들 간 휘도의 불균일성을 완벽히 보상하는 데 큰 어려움을 받게 된다. 왜냐하면, 1 수평기간의 시간적 길이는 유기발광다이오드 표시장치가 대면적화 및 고해상도화될 수록 점점 짧아지기 때문이다.

발명의 내용

해결 하고자하는 과제

[0026] 따라서, 본 발명의 목적은 간소한 보상 스킴(Scheme)을 통해 구동 TFT의 문턱전압에 대한 센싱의 정확도를 높이고, 이를 기반으로 화소들 간 구동 TFT의 문턱전압 차이를 보상함으로써 휘도 불균일을 방지하도록 한 유기발광다이오드 표시장치 및 그 구동방법을 제공하는 데 있다.

과제 해결수단

[0027] 상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 유기발광다이오드 표시장치는 고전위 구동전압을 발생하는 고전위 구동전압원; 기저 전압을 발생하는 기저 전압원; 상기 고전위 구동전압보다 높은 레벨의 데이터전압이 공급되는 다수의 데이터라인; 제1 스캔펄스가 공급되는 제1 게이트라인과, 상기 제1 스캔펄스와 역위상으로 발생하는 제2 스캔펄스가 공급되는 제2 게이트라인을 각각 포함한 다수의 게이트라인쌍; 상기 고전위 구동전압원과 상기 저전위 구동전압원 사이에 흐르는 전류에 의해 발광되는 유기발광다이오드; 제1 노드에 접속된 게이트전극과, 제2 노드에 접속된 소스전극 간에 인가되는 게이트-소스간 전압(V_{gs})에 따라 상기 유기발광다이오드에 흐르는 전류를 제어하는 구동소자; 및 상기 제1 및 제2 스캔펄스에 응답하여, 제1 기간 동안 제1 노드의 전위를 상기 데이터전압으로 초기화시키고 제2 노드의 전위를 상기 데이터전압에서 상기 구동소자의 문턱전압이 감산된 값으로 초기화시킨 후, 상기 제1 기간에 이은 제2 기간 동안 상기 기저 전압 레벨로 떨어지는 제2 노드의 전위에 연동하여 제1 노드의 전위를 구현하고자 하는 계조 전압과 상기 구동소자의 문턱전압이 합산된 보상 전압으로 스케일 다운시키는 문턱전압 보상회로를 구비한다.

[0028] 상기 제1 기간 동안 상기 제1 스캔펄스는 하이논리전압으로 발생되고 상기 제2 스캔펄스는 로우논리전압으로 발생되며; 상기 제2 기간 동안 상기 제1 스캔펄스는 로우논리전압으로 반전되고 상기 제2 스캔펄스는 하이논리전압으로 반전된다.

[0029] 상기 문턱전압 보상회로는, 상기 제1 스캔펄스에 응답하여 턴 온 됨으로써, 상기 제1 기간 동안 제1 노드의 전위를 상기 데이터전압으로 초기화시키고 제2 노드의 전위를 상기 데이터전압에서 상기 구동소자의 문턱전압이 감산된 값으로 초기화시키는 제1 및 제2 스위치 소자; 상기 제2 스캔펄스에 응답하여 턴 온 됨으로써, 상기 제2 기간 동안 제2 노드의 전위를 상기 기저 전압 레벨로 떨어뜨리는 제3 스위치 소자; 및 상기 제2 기간 동안 상기 기저 전압 레벨로 떨어지는 제2 노드의 전위에 연동하여 제1 노드의 전위를 구현하고자 하는 계조 전압과 상기 구동소자의 문턱전압이 포함된 보상 전압으로 스케일 다운시키는 제1 및 제2 스토리지 커패시터를 구비한다.

[0030] 상기 제1 스위치 소자는 상기 제1 게이트라인에 접속된 게이트전극과, 상기 제1 노드에 접속된 드레인전극과, 상기 유기발광다이오드의 캐소드전극과 상기 구동 소자의 드레인전극에 공통 접속된 소스전극을 가지고; 상기 제2 스위치 소자는 상기 제1 게이트라인에 접속된 게이트전극과, 상기 데이터라인에 접속된 드레인전극과, 상기 제1 노드에 접속된 소스전극을 가지고; 상기 제3 스위치 소자는 상기 제2 게이트라인에 접속된 게이트전극과, 상기 제2 노드에 접속된 드레인전극과, 상기 기저 전압원에 접속된 소스전극을 가지고; 상기 제1 스토리지 커패

시터는 상기 제2 노드에 접속된 일측 전극과 상기 제1 노드에 접속된 타측 전극을 가지며; 상기 제2 스토리지 커패시터는 상기 제1 노드에 접속된 일측 전극과 상기 기저 전압원에 접속된 타측 전극을 가진다.

[0031] 상기 제1 기간 동안 상기 제1 노드에 초기화되는 상기 데이터전압(V_{data})은 아래의 수식과 같다.

$$V_{data} = (V_{dd} + V_{to} + V_d)\alpha$$

[0033] 여기서, V_{dd} 는 상기 고전위 구동전압을, V_{to} 는 상기 유기발광다이오드의 문턱전압을, V_d 는 상기 구현하고자 하는 계조 전압을, α 는 비례 상수를 각각 의미한다.

[0034] 상기 제2 기간 동안 스케일 다운되어 상기 제1 노드에 충전되는 상기 보상전압(V_c)은 아래의 수식과 같다.

$$\begin{aligned} V_{n1} = V_c &= \frac{C_2}{C_1 + C_2} (V_{data}) + V_{th} (\because C_1 \gg C_2) \\ &= V_d + V_{th} \end{aligned}$$

[0036] 여기서, C_1 은 상기 제1 스토리지 커패시터의 정전 용량을, C_2 는 상기 제2 스토리지 커패시터의 정전 용량을, V_{th} 는 상기 구동 소자의 문턱전압을 각각 의미한다.

[0037] 상기 제2 기간 동안 상기 유기발광다이오드에 흐르는 구동전류(I_{oled})는 아래의 수식과 같다.

$$\begin{aligned} I_{oled} &= \frac{k}{2} (V_{gs} - V_{th})^2 \\ &= \frac{k}{2} (V_d + V_{th} - V_{th})^2 \\ &= \frac{k}{2} (V_d)^2 \end{aligned}$$

[0039] 여기서, V_{gs} 는 상기 구동 소자의 게이트전압과 소스전압 사이의 차전압을, k 는 상기 구동 소자의 이동도 및 기생용량에 의해 결정되는 상수값을 각각 의미한다.

[0040] 상기 목적을 달성하기 위하여, 본 발명의 실시예에 따라 고전위 구동전압원, 기저 전압원, 다수의 데이터라인, 서로 반대 위상의 스캔펄스가 공급되는 제1 및 제2 게이트라인들을 포함하는 다수의 게이트라인쌍, 상기 고전위 구동전압원과 상기 저전위 구동전압원 사이에 흐르는 전류에 의해 발광되는 유기발광다이오드, 제1 노드에 접속된 게이트전극과 제2 노드에 접속된 소스전극 간에 인가되는 게이트-소스간 전압(V_{gs})에 따라 상기 유기발광다이오드에 흐르는 전류를 제어하는 구동소자, 및 상기 제2 노드의 전위 변동에 연동하여 상기 제1 노드의 전위를 스케일 다운시키는 문턱전압 보상회로를 가지는 유기발광다이오드 표시장치의 구동방법은, 상기 제1 및 제2 스캔펄스에 응답하여, 제1 기간 동안 제1 노드의 전위를 상기 고전위 구동전압에서 발생하는 고전위 구동전압보다 높은 데이터전압으로 초기화시키고 제2 노드의 전위를 상기 데이터전압에서 상기 구동소자의 문턱전압이 감소된 값으로 초기화시키는 단계; 상기 제1 기간에 이은 제2 기간 동안 상기 기저 전압원과 접속되어 기저 전압 레벨로 떨어지는 제2 노드의 전위에 연동하여 제1 노드의 전위를 구현하고자 하는 계조 전압과 상기 구동소자의 문턱전압이 합산된 보상 전압으로 스케일 다운시키는 단계; 및 상기 제2 기간 동안 각각 상기 보상전압과 상기 기저 전압으로 셋팅된 상기 제1 및 제2 노드 전위를 이용하여 상기 유기발광다이오드에 흐르는 구동전류를 제어하여 상기 유기발광다이오드를 발광시키는 단계를 포함한다.

효 과

[0041] 본 발명에 따른 유기발광다이오드 표시장치와 그 구동방법은, 간소한 보상 스킴(Scheme)을 통해 구동 TFT의 문턱전압에 대한 센싱의 정확도를 높이고, 이를 기반으로 화소들 간 구동 TFT의 문턱전압 차이를 보상함으로써 휘

도 불균일을 방지할 수 있다.

[0042] 나아가, 본 발명에 따른 유기발광다이오드 표시장치와 그 구동방법은, 고전위 구동전압보다 높은 레벨의 데이터 전압을 이용하여 프로그래밍을 수행함으로써, 프로그래밍 기간 동안 유기발광다이오드에 역 바이어스를 인가하여 유기발광다이오드를 초기화할 수 있고, 구동 TFT의 문턱전압을 보다 빠르게 센싱할 수 있으며, 설정 계조간 데이터전압의 범위를 넓힐 수 있으므로 유기발광다이오드의 고효율화에 따른 계조 구현의 난점을 쉽게 극복할 수 있다.

[0043] 더 나아가, 본 발명에 따른 유기발광다이오드 표시장치와 그 구동방법은, 1 수평기간 전 구간을 프로그래밍 기간으로 이용함으로써 구동 TFT의 문턱전압 센싱의 정확도를 더욱 높일 수 있다.

발명의 실시를 위한 구체적인 내용

[0044] 상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

[0045] 이하, 도 4 내지 도 9를 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.

[0046] 도 4는 본 발명의 실시예에 따른 유기발광다이오드 표시장치를 나타내는 블럭도이고, 도 5는 화소(122)에 공급되는 스캔펄스쌍(S1, S2)과 데이터전압(Vdata)의 타이밍도이다.

[0047] 도 4 및 도 5를 참조하면, 본 발명의 실시 예에 따른 유기발광다이오드 표시장치는 $m \times n$ 개의 화소들(122)이 형성되는 표시패널(116)과, 데이터라인들(D1 내지 Dm)에 아날로그 데이터전압을 공급하는 데이터 구동회로(120)와, 게이트라인쌍을 이루는 제1 게이트라인들(G11 내지 G1n) 및 제2 게이트라인들(G21 내지 G2n)에 각각 제1 스캔펄스(S1) 및 제2 스캔펄스(S2)를 순차적으로 공급하는 게이트 구동회로(118)와, 데이터 구동회로(120) 및 게이트 구동회로(118)의 구동 타이밍을 제어하는 타이밍 콘트롤러(124)를 구비한다.

[0048] 표시패널(116)은 제1 및 제2 게이트라인들이 일대일로 대응되어 쌍을 이루는 게이트라인쌍들(G11G21, G12G22, ..., G1nG2n)과 데이터라인들(D1 내지 Dm)의 교차 영역들에 형성된 화소들(122)을 구비한다. 이러한 표시패널(116)에는 각각의 화소들(122)에 고전위 구동전압(Vdd)을 공급하는 신호배선들(a), 기저 전압(Gnd)을 공급하는 신호배선들(b)이 형성된다. 고전위 구동전압(Vdd)은 고전위 구동전압원(VDD)에 의해 발생되고, 기저 전압(Gnd)은 기저 전압원(GND)에 의해 발생된다.

[0049] 데이터 구동회로(120)는 타이밍 콘트롤러(124)로부터의 데이터 제어신호(DDC)에 응답하여 디지털 비디오 데이터(RGB)를 아날로그 데이터전압(이하, 데이터전압이라 함)으로 변환한 후 데이터라인들(D1 내지 Dm)에 공급한다. 이 데이터전압은 고전위 구동전압(Vdd)의 레벨보다 높은 값을 가지며, 데이터라인들(D1 내지 Dm)을 경유하여 화소들(122)로 공급된다.

[0050] 게이트 구동회로(118)는 타이밍 콘트롤러(124)로부터의 게이트 제어신호(GDC)에 응답하여 도 5와 같은 스캔펄스쌍(S1, S2)을 게이트라인쌍들(G11G21, G12G22, ..., G1nG2n)에 순차적으로 공급한다. 이 스캔펄스쌍(S1, S2) 중 제1 스캔펄스(S1)는 제1 게이트라인들(G11 내지 G1n)을 경유하여 화소들(122)로 공급되며, 제2 스캔펄스(S2)는 제2 게이트라인들(G21 내지 G2n)을 경유하여 화소들(122)로 공급된다.

[0051] 타이밍 콘트롤러(124)는 외부로부터의 디지털 비디오 데이터(RGB)를 데이터 구동회로(120)에 공급하고 수직/수평 동기신호(H.Vsync)와 클럭신호(CLK) 등을 이용하여 게이트 구동회로(118)와 데이터 구동회로(120)의 동작 타이밍을 제어하는 제어신호들(DDC, GDC)을 발생한다.

[0052] 도 5의 타이밍도에서 T1은 프로그래밍 기간을 지시하며, T2는 문턱전압보상 및 발광 기간을 지시한다.

[0053] 프로그래밍 기간(T1)은 화소(122)내에 형성된 구동 TFT의 게이트전압(Vg)을 고전위 구동전압(Vdd) 레벨보다 큰 값을 갖는 데이터전압(Vdata)으로 초기화시키고, 구동 TFT의 소스전압(Vs)을 구동 TFT의 문턱전압(Vth)이 감소된 데이터전압(Vdata-Vth)으로 초기화시키는 기간을 지시한다. 프로그래밍 기간(T1)은 제1 스캔펄스(S1)의 하이논리구간 및 제2 스캔펄스(S2)의 로우논리구간으로 정의된다.

[0054] 문턱전압보상 및 발광 기간(T2)은 구동 TFT의 소스전압을 구동 TFT의 문턱전압(Vth)이 감소된 데이터전압(Vdata-Vth)으로부터 기저 전압(Gnd) 레벨로 떨어뜨려, 구동 TFT의 게이트전압을 실제 계조 전압(Vd)에 구동 TFT의 문턱전압(Vth)이 감소된 보상 전압(Vc)으로 스케일-다운(Scale-Down) 시킨 후, 이 보상 전압(Vc)을 이용

하여 유기발광다이오드를 발광시키는 기간을 지시한다. 문턱전압보상 및 발광 기간(T2)은 제1 스캔펄스(S1)의 로우논리구간 및 제2 스캔펄스(S2)의 하이논리구간으로 정의된다.

- [0055] 이러한, 프로그래밍 기간(T1)과, 문턱전압보상 및 발광 기간(T2)에서의 화소들(122)의 동작에 대해서는 도 7a 및 도 7b를 참조하여 상세히 설명하기로 한다.
- [0056] 화소들(122) 각각은 도 6과 같이 유기발광다이오드(OLED), 구동 TFT(DR), 3 개의 스위치 TFT(SW1 내지 SW3) 및 2 개의 스토리지 커패시터(Cst1, Cst2)를 구비한다.
- [0057] 도 6은 본 발명의 실시예에 따른 유기발광다이오드 표시장치에 구비된 [j,k]번째 화소(122)를 나타내는 등가회로도이다.
- [0058] 도 6을 참조하면, 본 발명의 실시예에 따른 화소(122)는 k번째 데이터라인(Dk)과 j번째 게이트라인쌍(Gj1, Gj2)의 교차 영역에 형성되는 유기발광다이오드(OLED), 구동 TFT(DR) 및 문턱전압 보상회로(130)를 구비한다.
- [0059] 유기발광다이오드(OLED)의 애노드 전극은 고전위 구동전압원(VDD)에 접속되고, 캐소드 전극은 구동 TFT(DR)의 드레인전극(D)과 문턱전압 보상회로(130)에 공통 접속된다. 유기발광다이오드(OLED)는 도 1과 같은 구조를 가지며, 구동 TFT(DR)에 의해 제어되는 구동전류에 의해 발광한다.
- [0060] 구동 TFT(DR)의 게이트전극(G)은 제1 노드(n1)를 경유하여 문턱전압 보상회로(130)에 접속되고, 구동 TFT(DR)의 드레인전극(D)은 문턱전압 보상회로(130)와 유기발광다이오드(OLED)의 캐소드 전극에 공통 접속되며, 구동 TFT(DR)의 소스전극(S)은 제2 노드(n2)를 경유하여 문턱전압 보상회로(130)에 접속된다. 구동 TFT(DR)는 자신의 게이트전극(G)에 인가되는 게이트전압과 자신의 소스전극(S)에 인가되는 소스전압의 차전압(Vgs)에 따라 유기발광다이오드(OLED)에 흐르는 전류량을 제어한다. 여기서, 구동 TFT(DR)는 N 타입 전자 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET, Metal-Oxide Semiconductor Field Effect Transistor)로 구현된다. 구동 TFT(DR)의 반도체층은 비정질 실리콘층을 포함한다.
- [0061] 문턱전압 보상회로(130)는 제1 내지 제3 스위치 TFT(SW1 내지 SW3)와 제1 및 제2 스토리지 커패시터(Cst1, Cst2)를 구비한다. 이러한 문턱전압 보상회로(130)는 j번째 게이트라인쌍(Gj1, Gj2)에 공급되는 스캔펄스쌍(S1, S2)에 응답하여 제1 노드(n1)의 전위(Vn1)를 고전위 구동전압(Vdd) 레벨보다 큰 데이터전압(Vdata)으로 초기화시킴과 아울러 제2 노드(n2)의 전위(Vn2)를 구동 TFT(DR)의 문턱전압(Vth)이 감소된 데이터전압(Vdata-Vth)으로 초기화시킨 후, 제2 노드(n2)의 전위(Vn2)를 기저 전압(Gnd) 레벨로 떨어뜨려 제1 노드(n1)의 전위(Vn1)를 실제 게조 전압(Vd)에 구동 TFT(DR)의 문턱전압(Vth)이 합산된 보상 전압(Vc)으로 스케일-다운(Scale-Down) 시키는 역할을 한다.
- [0062] 이를 위해, 제1 스위치 TFT(SW1)의 게이트전극(G)은 j번째 게이트라인쌍(Gj1, Gj2) 중 제1 게이트라인(Gj1)에 접속되고, 제1 스위치 TFT(SW1)의 드레인전극(D)은 제2 노드(n2)에 접속되며, 제1 스위치 TFT(SW1)의 소스전극(S)은 유기발광다이오드(OLED)의 캐소드전극과 구동 TFT(DR)의 드레인전극(D)에 공통 접속된다. 그리고, 제2 스위치 TFT(SW2)의 게이트전극(G)은 j번째 게이트라인쌍(Gj1, Gj2) 중 제1 게이트라인(Gj1)에 접속되고, 제2 스위치 TFT(SW2)의 드레인전극(D)은 k번째 데이터라인(Dk)에 접속되며, 제2 스위치 TFT(SW2)의 소스전극(S)은 제1 노드(n1)에 접속된다. 이 제1 및 제2 스위치 TFT(SW1, SW2)는 제1 스캔펄스(S1)에 응답하여 동시에 턴 온 됨으로써 제1 노드(n1)의 전위(Vn1)를 고전위 구동전압(Vdd) 레벨보다 큰 데이터전압(Vdata)으로 초기화시킴과 아울러 제2 노드(n2)의 전위(Vn2)를 상기 데이터전압(Vdata)으로부터 구동 TFT(DR)의 문턱전압(Vth)이 감소된 값(Vdata-Vth)으로 초기화시킨다.
- [0063] 제3 스위치 TFT(SW3)의 게이트전극(G)은 j번째 게이트라인쌍(Gj1, Gj2) 중 제2 게이트라인(Gj2)에 접속되고, 제3 스위치 TFT(SW3)의 드레인전극(D)은 제2 노드(n2)에 접속되며, 제3 스위치 TFT(SW3)의 소스전극(S)은 기저 전압원(GND)에 접속된다. 이 제3 스위치 TFT(SW3)는 제2 스캔펄스(S2)에 응답하여 턴 온 됨으로써, 제2 노드(n2)의 전위를 기저 전압(Gnd) 레벨로 떨어뜨린다.
- [0064] 제1 스토리지 커패시터(Cst1)는 일측 전극이 제2 노드(n2)에 접속되고 타측 전극이 제1 노드(n1)에 접속되어 제2 노드(n2)와 제1 노드(n1) 사이에 커플링 된다. 그리고, 제2 스토리지 커패시터(Cst2)는 일측 전극이 제1 노드(n1)에 접속되고 타측 전극이 기저 전압원(GND)에 접속되어 제2 노드(n2)와 제1 노드(n1) 사이에 커플링 된다. 이 제1 및 제2 스토리지 커패시터(Cst1, Cst2)는 기저 전압(Gnd) 레벨로 하향 변동된 제2 노드(n2)의 전위(Vn2)에 연동하여 제1 노드(n1)의 전위(Vn1)를 기 저장되어 있던 데이터전압(Vdata)으로부터 실제 게조 전압(Vd)에 구동 TFT(DR)의 문턱전압(Vth)이 합산된 보상 전압(Vc)으로 스케일-다운(Scale-Down) 시킨다.

[0065] 이러한 화소(122)의 동작을 도 7a 및 도 7b를 참조하여 단계적으로 설명하면 다음과 같다.

[0066] 도 7a는 도 5의 프로그래밍 기간(T1)에 대한 화소(122)의 등가회로도이다.

[0067] 도 7a를 참조하면, 프로그래밍 기간(T1) 동안 제1 스캔펄스(S1)는 하이논리전압으로 발생되어 제1 및 제2 스위치 TFT(SW1, SW2)를 턴 온시키고, 제2 스캔펄스(S2)는 로우논리전압으로 발생되어 제3 스위치 TFT(SW3)를 턴 오프시킨다.

[0068] 이에 따라, 제1 노드(n1)의 전위(Vn1)는 아래의 수학식 2와 같은 데이터전압(Vdata)으로 초기화 된다.

수학식 2

$$[0069] \quad V_{data} = (V_{dd} + V_{to} + V_d)\alpha$$

[0070] 여기서, Vdd는 고전위 구동전압을, Vto는 유기발광다이오드(OLED)의 문턱전압을, Vd는 실제 계조 전압을, α는 비례 상수를 각각 의미한다.

[0071] 제2 노드(n2)의 전위(Vn2)는 다이오드 커넥션 되는 구동 TFT(DR)를 경유하여 제1 및 제2 노드(n1, n2) 사이에 형성되는 전류 패스에 의해 구동 TFT(DR)의 문턱전압(Vth)이 감산된 데이터전압(Vdata-Vth)으로 초기화 된다. 이러한 초기화 과정을 통해 구동 TFT(DR)의 문턱전압(Vth)은 센싱되게 된다.

[0072] 이와 같이, 매우 높은 레벨의 데이터전압(Vdata)을 이용하여 프로그래밍을 수행하는 이유는, 프로그래밍 기간(T1) 동안 유기발광다이오드(OLED)에 역 바이어스를 인가하여 유기발광다이오드(OLED)를 초기화하기 위함이며, 아울러 대화면 및 고해상도 추세에 따른 1 수평기간(1H)의 감소에 대응하여 제한된 시간 내에 제1 및 제2 노드(n1, n2)를 원하는 전압 레벨까지 충분히 충전함으로써 구동 TFT(DR)의 문턱전압(Vth)을 빠르고 정확하게 센싱하기 위함이다. 특히, 본 발명에서는 제1 스캔펄스(S1)가 하이논리전압으로 유지되는 1 수평기간(1H) 전 구간을 프로그래밍 기간(T1)으로 이용함으로써 구동 TFT(DR)의 문턱전압(Vth) 센싱의 정확도를 더욱 높일 수 있다. 한편, 유기발광다이오드(OLED)의 효율은 인가되는 구동전류에 대한 표시 휘도의 비이고, 또한 구동전류는 인가되는 데이터전압에 비례하는 값을 가지므로, 유기발광다이오드(OLED)가 고효율화 될수록 최대 계조에서의 데이터전압의 크기 및 계조간 데이터전압의 범위는 감소한다. 계조간 데이터전압의 범위가 좁아질수록 계조 구현을 위한 데이터전압의 설정도 미세하게 이루어져야 하나, 이는 쉬운 일이 아니다. 그러나, 본 발명과 같이 매우 높은 레벨의 데이터전압(Vdata)을 이용하여 프로그래밍을 수행하는 경우에는 설정 계조간 데이터전압의 범위를 넓힐 수 있으므로, 유기발광다이오드(OLED)의 고효율화에 따른 계조 구현의 난점도 해결할 수 있다.

[0073] 도 7b는 도 5의 문턱전압보상 및 발광 기간(T2)에 대한 화소(122)의 등가회로도이다.

[0074] 도 7b를 참조하면, 문턱전압보상 및 발광 기간(T2) 동안 제1 스캔펄스(S1)는 로우논리전압으로 반전되어 제1 및 제2 스위치 TFT(SW1, SW2)를 턴 오프시키고, 제2 스캔펄스(S2)는 하이논리전압으로 반전되어 제3 스위치 TFT(SW3)를 턴 온시킨다.

[0075] 이에 따라, 제2 노드(n2)의 전위(Vn2)는 기저 전압(Gnd) 레벨로 떨어지게 되고, 그 결과 제1 노드(n1)의 전위(Vn1)는 제1 및 제2 스토리지 커패시터(Cst1, Cst2)의 분압비에 따라 아래의 수학식 3과 같이 변하게 된다.

수학식 3

$$[0076] \quad V_{n1} = \frac{C2}{C1 + C2} (V_{data}) + \frac{C1}{C1 + C2} (V_{th})$$

[0077] 여기서, C1은 제1 스토리지 커패시터(Cst1)의 정전 용량을, C2는 제2 스토리지 커패시터(Cst2)의 정전 용량을, Vth는 구동 TFT(DR)의 문턱전압을 각각 의미한다.

[0078] 이때, C1이 C2 보다 아주 큰 값을 갖는다면, 제1 노드(n1)의 전위(Vn1)는 아래의 수학식 4와 같이 된다.

수학식 4

$$V_{n1} = V_c = \frac{C_2}{C_1 + C_2} (V_{data}) + V_{th} (\because C_1 \gg C_2)$$

$$= V_d + V_{th}$$

[0079]

[0080] 수학식 4를 참조하면, 제1 노드(n1)의 전위(Vn1)는 제1 및 제2 스토리지 커패시터(Cst1, Cst2)의 적절한 정전 용량 설정을 통해 데이터전압(Vdata)으로부터 스케일-다운(Scale-Down) 되어, 실제 게조 전압(Vd)에 구동 TFT(DR)의 문턱전압(Vth)이 합산된 보상 전압(Vc)으로 셋팅되게 된다.

[0081] 제1 노드(n1)의 전위(Vn1)는 구동 TFT(DR)의 게이트전압과 등전위이고, 제2 노드(n2)의 전위(Vn2)는 구동 TFT(DR)의 소스전압과 등전위이므로, 유기발광다이오드(OLED)에 흐르는 구동전류(Ioled)는 아래의 수학식 5와 같이 된다.

수학식 5

$$I_{oled} = \frac{k}{2} (V_{gs} - V_{th})^2$$

$$= \frac{k}{2} (V_d + V_{th} - V_{th})^2$$

$$= \frac{k}{2} (V_d)^2$$

[0082]

[0083] 여기서, Vgs는 구동 TFT(DR)의 게이트전압과 소스전압 사이의 차전압을, k는 구동 TFT(DR)의 이동도 및 기생용량에 의해 결정되는 상수값을 각각 의미한다.

[0084] 수학식 5의 함수식에는 구동 TFT(DR)의 문턱전압(Vth) 인자가 포함되어 있지 않으므로, 유기발광다이오드(OLED)에 흐르는 구동전류(Ioled)는 구동 TFT(DR)의 문턱전압(Vth) 변화에는 영향을 거의 받지 않게 된다. 이에 따라, 화소들 간 구동 TFT(DR)의 문턱전압(Vth) 변화 차이로 인해 야기되던 휘도 불균일 현상은 최소화된다.

[0085] 도 8은 화소간 구동 TFT(DR)의 문턱전압(Vth) 차이에 따른 프로그래밍 시간(T1)과 문턱전압보상 및 발광 시간(T2)에 있어서의 제1 및 제2 노드 전위(Vn1, Vn2)의 변화를 보여주는 시뮬레이션 결과도이다. 도 8에서 횡축은 구동시간(s)을 나타내고, 종축은 전압(V)을 나타낸다. 그리고, 도 9는 화소간 구동 TFT(DR)의 문턱전압(Vth) 차이에 따른 프로그래밍 시간(T1)과 문턱전압보상 및 발광 시간(T2)에 있어서의 유기발광다이오드(OLED)에 흐르는 구동전류량을 보여주는 시뮬레이션 결과도이다. 도 9에서 횡축은 구동시간(s)을 나타내고, 종축은 전류(A)를 나타낸다.

[0086] 여기서, 시뮬레이션 조건으로는 제1 화소에 형성된 제1 구동 TFT(DR1)의 문턱전압(Vth1)은 1.7 V, 제2 화소에 형성된 제2 구동 TFT(DR2)의 문턱전압(Vth2)은 2.7 V이며, 제1 및 제2 구동 TFT(DR1, DR2)에는 동일한 크기의 데이터전압이 공급되게 하는 것이다.

[0087] 도 8을 참조하면, 문턱전압보상 및 발광 시간(T2) 동안 제1 구동 TFT(DR1) 및 제2 구동 TFT(DR2)의 게이트전압인 제1 노드 전위(Vn1)는 각각 3.4 V 및 4.2 V로 약간의 차이를 보이고 있다. 이러한 차이를 보이는 이유는 제1 구동 TFT(DR1)의 문턱전압(Vth1)에 비해 제2 구동 TFT(DR2)의 문턱전압(Vth2)이 58 % 쉬프트되었기 때문이다. 이에 따라, 유기발광다이오드(OLED)에 흐르는 전류(Ioled)는 도 9와 같이 제1 구동 TFT(DR1)를 갖는 제1 화소에서 397.84 nA, 제2 구동 TFT(DR2)를 갖는 제2 화소에서 378.86 nA로서, 양자간에 대략 5 % 정도 차이가 발생되고 있음을 알 수 있다. 이러한 5 % 정도 차이는 휘도의 균일성 확보를 위한 전류 유지율 면에서 무시할 수 있는 양이다. 왜냐하면, 문턱전압 보상회로가 적용되지 않은 종래 기술에서는 화소간 구동 TFT의 문턱전압이 25 % 만 차이 나더라도, 문턱전압이 높은 구동 TFT를 갖는 화소가 문턱전압이 낮은 구동 TFT를 갖는 화소에 비해 70 % 이상 낮은 전류 유지율을 보이기 때문이다.

[0088] 한편, 본 발명에서 이론적으로 구동전류(Ioled)가 구동 TFT(DR)의 문턱전압(Vth) 변화에 전혀 영향을 받지 않아야 됨에도 불구하고 도 9와 같이 적게라도 영향을 받는 이유는, 수학적 식 5의 함수식에 구동 TFT(DR)의 이동도 및 기생용량에 의해 결정되는 'k'가 포함되어 있기 때문이다. 즉, 유기발광다이오드(OLED)에 흐르는 전류(Ioled)는 화소간 구동 TFT(DR)의 이동도 편차에 의한 영향으로부터 완전히 자유로울 수 없기 때문이다.

[0089] 상술한 바와 같이, 본 발명에 따른 유기발광다이오드 표시장치와 그 구동방법은, 간소한 보상 스킴(Scheme)을 통해 구동 TFT의 문턱전압에 대한 센싱의 정확도를 높이고, 이를 기반으로 화소들 간 구동 TFT의 문턱전압 차이를 보상함으로써 휘도 불균일을 방지할 수 있다.

[0090] 나아가, 본 발명에 따른 유기발광다이오드 표시장치와 그 구동방법은, 고전위 구동전압보다 높은 레벨의 데이터 전압을 이용하여 프로그래밍을 수행함으로써, 프로그래밍 기간 동안 유기발광다이오드에 역 바이어스를 인가하여 유기발광다이오드를 초기화할 수 있고, 구동 TFT의 문턱전압을 보다 빠르게 센싱할 수 있으며, 설정 계조간 데이터 전압의 범위를 넓힐 수 있으므로 유기발광다이오드의 고효율화에 따른 계조 구현의 난점을 쉽게 극복할 수 있다.

[0091] 더 나아가, 본 발명에 따른 유기발광다이오드 표시장치와 그 구동방법은, 1 수평기간 전 구간을 프로그래밍 기간으로 이용함으로써 구동 TFT의 문턱전압 센싱의 정확도를 더욱 높일 수 있다.

[0092] 이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에서는 구동 TFT가 N 타입 MOSFET으로 구현되는 경우만을 설명하였지만, 본 발명의 기술적 사상은 이에 한정되지 않고 P 타입 MOSFET에도 적용될 수 있음은 물론이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

도면의 간단한 설명

[0093] 도 1은 일반적인 유기발광다이오드 표시장치의 발광원리를 설명하는 다이어그램을 나타내는 도면.

[0094] 도 2는 종래 액티브 매트릭스 방식의 유기발광다이오드 표시장치에 있어서 하나의 화소를 증가적으로 나타내는 회로도.

[0095] 도 3은 포지티브 게이트-바이어스 스트레스(Positive Gate-Bias stress)로 인해 구동 TFT의 문턱전압이 증가하는 일 예를 보여주는 도면.

[0096] 도 4는 본 발명의 실시예에 따른 유기발광다이오드 표시장치를 나타내는 블록도.

[0097] 도 5는 화소에 공급되는 스캔펄스쌍과 데이터전압 및 제1 및 제2 노드의 전위 변화를 보여주는 타이밍도.

[0098] 도 6은 본 발명의 실시예에 따른 유기발광다이오드 표시장치에 구비된 [j,k]번째 화소를 나타내는 등가회로도.

[0099] 도 7a는 도 5의 프로그래밍 기간(T1)에 대한 화소의 등가회로도.

[0100] 도 7b는 도 5의 문턱전압보상 및 발광 기간(T2)에 대한 화소의 등가회로도.

[0101] 도 8은 화소간 구동 TFT의 문턱전압 차이에 따른 프로그래밍 시간(T1)과 문턱전압보상 및 발광 시간(T2)에 있어서의 제1 및 제2 노드 전위의 변화를 보여주는 시뮬레이션 결과도.

[0102] 도 9는 화소간 구동 TFT의 문턱전압 차이에 따른 프로그래밍 시간(T1)과 문턱전압보상 및 발광 시간(T2)에 있어서의 유기발광다이오드에 흐르는 구동전류량을 보여주는 시뮬레이션 결과도.

[0103] < 도면의 주요 부분에 대한 부호의 설명 >


[0104] 116 : 표시 패널 118 : 게이트 구동회로

[0105] 120 : 데이터 구동회로 122 : 화소


[0106] 124 : 타이밍 컨트롤러 130 : 문턱전압 보상회로

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7a




도면7b



도면8



도면9



专利名称(译)	标题：有机发光二极管显示装置及其驱动方法		
公开(公告)号	KR101411752B1	公开(公告)日	2014-07-01
申请号	KR1020080021142	申请日	2008-03-06
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	YU SANG HO 유상호 KIM JIN HYOUNG 김진형 LEE SEOK JONG 이석종		
发明人	유상호 김진형 이석종		
IPC分类号	G09G3/30 G09G3/32 G09G3/20 H05B33/12		
其他公开文献	KR1020090095913A		
外部链接	Espacenet		

摘要(译)

提供一种有机发光二极管显示器及其驱动方法，以通过简单的方案提高驱动TFT的阈值电压的感测精度来防止亮度不均匀。在有机发光二极管显示器及其驱动方法中，有机发光二极管的阳极连接到高电位驱动电压源（VDD）。阴极电极通常与驱动TFT（DR）的漏电极（D）和阈值电压补偿电路（130）连接。驱动TFT的栅电极（G）经由第一节点（n1）连接到补偿阈值电压电路。

