

(19)대한민국특허청(KR)
(12) 공개특허공보(A)

(51) 。 Int. Cl.
G09G 3/30 (2006.01)

(11) 공개번호 10-2006-0117690
(43) 공개일자 2006년11월17일

(21) 출원번호 10-2005-0040159

(22) 출원일자 2005년05월13일

(71) 출원인 삼성에스디아이 주식회사
경기 수원시 영통구 신동 575

(72) 발명자 김태규
경기 용인시 기흥읍 공세리 428-5

(74) 대리인 리앤목특허법인
이해영

심사청구 : 있음

(54) 유기 발광 표시장치

요약

본 발명은 누설 경로(Leakage path)를 최소화하면서 구동 트랜지스터의 문턱 전압의 편차를 보상하는 화소 회로를 구현하여 개구율 증가 및 고해상도 구현에 유리하도록 한 유기 발광 표시 장치에 관한 것이다. 유기 발광 표시 장치는 유기 발광 소자, 제1 트랜지스터 내지 제3 트랜지스터, 캐패시터 및 제4 트랜지스터를 포함한다. 유기 발광 소자는 인가되는 전류에 의해 대응하여 빛을 방출하고, 제1 트랜지스터는 유기 발광소자로 구동전류를 공급한다. 제2 트랜지스터는 선택신호에 응답하여 스위칭 되어, 제1 트랜지스터로의 데이터 신호의 전달을 제어하고, 제3 트랜지스터는 제1 트랜지스터로 데이터 신호가 전달되는 동안 제1 트랜지스터를 다이오드 연결시킨다. 캐패시터는 제1 트랜지스터의 구동전류에 대응하는 전압을 저장하고, 제4 트랜지스터는 유기 발광 소자가 발광하는 구간 동안, 캐패시터의 일전극의 전압이 제1 트랜지스터의 제1 전극으로 인가되도록 제어하는 것을 특징으로 한다.

대표도

도 4

명세서

도면의 간단한 설명

본 발명의 상세한 설명세서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.

도 1은 종래의 유기 발광 표시 장치에 채용된 화소의 회로도 이다.

도 2는 종래의 문턱 전압 보상을 위한 화소 회로도 이다.

도 3은 도 2에 도시된 화소 회로를 구동하기 위한 구동 파형도 이다.

도 4는 본 발명에 따른 누설 경로(Leakage path)를 최소화하고 문턱전압을 보상한 화소 회로도 이다.

도 5는 도 4에 도시된 화소 회로를 구동하기 위한 구동 파형도의 제1 실시 예 이다.

도 6은 도 4에 도시된 화소 회로를 구동하기 위한 구동 파형도의 제2 실시 예 이다.

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 유기 발광 표시 장치에 관한 것으로, 더욱 상세하게는 누설 경로(Leakage path)를 최소화하면서 구동 트랜지스터의 문턱 전압의 편차를 보상하는 화소 회로를 구현하여 개구율 증가 및 고해상도 구현에 유리하도록 한 유기 발광 표시 장치에 관한 것이다.

도 1은 유기 발광 표시장치에 채용된 화소의 회로도이다.

도 1을 참조하면, 유기 발광 표시장치의 화소는 유기 발광 소자(OLED) 및 두 개의 트랜지스터(M1, M2)와 하나의 캐패시터(Cst)를 구비하며, 일반적으로 상기 제1 및 제2 트랜지스터(M1, M2)는 박막 트랜지스터(TFT)가 사용된다.

상기 제1 트랜지스터(M1)가 온 되어지면, 데이터 신호선을 통해 인가된 데이터 신호가 캐패시터(Cst)에 저장되며, 이후 제1 트랜지스터(M1)가 오프 되어지는 경우에도 상기 캐패시터(Cst)에 저장된 데이터 신호에 대응하는 전류가 제2 트랜지스터(M2)를 통해 유기 발광 소자(OLED)로 인가된다. 이에 따라 제1 트랜지스터(M1)가 오프된 경우에도 상기 유기 발광 소자(OLED)는 소정의 기간동안 발광을 유지하게 된다.

이때, 유기 발광 소자(OLED)에 흐르는 전류는 다음의 수학적 식 1과 같다.

[수학적 식 1]

$$I_{OLED} = \frac{\beta}{2} (V_{gs} - V_{th})^2 = \frac{\beta}{2} (V_{DD} - V_{data} - |V_{th}|)^2$$

상기 수학적 식 1에서, 는 유기 발광 소자(OLED)에 흐르는 전류, V_{gs} 는 제2 트랜지스터(M2)의 주전극과 제1전극 사이의 전압, V_{th} 는 제2 트랜지스터(M2)의 문턱 전압, V_{DD} 는 전원전압, V_{data} 는 데이터 전압, 는 이득 계수(gain factor)를 나타낸다.

그러나, 상기와 같은 전압 기입 방식의 화소회로에서는, 제2 트랜지스터와 같은 구동 트랜지스터가 그 제조 공정 상 전체 화소에 걸쳐 문턱전압(V_{th})의 편차가 발생함으로써, 균일한 밝기의 화면을 얻기 어려운 문제점이 발생한다.

도 2는 종래의 문턱 전압 보상을 위한 화소 회로도로서, 제1 내지 제5 트랜지스터(M1-M5), 제1 및 제2 캐패시터(Cst, C_{vth}), 유기 발광 소자(OLED)를 포함한다.

도 3은 도 2에 도시된 화소 회로를 구동하기 위한 구동 파형도이며, 상기 도 2에 도시된 화소 회로의 동작을 도 3에 따라 설명하면 다음과 같다.

t_1 구간에서, 이전 주사선을 통해 로우 레벨의 선택신호($S[n-1]$)가 인가되면, 제2 트랜지스터(M2)가 턴 온 되어 제1 트랜지스터(M1)는 다이오드 연결 상태가 된다. 따라서, 제1 트랜지스터(M1)의 주 전극 및 제1전극 사이의 전압이 제1 트랜지스터(M1)의 문턱 전압(V_{th})이 될 때까지 변하게 된다. 이때 제1 트랜지스터(M1)의 제1전극에 전원전압(V_{DD})이 인가되므로, 제1 트랜지스터(M1)의 주전극 즉, 제2 캐패시터(C_{vth})의 일전극(A)에 인가되는 전압은 가 된다. 또한, 제4 트랜지스터(M4)가 턴 온 되어 제2 캐패시터(C_{vth})의 타전극(B)에는 전원전압(V_{DD})이 인가된다.

따라서, 제2 캐패시터(Cvth) 양전극간의 전압은 수학식 2와 같다.

[수학식 2]

$$V_{C_{vth}} = V_{C_{vthA}} - V_{C_{vthB}} = (V_{DD} - |V_{th}|) - V_{DD} = -|V_{th}|$$

여기서, VCvth는 제2 캐패시터(Cvth)의 양전극간에 인가되는 전압을 의미하고, VCvthA는 제2 캐패시터(Cvth)의 일전극(A)에 인가되는 전압, VCvthB는 제2 캐패시터(Cvth)의 타전극(B)에 인가되는 전압을 의미한다.

또한, t1 구간에서 제5 트랜지스터(M5)는 차단되어, 제1 트랜지스터(M1)에 흐르는 전류가 유기 발광 소자(OLED)로 흐르는 것을 방지하고, 현재 주사선(S[n])에 하이 레벨의 신호가 인가되므로 제3 트랜지스터(M3)는 차단된다.

t2 구간에서, 현재 주사선(S[n])에 로우 레벨의 주사 전압이 인가되면, 제3 트랜지스터(M3)가 턴 온 되어 데이터 전압(Vdata)이 제1 캐패시터(Cst)에 충전된다. 또한, 제2 캐패시터(Cvth)에는 제1 트랜지스터(M1)의 문턱 전압(Vth)에 해당되는 전압이 충전되어 있으므로, 제1 트랜지스터(M1)의 주전극에는 데이터 전압(Vdata)과 제1 트랜지스터(M1)의 문턱 전압(Vth)의 합에 대응되는 전압이 인가된다.

즉, 제1 트랜지스터(M1)의 주전극과 제1전극 사이의 전압(Vgs)은 다음의 수학식 3과 같고, 수학식 4와 같은 전류가 제1 트랜지스터(M1)를 통해 유기 발광 소자(OLED)에 공급된다.

[수학식 3]

$$V_{gs} = (V_{data} + |V_{th}|) - V_{DD}$$

[수학식 4]

$$I_{OLED} = \frac{\beta}{2} (V_{gs} - |V_{th}|)^2 = \frac{\beta}{2} (V_{data} + |V_{th}| - V_{DD} - |V_{th}|)^2 = \frac{\beta}{2} (V_{data} - V_{DD})^2$$

수학식 4에서 알 수 있듯이, 각 화소에 위치하는 제1 트랜지스터(M1)의 문턱 전압(Vth)이 서로 다르더라도, 이 문턱 전압(Vth)의 편차가 제2 캐패시터(Cvth)에 의하여 보상된다.

그러나, 도 2에 도시된 화소 회로에서는 t2 구간에서 제2 트랜지스터(M2), 제3 트랜지스터(M3) 및 제4 트랜지스터(M4)가 턴 오프 되면서 제2, 제3 및 제4 트랜지스터(M2, M3, M4)의 각 채널 형성 시에 사용되었던 전하들이 누설되어 제1 캐패시터(Cst)의 전압을 변동시킴으로써 결국 데이터 전압(Vdata)을 변동시키는 누설 경로(Leakage path)에 따른 킥_백 현상이 발생하여 고해상도 구현이 어려운 문제점이 발생한다.

발명이 이루고자 하는 기술적 과제

본 발명이 이루고자 하는 기술적인 과제는 누설 경로(Leakage path)를 최소화하면서 구동 트랜지스터의 문턱 전압의 편차를 보상하는 화소 회로를 구현하여 개구율 증가 및 고해상도 구현에 유리하도록 한 유기 발광 표시 장치를 제공하는데 있다.

발명의 구성 및 작용

본 발명이 이루고자 하는 기술적인 과제를 해결하기 위한 본 발명에 따른 유기 발광 표시 장치는 선택신호를 전달하는 하나 이상의 주사선, 데이터 신호를 전달하는 하나 이상의 데이터선, 상기 주사선 및 데이터선에 의해 교차되는 영역에 정의되는 화소에 구비된 화소회로를 포함하며, 상기 화소 회로는 인가되는 전류에 의해 대응하여 빛을 방출하는 유기 발광 소자, 상기 유기 발광소자로 구동전류를 공급하는 제1 트랜지스터, 상기 선택신호에 응답하여 스위칭 되어, 상기 제1 트랜지스터로의 데이터 신호의 전달을 제어하는 제2 트랜지스터, 상기 제1 트랜지스터로 데이터 신호가 전달되는 동안 상기 제1

트랜지스터를 다이오드 연결시키는 제3 트랜지스터; 상기 제1 트랜지스터의 구동전류에 대응하는 전압을 저장하는 캐패시터 및 상기 유기 발광 소자가 발광하는 구간 동안, 상기 캐패시터의 일전극의 전압이 상기 제1 트랜지스터의 제1 전극으로 인가되도록 제어하는 제4 트랜지스터를 포함하는 것이 바람직하다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다.

도 4에 도시된 바와 같이 본 발명에 따른 누설 경로(Leakage path)를 최소화하고 문턱전압을 보상한 화소 회로는 유기 발광 소자(OLED), 구동 트랜지스터인 제1 트랜지스터(M1), 스위칭 트랜지스터인 제2 내지 제5 트랜지스터(M2~M5) 및 캐패시터(Cst)를 포함한다.

제2 트랜지스터(M2)는 주사선으로부터 인가되는 로우 레벨의 선택 신호(S[n])에 응답하여 데이터선을 통해 인가되는 데이터 신호(D[m])를 스위칭 한다.

제1 트랜지스터(M1)는 유기 발광 소자(OLED)에 흐르는 전류를 제어하기 위한 트랜지스터로서, 제1 트랜지스터(M1)의 제1전극은 제2 트랜지스터(M2)가 턴-온 되는 경우 데이터 신호(D[m])에 연결되고, 제1 트랜지스터(M1)의 제2 전극이 제4 트랜지스터(M4)의 제1 전극에 연결된다.

제3 트랜지스터(M3)는 주사선(S[n])으로부터 선택 신호의 로우 레벨에 응답하여 제1 트랜지스터(M1)를 다이오드 연결(Diode connection)시킨다.

제4 트랜지스터(M4)는 제2 발광제어신호(EM2)로부터의 로우 레벨에 응답하여 유기 발광 소자(OLED)를 구동하는 구동 전류를 스위칭한다.

제4 트랜지스터(M4)는 발광제어신호(EM)로부터의 로우 레벨에 응답하여 전원 전압(VDD)을 스위칭 한다.

캐패시터(Cst)의 일 전극은 전원 전압(VDD)에, 타 전극은 제1 트랜지스터(M1)의 주전극에 연결되어 있다.

유기 발광 소자(OLED)의 애노드는 제5 트랜지스터(M5)의 제1전극에 연결되고, 유기 발광 소자(OLED)의 캐소드는 기준 전압(VSS)에 연결되어 제5 트랜지스터(M5)가 턴-온 되어 제1 트랜지스터(M1)로부터 인가되는 전류의 양에 대응하는 빛을 방출한다. 이때, 기준 전압(VSS)은 전원 전압(VDD) 보다 낮은 레벨의 전압으로서, 그라운드 전압, 음의 전압등이 사용될 수 있다.

이어서, 도 5에 도시된 구동과형도의 제1 실시 예를 참조하여 도 4에 도시된 누설 경로(Leakage path)를 최소화하고 문턱 전압을 보상한 화소 회로의 동작을 설명한다. 도 5는 유기 발광 표시 장치가 노말 모드로 동작할 때 화소회로에 인가되는 구동 파형도 이다.

t1' 구간은 초기화 구간으로서, 발광제어신호(EM)가 로우에서 하이 상태로 변하기 직전 선택신호(S[n])가 로우 상태로 되면서 데이터를 초기화 시킨다. 이 데이터 초기화는 이전 프레임 동안 캐패시터(Cst)에 잔존하던 전압을 방전함으로써 이루어진다.

t2' 구간은 데이터 기입 구간으로서, 발광제어신호(EM)가 하이 상태이고, 주사선을 통해 입력되는 선택신호(S[n])가 로우 상태인 구간이다. t2' 구간에서는 제4 및 제5 트랜지스터(M4 및 M5)를 제외한 제2 및 제3 트랜지스터(M2 및 M3)가 턴-온 된다. 제2 트랜지스터(M2)가 턴-온 되므로 데이터신호(D[m])가 전달되며, 제1 트랜지스터(M1)의 제1 전극은 데이터 신호(D[m])에 따른 데이터 전압(Vdata)이 인가된다. 제3 트랜지스터(M3)는 턴-온 상태를 유지하므로, 제1 트랜지스터(M1)는 다이오드 연결(Diode connection) 상태를 유지한다. t2' 구간에서 캐패시터(Cst)의 일 전극은 전원 전압(VDD), 제1 트랜지스터(M1)의 주 전극과 연결되는 캐패시터(Cst)의 타 전극은 (Vdata - Vth)양단의 전압이 되어 캐패시터(Cst)의 양단 전압은 수학식5와 같다.

[수학식 5]

$$V_{c_{st}} = V_{DD} - \{V_{data} - |V_{th}|\}$$

이어서, t3' 구간은 디스플레이 구간으로써, 발광제어신호(EM)가 하이에서 로우 상태로 변하고, 주사선을 통해 입력되는 선택신호(S[n])가 하이 상태인 구간이다. t3' 구간에서는 제2 및 제3 트랜지스터(M2 및 M3)가 턴-오프 되고, 캐패시터(Cst)에 저장된 전압이 제1 트랜지스터(M1)의 주 전극 및 제1 전극 사이의 전압에 해당된다. 유기 발광 소자(OLED)에는 캐패시터(Cst)에 저장된 전압에 대응하는 전류가 흐르게 되어 발광하게 된다. 또한 제4 트랜지스터(M4)가 턴-온 되므로 상기 수학적 식 4에 해당하는 구동 전류가 유기 발광 소자(OLED)로 인가되어 진다.

도 4에 도시된 화소 회로는 도 2에 도시된 종래의 화소 회로보다 캐패시터 소자가 줄었기 때문에 화소 회로를 더 작게 구현할 수 있게 된다. 또한, 도 2의 화소회로에서 발생한 제2, 제3 및 제4 트랜지스터(M2, M3, M4)의 누설 경로에 따른 킥-백 현상이, 도 4의 화소 회로에서는 제2 트랜지스터(M2)의 누설 경로에 따른 킥_백 현상으로 줄어들어, 누설 경로에 따른 킥-백 현상을 최소화 할 수 있게 된다. 이로써 유기 발광 표시 장치의 개구율 증가 및 고 해상도 구현에 유리하게 된다.

이어서, 도 6에 도시된 구동과형도의 제2 실시 예를 참조하여 도 4에 도시된 누설 경로(Leakage path)를 최소화하고 문턱 전압을 보상한 화소 회로의 동작을 설명한다. 도 6은 유기 발광 표시 장치가 디먹스(Demux) 모드로 동작할 때 화소회로에 인가되는 구동 과형도 이다. 도 6에서 도 5의 t1' 및 t3'와 각각 동일한 구간인 t1'' 및 t4'' 구간의 설명은 생략한다.

t1''구간(초기화 구간) 이후, 데이터 기입 구간인 t2''구간에서 발광제어신호(EM)가 하이 상태로 변경되면서, 제4 트랜지스터(M4) 및 제5 트랜지스터(M5)가 턴 오프 되고, R, G, B 데이터 전압(Vdata)이 외부의 캐패시터(미도시)에 저장된다. 이때 이전의 데이터 전압(Vdata)이 캐패시터(Cst)에 저장되는 것을 방지하기 위해, 주사선(S[n])을 통해 입력되는 선택신호를 하이 상태로 변경하여 제2 트랜지스터(M2) 및 제3 트랜지스터(M3)를 턴 오프 시킨다.

외부의 캐패시터로 데이터 전압(Vdata) 저장이 완료되면, t3''구간에서 주사선(S[n])을 통해 입력되는 선택신호는 하이 상태에서 로우 상태로 변경된다. 그러면, 제2 트랜지스터(M2) 및 제3 트랜지스터(M3)가 턴 온 되고, 외부 캐패시터에 저장된 데이터 전압(Vdata)이 캐패시터(Cst)에 저장된다. t3''구간에서 캐패시터(Cst)로 데이터 전압(Vdata) 저장이 완료되면, 선택신호(S[n])는 로우 상태에서 하이 상태로 변경되고, 디스플레이 구간(t4'')으로 들어간다.

이상에서와 같이 도면과 명세서에서 최적 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

발명의 효과

상술한 바와 같이 본 발명에 따른 유기 발광 표시장치는, 종래의 화소 회로보다 캐패시터 소자가 줄었기 때문에 화소 회로를 더 작게 구현할 수 있고, 누설 경로에 따른 킥-백 현상을 최소화하여 개구율 증가 및 고 해상도 구현에 유리하게 된다.

(57) 청구의 범위

청구항 1.

선택신호를 전달하는 하나 이상의 주사선, 데이터 신호를 전달하는 하나 이상의 데이터선, 상기 주사선 및 데이터선에 의해 교차되는 영역에 정의되는 화소에 구비된 화소회로를 포함하며,

상기 화소 회로는

인가되는 전류에 의해 대응하여 빛을 방출하는 유기 발광 소자;

상기 유기 발광소자로 구동전류를 공급하는 제1 트랜지스터;

상기 선택신호에 응답하여 스위칭 되어, 상기 제1 트랜지스터로의 데이터 신호의 전달을 제어하는 제2 트랜지스터;

상기 제1 트랜지스터로 데이터 신호가 전달되는 동안 상기 제1 트랜지스터를 다이오드 연결시키는 제3 트랜지스터;

상기 제1 트랜지스터의 구동전류에 대응하는 전압을 저장하는 캐패시터; 및

상기 유기 발광 소자가 발광하는 구간 동안, 상기 캐패시터의 일전극의 전압이 상기 제1 트랜지스터의 제1 전극으로 인가 되도록 제어하는 제4 트랜지스터;를 포함하는 유기 발광 표시 장치.

청구항 2.

제 1항에 있어서,

상기 제1 트랜지스터의 제2 전극 및 상기 유기 발광 소자의 일 전극 사이에 개재되어, 발광 제어신호에 응답하여 상기 유기 발광 소자로의 전류 인가를 제어하는 제5 트랜지스터를 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.


청구항 3.

제 1항에 있어서,


상기 제4 트랜지스터는 상기 발광 제어신호에 응답하여 상기 캐패시터 일 전극의 전압 전달을 제어하는 것을 특징으로 하는 유기 발광 표시 장치.

도면


도면1




도면2




도면3




도면4



도면5



도면6



专利名称(译)	有机发光显示器		
公开(公告)号	KR1020060117690A	公开(公告)日	2006-11-17
申请号	KR1020050040159	申请日	2005-05-13
申请(专利权)人(译)	三星SD眼有限公司		
当前申请(专利权)人(译)	三星SD眼有限公司		
[标]发明人	KIM TAE GYU		
发明人	KIM, TAE GYU		
IPC分类号	G09G3/30		
CPC分类号	G09G2300/0819 G09G3/3233 G09G2300/043 G09G2300/0465		
代理人(译)	李，杨HAE		
其他公开文献	KR100683772B1		
外部链接	Espacenet		

摘要(译)

用途：提供一种有机发光显示装置，通过减少电容器的数量使像素电路变小，并通过最小化由于泄漏路径引起的反冲来提高开口率并确保高分辨率。

