



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2014년10월14일
(11) 등록번호 10-1450883
(24) 등록일자 2014년10월07일

(51) 국제특허분류(Int. Cl.)
H05B 33/22 (2006.01) H05B 33/24 (2006.01)
(21) 출원번호 10-2007-0132548
(22) 출원일자 2007년12월17일
심사청구일자 2012년12월10일
(65) 공개번호 10-2009-0065104
(43) 공개일자 2009년06월22일
(56) 선행기술조사문헌
JP2003100464 A
JP2007157404 A
KR1020030052621 A

(73) 특허권자
엘지디스플레이 주식회사
서울특별시 영등포구 여의대로 128(여의도동)
(72) 발명자
이희동
울산광역시 중구 옥교13길 51-2 (학산동)
이세희
서울특별시 강북구 삼양로123길 10-7, 유림주택
201호 (수유동)
이광연
경상북도 구미시 인동36길 23-31, 309동 1502호
(구평동, 부영아파트)
(74) 대리인
특허법인로알

전체 청구항 수 : 총 6 항


심사관 : 임민섭

(54) 발명의 명칭 유기전계발광표시장치

(57) 요약

본 발명의 일 실시예에 따른 유기전계발광표시장치는 박막트랜지스터를 포함하는 제 1 기판, 기판 상에 위치하며 박막트랜지스터와 연결되는 제 1 전극, 기판 상에 위치하며 제 1 전극을 노출시키는 개구부가 형성된 절연막, 제 1 전극 상에 위치하는 유기층, 유기층 상에 위치하는 제 2 전극, 절연막 상에 위치하는 스페이서, 스페이서를 덮도록 위치하는 제 1 반사층, 유기층과 대응되어 위치하는 컬러필터를 포함하는 제 2 기판, 제 2 기판 상에 위치하며 상기 스페이서와 대응되는 블랙매트릭스, 블랙 매트릭스 상에 위치하는 제 2 반사층을 포함할 수 있다.

대표도



특허청구의 범위

청구항 1

박막트랜지스터를 포함하는 제 1 기관;
 상기 기관 상에 위치하며, 상기 박막트랜지스터와 연결되는 제 1 전극;
 상기 기관 상에 위치하며, 상기 제 1 전극을 노출시키는 개구부가 형성된 절연막;
 상기 제 1 전극 상에 위치하는 유기층;
 상기 유기층 상에 위치하는 제 2 전극;
 상기 절연막 상에 위치하는 스페이서;
 상기 스페이서를 덮도록 위치하는 제 1 반사층;
 상기 유기층과 대응되어 위치하는 컬러필터를 포함하는 제 2 기관;
 상기 제 2 기관 상에 위치하며, 상기 스페이서와 대응되는 블랙매트릭스; 및
 상기 블랙 매트릭스 상에 위치하는 제 2 반사층;
 을 포함하는 유기전계발광표시장치.

청구항 2

제 1 항에 있어서,
 상기 제 1 전극은 애노드 전극이고 상기 제 2 전극은 캐소드 전극이며, 상기 제 1 전극은 반사전극 및 투명한전극으로 이루어지는 것을 특징으로 하는 유기전계발광표시장치.

청구항 3

제 1 항에 있어서,
 상기 제 1 전극은 캐소드 전극이고, 상기 제 2 전극은 애노드 전극인 것을 특징으로 하는 유기전계발광표시장치.

청구항 4

제 1 항에 있어서,
 상기 제 1 반사층 및 상기 제 2 반사층은 알루미늄(Al), 몰리브덴(Mo) 또는 은(Ag) 중 어느 하나로 이루어지는 단일층이거나, 몰리브덴/알루미늄, 알루미늄/몰리브덴 또는 몰리브덴/알루미늄/몰리브덴 중 어느 하나로 이루어지는 다중층인 것을 특징으로 하는 유기전계발광표시장치.

청구항 5

제 1 항에 있어서,
 상기 유기층은 발광층을 포함하고, 정공수송층, 정공주입층, 전자수송층 및 전자주입층 중 적어도 어느 하나 이상을 더 포함하는 것을 특징으로 하는 유기전계발광표시장치.

청구항 6

제 5 항에 있어서,
 상기 발광층은 백색을 발광하는 것을 특징으로 하는 유기전계발광표시장치.

청구항 7

삭제

청구항 8

삭제

청구항 9

삭제

청구항 10

삭제

명세서

발명의 상세한 설명

기술 분야

[0001] 본 발명은 디스플레이에 관한 것으로, 보다 상세하게는 유기전계발광표시장치에 관한 것이다.

배경 기술

[0002] 일반적으로, 정보통신기술의 발달로, 다양화된 정보화 사회의 요구에 따라, 전자 디스플레이의 수요가 증가되고 있고, 요구되는 디스플레이 또한 다양해지고 있다.

[0003] 이와 같이 다양화된 정보화 사회의 요구를 만족시키기 위하여, 전자 디스플레이소자는 고정세화, 대형화, 저가격화, 고성능화, 박형화, 소형화 등의 특성을 가질 것이 요구되고 있으며, 이를 위해, 기존의 음극선관(Cathode Ray Tube: CRT) 이외에 새로운 평판 디스플레이(Flat Panel Display: FPD) 소자가 개발되고 있다.

[0004] 특히, 통신 및 컴퓨터에 관련된 반도체와 디스플레이 등의 소재 개발이 각 분야의 기술 진보에 주요한 관건이 되고 있으며, 현재 사용되고 있는 여러 디스플레이 소자들 중에서 천연색 표시 소자로서의 응용면에서 주목 받고 있는 하나가 유기전계발광표시장치이다.

[0005] 유기전계발광표시장치는 발광형태에 따라, 적색, 녹색 및 청색 발광층을 독립적으로 구비하는 방식과 백색 발광층 및 적색, 녹색 및 청색 컬러필터를 구비하는 방식으로 나눌 수 있다.

[0006] 전자의 발광형태를 따르는 유기전계발광표시장치에서는, 각 발광층의 증착시 사용되는 마스크가 커질수록 정밀한 배치(alignment)가 어려워, 유기전계발광표시장치의 대형화에 걸림돌이 되고 있다.

[0007] 따라서, 유기전계발광표시장치의 대형화에 따라 후자의 발광형태에 대한 연구가 많이 시도되고 있다. 백색발광층과 컬러필터의 구조를 사용하는 유기전계발광표시장치는 디스플레이의 대형화 및 생산원가를 절감할 수 있을 뿐 아니라, 적색/녹색/청색의 세 개의 서브픽셀 구조와 적색/녹색/청색/백색의 네 개의 서브픽셀 구조를 가질 수도 있다.

[0008] 그러나, 후자에 따른 전계발광표시장치는 전자의 전계발광표시장치에 비하여 비교적 높은 구동전압과 효율성의 저하, 색안정성 등의 문제 등으로 많은 개선이 필요한 상태이다.

[0009] 이에 본 발명에서는 백색 발광층에서 발생하는 빛의 효율성을 줄임으로써, 휘도 증가 및 소비전력의 감소를 가져올 수 있는 유기전계발광표시장치를 소개하고자 한다

발명의 내용

해결하고자하는 과제

[0010] 본 발명이 해결하고자 하는 과제는 발광층에서 발생하는 빛의 효율성을 높여 외부양자효율을 높임으로써, 디스플레이 장치의 휘도를 개선하고 소비전력을 감소시킬 수 있는 유기전계발광표시장치를 제공함에 있다.

[0011] 또한, 소자에서 발생하는 아웃개싱을 차단하여 신뢰성이 높은 유기전계발광표시장치를 제공함에 있다.

[0012] 본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

과제 해결수단

[0013] 본 발명의 일 실시예에 따른 유기전계발광표시장치는 박막트랜지스터를 포함하는 제 1 기판, 기판 상에 위치하며 박막트랜지스터와 연결되는 제 1 전극, 기판 상에 위치하며 제 1 전극을 노출시키는 개구부가 형성된 절연막, 제 1 전극 상에 위치하는 유기층, 유기층 상에 위치하는 제 2 전극, 절연막 상에 위치하는 스페이서, 스페이서를 덮도록 위치하는 제 1 반사층, 유기층과 대응되어 위치하는 컬러필터를 포함하는 제 2 기판, 제 2 기판 상에 위치하며 상기 스페이서와 대응되는 블랙매트릭스, 블랙 매트릭스 상에 위치하는 제 2 반사층을 포함할 수 있다.

[0014] 또는, 제 1 전극은 애노드 전극이고 제 2 전극은 캐소드 전극이며, 제 1 전극은 반사전극 및 투명전극으로 이루어질 수 있다.

[0015] 또한, 제 1 전극은 캐소드 전극이고, 제 2 전극은 애노드 전극일 수 있다.

[0016] 또한, 제 1 반사층 및 제 2 반사층은 알루미늄(Al), 몰리브덴(Mo) 또는 은(Ag) 중 어느 하나로 이루어지는 단일층이거나, 몰리브덴/알루미늄, 알루미늄/몰리브덴 또는 몰리브덴/알루미늄/몰리브덴 중 어느 하나로 이루어지는 다중층일 수 있다.

[0017] 또한, 유기층은 발광층을 포함하고, 정공수송층, 정공주입층, 전자수송층 및 전자주입층 중 적어도 어느 하나 이상을 더 포함할 수 있다.

[0018] 또한, 발광층은 백색발광할 수 있다.

[0019] 또한, 제 2 전극 상에는 유기물 또는 무기물로 이루어지는 봉지층이 더 위치할 수 있다.

[0020] 또한, 컬러필터 및 제 2 반사층 상에는 에폭시 계열, 폴리이미드 계열 또는 감광성 아크릴 계열 중 어느 하나의 물질로 이루어지는 코팅층이 더 위치할 수 있다.

[0021] 또한, 컬러필터는 적색, 녹색 및 청색 컬러필터가 순차적으로 배열될 수 있다.

[0022] 또한, 블랙 매트릭스는 크롬(Cr), 크롬옥사이드(CrOx)/크롬(Cr) 중 어느 하나로 이루어질 수 있다.

효과

[0023] 본 발명의 일 실시예에 따른 유기전계발광표시장치는 광추출능력을 향상시킴으로써 디스플레이 장치의 휘도를 증가시키고 소비전력을 감소시킬 수 있는 효과가 있다. 또한, 디스플레이 장치에서 발생하는 아웃게싱을 방지하여 소자의 신뢰성을 높일 수 있는 효과가 있다.

발명의 실시를 위한 구체적인 내용

[0024] 후술하는 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.

[0025] 이하, 첨부된 도면을 참조하여 본 발명의 일 실시예에 따른 유기전계발광표시장치에 대하여 상세히 설명한다.

[0026] 도 1은 본 발명의 일 실시예에 따른 유기전계발광표시장치의 블록도이다. 도 2a내지 도 2b는 본 발명의 일 실시예에 따른 유기전계발광표시장치의 서브픽셀 회로의 일 예이다.

- [0027] 도 1을 참조하면, 본 발명의 일 실시예에 따른 유기전계발광표시장치는 표시패널(100), 스캔 구동부(200), 데이터 구동부(300) 및 제어부(400)를 포함한다.
- [0028] 표시패널(100)은 복수의 신호라인($S_1 \sim S_n$, $D_1 \sim D_m$), 복수의 전원라인(미도시) 및 이들에 연결되어 매트릭스 형태로 배열된 복수의 서브픽셀(PX)을 포함한다.
- [0029] 복수의 신호라인($S_1 \sim S_n$, $D_1 \sim D_m$)은 스캔신호를 전달하는 복수의 스캔라인($S_1 \sim S_n$) 및 데이터 신호를 전달하는 데이터 라인($D_1 \sim D_m$)을 포함하며, 각 전원라인(미도시)은 제 1 전원 전압(VDD)등을 각 서브픽셀(PX)에 전달할 수 있다.
- [0030] 여기서, 복수의 신호라인은 스캔라인($S_1 \sim S_n$) 및 데이터 라인($D_1 \sim D_m$)만을 포함하는 것으로 도시하고 설명하였지만, 이에 한정되는 것은 아니며, 구동방식에 따라 소거신호를 전달하는 소거라인(미도시)을 더 포함할 수도 있다.
- [0031] 그러나, 소거 신호가 사용되는 경우에도 소거 라인이 생략되는 것이 가능하다. 이러한 경우에는 소거 신호를 다른 라인으로 공급할 수 있다. 예를 들면, 도시하지는 않았지만, 표시 패널(100)에는 제 1 전원 전압(VDD)을 공급하는 전원 라인이 더 포함되는 경우에, 소거 신호는 전원 라인을 통해 공급될 수도 있다.
- [0032] 도 2a를 참조하면, 서브픽셀(PX)은 스캔라인(S_n)으로부터 스캔 신호에 의하여 데이터 신호를 전달하는 스위칭 박막 트랜지스터(T1), 데이터 신호를 저장하는 커패시터(Cst), 커패시터(Cst)에 저장된 데이터 신호와 제 1전원 전압(VDD)의 차이에 해당하는 구동 전류를 생성하는 구동 박막 트랜지스터(T2) 및 구동전류에 해당하는 빛을 발광하는 발광 다이오드(OLED)를 포함할 수 있다.
- [0033] 그리고, 서브픽셀은, 도 2b에 도시한 바와 같이, 스캔라인(S_n)으로부터 스캔 신호에 의하여 데이터 신호를 전달하는 스위칭 박막 트랜지스터(T1), 데이터 신호를 저장하는 커패시터(Cst), 커패시터(Cst)에 저장된 데이터 신호와 제 1전원전압의 차이에 해당하는 구동 전류를 생성하는 구동 박막 트랜지스터(T2), 구동전류에 해당하는 빛을 발광하는 발광 다이오드(OLED) 및 소거 라인(E_n)으로부터의 소거 신호에 따라 커패시터에 저장된 데이터 신호를 소거하는 소거용 스위칭 박막 트랜지스터(T3)를 포함할 수 있다.
- [0034] 도 2b에 도시한 픽셀 회로는 하나의 프레임을 복수개의 서브필드로 나누어 계조를 표현하는 디지털 구동 방식에 의하여 유기전계발광표시장치를 구동할 경우, 어드레스 시간보다 발광 시간이 작은 서브필드에 소거 신호를 공급함으로써 발광 시간을 조절할 수 있다. 따라서, 유기전계발광표시장치의 최소 휘도를 낮출 수 있는 장점이 있다.
- [0035] 다시 도 1을 참조하면, 스캔 구동부(200)는 표시패널(100)의 스캔라인($S_1 \sim S_n$)에 연결되어, 제1박막트랜지스터(T1)를 턴온시킬 수 있는 스캔신호를 스캔라인($S_1 \sim S_n$)에 각각 인가한다.
- [0036] 데이터 구동부(300)는 표시패널(100)의 데이터 라인($D_1 \sim D_m$)에 연결되어 출력 영상 신호(DAT)를 나타내는 데이터 신호를 데이터 라인($D_1 \sim D_m$)에 인가한다. 이러한, 데이터 구동부(300)는 데이터 라인($D_1 \sim D_m$)에 연결되는 적어도 하나의 데이터 구동 집적회로(integrated circuit, IC)를 포함할 수 있다.
- [0037] 데이터 구동 IC는 차례로 연결되어 있는 쉬프트 레지스터(shift register), 래치(latch), 디지털-아날로그 변환부(DA-converter) 및 출력 버퍼(output buffer)를 포함할 수 있다.
- [0038] 쉬프트 레지스터는 수평동기시작신호(STH)(또는 시프트 클럭신호)가 들어오면 데이터 클럭신호(HCLK)에 따라 출력 영상 신호(DAT)를 래치에 전달할 수 있다. 데이터 구동부(300)가 복수의 데이터 구동 IC를 포함하는 경우, 한 구동 IC의 시프트 레지스터는 시프트 클럭신호를 다음 구동 IC의 시프트 레지스터로 내보낼 수 있다.
- [0039] 래치는 출력 영상 신호(DAT)를 기억하며, 기억하고 있는 출력 영상 신호(DAT)를 로드 신호(LOAD)에 따라 해당 계조 전압을 선택하여 출력 버퍼로 내보낼 수 있다.
- [0040] 디지털-아날로그 변환부는 출력 영상 신호(DAT)에 따라 해당 계조 전압을 선택하여 출력 버퍼로 내보낼 수 있다.

- [0041] 출력 버퍼는 디지털-아날로그 변환부로부터의 출력 전압을 데이터 신호로서 데이터 라인($D_1 \sim D_m$)으로 출력하며, 이를 1 수평 주기(1H) 동안 유지한다.
- [0042] 제어부(400)는 스캔 구동부(200) 및 데이터 구동부(300)의 동작을 제어한다. 또한, 제어부(400)는 입력 영상 신호(R, G, B)를 감마변환하여 출력 영상 신호(DAT)를 생성하는 신호변환부(450)을 포함할 수 있다.
- [0043] 즉, 제어부(400)는 스캔 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성한 후, 스캔 제어 신호(CONT1)를 스캔 구동부(200)로 출력하고, 데이터 제어 신호(CONT2)와 처리한 출력 영상 신호(DAT)를 데이터 구동부(300)로 출력한다.
- [0044] 또한, 제어부(400)는 외부의 그래픽 컨트롤러(미도시)로부터의 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호를 수신한다. 여기서, 입력 제어 신호의 예로는 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 메인 클럭(MCLK), 데이터 인에이블 신호(DE) 등이 있다.
- [0045] 이러한 구동장치(200, 300, 400) 각각은 적어도 하나의 집적 회로 칩의 형태로 표시패널(100) 위에 직접 장착되거나, 가요성 인쇄회로 필름(Flexible Printed Circuit Film)(미도시) 위에 장착되어 TCP(tape carrier package)의 형태로 표시패널(100)에 부착되거나, 별도의 인쇄회로제 1 기판(Printed Circuit Board)(미도시) 위에 장착될 수도 있다.
- [0046] 이와는 달리, 이들 구동장치(200, 300, 400)가 복수의 신호라인($S_1 \sim S_n$, $D_1 \sim D_m$) 또는 박막 트랜지스터(T_1 , T_2 , T_3) 등과 함께 표시패널(100)에 집적될 수도 있다.
- [0047] 또한, 구동장치(200, 300, 400)는 단일 칩으로 집적될 수 있으며, 이 경우 이들 중 적어도 하나 또는 이들을 이루는 적어도 하나의 회로소자가 단일 칩 외부에 있을 수 있다.
- [0048] 도 3은 본 발명의 일 실시예에 따른 유기전계발광표시장치를 나타낸 평면도이다.
- [0049] 도 3을 참조하면, 일 방향으로 배열된 스캔 라인(120a), 상기 스캔 라인(120a)과 수직하게 배열된 데이터 라인(140a) 및 상기 데이터 라인(140a)과 평행하게 배열된 전원 라인(140e)에 의해 정의되는 화소 영역 및 상기 화소 영역 외의 비화소 영역을 포함하는 제 1 기판(110)이 위치한다.
- [0050] 상기 화소 영역에는 스캔 라인(120a) 및 데이터 라인(140a)과 연결된 스위칭 박막 트랜지스터(T_1)와, 상기 스위칭 박막 트랜지스터(T_1) 및 전원 라인(140e)과 연결된 커패시터(Cst)와, 상기 커패시터(Cst) 및 전원 라인(140e)과 연결된 구동 박막 트랜지스터(T_2)가 위치한다.
- [0051] 상기 커패시터(Cst)는 커패시터 하부전극(120b) 및 커패시터 상부전극(140b)을 포함할 수 있다.
- [0052] 상기 화소영역에는 상기 구동 박막 트랜지스터(T_2)와 전기적으로 연결된 제 1 전극(160)과, 상기 제 1 전극(160) 상에 발광층(미도시) 및 제 2 전극(미도시)을 포함하는 발광다이오드가 위치한다.
- [0053] 상기 화소 영역은 스캔 라인(120a), 데이터 라인(140a) 및 전원 라인(140e)을 포함할 수 있다.
- [0054] 도 4는 본 발명의 일 실시예에 따른 유기전계발광표시장치의 단면도이다. 도 4는 도 3의 I-I'에 따른 하나의 서브픽셀을 적색, 녹색, 청색 컬러필터에 따라 연결한 구조이다.
- [0055] 제 1 기판(110) 상에 버퍼층(105)이 위치한다. 상기 버퍼층(105)은 제 1 기판(110)에서 유출되는 알칼리 이온 등과 같은 불순물로부터 후속 공정에서 형성되는 박막 트랜지스터를 보호하기 위해 형성하는 것으로, 실리콘 산화물(SiO_2), 실리콘 질화물(SiNx) 등을 사용하여 선택적으로 형성할 수 있다.
- [0056] 여기서, 상기 제 1 기판(110)은 유리, 플라스틱 또는 금속일 수 있다.
- [0057] 상기 버퍼층(105) 상에 반도체층(111)이 위치한다. 상기 반도체층(111)은 비정질 실리콘 또는 결정화된 다결정 실리콘을 포함할 수 있다.
- [0058] 또한, 상기 반도체층(111)은 p형 또는 n형의 불순물을 포함하는 소오스 영역 및 드레인 영역을 포함할 수 있으며, 상기 소오스 영역 및 드레인 영역 이외의 채널 영역을 포함할 수 있다.
- [0059] 상기 반도체층(111) 상에 게이트 절연막일 수 있는 제 1 절연막(115)이 위치한다. 상기 제 1 절연막(115)은 실리콘 산화막(SiO_x), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있다.

- [0060] 상기 제 1 절연막(115) 상에 상기 반도체층(111)의 일정 영역, 즉 불순물이 주입되었을 경우의 채널 영역과 대응되는 위치에 게이트 전극(120c)이 위치한다. 그리고, 상기 게이트 전극(120c)과 동일층 상에 스캔 라인(120a) 및 커패시터 하부 전극(120b)이 위치한다.
- [0061] 상기 게이트 전극(120c)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다.
- [0062] 또한, 상기 게이트 전극(120c)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수 있다.
- [0063] 예를 들면, 게이트 전극(120c)은 몰리브덴/알루미늄-네오디뮴 또는 몰리브덴/알루미늄의 2중층일 수 있다.
- [0064] 상기 스캔 라인(120a)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다.
- [0065] 또한, 상기 스캔 라인(120a)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수 있다.
- [0066] 예를 들면, 스캔 라인(120a)은 몰리브덴/알루미늄-네오디뮴 또는 몰리브덴/알루미늄의 2중층일 수 있다.
- [0067] 층간 절연막일 수 있는 제 2 절연막(125)은 상기 스캔 라인(120a), 커패시터 하부 전극(120b) 및 게이트 전극(120c)을 포함하는 제 1 기판(110) 상에 위치한다. 상기 제 2 절연막(125)은 실리콘 산화막(SiO_x), 실리콘 질화막(SiN_x) 또는 이들의 다중층일 수 있다.
- [0068] 상기 제 2 절연막(125) 및 제 1 절연막(115) 내에 반도체층(111)의 일부를 노출시키는 콘택홀들(130b, 130c)이 위치한다.
- [0069] 상기 제 2 절연막(125) 및 제 1 절연막(115)을 관통하는 콘택홀들(130b, 130c)을 통하여 반도체층(111)과 전기적으로 연결되는 드레인 전극 및 소오스 전극(140c, 140d)이 화소 영역에 위치한다.
- [0070] 상기 드레인 전극 및 소오스 전극(140c, 140d)은 단일층 또는 다중층으로 이루어질 수 있으며, 상기 드레인 전극 및 소오스 전극(140c, 140d)이 단일층일 경우에는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다.
- [0071] 또한, 상기 드레인 전극 및 소오스 전극(140c, 140d)이 다중층일 경우에는 몰리브덴/알루미늄-네오디뮴의 2중층, 몰리브덴/알루미늄/몰리브덴 또는 몰리브덴/알루미늄-네오디뮴/몰리브덴의 3중층으로 이루어질 수 있다.
- [0072] 그리고, 드레인 전극 및 소오스 전극(140c, 140d)과 동일층 상에 데이터 라인(140a), 커패시터 상부 전극(140b) 및 전원 라인(140e)이 위치할 수 있다.
- [0073] 상기 화소 영역에 위치하는 데이터 라인(140a), 전원 라인(140e)은 단일층 또는 다중층으로 이루어질 수 있으며, 상기 데이터 라인(140a) 및 전원 라인(140e)이 단일층일 경우에는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다.
- [0074] 또한, 상기 데이터 라인(140a) 및 전원 라인(140e)이 다중층일 경우에는 몰리브덴/알루미늄-네오디뮴의 2중층, 몰리브덴/알루미늄/몰리브덴 또는 몰리브덴/알루미늄-네오디뮴/몰리브덴의 3중층으로 이루어질 수 있다.
- [0075] 특히, 상기 데이터 라인(140a) 및 전원 라인(140e)은 몰리브덴/알루미늄-네오디뮴/몰리브덴의 3중층으로 이루어질 수 있다.
- [0076] 제 3 절연막(145)은 상기 데이터 라인(140a), 커패시터 상부 전극(140b), 드레인 및 소오스 전극(140c, 140d)과 전원 라인(140e) 상에 위치한다. 상기 제 3 절연막(145)은 하부 구조의 단차를 완화시키기 위한 평탄화막일 수 있으며, 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물 등을 액상 형태로 코팅한 다음 경화시키는 스핀 코팅(spin coating)법으로 형성하거나 실리콘 산화물 또는 실리콘 질화물 등의 무기물을 SOG(silicate on glass)법으로 형성할 수 있다.
- [0077] 이와는 달리, 상기 제 3 절연막(145)은 패시베이션막일 수 있으며, 실리콘 질화막(SiN_x), 실리콘 산화막(SiO_x) 또는 이들의 다중층일 수 있다.

- [0078] 제 3 절연막(145) 내에 드레인 및 소오스 전극(140c, 140d) 중 어느 하나를 노출시키는 비어홀(165)이 위치하며, 제 3 절연막(145) 상에 비어홀(165)을 통하여 드레인 및 소오스 전극(140c, 140d) 중 어느 하나와 전기적으로 연결되는 제 1 전극(160)이 위치한다.
- [0079] 본 도면에 따른 실시예에서는 제 1 전극이 애노드 전극일 경우를 대비한 전면발광(top emission) 구조를 설명하기로 한다.
- [0080] 유기전계발광표시장치의 구조가 전면발광일 경우에 상기 제 1 전극(160)은 IT0, IZO 또는 ZnO 중 어느 하나로 이루어진 투명전극 하부에 알루미늄(Al), 은(Ag) 또는 니켈(Ni) 중 어느 하나로 이루어진 반사전극을 더 포함할 수 있고, 이와 더불어, IT0, IZO 또는 ZnO 중 어느 하나로 이루어진 두 개의 층 사이에 상기 반사전극을 포함하는 다중층 구조를 가질 수 있다.
- [0081] 제 1 전극(160) 상에는, 인접하는 제 1 전극(160)들을 절연시키며 제 1 전극(160)의 일부를 노출시키는 개구부를 포함하는 제 4 절연막(155)이 위치할 수 있다. 제 4 절연막(155)은 화소정의막(혹은 뱅크층)으로 지칭 될 수 있다.
- [0082] 개구부에 의해 노출된 제 1 전극(160) 상에 위치하는 유기층(170)이 위치한다. 여기서 유기층(170)은 백색발광하는 물질을 포함하는 발광층을 포함할 수 있다. 발광층은 백색발광층이거나, 적색/청색/녹색 발광층의 조합에 따라 백색을 발광하는 발광층일 수 있다.
- [0083] 제 4 절연막(155) 상에는 정테이퍼 형상을 가진 스페이서(182)가 위치할 수 있다. 스페이서(182)는 후술하는 제 2 기판(195)과 제 1 기판이 합착된 후 물리적인 힘에 의해 유기층(170)이 손상되는 것을 방지하는 역할을 하며, 제 4 절연막(155)과 함께 서브픽셀의 구간을 정의할 수 있다. 스페이서(182)는 서브픽셀마다 위치할 수 있지만, 두개의 서브픽셀마다 혹은 일정 간격을 두고 불규칙하게 위치할 수도 있다.
- [0084] 스페이서(182) 상에는 제 1 반사층(192a)이 스페이서(182)를 덮도록 위치할 수 있다. 제 1 반사층(192a)에 대해서는 후술하는 제 2 반사층(192b)과 함께 상세히 설명하기로 한다.
- [0085] 상기 유기층(170) 상에는 제 2 전극(180)이 위치할 수 있다. 여기서 제 2 전극(180)은 캐소드 전극일 수 있다. 제 2 전극(180)은 일함수가 낮은 마그네슘(Mg), 칼슘(Ca), 알루미늄(Al), 은(Ag) 또는 이들의 합금으로 이루어질 수 있다.
- [0086] 제 2 전극(180)은 유기전계발광표시장치가 전면발광구조일 경우 유기층(170)에서 발생시키는 빛을 투과시킬 수 있을 정도로 얇은 두께로 이루어질 수 있다.
- [0087] 제 2 전극(180) 상에는 SiO₂ 또는 SiO_x 등으로 이루어지는 투명한 봉지층이 더 위치하여 유기층(170)에 대한 방습효과를 높일 수 있다.
- [0088] 제 2 기판(195) 상에는 컬러필터(185)가 위치할 수 있다. 컬러필터(185)는 제 1 기판의 각 서브픽셀에 따른 발광층에 대응하여 위치할 수 있다. 컬러필터(185)는 적색(R)/녹색(G)/청색(B)/적색(R)/녹색(G)/청색(B)의 순서로 각 서브픽셀마다 순차적으로 위치할 수 있지만, 이에 한정되는 것은 아니다.
- [0089] 적색(R)/청색(B)/녹색(G)의 순서로 위치할 수도 있고, 적색(R)/ 청색(B)/녹색(G) 다음의 서브픽셀 순서에서 백색 컬러필터(미도시)를 추가하거나 컬러필터(185)를 구성시키지 않음으로써 적색(R)/청색(B)/녹색(G)/백색(W, 미도시)의 네 개의 서브픽셀 구조를 가질 수도 있는 것이다.
- [0090] 제 2 기판(195) 상에는, 제 1 기판의 스페이서(182) 및 제 4 절연막(155)에 대응되어 블랙 매트릭스(190)가 위치할 수 있다. 쉽게 설명하면, 블랙 매트릭스(190)는 컬러필터(185)와 컬러필터(185) 사이에 위치하며, 크롬(Cr) 단일층, 크롬옥사이드(CrO_x)/크롬(Cr)의 이중층으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
- [0091] 블랙 매트릭스(190) 상에는 제 2 반사층(192b)이 위치할 수 있다.
- [0092] 여기서 상술한 제 1 반사층(192a)과 제 2 반사층(192b)은 알루미늄(Al), 몰리브덴(Mo) 또는 은(Ag) 중 어느 하나로 이루어지는 단일층이거나, 몰리브덴/알루미늄, 알루미늄/몰리브덴 또는 몰리브덴/알루미늄/몰리브덴 중 어느 하나로 이루어지는 다중층일 수 있다.
- [0093] 유기층(170)에서 발생하는 빛은 발광당시 직선(L1)으로 나가기도 하지만 다양한 각도(L2)로 발광하게 된다. 발광층에서 발생하는 빛이 컬러필터(185)를 통해 외부로 나가게 되면 바람직할 것이나, 다른 방향으로 나가는 빛 등은 스페이서(182) 또는 블랙 매트릭스(190)에 의해 흡수될 수 있다.

- [0094] 따라서, 스페이서(182)와 블랙 매트릭스(190) 상에 제 1 반사층(192a) 및 제 2 반사층(192b)을 구성하여, 스페이서(182)와 블랙 매트릭스(190) 방향으로 향하는 빛(L2)을 반사시켜 컬러필터(185)를 통해 다시 나갈 수 있도록 할 수 있다.
- [0095] 제 1 반사층(192a)에서 반사된 빛은 바로 컬러필터(185)를 통해 나갈 수도 있지만, 제 2 반사층(192b)에 재반사될 수도 있다.
- [0096] 이렇게, 스페이서(182)와 블랙 매트릭스(190) 상에 제 1 반사층(192a)과 제 2 반사층(192b)을 구성함으로써 유기층(170)(혹은 유기층(170) 속에 포함되는 발광층)에서 발생하는 빛이 소자 내부에서 흡수되지 않고 컬러필터(185)를 통해 나갈 수 있다. 이는 유기전계발광표시장치의 외부양자효율을 높일 수 있어, 디스플레이 장치의 휘도를 개선하고, 소비전력을 감소시킬 수 있다.
- [0097] 또한, 스페이서(182)는 제 4 절연막(155)과 함께 유기물 등으로 이루어질 수 있다. 유기물들은 소자 내에서 아웃개싱(outgassing) 되어 유기전계발광표시장치의 수명을 단축시킬 수 있다. 이 때 제 1 반사층(192a)은 상기 스페이서(182) 및 제 4 절연막(155)을 덮게 되므로 아웃개싱을 방지할 수 있다.
- [0098] 여기서, 상기 컬러필터(185) 및 상기 제 2 반사층(192b) 상에는 에폭시 계열, 폴리이미드 계열 또는 감광성 아크릴 계열 중 어느 하나의 물질로 이루어지는 코팅층이 더 위치하여, 제 2 기판(195)을 평탄화시킬 수 있으며 제 2 기판(195) 상에 위치한 컬러필터(185)를 보호할 수 있다.
- [0099] 도 5 내지 도 6은 본 발명의 일 실시예에 따른 유기전계발광표시장치의 발광다이오드부를 나타내는 단면도이다.
- [0100] 발광다이오드부는 제 1 전극(160), 유기층(170) 및 제 2 전극(180)으로 구성될 수 있다.
- [0101] 도 5에 따른 유기전계발광표시장치의 발광다이오드부는 도 4에서 설명한 구조와 동일하다. 보다 상세히 설명하면, 제 1 기판(110) 상에는 제 1 전극(160), 유기층(170) 및 제 2 전극(180)이 위치할 수 있다.
- [0102] 여기서, 제 1 전극(160)은 애노드 전극이고, 제 2 전극(180)은 캐소드 전극일 수 있다.
- [0103] 제 1 전극(160)은 ITO, IZO 또는 ZnO 중 어느 하나로 이루어진 투명전극(160a) 하부에 알루미늄(Al), 은(Ag) 또는 니켈(Ni) 중 어느 하나로 이루어진 반사전극(160b)을 더 포함할 수 있고, 이와 더불어, ITO, IZO 또는 ZnO 중 어느 하나로 이루어진 두 개의 층 사이에 상기 반사전극을 포함하는 다중층 구조를 가질 수 있다.
- [0104] 본 발명의 일 실시예에 따른 유기층(170)은 백색발광하는 물질을 포함하는 발광층을 포함할 수 있다. 발광층은 백색발광층이거나, 적색/청색/녹색 발광층의 조합에 따라 백색을 발광하는 발광층일 수 있다.
- [0105] 또한, 유기층(170)은 발광층으로 전자와 정공의 주입 및 수송을 원활하게 하기 위하여 정공주입층, 정공수송층, 전자수송층 및 전자주입층을 더 포함할 수 있다.
- [0106] 본 도면에서는 유기층(170) 내에 여러가지 층을 도시하였지만, 백색을 발광하는 유기층은 그 내부 구조가 다양하게 있을 수 있으므로, 특별히 각 층에 대한 명칭을 정의하지는 않기로 한다.
- [0107] 제 2 전극(180)은 캐소드 전극으로서, 알루미늄(Al), 은(Ag) 등의 재료로 매우 얇게 형성되어 유기층(170)에서 발생하는 빛을 외부로 내보낼 수 있다.
- [0108] 도 6에 따른 전계발광표시장치의 발광다이오드부는 인버티드(inverted) 구조를 나타낸다. 따라서, 제 1 전극(160)은 캐소드 전극이고, 제 2 전극(180)은 애노드 전극일 수 있다.
- [0109] 제 1 전극(160)은 몰리브덴(Mo), 알루미늄(Al), 은(Ag) 등의 단일층이나, 상기 물질의 다중층 등으로 이루어질 수 있다.
- [0110] 제 2 전극(180)은 ITO, IZO 또는 ZnO 중 어느 하나로 이루어진 투명전극 등으로 이루어져서, 유기층(170)에서 발생한 빛이 제 2 전극을 통해 직접 방출되거나, 제 1 전극(160)에 의해 반사된 후 방출될 수 있다.
- [0111] 이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특


허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

도면의 간단한 설명


- [0112] 도 1은 본 발명의 일 실시예에 따른 유기전계발광표시장치의 블록도이다.
- [0113] 도 2a내지 도 2b는 본 발명의 일 실시예에 따른 유기전계발광표시장치의 서브픽셀 회로의 일 예이다.
- [0114] 도 3은 본 발명의 일 실시예에 따른 유기전계발광표시장치를 나타낸 평면도이다.
- [0115] 도 4는 본 발명의 일 실시예에 따른 유기전계발광표시장치의 단면도이다.
- [0116] 도 5 내지 도 6은 본 발명의 일 실시예에 따른 유기전계발광표시장치의 발광다이오드부를 나타내는 단면도이다.

도면


도면1




도면2a




도면2b




도면3




도면4



도면5



도면6



专利名称(译)	标题：有机电致发光显示装置		
公开(公告)号	KR101450883B1	公开(公告)日	2014-10-14
申请号	KR1020070132548	申请日	2007-12-17
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	LEE HEUI DONG 이희동 LEE SE HEE 이세희 LEE KWANG YEON 이광연		
发明人	이희동 이세희 이광연		
IPC分类号	H05B33/22 H05B33/24		
CPC分类号	H01L27/3244 H01L27/3248 H01L27/3258 H01L51/5215 H01L51/5218 H01L51/5221 H01L51/5271 H01L51/5284 H01L2924/12044		
其他公开文献	KR1020090065104A		
外部链接	Espacenet		

摘要(译)

提供一种有机激光发光显示装置，以提高发光层中产生的光的效率，以提高外部量子效率，改善显示装置的亮度并降低功耗。一种有机激光发光显示装置，包括第一基板，第一电极（160），绝缘层，第二电极（180），有机层（170），间隔物（182），第一反射层（192a），第二基板，黑色矩阵（190）和第二反射层（192b）。第一基板包括薄膜晶体管。第一电极位于基板上并连接到薄膜晶体管。绝缘层位于基板上并配备有开口以暴露第一电极。有机层位于第一电极上。第二电极位于有机层上。间隔物位于绝缘层上。设置第一反射层以覆盖间隔物。第二基板包括在与有机层对应的位置处的滤色器。黑矩阵位于第二基板上并对应于间隔物。第二反射层位于黑矩阵上。

