



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2010-0122277
(43) 공개일자 2010년11월22일

(51) Int. Cl.

H01L 51/52 (2006.01) H05B 33/26 (2006.01)

(21) 출원번호 10-2009-0041238

(22) 출원일자 2009년05월12일

심사청구일자 없음

(71) 출원인

엘지디스플레이 주식회사

서울 영등포구 여의도동 20번지

(72) 발명자

최원희

경북 구미시 임수동 401-3 LG동락원기숙사 B/704

(74) 대리인

특허법인로알


전체 청구항 수 : 총 10 항

(54) 유기전계발광표시장치와 이의 제조방법

(57) 요약

본 발명은 기판 상에 위치하는 트랜지스터; 트랜지스터의 소오스 또는 드레인에 연결된 투명전극; 투명전극의 일부를 노출하도록 개구부를 갖는 बैं크층; 투명전극과 접촉하며 이중의 금속으로 이루어진 하부전극; 하부전극 상에 위치하는 유기 발광층; 및 유기 발광층 상에 위치하며 이중의 금속으로 이루어진 상부전극을 포함하는 유기전계발광표시장치를 제공한다.

대표도 - 도3



특허청구의 범위

청구항 1

기관 상에 위치하는 트랜지스터;
 상기 트랜지스터의 소오스 또는 드레인에 연결된 투명전극;
 상기 투명전극의 일부를 노출하도록 개구부를 갖는 बैं크층;
 상기 투명전극과 접촉하며 이종의 금속으로 이루어진 하부전극;
 상기 하부전극 상에 위치하는 유기 발광층; 및
 상기 유기 발광층 상에 위치하며 이종의 금속으로 이루어진 상부전극을 포함하는 유기전계발광표시장치.

청구항 2

제1항에 있어서,
 상기 상부전극의 두께는,
 상기 하부전극의 두께보다 두꺼운 것을 특징으로 하는 유기전계발광표시장치.

청구항 3

제1항에 있어서,
 상기 하부전극의 두께는 $5\text{\AA}$ ~ $50\text{\AA}$ 인 것을 특징으로 하는 유기전계발광표시장치.

청구항 4

제1항에 있어서,
 상기 상부전극은,
 금속산화물/금속/금속으로 이루어진 3층구조인 것을 특징으로 하는 유기전계발광표시장치.

청구항 5

제1항에 있어서,
 상기 하부전극은,
 상기 투명전극 상에 위치하며 주기율표 제11족에 속하는 원소 중 하나로 구성된 제1하부전극과,
 상기 제1하부전극 상에 위치하며 주기율표 제13족에 속하는 원소 중 하나로 구성된 제2하부전극을 포함하는 유기전계발광표시장치.

청구항 6

제1항에 있어서,
 상기 상부전극은,
 상기 유기 발광층 상에 위치하며 금속산화물로 구성된 제1상부전극과,
 상기 제1상부전극 상에 위치하며 주기율표 제11족에 속하는 원소 중 하나로 구성된 제2상부전극과,
 상기 제2상부전극 상에 위치하며 주기율표 제13족에 속하는 원소 중 하나로 구성된 제3상부전극을 포함하는 유기전계발광표시장치.

청구항 7

제1항에 있어서,
 상기 하부전극은,

은(Ag)/알루미늄(Al) 또는 은(Ag):알루미늄(Al)으로 이루어진 것을 특징으로 하는 유기전계발광표시장치.

청구항 8

기관 상에 트랜지스터를 형성하는 단계;

상기 절연막 상에 트랜지스터의 소오스 또는 드레인에 연결되도록 투명전극을 형성하는 단계;

상기 투명전극 상에 상기 투명전극의 일부를 노출하는 개구부를 갖도록 बैं크층을 형성하는 단계;

상기 투명전극 상에 상기 투명전극과 접촉하도록 이중의 금속으로 이루어진 하부전극을 형성하는 단계;

상기 하부전극 상에 유기 발광층을 형성하는 단계; 및

상기 유기 발광층 상에 이중의 금속으로 이루어진 상부전극을 형성하는 단계를 포함하는 유기전계발광표시장치의 제조방법.

청구항 9

제8항에 있어서,

상기 하부전극의 두께는 5Å ~ 50Å인 것을 특징으로 하는 유기전계발광표시장치의 제조방법.

청구항 10

제8항에 있어서,

상기 상부전극은,

금속산화물/금속/금속으로 이루어진 3층 구조인 것을 특징으로 하는 유기전계발광표시장치의 제조방법.

명세서

발명의 상세한 설명

기술 분야

[0001] 본 발명의 실시예는 유기전계발광표시장치와 이의 제조방법에 관한 것이다.

배경 기술

[0002] 유기전계발광표시장치에 사용되는 유기전계발광소자는 기관 상에 위치하는 두 개의 전극 사이에 발광층이 형성된 자발광소자였다. 유기전계발광표시장치는 빛이 방출되는 방향에 따라 전면발광(Top-Emission) 방식, 배면발광(Bottom-Emission) 방식 또는 양면발광(Dual-Emission) 방식 등이 있다. 그리고, 구동방식에 따라 수동매트릭스형(Passive Matrix)과 능동매트릭스형(Active Matrix) 등으로 나누어져 있다.

[0003] 유기전계발광표시장치에 배치된 서브 픽셀은 스위칭 트랜지스터, 구동 트랜지스터 및 커패시터를 포함하는 트랜지스터부와 트랜지스터부에 포함된 구동 트랜지스터에 연결된 하부전극, 유기 발광층 및 상부전극을 포함하는 유기 발광다이오드를 포함한다. 유기전계발광표시장치는 매트릭스 형태로 배치된 복수의 서브 픽셀에 스캔 신호, 데이터 신호 및 전원 등이 공급되면, 선택된 서브 픽셀이 발광을 하게 됨으로써 영상을 표시할 수 있다.

[0004] 한편, 종래 배면발광 방식은 금속산화물을 상부전극으로 형성할 때, 스퍼터링에 의한 플라즈마 발생으로 유기 발광층이 손상되는 문제가 있었다. 이와 더불어, 종래 배면발광 방식은 패널 내에 형성된 전극들의 저항이 높아 구동전압 상승과 휘도 불균일을 초래하는 문제가 있어 이의 개선이 요구된다.

발명의 내용

해결 하고자하는 과제

[0005] 상술한 배경기술의 문제점을 해결하기 위한 본 발명의 실시예는, 전자의 주입력을 향상시킴과 아울러 전극 형성 시 스퍼터링 공정에서 발생하는 플라즈마로 인하여 유기 발광층이 손상되는 문제를 방지할 수 있도록 유기 발광

다이오드의 전극들을 구성하여 전극들의 저항을 낮추고 구동전압 상승과 휘도 불균일 문제를 해결할 수 있는 유기전계발광표시장치를 제공하는 것이다.

과제 해결수단

- [0006] 상술한 과제 해결 수단으로 본 발명의 실시예는, 기판 상에 위치하는 트랜지스터; 트랜지스터의 소오스 또는 드레인에 연결된 투명전극; 투명전극의 일부를 노출하도록 개구부를 갖는 बैं크층; 투명전극과 접촉하며 이종의 금속으로 이루어진 하부전극; 하부전극 상에 위치하는 유기 발광층; 및 유기 발광층 상에 위치하며 이종의 금속으로 이루어진 상부전극을 포함하는 유기전계발광표시장치를 제공한다.
- [0007] 상부전극의 두께는, 하부전극의 두께보다 두꺼울 수 있다.
- [0008] 하부전극의 두께는 5Å ~ 50Å일 수 있다.
- [0009] 상부전극은, 금속산화물/금속/금속으로 이루어진 3층 구조일 수 있다.
- [0010] 하부전극은, 투명전극 상에 위치하며 주기율표 제11족에 속하는 원소 중 하나로 구성된 제1하부전극과, 제1하부전극 상에 위치하며 주기율표 제13족에 속하는 원소 중 하나로 구성된 제2하부전극을 포함할 수 있다.
- [0011] 상부전극은, 유기 발광층 상에 위치하며 금속산화물로 구성된 제1상부전극과, 제1상부전극 상에 위치하며 주기율표 제11족에 속하는 원소 중 하나로 구성된 제2상부전극과, 제2상부전극 상에 위치하며 주기율표 제13족에 속하는 원소 중 하나로 구성된 제3상부전극을 포함할 수 있다.
- [0012] 하부전극은, 은(Ag)/알루미늄(Al) 또는 은(Ag):알루미늄(Al)으로 이루어질 수 있다.
- [0013] 또 다른 측면에서 본 발명의 실시예는, 기판 상에 트랜지스터를 형성하는 단계; 절연막 상에 트랜지스터의 소오스 또는 드레인에 연결되도록 투명전극을 형성하는 단계; 투명전극 상에 투명전극의 일부를 노출하는 개구부를 갖도록 बैं크층을 형성하는 단계; 투명전극 상에 투명전극과 접촉하도록 이종의 금속으로 이루어진 하부전극을 형성하는 단계; 하부전극 상에 유기 발광층을 형성하는 단계; 및 유기 발광층 상에 이종의 금속으로 이루어진 상부전극을 형성하는 단계를 포함하는 유기전계발광표시장치의 제조방법을 제공한다.
- [0014] 하부전극의 두께는 5Å ~ 50Å일 수 있다.
- [0015] 상부전극은, 금속산화물/금속/금속으로 이루어진 3층 구조일 수 있다.

효과

- [0016] 본 발명의 실시예는, 전자의 주입력을 향상시키고 아울러 전극 형성시 스퍼터링 공정에서 발생하는 플라즈마로 인하여 유기 발광층이 손상되는 문제를 방지할 수 있도록 유기 발광다이오드의 전극들을 구성하여 전극들의 저항을 낮추고 구동전압 상승과 휘도 불균일 문제를 해결할 수 있는 유기전계발광표시장치를 제공하는 효과가 있다.

발명의 실시를 위한 구체적인 내용

- [0017] 이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.
- [0018] 도 1은 본 발명의 일 실시예에 따른 유기전계발광표시장치의 개략적인 블록도이고, 도 2는 도 1에 도시된 서브 픽셀의 회로구성 예시도이다.
- [0019] 도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 유기전계발광표시장치는 매트릭스형태로 배치된 서브 픽셀(SP)을 포함하는 패널(PNL), 서브 픽셀(SP)의 스캔배선(SL1..SLm)에 스캔신호를 공급하는 스캔구동부(SDRV) 및 서브 픽셀(SP)의 데이터배선(DL1..DLn)에 데이터신호를 공급하는 데이터구동부(DDRV)를 포함한다.
- [0020] 서브 픽셀(SP)은 스위칭 트랜지스터(S1), 구동 트랜지스터(T1), 커패시터(Cst) 및 유기 발광다이오드(D)를 포함

하는 2T(Transistor)1C(Capacitor) 구조로 구성되거나 트랜지스터 또는 커패시터가 더 추가된 구조로 구성될 수도 있다.

- [0021] 2T1C 구조의 경우, 서브 픽셀(SP)에 포함된 소자들은 다음과 같이 연결될 수 있다. 스위칭 트랜지스터(S1)는 스캔신호가 공급되는 스캔배선(SL1)에 게이트가 연결되고 데이터신호가 공급되는 데이터배선(DL1)에 일단이 연결되며 제1노드(A)에 타단이 연결된다. 구동 트랜지스터(T1)는 제1노드(A)에 게이트가 연결되고 제2노드(B)에 일단이 연결되며 저 전위의 전원이 공급되는 제2전원 배선(VSS)에 연결된 제3노드(C)에 타단이 연결된다. 커패시터(Cst)는 제1노드(A)에 일단이 연결되고 제3노드(C)에 타단이 연결된다. 유기 발광다이오드(D)는 고 전위의 전원이 공급되는 제1전원 배선(VDD)에 애노드가 연결되고 제2노드(B) 및 구동 트랜지스터(T1)의 일단에 캐소드가 연결된다.
- [0022] 위의 설명에서는 서브 픽셀(SP)에 포함된 트랜지스터들(S1, T1)이 N-Type으로 구성된 것을 일례로 설명하였으나 본 발명의 실시예는 이에 한정되지 않는다. 그리고 제1전원 배선(VDD)을 통해 공급되는 고 전위의 전원은 제2전원 배선(VSS)을 통해 공급되는 저 전위의 전원보다 높을 수 있으며, 제1전원 배선(VDD) 및 제2전원 배선(VSS)을 통해 공급되는 전원의 레벨은 구동방법에 따라 스위칭이 가능하다.
- [0023] 앞서 설명한 서브 픽셀(SP)은 다음과 같이 동작할 수 있다. 스캔배선(SL1)을 통해 스캔신호가 공급되면 스위칭 트랜지스터(S1)가 턴온된다. 다음, 데이터배선(DL1)을 통해 공급된 데이터신호가 턴온된 스위칭 트랜지스터(S1)를 거쳐 제1노드(A)에 공급되면 데이터신호는 커패시터(Cst)에 데이터전압으로 저장된다. 다음, 스캔신호가 차단되고 스위칭 트랜지스터(S1)가 턴오프되면 구동 트랜지스터(T1)는 커패시터(Cst)에 저장된 데이터전압에 대응하여 구동된다. 다음, 제1전원 배선(VDD)을 통해 공급된 고 전위의 전원이 제2전원 배선(VSS)을 통해 흐르게 되면 유기 발광다이오드(D)는 빛을 발광하게 된다. 그러나 이는 구동방법의 일례에 따른 것일 뿐, 본 발명의 실시예는 이에 한정되지 않는다.
- [0024] 이하, 서브 픽셀(SP)의 단면도를 참조하여 실시예에 대해 더욱 자세히 설명한다.
- [0025] 도 3은 본 발명의 일 실시예에 따른 서브 픽셀의 단면도이고, 도 4는 본 발명의 제1실시예에 따라 도 3에 도시된 서브 픽셀의 일부를 나타낸 구성도이고, 도 5는 본 발명의 제2실시예에 따라 도 3에 도시된 서브 픽셀의 일부를 나타낸 구성도이다.
- [0026] 도 3 내지 도 5를 참조하면, 스위칭 트랜지스터(S1), 구동 트랜지스터(T1) 및 유기 발광다이오드(D)를 포함하는 서브 픽셀(SP)과 패드(GP, DP)가 도시된다. 단, 설명의 편의상 커패시터는 생략되었다.
- [0027] 게이트 전극(112a, 112b)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나의 재료로 이루어진 단일층 또는 이들의 합금으로 이루어진 다중층일 수 있으나 이에 한정되지 않는다.
- [0028] 게이트 전극(112a, 112b) 상에는 제1절연막(113)이 형성된다. 제1절연막(113)은 실리콘 산화물(SiO_x) 및 실리콘 질화물(SiN_x) 중 어느 하나의 재료로 이루어진 단일층 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다.
- [0029] 제1절연막(113) 상에는 게이트 전극(112a, 112b)과 대응되도록 액티브층(114a, 114b)이 각각 형성된다. 액티브층(114a, 114b)은 비정질 실리콘 또는 이를 결정화한 다결정 실리콘으로 형성될 수 있다. 액티브층(114a, 114b)은 소오스 영역, 채널 영역 및 드레인 영역을 포함할 수 있다.
- [0030] 제1절연막(113) 상에는 액티브층(114a, 114b)과 접촉하는 소오스 전극(115a, 115c)과 드레인 전극(115b, 115d)이 각각 형성된다. 소오스 전극(115a, 115c)과 드레인 전극(115b, 115d)은 단일층 또는 다중층으로 이루어질 수 있다. 소오스 전극(115a, 115c)과 드레인 전극(115b, 115d)이 단일층일 경우, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 이와 달리, 소오스 전극(115a, 115c)과 드레인 전극(115b, 115d)이 다중층일 경우, 몰리브덴/알루미늄-네오디뮴의 2중층, 몰리브덴/알루미늄/몰리브덴 또는 몰리브덴/알루미늄-네오디뮴/몰리브덴의 3중층으로 이루어질 수 있다.
- [0031] 제1절연막(113) 상에는 소오스 전극(115a, 115c)과 드레인 전극(115b, 115d)을 덮도록 제2절연막(116)이 형성된다. 제2절연막(116)은 제1절연막(113)과 동일한 재료로 형성될 수 있으나 이에 한정되지 않는다.
- [0032] 제2절연막(116) 상에는 구동 트랜지스터(T1)의 소오스 전극(115c) 또는 드레인 전극(115d)에 연결된 투명전극(118)이 형성됨과 아울러 스위칭 트랜지스터(S1)의 드레인 전극(115b)와 구동 트랜지스터(T1)의 게이트 전극(112b)을 연결하는 연결전극(117a)이 형성된다. 투명전극(118) 및 연결전극(117a)은 ITO(Indium Tin Oxide),

IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin Zinc Oxide) 등과 같은 금속산화물로 이루어질 수 있으나 이에 한정되지 않는다.

[0033] 투명전극(118) 상에는 투명전극(118)의 일부를 노출하는 개구부를 갖는 बैं크층(119)이 형성된다. बैं크층(119)은 벤조사이클로부텐(benzocyclobutene, BCB)계 수지, 아크릴계 수지 또는 폴리이미드 수지 등의 유기물을 포함할 수 있으나 이에 한정되지 않는다.

[0034] 투명전극(118) 상에는 투명전극(118)과 접촉하도록 이종의 금속으로 이루어진 하부전극(120)이 형성된다. 투명전극(118) 및 하부전극(120)은 캐소드로 선택된다. 도 4의 제1실시예를 참조하면, 하부전극(120)은 주기율표 제 11족에 속하는 원소 중 하나 예컨대, 은(Ag)으로 구성된 제1하부전극(120a)과, 제1하부전극(120a) 상에 위치하며 주기율표 제13족에 속하는 원소 중 하나 예컨대, 알루미늄(Al)으로 구성된 제2하부전극(120b)을 포함할 수 있다. 즉, 하부전극(120)은 은(Ag)/알루미늄(Al)으로 이루어진 다중층 구조를 가질 수 있다. 이와 달리, 도 5의 제2실시예를 참조하면, 하부전극(120)은 은(Ag):알루미늄(Al)으로 이루어진 단일층 구조를 가질 수도 있다.

[0035] 하부전극(120) 상에는 유기 발광층(123)이 형성된다. 유기 발광층(123)에는 전자주입층(123a), 전자수송층(123b), 발광층(123c), 정공수송층(123d) 및 정공주입층(123e)이 포함된다. 전자주입층(123a)은 전자의 주입을 원활하게 하는 역할을 하며, Alq3(tris(8-hydroxyquinolino)aluminum), LiF, PBD, TAZ, spiro-PBD, BA1q 또는 SA1q를 사용할 수 있으나 이에 한정되지 않는다. 전자수송층(123b)은 전자의 수송을 원활하게 하는 역할을 하며, Alq3(tris(8-hydroxyquinolino)aluminum), PBD, TAZ, spiro-PBD, BA1q 및 SA1q로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다. 발광층(123c)은 적색, 녹색, 청색 및 백색을 발광하는 물질을 포함할 수 있으며, 인광 또는 형광물질을 이용하여 형성할 수 있다. 발광층(123c)이 적색을 발광하는 경우, CBP(carbazole biphenyl) 또는 mCP(1,3-bis(carbazol-9-yl))를 포함하는 호스트 물질을 포함하며, PIQIr(acac)(bis(1-phenylisoquinoline)acetylacetonate iridium), PQIr(acac)(bis(1-phenylquinoline)acetylacetonate iridium), PQIr(tris(1-phenylquinoline)iridium) 및 PtOEP(octaethylporphyrin platinum)로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 도펀트를 포함하는 인광물질로 이루어질 수 있다. 이와는 달리 PBD:Eu(DBM)3(Phen) 또는 Perylene을 포함하는 형광물질로 이루어질 수 있으나 이에 한정되지 않는다. 발광층(123c)이 녹색을 발광하는 경우, CBP 또는 mCP를 포함하는 호스트 물질을 포함하며, Ir(ppy)3(fac tris(2-phenylpyridine)iridium)을 포함하는 도펀트 물질을 포함하는 인광물질로 이루어질 수 있다. 이와는 달리, Alq3(tris(8-hydroxyquinolino)aluminum)을 포함하는 형광물질로 이루어질 수 있으나 이에 한정되지 않는다. 발광층(123c)이 청색을 발광하는 경우, CBP 또는 mCP를 포함하는 호스트 물질을 포함하며, (4,6-F2ppy)2Irpic을 포함하는 도펀트 물질을 포함하는 인광물질로 이루어질 수 있다. 이와는 달리, spiro-DPVBi, spiro-6P, 디스틸벤젠(DSB), 디스트릴아릴렌(DSA), PFO계 고분자 및 PPV계 고분자로 이루어진 군에서 선택된 어느 하나를 포함하는 형광물질로 이루어질 수 있으나 이에 한정되지 않는다. 정공수송층(123d)은 정공의 수송을 원활하게 하는 역할을 하며, NPD(N,N-dinaphthyl-N,N'-diphenyl benzidine), TPD(N,N'-bis-(3-methylphenyl)-N,N'-bis-(phenyl)-benzidine), s-TAD 및 MTDATA(4,4',4''-Tris(N-3-methylphenyl-N-phenyl-amino)-triphenylamine)로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다. 정공주입층(123e)은 정공의 주입을 원활하게 하는 역할을 할 수 있으며, CuPc(copper phthalocyanine), PEDOT(poly(3,4-ethylenedioxythiophene)), PANI(polyaniline) 및 NPD(N,N-dinaphthyl-N,N'-diphenyl benzidine)로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다. 여기서, 실시예는 도 4에 한정되는 것은 아니며, 전자주입층(123a), 전자수송층(123b), 정공수송층(123d) 및 정공주입층(123e) 중 적어도 어느 하나가 생략될 수도 있다.

[0036] 유기 발광층(123) 상에는 상부전극(127)이 형성된다. 상부전극(127)은 애노드로 선택된다. 상부전극(127)은 이종의 금속으로 이루어질 수 있다. 상부전극(127)은 금속산화물/금속/금속(127c)으로 이루어진 3층 구조일 수 있다. 더욱 상세하게 설명하면, 상부전극(127)은 금속산화물 예컨대, IZO로 구성된 제1상부전극(127a)과, 제1상부전극(127a) 상에 위치하며 주기율표 제11족에 속하는 원소 중 하나 예컨대, 은(Ag)로 구성된 제2상부전극(127b)과, 제2상부전극(127b) 상에 위치하며 주기율표 제13족에 속하는 원소 중 하나 예컨대, 알루미늄(Al)으로 구성된 제3상부전극(127c)을 포함할 수 있다. 상부전극(127)을 구성하는 제2상부전극(127b)의 경우 구조에 따라 생략 가능하다.

[0037] 위에서 설명한 서브 픽셀(SP)에서, 하부전극(120)의 두께는 상부전극(127)의 두께보다 얇게 형성된다. 하부전극(120)의 두께는 5Å ~ 50Å일 수 있다. 도 4의 제1실시예에 도시된 바와 같이, 하부전극(120)이 다중층 구조로 형성된 경우, 제1하부전극(120a)은 투명전극(118)과 제2하부전극(120b) 간의 접착력을 향상시키고 아울러 버퍼(Buffer) 물질의 역할을 한다. 이 때문에, 하부전극(120)의 두께를 5Å 이상으로 하면, 투명전극(118)과 제2하

부전극(120b) 간의 접촉력을 향상시키고 아울러 버퍼(Buffer) 물질로서의 역할을 수행할 수 있게 된다. 하부전극(120)의 두께를 50Å 이하로 하면, 전극의 투과도를 유지하면서 전자가 수직방향으로 용이하게 주입될 수 있어 전류가 원치 않게 수평방향으로 흐르게 되는 문제를 방지할 수 있게 된다. 다만, 제1하부전극(120a)의 경우 투명전극(118)과 제2하부전극(120b) 간의 접촉력을 향상을 위해 제2하부전극(120b)의 두께보다 두껍게 형성될 수 있다. 도 5의 제2실시예에 도시된 바와 같이, 하부전극(120)이 단일층 구조로 형성된 경우에도, 하부전극(120)의 두께를 5Å ~ 50Å 형성하면, 접촉력 향상과 아울러 전극의 투과도를 유지하면서 전자가 수직방향으로 용이하게 주입될 수 있어 전류가 원치 않게 수평방향으로 흐르게 되는 문제를 방지할 수 있게 된다.

[0038] 이하, 본 발명의 일 실시예에 따른 제조방법을 설명한다.

[0039] 도 6 내지 도 11은 본 발명의 일 실시예에 따른 유기전계발광표시장치의 제조방법을 설명하기 위한 서브 픽셀의 단면도이고, 도 12는 기관에 형성된 패드의 단면도이다.

[0040] 도 6에 도시된 바와 같이, 기관(110) 상에 트랜지스터(S1, T1)를 형성하는 단계를 실시한다. 기관(110) 상에는 스위칭 트랜지스터(S1), 구동 트랜지스터(T1) 및 커패시터(미도시)가 형성된다.

[0041] 기관(110) 상에는 게이트 전극(112a, 112b)이 각각 형성된다. 게이트 전극(112a, 112b)은 포토레지스트(Photoresist)와 습식식각(Wet etch)을 이용하여 형성할 수 있으나 이에 한정되지 않는다. 게이트 전극(112a, 112b)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나의 재료로 이루어진 단일층 또는 이들의 합금으로 이루어진 다중층일 수 있으나 이에 한정되지 않는다.

[0042] 게이트 전극(112a, 112b) 상에는 제1절연막(113)이 형성된다. 제1절연막(113)은 포토레지스트와 건식식각(Dry etch)을 이용하여 형성할 수 있으나 이에 한정되지 않는다. 제1절연막(113)은 실리콘 산화물(SiO_x) 및 실리콘 질화물(SiN_x) 중 어느 하나의 재료로 이루어진 단일층 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다.

[0043] 제1절연막(113) 상에는 게이트 전극(112a, 112b)과 대응되도록 액티브층(114a, 114b)이 각각 형성된다. 액티브층(114a, 114b)은 비정질 실리콘 또는 이를 결정화한 다결정 실리콘으로 형성될 수 있다. 액티브층(114a, 114b)은 소오스 영역, 채널 영역 및 드레인 영역을 포함할 수 있다.

[0044] 제1절연막(113) 상에는 액티브층(114a, 114b)과 접촉하는 소오스 전극(115a, 115c)과 드레인 전극(115b, 115d)이 각각 형성된다. 소오스 전극(115a, 115c)과 드레인 전극(115b, 115d)은 포토레지스트와 습식식각을 이용하여 형성할 수 있으나 이에 한정되지 않는다. 소오스 전극(115a, 115c)과 드레인 전극(115b, 115d)은 단일층 또는 다중층으로 이루어질 수 있다. 소오스 전극(115a, 115c)과 드레인 전극(115b, 115d)이 단일층일 경우, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 이와 달리, 소오스 전극(115a, 115c)과 드레인 전극(115b, 115d)이 다중층일 경우, 몰리브덴/알루미늄-네오디뮴의 2중층, 몰리브덴/알루미늄/몰리브덴 또는 몰리브덴/알루미늄-네오디뮴/몰리브덴의 3중층으로 이루어질 수 있다.

[0045] 제1절연막(113) 상에는 소오스 전극(115a, 115c)과 드레인 전극(115b, 115d)을 덮도록 제2절연막(116)이 형성된다. 제2절연막(116)은 포토레지스트와 건식식각을 이용하여 형성할 수 있으나 이에 한정되지 않는다. 제2절연막(116)은 제1절연막(113)과 동일한 재료로 형성될 수 있으나 이에 한정되지 않는다.

[0046] 도 7에 도시된 바와 같이, 제2절연막(116) 상에 구동 트랜지스터(T1)의 소오스(115c) 또는 드레인(115d)에 연결되도록 투명전극(118)을 형성하는 단계를 실시한다.

[0047] 제2절연막(116) 상에는 구동 트랜지스터(T1)의 소오스(115c) 또는 드레인(115d)에 연결되는 투명전극(118)이 형성된다. 이와 동시에, 스위칭 트랜지스터(S1)의 소오스(115a) 또는 드레인(115b)과 구동 트랜지스터(T1)의 게이트 전극(112b)을 연결하는 연결전극(117a)이 형성된다. 투명전극(118) 및 연결전극(117a)은 포토레지스트와 습식식각을 이용하여 형성할 수 있으나 이에 한정되지 않는다. 투명전극(118) 및 연결전극(117a)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin Zinc Oxide) 등과 같은 금속산화물로 이루어질 수 있으나 이에 한정되지 않는다.

[0048] 도 8에 도시된 바와 같이, 투명전극(118) 상에 투명전극(118)의 일부를 노출하는 개구부(OPN)를 갖도록 बैं크층(119)을 형성하는 단계를 실시한다.

- [0049] 투명전극(118) 상에는 투명전극(118)의 일부를 노출하는 개구부를 갖는 बैं크층(119)이 형성된다. बैं크층(119)은 포토레지스트와 건식식각을 이용하여 형성할 수 있으나 이에 한정되지 않는다. बैं크층(119)은 벤조사이클로부텐(benzocyclobutene, BCB)계 수지, 아크릴계 수지 또는 폴리이미드 수지 등의 유기물을 포함할 수 있으나 이에 한정되지 않는다.
- [0050] 도 9에 도시된 바와 같이, 투명전극(118) 상에 투명전극(118)과 접촉하도록 이종의 금속으로 이루어진 하부전극(120)을 형성하는 단계를 실시한다.
- [0051] 투명전극(118) 상에는 투명전극(118)과 접촉하도록 이종의 금속으로 이루어진 하부전극(120)이 형성된다. 하부전극(120)은 캐소드로 선택된다. 도 4의 제1실시예를 참조하면, 하부전극(120)은 주기율표 제11족에 속하는 원소 중 하나 예컨대, 은(Ag)으로 구성된 제1하부전극(120a)과, 제1하부전극(120a) 상에 위치하며 주기율표 제13족에 속하는 원소 중 하나 예컨대, 알루미늄(Al)으로 구성된 제2하부전극(120b)을 포함할 수 있다. 즉, 하부전극(120)은 은(Ag)/알루미늄(Al)으로 이루어진 다중층 구조를 가질 수 있다. 이 경우, 제1하부전극(120a)과 제2하부전극(120b)은 열증착법(Thermal Evaporation)을 이용하여 형성할 수 있으나 이에 한정되지 않는다.
- [0052] 이와 달리, 도 5의 제2실시예와 같이 하부전극(120)은 은(Ag):알루미늄(Al)으로 이루어진 단일층 구조를 가질 수 있다. 이 경우, 하부전극(120)은 대향타겟스퍼터법(Facing Target Sputtering)을 이용하여 형성할 수 있으나 이에 한정되지 않는다.
- [0053] 한편, 하부전극(120)을 형성할 때, 하부전극(120)의 두께는 $5\text{\AA} \sim 50\text{\AA}$ 범위로 형성한다. 도 4의 제1실시예에 도시된 바와 같이, 하부전극(120)이 다중층 구조로 형성된 경우, 제1하부전극(120a)은 투명전극(118)과 제2하부전극(120b) 간의 접착력을 향상시키고 아울러 버퍼(Buffer) 물질의 역할을 한다. 이 때문에, 하부전극(120)의 두께를 $5\text{\AA}$ 이상으로 하면, 투명전극(118)과 제2하부전극(120b) 간의 접착력을 향상시키고 아울러 버퍼(Buffer) 물질로서의 역할을 수행할 수 있게 된다. 하부전극(120)의 두께를 $50\text{\AA}$ 이하로 하면, 전극의 투과도를 유지하면서 전자가 수직방향으로 용이하게 주입될 수 있어 전류가 원치 않게 수평방향으로 흐르게 되는 문제를 방지할 수 있게 된다. 다만, 제1하부전극(120a)의 경우 투명전극(118)과 제2하부전극(120b) 간의 접착력을 향상을 위해 제2하부전극(120b)의 두께보다 두껍게 형성될 수 있다. 도 5의 제2실시예에 도시된 바와 같이, 하부전극(120)이 단일층 구조로 형성된 경우에도, 하부전극(120)의 두께를 $5\text{\AA} \sim 50\text{\AA}$ 형성하면, 접착력 향상과 아울러 전극의 투과도를 유지하면서 전자가 수직방향으로 용이하게 주입될 수 있어 전류가 원치 않게 수평방향으로 흐르게 되는 문제를 방지할 수 있게 된다. 덧붙여, 제1하부전극(120a)과 제2하부전극(120b)의 두께를 $50\text{\AA}$ 이하로 형성해야만 특별한 마스크(Mask) 없이 투명전극(118) 상에 하부전극(120)을 형성할 수 있다.
- [0054] 도 10과 같이, 하부전극(120) 상에 유기 발광층(123)을 형성하는 단계를 실시한다.
- [0055] 하부전극(120) 상에는 유기 발광층(123)이 형성된다. 유기 발광층(123)에는 전자주입층(123a), 전자수송층(123b), 발광층(123c), 정공수송층(123d) 및 정공주입층(123e)이 포함된다. 그러나 이는 실시예의 일례일 뿐, 전자주입층(123a), 전자수송층(123b), 정공수송층(123d) 및 정공주입층(123e) 중 적어도 어느 하나가 생략될 수도 있다.
- [0056] 도 11과 같이, 유기 발광층(123) 상에 이종의 금속으로 이루어진 상부전극(127)을 형성하는 단계를 실시한다. 이 단계에 의해 트랜지스터(S1, T1)가 형성된 기판(110) 상에는 유기 발광다이오드(D)가 형성된다.
- [0057] 유기 발광층(123) 상에는 상부전극(127)이 형성된다. 상부전극(127)은 애노드로 선택된다. 상부전극(127)은 이종의 금속으로 이루어질 수 있다. 상부전극(127)은 제1상부전극(127a)/제2상부전극(127b)/제3상부전극(127c)으로 이루어진 3층 구조일 수 있다. 제1상부전극(127a)은 금속산화물 예컨대, IZO로 구성될 수 있다. 제2상부전극(127b)은 제1상부전극(127a) 상에 위치하며 주기율표 제11족에 속하는 원소 중 하나 예컨대, 은(Ag)로 구성될 수 있다. 제3상부전극(127c)은 제2상부전극(127b) 상에 위치하며 주기율표 제13족에 속하는 원소 중 하나 예컨대, 알루미늄(Al)으로 구성될 수 있다. 즉, 상부전극(127)은 IZO/Ag/Al로 구성된 3층 구조를 가질 수 있다. 한편, 제2상부전극(127b)과 제3상부전극(127c)을 구성하는 재료는 상호 치환될 수 있고, 제2상부전극(127b)과 제3상부전극(127c) 중 적어도 하나는 이들의 합금으로 구성될 수 있다. 즉, 상부전극(127)은 IZO/Ag-Al/Ag로 구성된 3층 구조를 가질 수도 있다.
- [0058] 상부전극(127) 형성 시, 제1상부전극(127a)으로 선택된 금속산화물을 형성할 때에는 대향타겟스퍼터법을 이용하여 낮은 증착 레이트(rate)로 수십 $\sim 100\text{\AA}$ 수준으로 증착한다. 종래 방식의 경우, 상부전극이 단일층으로 구성된다. 이에 따라, 종래 방식은 구조적 특성상 유기 발광층 상에 금속산화물을 형성할 때 $2000\text{\AA}$ 의 수준까지 증착해야 했다. 반면, 실시예의 경우 상부전극(127)이 다중층으로 구성된다. 이에 따라, 실시예는 구조적 특성상

유기 발광층 상에 금속산화물을 형성할 때 최대 100Å의 수준을 넘지 않으므로 증착 시간이 상대적으로 짧고 증착 시 플라즈마에 의해 유기 발광층이 손상되는 문제를 방지할 수 있게 된다. 그리고 제2상부전극(127b) 및 제3상부전극(127c)으로 선택된 금속을 형성할 때에는 열증착법을 이용하여 증착한다. 다만, 제2상부전극(127b)은 제1상부전극(127a)과 제3상부전극(127c) 간의 접착력을 향상시킴과 아울러 반사막 및 버퍼(Buffer) 물질로서의 역할을 하므로 제3상부전극(127c)보다 상대적으로 얇게 예컨대, 수십에서 수백 Å까지 형성한다. 그리고 제3상부전극(127c)은 저항 감소 및 반사막 역할을 하므로 제2상부전극(127b)보다 상대적으로 두껍게 예컨대, 수백에서 수천 Å까지 형성한다. 한편, 상부전극(127)을 구성하는 제2상부전극(127b)의 경우 구조에 따라 생략 가능하다.

[0059] 도 12를 참조하면, 서브 픽셀을 형성하며 패널을 제작하는 과정과 동시에 기판(110)의 외곽에는 패드(GP, DP)가 형성된다. 패드(GP)는 게이트 전극(112a, 112b)과 동일한 공정에 의해 형성된 게이트 패드(GP)와 액티브층(114a, 114b)과 소오스 및 드레인 전극(115a, 115c, 115b, 115d)과 동일한 공정에 의해 형성된 데이터 패드(DP)를 포함한다. 실시예에서는, 투명전극(118) 및 연결전극(117a)과 동일한 공정으로 각 패드(GP, DP) 상에 투명전극패턴(117b, 117c)을 남김으로써 최상위 전극을 금속산화물로 형성한다.

[0060] 실시예에서 유기전계발광표시장치는 유기 발광다이오드(D)를 구성하는 전극들의 구조에 의해 배면발광(Bottom-Emission) 방식으로 제조된다. 이에 따라, 기판(110)은 투과성이 좋은 재료로 구비된다. 기판(110)의 재료로는 유리, 금속, 세라믹 또는 플라스틱 등을 예로 들 수 있으나 이에 한정되지 않는다. 그리고 도시되어 있진 않지만, 기판(110) 상에 형성된 소자들은 수분이나 산소에 취약하므로 보호부재에 의해 보호된다.

[0061] 이상 본 발명의 실시예는 전자의 주입력을 향상시킴과 아울러 전극 형성시 스퍼터링 공정에서 발생하는 플라즈마로 인하여 유기 발광층이 손상되는 문제를 방지할 수 있도록 유기 발광다이오드의 전극들을 구성하여 전극들의 저항을 낮추고 구동전압 상승과 휘도 불균일 문제를 해결할 수 있는 유기전계발광표시장치를 제공하는 효과가 있다.

[0062] 이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

도면의 간단한 설명

[0063] 도 1은 본 발명의 일 실시예에 따른 유기전계발광표시장치의 개략적인 블록도.

[0064] 도 2는 도 1에 도시된 서브 픽셀의 회로구성 예시도.

[0065] 도 3은 본 발명의 일 실시예에 따른 서브 픽셀의 단면도.

[0066] 도 4는 본 발명의 제1실시예에 따라 도 3에 도시된 서브 픽셀의 일부를 나타낸 구성도.

[0067] 도 5는 본 발명의 제2실시예에 따라 도 3에 도시된 서브 픽셀의 일부를 나타낸 구성도.

[0068] 도 6 내지 도 11은 본 발명의 일 실시예에 따른 유기전계발광표시장치의 제조방법을 설명하기 위한 서브 픽셀의 단면도.

[0069] 도 12는 기판에 형성된 패드의 단면도.

[0070] <도면의 주요 부분에 관한 부호의 설명>

[0071] 110: 기판 113: 제1절연막

[0072] 116: 제2절연막 118: 투명전극


[0073] 120: 하부전극 123: 유기 발광층

[0074] 127: 상부전극 S1: 스위칭 트랜지스터


[0075] T1: 구동 트랜지스터 D: 유기 발광다이오드

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7




도면8




도면9




도면10



도면11



도면12



专利名称(译)	有机电致发光显示装置及其制造方法		
公开(公告)号	KR1020100122277A	公开(公告)日	2010-11-22
申请号	KR1020090041238	申请日	2009-05-12
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	CHOI WON HEE 최원희		
发明人	최원희		
IPC分类号	H01L51/52 H05B33/26		
CPC分类号	H01L27/3246 H01L51/5203 H01L2251/558		
外部链接	Espacenet		

摘要(译)

本发明提供一种晶体管,包括:位于基板上的晶体管;透明电极连接到晶体管的源极或漏极;具有开口的堤层,以暴露透明电极的一部分;下电极与透明电极接触并由不同种类的金属制成;有机发光层设置在下电极上;并且上电极形成在有机发光层上并由不同种类的金属制成。

