



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2008-0054927
(43) 공개일자 2008년06월19일

(51) Int. Cl.

H05B 33/02 (2006.01)

(21) 출원번호 10-2006-0127606

(22) 출원일자 2006년12월14일

심사청구일자 없음

(71) 출원인

삼성전자주식회사

경기도 수원시 영통구 매탄동 416

(72) 발명자

최용모

경기 수원시 영통구 영통동 벽적골9단지 롯데아파트 946동 1602호

김병준

서울 성동구 금호동4가 대우아파트 109동 1201호

(뒷면에 계속)

(74) 대리인

팬코리아특허법인


전체 청구항 수 : 총 7 항

(54) 유기 발광 표시 장치의 제조 방법

(57) 요약

본 발명에 따른 유기 발광 표시 장치의 제조 방법은 기판 위에 제1 제어 전극을 포함하는 게이트선 및 제2 제어 전극을 형성하는 단계, 게이트선 및 제2 제어 전극 위에 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 비정질 규소막을 형성하는 단계, 비정질 규소막을 열처리하여 다결정 규소막을 형성하는 단계, 다결정 규소막을 H₂ 플라스마 처리하는 단계, 다결정 규소막을 패터닝하여 제1 및 제2 반도체를 형성하는 단계, 제1 및 제2 반도체 위에 제1 입력 전극을 가지는 데이터선, 제2 입력 전극을 가지는 구동 전압선, 제1 출력 전극 및 제2 출력 전극을 형성하는 단계, 데이터선, 구동 전압선, 제1 출력 전극 및 제2 출력 전극 위에 보호막을 형성하는 단계, 보호막 위에 제1 출력 전극과 제2 입력 전극을 연결하는 연결 부재, 제2 출력 전극과 연결되는 제1 전극을 형성하는 단계, 제1 전극 위에 개구부를 포함하는 격벽을 형성하는 단계, 개구부에 발광 부재를 형성하는 단계, 그리고 발광 부재 위에 제2 전극을 형성하는 단계를 포함한다.

대표도 - 도2



(72) 발명자

양성훈

서울특별시 성동구 성수1가2동 쌍용아파트 101동
2001호

허종무

경기 화성시 반월동 신영통현대2차아파트 204동
902호

오화열

경기 수원시 영통구 망포동 536-16 모닝빌 105동
303호

최재호

서울특별시 종로구 창신3동 쌍용아파트 207동 150
8호

특허청구의 범위

청구항 1

기관 위에 제1 제어 전극을 포함하는 게이트선 및 제2 제어 전극을 형성하는 단계,
 상기 게이트선 및 제2 제어 전극 위에 게이트 절연막을 형성하는 단계,
 상기 게이트 절연막 위에 비정질 규소막을 형성하는 단계,
 상기 비정질 규소막을 열처리하여 다결정 규소막을 형성하는 단계,
 상기 다결정 규소막을 H_2 플라스마 처리하는 단계,
 상기 다결정 규소막을 패터닝하여 제1 및 제2 반도체를 형성하는 단계,
 상기 제1 및 제2 반도체 위에 제1 입력 전극을 가지는 데이터선, 제2 입력 전극을 가지는 구동 전압선, 제1 출력 전극 및 제2 출력 전극을 형성하는 단계,
 상기 데이터선, 구동 전압선, 제1 출력 전극 및 제2 출력 전극 위에 보호막을 형성하는 단계,
 상기 보호막 위에 상기 제1 출력 전극과 상기 제2 입력 전극을 연결하는 연결 부재, 상기 제2 출력 전극과 연결되는 제1 전극을 형성하는 단계,
 상기 제1 전극 위에 개구부를 포함하는 격벽을 형성하는 단계,
 상기 개구부에 발광 부재를 형성하는 단계, 그리고
 상기 발광 부재 위에 제2 전극을 형성하는 단계
 를 포함하는 유기 발광 표시 장치의 제조 방법.

청구항 2

제1항에서,
 상기 H_2 플라스마 처리 단계는 H_2 분위기에서 챔버 파워 밀도를 $0.25\sim 4W/cm^2$ 로 유지하고, 압력을 1,000~5,000mT로 유지하여 30~120sec 동안 진행하는 유기 발광 표시 장치의 제조 방법.

청구항 3

제1항에서,
 상기 결정화는 고상 결정화법으로 결정화하는 유기 발광 표시 장치의 제조 방법.

청구항 4

기관 위에 제1 제어 전극을 포함하는 게이트선 및 제2 제어 전극을 형성하는 단계,
 상기 게이트선 및 제2 제어 전극 위에 게이트 절연막을 형성하는 단계,
 상기 게이트 절연막 위에 제1 비정질 규소막 및 제2 비정질 규소막을 형성하는 단계,
 열처리하여 상기 제1 비정질 규소막 및 제2 비정질 규소막을 결정화하여 제1 및 제2 다결정 규소막을 형성하는 단계,
 상기 제2 다결정 규소막 및 상기 제1 다결정 규소막을 패터닝하여 저항성 접촉층 패턴과 제1 및 제2 반도체를 형성하는 단계,
 상기 저항성 접촉층 패턴 및 상기 게이트 절연막 위에 제1 입력 전극을 가지는 데이터선, 제2 입력 전극을 가지는 구동 전압선, 제1 출력 전극 및 제2 출력 전극을 형성하는 단계,
 상기 데이터선, 구동 전압선, 제1 출력 전극 및 제2 출력 전극을 마스크로 상기 저항성 접촉층 패턴 식각하여 저항성 접촉 부재를 형성하는 단계,

상기 제1 반도체 및 제2 반도체를 H₂ 플라스마 처리하는 단계,

상기 데이터선, 구동 전압선, 제1 출력 전극 및 제2 출력 전극 위에 보호막을 형성하는 단계,

상기 보호막 위에 상기 제1 출력 전극과 상기 제2 입력 전극을 연결하는 연결 부재, 상기 제2 출력 전극과 연결되는 제1 전극을 형성하는 단계,

상기 제1 전극 위에 개구부를 포함하는 격벽을 형성하는 단계,

상기 개구부에 발광 부재를 형성하는 단계, 그리고

상기 발광 부재 위에 제2 전극을 형성하는 단계

를 포함하는 유기 발광 표시 장치의 제조 방법.

청구항 5

제4항에서,

상기 H₂ 플라스마 처리는 H₂ 분위기에서 챔버 파워 밀도를 0.25~4W/cm²로 유지하고, 압력을 1,000~5,000mT로 유지하여 30~120sec 동안 진행하는 유기 발광 표시 장치의 제조 방법.

청구항 6

제4항에서,

상기 결정화는 고상 결정화법으로 결정화하는 유기 발광 표시 장치의 제조 방법.

청구항 7

제4항에서,

상기 제2 비정질 규소막은 인 따위의 n형 불순물이 고농도로 도핑되어 있는 유기 발광 표시 장치의 제조 방법.

명세서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

- <15> 본 발명은 유기 발광 표시 장치의 제조 방법에 관한 것이다.
- <16> 최근 모니터 또는 텔레비전 등의 경량화 및 박형화가 요구되고 있으며, 이러한 요구에 따라 음극선관(cathode ray tube, CRT)이 액정 표시 장치(liquid crystal display, LCD)로 대체되고 있다.
- <17> 그러나, 액정 표시 장치는 수발광 소자로서 별도의 백라이트(backlight)가 필요할 뿐만 아니라, 응답 속도 및 시야각 등에서 많은 문제점이 있다.
- <18> 최근 이러한 문제점을 극복할 수 있는 표시 장치로서, 유기 발광 표시 장치(organic light emitting diode display, OLED display)가 주목 받고있다.
- <19> 유기 발광 표시 장치는 두 개의 전극과 그 사이에 위치하는 발광층을 포함하며, 하나의 전극으로부터 주입된 전자(electron)와 다른 전극으로부터 주입된 정공(hole)이 발광층에서 결합하여 여기자(exciton)를 형성하고, 여기자가 에너지를 방출하면서 발광한다.
- <20> 유기 발광 표시 장치는 자체발광형으로 별도의 광원이 필요 없으므로 소비전력 측면에서 유리할 뿐만 아니라, 응답 속도, 시야각 및 대비비(contrast ratio)도 우수하다.
- <21> 유기 발광 표시 장치는 구동 방식에 따라 단순 매트릭스 방식의 유기 발광 표시 장치(passive matrix OLED display)와 능동 매트릭스 방식의 유기 발광 표시 장치(active matrix OLED display)로 나눌 수 있다.

- <22> 이 중, 능동 매트릭스 방식의 유기 발광 표시 장치는 신호선에 연결되어 데이터 전압을 제어하는 스위칭 박막 트랜지스터(switching thin film transistor)와 이로부터 전달받은 데이터 전압을 게이트 전압으로 인가하여 발광 소자에 전류를 흘리는 구동 박막 트랜지스터(driving thin film transistor)를 포함한다.
- <23> 박막 트랜지스터의 반도체는 다결정 규소(polycrystalline silicon, polysilicon) 또는 비정질 규소(amorphous silicon)로 이루어진다.
- <24> 일반적으로 규소는 결정 상태에 따라 비정질 규소와 결정질 규소(crystalline silicon)로 나눌 수 있다. 비정질 규소는 낮은 온도에서 증착하여 박막(thin film)을 형성하는 것이 가능하며, 낮은 용융점을 가지는 유리를 기판으로 사용하는 표시 장치에 주로 사용한다. 그러나 비정질 규소는 다결정 규소에 비해서 낮은 전계 효과 이동도(field effect mobility)로 인해서 높은 전계 효과 이동도와 고주파 동작 특성 및 낮은 누설 전류(leakage current)의 전기적 특성을 가진 다결정 규소의 응용이 필요하다.
- <25> 다결정 규소를 형성하는 방법은 비정질 규소를 ELA(eximer laser anneal), 고상 결정화(SPC, solid phase crystallization), SLS(sequential lateral solidification)등의 방법으로 결정화하여 형성할 수 있다.

발명이 이루고자 하는 기술적 과제

- <26> 그러나 고상 결정화 방법은 높은 온도에서 진행하기 때문에 열처리시 다결정 규소막에 탈수소화 현상이 발생한다. 이때, 다결정 규소막으로부터 수소가 빠져나간 자리로 인해서 박막 트랜지스터의 Ion 및 Ioff 등의 전기적 특성이 저하된다.
- <27> 따라서 본 발명이 이루고자 하는 기술적 과제는 열처리로 인한 다결정 규소막의 손상을 최소화하는 것이다.

발명의 구성 및 작용

- <28> 상기한 기술적 과제를 달성하기 위한 본 발명에 따른 유기 발광 표시 장치의 제조 방법은 기판 위에 제1 제어 전극을 포함하는 게이트선 및 제2 제어 전극을 형성하는 단계, 게이트선 및 제2 제어 전극 위에 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 비정질 규소막을 형성하는 단계, 비정질 규소막을 열처리하여 다결정 규소막을 형성하는 단계, 다결정 규소막을 H₂플라스마 처리하는 단계, 다결정 규소막을 패터닝하여 제1 및 제2 반도체를 형성하는 단계, 제1 및 제2 반도체 위에 제1 입력 전극을 가지는 데이터선, 제2 입력 전극을 가지는 구동 전압선, 제1 출력 전극 및 제2 출력 전극을 형성하는 단계, 데이터선, 구동 전압선, 제1 출력 전극 및 제2 출력 전극 위에 보호막을 형성하는 단계, 보호막 위에 제1 출력 전극과 제2 입력 전극을 연결하는 연결 부재, 제2 출력 전극과 연결되는 제1 전극을 형성하는 단계, 제1 전극 위에 개구부를 포함하는 격벽을 형성하는 단계, 개구부에 발광 부재를 형성하는 단계, 그리고 발광 부재 위에 제2 전극을 형성하는 단계를 포함한다.
- <29> H₂ 플라스마 처리 단계는 H₂ 분위기에서 챔버 파워 밀도를 0.25~4W/cm²로 유지하고, 압력을 1,000~5,000mT로 유지하여 30~120sec 동안 진행할 수 있다.
- <30> 결정화는 고상 결정화법으로 결정화할 수 있다.
- <31> 상기한 과제를 달성하기 위한 본 발명의 다른 유기 발광 표시 장치의 제조 방법은 기판 위에 제1 제어 전극을 포함하는 게이트선 및 제2 제어 전극을 형성하는 단계, 게이트선 및 제2 제어 전극 위에 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 제1 비정질 규소막 및 제2 비정질 규소막을 형성하는 단계, 열처리하여 제1 비정질 규소막 및 제2 비정질 규소막을 결정화하여 제1 및 제2 다결정 규소막을 형성하는 단계, 제2 다결정 규소막 및 제1 다결정 규소막을 패터닝하여 저항성 접촉층 패턴과 제1 및 제2 반도체를 형성하는 단계, 저항성 접촉층 패턴 및 게이트 절연막 위에 제1 입력 전극을 가지는 데이터선, 제2 입력 전극을 가지는 구동 전압선, 제1 출력 전극 및 제2 출력 전극을 형성하는 단계, 데이터선, 구동 전압선, 제1 출력 전극 및 제2 출력 전극을 마스크로 저항성 접촉층 패턴 식각하여 저항성 접촉 부재를 형성하는 단계, 제1 반도체 및 제2 반도체를 H₂ 플라스마 처리하는 단계, 데이터선, 구동 전압선, 제1 출력 전극 및 제2 출력 전극 위에 보호막을 형성하는 단계, 보호막 위에 제1 출력 전극과 제2 입력 전극을 연결하는 연결 부재, 제2 출력 전극과 연결되는 제1 전극을 형성하는 단계, 제1 전극 위에 개구부를 포함하는 격벽을 형성하는 단계, 개구부에 발광 부재를 형성하는 단계, 그리고 발광 부재 위에 제2 전극을 형성하는 단계를 포함한다.
- <32> H₂ 플라스마 처리는 H₂ 분위기에서 챔버 파워 밀도를 0.25~4W/cm²로 유지하고, 압력을 1,000~5,000mT로 유지하여 30~120sec 동안 진행할 수 있다.

- <33> 결정화는 고상 결정화법으로 결정화할 수 있다.
- <34> 제2 비정질 규소막은 인 파위의 n형 불순물이 고농도로 도핑되어 있을 수 있다.
- <35> 이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
- <36> 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
- <37> 먼저 본 발명의 한 실시예에 따른 유기 발광 표시 장치에 대하여 도 1을 참고로 상세하게 설명한다.
- <38> 도 1은 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 등가 회로도이다.
- <39> 도 1을 참고하면, 본 실시예에 따른 유기 발광 표시 장치는 복수의 신호선(121, 171, 172)과 이들에 연결되어 있으며 대략 행렬(matrix)의 형태로 배열된 복수의 화소(pixel)를 포함한다.
- <40> 신호선은 게이트 신호(또는 주사 신호)를 전달하는 복수의 게이트선(gate line)(121), 데이터 신호를 전달하는 복수의 데이터선(data line)(171) 및 구동 전압을 전달하는 복수의 구동 전압선(driving voltage line)(172)을 포함한다. 게이트선(121)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(171)과 구동 전압선(172)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다.
- <41> 각 화소(PX)는 스위칭 트랜지스터(switching transistor)(Qs), 구동 트랜지스터(driving transistor)(Qd), 유지 축전기(storage capacitor)(Cst) 및 유기 발광 다이오드(organic light emitting diode, OLED)(LD)를 포함한다.
- <42> 스위칭 트랜지스터(Qs)는 각각 제어 단자(control terminal), 입력 단자(input terminal) 및 출력 단자(output terminal)를 가지는데, 제어 단자는 게이트선(121)에 연결되어 있고, 입력 단자는 데이터선(171)에 연결되어 있으며, 출력 단자는 구동 박막 트랜지스터(Qd)에 연결되어 있다. 스위칭 트랜지스터(Qs)는 게이트선(121)에 인가되는 주사 신호에 응답하여 데이터선(171)에 인가되는 데이터 신호를 구동 트랜지스터(Qd)에 전달한다.
- <43> 구동 트랜지스터(Qd) 또한 제어 단자, 입력 단자 및 출력 단자를 가지는데, 제어 단자는 스위칭 트랜지스터(Qs)에 연결되어 있고, 입력 단자는 구동 전압선(172)에 연결되어 있으며, 출력 단자는 유기 발광 다이오드(LD)에 연결되어 있다. 구동 트랜지스터(Qd)는 제어 단자와 출력 단자 사이에 걸리는 전압에 따라 그 크기가 달라지는 출력 전류(I_{LD})를 흘린다.
- <44> 축전기(Cst)는 구동 트랜지스터(Qd)의 제어 단자와 입력 단자 사이에 연결되어 있다. 이 축전기(Cst)는 구동 트랜지스터(Qd)의 제어 단자에 인가되는 데이터 신호를 충전하고 스위칭 트랜지스터(Qs)가 턴 오프(turn-off)된 뒤에도 이를 유지한다.
- <45> 유기 발광 다이오드(LD)는 구동 트랜지스터(Qd)의 출력 단자에 연결되어 있는 애노드(anode)와 공통 전압(V_{ss})에 연결되어 있는 캐소드(cathode)를 가진다. 유기 발광 다이오드(LD)는 구동 트랜지스터(Qd)의 출력 전류(I_{LD})에 따라 세기를 달리하여 발광함으로써 영상을 표시한다.
- <46> 스위칭 트랜지스터(Qs) 및 구동 트랜지스터(Qd)는 n-채널 전계 효과 트랜지스터(field effect transistor, FET)이다. 그러나 스위칭 트랜지스터(Qs)와 구동 트랜지스터(Qd) 중 적어도 하나는 p-채널 전계 효과 트랜지스터일 수 있다. 또한, 트랜지스터(Qs, Qd), 축전기(Cst) 및 유기 발광 다이오드(LD)의 연결 관계가 바뀔 수 있다.
- <47> 그러면 도 1에 도시한 유기 발광 표시 장치의 상세 구조에 대하여 도 2 내지 도 4와 도 1을 함께 참고하여 상세하게 설명한다.
- <48> 도 2는 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 배치도이고, 도 3은 도 2의 유기 발광 표시 장치를 III-III 선을 따라 잘라 도시한 단면도이고, 도 4는 도 2의 유기 발광 표시 장치를 IV-IV선을 따라 잘라 도시한 단면도이다.

- <49> 투명한 유리 또는 플라스틱 따위로 만들어진 절연 기관(110) 위에 제1 제어 전극(control electrode)(124a)을 포함하는 게이트선(121) 및 복수의 제2 제어 전극(124b)을 포함하는 복수의 게이트 도전체(gate conductor)가 형성되어 있다.
- <50> 게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(도시하지 않음)을 포함하며, 제1 제어 전극(124a)은 게이트선(121)으로부터 위로 뻗어 있다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)가 기관(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 게이트 구동 회로와 직접 연결될 수 있다.
- <51> 제2 제어 전극(124b)은 게이트선(121)과 분리되어 있으며, 아래 방향으로 뻗다가 오른 쪽으로 잠시 방향을 바꾸었다가 위로 길게 뻗은 유지 전극 (storage electrode)(127)을 포함한다.
- <52> 게이트 도전체(121, 124b)는 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다.
- <53> 게이트 도전체(121, 124b)의 측면은 기관(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80° 인 것이 바람직하다.
- <54> 게이트 도전체(121, 124b) 위에는 질화규소(SiN_x) 또는 산화규소(SiO₂) 따위로 만들어진 게이트 절연막(140)이 형성되어 있다.
- <55> 게이트 절연막(140) 위에는 제1 반도체(154a) 및 제2 반도체(154b)가 형성되어 있다. 제1 반도체(154a)는 제1 제어 전극(124a)과 중첩하고, 제2 반도체(154b)는 제2 제어 전극(124b)과 중첩한다.
- <56> 제1 및 제2 반도체(154a, 154b)는 미세 결정질(microcrystalline) 또는 다결정(polycrystalline) 반도체일 수 있다.
- <57> 제1 반도체(151) 및 제2 반도체(154b) 위에는 각각 복수 쌍의 섬형 저항성 접촉 부재(ohmic contact)(163a, 165a, 163b, 165b)가 형성되어 있다. 저항성 접촉 부재(163, 165)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 다결정 규소로 만들어질 수 있다.
- <58> 저항성 접촉 부재(163a, 165a, 163b, 165b) 및 게이트 절연막(140) 위에는 복수의 데이터선(171), 복수의 구동 전압선(172)과 복수의 제1 및 제2 출력 전극(175a, 175b)을 포함하는 복수의 데이터 도전체(data conductor)가 형성되어 있다.
- <59> 데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 제1 제어 전극(124a)을 향하여 뻗은 복수의 제1 입력 전극(input electrode)(173a)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(도시하지 않음)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)가 기관(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 데이터 구동 회로와 직접 연결될 수 있다.
- <60> 구동 전압선(172)은 구동 전압을 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 구동 전압선(172)은 제2 제어 전극(124b)을 향하여 뻗은 복수의 제2 입력 전극(173b)을 포함한다. 구동 전압선(172)은 유지 전극(127)과 중첩한다.
- <61> 제1 및 제2 출력 전극(175a, 175b)은 서로 분리되어 있고 데이터선(171) 및 구동 전압선(172)과 분리되어 있다. 제1 입력 전극(173a)과 제1 출력 전극(175a)은 제1 제어 전극(124a)을 중심으로 서로 마주하고, 제2 입력 전극(173b)과 제2 출력 전극(175b)은 제2 제어 전극(124b)을 중심으로 서로 마주한다.
- <62> 데이터 도전체(171, 172, 175a, 175b)는 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다.
- <63> 게이트 도전체(121, 124b)와 마찬가지로 데이터 도전체(171, 172, 175a, 175b) 또한 그 측면이 기관(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
- <64> 저항성 접촉 부재(163a, 165a, 163b, 165b)는 그 아래의 반도체(154a, 154b)와 그 위의 제1 및 제2 입력 전극(173a, 173b)과 제1 및 제2 출력 전극(173a, 173b, 175a, 175b) 사이에만 존재하며 이들 사이의 접촉 저항을

낮추어 준다.

- <65> 데이터 도전체(171, 172, 175a, 175b) 위에는 보호막(180)이 형성되어 있다.
- <66> 보호막(180)은 질화규소나 산화규소 따위의 무기 절연물, 유기 절연물, 저유전율 절연물 따위로 만들어진다. 유기 절연물과 저유전율 절연물의 유전 상수는 4.0 이하인 것이 바람직하며 저유전율 절연물의 예로는 플라즈마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등을 들 수 있다. 유기 절연물 중 감광성(photosensitivity)을 가지는 것으로 보호막(180)을 만들 수도 있으며, 보호막(180)의 표면은 평탄할 수 있다.
- <67> 보호막(180)에는 제1 및 제2 출력 전극(175a, 175b)을 각각 드러내는 복수의 접촉 구멍(185a, 185b)이 형성되어 있으며, 보호막(180) 및 게이트 절연막(140)에는 제2 제어 전극(124b)을 드러내는 복수의 접촉 구멍(184)이 형성되어 있다.
- <68> 보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191), 복수의 연결 부재(connecting member)(85)가 형성되어 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.
- <69> 화소 전극(191)은 접촉 구멍(185b)을 통하여 제2 출력 전극(175b)과 물리적·전기적으로 연결되어 있으며, 연결 부재(85)는 접촉 구멍(184, 185a)을 통하여 제2 제어 전극(124b) 및 제1 출력 전극(175a)과 연결되어 있다.
- <70> 화소 전극(191) 위에는 격벽(partition)(361)이 형성되어 있다. 격벽(361)은 화소 전극(191) 가장자리 주변을 둑(bank)처럼 둘러싸서 개구부(opening)(365)를 정의하며 유기 절연물 또는 무기 절연물로 만들어 진다. 격벽(361)은 또한 검정색 안료를 포함하는 감광제로 만들어질 수 있는데, 이 경우 격벽(361)은 차광 부재의 역할을 하며 그 형성 공정이 간단하다.
- <71> 격벽(361)이 정의하는 화소 전극(191) 위의 개구부(365)에는 유기 발광 부재(organic light emitting member)(370)가 형성되어 있다. 유기 발광 부재(370)는 적색, 녹색, 청색의 삼원색 등 기본색(primary color) 중 어느 하나의 빛을 고유하게 내는 유기 물질로 만들어진다. 유기 발광 표시 장치는 유기 발광 부재(370)들이 내는 기본색 색광의 공간적인 합으로 원하는 영상을 표시한다.
- <72> 유기 발광 부재(370)는 빛을 내는 발광층(emitting layer)(도시하지 않음) 외에 발광층의 발광 효율을 향상하기 위한 부대층(auxiliary layer)(도시하지 않음)을 포함하는 다층 구조를 가질 수 있다. 부대층에는 전자와 정공의 균형을 맞추기 위한 전자 수송층(electron transport layer)(도시하지 않음) 및 정공 수송층(hole transport layer)(도시하지 않음)과 전자와 정공의 주입을 강화하기 위한 전자 주입층(electron injecting layer)(도시하지 않음) 및 정공 주입층(hole injecting layer)(도시하지 않음) 등이 있다.
- <73> 유기 발광 부재(370) 위에는 공통 전극(common electrode)(270)이 형성되어 있다. 공통 전극(270)은 공통 전압(Vss)을 인가 받으며, ITO 또는 IZO 등의 투명한 도전 물질로 만들어진다.
- <74> 이러한 유기 발광 표시 장치에서, 게이트선(121)에 연결되어 있는 제1 제어 전극(124a), 데이터선(171)에 연결되어 있는 제1 입력 전극(173a) 및 제1 출력 전극(175a)은 제1 반도체(154a)와 함께 스위칭 박막 트랜지스터(switching TFT)(Qs)를 이루며, 스위칭 박막 트랜지스터(Qs)의 채널(channel)은 제1 입력 전극(173a)과 제1 출력 전극(175a) 사이의 제1 반도체(154a)에 형성된다.
- <75> 제1 출력 전극(175a)에 연결되어 있는 제2 제어 전극(124b), 구동 전압선(172)에 연결되어 있는 제2 입력 전극(173b) 및 화소 전극(191)에 연결되어 있는 제2 출력 전극(175b)은 제2 반도체(154b)와 함께 구동 박막 트랜지스터(driving TFT)(Qd)를 이루며, 구동 박막 트랜지스터(Qd)의 채널은 제2 입력 전극(173b)과 제2 출력 전극(175b) 사이의 제2 반도체(154b)에 형성된다. 화소 전극(191), 유기 발광 부재(370) 및 공통 전극(270)은 유기 발광 다이오드(LD)를 이루며, 화소 전극(191)이 애노드(anode), 공통 전극(270)이 캐소드(cathode)가 되거나 반대로 화소 전극(191)이 캐소드, 공통 전극(270)이 애노드가 된다. 서로 중첩하는 유지 전극(127)과 구동 전압선(172)은 유지 축전기(storage capacitor)(Cst)를 이룬다.
- <76> 이러한 유기 발광 표시 장치는 기판(110)의 위쪽 또는 아래쪽으로 빛을 내보내어 영상을 표시한다. 불투명한 화소 전극(191)과 투명한 공통 전극(270)은 기판(110)의 위쪽 방향으로 영상을 표시하는 전면 발광(top emission) 방식의 유기 발광 표시 장치에 적용하며, 투명한 화소 전극(191)과 불투명한 공통 전극(270)은 기판(110)의 아래 방향으로 영상을 표시하는 배면 발광(bottom emission) 방식의 유기 발광 표시 장치에 적용한다.

- <77> 그러면 도 2 내지 도 4에 도시한 유기 발광 표시 장치를 제조하는 방법에 대하여 도 5 내지 도 18을 참조하여 상세하게 설명한다.
- <78> 도 5는 본 발명의 유기 발광 표시 장치를 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이고, 도 6 및 도 7은 각각 도 5의 VI-VI, VII-VII선을 따라 잘라 도시한 단면도이고, 도 8 및 도 9는 도 6 및 도 7의 다음 단계에서의 단면도로 도 5의 VI-VI, VII-VII선을 따라 잘라 도시한 단면도이고, 도 10은 도 5의 다음 단계에서의 배치도이고, 도 11 및 도 12는 각각 도 10의 XI-XI, XII-XII선을 따라 잘라 도시한 단면도이고, 도 13은 도 10의 다음 단계에서의 배치도이고, 도 14 및 도 15는 도 13의 XIV-XIV, XV-XV선을 따라 잘라 도시한 단면도이고, 도 16은 도 13의 다음 단계에서의 배치도이고, 도 17 및 도 18은 도 16의 XVII-XVII, XVIII-XVIII 선을 따라 잘라 도시한 단면도이다.
- <79> 도 5 내지 도 7에 도시한 바와 같이, 기판(110) 위에 스퍼터링 따위로 금속을 증착하여 금속막을 형성한다. 이후 금속막을 패터닝하여 제1 제어 전극(124a)을 포함하는 게이트선(121), 유지 전극(127)을 포함하는 제2 제어 전극(124b)을 형성한다.
- <80> 다음 도 8 및 도 9에 도시한 바와 같이, 기판(110) 위에 게이트 절연막(140)을 형성한다. 게이트 절연막(140)은 질화 규소 또는 산화 규소를 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성할 수 있다.
- <81> 이후 화학 기상 증착으로 도핑되지 않은 제1 비정질 규소막과 도핑된 제2 비정질 규소막을 형성한다. 그리고 열 처리로 제1 및 제2 비정질 규소막을 결정화하여 제1 및 제2 다결정 규소막(150, 160)을 형성한다. 결정화는 고상 결정화(solid phase crystallization, SPC), 엑시머 레이저 결정화(excimer laser annealing, ELA) 또는 금속 유도 측면 결정화(metal induced lateral crystallization, MILC) 따위로 수행할 수 있으며, 이 중 고상 결정화 방법이 바람직하다.
- <82> 그런 다음, H₂ 플라스마 처리하여 다결정 규소막의 표면을 안정화 한다.
- <83> H₂ 플라스마 처리는 화학 기상 증착기 내에서 진행하며 H₂ 분위기에서 챔버 파워 밀도를 0.25~4W/cm²로 유지하고, 압력을 1,000~5,000mT로 유지하여 30~120sec 동안 진행한다.
- <84> 다음 도 10 내지 도 12에 도시한 바와 같이, 제2 다결정 규소막(160) 및 제1 다결정 규소막(150)을 식각하여 저항성 접촉 부재 패턴(164), 제1 반도체(154a) 및 제2 반도체(154b)를 형성한다.
- <85> 다음 도 13 내지 도 15에 도시한 바와 같이, 기판(110) 위에 스퍼터링 따위로 금속막을 형성한 후 패터닝하여 제1 입력 전극(173a)을 포함하는 데이터선(171), 제2 입력 전극(173b)을 포함하는 구동 전압선(172), 제1 출력 전극(175a) 및 제2 출력 전극(175b)을 포함하는 데이터 도전체를 형성한다.
- <86> 이후 데이터 도전체를 마스크로 노출된 저항성 접촉 부재 패턴(164)을 식각하여 섬형 저항성 접촉 부재(163a, 163b, 165a, 165b)를 형성한다.
- <87> 도 8 및 도 9의 단계에서의 H₂ 플라스마 처리는 도 8 및 도 9의 단계에서 실시하지 않고, 저항성 접촉 부재를 형성한 후 실시할 수 있다.
- <88> 다음 도 16 내지 도 18에 도시한 바와 같이, 데이터 도전체(171, 172, 175a, 175b) 위에 층간 절연막(180)을 적층하고 사진 식각하여 복수의 접촉 구멍(184, 185a, 185b)을 형성한다.
- <89> 그리고 층간 절연막(180) 위에 금속층을 형성한 후 패터닝하여 복수의 화소 전극(191), 복수의 연결 부재(85)를 형성한다.
- <90> 다음, 도 2 내지 도 4에 도시한 바와 같이, 감광성 유기 절연막을 도포하고 노광 및 현상하여 화소 전극(191) 위에 개구부(365)를 가지는 격벽(361)을 형성한다.
- <91> 그리고 개구부(365)에 발광 부재(370)를 형성한다. 발광 부재(370)는 잉크젯 인쇄(inkjet printing) 방법과 같은 용액 공정(solution process) 또는 증착(evaporation)으로 형성할 수 있으며, 그 중 잉크젯 인쇄 방법이 바람직하다.
- <92> 다음 격벽(361) 및 발광 부재(370) 위에 공통 전극(270)을 형성한다.
- <93> 본 발명의 실시예에서와 같이 플라스마 처리를 진행하면 박막 트랜지스터의 Ion, Ioff 특성이 향상되는데, 이는

도 19 및 도 20의 그래프를 통해서 확인할 수 있다.

- <94> 도 19 및 도 20은 본 발명의 한 실시예에 따라 플라스마 처리를 실시할 때의 V_g 변화에 따른 I_d 값을 도시한 그래프이다.
- <95> 도 19를 참조하면, 챔버 파워 밀도를 $0.25\sim 4W/cm^2$ 로 유지하면서 플라스마 처리를 10sec, 30sec, 120sec 동안 진행하는 각각의 그래프로, 처리 시간이 10sec에서 120sec로 길어질수록 Ion 전류가 증가하고, Ioff 전류는 감소하는 것을 알 수 있다.
- <96> 그리고 도 20은 챔버 파워 밀도가 $0.25\sim 4W/cm^2$ 인 도 19의 실시예에서보다 챔버 파워 밀도를 $1.25W/cm^2$ 로 증가시킨 후 10sec, 30sec, 120sec 동안 진행하는 각각의 그래프로, 처리 시간이 10sec에서 120sec로 증가할수록 Ion전류는 더욱 증가하고, Ioff 전류는 더욱 감소하는 것을 확인할 수 있다.
- <97> 즉, 본 발명의 실시예에서와 같이 일정시간 동안 H_2 플라스마 처리를 실시하면 열처리시 탈수소화 현상으로 손상된 반도체 표면이 안정화 된다. 따라서 박막 트랜지스터의 Ion 전류는 증가하고, Ioff 전류는 감소한다.

발명의 효과


- <98> 이상 설명한 바와 같이, 본 발명은 플라스마 처리로 Ion, Ioff 특성을 향상시킴으로써 고품질의 박막 트랜지스터를 포함하는 유기 표시 장치를 제공할 수 있다.
- <99> 이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.

도면의 간단한 설명


- <1> 도 1은 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 등가 회로도이다.
- <2> 도 2는 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 배치도이다.
- <3> 도 3은 도 2의 유기 발광 표시 장치를 III-III 선을 따라 잘라 도시한 단면도이다.
- <4> 도 4는 도 2의 유기 발광 표시 장치를 IV-IV선을 따라 잘라 도시한 단면도이다.
- <5> 도 5는 본 발명의 유기 발광 표시 장치를 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이다.
- <6> 도 6 및 도 7은 각각 도 5의 VI-VI, VII-VII선을 따라 잘라 도시한 단면도이다.
- <7> 도 8 및 도 9는 도 6 및 도 7의 다음 단계에서의 단면도로 도 5의 VI-VI, VII-VII선을 따라 잘라 도시한 단면도이다.
- <8> 도 10은 도 5의 다음 단계에서의 배치도이다.
- <9> 도 11 및 도 12는 각각 도 10의 XI-XI, XII-XII선을 따라 잘라 도시한 단면도이다.
- <10> 도 13은 도 10의 다음 단계에서의 배치도이다.
- <11> 도 14 및 도 15는 도 13의 XIV-XIV, XV-XV선을 따라 잘라 도시한 단면도이다.
- <12> 도 16은 도 13의 다음 단계에서의 배치도이다.
- <13> 도 17 및 도 18은 도 16의 XVII-XVII, XVIII-XVIII선을 따라 잘라 도시한 단면도이다.
- <14> 도 19 및 도 20은 본 발명의 한 실시예에 따라 플라스마 처리를 실시할 때의 V_g 변화에 따른 I_d 값을 도시한 그래프이다.

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7




도면8




도면9




도면10




도면11




도면12




도면13




도면14




도면15




도면16




도면17




도면18



도면19



도면20



专利名称(译)	制造有机发光显示装置的方法		
公开(公告)号	KR1020080054927A	公开(公告)日	2008-06-19
申请号	KR1020060127606	申请日	2006-12-14
[标]申请(专利权)人(译)	三星电子株式会社		
申请(专利权)人(译)	三星电子有限公司		
当前申请(专利权)人(译)	三星电子有限公司		
[标]发明人	CHOI YONG MO 최용모 KIM BYOUNG JUNE 김병준 YANG SUNG HOON 양성훈 HUH JONG MOO 허종무 OH HWA YEUL 오화열 CHOI JAE HO 최재호		
发明人	최용모 김병준 양성훈 허종무 오화열 최재호		
IPC分类号	H05B33/02		
CPC分类号	H01L27/1285 H01L27/1222 H01L51/56		
外部链接	Espacenet		

摘要(译)

根据本发明的有机发光显示器制造方法包括在基板上包括第一药剂电极的栅极线和形成第二剂电极的步骤，在栅极线上形成栅极绝缘层的步骤和第二剂电极，在栅极绝缘层上形成非晶硅膜的步骤，通过热处理非晶硅膜形成多晶硅膜的步骤，用等离子体H₂处理多晶硅膜的步骤，形成步骤第一和第二半导体图案化多晶硅膜，数据线在第一和第二半导体上具有第一输入电极，驱动电压线具有第二半导体输入电极，形成第一输出电极和第二输出电极的步骤，在第一输出电极和第二输出电极上形成数据线，驱动电压线和保护膜的步骤，用于连接第一输出电极和第二输出电极的连接构件保护膜和第二输入电极上的第一输出电极，形成与第二输出电极连接的第一电极的步骤，在第一电极上形成包括开口部分的分隔壁的步骤，形成发光的步骤在开口部分中的构件和在发光构件上形成第二电极的步骤。多晶半导体，障碍物，有机电致发光，氢等离子体。

