



(19) 대한민국특허청(KR)  
(12) 공개특허공보(A)

(11) 공개번호 10-2010-0097874  
(43) 공개일자 2010년09월06일

(51) Int. Cl.

G09G 3/30 (2006.01) G09G 3/20 (2006.01)

(21) 출원번호 10-2009-0016733

(22) 출원일자 2009년02월27일

심사청구일자 2009년02월27일

(71) 출원인

삼성모바일디스플레이주식회사

경기도 용인시 기흥구 농서동 산24번지

(72) 발명자

정보용

경기도 용인시 기흥구 농서동 산24번지 LCD기술동 2층

강철규

경기도 용인시 기흥구 농서동 산24번지 LCD기술동 2층

(74) 대리인

신영무


전체 청구항 수 : 총 19 항

(54) 화소 및 이를 이용한 유기전계발광 표시장치

(57) 요약

본 발명은 구동 트랜지스터의 문턱전압을 보상할 수 있도록 한 화소에 관한 것으로, 본 발명의 화소는, 고전위 화소전원인 제1 전원과 저전위 화소전원인 제2 전원 사이에 접속된 유기 발광 다이오드와, 상기 유기 발광 다이오드와 상기 제2 전원 사이에 접속되어 상기 제1 전원으로부터 상기 유기 발광 다이오드를 경유하여 상기 제2 전원으로 흐르는 구동전류를 제어하는 제1 트랜지스터와, 상기 제1 트랜지스터의 게이트 전극이 접속되는 제1 노드에 일 전극이 접속되며 제1 주사신호가 공급될 때 상기 제1 노드를 제1 전압으로 충전하는 제2 트랜지스터와, 상기 제1 노드와 제2 노드 사이에 접속되는 제1 커패시터와, 상기 제2 노드와 데이터선 사이에 접속되며 상기 제1 주사신호가 공급될 때 상기 제2 노드로 데이터신호를 공급하는 제3 트랜지스터와, 상기 제1 노드와 상기 제2 노드 사이에 접속되며 제2 주사신호가 공급될 때 상기 제1 노드와 상기 제2 노드를 연결하는 제4 트랜지스터와, 상기 제1 트랜지스터와 상기 제2 전원 사이에 접속되며 발광 제어신호에 대응하여 상기 제1 트랜지스터와 상기 제2 전원 사이의 연결을 제어하는 제5 트랜지스터와, 상기 제2 노드와 상기 제1 및 제5 트랜지스터의 접속노드인 제3 노드 사이에 접속되는 제2 커패시터를 포함한다.

대표도 - 도2



## 특허청구의 범위

### 청구항 1

고전위 화소전원인 제1 전원과 저전위 화소전원인 제2 전원 사이에 접속된 유기 발광 다이오드와,  
 상기 유기 발광 다이오드와 상기 제2 전원 사이에 접속되어 상기 제1 전원으로부터 상기 유기 발광 다이오드를  
 경유하여 상기 제2 전원으로 흐르는 구동전류를 제어하는 제1 트랜지스터와,  
 상기 제1 트랜지스터의 게이트 전극이 접속되는 제1 노드에 일 전극이 접속되며, 제1 주사신호가 공급될 때 상  
 기 제1 노드를 제1 전압으로 충전하는 제2 트랜지스터와,  
 상기 제1 노드와 제2 노드 사이에 접속되는 제1 커패시터와,  
 상기 제2 노드와 데이터선 사이에 접속되며, 상기 제1 주사신호가 공급될 때 상기 제2 노드로 데이터신호를 공  
 급하는 제3 트랜지스터와,  
 상기 제1 노드와 상기 제2 노드 사이에 접속되며, 제2 주사신호가 공급될 때 상기 제1 노드와 상기 제2 노드를  
 연결하는 제4 트랜지스터와,  
 상기 제1 트랜지스터와 상기 제2 전원 사이에 접속되며, 발광 제어신호에 대응하여 상기 제1 트랜지스터와 상기  
 제2 전원 사이의 연결을 제어하는 제5 트랜지스터와,  
 상기 제2 노드와, 상기 제1 및 제5 트랜지스터의 접속노드인 제3 노드 사이에 접속되는 제2 커패시터를 포함하  
 는 화소.

### 청구항 2

제1항에 있어서,  
 상기 제1 주사신호는 상기 화소가 위치한  $i$  ( $i$ 는 자연수)번째 수평라인에 배열되는  $i$ 번째 주사선을 통해 공급되  
 는  $i$ 번째 주사신호이고,  
 상기 제2 주사신호는  $i+1$  번째 주사선을 통해 상기 제1 주사신호에 후속되어 공급되는  $i+1$ 번째 주사신호인  
 화소.

### 청구항 3

제2항에 있어서,  
 상기 발광 제어신호는,  
 상기 제1 주사신호가 공급되는 기간의 초기기간 동안 상기 제5 트랜지스터가 턴-온되는 전압레벨을 유지하고,  
 상기 제1 주사신호가 공급되는 기간의 나머지 기간 및 상기 제2 주사신호가 공급되는 기간 동안 상기 제5 트랜  
 지스터가 턴-오프되는 전압레벨을 유지하며,  
 상기 제2 주사신호의 공급이 완료된 이후의 발광기간 동안 상기 제5 트랜지스터가 턴-온되는 전압레벨을 유지하  
 는 화소.

### 청구항 4

제1항에 있어서,  
 상기 제1 내지 제5 트랜지스터는 N형 트랜지스터로 구현됨을 특징으로 하는 화소.

### 청구항 5

제1항에 있어서,  
 상기 제2 트랜지스터의 다른 전극은 기준전원에 접속되며, 상기 제1 전압은 상기 기준전원의 전압으로 설정되는  
 화소.

**청구항 6**

제5항에 있어서,

상기 제1 전압은, 상기 제2 전원의 전압보다 상기 제1 트랜지스터의 문턱전압 이상 높고, 상기 제1 전원의 전압 이하로 설정되는 화소.

**청구항 7**

제5항에 있어서,

상기 기준전원과 상기 유기 발광 다이오드의 캐소드 전극 사이에 접속되며, 상기 제1 주사신호가 공급될 때 상기 유기 발광 다이오드의 캐소드 전극으로 상기 제1 전압을 전달하는 제6 트랜지스터를 더 포함하는 화소.

**청구항 8**

제7항에 있어서,

상기 제1 전압은, 상기 제2 전원의 전압보다 상기 제1 트랜지스터의 문턱전압 이상 높고, 상기 제1 전원의 전압 이하로 설정되며,

상기 제1 전압과 상기 제1 전원의 전압의 차는 상기 유기 발광 다이오드의 문턱전압 이하로 설정되는 화소.

**청구항 9**

제1항에 있어서,

상기 제2 트랜지스터의 다른 전극은 상기 유기 발광 다이오드의 캐소드 전극에 접속되는 화소.

**청구항 10**

제9항에 있어서,

상기 제1 전압은 상기 제1 전원의 전압에서 상기 유기 발광 다이오드의 문턱전압을 감한 값으로 설정되는 화소.

**청구항 11**

제9항에 있어서,

상기 유기 발광 다이오드의 애노드 전극과 캐소드 전극 사이에 접속되며, 상기 제1 주사신호가 공급될 때, 상기 유기 발광 다이오드의 애노드 전극과 캐소드 전극을 연결하는 제6 트랜지스터를 더 포함하는 화소.

**청구항 12**

제11항에 있어서,

상기 제1 전압은 상기 제1 전원의 전압으로 설정되는 화소.

**청구항 13**

다수의 화소들이 구비된 표시부를 포함하며, 상기 화소들 각각은,

고전위 화소전원인 제1 전원과 저전위 화소전원인 제2 전원 사이에 접속된 유기 발광 다이오드와,

상기 유기 발광 다이오드와 상기 제2 전원 사이에 접속되어 상기 제1 전원으로부터 상기 유기 발광 다이오드를 경유하여 상기 제2 전원으로 흐르는 구동전류를 제어하는 제1 트랜지스터와,

상기 제1 트랜지스터의 게이트 전극이 접속되는 제1 노드에 일 전극이 접속되며, 제1 주사신호가 공급될 때 상기 제1 노드를 제1 전압으로 충전하는 제2 트랜지스터와,

상기 제1 노드와 제2 노드 사이에 접속되는 제1 커패시터와,

상기 제2 노드와 데이터선 사이에 접속되며, 상기 제1 주사신호가 공급될 때 상기 제2 노드로 데이터신호를 공급하는 제3 트랜지스터와,

상기 제1 노드와 상기 제2 노드 사이에 접속되며, 제2 주사신호가 공급될 때 상기 제1 노드와 상기 제2 노드를 연결하는 제4 트랜지스터와,

상기 제1 트랜지스터와 상기 제2 전원 사이에 접속되며, 발광 제어신호에 대응하여 상기 제1 트랜지스터와 상기 제2 전원 사이의 연결을 제어하는 제5 트랜지스터와,

상기 제2 노드와, 상기 제1 및 제5 트랜지스터의 접속노드인 제3 노드 사이에 접속되는 제2 커패시터를 포함하는 유기전계발광 표시장치.

**청구항 14**

제13항에 있어서,

상기 화소들로 상기 제1 주사신호 및 상기 제2 주사신호를 순차적으로 공급하는 주사 구동부와,

상기 제1 주사신호가 공급되는 기간 동안 선택된 화소들로 상기 데이터신호를 공급하는 데이터 구동부를 더 포함하는 유기전계발광 표시장치.

**청구항 15**

제14항에 있어서,

상기 주사 구동부는 상기 발광 제어신호를 더 공급하며,

상기 발광 제어신호는,

상기 제1 주사신호가 공급되는 기간의 초기 기간 및 상기 제2 주사신호의 공급이 완료된 이후의 발광기간 동안 상기 제5 트랜지스터를 턴-온시키는 전압레벨로 설정되고,

상기 제1 주사신호가 공급되는 기간의 나머지 기간 및 상기 제2 주사신호가 공급되는 기간 동안 상기 제5 트랜지스터를 턴-오프시키는 전압레벨로 설정된 유기전계발광 표시장치.

**청구항 16**

제13항에 있어서,

상기 제2 트랜지스터의 다른 전극은 기준전원에 접속되며, 상기 제1 전압은 상기 기준전원의 전압으로 설정되는 유기전계발광 표시장치.

**청구항 17**

제16항에 있어서,

상기 화소들 각각은, 상기 기준전원과 상기 유기 발광 다이오드의 캐소드 전극 사이에 접속되며, 상기 제1 주사신호가 공급될 때 상기 유기 발광 다이오드의 캐소드 전극으로 상기 제1 전압을 전달하는 제6 트랜지스터를 더 포함하는 유기전계발광 표시장치.

**청구항 18**

제13항에 있어서,

상기 제2 트랜지스터의 다른 전극은 상기 유기 발광 다이오드의 캐소드 전극에 접속되는 유기전계발광 표시장치.

**청구항 19**

제18항에 있어서,

상기 화소들 각각은, 상기 유기 발광 다이오드의 애노드 전극과 캐소드 전극 사이에 접속되며, 상기 제1 주사신호가 공급될 때, 상기 유기 발광 다이오드의 애노드 전극과 캐소드 전극을 연결하는 제6 트랜지스터를 더 포함하는 유기전계발광 표시장치.

**명세서**

**발명의 상세한 설명**

**기술분야**

[0001] 본 발명은 구동 트랜지스터의 문턱전압을 보상할 수 있도록 한 화소 및 이를 이용한 유기전계발광 표시장치에 관한 것이다.

**배경기술**

[0002] 최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 평판 표시장치로는 액정 표시장치(Liquid Crystal Display Device), 전계방출 표시장치(Field Emission Display Device), 플라즈마 표시패널(Plasma Display Panel) 및 유기전계발광 표시장치(Organic Light Emitting Display Device) 등이 있다.

[0003] 평판표시장치 중 유기전계발광 표시장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 다이오드(Organic Light Emitting Diode : OLED)들을 이용하여 화상을 표시한다. 이러한 유기전계발광 표시장치는 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동된다.

[0004] 일반적으로, 유기전계발광 표시장치는 화소들 각각에 포함되는 구동 트랜지스터를 이용하여 유기 발광 다이오드로 흐르는 전류량을 제어하면서 계조를 표현한다. 이 경우, 화소들 각각에 포함된 구동 트랜지스터의 문턱전압 편차에 의하여 불균일한 휘도의 영상이 표시되는 문제점이 있다.

**발명의 내용**

**해결 하고자하는 과제**

[0005] 따라서, 본 발명의 목적은 구동 트랜지스터의 문턱전압을 보상할 수 있도록 한 화소 및 이를 이용한 유기전계발광 표시장치를 제공하는 것이다.

**과제 해결수단**

[0006] 이와 같은 목적을 달성하기 위하여 본 발명의 제1 측면은 고전위 화소전원인 제1 전원과 저전위 화소전원인 제2 전원 사이에 접속된 유기 발광 다이오드와, 상기 유기 발광 다이오드와 상기 제2 전원 사이에 접속되어 상기 제1 전원으로부터 상기 유기 발광 다이오드를 경유하여 상기 제2 전원으로 흐르는 구동전류를 제어하는 제1 트랜지스터와, 상기 제1 트랜지스터의 게이트 전극이 접속되는 제1 노드에 일 전극이 접속되며 제1 주사신호가 공급될 때 상기 제1 노드를 제1 전압으로 충전하는 제2 트랜지스터와, 상기 제1 노드와 제2 노드 사이에 접속되는 제1 커패시터와, 상기 제2 노드와 데이터선 사이에 접속되며 상기 제1 주사신호가 공급될 때 상기 제2 노드로 데이터신호를 공급하는 제3 트랜지스터와, 상기 제1 노드와 상기 제2 노드 사이에 접속되며 제2 주사신호가 공급될 때 상기 제1 노드와 상기 제2 노드를 연결하는 제4 트랜지스터와, 상기 제1 트랜지스터와 상기 제2 전원 사이에 접속되며 발광 제어신호에 대응하여 상기 제1 트랜지스터와 상기 제2 전원 사이의 연결을 제어하는 제5 트랜지스터와, 상기 제2 노드와 상기 제1 및 제5 트랜지스터의 접속노드인 제3 노드 사이에 접속되는 제2 커패시터를 포함하는 화소를 제공한다.

[0007] 또한, 본 발명의 제2 측면은 다수의 화소들이 구비된 표시부를 포함하며, 상기 화소들 각각은, 고전위 화소전원인 제1 전원과 저전위 화소전원인 제2 전원 사이에 접속된 유기 발광 다이오드와, 상기 유기 발광 다이오드와 상기 제2 전원 사이에 접속되어 상기 제1 전원으로부터 상기 유기 발광 다이오드를 경유하여 상기 제2 전원으로 흐르는 구동전류를 제어하는 제1 트랜지스터와, 상기 제1 트랜지스터의 게이트 전극이 접속되는 제1 노드에 일 전극이 접속되며 제1 주사신호가 공급될 때 상기 제1 노드를 제1 전압으로 충전하는 제2 트랜지스터와, 상기 제1 노드와 제2 노드 사이에 접속되는 제1 커패시터와, 상기 제2 노드와 데이터선 사이에 접속되며 상기 제1 주사

신호가 공급될 때 상기 제2 노드로 데이터신호를 공급하는 제3 트랜지스터와, 상기 제1 노드와 상기 제2 노드 사이에 접속되며 제2 주사신호가 공급될 때 상기 제1 노드와 상기 제2 노드를 연결하는 제4 트랜지스터와, 상기 제1 트랜지스터와 상기 제2 전원 사이에 접속되며 발광 제어신호에 대응하여 상기 제1 트랜지스터와 상기 제2 전원 사이의 연결을 제어하는 제5 트랜지스터와, 상기 제2 노드와 상기 제1 및 제5 트랜지스터의 접속노드인 제3 노드 사이에 접속되는 제2 커패시터를 포함하는 유기전계발광 표시장치를 제공한다.

**효 과**

[0008] 이와 같은 본 발명의 화소 및 이를 이용한 유기전계발광 표시장치에 따르면, 비교적 적은 수의 트랜지스터로 화소회로를 구성하면서, 구동 트랜지스터의 문턱전압을 보상함과 아울러 화질 및 소비전력 특성을 향상시킬 수 있다.

**발명의 실시를 위한 구체적인 내용**

- [0009] 이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.
- [0010] 도 1은 본 발명의 실시예에 의한 유기전계발광 표시장치를 개략적으로 도시한 블럭도이다.
- [0011] 도 1을 참조하면, 본 발명의 실시예에 의한 유기전계발광 표시장치는 타이밍 제어부(10), 주사 구동부(20), 데이터 구동부(30) 및 표시부(40)를 포함한다.
- [0012] 타이밍 제어부(10)는 외부로부터 공급되는 동기신호들에 대응하여 주사 구동제어신호(SCS) 및 데이터 구동제어신호(DCS)를 생성한다. 타이밍 제어부(10)에서 생성된 주사 구동제어신호(SCS)는 주사 구동부(20)로 공급되고, 데이터 구동제어신호(DCS)는 데이터 구동부(30)로 공급된다. 또한, 타이밍 제어부(10)는 외부로부터 공급되는 데이터(Data)를 데이터 구동부(30)로 공급한다.
- [0013] 주사 구동부(20)는 타이밍 제어부(10)로부터 공급되는 주사 구동제어신호(SCS)에 대응하여 주사신호 및 발광 제어신호를 생성하고, 이를 주사선들(S1 내지 Sn+1) 및 발광 제어선들(E1 내지 En)로 공급한다. 주사선들(S1 내지 Sn+1)로 주사신호가 공급되면 행 단위로 화소들(50)이 순차적으로 선택된다. 그리고, 발광 제어선들(E1 내지 En)로 발광 제어신호가 공급되면 화소들(50)의 발광이 제어된다.
- [0014] 단, 본 발명에서 주사 구동부(20)는 각 수평라인에 배열되는 주사선들(S1 내지 Sn+1)을 통해 순차적으로 주사신호를 공급하되,  $i$  ( $i$ 는 자연수)번째 주사선( $S_i$ )으로  $i$ 번째 주사신호(제1 주사신호)가 공급되는 기간의 초기 기간 및  $i+1$ 번째 주사선( $S_{i+1}$ )으로의  $i+1$ 번째 주사신호(제2 주사신호)의 공급이 완료된 이후의 기간 동안  $i$ 번째 발광 제어선( $E_i$ )으로 제1 전압레벨(예컨대, 하이레벨)의 발광 제어신호를 공급한다. 그리고,  $i$ 번째 주사신호가 공급되는 기간의 나머지 기간 및  $i+1$ 번째 주사신호가 공급되는 기간 동안에는  $i$ 번째 발광 제어선( $E_i$ )으로 제2 전압레벨(예컨대, 로우레벨)의 발광 제어신호를 공급한다.
- [0015] 데이터 구동부(30)는 타이밍 제어부(10)로부터 공급되는 데이터 구동제어신호(DCS) 및 데이터(Data)에 대응하여 데이터신호를 생성하고, 이를 데이터선들(D1 내지 Dm)로 공급한다. 특히, 데이터 구동부(30)는  $i$ 번째 주사신호에 의해  $i$ 번째 수평라인의 화소들(50)이 선택될 때, 선택된 화소들(50)에 대한 데이터신호를 데이터선들(D1 내지 Dm)로 공급한다.
- [0016] 표시부(40)는 주사선들(S1 내지 Sn+1), 발광 제어선들(E1 내지 En) 및 데이터선들(D1 내지 Dm)의 교차부에 위치되며, 각각 유기 발광 다이오드(미도시)를 구비하는 다수의 화소들(50)을 포함한다.
- [0017] 화소들(50) 각각은 자신이 위치된 수평라인 및 수직라인에 위치한 주사선(S), 발광제어선(E) 및 데이터선(D)과 접속되어 이들로부터 각각 주사신호, 발광 제어신호 및 데이터신호를 공급받는다. 이와 같은 화소들(50)은 데이터신호에 대응하는 휘도로 발광한다.
- [0018] 한편, 화소들(50)은 전원공급부(미도시) 등으로부터 고전위 화소전원(ELVDD, 이하, 제1 전원) 및 저전위 화소전원(ELVSS, 이하, 제2 전원)과 같은 구동전원을 공급받아 구동된다. 또한, 화소들(50)은 그 회로구성에 따라, 추가로 기준전원( $V_{ref}$ ) 등을 더 공급받을 수도 있다.

- [0019] 단, 본 발명에서 화소들(50)은 유기 발광 다이오드의 캐소드 전극과 제2 전원(ELVSS) 사이에 접속되는 다수의 N형 트랜지스터들을 포함하며, 구동 트랜지스터의 문턱전압이 보상되는 전류를 유기 발광 다이오드로 공급한다.
- [0020] 화소회로가 전술한 바와 같이 유기 발광 다이오드의 캐소드 전극과 제2 전원(ELVSS) 사이에 접속되는 다수의 N형 트랜지스터들을 포함하는 경우, 제1 전원(ELVDD)은 표시부(40)에 전면적으로 공급되고, 제2 전원(ELVSS)은 표시부(40) 내에 라인형태로 형성된 전원공급선(PL)에 의해 각 화소들(50)로 공급될 수 있다.
- [0021] 이와 같은 화소들(50)의 구성 및 동작에 대한 상세한 설명은 후술하기로 한다.
- [0022] 도 2는 도 1에 도시된 화소의 제1 실시예를 도시한 회로도이다. 편의상, 도 2에서는 i번째 수평라인에 위치하며, 제m 데이터선(Dm)과 접속되는 화소를 도시하기로 한다.
- [0023] 도 2를 참조하면, 제1 실시예에 의한 화소(50)는 구동전류에 대응하는 휘도의 빛을 생성하기 위한 유기 발광 다이오드(OLED)와, 유기 발광 다이오드(OLED)에 흐르는 구동전류를 제어하기 위한 화소회로(52)를 포함한다.
- [0024] 유기 발광 다이오드(OLED)는 고전위 화소전원인 제1 전원(ELVDD)과 저전위 화소전원인 제2 전원(ELVSS) 사이에 접속되어 화소회로(52)에 의해 제어되는 구동전류에 대응하는 휘도로 발광한다.
- [0025] 이를 위해, 유기 발광 다이오드(OLED)의 애노드 전극은 제1 전원(ELVDD)에 접속되고, 캐소드 전극은 화소회로(52)를 경유하여 제2 전원(ELVSS)에 접속된다.
- [0026] 화소회로(52)는 유기 발광 다이오드(OLED)와 제2 전원(ELVSS) 사이에 접속되어 화소(50)의 발광기간 동안 데이터 신호에 대응하는 구동전류가 유기 발광 다이오드(OLED)에 흐르도록 제어한다.
- [0027] 이를 위해, 화소회로(52)는 N형 트랜지스터로 구현된 제1 내지 제5 트랜지스터(M1 내지 M5)와, 제1 및 제2 커패시터(C1, C2)를 포함한다.
- [0028] 제1 트랜지스터(M1)는 구동 트랜지스터로, 유기 발광 다이오드(OLED)와 제2 전원(ELVSS) 사이에 접속되며, 제1 트랜지스터(M1)의 게이트 전극은 제1 노드(N1)에 접속된다. 이와 같은 제1 트랜지스터(M1)는 발광기간 동안 자신의 게이트 전극과 소스 전극의 전압차에 대응하여, 제1 전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제2 전원(ELVSS)으로 흐르는 구동전류의 양을 제어한다.
- [0029] 제2 트랜지스터(M2)는 제1 노드(N1)와 기준전원(Vref) 사이에 접속되며, 제2 트랜지스터(M2)의 게이트 전극은 현재 주사선(이후 제1 주사선이라 함, Si)에 접속된다. 이와 같은 제2 트랜지스터(M2)는 제1 주사선(Si)으로 제1 주사신호(하이레벨)가 공급될 때 제1 노드(N1)를 제1 전압으로 충전한다. 본 실시예에서, 제1 전압은 기준전원(Vref)의 전압으로 설정된다.
- [0030] 제3 트랜지스터(M3)는 데이터선(Dm)과 제2 노드(N2) 사이에 접속되며, 제3 트랜지스터(M3)의 게이트 전극은 제1 주사선(Si)에 접속된다. 이와 같은 제3 트랜지스터(M3)는 제1 주사선(Si)으로 제1 주사신호가 공급될 때 제2 노드(N2)로 데이터신호를 공급한다.
- [0031] 제4 트랜지스터(M4)는 제1 노드(N1)와 제2 노드(N2) 사이에 접속되며, 제4 트랜지스터(M4)의 게이트 전극은 다음 주사선(이후 제2 주사선이라 함, Si+1)에 접속된다. 이와 같은 제4 트랜지스터(M4)는 제2 주사선(Si+1)으로 제2 주사신호(하이레벨)가 공급될 때 제1 노드(N1)와 제2 노드(N2)를 연결한다.
- [0032] 제5 트랜지스터(M5)는 제1 트랜지스터(M1)와 제2 전원(ELVSS) 사이에 접속되며, 제5 트랜지스터(M5)의 게이트 전극은 발광 제어선(Ei)에 접속된다. 이와 같은 제5 트랜지스터(M5)는 발광 제어선(Ei)으로 공급되는 발광 제어 신호에 대응하여 제1 트랜지스터(M1)와 제2 전원(ELVSS)의 연결을 제어한다.
- [0033] 제1 커패시터(C1)는 제1 노드(N1)와 제2 노드(N2) 사이에 접속되고, 제2 커패시터(C2)는 제2 노드(N2)와, 제1 및 제5 트랜지스터(M1, M5)의 접속노드인 제3 노드(N3) 사이에 접속된다.
- [0034] 도 3은 도 1에 도시된 화소로 입력되는 입력신호의 파형을 도시한 파형도이다.
- [0035] 도 3을 참조하면, 제1 주사선(Si) 및 제2 주사선(Si+1)을 통해 제1 주사신호 및 제2 주사신호가 순차적으로 공급된다. 여기서, 제1 주사신호는 화소가 위치한 i번째 수평라인에 배열되는 i번째 주사선(Si)으로 공급되는 i번째 주사신호이고, 제2 주사신호는 i+1번째 주사선을 통해 제1 주사신호에 후속되어 공급되는 i+1번째 주사신호

이다.

- [0036] 그리고, 발광 제어선(Ei)으로 공급되는 발광 제어신호는, 제1 주사신호가 공급되는 기간의 초기 기간(제1 기간, t1) 동안 제1 전압레벨을 유지하고, 제1 주사신호가 공급되는 기간의 나머지 기간(제2 기간, t2) 및 제2 주사신호가 공급되는 기간(제3 기간, t3) 동안 제2 전압레벨을 유지하며, 제2 주사신호의 공급이 완료된 이후의 발광 기간(제4 기간, t4) 동안 제1 전압레벨을 유지한다.
- [0037] 여기서, 제1 전압레벨은 발광 제어신호에 의해 온/오프되는 트랜지스터가 턴-온되는 전압레벨, 예컨대 하이레벨로 설정되고, 제2 전압레벨은 발광 제어신호에 의해 온/오프되는 트랜지스터가 턴-오프되는 전압레벨, 예컨대 로우레벨로 설정된다.
- [0038] 이하에서는, 도 3에 도시된 입력신호의 파형을 도 2의 화소에 적용하여 도 2에 도시된 화소의 구동방법을 상세히 설명하기로 한다.
- [0039] 우선, 제1 기간(t1) 동안 하이레벨의 제1 주사신호에 의해 제2 및 제3 트랜지스터(M2, M3)가 턴-온되고, 하이레벨의 발광 제어신호에 의해 제5 트랜지스터(M5)가 턴-온된다.
- [0040] 제2 트랜지스터(M2)가 턴-온되면 기준전원(Vref)의 전압이 제1 노드(N1)로 공급된다. 이때, 기준전원(Vref)의 전압은 제1 트랜지스터(M1)를 턴-온시킬 수 있는 전압, 즉, 제2 전원(ELVSS)의 전압보다 제1 트랜지스터(M1)의 문턱전압 이상 높은 전압으로 설정된다. 또한, 기준전원(Vref)의 전압은 화소전원의 전압범위 내에 포함되도록 제1 전원(ELVDD)의 전압 이하로 설정될 수 있다.
- [0041] 이와 같은 제1 기간(t1) 동안 제5 트랜지스터(M5)도 턴-온 상태를 유지하므로, 제1 트랜지스터(M1)의 소스 전극의 전압은 제2 전원(ELVSS)에 의해 낮은 전압으로 초기화된다.
- [0042] 한편, 제3 트랜지스터(M3)가 턴-온되면, 데이터신호의 전압이 제2 노드(N2)로 전달된다.
- [0043] 이후, 제2 기간(t2) 동안 제1 주사신호는 하이레벨을 유지하고, 발광 제어신호의 전압레벨이 제5 트랜지스터(M5)를 턴-오프시키는 로우레벨로 하강하면, 제5 트랜지스터(M5)가 턴-오프된다.
- [0044] 이와 같은 제2 기간(t2)의 초기 기간 동안 제1 트랜지스터(M1)는 턴-온 상태를 유지하다가, 게이트 전극과 소스 전극의 전압차가 문턱전압이 되는 순간 턴-오프된다.
- [0045] 즉, 제2 기간(t2) 동안 제3 노드(N3)의 전압은 하기의 수학식 1과 같이, 기준전원(Vref)의 전압에서 제1 트랜지스터(M1)의 문턱전압을 감한 전압으로 충전된다.

**수학식 1**

- [0046]  $V(N3) = Vref - Vth(M1)$
- [0047] 수학식 1에서, V(N3)는 제3 노드(N3)의 전압, Vref는 기준전원의 전압, Vth(M1)은 제1 트랜지스터(M1)의 문턱전압이다.
- [0048] 이때, 제2 노드(N2)는 데이터신호의 전압으로 충전되므로, 제2 커패시터(C2)에는 하기의 수학식 2와 같은 전압이 충전된다.

**수학식 2**

- [0049]  $V(C2) = Vdata - (Vref - Vth(M1)) = Vdata - Vref + Vth(M1)$
- [0050] 수학식 2에서, V(C2)는 제2 커패시터(C2)에 저장되는 전압, Vdata는 데이터신호의 전압이다.
- [0051] 이후, 제3 기간(t3) 동안 하이레벨의 제2 주사신호에 의해 제4 트랜지스터(M4)가 턴-온된다.
- [0052] 제4 트랜지스터(M4)가 턴-온되면, 제1 노드(N1)와 제2 노드(N2)가 연결되어 제1 커패시터(C1)의 양단 전압은 0으로 설정되고, 제1 트랜지스터(M1)의 게이트 전극과 소스 전극 사이의 전압은 하기의 수학식 3과 같이 제2 커패시터(C2)에 충전된 전압으로 설정된다.

**수학식 3**

- [0053]  $Vgs(M1) = Vdata - Vref + Vth(M1)$

- [0054] 수학식 3에서,  $V_{gs}(M1)$ 은 제1 트랜지스터(M1)의 게이트 전극과 소스 전극 사이의 전압이다.
- [0055] 이후, 제4 기간( $t_4$ ) 동안 발광 제어신호의 전압레벨이 제5 트랜지스터(M5)를 턴-온시키는 하이레벨로 상승하면, 제5 트랜지스터(M5)가 턴-온된다.
- [0056] 그러면, 제1 전원(ELVSS)으로부터 유기 발광 다이오드(OLED), 제1 및 제5 트랜지스터(M1, M5)를 경유하여 제2 전원(ELVSS)으로 향하는 구동전류의 전류패스가 형성된다.
- [0057] 이때, 유기 발광 다이오드(OLED)에 흐르는 구동전류는 구동 트랜지스터인 제1 트랜지스터(M1)의 게이트 전극과 소스 전극 사이의 전압  $V_{gs}(M1)$ 에 의하여 결정되는 것으로 하기의 수학식 4와 같다.

**수학식 4**

[0058] 
$$I_{OLED} = \beta (V_{gs}(M1) - V_{th}(M1))^2 = \beta ((V_{data} - V_{ref} + V_{th}(M1)) - V_{th}(M1))^2 = \beta (V_{data} - V_{ref})^2$$

[0059] 수학식 4에서,  $I_{OLED}$ 는 유기 발광 다이오드(OLED)에 흐르는 구동전류이고,  $\beta$ 는 제1 트랜지스터(M1)의 공정 트랜스컨덕턴스 파라미터( $\mu_n C_{ox}$ ) 및 외형비(W/L)와 관련된 상수값이다.

[0060] 수학식 4를 참조하면, 유기 발광 다이오드(OLED)로 흐르는 구동전류는 제1 트랜지스터(M1)의 문턱전압이 상쇄된 데이터신호의 전압과 기준전원( $V_{ref}$ )의 전압의 차전압에 의하여 결정된다. 여기서, 기준전원( $V_{ref}$ )의 전압은 고정된 전압이므로, 구동전류는 제1 트랜지스터(M1)의 문턱전압 편차와 무관하게 데이터신호에 의하여 각 휘도별로 균일하게 결정된다.

[0061] 전술한 바와 같은 화소(50)에 의하면, 비교적 적은 수의 N형 트랜지스터로 구성되면서 구동 트랜지스터(제1 트랜지스터(M1))의 문턱전압을 보상함으로써, 구동 트랜지스터의 문턱전압 편차와 무관하게 균일한 영상을 표시하여 화질을 개선할 수 있다. 또한, 구동전류가 제1 또는 제2 전원(ELVDD, ELVSS)이 아닌 기준전원( $V_{ref}$ )의 전압에 의해 결정되도록 함으로써, 제1 및 제2 전원(ELVDD, ELVSS)의 전압강하에 대응하여 화질이 불균일해지는 문제를 방지할 수 있다.

[0062] 또한, 전술한 화소(50)에 의하면, 발광 제어신호의 타이밍 조절에 의해, 제1 트랜지스터(M1)의 소스전극을 효과적으로 초기화하는 물론, 제1 트랜지스터(M1)의 게이트 전극과 소스 전극 사이에 제1 트랜지스터(M1)의 문턱전압을 상쇄할 수 있는 전압을 저장하는 동안 화소(50)의 발광을 방지하고, 발광기간의 지속시간을 제어하는 등 화소(50)의 발광을 용이하게 제어할 수 있다. 이에 따라, 소비전력 특성을 향상시킴과 아울러, 화면이 흐릿하게 보이는 블러링(Blurring) 현상을 방지할 수 있다.

[0063] 도 4는 도 1에 도시된 화소의 제2 실시예를 도시한 회로도이다. 도 4를 설명할 때, 도 2에 도시된 제1 실시예와 동일한 부분은 동일부호를 부여하고, 이에 대한 상세한 설명은 생략하기로 한다.

[0064] 도 4를 참조하면, 제2 실시예에 의한 화소(50')는 기준전원( $V_{ref}$ )과 유기 발광 다이오드(OLED)의 캐소드 전극 사이에 접속되며, 게이트 전극이 제1 주사선(Si)에 접속된 제6 트랜지스터(M6)를 더 포함한다. 여기서, 제6 트랜지스터(M6)는 제1 내지 제5 트랜지스터(M1 내지 M5)와 동일한 타입의 트랜지스터, 예컨대, N형 트랜지스터로 구현될 수 있다.

[0065] 이와 같은 제6 트랜지스터(M6)는 제1 주사신호가 공급될 때, 유기 발광 다이오드(OLED)의 캐소드 전극으로 기준전원( $V_{ref}$ )의 전압(제1 전압)을 전달한다.

[0066] 이와 같은 제2 실시예에 의한 화소(50')는 제1 주사신호가 공급되는 기간(특히, 도 3의 제1 기간( $t_1$ )) 동안 유기 발광 다이오드(OLED)에 순간적으로 과전류가 흐르는 것을 방지하기 위해 제6 트랜지스터(M6)를 더 구비하는 것으로, 기준전원( $V_{ref}$ )의 전압 조절을 통해 유기 발광 다이오드(OLED)의 발광을 제한할 수 있다.

[0067] 특히, 기준전원( $V_{ref}$ )의 전압이 제1 실시예에서 설정된 전압범위를 만족하면서, 기준전원( $V_{ref}$ )의 전압과 제1 전원(ELVDD)의 전압의 차가 유기 발광 다이오드(OLED)의 문턱전압 이하가 되도록 설정하면, 제1 주사신호가 공급되는 기간 동안 유기 발광 다이오드(OLED)의 발광을 효과적으로 방지할 수 있다.

[0068] 도 5는 도 1에 도시된 화소의 제3 실시예를 도시한 회로도이다. 도 5를 설명할 때, 도 2에 도시된 제1 실시예와

동일한 부분은 동일부호를 부여하고, 이에 대한 상세한 설명은 생략하기로 한다.

- [0069] 도 5를 참조하면, 제3 실시예에 의한 화소(50")의 제2 트랜지스터(M2")는 유기 발광 다이오드(OLED)의 캐소드 전극과 제1 노드(N1) 사이에 접속된다.
- [0070] 즉, 본 실시예에서, 제2 트랜지스터(M2")의 일 전극 및 게이트 전극은 제1 실시예와 동일하게 각각 제1 노드(N1)와 제1 주사선(Si)에 접속되나, 제2 트랜지스터(M2")의 다른 전극은 기준전원(Vref) 대신 유기 발광 다이오드(OLED)의 캐소드 전극에 접속된다.
- [0071] 이와 같은 제2 트랜지스터(M2")는 제1 주사선(Si)으로 제1 주사신호가 공급될 때 제1 노드(N1)로 제1 전압을 전달한다. 여기서, 도 3의 제1 기간(t1) 동안 유기 발광 다이오드(OLED)를 경유하여 전류가 흐르므로, 제1 전압은 제1 전원(ELVDD)의 전압에서 유기 발광 다이오드(OLED)의 문턱전압을 감한 값으로 설정된다.
- [0072] 이하에서는, 도 3에 도시된 입력신호의 파형을 도 5의 화소에 적용하여 도 5에 도시된 화소의 구동방법을 설명하기로 한다.
- [0073] 우선, 제1 기간(t1) 동안 하이레벨의 제1 주사신호에 의해 제2 및 제3 트랜지스터(M2", M3)가 턴-온되고, 하이레벨의 발광 제어신호에 의해 제5 트랜지스터(M5)가 턴-온된다.
- [0074] 제5 트랜지스터(M5)가 턴-온되면 제1 전원(ELVDD)으로부터 제2 전원(ELVSS)으로 순간적인 전류의 흐름이 발생하고, 제1 트랜지스터(M1)의 소스 전극의 전압은 제2 전원(ELVSS)에 의해 낮은 전압으로 초기화된다.
- [0075] 제2 트랜지스터(M2")가 턴-온되면 유기 발광 다이오드(OLED)의 캐소드 전극의 전압이 제1 노드(N1)에 전달된다. 즉, 본 실시예에서, 제2 트랜지스터(M2")에 의해 제1 노드(N1)에 전달되는 제1 전압은 제1 전원(ELVDD)의 전압에서 유기 발광 다이오드(OLED)의 문턱전압(이하, Vto)을 감한 ELVDD-Vto로 설정된다.
- [0076] 한편, 제3 트랜지스터(M3)가 턴-온되면, 데이터신호의 전압이 제2 노드(N2)로 전달된다.
- [0077] 이후, 제2 기간(t2) 동안 제1 주사신호는 하이레벨을 유지하고, 발광 제어신호의 전압레벨이 제5 트랜지스터(M5)를 턴-오프시키는 로우레벨로 하강하면, 제5 트랜지스터(M5)가 턴-오프된다.
- [0078] 이와 같은 제2 기간(t2)의 초기 기간 동안 제1 트랜지스터(M1)는 턴-온 상태를 유지하다가, 게이트 전극과 소스 전극의 전압차가 문턱전압이 되는 순간 턴-오프된다.
- [0079] 즉, 제2 기간(t2) 동안 제3 노드(N3)의 전압은 하기의 수학적 식 5와 같이, 제1 노드(N1)의 전압 ELVDD-Vto에서 제1 트랜지스터의 문턱전압 Vth(M1)을 감한 전압으로 충전된다.

**수학적 식 5**

[0080]  $V(N3) = (ELVDD - Vto) - Vth(M1)$

[0081] 이때, 제2 노드(N2)는 데이터신호의 전압으로 충전되므로, 제2 커패시터(C2)에는 하기의 수학적 식 6과 같은 전압이 충전된다.

**수학적 식 6**

[0082]  $V(C2) = Vdata - ((ELVDD - Vto) - Vth(M1)) = Vdata - ELVDD + Vto + Vth(M1)$

[0083] 이후, 제3 기간(t3) 동안 하이레벨의 제2 주사신호에 의해 제4 트랜지스터(M4)가 턴-온된다.

[0084] 제4 트랜지스터(M4)가 턴-온되면, 제1 노드(N1)와 제2 노드(N2)가 연결되어 제1 커패시터(C1)의 양단 전압은 0으로 설정되고, 제1 트랜지스터(M1)의 게이트 전극과 소스 전극 사이의 전압은 하기의 수학적 식 7과 같이 제2 커패시터(C2)에 충전된 전압으로 설정된다.

**수학적 식 7**

[0085]  $Vgs(M1) = Vdata - ELVDD + Vto + Vth(M1)$

[0086] 이후, 제4 기간(t4) 동안 발광 제어신호의 전압레벨이 제5 트랜지스터(M5)를 턴-온시키는 하이레벨로 상승하면, 제5 트랜지스터(M5)가 턴-온된다.

[0087] 그러면, 제1 전원(ELVSS)으로부터 유기 발광 다이오드(OLED), 제1 및 제5 트랜지스터(M1, M5)를 경유하여 제2

전원(ELVSS)으로 향하는 구동전류의 전류패스가 형성된다.

[0088] 이때, 유기 발광 다이오드(OLED)에 흐르는 구동전류는 구동 트랜지스터인 제1 트랜지스터(M1)의 게이트 전극과 소스 전극 사이의 전압  $V_{gs}(M1)$ 에 의하여 결정되는 것으로 하기의 수학적 식 8과 같다.

**수학적 식 8**

[0089] 
$$I_{OLED} = \beta (V_{gs}(M1) - V_{th}(M1))^2 = \beta ((V_{data} - ELVDD + V_{to} + V_{th}(M1)) - V_{th}(M1))^2 = \beta (V_{data} - ELVDD + V_{to})^2$$

[0090] 수학적 식 8을 참조하면, 유기 발광 다이오드(OLED)로 흐르는 구동전류는 제1 트랜지스터(M1)의 문턱전압이 상쇄된 데이터신호의 전압과 제1 전원(ELVDD)의 전압 및 유기 발광 다이오드의 문턱전압에 의하여 결정된다. 여기서, 제1 전원(ELVDD)의 전압 및 유기 발광 다이오드의 문턱전압은 고정된 전압이므로, 구동전류는 제1 트랜지스터(M1)의 문턱전압 편차와 무관하게 데이터신호에 의하여 각 휘도별로 균일하게 결정된다.

[0091] 전술한 바와 같은 화소(50")에 의하면, 별도의 기준전원(제1 및 제2 실시예의  $V_{ref}$ )을 이용하지 않고, 비교적 적은 수의 N형 트랜지스터로 구성되면서, 구동 트랜지스터(제1 트랜지스터(M1))의 문턱전압을 보상함으로써, 구동 트랜지스터의 문턱전압 편차와 무관하게 균일한 영상을 표시하여 화질을 개선할 수 있다.

[0092] 또한, 전술한 화소(50")에 의하면, 제1 및 제2 실시예에 의한 화소(50, 50')와 같이 화소(50)의 발광을 용이하게 제어함으로써, 소비전력 특성을 향상시킴과 아울러, 화면이 흐릿하게 보이는 블러팅(Blurring) 현상을 방지할 수 있다.

[0093] 한편, 본 실시예에 의한 화소(50")는 제1 전원(ELVDD)의 전압강하를 용이하게 방지할 수 있는 구조, 예컨대 제1 전원(ELVDD)을 공급하는 전극판이 비저항이 낮은 도전물질로 형성 가능하며, 두께 제한으로부터 비교적 자유롭게 설계 가능한 배면발광 구조 등에 유용하게 적용될 수 있다.

[0094] 도 6은 도 1에 도시된 화소의 제4 실시예를 도시한 회로도이다. 도 6을 설명할 때, 도 5에 도시된 제3 실시예와 동일한 부분은 동일부호를 부여하고, 이에 대한 상세한 설명은 생략하기로 한다.

[0095] 도 6을 참조하면, 제4 실시예에 의한 화소(50'')는 유기 발광 다이오드(OLED)의 애노드 전극과 캐소드 전극 사이에 접속되며, 게이트 전극이 제1 주사선(Si)에 접속된 제6 트랜지스터(M6'')를 더 포함한다. 여기서, 제6 트랜지스터(M6'')는 제1 내지 제5 트랜지스터(M1 내지 M5)와 동일한 타입의 트랜지스터, 예컨대, N형 트랜지스터로 구현될 수 있다.

[0096] 이와 같은 제6 트랜지스터(M6'')는 제1 주사신호가 공급될 때, 유기 발광 다이오드(OLED)의 애노드 전극과 캐소드 전극을 연결한다. 즉, 제1 주사신호가 공급되는 동안 유기 발광 다이오드(OLED)의 애노드 전극과 캐소드 전극은 등전위 상태가 된다.

[0097] 이에 의해, 본 실시예에서는 제1 주사신호가 공급되는 동안 유기 발광 다이오드(OLED)의 발광을 효과적으로 방지할 수 있다.

[0098] 한편, 본 실시예에 의한 화소(50'')에서는, 제3 실시예에 의한 화소(50")와 달리 제1 주사신호가 공급되는 동안 제1 노드(N1)로 제1 전원(ELVDD)의 전압이 전달된다. 즉, 본 실시예에서 제6 트랜지스터(M6'')에 의해 제1 노드(N1)로 전달되는 제1 전압은 제1 전원(ELVDD)의 전압으로 설정된다.

[0099] 따라서, 도 3의 제3 기간( $t_3$ ) 동안 본 실시예에 의한 화소(50'')의 제1 트랜지스터(M1)의 게이트 전극과 소스 전극 사이의 전압은, 하기의 수학적 식 9와 같이 수학적 식 7에서 유기 발광 다이오드(OLED)의 문턱전압  $V_{to}$ 가 제거된 형태로 나타난다.

**수학적 식 9**


[0100] 
$$V_{gs}(M1) = V_{data} - ELVDD + V_{th}(M1)$$

[0101] 이에 따라, 발광기간인 도 3의 제4 기간( $t_4$ ) 동안 유기 발광 다이오드(OLED)에 흐르는 구동전류는 수학적 식 10과 같다.


**수학적 식 10**




도면2




도면3




도면4



도면5



도면6



专利名称(译)	使用相同的像素和有机电致发光显示器		
公开(公告)号	<a href="#">KR1020100097874A</a>	公开(公告)日	2010-09-06
申请号	KR1020090016733	申请日	2009-02-27
[标]申请(专利权)人(译)	三星显示有限公司		
申请(专利权)人(译)	三圣母工作显示有限公司		
当前申请(专利权)人(译)	三圣母工作显示有限公司		
[标]发明人	BOYONG CHUNG 정보용 CHULKYU KANG 강철규		
发明人	정보용 강철규		
IPC分类号	G09G3/30 G09G3/20		
CPC分类号	G09G2300/0852 G09G2300/0861 G09G2320/043 G09G3/3233 G09G2320/0626 G09G2300/0819 G09G2320/0261		
代理人(译)	SHIN, YOUNG MOO		
其他公开文献	KR101040893B1		
外部链接	<a href="#">Espacenet</a>		

摘要(译)

本发明涉及补偿驱动晶体管的阈值电压的像素。并且对于本发明的像素，是用于向第二节点提供数据信号的第三晶体管，第一扫描信号被提供，同时连接在第一电容器之间，连接在第二晶体管，充电的第一节点和第二节点之间第二节点和数据线，在第一电源和低电位像素电源中，它们是高电位像素电源，第一节点是有机发光二极管的栅极，连接到第二节点之间的电源第一晶体管，其连接到有机发光二极管，第二晶体管连接到电源，并控制从第一电源经由有机发光二极管到第二电源的流动驱动电流，并且第一晶体管连接并且用于连接第一节点的第四晶体管提供第二扫描信号，同时连接在第二节点和第二节点s之间第二个电容连接在第三个节点之间，称为第五个晶体管的接入节点，它对应于点亮控制信号，同时连接到第一个晶体管，第二个电源连接到电源，并控制第二个电源和第一个晶体管之间的连接和包括第二节点和第一和第五晶体管。

