

	(19) 대한민국특허청(KR) (12) 공개특허공보(A)	(11) 공개번호 10-2007-0117363 (43) 공개일자 2007년12월12일
(51) Int. Cl. H05B 33/22 (2006.01) H05B 33/26 (2006.01) H05B 33/10 (2006.01) H05B 33/08 (2006.01)		(71) 출원인 삼성에스디아이 주식회사 경기 수원시 영통구 신동 575
(21) 출원번호 10-2006-0051547		(72) 발명자 이근수 경기 용인시 기흥구 공세동 삼성SDI중앙연구소 최웅식 경기 용인시 기흥읍 공세리 삼성SDI중앙연구소
(22) 출원일자 2006년06월08일 심사청구일자 2006년06월08일		(74) 대리인 박상수


전체 청구항 수 : 총 13 항

(54) 유기 전계 발광 표시 장치 및 그 제조 방법

(57) 요약

본 발명은 유기 전계 발광 소자의 평탄화막 및 화소정의막을 유기막으로 사용함으로써 화소부로 수분이 침투하는 등의 문제점을 해결하기 위해 화소부를 감싸는 트렌치를 형성하였으나, 상기 트렌치상에 형성되는 캐소드 전극이 상기 트렌치의 단차를 극복하지 못하여 단선되는 등의 문제점이 발생하였는데, 이와 같은 캐소드 전극의 단선을 극복하기 위한 구조를 제안하는 유기 전계 발광 표시 장치 및 그 제조 방법에 관한 것이다.

대표도 - 도2b



특허청구의 범위

청구항 1

기관;

상기 기관상의 일정 영역상에 위치하고, 제1신호선 및 제2신호선에 의해 정의되며, 상기 제1신호선 및 제2신호선과 전기적으로 연결된 제1전극, 상기 제1전극상에 위치하고 발광층을 포함하는 유기막 및 상기 유기막상에 위치한 제2전극을 포함하는 단위화소를 복수 개 포함하는 화소부;

상기 화소부를 감싸고, 제1절연막상에 위치하며, 상기 제1절연막의 일정 영역을 노출하는 제1트랜치를 포함하는 제2절연막;

상기 제1트랜치상에 위치하는 제1도전체층;

상기 제2절연막상에 위치하며, 상기 제1도전체층의 일정 영역을 노출하는 제2트랜치를 포함하는 제3절연막; 및

상기 제1도전체층과 접촉하고, 상기 제2트랜치상에 위치하는 제2도전체층

을 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치.

청구항 2

제 1 항에 있어서,

상기 제1절연막은 무기 절연막인 것을 특징으로 하는 유기 전계 발광 표시 장치.

청구항 3

제 1 항에 있어서,

상기 제2절연막 및 제3절연막은 유기막인 것을 특징으로 하는 유기 전계 발광 표시 장치.

청구항 4

제 1 항에 있어서,

상기 제1도전체층은 상기 단위화소의 제1전극과 동일한 물질로 이루어진 것을 특징으로 하는 유기 전계 발광 표시 장치.

청구항 5

제 1 항에 있어서,

상기 제2도전체층은 상기 단위화소의 제2전극과 동일한 재료로 형성되는 것을 특징으로 하는 유기 전계 발광 표시 장치.

청구항 6

제 1 항에 있어서,

상기 제1트랜치 및 제2트랜치 외곽 영역에 연장된 제2도전체층과 접촉하는 캐소드버스 라인을 더 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치.

청구항 7

제 6 항에 있어서,

상기 제2도전체층과 캐소드버스 라인 사이에 상기 제1트랜치상의 제1도전체층이 연장되어 위치하고 있는 것을 특징으로 하는 유기 전계 발광 표시 장치.

청구항 8

제 6 항에 있어서,

상기 캐소드버스 라인은 제1도전체층과 동일한 물질로 이루어져 있는 것을 특징으로 하는 유기 전계 발광 표시 장치.

청구항 9

제 6 항에 있어서,

상기 캐소드버스 라인 하부에는 제1신호선과 연결된 게이트 드라이버부가 위치하고 있는 것을 특징으로 하는 유기 전계 발광 표시 장치.

청구항 10

기판을 준비하고,

상기 기판의 화소부상에 반도체층, 게이트 절연막, 게이트 전극, 제1절연막 및 소오스/드레인 전극을 포함하는 박막트랜지스터를 형성하며,

상기 기판상에 제2절연막을 형성하고,

상기 제2절연막의 일부를 식각하여 상기 소오스/드레인 전극을 노출시키는 비아홀 및 상기 화소부 외곽을 감싸고, 상기 제1절연막을 노출시키는 제1트렌치를 형성하며,

상기 기판상에 제1전극 형성 물질을 증착한 후, 이를 패터닝하여 상기 비아홀을 통해 소오스/드레인 전극과 접촉하는 제1전극과 상기 제1트렌치를 덮는 제1도전체층을 형성하고,

상기 기판상에 제3절연막을 형성한 후, 이를 패터닝하여 화소부상에는 화소정의막을 형성하고, 상기 제1트렌치가 형성된 영역에는 상기 제1도전체층을 노출시키는 제2트렌치를 형성하며,

상기 화소부의 제1전극상에 적어도 발광층을 포함하는 유기막을 형성하고,

상기 기판상에 상기 유기막과 접촉하는 제2전극과 제1도전체층과 접촉하는 제2도전체층을 형성하는 것을 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치 제조 방법.

청구항 11

제 10 항에 있어서,

상기 제2절연막 및 제3절연막은 유기 절연막인 것을 특징으로 하는 유기 전계 발광 표시 장치 제조 방법.

청구항 12

기판을 준비하고,

상기 기판의 화소부상에 반도체층, 게이트 절연막, 게이트 전극, 제1절연막 및 소오스/드레인 전극을 포함하는 박막트랜지스터와 상기 화소부 외곽의 일정 영역상에 상기 소오스/드레인 전극과 동일한 물질로 캐소드버스 라인을 형성하며,

상기 기판상에 제2절연막을 형성하고,

상기 제2절연막의 일부를 식각하여 상기 소오스/드레인 전극을 노출시키는 비아홀, 상기 화소부 외곽을 감싸고, 상기 제1절연막을 노출시키는 제1트렌치 및 상기 제1트렌치 외곽에 상기 캐소드버스 라인을 노출시키는 제1콘택홀을 형성하며,

상기 기판상에 제1전극 형성 물질을 증착한 후, 이를 패터닝하여 상기 비아홀을 통해 소오스/드레인 전극과 접촉하는 제1전극 및 상기 제1트렌치와 상기 캐소드버스 라인과 접촉하고 상기 제1콘택홀을 덮는 제1도전체층을 형성하고,

상기 기판상에 제3절연막을 형성한 후, 이를 패터닝하여 화소부상에는 화소정의막을 형성하고, 상기 제1트렌치가 형성된 영역에는 상기 제1도전체층을 노출시키는 제2트렌치 및 상기 캐소드버스 라인과 접촉하는 제1도전체층을 노출시키는 제2콘택홀을 형성하며,

상기 화소부의 제1전극상에 적어도 발광층을 포함하는 유기막을 형성하고,

상기 기관 전면상에 상기 유기막 및 제1도전체층과 접촉하는 제2도전체층을 형성하는 것을 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치 제조 방법.

청구항 13

제 12 항에 있어서,

상기 제2절연막 및 제3절연막은 유기 절연막인 것을 특징으로 하는 유기 전계 발광 표시 장치 제조 방법.

명세서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

- <8> 본 발명은 유기 전계 발광 표시 장치 및 그 제조 방법에 관한 것으로, 보다 자세하게는 유기막인 평탄화막 또는 화소정의막이 화소부로의 수분 침투 경로가 되는 것을 방지하기 위해 화소부의 외곽에 제1, 제2트랜치가 형성되는데, 상기 제1, 제2트랜치의 단차에 의해 제2전극이 단선되는 등의 문제점이 발생하는데 이러한 문제점을 해결하기 위해 제1전극을 형성할 때, 상기 제1트랜치상에 제1도전체층을 형성하고, 상기 제2트랜치상에 제2전극을 형성할 때, 상기 제1도전체층과 접촉하게하는 구조를 제공함으로써 상기의 문제점을 해결하는 유기 전계 발광 표시 장치 및 그 제조 방법에 관한 것이다.
- <9> 최근에 음극선관(cathode ray tube)과 같이 무겁고, 크기가 크다는 종래의 표시 소자의 단점을 해결하는 액정 표시 장치(liquid crystal display device), 유기 전계 발광 표시 장치(organic electroluminescence display device), FED(Field Emission Display) 또는 PDP(plasma display plane) 등과 같은 평판형 표시 장치(panel display device)가 주목 받고 있다.
- <10> 이때, 상기 유기 전계 발광 표시 장치는 유기물의 자체 발광으로 간단한 구조, 광효율, 직류저전압구동 및 고속 응답성 등의 특성이 우수하다는 특징이 있어 많은 연구가 이루어지고 있다.
- <11> 도 1은 종래 기술에 의한 유기 전계 발광 표시 장치를 나타내는 단면도이다.
- <12> 도 1을 참조하여 설명하면, 유리 또는 플라스틱과 같은 투명한 절연 기관(100) 전면상에 버퍼층(105)이 위치한다.
- <13> 그리고, 상기 기관의 일정 영역인 화소부(A)상에는 반도체층(110), 게이트 절연막(115), 게이트 전극(120), 층간절연막(125) 및 소오스/드레인 전극(130)을 포함하는 박막트랜지스터가 위치하고, 상기 박막트랜지스터상에는 평탄화막(135), 상기 소오스/드레인 전극(130)과 비아홀을 통해 연결된 제1전극(140), 상기 제1전극(140)의 일부를 노출시키는 유기막인 화소정의막(145), 상기 제1전극(140)과 콘택하는 적어도 발광층을 포함하는 유기막(150) 및 제2전극(155)이 위치하고 있다.
- <14> 상기 화소부(A)의 외곽 영역인 주변부(B)상에는 상기 화소부(A)와 연속되어 형성된 버퍼층(105), 게이트 절연막(115) 및 층간절연막(125)이 순차적으로 적층되어 있고, 상기 층간절연막(125)의 일정 영역상에는 상기 소오스/드레인 전극(130)과 동시에 형성되는 캐소드버스 라인(160)이 위치하고 있고, 상기 캐소드버스 라인(160)이 위치한 기관상에 상기 화소부(A)와 마찬가지로 평탄화막(135) 및 화소정의막(154)이 위치하고 있고, 상기 화소정의막(145) 및 평탄화막(135)을 오픈시켜 하부의 캐소드버스 라인(160)과 상기 제2전극(155)이 콘택되도록 하고 있다. 이때, 상기 캐소드버스 라인(160)과 상기 제2전극(155) 사이에는 콘택이 더욱 잘되도록 하기 위해 제1전극(140)을 형성할 때 동시에 형성되는 콘택층(180)이 위치한다.
- <15> 이때, 상기 주변부(B)의 외곽에 침투한 산소 또는 수분이 상기 화소부(A)로 침투하는 것을 방지하기 위해 상기 화소부(A)와 가까운 주변부(B)의 일정 영역에 상기 층간절연막(125)이 노출되도록 상기 평탄화막(135)의 일부를 오픈시키는 제1트랜치(170)와 상기 제1트랜치(170) 내에서 상기 층간절연막(125)이 노출되도록 상기 화소정의막(145)의 일부를 오픈시키는 제2트랜치(175)를 위치시켜 유기막인 평탄화막(135) 또는/및 화소정의막(145)이 연결되지 않도록 하였다.
- <16> 상기와 같은 구조는 상기 화소부(A)로 산소 또는 수분이 침투하는 것을 방지하는 효과는 높으나, 제1트랜치

(170) 및 제2트랜치(175)에 의한 단차로 인해 상기 제1트랜치(170) 및 제2트랜치(175)상에 형성된 제2전극(155)이 단선되는 문제점이 발생하여 제2전극의 배선 불량 발생 가능성이 있다.

발명이 이루고자 하는 기술적 과제

<17> 따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 제1전극과 동시에 형성되는 콘택층을 제1트랜치 및 제2트랜치에 의해 노출된 중간절연막상에 위치시킴으로써 제2전극과 캐소드버스 라인의 콘택 불량을 개선하는 유기 전계 발광 표시 장치 및 그 제조 방법을 제공함에 본 발명의 목적이 있다.

발명의 구성 및 작용

<18> 본 발명의 상기 목적은 기판; 상기 기판상의 일정 영역상에 위치하고, 제1신호선 및 제2신호선에 의해 정의되며, 상기 제1신호선 및 제2신호선과 전기적으로 연결된 제1전극, 상기 제1전극상에 위치하고 발광층을 포함하는 유기막 및 상기 유기막상에 위치한 제2전극을 포함하는 단위화소를 복수 개 포함하는 화소부; 상기 화소부를 감싸고, 제1절연막상에 위치하며, 상기 제1절연막의 일정 영역을 노출하는 제1트랜치를 포함하는 제2절연막; 상기 제1트랜치상에 위치하는 제1도전체층; 상기 제2절연막상에 위치하며, 상기 제1도전체층의 일정 영역을 노출하는 제2트랜치를 포함하는 제3절연막 및 상기 제1도전체층과 접촉하고, 상기 제2트랜치상에 위치하는 제2도전체층을 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치에 의해 달성된다.

<19> 또한, 본 발명의 상기 목적은 기판을 준비하고, 상기 기판의 화소부상에 반도체층, 게이트 절연막, 게이트 전극, 제1절연막 및 소오스/드레인 전극을 포함하는 박막트랜지스터를 형성하며, 상기 기판상에 제2절연막을 형성하고, 상기 제2절연막의 일부를 식각하여 상기 소오스/드레인 전극을 노출시키는 비아홀 및 상기 화소부 외곽을 감싸고, 상기 제1절연막을 노출시키는 제1트랜치를 형성하며, 상기 기판상에 제1전극 형성 물질을 증착한 후, 이를 패터닝하여 상기 비아홀을 통해 소오스/드레인 전극과 접촉하는 제1전극과 상기 제1트랜치를 덮는 제1도전체층을 형성하고, 상기 기판상에 제3절연막을 형성한 후, 이를 패터닝하여 화소부상에는 화소정의막을 형성하고, 상기 제1트랜치가 형성된 영역에는 상기 제1도전체층을 노출시키는 제2트랜치를 형성하며, 상기 화소부의 제1전극상에 적어도 발광층을 포함하는 유기막을 형성하고, 상기 기판상에 상기 유기막과 접촉하는 제2전극과 제1도전체층과 접촉하는 제2도전체층을 형성하는 것을 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치 제조 방법에 의해서도 달성된다.

<20> 또한, 본 발명의 상기 목적은 기판을 준비하고, 상기 기판의 화소부상에 반도체층, 게이트 절연막, 게이트 전극, 제1절연막 및 소오스/드레인 전극을 포함하는 박막트랜지스터와 상기 화소부 외곽의 일정 영역상에 상기 소오스/드레인 전극과 동일한 물질로 캐소드버스 라인을 형성하며, 상기 기판상에 제2절연막을 형성하고, 상기 제2절연막의 일부를 식각하여 상기 소오스/드레인 전극을 노출시키는 비아홀, 상기 화소부 외곽을 감싸고, 상기 제1절연막을 노출시키는 제1트랜치 및 상기 제1트랜치 외곽에 상기 캐소드버스 라인을 노출시키는 제1콘택홀을 형성하며, 상기 기판상에 제1전극 형성 물질을 증착한 후, 이를 패터닝하여 상기 비아홀을 통해 소오스/드레인 전극과 접촉하는 제1전극 및 상기 제1트랜치와 상기 캐소드버스 라인과 접촉하고 상기 제1콘택홀을 덮는 제1도전체층을 형성하고, 상기 기판상에 제3절연막을 형성한 후, 이를 패터닝하여 화소부상에는 화소정의막을 형성하고, 상기 제1트랜치가 형성된 영역에는 상기 제1도전체층을 노출시키는 제2트랜치 및 상기 캐소드버스 라인과 접촉하는 제1도전체층을 노출시키는 제2콘택홀을 형성하며, 상기 화소부의 제1전극상에 적어도 발광층을 포함하는 유기막을 형성하고, 상기 기판 전면상에 상기 유기막 및 제1도전체층과 접촉하는 제2도전체층을 형성하는 것을 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치 제조 방법에 의해서도 달성된다.

<21> 본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.

<22> 도 2a 및 도 2b는 본 발명의 일 실시 예에 따른 유기 전계 발광 표시 장치의 평면도 및 단면도이다. 이때, 상기 도 2b는 상기 도 2a의 I-II선을 따라 절취한 선의 단면도이다.

<23> 도 2a 및 도 2b를 참조하여 설명하면, 유리 또는 플라스틱과 같은 투명한 절연 기판(200)상의 일정 영역에는 버퍼층(205), 반도체층(210), 게이트 절연막(215), 게이트 전극(220), 제1절연막(225) 및 소오스/드레인 전극(230)을 포함하는 박막트랜지스터, 상기 박막트랜지스터 등과 같은 하부의 소자들에 의해 발생하는 단차를 제거하기 위한 제2절연막(235), 상기 소오스/드레인 전극(230)과 연결된 제1전극(240), 상기 제1전극(240)의 소정 영역을 노출시키는 제3절연막(245), 상기 제3절연막(245)에 의해 노출된 제1전극(240)상에 위치하고, 적어도 발광층을 포함하는 유기막(250) 및 상기 유기막(250)상에 위치한 제2전극(255)을 포함하는 화소부(A)가 위치하고

있다.

- <24> 이때, 상기 제1절연막(225)은 실리콘 산화막, 실리콘 질화막 또는 이들의 복층인 층간절연막일 수 있고, 상기 제2절연막(235)은 유기물로 이루어진 평탄화막일 수 있고, 상기 제3절연막(245)은 유기물로 이루어진 화소정의 막일 수 있다.
- <25> 또한, 상기 기관의 화소부(A)의 외곽 영역인 주변부(B)에는 상기 화소부(A)의 버퍼층(205), 게이트 절연막(215), 제1절연막(225), 제2절연막(235) 및 제3절연막(245)이 연장되어 위치하고 있다.
- <26> 그리고, 상기 주변부(B)에는 상기 소오스/드레인 전극(230)과 동일한 물질로 형성되고, 상기 제1절연막(215)과 제2절연막(235) 사이에 캐소드버스 라인(260)이 위치하고 있다.
- <27> 또한, 상기 게이트 전극(220) 또는 소오스/드레인 전극(230)과 동일한 물질로 형성되고, 상기 게이트 절연막(205)과 제1절연막(225)사이 또는 제1절연막(225)과 제2절연막(235)사이에서 위치하는 공통전원 라인(265)(도 2b에서 보는 게이트 절연막(215)와 제1절연막(225) 사이에 위치한 것만 도시)이 위치한다.
- <28> 이때, 상기 주변부(B)상의 제2절연막(235)에는 상기 제1절연막(225)의 일부를 노출시키는 제1트렌치(T1)와 상기 캐소드버스 라인(260)의 일부를 노출시키는 제1콘택홀(C1)을 포함하고 있다. 이때, 상기 제1트렌치(T1)와 상기 제1콘택홀(C1)상에는 제1도전체층(270)이 위치하는데, 상기 화소부(A)의 제1전극(240)을 형성할 때 동시에 형성될 수 있으며 도 2b에서 도시한 바와 같이 서로 연결되어 있는 것이 바람직하다.
- <29> 그리고, 상기 주변부(B)상의 제3절연막(245)에는 상기 제1도전체층(270)의 일부를 노출시키는 제2트렌치(T2)와 제2콘택홀(C2)을 포함하고 있다. 이때, 상기 제2트렌치(T2)와 제2콘택홀(C2)을 포함하는 제3절연막(245)상에 상기 제2트렌치(T2)와 제2콘택홀(C2)에서 접촉하는 제2도전체층(275)이 위치하고 있다. 이때, 상기 제2도전체층(275)은 상기 화소부(A)의 제2전극과 동일한 물질로 동시에 형성되며 서로 연결되어 있다.
- <30> 따라서, 상기 화소부(A)상의 제2절연막(235) 및 제3절연막(245)은 상기 주변부(B)의 제2절연막(235) 및 제3절연막(245)은 상기 제1절연막(225), 제1도전체층(270) 및 제2도전체층(275)에 의해서 완전히 분리되고(도 2a에서 보는 바와 같이 상기 화소부(A)를 완전히 감싸도록 제1트렌치(T1) 및 제2트렌치(T2)가 형성되어 있고, 상기 트랜치들이 형성된 영역에는 제1도전체층(270)과 제2도전체층(275)이 형성되어 있음), 이러한 유기막의 완전한 분리는 종래 기술에서 상술한 바와 같이 산소 또는 수분이 유기막을 통해 화소부(A)로 이동하는 통로를 차단하여 산소 또는 수분에 의한 악영향은 발생하지 않게 된다.
- <31> 또한, 상기 제1트렌치(T1) 및 제2트렌치(T2)를 형성함으로써 제2전극(255)과 연결된 제2도전체층(275)은 상기 트랜치들에 의해 발생하는 단차에 의해 단선이 발생하여 제2전극 배선 불량에 발생하기 쉬운데, 이러한 문제점은 상기 트랜치들이 형성된 영역에 상기 제1도전체층(270)과 제2도전체층(275)을 한번 더 접촉하게 함으로써 해결할 수 있다. 즉, 상기 트랜치들에 의해 노출된 상기 제1도전체층(270)과 제2도전체층(275)을 접촉하게 함으로써 접촉 면적을 증가시킴으로써 이러한 문제점을 해결할 수 있기 때문이다.
- <32> 도 3a 내지 도 3f는 본 발명의 일 실시 예에 따른 유기 전계 발광 소자의 제조 방법을 도시한 공정 단면도들이다.
- <33> 도 3a를 참조하여 설명하면, 유리 또는 플라스틱과 같은 투명한 절연 기관(300)의 전면 상에 실리콘 산화막, 실리콘 질화막 또는 이들의 복층으로 버퍼층(305)을 형성한다.
- <34> 이때, 상기 버퍼층(305)은 하부 기관에서 발생하는 수분 또는 불순물의 확산을 방지하거나, 결정화시 열의 전달의 속도를 조절함으로써, 반도체층의 결정화가 잘 이루어질 수 있도록 하는 역할을 한다.
- <35> 이어서, 상기 기관(300)의 화소부(A)상에 반도체층(310)을 형성한다.
- <36> 이때, 상기 반도체층(310)은 상기 기관상에 비정질 실리콘층을 결정화하고, 이를 패터닝하여 형성할 수 있다. 이때, 상기 비정질 실리콘은 화학적 기상 증착법(Chemical Vapor Deposition) 또는 물리적 기상 증착법(Physical Vapor Deposition)을 이용할 수 있다. 또한 상기 비정질 실리콘을 형성할 때 또는 형성한 후에 탈수소처리하여 수소의 농도를 낮추는 공정을 진행할 수 있다. 상기 결정화법은 RTA(Rapid Thermal Annealing) 공정, SPC법(Solid Phase Crystallization), ELA법(Excimer Laser Crystallization), MIC법(Metal Induced Crystallization), MILC법(Metal Induced Lateral Crystallization) 또는 SLS법(Sequential Lateral Solidification) 중 어느 하나 이상을 이용할 수 있다.
- <37> 이어서, 상기 반도체층(310)이 형성된 기관(300)의 전면 상에 게이트 절연막(315)을 형성한다.

- <38> 이어서, 상기 기판(300)상에 도전체층을 형성하고, 이를 패터닝하여 상기 화소부(A)의 반도체층(310)에 대응하는 게이트 절연막(315)상에는 게이트 전극(320)을 형성하고, 상기 주변부(B)의 최외곽에는 공통전원 라인(365)을 형성한다.
- <39> 이때, 상기 게이트 전극(320)을 형성하는 공정 이후, 상기 반도체층(310)에 불순물 주입 공정을 실시하여 소오스/드레인 영역을 형성하는 공정을 진행할 수 있다.
- <40> 이어서, 상기 기판(300) 전면 상에 실리콘 산화막, 실리콘 질화막 또는 이들의 복층 등과 같은 무기 절연막으로 층간절연막인 제1절연막(325)을 형성한다.
- <41> 도 3b를 참조하여 설명하면, 상기 반도체층(310)의 소오스/드레인 영역에 대응하는 게이트 절연막(315) 및 제1절연막(325)을 식각하여 상기 반도체층(310)의 소오스/드레인 영역을 노출시키고, 상기 기판 전면상에 도전체층을 형성한 후, 이를 패터닝하여 화소부(A)상에는 소오스/드레인 전극(330)을 형성하고, 주변부(B)의 공통전원 라인(365)의 안쪽 영역에 캐소드버스 라인(360)을 형성한다.
- <42> 도 3c를 참조하여 설명하면, 상기 기판 전면 상에 유기물로 제2절연막(335)을 스핀 코팅과 같은 방법으로 형성한다.
- <43> 이어서, 상기 제2절연막(335)을 패터닝하여 상기 화소부(A)의 소오스/드레인 전극(330)의 일부를 노출시키는 비아홀(V)을 형성하고, 상기 주변부(B)의 캐소드버스 라인(360)의 안쪽 영역에 상기 제1절연막(325)의 일부를 노출시키는 제1트렌치(T1)를 형성하고, 상기 캐소드버스 라인(360)의 일부를 노출시키는 제1콘택홀(C1)들을 형성한다.
- <44> 이때, 상기 제2절연막(335)은 상기 박막트랜지스터 또는 캐소드버스 라인(360) 등과 같은 하부 소자들을 보호하는 보호막일 수도 있고, 하부 소자들에 의한 단차를 제거하기 위한 평탄화막일 수도 있다.
- <45> 도 3d를 참조하여 설명하면, 상기 제2절연막(335)이 형성된 기판 전면상에 도전체층을 형성한 후, 이를 패터닝하여 상기 화소부(A)상에는 제1전극(340)을 형성하고, 상기 주변부(B)상에는 상기 제1트렌치(T1)에 의해 노출된 제1절연막(325) 및 상기 제1콘택홀(C1)에 의해 노출된 캐소드버스 라인(360)과 접촉하는 제1도전체층(370)을 형성한다.
- <46> 이때, 상기 제1도전체층(370)은 상기 제1전극(340)과 동일한 물질로 형성될 수 있는데, 일반적으로 ITO(Indium-Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등과 같은 투명한 도전체와 Ag 또는 Al 등과 같은 반사막이 포함된 구조(예컨대, 상부는 ITO 또는 IZO/하부는 Ag 또는 Al) 등으로 형성될 수 있다. 이때, 상기 제1전극(340) 및 제1도전체층(370)은 ITO/Ag/ITO의 구조로 형성되는 것이 바람직하다.
- <47> 도 3e를 참조하여 설명하면, 상기 제1전극(340) 및 제1도전체층(370)이 형성된 기판 전면상에 유기물로 제3절연막(345)을 스핀 코팅과 같은 방법으로 형성한다.
- <48> 이어서, 상기 제3절연막(345)을 패터닝하여 화소부(A) 상에는 상기 제1전극(340)을 노출시키는 화소정의막을 형성하고, 상기 주변부(B) 상에는 상기 제1트렌치(T1)상에 형성된 제1도전체층(370)을 노출시키는 제2트렌치(T2)를 형성하고, 상기 제1콘택홀(C1)들을 노출시키는 제2콘택홀(C2)을 형성한다.
- <49> 이때, 상기 제2트렌치(T2)는 상기 제1트렌치(T1)의 바닥부를 노출시키는 형태로 형성하였으나, 필요하다면 제1트렌치(T1)의 전부를 노출시키는 형태로 형성하여 제2트렌치(T2)의 단차를 최소화하여도 무방하다. 즉, 상기 제2트렌치(T2)를 제2콘택홀(C2)을 형성하는 것과 같은 형태로 형성하도 무방하다.
- <50> 도 3f를 참조하여 설명하면, 상기 기판 전면 상에 도전체층을 형성하고, 이를 패터닝하여 화소부(A)상에는 제2전극을 형성하고, 주변부(B)상에는 상기 제2트렌치(T2)에 의해 노출된 제1도전체층(370)과 제2콘택홀(C2)에 의해 노출된 제1도전체층(370)에 접촉하는 제2도전체층(375)을 형성한다.
- <51> 이때, 상기 제2전극과 제2도전체층은 Mg, Ag, Ca, 이들의 혼합물 또는 이들의 복층으로 형성하는 것이 바람직하다.
- <52> 따라서, 본원 발명은 유기막인 제2절연막 및 제3절연막에 제1트렌치 및 제2트렌치를 형성하여 산소 또는 수분이 제2절연막 및 제3절연막을 통해 화소부로 이동하는 것을 방지할 수 있다.
- <53> 또한, 상기 제1트렌치 및 제2트렌치 등을 형성함으로써 발생하는 단차로 인한 제2전극과 캐소드버스 라인의 접촉 불량을 산소 또는 수분을 막는 트렌치들이 형성된 영역에서 한번 더 접촉하게 함으로써 해결할 수 할 수 있

다.

<54> 본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.

발명의 효과

<55> 따라서, 본 발명의 유기 전계 발광 표시 장치 및 그 제조 방법은 유기막을 통해 화소부로 산소 또는 수분이 확산하는 것을 방지할 수 있을 뿐만 아니라, 단차에 의해 발생하기 쉬운 제2전극 배선 불량을 해결할 수 있는 효과가 있다.

도면의 간단한 설명

<1> 도 1은 종래 기술에 의한 유기 전계 발광 표시 장치를 나타내는 단면도이다.

<2> 도 2a 및 도 2b는 본 발명의 일 실시 예에 따른 유기 전계 발광 표시 장치의 평면도 및 단면도이다.

<3> 도 3a 내지 도 3f는 본 발명의 일 실시 예에 따른 유기 전계 발광 소자의 제조 방법을 도시한 공정 단면도들이다.

<4> <도면의 주요부분에 대한 부호의 설명>


<5> 240,340 : 제1전극 250,350 : 유기막

<6> 255,355 : 제2전극 260,360 : 캐소드버스 라인


<7> 270,370 : 제1도전체층 275,375 : 제2도전체층

도면


도면1




도면2a




도면2b




도면3a




도면3b




도면3c




도면3d



도면3e



도면3f



专利名称(译)	有机电致发光显示装置及其制造方法		
公开(公告)号	KR1020070117363A	公开(公告)日	2007-12-12
申请号	KR1020060051547	申请日	2006-06-08
申请(专利权)人(译)	三星SD眼有限公司		
[标]发明人	LEE KEUN SOO 이근수 CHOI MICHAEL 최웅식		
发明人	이근수 최웅식		
IPC分类号	H05B33/22 H05B33/08 H05B33/10 H05B33/26		
CPC分类号	H01L51/5253 H01L27/3258 H01L51/56 Y02B20/343		
代理人(译)	Baksangsu		
其他公开文献	KR100786294B1		
外部链接	Espacenet		

摘要(译)

用途：提供一种有机电致发光显示装置及其制造方法，以防止氧气或水分通过有机层扩散到像素部分。组成：像素部分（A）形成在基板（200）的预定区域上。像素部分具有由第一和第二信号线限定并电连接到第一和第二信号线的第一电极（240），位于第一电极上的有机层（250）和位于第一和第二信号线上的第二电极（255）。有机层。第二绝缘层（235）形成在第一绝缘层（225）上，并具有暴露第一绝缘层的一部分的第一沟槽（T1）。在第一沟槽上形成第一导电层（270），在第二绝缘层上形成第三绝缘层（245）。在第二沟槽上形成第二导电层（275）。©KIPO 2008

