

성된 스페이서와; 상기 각 화소영역 내의 상기 제 1 전극 하부에 상기 격벽에 의해 각 화소영역별로 분리되며 상기 스페이서를 덮으며 형성된 유기 발광층과; 상기 각 화소영역 내의 상기 유기 발광층 하부로 상기 격벽에 의해 각 화소영역별로 분리되며 형성된 제 2 전극과; 상기 제 1 기판과 마주하는 제 2 기판과; 상기 제 2 기판 상에 상기 각 화소영역별로 형성된 스위칭 박막트랜지스터 및 이와 전기적으로 연결된 구동 박막트랜지스터와; 상기 스위칭 및 구동 박막트랜지스터를 덮으며 상기 구동 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀을 구비하며 형성된 보호층과; 상기 보호층 위로 상기 각 화소영역별로 상기 구동 박막트랜지스터의 드레인 전극과 상기 드레인 콘택홀과 접촉하며 형성된 연결전극과; 상기 제 2 전극과 상기 연결전극 사이에 재개되며, 그 내부에 다수의 도전필러가 구비된 접착필름을 포함하며, 각 화소영역 내의 상기 스페이서가 위치하는 부분에서 상기 제 2 전극과 상기 연결전극이 상기 도전필러와 동시에 접촉함으로써 도통되며, 상기 접착필름 내의 상기 도전필러는 그 분포밀도가 상기 격벽이 구비된 제 1 기판과 접촉하는 상기 접착필름의 일면으로부터 상기 연결전극이 구비된 상기 제 2 기판과 접촉하는 상기 접착필름의 타면으로 갈수록 점진적으로 밀(密)해지는 것이 특징인 듀얼 패널 타입 유기전계 발광소자를 제공한다.

명세서

청구범위

청구항 1

다수의 화소영역이 정의(定義)된 제 1 기판과;

상기 제 1 기판 내측면 전면에 형성된 제 1 전극과;

상기 제 1 전극 하부로 각 화소영역의 경계에 형성된 버퍼패턴과;

상기 버퍼패턴 하부로 각 화소영역을 테두리하며 형성된 격벽과;

상기 버퍼패턴 하부로 각 화소영역 내에 상기 격벽보다 더 큰 높이를 가지며 기둥형상으로 형성된 스페이서와;

상기 각 화소영역 내의 상기 제 1 전극 하부에 상기 격벽에 의해 각 화소영역별로 분리되며 상기 스페이서를 덮으며 형성된 유기 발광층과;

상기 각 화소영역 내의 상기 유기 발광층 하부로 상기 격벽에 의해 각 화소영역별로 분리되며 형성된 제 2 전극과;

상기 제 1 기판과 마주하는 제 2 기판과;

상기 제 2 기판 상에 상기 각 화소영역별로 형성된 스위칭 박막트랜지스터 및 이와 전기적으로 연결된 구동 박막트랜지스터와;

상기 스위칭 및 구동 박막트랜지스터를 덮으며 상기 구동 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀을 구비하며 형성된 보호층과;

상기 보호층 위로 상기 각 화소영역별로 상기 구동 박막트랜지스터의 드레인 전극과 상기 드레인 콘택홀과 접촉하며 형성된 연결전극과;

상기 제 2 전극과 상기 연결전극 사이에 재개되며, 그 내부에 다수의 도전필러가 구비된 접착필름

을 포함하며, 각 화소영역 내의 상기 스페이서가 위치하는 부분에서 상기 제 2 전극과 상기 연결전극이 상기 도전필러와 동시에 접촉함으로써 도통되며, 상기 접착필름 내의 상기 도전필러는 그 분포밀도가 상기 격벽이 구비된 제 1 기판과 접촉하는 상기 접착필름의 일면으로부터 상기 연결전극이 구비된 상기 제 2 기판과 접촉하는 상기 접착필름의 타면으로 갈수록 점진적으로 밀(密)해지는 것이 특징인 듀얼패널 타입 유기전계 발광소자.

청구항 2

제 1 항에 있어서,

상기 제 1 기판과 상기 제 1 전극 사이의 각 화소영역의 경계, 또는 상기 제 1 전극과 상기 버퍼패턴 사이에 상기 제 1 전극을 이루는 도전성 물질보다 더 저저항 금속물질로 이루어진 보조전극이 형성된 것이 특징인 듀얼패널 타입 유기전계 발광소자.

청구항 3

제 1 항에 있어서,

상기 도전필러는 구, 타원구, 다면체 및 부정형태 중 어느 하나의 형태를 이루며, 그 크기(직경 또는 최장축의 길이)는 50nm 내지 500nm인 것이 특징인 듀얼패널 타입 유기전계 발광소자.

청구항 4

제 1 항에 있어서,

상기 도전필러는 도전성 특성을 갖는 단일 물질로 이루어지거나, 또는 그 내부는 탄성 특성을 갖는 물질로 이루어지고, 그 표면은 도전물질로 도금된 형태로 이루어지는 것이 특징인 듀얼패널 타입 유기전계 발광소자.

청구항 5

제 1 항에 있어서,

상기 유기 발광층은 단일층 구조를 이루거나,

또는 전자 주입층, 전자 수송층, 유기 발광 물질층, 정공 수송층 및 정공 주입층(미도시)의 5중층 구조로 이루어지거나,

또는 전자 주입층, 유기 발광 물질층, 정공 주입층의 3중층 구조를 이루는 것이 특징인 듀얼패널 타입 유기전계 발광소자.

청구항 6

제 1 항에 있어서,

상기 격벽은 그 단면이 상기 버퍼패턴을 기준으로 역테이퍼 형태를 이루며, 상기 스페이서는 그 단면이 상기 버퍼패턴을 기준으로 테이퍼 형태를 이루는 것이 특징인 듀얼패널 타입 유기전계 발광소자.

청구항 7

제 1 항에 있어서,

상기 보호층은 그 표면이 평탄한 형태인 것이 특징인 듀얼패널 타입 유기전계 발광소자.

청구항 8

제 1 항에 있어서,

상기 스위칭 및 구동 박막트랜지스터는, 게이트 전극과 게이트 절연막과 액티브층과 오믹콘택층과 서로 이격하는 소스 및 드레인 전극이 순차 적층된 형태의 보텀 게이트 구조를 이루거나,

또는, 반도체층과 게이트 절연막과 게이트 전극과 층간절연막과 상기 반도체층과 각각 접촉하며 서로 이격하는 소스 및 드레인 전극이 순차 적층된 탑 게이트 구조를 이루는 듀얼패널 타입 유기전계 발광소자.

발명의 설명

발명의 상세한 설명

기술 분야

[0001]

본 발명은 유기전계 발광소자(Organic Electroluminescent Device)에 관한 것이며, 특히 이물에 의한 휘점화 불량을 방지하며, 수분에 의한 발광층의 수명 저하를 효과적으로 방지할 수 있는 듀얼 패널 타입 유기전계 발광소자에 관한 것이다.

배 경 기 술

- [0002] 평판 디스플레이(FPD ; Flat Panel Display)중 하나인 유기전계발광 소자는 높은 휘도와 낮은 동작 전압 특성을 갖는다. 또한 스스로 빛을 내는 자체발광형이기 때문에 명암대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(μs) 정도로 동화상 구현이 쉽고, 시야각의 제한이 없으며 저온에서도 안정적이고, 직류의 5V 내지 15V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하다.
- [0003] 이러한 특성을 갖는 유기전계 발광소자는 크게 패시브 매트릭스 타입과 액티브 매트릭스 타입으로 나뉘어지는데, 패시브 매트릭스 방식에서는 주사선(scan line)과 신호선(signal line)이 교차하면서 매트릭스 형태로 소자를 구성하므로, 각각의 픽셀을 구동하기 위하여 주사선을 시간에 따라 순차적으로 구동하므로, 요구되는 평균 휘도를 나타내기 위해서는 평균 휘도에 라인수를 곱한 것 만큼의 순간 휘도를 내야만 한다.
- [0004] 그러나, 액티브 매트릭스 방식에서는, 화소(pixel)를 온(on)/오프(off)하는 스위칭 소자인 박막트랜지스터(Thin Film Transistor)가 화소(pixel)별로 위치하고, 이 박막트랜지스터와 연결된 제 1 전극은 화소 단위로 온(on)/오프(off)되고, 상기 제 1 전극과 대향하는 제 2 전극은 전면에 형성되어 공통전극이 된다.
- [0005] 그리고, 상기 액티브 매트릭스 방식에서는 픽셀에 인가된 전압이 스토리지 커패시터(C_{ST} ; storage capacitor)에 충전되어 있어, 그 다음 프레임(frame) 신호가 인가될 때까지 전원을 인가해 주도록 함으로써, 주사선 수에 관계없이 한 화면동안 계속해서 구동한다. 따라서, 낮은 전류를 인가하더라도 동일한 휘도를 나타내므로 저소비전력, 고정세, 대형화가 가능한 장점을 가지므로 최근에는 액티브 매트릭스 타입의 유기전계 발광소자가 주로 이용되고 있다.
- [0006] 이하, 이러한 액티브 매트릭스형 유기전계 발광소자의 기본적인 구조 및 동작특성에 대해서 도면을 참조하여 상세히 설명한다.
- [0007] 도 1은 일반적인 액티브 매트릭스형 유기전계 발광 소자의 하나의 화소에 대한 회로도이다.
- [0008] 도시한 바와 같이 액티브 매트릭스형 유기전계 발광소자의 하나의 화소는 스위칭(switching) 박막트랜지스터(STr)와 구동(driving) 박막트랜지스터(DTr), 스토리지 캐패시터(StgC), 그리고 유기전계발광 다이오드(E)로 이루어진다.
- [0009] 즉, 제 1 방향으로 연장하며 게이트 배선(GL)이 형성되어 있고, 이 제 1 방향과 교차되는 제 2 방향으로 연장 형성되어 화소영역(P)을 정의하며 데이터 배선(DL)이 형성되어 있으며, 상기 화소영역(P)을 관통하며 상기 데이터 배선(DL) 또는 상기 게이트 배선(GL)과 이격하며 전원전압을 인가하기 위한 전원배선(PL)이 형성되어 있다.
- [0010] 또한, 상기 각 화소영역(P)에는 상기 데이터 배선(DL)과 게이트 배선(GL)이 교차하는 부분에는 스위칭 박막트랜지스터(STr)가 형성되어 있으며, 상기 스위칭 박막트랜지스터(STr)와 전기적으로 연결된 구동 박막트랜지스터(DTr)가 형성되어 있다.
- [0011] 이때, 상기 구동 박막트랜지스터(DTr)는 유기전계 발광 다이오드(E) 및 전원배선(PL)과 전기적으로 연결되고 있다. 즉, 상기 유기전계발광 다이오드(E)의 일측 단자인 제 1 전극은 상기 구동 박막트랜지스터(DTr)의 드레인 전극과 연결되고 있다. 이때, 상기 전원배선(PL)은 전원전압을 상기 구동 박막트랜지스터(DTr)를 통해 상기 유기전계 발광 다이오드(E)로 전달하게 된다. 또한, 상기 구동 박막트랜지스터(DTr)의 게이트 전극과 소스 전극 사이에는 스토리지 커패시터(StgC)가 형성되고 있다.
- [0012] 따라서, 상기 게이트 배선(GL)을 통해 신호가 인가되면 스위칭 박막트랜지스터(STr)가 온(on) 되고, 상기 데이터 배선(DL)의 신호가 구동 박막트랜지스터(DTr)의 게이트 전극에 전달되어 상기 구동 박막트랜지스터(DTr)가 온(on) 되므로 유기전계발광 다이오드(E)를 통해 빛이 출력된다. 이때, 상기 구동 박막트랜지스터(DTr)가 온(on) 상태가 되면, 전원배선(PL)으로부터 유기전계 발광 다이오드(E)에 흐르는 전류의 레벨이 정해지며 이로 인해 상기 유기전계발광 다이오드(E)는 그레이 스케일(gray scale)을 구현할 수 있게 되며, 상기 스토리지 커패시터(StgC)는 스위칭 박막트랜지스터(STr)가 오프(off) 되었을 때, 상기 구동 박막트랜지스터(DTr)의 게이트 전압을 일정하게 유지시키는 역할을 함으로써 상기 스위칭 박막트랜지스터(STr)가 오프(off) 상태가 되더라도 다음 프레임(frame)까지 상기 유기전계발광 다이오드(E)에 흐르는 전류의 레벨을 일정하게 유지할 수 있게 된다.
- [0013] 이러한 유기전계 발광소자는 하나의 기판에 박막트랜지스터 등의 어레이 소자와 애노드 및 캐소드 전극과 유기 발광층을 포함하는 유기전계발광 다이오드가 하나의 기판에 형성되는 것을 특징으로 하는 일반적인 유기전계 발

광소자와, 어레이 소자와 유기전계 발광 다이오드가 각각 서로 다른 기판에 구성되어 이들을 기동형태의 연결전극으로 연결한 구조를 갖는 듀얼패널 타입 유기전계 발광소자가 제안되고 있다.

[0014] 도 2는 종래의 듀얼패널 타입 유기전계 발광소자 일부에 대한 단면도이다.

[0015] 도시한 바와 같이, 하부의 제 1 기판(10)의 전면에 서로 교차하는 게이트 및 데이터 배선(미도시)이 형성되어 있다. 또한 상기 게이트 및 데이터 배선(미도시)으로 포획되는 영역(이하 제 1 영역(P1)이라 칭함)에는 스위칭 및 구동 소자로서 게이트 전극(11)과, 게이트 절연막(12)과, 액티브층(13a)과 오믹콘택층(13b)으로 이루어진 반도체층(13)과, 소스 및 드레인 전극(18, 20)으로 구성된 박막트랜지스터(Tr)가 형성되어 있으며, 상기 박막트랜지스터(Tr)를 덮으며 상기 박막트랜지스터(Tr)의 소스 전극(18) 또는 드레인 전극(20)(도면에서는 드레인 전극(20)이 노출됨을 보이고 있음)을 노출시키는 콘택홀(27)을 갖는 보호층(25)이 형성되어 있다. 또한 상기 보호층(25) 위로는 상기 콘택홀(27)을 통해 노출된 상기 드레인 전극(20)과 접촉하며 연결전극(35)이 형성되어 있다.

[0016] 전술한 구조를 갖는 제 1 기판(10)에 대응하는 제 2 기판(50)의 내측면에는 제 1 전극(53)이 전면에 형성되어 있으며, 그 하부로 각 화소영역(P)의 경계에 대응하여 버퍼패턴(57)이 형성되어 있다. 이때 상기 제 1 전극(53)과 상기 제 2 기판 사이에는 화소영역(P)의 경계에 보조전극(51)이 형성되고 있다.

[0017] 또한, 상기 버퍼패턴(57) 하부에는 그 단면이 상기 제 2 기판(50)의 내측면을 기준으로 역테이퍼 구조로서 격벽(60)이 형성되어 있으며, 또한 상기 버퍼패턴(57) 하부에는 테이퍼 구조로서 기동형태의 스페이서(55)가 상기 격벽(60)보다 큰 높이를 가지며 형성되어 있다.

[0018] 또한, 각 화소영역(P)에는 역테이퍼 구조를 갖는 상기 격벽(60)에 의해 자동적으로 각 화소영역(P)별로 분리되며 상기 제 1 전극(53) 하부에 유기 발광물질로서 유기 발광층(65) 및 제 2 전극(70)이 순차적으로 형성되어 있다. 이때 상기 유기 발광층(65)과 상기 제 2 전극(70)은 상기 스페이서(55)까지 덮으며 형성되고 있으며, 상기 순차 적층 형성된 제 1 전극(53)과 유기 발광층(65)과 제 2 전극(70)은 유기전계 발광 다이오드(E)를 이룬다.

[0019] 한편, 전술한 구성을 갖는 제 1 기판(10)과 제 2 기판(50)은 상기 스페이서(55)를 덮으며 형성된 상기 제 2 전극(70)과 상기 보호층(25) 상부에 형성된 연결전극(35)이 접촉한 상태에서 이들 두 기판(10, 50) 사이의 테두리부에 접착특성을 갖는 셀패턴(83)이 구비됨으로써 합착된 상태를 유지하는 유기전계 발광소자(1)를 이루고 있다.

[0020] 하지만, 전술한 바와 같이 그 테두리부에 셀패턴(83)을 구성한 경우 셀패턴(83)을 통해 외부의 수분이 침투하거나 또는 내부에 있어 유기물질로 이루어진 구성요소의 경우 일례로 보호층 아웃가싱(out gassing)이 발생하여 수축하게 되며, 이로 인해 상기 서로 접촉하고 있는 상기 제 2 전극(70)과 연결전극(35)간의 접촉 상태의 불량을 초래함으로써 듀얼 패널 타입 유기전계 발광소자(1)의 수명을 단축시키는 문제를 야기하고 있다.

[0021] 따라서, 이러한 문제를 해결하고자, 도 3(종래의 전면 접착 방식 듀얼패널 타입 유기전계 발광소자의 일부에 대한 단면도로서 도 2에 도시한 듀얼 패널 타입 유기전계 발광소자와 동일한 구성에 대해서는 동일한 도면 부호를 부여함)에 도시한 바와 같이, 테두리부에만 형성되는 셀패턴을 대신하여 제 1 기판(10)과 제 2 기판(50)의 표시영역 전면에 랜덤하게 분포된 도전 필러(conduction filler)(93)를 포함하는 접착필름(91)을 개재하여 상기 제 1 및 제 2 기판(10, 50)을 합착함으로써 상기 제 1 및 제 2 기판(10, 50)의 이격을 방지하고 동시에 외부로부터의 수분의 침투를 거의 완벽히 방지할 수 있는 구조가 제안되었다.

[0022] 하지만, 전술한 표시영역이 접착필름(91)을 개재하여 전면 접착되는 듀얼 패널 타입 유기전계 발광소자(2)는 그 내부에 전영역에 있어 동일한 밀도로 랜덤하게 도전 필러(93)가 산포되어 있으며, 이러한 도전 필러(93)는 부분적으로 뭉침이 발생하고 있다.

[0023] 따라서 이러한 뭉침이 발생한 도전 필러(conduction filler)(93)가 상기 격벽(60) 근방에 위치하게 되는 경우, 도 4(종래의 전면 접착 방식 듀얼패널 타입 유기전계 발광소자의 격벽이 형성된 부분을 확대 도시한 도면)에 도시한 바와 같이, 상기 격벽(60)을 덮으며 형성된 더미 금속패턴(72)과 이와 이웃하는 제 2 전극(70)간에 도통이 이루어지며, 이러한 현상이 표시영역 내에 어느 2곳 이상이 발생(도면에서는 서로 이웃한 화소영역(P)간에 발생한 것을 도시함)한다면 상기 격벽(60)을 덮으며 형성된 더미 금속패턴(72)은 표시영역 내에서는 서로 연결된 상태이므로 상기 격벽(60) 상의 상기 더미 금속패턴(72)과 도통이 이루어진 2개의 화소영역(P) 내의 제 2 전극(70)은 상기 격벽(60) 상의 더미 금속패턴(72)과 뭉침이 발생한 도전 필러(93)를 매체로 하여 쇼트가 발생하는 문제가 발생하고 있다.

[0024] 이렇게 서로 쇼트(short)된 화소영역(P)은 암점화되며 이로 인해 표시품질을 저하시키거나 불량 처리됨으로써

제품의 불량률을 높여 최종적으로는 제품 생산성을 저하시키고 있는 실정이다.

[0025]

발명의 내용

해결 하고자하는 과제

[0026]

본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 격벽 부근에서 도전 필러 (conduction filler) 뭉침에 의한 제 2 전극과 격벽상에 형성된 금속패턴과의 도통을 원천적으로 방지하여 도전 필러와 격벽상의 금속패턴을 매개체로 한 제 2 전극간의 쇼트 발생을 방지할 수 있는 듀얼패널 타입 유기전계 발광소자를 제공하는 것이다.

[0027]

또한, 제 1 및 제 2 기관간의 도통 특성을 향상시키는 것을 또 다른 목적으로 한다.

과제 해결수단

[0028]

상기 목적을 달성하기 위한 본 발명에 따른 듀얼패널 타입 유기전계 발광소자는, 다수의 화소영역이 정의 (定義)된 제 1 기관과; 상기 제 1 기관 내측면 전면에 형성된 제 1 전극과; 상기 제 1 전극 하부로 각 화소영역의 경계에 형성된 버퍼패턴과; 상기 버퍼패턴 하부로 각 화소영역을 테두리하며 형성된 격벽과; 상기 버퍼패턴 하부로 각 화소영역 내에 상기 격벽보다 더 큰 높이를 가지며 기둥형상으로 형성된 스페이서와; 상기 각 화소영역 내의 상기 제 1 전극 하부에 상기 격벽에 의해 각 화소영역별로 분리되며 상기 스페이서를 덮으며 형성된 유기 발광층과; 상기 각 화소영역 내의 상기 유기 발광층 하부로 상기 격벽에 의해 각 화소영역별로 분리되며 형성된 제 2 전극과; 상기 제 1 기관과 마주하는 제 2 기관과; 상기 제 2 기관 상에 상기 각 화소영역별로 형성된 스위칭 박막트랜지스터 및 이와 전기적으로 연결된 구동 박막트랜지스터와; 상기 스위칭 및 구동 박막트랜지스터를 덮으며 상기 구동 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀을 구비하며 형성된 보호층과; 상기 보호층 위로 상기 각 화소영역별로 상기 구동 박막트랜지스터의 드레인 전극과 상기 드레인 콘택홀과 접촉하며 형성된 연결전극과; 상기 제 2 전극과 상기 연결전극 사이에 채개되며, 그 내부에 다수의 도전필러가 구비된 접착필름을 포함하며, 각 화소영역 내의 상기 스페이서가 위치하는 부분에서 상기 제 2 전극과 상기 연결전극이 상기 도전필러와 동시에 접촉함으로써 도통되며, 상기 접착필름 내의 상기 도전필러는 그 분포밀도가 상기 격벽이 구비된 제 1 기관과 접촉하는 상기 접착필름의 일면으로부터 상기 연결전극이 구비된 상기 제 2 기관과 접촉하는 상기 접착필름의 타면으로 갈수록 점진적으로 밀(密)해지는 것이 특징이다.

[0029]

이때, 상기 제 1 기관과 상기 제 1 전극 사이의 각 화소영역의 경계, 또는 상기 제 1 전극과 상기 버퍼패턴 사이에 상기 제 1 전극을 이루는 도전성 물질보다 더 저저항 금속물질로 이루어진 보조전극이 형성된 것이 특징이다.

[0030]

또한, 상기 도전필러는 구, 타원구, 다면체 및 부정형태 중 어느 하나의 형태를 이루며, 그 크기(직경 또는 최장축의 길이)는 50nm 내지 500nm인 것이 바람직하다.

[0031]

또한, 상기 도전필러는 도전성 특성을 갖는 단일 물질로 이루어지거나, 또는 그 내부는 탄성 특성을 갖는 물질로 이루어지고, 그 표면은 도전물질로 도금된 형태로 이루어지는 것이 특징이다.

[0032]

또한, 상기 유기 발광층은 단일층 구조를 이루거나, 또는 전자 주입층, 전자 수송층, 유기 발광 물질층, 정공 수송층 및 정공 주입층(미도시)의 5중층 구조로 이루어지거나, 또는 전자 주입층, 유기 발광 물질층, 정공 주입층의 3중층 구조를 이루는 것이 특징이다.

[0033]

상기 격벽은 그 단면이 상기 버퍼패턴을 기준으로 역테이퍼 형태를 이루며, 상기 스페이서는 그 단면이 상기 버퍼패턴을 기준으로 테이퍼 형태를 이루는 것이 특징이다.

[0034]

상기 보호층은 그 표면이 평탄한 형태인 것이 바람직하다.

[0035]

상기 스위칭 및 구동 박막트랜지스터는, 게이트 전극과 게이트 절연막과 액티브층과 오믹콘택층과 서로 이격하는 소스 및 드레인 전극이 순차 적층된 형태의 보텀 게이트 구조를 이루거나, 또는 반도체층과 게이트 절연막과 게이트 전극과 층간절연막과 상기 반도체층과 각각 접촉하며 서로 이격하는 소스 및 드레인 전극이 순차 적층된 탑 게이트 구조를 이루는 것이 특징이다.

효 과

- [0036] 본 발명에 따른 듀얼패널 타입 유기전계 발광소자는 접착필름 내부에 충전된 도전 필러(conduction filler)의 밀도가 어레이 소자가 구성된 제 2 기판과 인접할수록 점진적으로 증가하는 구성을 가짐으로써 유기전계 발광 다이오드가 구성된 제 1 기판에서의 격벽을 사이에 두고 서로 이웃한 화소영역간 제 2 전극의 쇼트를 방지할 수 있다.
- [0037] 또한, 도전 필러에 의한 서로 이웃한 제 2 전극의 쇼트가 방지됨으로써 암점화되는 화소영역 발생을 억제할 수 있으므로 표시품질을 향상시키는 효과가 있다.
- [0038] 또한, 도전 필러의 밀도가 제 2 기판의 표면에서 가장 크므로 스페이서를 덮으며 형성된 제 2 전극과 상기 제 1 기판상의 화소전극 사이에 도전 필러가 집중됨으로써 상기 도전 필러를 개재하여 전기적으로 연결되는 상기 제 2 전극과 화소전극의 도전 특성을 향상시키는 효과가 있다.
- [0039] 또한, 접착필름을 개재하여 상기 제 1 기판과 제 2 기판이 합착됨으로써 외부로터의 수분 침투를 완전히 방지하며, 두 기판 사이에 빈 공간이 발생하지 않으므로 아웃게싱(out gassing)을 방지하여 유기물로 이루어진 구성요소의 수축에 의한 제 1 및 제 2 기판 간 도통불량을 방지하는 효과가 있다.
- [0040] 또한, 도전필러의 크기 범위가 종래대비 확대됨으로써 도전필러 선택의 폭이 넓어지는 장점이 있다.

발명의 실시를 위한 구체적인 내용

- [0041] 이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 상세히 설명한다.
- [0042] 도 5는 본 발명의 실시예에 따른 듀얼패널 타입 유기전계 발광소자 일부에 대한 단면도이며, 도 6은 본 발명의 실시예에 따른 듀얼패널 타입 유기전계 발광소자에 있어 격벽이 형성된 부분을 확대 도시한 단면도이다. 이때 설명의 편의를 위해 격벽(155)으로 둘러싸인 영역을 화소영역(P), 게이트 및 데이터 배선(미도시)에 의해 포획되는 영역을 제 1 영역(P1)이라 정의한다.
- [0043] 도시한 바와 같이, 본 발명에 따른 듀얼패널 타입 유기전계 발광소자(101)는 하부의 제 1 기판(110)과, 상부의 제 2 기판(150)과, 상기 두 기판(110, 150) 사이에 개재되며, 그 내부에 상기 제 2 기판(150)과 접촉하는 면으로부터 상기 제 1 기판(110)과 접촉하는 면까지 점진적으로 더 큰 밀도를 가지며 분포된 다수의 도전 필러(conduction filler)(193)를 구비한 접착필름(191)으로 구성되고 있다.
- [0044] 우선, 하부에 위치한 상기 제 1 기판(110)에는 다수의 게이트 및 데이터 배선(미도시)이 그 사이에 게이트 절연막(112)을 개재하여 교차하여 구성되고 있으며, 상기 게이트 배선(미도시) 또는 상기 데이터 배선(미도시)과 나란하게 전원배선(미도시)이 형성되고 있다.
- [0045] 또한, 상기 게이트 배선(미도시)과 데이터 배선(미도시)이 교차하는 부근에는 이들 두 배선(미도시)과 연결되며 스위칭 박막트랜지스터(미도시)가 구비되고 있으며, 상기 게이트 및 데이터 배선(미도시)이 교차하여 정의되는 영역(이하 제 1 영역(P1)이라 칭함)에는 상기 스위칭 박막트랜지스터(미도시)와 연결되며 상기 구동 박막트랜지스터(DTr)가 구비되고 있다.
- [0046] 도면에 있어서, 상기 구동 박막트랜지스터(DTr)는 게이트 전극(111)과, 상기 게이트 절연막(112)과, 액티브층(113a)과 서로 이격하는 오믹콘택층(113b)으로 이루어진 반도체층(113)과, 서로 이격하는 소스 및 드레인 전극(118, 120)을 포함하여 구성됨으로써 보텀 게이트 구조를 이루는 것을 일례로 나타내었지만, 폴리실리콘의 반도체층과, 게이트 절연막과, 게이트 전극과, 중간절연막과, 상기 반도체층과 각각 접촉하며 이격하는 소스 및 드레인 전극의 적층 구조를 갖는 탑 게이트 구조를 이룰 수도 있다. 이때, 도면에 나타나지 않았지만, 상기 스위칭 박막트랜지스터(미도시) 또한 상기 구동 박막트랜지스터(DTr) 동일한 구조를 이룬다.
- [0047] 한편, 전술한 구조를 갖는 스위칭 및 구동 박막트랜지스터(미도시, DTr)를 덮으며 상기 구동 박막트랜지스터(DTr)의 드레인 전극(120)을 노출시키는 드레인 콘택홀(127)을 갖는 보호층(125)이 형성되어 있으며, 상기 보호층(125) 상부로 상기 각 제 1 영역(P1)에는 상기 구동 박막트랜지스터(DTr)의 드레인 전극(120)과 상기 드레인 콘택홀(127)을 통해 접촉하며, 연결전극(135)이 형성되어 있다. 이때 도면에 있어서, 상기 보호층(125)은 유기 절연물질로 이루어짐으로써 그 표면이 평탄한 형태를 갖는 것을 보이고 있지만, 무기절연물질로 이루어짐으로써

그 하부에 위치한 구성요소의 단차를 반영하여 형성될 수도 있다.

- [0048] 다음, 전술한 구조를 갖는 상기 제 1 기판(110)과 마주하는 제 2 기판(150)에 있어, 그 내측면에는 전면에 비교적 높은 일함수 값을 갖는 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로서 이루어져 애노드 전극의 역할을 하는 제 1 전극(153)이 형성되어 있다.
- [0049] 또한, 상기 제 1 전극(153)과 상기 제 2 기판(150)의 사이에는 각 화소영역(P)의 경계에 상기 전면에 형성되는 상기 제 1 전극(153)의 전도성을 높이기 위해 저저항 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금 및 크롬(Cr) 중 어느 하나의 물질로 이루어진 보조전극(151)이 형성되고 있다. 이때 상기 보조전극(151)은 도시한 바와 같이 상기 제 1 전극(153) 상부에 형성될 수도 있으며, 또는 상기 제 1 전극(153)을 형성한 이후 형성됨으로써 상기 제 1 전극(153) 하부에 형성될 수도 있으며, 또는 생략될 수도 있다.
- [0050] 다음, 상기 제 1 전극(153) 하부로 상기 보조전극(151)과 완전히 중첩하며 상기 보조전극(151)을 완전히 덮으며 무기절연물질 예를들면 산화실리콘(SiO_2) 또는 질화실리콘(SiNx)으로 이루어진 버퍼패턴(157)이 각 화소영역(P)의 경계를 따라 형성되어 있다. 이때 상기 버퍼패턴(157)은 각 화소영역(P) 내에서 상기 제 1 전극(153)을 노출시키며 형성되고 있다.
- [0051] 한편, 상기 버퍼패턴(157)과 접촉하며 각 화소영역(P)의 경계에 상기 다수의 각 화소영역(P)을 둘러싸며 그 각각의 단면이 역테이퍼 형태를 갖는 제 1 높이의 격벽(160)이 형성되어 있다. 즉, 상기 격벽(160)은 상기 버퍼패턴(157)과 접촉하는 면의 폭보다 상기 제 1 기판(110)과 마주하는 최상면의 폭이 더 크도록 형성된 것이 특징이다.
- [0052] 또한, 상기 격벽(160)과 소정간격 이격하여 각 화소영역(P) 내에 상기 버퍼패턴(157)과 접촉하며 상기 제 1 높이보다 큰 제 2 높이를 가지며, 그 단면이 테이퍼 구조를 갖는 기둥형태의 스페이서(155)가 형성되어 있다. 상기 기둥 형태의 스페이서(155)는 상기 제 1 기판(110)에 구비된 상기 연결전극(135)과 제 2 전극(170)이 도전 필러(193)를 개재하여 접촉하도록 하는 역할을 하는 것이 특징이다.
- [0053] 또한, 상기 격벽(160)으로 둘러싸인 각 화소영역(P)에는 상기 버퍼패턴(157) 외측으로 노출된 상기 제 1 전극(153) 하부로 순차 적층되며 유기 발광층(165) 및 일함수 값이 비교적 낮은 금속물질 예를들면 알루미늄 합금(AlNd) 또는 알루미늄(Al)으로 이루어져 캐소드 전극의 역할을 하는 제 2 전극(170)이 형성되어 있다. 이때, 상기 유기 발광층(165) 및 제 2 전극(170)은 상기 기둥형태의 스페이서(155)를 완전히 덮도록 형성되고 있는 것이 특징이다.
- [0054] 또한, 상기 유기 발광층(165)과 상기 제 2 전극(170)은 상기 격벽(160)에 의해 자동적으로 분리되어 각 화소영역(P)별로 독립된 형태를 갖도록 형성되고 있으며, 상기 격벽(160)의 하부에도 상기 유기 발광층(165) 및 제 2 전극(170)을 이루는 동일한 물질로 이루어진 더미 유기패턴(166) 및 더미 금속패턴(172)이 순차 적층된 형태로 형성되고 있다. 이때 상기 더미 유기패턴(166)과 더미 금속패턴(172)은 상기 격벽(160)의 최상층에만 형성되지 않고 그 측면의 일부까지 덮으며 형성됨으로써 상기 격벽(160)의 측면에 형성된 상기 금속 더미패턴(172)과 제 2 전극(170)이 매우 인접하여 위치하고 있다.
- [0055] 한편, 상기 유기 발광층(165)은 이웃한 3개의 화소영역(P)이 각각 적, 녹, 청색을 발광하도록 서로 다른 유기 발광 물질로 이루어진 적, 녹, 청색 유기 발광패턴으로 구성되고 있다. 또한, 상기 유기 발광층(165)은 도면에서는 단일층 구조로 도시되고 있지만, 발광 효율을 높이기 위해 다층 구조로 형성될 수도 있다. 예를들어 상기 유기 발광층(165)은 전자 주입층(미도시), 전자 수송층(미도시), 유기 발광 물질층(미도시), 정공 수송층(미도시) 및 정공 주입층(미도시)의 5중층 구조로 이루어질 수도 있으며, 또는 전자 주입층(미도시), 유기 발광 물질층(미도시), 정공 주입층(미도시)의 3중층 구조로 이루어질 수도 있다.
- [0056] 이때, 상기 유기 발광층(165)과 상기 제 2 전극(170)은 각 화소영역(P)별로 상기 격벽(160)에 의해 분리된 형태를 가짐으로써 각 화소영역(P) 내에서 그 끝단이 상기 격벽(160)의 하면 끝단과 거의 일치하며 형성되고 있다. 이때, 순차 적층된 상기 제 1 전극(153)과 유기 발광층(165)과 제 2 전극(170)은 유기전계 발광 다이오드(E)를 이룬다.
- [0057] 전술한 구성을 갖는 제 1 기판(110)과 제 2 기판(150) 사이에는 접착필름(191)이 개재됨으로서 이들 두 기판(110, 150) 사이의 이격공간을 채우고 있다. 이때, 상기 접착필름(191)은 그 내부에 다수의 도전 필러(193)를 구비하고 있다.
- [0058] 이때, 본 발명의 가장 특징적인 구성으로서 다수의 도전 필러(193)는 상기 접착필름(191) 내부에서 그 위치별로

그 밀도를 달리하여 분포되고 있는 것이 특징이다. 즉, 상기 격벽(160)과 제 2 전극(170)이 형성된 제 2 기관(150)과 접촉되는 일면을 기준으로 상기 연결전극(135)이 형성된 상기 제 1 기관(110)과 접촉되는 타면으로 갈수록 점진적으로 상기 도전 필러(193)의 밀도가 증가하도록 분포되고 있는 것이 특징이다.

[0059] 따라서, 상기 격벽(160)과 이를 덮으며 형성된 더미 금속패턴(172)과 제 2 전극(170)이 위치하는 부근에는 상기 도전 필러(193)가 거의 존재하지 않거나, 매우 소한 밀도로 존재함으로써 상기 도전 필러(193)의 뭉침 발생이 거의 발생하지 않게 된다.

[0060] 또한 도전 필러(193)의 뭉침이 발생한다 하더라도 종래의 전 영역에 걸쳐 동일한 밀도로 분포되는 듀얼패널 타입 유기전계 발광소자(도 3의 102) 대비 상대적으로 뭉침이 발생한 도전 필러(193)가 격벽 부근에 위치할 가능성이 매우 희박하게 되므로 종래 대비 상기 금속 더미패턴(172)과 제 2 전극(170)간의 쇼트는 거의 발생하지 않게 된다.

[0061] 나아가, 상기 도전 필러(193)는 상기 제 1 기관(110)의 연결전극(135)이 형성된 부분에 대해서는 매우 밀(密)한 밀도를 가지며 분포됨으로써 상기 스페이서(155)를 통해 제 2 전극(170)과 상기 구동 박막트랜지스터(DTr)의 드레인 전극(120)과 접촉하며 형성된 연결전극(135)간의 접촉저항을 종래대비 훨씬 낮출 수 있다.

[0062] 한편, 종래의 경우, 상기 접촉필름 내부에서 도전 필러(도 4의 93)의 분포 밀도가 전 영역에 있어 동일한 수준이 되므로 상기 제 2 전극(도 4의 70)과 연결전극(도 4의 35)간의 접촉저항 향상을 위해 상기 도전 필러(도 4의 93)의 밀도를 높이면 격벽(도 4의 55) 부분에서 더미 금속패턴(도 4의 72)과 제 2 전극(도 4의 72)간의 쇼트가 더 빈번히 발생하게 되며, 상기 도전 필러(도 4의 93)의 밀도를 낮추면 상기 제 2 전극(도 4의 72)과 연결전극(도 4의 35)간의 접촉저항이 높아지게 되므로 이를 감안하여 적절한 선에서 상기 도전 필러(도 4의 93)의 분포 밀도가 결정되었다.

[0063] 하지만, 본 발명에 따른 듀얼패널 타입 유기전계 발광소자(101)의 경우, 도전 필러(193)의 분포밀도가 일면에서 타면으로 갈수록 소한 밀도에서 밀한 밀도분포를 갖도록 구성된 접촉필름(191)을 이용하여 상기 제 1 기관(110)과 제 2 기관(150) 사이에 상기 소한 도전 필러(193) 밀도분포를 갖는 일면이 상기 격벽(155)이 구비된 제 2 기관(150)과 접촉하며, 밀(密)한 도전 필러(193) 밀도분포를 갖는 타면이 상기 연결전극(135)이 구비된 제 1 기관(110)과 접촉하도록 합작 구성된 것이 특징이다.

[0064] 따라서, 격벽(155)상의 금속 더미패턴(172)이 위치하는 부근에는 도전필러(193) 자체의 분포밀도가 매우 작으므로 상기 도전 필러(193) 뭉침 발생에 의한 상기 격벽(155)을 덮으며 형성된 상기 금속 더미패턴(172)과 이와 매우 인접한 상기 제 2 전극(170) 간의 쇼트 발생을 억제하는 동시에 상기 연결전극(135)이 형성된 부근에 있어서는 상기 도전 필러(193)가 매우 밀(密)한 밀도를 가지며 분포되고 있으므로 상기 연결전극(135)과 제 2 전극(170)이 접촉하는 부분에 있어서는 종래대비 단위 면적당 도전 필러(193)의 개수가 많아 이들 두 전극(135, 170)간의 접촉저항이 낮아지게 된다.

[0065] 이렇게 접촉필름(191) 내에 도전 필러(193)를 구비하는 것은 상기 제 2 전극(170)과 연결전극(135)간의 접촉을 용이하게 하고, 이들 두 전극(170, 135)의 패턴 오차에 따른 접촉불량을 방지하며, 외부로부터 가압 시 두 전극(170, 135)간의 직접 접촉에 의한 마모 발생으로 최종적으로 접촉불량이 발생함으로써 수명이 저하되는 것을 방지하기 위함이다.

[0066] 한편, 도 7a와 도 7b는 본 발명의 실시예에 따른 듀얼패널 타입 유기전계 발광소자에 있어서 제 2 전극과 연결전극이 도전 필러를 개재하여 접촉하고 있는 부분을 확대 도시한 단면도로서 도전필러가 탄성을 가짐을 나타낸 도면이다. 도 7a는 본 발명의 실시예에 따른 듀얼패널 타입 유기전계 발광소자에 있어 연결전극(135)과 제 2 전극(170)의 이격간격이 도전필러(193)의 크기보다 작은 크기를 가지며 합착된 상태를 도시한 것이며, 도 7b는 본 발명의 실시예에 따른 듀얼패널 타입 유기전계 발광소자에 있어 시간이 지남에 따라 수축 등이 발생하여 제 2 전극(170)과 연결전극(135)간의 이격간격이 도 7a 대비 넓어진 경우를 도시한 도면이다.

[0067] 상기 도전 필러(193)는 그 내부는 탄성을 갖는 물질로 이루어지며 그 표면에 전도성이 우수한 금속물질이 도금된 형태를 이룸으로써 그 자체가 어느 정도의 탄성을 가져 외부로부터 외압이 작용하는 경우, 그 탄성 특성에 의해 외부 압력을 분산시키는 역할을 함으로서 상기 제 2 전극(170) 및 연결전극(135)이 마모되는 것을 방지할 수 있다.

[0068] 또한, 최종 제품 완성된 후 시간이 지남에 따라 내구 구성요소의 수축이 발생하여 상기 연결전극(135)과 제 2 전극(170)간의 이격간격이 도 7b에 도시한 바와같이, 최초 제품 완성시보다 넓어진다 하여도 상기 도전 필러(193)의 탄성력에 의해 상기 도전 필러(193)의 크기보다 작은 범위 내에서 이격이 커짐이 발생한 경우 이들 두

전극(135, 170)이 계속적으로 도통된 상태를 유지할 수 있도록 함으로써 그 수명을 연장시킬 수 있는 장점을 갖는다.

[0069] 또한, 도 5, 6 및 도 7a와 도 7b를 참조하면, 상기 스페이서(155)의 패터닝 오차에 의해 상기 스페이서(155)의 제 2 높이가 다른 스페이서(155)의 제 2 높이보다 낮게 형성되어 최초 제 1 및 제 2 기판(110, 150)의 합착 시 상기 스페이서(155) 상에 위치하는 제 2 전극(170)과 상기 제 1 기판(110) 상에 위치하는 연결전극(135)이 서로 접촉하지 않는 상태가 된다 하더라도 상기 도전 필러(193)에 의해 도전 필러(193)가 서로 접촉하며 연결됨으로서 이들 두 전극(170, 135) 사이를 채우게 됨으로써 도통시키게 되므로 패터닝 오차 또는 합착 오차에 의해 발생하는 불량을 저감시킬 수 있다.

[0070] 따라서 전술한 이유로 인해 상기 접착필름(191) 내부에 도전 필러(193)를 구성하는 것이다.

[0071] 한편, 상기 도전 필러(193)는 일례로서 그 내부는 탄성이 있는 물질로 그 표면은 저저항 금속물질로 도금된 형태를 갖는 것을 사용한 것을 보이고 있지만, 상기 도전 필러(193)는 나노 기술에 의해 저저항 금속물질 예를들면 카본블랙(carbon black), 은(Ag), 금(Au), 알루미늄(Al) 중 어느 하나의 금속물질 단일체로서 형성될 수 도 있다.

[0072] 상기 금속물질만으로 구성된 도전 필러(193)가 접착필름(191) 내부에 그 분포밀도를 다르게 하여 구성되는 경우, 탄성 특성에 기인한 효과는 기대할 수 없지만, 스페이서(155)의 패터닝 오차 및 합착 오차에 의한 접촉 불량에 대해서는 여전히 이를 어느 정도 억제할 수 있다.

[0073] 한편, 이러한 접착필름(191) 내부에 구성되는 상기 도전 필러(193)는 다양한 형태를 이룰 수 있다. 일례로 도면에서는 가장 바람직한 형태로서 구 형태를 이룬 것을 보이고 있지만, 럭비공 같은 타원구 형태, 육면체, 사각기둥 등 다면체 형상, 또는 부정형 등 다양한 형태를 이룰 수 있다. 이때 이러한 도전 필러(193)는 그 크기(구 형태인 경우 직경, 타원구, 육면체, 사각기둥 부정형인 경우 장축 길이)는 통상적으로 50nm 내지 500nm인 것이 바람직하다.

[0074] 통상적으로 상기 격벽(160)을 덮으며 형성된 상기 금속 더미패턴(172)과 제 2 전극(170) 간의 이격간격은 1 μ m 내지 3 μ m 정도가 되므로, 상기 도전 필러(193)의 크기가 상기 격벽(160) 상의 금속 더미패턴(172)과 제 2 전극(170)간의 최소 이격간격인 1 μ m 내지 3 μ m의 1/2보다 작은 범위를 갖는 것이 혹 상기 도전 필러(193) 뭉침이 격벽(160) 부근에서 발생한다 하더라도 쇼트 불량을 방지하는데 유리하기 때문이다.

[0075] 상기 도전 필러(193)가 전술한 크기 범위보다 큰 경우, 비록 본 발명의 특징상 격벽이 형성된 부분에서 도전 필러(193)의 분포 밀도가 매우 소하다 하더라도 도전 필러(193)가 2개 내지 6개 정도의 뭉침이 상기 격벽이 위치하는 부근에서 발생하면 금속 더미패턴(172)과 상기 제 2 전극(170)간의 쇼트가 발생할 수 있으므로 이를 더욱 억제시키기 위함이다.

[0076] 종래의 유기전계 발광소자의 경우 전 영역에 동일한 수준의 밀도를 가지며 도전필러가 분포됨으로서 접촉저항 항상 측면과 쇼트불량을 억제측면을 고려하여함으로써 금속 더미패턴과 제 2 전극의 이격간격보다 10배 정도 작은 50nm 내지 100nm 정도의 비교적 작은 크기를 갖는 도전필러가 형성되어야 했다.

[0077] 하지만, 본 발명에 따른 유기전계 발광소자(101)의 경우 상기 격벽(160)이 형성된 부분에서는 도전필러(193)의 분포가 매우 소(少)한 상태이므로 뭉침이 발생할 가능성이 매우 낮다. 따라서 도전필러(193)의 크기가 상기 금속 더미패턴(172)과 제 2 전극(170)간의 이격간격보다 그 최대 크기가 1/2 정도가 되더라도 쇼트 불량이 거의 발생하지 않으므로 50nm 내지 100nm 정도의 크기 이외에 100nm 내지 500nm 정도의 크기를 갖는 도전 필러를 사용해도 문제되지 않는다.

[0078] 따라서, 본 발명의 경우 종래대비 도전필터의 선택의 폭을 넓힐 수 있는 것 또한 장점이 된다 할 것이다.

도면의 간단한 설명

[0079] 도 1은 일반적인 액티브 매트릭스형 유기전계발광 소자의 한 화소에 대한 회로도.

[0080] 도 2는 종래의 듀얼패널 타입 유기전계 발광소자의 일부에 대한 단면도.


[0081] 도 3은 종래의 전면 접착 방식의 듀얼패널 타입 유기전계 발광소자의 일부에 대한 단면도.

[0082] 도 4는 종래의 전면 접착 방식의 듀얼패널 타입 유기전계 발광소자의 격벽이 형성된 부분을 확대 도시한 도면


[0083]	도 5는 본 발명의 실시예에 따른 듀얼패널 타입 유기전계 발광소자 일부에 대한 단면도.	
[0084]	도 6은 본 발명의 실시예에 따른 듀얼패널 타입 유기전계 발광소자에 있어 격벽이 형성된 부분을 확대 도시한 단면도.	
[0085]	도 7a와 도 7b는 본 발명의 실시예에 따른 듀얼패널 타입 유기전계 발광소자에 있어서 제 2 전극과 연결전극이 도전 필러를 개재하여 접촉하고 있는 부분을 확대 도시한 단면도.	
[0086]	<도면의 주요부분에 대한 부호의 설명>	
[0087]	101 : 듀얼패널 타입 유기전계 발광소자	
[0088]	110 : 제 1 기판	111 : 게이트 전극
[0089]	112 : 게이트 절연막	113 : 반도체층
[0090]	113a : 액티브층	113b : 오믹콘택층
[0091]	118 : 소스 전극	120 : 드레인 전극
[0092]	125 : 보호층	127 : 드레인 콘택홀
[0093]	135 : 연결전극	150 : 제 2 기판
[0094]	151 : 보조전극	153 : 제 1 전극
[0095]	157 : 버퍼패턴	155 : 스페이서
[0096]	160 : 격벽	165 : 유기 발광층
[0097]	166 : 유기 더미패턴	170 : 제 2 전극
[0098]	172 : 금속 더미패턴	191 : 접촉필름
[0099]	193 : 도전필러	DTr : 구동 박막트랜지스터
[0100]	E : 유기전계 발광 다이오드	P : 화소영역
[0101]	P1 : 제 1 영역	

도면


도면1




도면2




도면3




도면4




도면5




도면6



도면7a



도면7b



专利名称(译)	标题：双面板型有机电致发光器件		
公开(公告)号	KR101565377B1	公开(公告)日	2015-11-03
申请号	KR1020090063380	申请日	2009-07-13
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	LEE JONG HWA 이종화 KIM DO HYUNG 김도형		
发明人	이종화 김도형		
IPC分类号	H01L51/52 H05B33/22 H05B33/26		
CPC分类号	H01L27/3244 H01L51/5203 H01L51/5246		
其他公开文献	KR1020110005975A		
外部链接	Espacenet		

摘要(译)

用途：提供一种双面板有机发光器件，通过防止由于导电填料引起的第二电极之间的短路，抑制黑化像素区域的出现，从而提高显示质量。组成：第一电极（153）形成在第一基板（110）的正面的内侧。缓冲图案（157）形成在像素区域（P）的边界上作为第一电极。分隔壁（160）将每个像素区域与缓冲图案的底部分开。间隔物（155）在具有缓冲图案的每个像素区域内形成柱状。

