

(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(51) Int. Cl.	(45) 공고일자	2006년07월12일
G09G 3/30 (2006.01)	(11) 등록번호	10-0599657
	(24) 등록일자	2006년07월05일

(21) 출원번호	10-2005-0000759	(65) 공개번호	10-2006-0080382
(22) 출원일자	2005년01월05일	(43) 공개일자	2006년07월10일

(73) 특허권자
 삼성에스디아이 주식회사
 경기 수원시 영통구 신동 575

(72) 발명자
 박성천
 경기도 수원시 팔달구 영통동 1032-1 301호

곽원규
 경기도 성남시 분당구 구미동 88번지 까치주공아파트 207동 903호

김양완
 경기 용인시 기흥읍 공세리 428-5

(74) 대리인
 유미특허법인

심사관 : 최정윤

(54) 표시 장치 및 그 구동 방법

요약

유기 발광 표시 장치에서, 행 방향으로 뻗어 있는 선택 주사선을 공유하는 적어도 두 개의 부화소가 하나의 단위 화소를 형성하며, 단위 화소 내의 적어도 두 개의 부화소는 열 방향으로 배치된다. 한 필드를 복수의 부필드로 분할할 때, 단위 화소 내의 각 부화소가 대응하는 부필드에서 발광한다. 이와 같이 하면, 한 부필드에서 일부 행들에서 발광이 이루어지고, 다음 부필드에서 다른 행들에서 발광이 이루어져서 한 화면을 표시한다. 그리고 선택 주사선에 인가되는 선택 신호와 각 부필드에서 발광을 위한 발광 신호를 한 주사 구동부에서 출력할 수 있다.

대표도

도 2

색인어

발광, 공유, 주사선, 유기 발광, 색상

명세서

도면의 간단한 설명

도 1은 본 발명의 제1 실시예에 따른 유기 발광 표시 장치의 개략적인 평면도이다.

도 2는 본 발명의 제1 실시예에 따른 단위 화소의 개략적인 회로도이다.

도 3은 본 발명의 제1 실시예에 따른 유기 발광 표시 장치의 구동 타이밍도이다.

도 4, 도 5 및 도 6은 각각 본 발명의 제2, 제3 및 제4 실시예에 따른 단위 화소의 개략적인 회로도이다.

도 7은 도 6의 단위 화소의 구동 타이밍도이다.

도 8, 도 11, 도 13, 도 15, 도 17, 도 19, 도 21, 도 23, 도 24, 도 26 및 도 27은 각각 본 발명의 제5, 제6, 제7, 제8, 제9, 제10, 제11, 제12, 제13, 제14 및 제15 실시예에 따른 주사 구동부의 개략적인 도면이다.

도 9, 도 12, 도 14, 도 16, 도 18, 도 20, 도 22, 도 25 및 도 28은 각각 도 8, 도 11, 도 13, 도 15, 도 17, 도 19, 도 21, 도 24 및 도 27의 주사 구동부의 신호 타이밍도이다.

도 29는 본 발명의 제16 실시예에 따른 유기 발광 표시 장치의 개략적인 평면도이다.

도 30a 및 도 30b는 각각 본 발명의 제16 실시예에 따른 홀수 행 및 짝수 행 주사 구동부의 개략적인 도면이다.

도 31은 도 30a의 홀수 행 주사 구동부의 신호 타이밍도이다.

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 표시 장치 및 그 구동 방법에 관한 것으로, 특히 유기 물질의 발광을 이용한 표시 장치 및 그 구동 방법에 관한 것이다.

일반적으로 유기 발광 표시 장치는 형광성 유기 물질 전기적으로 여기시켜 발광시키는 표시 장치로서, 복수의 유기 발광셀들을 전압 기입 혹은 전류 기입하여 영상을 표현할 수 있도록 되어 있다. 이러한 유기 발광셀은 애노드, 유기 박막, 캐소드 레이어의 구조를 가지고 있다. 유기 박막은 전자와 정공의 균형을 좋게 하여 발광 효율을 향상시키기 위해 발광층, 전자 수송층 및 정공 수송층을 포함한 다층 구조로 이루어지고, 또한 별도의 전자 주입층과 정공 주입층을 포함할 수 있다.

이러한 유기 발광셀을 구동하는 방식 중 능동 구동 방식은 커패시터에 전압을 기입하여 유지시키기 위해 인가되는 신호의 형태에 따라 전압 기입 방식과 전류 기입 방식으로 나누어진다.

그리고 유기 발광 표시 장치는 각각의 색상을 가지는 복수의 부화소에서 발광되는 색상의 조합으로 다양한 색상이 표현된다. 일반적으로, 적색(R)을 표시하는 부화소, 녹색(G)을 표시하는 부화소 및 청색(B)을 표시하는 부화소에 의해 하나의 색상을 표현할 수 있는 화소가 정의된다. 일반적으로, 이러한 R, G, B 부화소는 행 방향으로 연속적으로 배치되어 있다.

그러나 이러한 부화소를 구동하기 위해서는 부화소별로 유기 발광 소자를 구동하기 위한 구동 회로가 필요하고, 데이터 신호를 전달하기 위한 데이터선, 주사 신호를 전달하기 위한 주사선 및 전원 전압을 전달하기 위한 전원선이 형성되어야 한다. 그러면 한 화소에서 형성되는 트랜지스터, 커패시터 및 전압 또는 신호를 전달하기 위한 배선들이 많이 필요하게 되어, 화소 내부에 이들을 배치하는데 어려움이 있다. 또한 화소에서 발광하는 영역에 해당하는 개구율이 감소한다는 문제점이 있다.

발명이 이루고자 하는 기술적 과제

본 발명이 이루고자 하는 기술적 과제는 개구율을 향상시킬 수 있는 발광 표시 장치를 제공하는 것이다.

본 발명의 다른 기술적 과제는 화소 내부에 포함되는 소자들의 구성 및 배선을 단순화할 수 있는 발광 표시 장치를 제공하는 것이다.

본 발명의 또 다른 기술적 과제는 신호선의 개수를 줄일 수 있는 발광 표시 장치를 제공하는 것이다.

본 발명의 또 다른 기술적 과제는 플립플롭의 개수를 줄일 수 있는 주사 구동부를 제공하는 것이다.

발명의 구성 및 작용

이러한 과제를 해결하기 위해, 본 발명은 두 개 이상의 부화소가 선택 주사선을 공유하도록 한다.

본 발명의 한 특징에 따르면, 복수의 단위 화소, 복수의 데이터선, 복수의 선택 주사선, 복수의 발광 주사선 및 주사 구동부를 포함하는 표시 장치가 제공된다. 상기 단위 화소는 제1 및 제2 부필드를 포함하는 복수의 부필드를 가지는 필드 동안 화상을 표시하며, 열 방향으로 배열되는 복수의 발광 소자를 가진다. 복수의 데이터선은 상기 열 방향으로 뻗어 있으며 상기 단위 화소에 상기 발광 소자의 화상 표시를 위한 데이터 신호를 전달한다. 복수의 선택 주사선은 상기 단위 화소에 선택 신호를 전달하며 각각 복수의 행의 단위 화소 중 대응하는 행의 단위 화소에 연결되고, 복수의 발광 주사선은 상기 단위 화소에 발광 신호를 전달하며 각각 상기 복수의 행의 단위 화소 중 대응하는 행의 단위 화소에 연결된다. 그리고 주사 구동부는 상기 각 부필드에서 상기 복수의 선택 주사선에서 상기 선택 신호를 순차적으로 인가하고 상기 복수의 발광 주사선에 상기 발광 신호를 순차적으로 인가한다. 여기서, 상기 단위 화소는 상기 선택 신호의 제1 펄스에 응답하여 데이터 신호를 기입한 후, 상기 단위 화소의 각 발광 소자는 상기 발광 신호의 발광 펄스에 응답하여 해당 부필드에서 발광하기 시작한다.

본 발명의 다른 특징에 따르면, 복수의 단위 화소, 복수의 데이터선, 복수의 선택 주사선, 복수의 발광 주사선, 제1 주사 구동부 및 제2 주사 구동부를 포함하는 표시 장치가 제공된다. 단위 화소는 제1 및 제2 부필드를 포함하는 복수의 부필드를 가지는 한 필드 동안 화상을 표시하며, 열 방향으로 배열되는 복수의 발광 소자를 가진다. 복수의 데이터선은 상기 열 방향으로 뻗어 있으며 상기 단위 화소에 상기 발광 소자의 화상 표시를 위한 데이터 신호를 전달한다. 복수의 선택 주사선은 상기 단위 화소에 선택 신호를 전달하며, 각각 복수의 행의 단위 화소 중 대응하는 행의 단위 화소에 연결된다. 복수의 발광 주사선은 상기 단위 화소에 발광 신호를 전달하며, 각각 상기 복수의 행의 단위 화소 중 대응하는 행의 단위 화소에 연결된다. 제1 주사 구동부는 상기 각 부필드에서 제1 그룹의 행의 선택 주사선에 상기 선택 신호를 순차적으로 인가하고 상기 제1 그룹의 행의 상기 발광 주사선에 상기 발광 신호를 순차적으로 인가한다. 제2 주사 구동부는 상기 각 부필드에서 제2 그룹의 행의 선택 주사선에 상기 선택 신호를 순차적으로 인가하고 상기 제2 그룹의 행의 발광 주사선에 상기 발광 신호를 순차적으로 인가한다. 여기서, 상기 단위 화소는 상기 선택 신호의 제1 펄스에 응답하여 데이터 신호를 기입한 후, 상기 단위 화소의 각 발광 소자는 상기 발광 신호의 발광 펄스에 응답하여 해당 부필드에서 발광하기 시작한다.

본 발명의 또 다른 특징에 따르면, 제1 방향으로 뻗어 있는 복수의 데이터선과 제2 방향으로 뻗어 있는 복수의 선택 주사선 및 상기 데이터선과 상기 선택 주사선에 의해 각각 정의되는 복수의 단위 화소를 포함하며, 상기 단위 화소는 복수의 부화소를 포함하는 표시 장치를 구동하는 방법이 제공된다. 이 구동 방법에 의하면, 한 필드 중 제1 부필드에서 상기 복수의 선택 주사선에 순차적으로 선택 신호가 인가되고, 상기 복수의 선택 주사선에 상기 선택 신호가 인가될 때 상기 복수의 데이터선으로 데이터 신호가 인가된다. 그리고 상기 제1 부필드에서 상기 선택 신호와 상기 데이터 신호가 인가된 상기 단위 화소에 제1 발광 신호가 인가되어 상기 복수의 부화소 중 제1 부화소의 발광이 시작된다. 또한, 상기 한 필드 중 제2 부필드에서 상기 복수의 선택 주사선에 순차적으로 선택 신호가 인가되고, 상기 복수의 선택 주사선에 상기 선택 신호가 인가될 때 상기 복수의 데이터선으로 데이터 신호가 인가된다. 그리고 상기 제2 부필드에서 상기 선택 신호와 상기 데이터 신호가 인가된 상기 단위 화소에 제2 발광 신호가 인가되어 상기 복수의 부화소 중 상기 제1 부화소에 대해서 실질적으로 상기 제1 방향으로 배열된 제2 부화소의 발광이 시작된다. 여기서, 상기 제2 발광 신호는 상기 제1 발광 신호를 생성하는 제1 신호로부터 생성된다.

본 발명의 또 다른 특징에 따르면, 표시부, 제1 구동부 및 제2 구동부를 포함하는 표시 장치가 제공된다. 표시부는 제1 방향으로 뻗어 있는 복수의 데이터선, 제2 방향으로 뻗어 있는 복수의 선택 주사선 및 상기 데이터선과 상기 선택 주사선에 의해 정의되는 복수의 단위 화소를 포함하며, 상기 단위 화소는 실질적으로 상기 제1 방향으로 배열된 복수의 부화소를 가진다. 제1 구동부는 한 필드를 형성하는 복수의 부필드 각각에서 상기 복수의 선택 주사선으로 순차적으로 선택 신호를 전달하고, 상기 각 부필드에서 상기 단위 화소의 상기 복수의 부화소 중 상기 각 부필드에 해당하는 부화소에 발광 신호를 전달하여 상기 해당 부화소의 발광을 시작시킨다. 그리고 제2 구동부는 상기 복수의 데이터선으로 선택 신호가 전달되는 선택 주사선에 연결되는 단위 화소에 대응하는 데이터 신호를 인가한다. 여기서, 상기 제1 구동부는 제1 신호로부터 상기 복수의 부필드의 각 발광 신호를 생성한다.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다. 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다.

그리고 본 발명의 실시예에서는 표시 장치로서 유기 물질의 발광을 이용하는 유기 발광 표시 장치를 예로 들어 설명한다.

도 1은 본 발명의 제1 실시예에 따른 유기 발광 표시 장치의 개략적인 평면도이다.

도 1에 나타낸 바와 같이, 본 발명의 제1 실시예에 따른 유기 발광 표시 장치는 표시부(100), 주사 구동부(200) 및 데이터 구동부(300)를 포함한다.

표시부(100)는 복수의 선택 주사선(S_1-S_n), 복수의 발광 주사선($Em_{11}-Em_{1n}$, $Em_{21}-Em_{2n}$), 복수의 데이터선(D_1-D_m) 및 복수의 단위 화소(110)를 포함하며, 각 단위 화소(110)에는 열 방향으로 배열된 두 개의 부화소(111, 112)가 형성된다. 복수의 데이터선(D_1-D_m)은 열 방향으로 뻗어 있으며 화상을 나타내는 데이터 신호를 단위 화소로 전달한다. 복수의 선택 주사선(S_1-S_n)은 행 방향으로 뻗어 있으며 단위 화소에 데이터 신호가 인가될 수 있도록 단위 화소를 선택할 수 있는 선택 신호를 전달한다. 복수의 발광 주사선($Em_{11}-Em_{1n}$, $Em_{21}-Em_{2n}$)은 행 방향으로 뻗어 있으며 단위 화소에서 각 부화소의 발광을 제어할 수 있는 발광 신호를 전달한다. 그리고 주사선과 데이터선이 교차하는 영역에서 단위 화소(110)가 정의된다. 도 1을 보면, 선택 주사선(S_1-S_n)은 각각 열 방향으로 배열되어 있는 단위 화소(110)를 각각 통과하며, 단위 화소에서 각 선택 주사선은 두 개의 부화소(111, 112)에 연결되어 있다.

주사 구동부(200)는 한 필드를 두 개의 부필드로 분할하여 구동하며, 각 부필드에서 복수의 선택 주사선(S_1-S_n)에 선택 신호를 순차적으로 인가한다. 또한, 주사 구동부(200)는 한 부필드에서 복수의 발광 주사선($Em_{11}-Em_{1n}$)에 발광 신호를 순차적으로 인가하고, 다음 부필드에서 복수의 발광 주사선($Em_{21}-Em_{2n}$)에 발광 신호를 순차적으로 인가한다. 그리고 데이터 구동부(300)는 데이터선(D_1-D_n)에 데이터 신호를 인가하며, 한 부필드에서는 단위 화소(110) 중 부화소(111)에 대응하는 데이터 신호를 인가하고 다음 부필드에서는 단위 화소(110) 중 부화소(112)에 대응하는 데이터 신호를 인가한다.

이러한 주사 구동부(200) 및 데이터 구동부(300)는 각각 표시부(100)가 형성된 기판에 전기적으로 연결될 수 있다. 이와는 달리, 주사 구동부(200) 및/또는 데이터 구동부(300)를 표시부(100)의 기판 위에 직접 장착할 수도 있으며, 표시부(100)의 기판에 주사선, 데이터선 및 트랜지스터와 동일한 층들로 형성되어 있는 구동 회로로 대체할 수도 있다. 또는 주사 구동부(200) 및/또는 데이터 구동부(300)를 표시부(100)의 기판에 접착되어 전기적으로 연결된 TCP(tape carrier package), FPC(flexible printed circuit) 또는 TAB(tape automatic bonding)에 칩 등의 형태로 장착할 수도 있다.

다음, 도 2를 참조하여 본 발명의 제1 실시예에 따른 단위 화소에 대해서 상세하게 설명한다.

도 2는 본 발명의 제1 실시예에 따른 단위 화소의 개략적인 회로도이다. 도 2에서는 설명의 편의상 i번째 행의 선택 주사선(S_i)과 j번째 내지 ($j+2$)번째 열의 데이터선(D_j , D_{j+1} , D_{j+2})에 각각 형성되는 세 개의 단위 화소, 즉 여섯 개의 부화소를 대표로 도시하였다(여기서 i는 1에서 n 사이의 정수이고 j는 1에서 (m-2) 사이의 정수임). 그리고 도 2에서는 행 방향으로 R, G, B 순으로 부화소가 배치되고 열 방향으로 같은 색상의 부화소가 배치되는 것으로 가정한다. 또한, 데이터 구동부(300)는 전압 형태의 데이터 신호(이하, "데이터 전압"이라 함)를 데이터선에 인가하는 것으로 한다.

도 2에 나타낸 바와 같이, 본 발명의 제1 실시예에서 하나의 단위 화소에 형성된 두 부화소는 하나의 선택 주사선과 화소 구동부(115)를 공유하며, 화소 구동부(115)는 구동 트랜지스터(M1), 스위칭 트랜지스터(M2) 및 커페시터(C1)를 포함한다.

구체적으로, 선택 주사선(S_i)과 데이터선(D_j)에 연결되는 단위 화소(110_{ij})는 화소 구동부(115), 스위칭부(M3a, M3b) 및 두 개의 유기 발광 소자(OLED_{R1}, OLED_{R2})를 포함하며, 두 유기 발광 소자(OLED_{R1}, OLED_{R2})는 R 색상의 빛을 발광한다. 스위칭부(M3a, M3b)는 화소 구동부(115)로부터의 출력 전류를 두 유기 발광 소자(OLED_{R1}, OLED_{R2})로 선택적으로 전달하기 위해, 두 개의 발광 제어용 트랜지스터(M3a, M3b)를 포함한다. 그리고 유기 발광 소자(OLED_{R1}, OLED_{R2})에 의해 단위 화소(110_{ij})에서 각각 부화소(111_{ij} , 112_{ij})가 정의된다.

선택 주사선(S_i)과 데이터선(D_{j+1})에 연결되는 단위 화소($110_{i(j+1)}$)도 단위 화소(110_{ij})와 동일한 구조를 가지며, G 색상의 빛을 발광하는 유기 발광 소자(OLED_{G1}, OLED_{G2})에 의해 각각 부화소($111_{i(j+1)}$, $112_{i(j+1)}$)가 정의된다. 또한 선택 주사선(S_i)과 데이터선(D_{j+2})에 연결되는 단위 화소($110_{i(j+2)}$)도 단위 화소(110_{ij})와 동일한 구조를 가지며, B 색상의 빛을 발광하는 유기 발광 소자(OLED_{B1}, OLED_{B2})에 의해 각각 부화소($111_{i(j+2)}$, $112_{i(j+2)}$)가 정의된다.

단위 화소(110_{ij})에서 트랜지스터(M1)의 소스가 전원 전압(VDD)에 연결되고 트랜지스터(M1)의 게이트와 소스 사이에 커페시터(C1)가 연결되어 있다. 트랜지스터(M2)는 데이터선(D_j)과 트랜지스터(M1)의 게이트 사이에 연결되며, 선택 주사선(S_i)으로부터의 로우 레벨의 선택 신호에 응답하여 데이터선(D_j)으로부터의 데이터 전압을 트랜지스터(M1)의 게이트로 전달한다. 그러면 트랜지스터(M1)의 소스와 게이트 사이에는 전원 전압(VDD)과 데이터 전압의 차이에 해당하는 전압(V_{SG})이 걸리며, 또한 이 전압(V_{SG})이 커페시터(C1)에 저장된다. 트랜지스터(M1)의 드레인과 유기 EL 소자(OLED_{R1}, OLED_{R2})의 애노드 사이에는 각각 트랜지스터(M3a, M3b)가 연결되어 있으며, 유기 발광 소자(OLED_{R1}, OLED_{R2})의 캐소드에는 전원 전압(VSS)이 연결되어 있다. 전원 전압(VSS)은 전원 전압(VDD)보다 낮은 전압으로 일반적으로 음의 전압, 접지 전압 등이 사용된다. 그리고 도 2에 도시한 바와 같이 나머지 두 단위 화소($110_{i(j+1)}$, $110_{i(j+2)}$)도 단위 화소(110_{ij})와 동일한 연결 구조를 가진다.

단위 화소(110_{ij} , $110_{i(j+1)}$, $110_{i(j+2)}$)에서, 유기 발광 소자(OLED_{R1}, OLED_{G1}, OLED_{B1})에 각각 연결되는 트랜지스터(M3a)의 게이트에는 i번째 두 발광 주사선(E_{1i} , E_{2i}) 중 하나의 발광 주사선(E_{1i})이 연결되고, 유기 발광 소자(OLED_{R2}, OLED_{G2}, OLED_{B2})에 각각 연결되는 트랜지스터(M3b)의 게이트에는 다른 발광 주사선(E_{2i})이 연결된다.

이러한 연결 구조에서, 한 필드를 형성하는 두 부필드에서 발광 주사선(E_{1i} , E_{2i})에 각각 로우 레벨의 발광 신호가 인가된다. 발광 주사선(E_{1i})에 로우 레벨의 발광 신호가 인가되면 트랜지스터(M3a)가 턴온되고, 트랜지스터(M1)로부터 유기 발광 소자(OLED_{R1}, OLED_{G1}, OLED_{B1})에 수학식 1과 같은 전류(I_{OLED})가 공급되어 유기 발광 소자(OLED_{R1}, OLED_{G1}, OLED_{B1})가 전류(I_{OLED})의 크기에 대응하는 빛의 세기로 발광한다. 발광 주사선(E_{2i})에 로우 레벨의 발광 신호가 인가되면 트랜지스터(M3b)가 턴온되어 유기 발광 소자(OLED_{R2}, OLED_{G2}, OLED_{B2})가 발광한다.

수학식 1

$$I_{OLED} = \frac{\beta}{2} (|V_{SG}| - |V_{TH}|)^2$$

여기서, β 는 상수이며, V_{SG} 는 트랜지스터(M1)의 소스-게이트 전압이고, V_{TH} 는 트랜지스터(M1)의 문턱 전압이다.

예를 들어 도 1에 도시한 바와 같이 선택 신호선(S_i)을 기준으로 유기 발광 소자들(OLED_{R1}, OLED_{G1}, OLED_{B1})에 의해 형성되는 라인을 상부 라인(L1)이라 하고 유기 발광 소자들(OLED_{R2}, OLED_{G2}, OLED_{B2})에 의해 형성되는 라인을 하부 라인(L2)이라 할 때, 한 필드 중 한 부필드에서는 상부 라인(L1)의 유기 발광 소자들이 발광을 시작하고 다음 부필드에서는 하부 라인(L2)의 유기 발광 소자들이 발광을 시작한다.

아래에서는 도 3을 참조하여 본 발명의 제1 실시예에 따른 유기 발광 표시 장치의 구동 방법에 대해서 상세하게 설명한다. 도 3은 본 발명의 제1 실시예에 따른 유기 발광 표시 장치의 구동 타이밍도이다. 도 3에서 선택 주사선(S_i)에 각각 인가되는 선택 신호를 $select[i]$ 로 표시하였으며, 발광 주사선(E_{1i} , E_{2i})에 인가되는 발광 신호를 각각 $emit1[i]$ 및 $emit2[i]$ 로 표시하였다(여기서 i 는 1에서 n 까지의 정수).

도 3에 도시한 바와 같이, 본 발명의 제1 실시예에 따른 유기 발광 표시 장치는 한 필드가 두 개의 부필드(1F, 2F)로 분할되어 구동되며, 각 부필드(1F, 2F)에서 선택 주사선($S_1 \sim S_n$)에 로우 레벨의 선택 신호($select[1] \sim select[n]$)가 순차적으로 인가된다. 화소 구동부를 공유하는 두 화소의 두 유기 발광 소자는 각각 한 부필드에 해당하는 기간 동안 발광한다. 또한, 도 3에서는 발광 신호($emit1[i]$, $emit2[i]$)의 로우 레벨 폴스 폭을 각각 제1 부필드(1F) 및 제2 부필드(2F)에 해당하는 기간과 동일한 기간으로 도시하였다.

제1 부필드(1F)에서 첫 번째 행의 선택 주사선(S_1)의 선택 신호가 로우 레벨 폴스로 되고, 첫 번째 행의 각 단위 화소(110) 중 유기 발광 소자($OLED_{R1}$, $OLED_{G1}$, $OLED_{B1}$)에 대응하는 데이터 전압이 데이터선($D_1 \sim D_m$)에 전달된다. 그리고 발광 주사선(E_{11})의 발광 신호($emit1[1]$)가 로우 레벨 폴스로 되어 트랜지스터(M3a)가 터온된다. 그러면 첫 번째 행의 단위 화소에서 데이터 전압에 대응하는 전류가 트랜지스터(M3a)를 통하여 유기 발광 소자($OLED_{R1}$, $OLED_{G1}$, $OLED_{B1}$)로 전달되어 첫 번째 행의 상부 라인(L1)에서 발광이 시작된다. 여기서, 발광은 발광 신호($emit1[1]$)가 로우 레벨 폴스일 동안 이루어진다.

다음, 두 번째 행의 선택 주사선(S_2)의 선택 신호($select[2]$)가 로우 레벨 폴스로 되고, 두 번째 행의 각 단위 화소(110) 중 유기 발광 소자($OLED_{R1}$, $OLED_{G1}$, $OLED_{B1}$)에 대응하는 데이터 전압이 데이터선($D_1 \sim D_m$)에 인가된다. 그리고 발광 주사선(E_{12})의 발광 신호($emit1[2]$)가 로우 레벨 폴스로 되어 트랜지스터(M3a)가 터온된다. 그러면 두 번째 행의 상부 라인(L1)에 형성된 유기 발광 소자($OLED_{R1}$, $OLED_{G1}$, $OLED_{B1}$)가 발광 신호($emit1[2]$)에 의해 발광을 시작해서 발광 신호($emit1[2]$)의 로우 레벨 폴스 기간동안 발광한다.

이와 같은 식으로, 첫 번째부터 n 번째 행의 선택 주사선($S_1 \sim S_n$)에 로우 레벨 폴스를 가지는 선택 신호($select[1] \sim select[n]$)가 순차적으로 인가된다. 그리고 i 번째 행의 선택 주사선(S_i)의 선택 신호($select[i]$)가 로우 레벨 폴스인 동안 i 번째 행의 각 단위 화소의 유기 발광 소자($OLED_{R1}$, $OLED_{G1}$, $OLED_{B1}$)에 대응하는 데이터 전압이 데이터선($D_1 \sim D_m$)에는 인가된다. 그리고 i 번째 행의 두 발광 주사선(E_{1i} , E_{2i}) 중 발광 주사선(E_{1i})의 발광 신호($emit1[i]$)가 로우 레벨 폴스로 된다. 그러면 각 행에서는 발광 신호($emit1[i]$)의 로우 레벨 폴스 폭에 해당하는 기간 동안 각 행의 상부 라인(L1)에 형성된 유기 발광 소자($OLED_{R1}$, $OLED_{G1}$, $OLED_{B1}$)가 발광한다.

제2 부필드(2F)에서 첫 번째 행의 선택 주사선(S_1)의 선택 신호($select[1]$)가 다시 로우 레벨 폴스로 되고, 첫 번째 행의 각 단위 화소의 유기 발광 소자($OLED_{R2}$, $OLED_{G2}$, $OLED_{B2}$)에 대응하는 데이터 전압이 데이터선($D_1 \sim D_m$)에 인가된다. 그리고 발광 주사선(E_{21})의 발광 신호($emit2[1]$)가 로우 레벨 폴스로 되어 트랜지스터(M3b)가 터온된다. 그러면 첫 번째 행의 하부 라인(L2)에 형성된 유기 발광 소자($OLED_{R2}$, $OLED_{G2}$, $OLED_{B2}$)가 발광 신호($emit2[1]$)의 로우 레벨 폴스 기간 동안 발광한다.

다음, 두 번째 행의 선택 주사선(S_2)의 선택 신호($select[2]$)가 다시 로우 레벨 폴스로 되고 두 번째 행의 각 단위 화소 중 유기 발광 소자($OLED_{R2}$, $OLED_{G2}$, $OLED_{B2}$)에 대응하는 데이터 전압이 데이터선($D_1 \sim D_m$)에 인가되고, 두 번째 행의 발광 주사선(E_{22})의 발광 신호($emit2[2]$)가 로우 레벨 폴스로 되어 트랜지스터(M3b)가 터온된다. 그러면 두 번째 행의 하부 라인(L2)에 형성된 유기 발광 소자($OLED_{R2}$, $OLED_{G2}$, $OLED_{B2}$)가 발광 신호($emit2[2]$)의 로우 레벨 폴스 기간 동안 발광한다.

이와 같은 식으로, 제2 부필드(2F)에서도 첫 번째부터 n 번째 행의 선택 주사선($S_1 \sim S_n$)의 선택 신호($select[1] \sim select[n]$)가 순차적으로 로우 레벨 폴스로 된다. i 번째 행의 선택 주사선(S_i)의 선택 신호($select[i]$)가 로우 레벨 폴스인 동안

각 단위 화소의 유기 발광 소자($OLED_{R2}$, $OLED_{G2}$, $OLED_{B2}$)에 대응하는 데이터 전압이 데이터선(D_1 - D_m)에 인가된다. 그리고 i 번째 행의 두 발광 주사선(E_{1i} , E_{2i}) 중 발광 주사선(E_{2i})의 발광 신호($emit2[i]$)가 로우 레벨 펄스로 된다. 그러면 각 행에서는 발광 신호($emit2[i]$)의 로우 레벨 펄스 폭에 해당하는 기간 동안 각 행의 하부 라인(L2)에 형성된 유기 발광 소자($OLED_{R2}$, $OLED_{G2}$, $OLED_{B2}$)가 발광한다.

이와 같이, 본 발명의 제1 실시예에 따른 유기 발광 표시 장치는 한 필드가 두 부필드로 분할되어 구동되며, 한 부필드에서 각 행에서 상부 라인(L1)에 형성된 부화소의 유기 발광 소자만이 발광하기 시작한다. 그리고 다음 부필드에서 각 행에서 하부 라인(L2)에 형성된 부화소의 유기 발광 소자가 발광하기 시작하여 한 필드에서 $2n$ 개의 라인에 형성된 모든 부화소의 유기 발광 소자가 발광할 수 있다. 또한, 본 발명의 제1 실시예에서는 두 부화소가 화소 구동부(트랜지스터, 커패시터 등)와 선택 주사선(S_i)을 공유함으로써, 선택 주사선(S_i)과 구동 소자의 개수를 종래 기술에 비해 반으로 줄일 수 있다. 즉, $2n$ 개의 행 라인을 n 개의 선택 주사선으로 구동할 수 있으므로 부화소가 형성되는 행 라인의 개수에 비해 선택 주사선의 개수를 절반으로 줄일 수 있다. 따라서 선택 주사선(S_i)을 구동하기 위한 집적 회로의 개수를 줄일 수 있으며, 단위 화소에서 소자들의 배치를 간단하게 할 수 있다.

본 발명의 제1 실시예에서는 상부 라인(L1)을 먼저 순차적으로 주사한 후에 하부 라인(L2)을 순차적으로 주사하고 있으므로, 비월 주사(interlace scan)에 적용되는 주사 구동부(200)와 데이터 구동부(300)를 본 발명의 제1 실시예에 그대로 적용할 수 있다. 그리고 본 발명의 제1 실시예에서는 단일 주사(single scan)를 예로 들어 설명하였지만, 이와는 달리 별도의 주사 구동부(200)를 2개 형성하여 이중 주사(dual scan)를 할 수도 있다. 또한, 순차적으로 주사하는 방식 이외에 복수의 선택 주사선에 선택적으로 선택 신호를 인가할 수만 있다면 다른 주사 방식을 적용할 수도 있다.

그리고 도 1 및 도 2를 보면, 본 발명의 제1 실시예에서는 선택 주사선을 기준으로 선택 주사선 상측에 하나의 부화소, 즉 유기 발광 소자($OLED_{R1}$)가 형성되고 선택 주사선 하측에 다른 부화소, 즉 유기 발광 소자($OLED_{R2}$)가 형성되는 것으로 도시하였다. 이와는 달리 도 4에 도시한 바와 같이 선택 주사선 하측(또는 상측)에 두 부화소가 순차적으로 형성되도록 할 수도 있다. 도 4는 본 발명의 제2 실시예에 따른 단위 화소의 개략적인 회로도이다.

도 4를 보면, 선택 주사선(S_i)에 연결된 화소 구동부(115) 아래에 유기 발광 소자($OLED_{R1}$, $OLED_{G1}$, $OLED_{B1}$)가 형성되어 상부 라인(L1)을 형성하고, 상부 라인(L1) 아래에 유기 발광 소자($OLED_{R2}$, $OLED_{G2}$, $OLED_{B2}$)가 형성되어 하부 라인(L2)이 형성한다.

그러나 도 4와 같이 유기 발광 소자를 배치하는 경우에, 화소 구동부(115)에서 유기 발광 소자($OLED_{R2}$, $OLED_{G2}$, $OLED_{B2}$)로 전류가 전달되는 배선의 길이가 화소 구동부(115)에서 유기 발광 소자($OLED_{R1}$, $OLED_{G1}$, $OLED_{B1}$)로 전류가 전달되는 배선의 길이보다 길어질 수 있다. 그러면 배선에 존재하는 기생 성분의 차이에 의해 상부 라인(L1)과 하부 라인(L2) 사이에서 도 2의 경우에 비해서 휘도 불균일성이 발생할 수도 있다.

그리고 제1 및 제2 실시예에서는 트랜지스터(M1, M2, M3a, M3b)를 PMOS 트랜지스터로 도시하였지만, 다른 도전형의 트랜지스터를 사용할 수도 있다. 다른 도전형의 트랜지스터를 사용하는 경우에 연결 관계, 선택 신호 및 발광 신호의 레벨은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 용이하게 알 수 있으므로 그 설명을 생략한다.

또한 본 발명의 제1 및 제2 실시예에서는 발광 제어용 트랜지스터(M3a, M3b)에 각각 별도의 발광 주사선(Em_{1i} , Em_{2i})이 연결되는 것으로 설명하였지만, 이와는 달리 하나의 발광 주사선으로 두 발광 제어용 트랜지스터(M3a, M3b)를 제어할 수 있다. 아래에서는 이러한 실시예에 대해서 도 5를 참조하여 설명한다.

도 5는 본 발명의 제3 실시예에 따른 단위 화소의 개략적인 회로도이다.

도 5에 도시한 바와 같이, 제3 실시예에 따른 단위 화소는 발광 제어용 트랜지스터($M3a'$, $M3b'$)의 도전형이 서로 반대이고 트랜지스터($M3a'$, $M3b'$)의 게이트에 하나의 발광 주사선(Em_i)이 연결된다는 점을 제외하면 도 2의 단위 화소와 동일한 구조를 가진다. 구체적으로, 상부 라인의 유기 발광 소자에 연결되는 발광 제어용 트랜지스터($M3a'$)는 PMOS 트랜지스터로 형성되고 하부 라인의 유기 발광 소자에 연결되는 발광 제어용 트랜지스터($M3b'$)는 NMOS 트랜지스터로 형성되어 있다. 그리고 도시하지는 않았지만 발광 주사선(Em_i)에 인가되는 발광 신호는 도 3에 도시한 발광 신호($emit1[i]$)와 동일한 형태를 가진다.

그러면 도 2의 트랜지스터(M3a)와 동일한 도전형인 트랜지스터(M3a')에 연결되는 유기 발광 소자(OLED_{R1}, OLED_{G1}, OLED_{B1})의 발광 타이밍은 제1 실시예와 동일하다. 그리고 도 3을 보면 발광 신호(emit2[i])는 발광 신호(emit1[i])에 대해서 반전된 형태를 가지고 트랜지스터(M3b')의 도전형은 도 2의 트랜지스터(M3b)와 반대이므로, 트랜지스터(M3b')에 연결되는 유기 발광 소자(OLED_{R2}, OLED_{G2}, OLED_{B2})의 발광 타이밍 또한 제1 실시예와 동일하게 된다.

이와 같이 제3 실시예에 의하면 제1 및 제2 실시예에 비해 발광 주사선의 개수를 절반으로 줄일 수 있다.

또한, 본 발명의 제1 실시예에서는 두 개의 부화소가 하나의 선택 주사선을 공유하는 것으로 설명하였지만, 이와는 달리 세 개 이상의 부화소가 하나의 선택 주사선을 공유할 수도 있다. 예를 들어 열 방향으로 배열된 세 개의 부화소(즉, 세 개의 유기 발광 소자)가 하나의 선택 주사선을 공유하는 경우에는, 세 개의 유기 발광 소자에 세 개의 발광 제어용 트랜지스터를 각각 연결하고, 세 개의 발광 제어용 트랜지스터를 각각 제어하기 위해 한 행에서 세 개의 발광 주사선을 사용하면 된다. 그리고 한 필드를 세 부필드로 나누어서 세 개의 발광 주사선을 각각 제어하면서 구동하면 된다. 그러면 한 행이 세 개의 행 라인으로 분할되어, 각 부필드에서 하나의 행 라인이 발광하게 된다. 이와 같이 세 개 이상의 부화소가 하나의 선택 주사선을 공유하는 형태의 자세한 구조 및 동작에 대해서는 위 실시예로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 용이하게 알 수 있으므로 그 설명을 생략한다.

이상, 본 발명의 제1 내지 제3 실시예에 의하면 열 방향으로 배열되는 복수의 부화소(유기 발광 소자)가 하나의 선택 주사선에 의해 구동이 된다. 그리고 본 발명의 실시예에서는 하나의 화소 구동부(115)에 동일한 색상의 부화소가 연결되는 것으로 설명하였지만, 이와는 달리 다른 색상의 부화소가 연결될 수도 있다. 예를 들어 도 2의 단위 화소(110_{ij})에서 화소 구동부(115)의 상측에는 R 색상의 유기 발광 소자를 연결하고 화소 구동부(115)의 하측에는 G 색상의 유기 발광 소자를 연결할 수도 있다.

그런데 일반적으로 R, G, B 유기 발광 소자는 구동되는 전류의 범위에서 차이가 있으므로, 구동 트랜지스터(M1)에서 R, G, B 유기 발광 소자로 출력되는 구동 전류의 범위는 다르게 설정될 필요가 있다. 이를 위해 구동 트랜지스터(M1)에 인가되는 데이터 신호의 범위를 R, G, B 별로 다르게 할 수도 있으며, 또는 구동 트랜지스터(M1)의 크기(즉, 채널 폭과 채널 길이의 비)를 R, G, B 별로 다르게 할 수도 있다. 그런데, 화소 구동부를 공유하는 복수의 부화소의 색상이 동일하지 않으면, 화소 구동부에 연결되는 데이터선에는 부필드마다 서로 다른 색상의 부화소에 대응하는 데이터 전압이 인가된다. 그러면 데이터 구동부(300)에서 출력되는 데이터 전압의 범위를 특정 색상에 최적화하지 못하고 여러 색상의 범위를 포괄할 수 있도록 최적화시켜야 하므로, 데이터 구동부(300)의 출력을 최적화시키기 어렵다.

반면, 도 2에 도시한 것처럼 화소 구동부를 공유하는 복수의 부화소의 색상이 동일하면 하나의 데이터선에는 하나의 색상의 부화소만이 연결되므로, 데이터 구동부(300)의 각 출력을 하나의 색상에 대응하는 데이터 전압의 범위에만 최적화시키면 된다. 따라서 데이터 전압의 범위를 각 색상의 부화소에 대응되도록 적절하게 설정할 수 있어서, 각 색상의 부화소에서 원하는 휘도가 표시될 수 있으므로 백색 균형(white balance)을 맞출 수 있다.

또한, 본 발명의 제1 실시예에서는 스위칭 트랜지스터와 구동 트랜지스터만을 사용하는 전압 기입 방식의 화소 회로에 대해서 설명하였지만, 스위칭 트랜지스터와 구동 트랜지스터 이외에 구동 트랜지스터의 문턱 전압을 보상하기 위한 트랜지스터 또는 전압 강하를 보상하기 위한 트랜지스터 등을 사용하는 전압 기입 방식의 화소 회로에 대해서도 적용할 수 있다. 즉, 도 2에 도시한 전압 기입 방식에서는 화소 구동부(115)에서 출력되는 구동 전류가 구동 트랜지스터(M1)의 문턱 전압에 의존하므로, 단위 화소 사이에서 구동 트랜지스터의 문턱 전압에 편차가 발생하면 구동 전류에서도 편차가 발생할 수 있다. 그러면 단위 화소의 위치에 따라 휘도가 달라지는 현상이 발생할 수 있다. 아래에서는 구동 트랜지스터(M1)의 문턱 전압의 편차를 보상할 수 있는 단위 화소에 대해서도 6을 참조하여 상세하게 설명한다.

도 6은 본 발명의 제4 실시예에 따른 단위 화소의 개략적인 회로도이다. 도 6에서는 설명의 편의상 i번째 선택 주사선(S_i)과 j번째 데이터선(D_j)에 연결되는 단위 화소(110_{ij})만을 도시하였다. 아래에서는 현재 선택 신호를 전달하는 선택 주사선을 "현재 선택 주사선"이라 하고, 현재 선택 신호가 전달되기 전에 선택 신호를 전달한 선택 주사선을 "직전 선택 주사선"이라 한다.

도 6을 보면, 본 발명의 제4 실시예에 따른 단위 화소는 화소 구동부(115')가 구동 트랜지스터의 문턱 전압의 편차를 보상하기 위한 문턱 전압 보상부를 더 포함한다는 점에서 본 발명의 제1 실시예에 따른 단위 화소와 차이점을 갖는다. 문턱 전압 보상부는 두 개의 트랜지스터(M14, M15)와 커패시터(C12)를 포함한다.

구체적으로, 도 6에서 트랜지스터(M11, M12, M13a, M13b)는 각각 도 2의 트랜지스터(M1, M2, M3a, M3b)에 대응되고, 도 6의 커패시터(C11, 12)는 도 2의 커패시터(C1)에 대응된다. 커패시터(C11)의 제1 전극은 전원 전압(VDD)에 연결되고, 커패시터(C11)의 제2 전극은 커패시터(C12)의 제1 전극에 연결된다. 커패시터(C12)의 제2 전극은 구동 트랜지스터(M11)의 게이트에 연결되며, 커패시터(C12)의 제1 전극에 스위칭 트랜지스터(M12)가 연결된다. 트랜지스터(M11)의 게이트와 드레인 사이에 트랜지스터(M14)가 연결되어 직전 선택 주사선(S_{i-1})의 선택 신호에 응답하여 트랜지스터(M11)를 다이오드 형태로 연결한다. 트랜지스터(M15)는 전원 전압(VDD)과 커패시터(C12)의 제1 전극 사이에 연결되어 직전 선택 주사선(S_{i-1})의 선택 신호에 응답하여 커패시터(C12)의 제1 전극을 전원 전압(VDD)에 연결한다.

다음, 도 7을 참조하여 도 6의 단위 화소의 제1 부필드(1F)에서의 동작에 대해서 설명한다. 즉, 도 7에서는 트랜지스터(M13a)가 턴온되어 상부 라인에 형성되는 유기 발광 소자(OLED_{R2})가 발광하는 부필드(1F)에 대해서만 설명한다. 따라서 도 7에서는 트랜지스터(M13b)에 연결되는 발광 주사선(Em_{2i})에 인가되는 발광 신호의 파형을 도시하지 않았다.

도 7을 보면, 직전 선택 주사선(S_{i-1})의 선택 신호(select[i-1])가 로우 레벨이고 발광 신호(emit1[i]')가 하이 레벨인 기간에서, 트랜지스터(M14, M15)가 턴온된다. 그러면 트랜지스터(M13a, M13b)가 턴오프된 상태에서 트랜지스터(M14)가 다이오드 형태로 연결되므로, 구동 트랜지스터(M11)의 게이트와 소스 사이에는 트랜지스터(M11)의 문턱 전압(Vth)이 걸린다. 이때, 트랜지스터(M11)의 게이트와 소스 사이에는 커패시터(C12)가 연결되어 있으므로, 트랜지스터(M11)의 게이트, 즉 커패시터(C12)의 제2 전극 전압은 "VDD+ Vth" 전압으로 된다.

다음, 현재 선택 주사선(S_i)의 선택 신호(select[i])가 로우 레벨이고 발광 신호(emit1[i]')가 하이 레벨인 기간에서, 트랜지스터(M12, M13a)가 턴온되고 트랜지스터(M14, M15)가 턴오프된다. 그러면 스위칭 트랜지스터(M12)를 통하여 데이터 전압(Vdata)이 커패시터(C12)의 제1 전극에 인가되므로, 커패시터(C12)의 제2 전극 전압은 커패시터(C12)의 제1 전극 전압 변화량(Vdata-VDD)만큼 변한다. 즉, 커패시터(C12)의 제2 전극 전압은 "Vdata+ Vth" 전압으로 되어, 트랜지스터(M11)의 게이트와 소스 사이에는 "Vdata+ Vth-VDD" 전압이 걸리며 이 전압이 커패시터(C11, C12)에 저장된다.

다음, 발광 신호(emit1[i]')가 로우 레벨로 되면, 구동 트랜지스터(M11)로부터 수학식 2와 같은 전류(I_{OLED})가 출력되어 유기 발광 소자(OLED_{R1})로 전달되어 발광이 이루어진다.

수학식 2

$$I_{OLED} = \frac{\beta}{2} (VDD - Vdata)^2$$

수학식 2에서 알 수 있듯이, 유기 발광 소자(OLED_{R1})로 전달되는 전류는 구동 트랜지스터(M11)의 문턱 전압에 관계없이 결정되므로, 단위 화소 사이에 존재하는 문턱 전압의 편차로 인한 휘도 불균일 문제는 발생하지 않는다.

도 6 및 도 7에서 도시한 단위 화소의 구조는 하나의 일 예에 불과하며, 도 2의 구조에서 트랜지스터 및/또는 커패시터를 추가함으로써 구동 트랜지스터의 문턱 전압을 보상할 수 있는 다른 구조도 본 발명에 적용할 수 있다.

그리고 본 발명의 실시예에서 발광 신호의 로우 레벨 기간을 도 2와 다르게 설정할 수도 있다. 예를 들어, 휘도가 밝은 경우에는 발광 신호의 로우 레벨 기간을 부필드 기간보다 짧게 하여 발광 시간을 줄일 수도 있다. 즉, 발광 신호의 로우 레벨 시작 시점을 선택 신호의 로우 레벨 시작 시점보다 일정 기간만큼 늦게 하거나, 발광 신호의 로우 레벨 종료 시점을 다음 부필드에서의 선택 신호의 로우 레벨 시작 시점보다 일정 기간만큼 빠르게 할 수 있다.

또한, 본 발명의 실시예에서는 전압 기입 방식의 유기 발광 표시 장치를 예로 들어 설명하였지만, 본 발명은 전류 기입 방식의 유기 발광 표시 장치에도 적용할 수 있다.

다음, 본 발명의 실시예에 따른 유기 발광 표시 장치의 주사 구동부(200)에 대해서 도 8 내지 도 25를 참조하여 설명한다.

도 8은 본 발명의 제5 실시예에 따른 주사 구동부(200a)의 개략적인 도면이며, 도 9는 도 8의 주사 구동부(200a)의 신호 타이밍도이다. 도 10은 주사 구동부에 사용되는 플립플롭의 개략적인 도면이다. 도 8에서 클록(VCLK)의 반전된 신호는 /VCLK로 표시하였으며, 도 9의 신호 타이밍도에서 /VCLK의 도시는 생략하였다.

도 8에 도시한 바와 같이, 제5 실시예에 따른 주사 구동부(200a)는 $(n+1)$ 개의 플립플롭($FF_{11} \sim FF_{1(n+1)}$) 및 n 개의 NAND 게이트($NAND_{11} \sim NAND_{1n}$)로 이루어지는 시프트 레지스터(210a) 및 n 개의 플립플롭($FF_{21} \sim FF_{2n}$) 및 n 개의 인버터($INV_{21} \sim INV_{2n}$)로 이루어지는 시프트 레지스터(220a)를 포함한다.

시프트 레지스터(210a)에서 i 번째 플립플롭(FF_{1i})의 출력 신호(SR_{1i})가 $(i+1)$ 번째 플립플롭($FF_{1(i+1)}$)의 입력 신호로 되고, 첫 번째 플립플롭(FF_{11})의 입력 신호는 도 9의 시작 신호(VSP1)이다(i 는 1과 n 사이의 정수). 그리고 두 플립플롭($FF_{1i}, FF_{1(i+1)}$)의 출력 신호($SR_{1i}, SR_{1(i+1)}$)가 i 번째 NAND 게이트($NAND_{1i}$)의 입력 신호로 되고, NAND 게이트($NAND_{1i}$)의 출력 신호가 선택 신호(select[i])로 된다.

시프트 레지스터(210b)에서 i 번째 플립플롭(FF_{2i})의 출력 신호가 제2 부필드의 발광 신호(emit2[i])로 되고, i 번째 플립플롭(FF_{2i})의 출력 신호가 인버터(INV_{2i})에 의해 반전된 신호가 제1 부필드의 발광 신호(emit1[i])로 된다. 그리고 첫 번째 플립플롭(FF_{21})의 입력 신호는 도 9의 시작 신호(VSP2)이다.

플립플롭(FF_{1i}, FF_{2i})은 클록(clk)이 하이 레벨이면 입력 신호(in)를 그대로 출력하고 클록(clk)이 로우 레벨(반전된 클록(/clk))이 하이 레벨)이면 클록(clk)이 하이 레벨일 때의 입력 신호(in)를 래치하여 출력한다. 즉, 이러한 플립플롭(FF_{1i}, FF_{2i})은 클록(clk)이 하이 레벨일 때의 입력 신호를 한 클록 동안 출력한다.

도 8을 보면, 시프트 레지스터(210a)의 인접한 두 플립플롭($FF_{1i}, FF_{1(i+1)}$)에서 클록(VCLK, /VCLK)이 반전되어 사용된다. 즉, 도 8에서 세로 방향으로 홀수 번째에 위치하는 플립플롭(FF_{1i})은 클록(VCLK)을 내부 클록(clk)으로 수신하고, 짝수 번째에 위치하는 플립플롭(FF_{1i})은 클록(VCLK)을 반전된 내부 클록(/clk)으로 수신한다. 플립플롭(FF_{1i})의 출력 신호(SR_{1i})가 플립플롭($FF_{1(i+1)}$)의 입력 신호로 되므로, 플립플롭($FF_{1(i+1)}$)의 출력 신호($SR_{1(i+1)}$)는 직전 플립플롭(FF_{1i})의 출력 신호(SR_{1i})에 대해 반 클록(VCLK)만큼 시프트된 신호로 된다.

그리고 도 9에 도시한 바와 같이 시작 신호(VSP1)는 제1 및 제2 부필드(1F, 2F) 초기에 클록(VCLK)이 한번 하이 레벨인 기간 동안 하이 레벨 펄스이므로, 플립플롭(FF_{11})은 하이 레벨 펄스를 한 클록(VCLK) 동안 출력한다. 따라서, 플립플롭($FF_{11} \sim FF_{1(n+1)}$)은 하이 레벨 펄스($SR_{11} \sim SR_{1(n+1)}$)를 반 클록(VCLK)만큼 시프트하면서 순차적으로 출력한다. 그리고 NAND 게이트($NAND_{1i}$)는 두 플립플롭($FF_{1i}, FF_{1(i+1)}$)의 출력 신호($SR_{1i}, SR_{1(i+1)}$)를 NAND 연산하므로, 출력 신호($SR_{1i}, SR_{1(i+1)}$)가 모두 하이 레벨인 경우에 로우 레벨 펄스를 출력한다. 따라서 NAND 게이트($NAND_{1i}$)의 출력 신호(select[i])는 두 출력 신호($SR_{1i}, SR_{1(i+1)}$)가 공통으로 하이 레벨 펄스인 기간, 즉 반 클록(VCLK)에 해당하는 기간 동안 로우 레벨 펄스를 가진다. 그리고 두 출력 신호($SR_{1(i+1)}, SR_{1(i+2)}$)는 출력 신호($SR_{1i}, SR_{1(i+1)}$)에 대해서 각각 반 클록(VCLK)만큼 시프트되어 있으며, NAND 게이트($NAND_{1(i+1)}$)의 출력 신호(select[i+1])는 NAND 게이트($NAND_{1i}$)의 출력 신호(select[i])에 대해서 반 클록(VCLK)만큼 시프트된 신호로 된다. 따라서 시프트 레지스터(210a)는 도 9와 같이 제1 및 제2 부필드(1F, 2F)에서 각각 반 클록(VCLK) 동안 로우 레벨 펄스를 가지는 선택 신호(select[i])를 반 클록(VCLK)만큼 시프트하면서 순차적으로 출력할 수 있다.

그리고 시프트 레지스터(220a)에서도 시프트 레지스터(210a)와 같이 인접한 두 플립플롭($FF_{2i}, FF_{2(i+1)}$)에서 클록(VCLK, /VCLK)이 반전되어 사용된다. 그런데 시프트 레지스터(220a)와 달리 홀수 번째에 위치하는 플립플롭(FF_{2i})이 클록(VCLK)을 반전된 내부 클록(/clk)으로 수신하고, 짝수 번째에 위치하는 플립플롭(FF_{2i})이 클록(VCLK)을 내부 클록(clk)으로 수신한다. 따라서 플립플롭($FF_{2(i+1)}$)의 출력 신호인 발광 신호(emit1[i+1])는 직전 플립플롭(FF_{2i})의 출력 신호(emit1[i])에 대해서 반 클록(VCLK)만큼 시프트된 신호로 된다.

또한, 시작 신호(VSP2)는 제1 부필드(1F)에서 클록(VCLK)이 로우 레벨일 때 하이 레벨이고 제2 부필드(2F)에서 클록(VCLK)이 로우 레벨일 때 로우 레벨이므로, 발광 신호(emit2[1])는 제2 부필드(2F)에서 선택 신호(select[1])가 로우 레

벨로 될 때 로우 레벨 펄스로 된 후 제1 부필드(1F)에서 선택 신호(select[1])가 로우 레벨로 될 때 하이 레벨 펄스로 된다. 따라서 시프트 레지스터(220a)는 제2 부필드(2F)에서 선택 신호(select[i])와 동시에 로우 레벨로 되는 발광 신호(emit2[i])를 반 클록(VCLK)만큼 시프트하면서 순차적으로 출력할 수 있다.

인버터(INV_{2i})의 출력 신호(emit1[i])는 발광 신호(emit2[i])에 대해서 반전된 신호이므로, 시프트 레지스터(220a)는 제1 부필드(1F)에서 선택 신호(select[i])와 동시에 로우 레벨로 되는 발광 신호(emit1[i])를 반 클록(VCLK)만큼 시프트하면서 순차적으로 출력할 수 있다.

다음, 도 10을 참조하여 도 8의 플립플롭(FF_{1i})의 일 예에 대해서 설명한다.

도 10을 보면, 플립플롭(FF_{1i})은 입력단에 위치하는 3상 인버터(211) 및 래치를 형성하는 인버터(212)와 3상 인버터(213)를 포함한다. 클록(clk)이 하이 레벨로 되면, 3상 인버터(211)는 입력 신호(in)를 반전하여 출력하고, 인버터(212)는 3상 인버터(211)의 출력 신호(/out)를 반전하여 출력한다. 클록(clk)이 로우 레벨로 되면 3상 인버터(211)의 출력은 차단되고 인버터(212)의 출력이 3상 인버터(213)로 입력되고 3상 인버터(213)의 출력(/out)이 인버터(212)에 입력되는 래치가 형성된다. 그리고 인버터(212)의 출력 신호가 플립플롭(FF_{1i})의 출력 신호(out)로 되며, 인버터(212)의 입력 신호(/out)는 출력 신호(out)에 대해서 반전된 신호이다. 이와 같이, 플립플롭(FF_{1i})은 클록(clk)이 하이 레벨이면 입력 신호(in)를 그대로 출력하고 클록(clk)이 로우 레벨이면 하이 레벨 시의 입력 신호(in)를 래치하여 출력할 수 있다.

그리고 도 10과 같이 시프트 레지스터(220a)의 플립플롭(FF_{2i})에서 반전된 신호(/out)가 출력되며, 도 10에서 인버터(INV_{2i})를 제거하고 플립플롭(FF_{2i})의 반전된 출력 신호(/out)를 제1 부필드(1F)의 발광 신호(emit1[i])로 사용할 수 있다. 또한, 도 9에서는 제1 부필드(1F)에서 하이 레벨인 펄스가 시작 신호(VSP2)로 사용되었지만, 도 9의 시작 신호(VSP2)에 대해서 반전된 신호가 시작 신호(VSP2)로 사용될 수도 있다. 그러면 플립플롭(FF_{2i})의 출력 신호가 제1 부필드의 발광 신호(emit1[i])로 되고 인버터(INV_{2i})의 출력 신호가 제2 부필드의 발광 신호(emit2[i])로 된다.

이상에서 설명한 것처럼 본 발명의 제5 실시예에 따른 주사 구동부(200a)는 2개의 시프트 레지스터를 사용하여 선택 신호(select[i])와 발광 신호(emit1[i], emit2[i])를 출력한다. 그리고 제5 실시예에서는 선택 신호(select[i])가 로우 레벨일 때 발광 신호(emit1[i] 또는 emit2[i])도 로우 레벨이다. 이러한 구동 과정은 일반적으로 데이터선으로 전압 형태의 데이터 신호가 전달되어 커패시터(Cst)에 기입되는 전압 기입 방식의 유기 발광 표시 장치에 적용될 수 있다. 그러나 전류 기입 방식의 유기 발광 표시 장치에서는 일반적으로 데이터가 기입이 될 때 구동 트랜지스터와 유기 발광 소자(OLED1 또는 OLED2)가 전기적으로 차단될 필요가 있다. 또한 도 6 및 도 7에서 설명한 것과 같은 전압 기입 방식의 유기 발광 표시 장치에서도 선택 신호(select[i])가 로우 레벨일 때 발광 신호(emit1[i]', emit2[i]')를 하이 레벨로 할 수도 있다. 특히, 도 6 및 도 7의 유기 발광 표시 장치에서는 직전 선택 신호(select[i-1])가 로우 레벨일 때도 발광 신호(emit1[i]', emit2[i]')는 하이 레벨이다.

아래에서는 선택 신호(select[i])가 로우 레벨일 때 발광 신호(emit1[i]', emit2[i]')가 모두 하이 레벨인 실시 예에 대해서 도 11 및 도 12를 참조하여 설명한다.

도 11은 본 발명의 제6 실시예에 따른 주사 구동부(200b)의 개략적인 도면이며, 도 12는 도 11의 주사 구동부(200b)의 신호 타이밍도이다. 도 11 및 도 12의 주사 구동부(200b)는 도 8 및 도 9의 주사 구동부(200a)와 동일한 클록(VCLK)을 사용한다.

도 11에 도시한 바와 같이, 주사 구동부(200b)는 선택 신호(select[i])를 출력하는 시프트 레지스터(210a)와 발광 신호(emit1[i]', emit2[i]')를 출력하는 시프트 레지스터(220b)를 포함한다. 그리고 시프트 레지스터(220b)는 (n+1)개의 플립플롭(FF_{3i} ~ FF_{3(n+1)}), n개의 NAND 게이트(NAND₃₁ ~ NAND_{3n}) 및 n개의 OR 게이트(OR₃₁ ~ OR_{3n})를 포함한다. 이러한 OR 게이트(OR_{3i})는 NOR 게이트와 인버터로 구현될 수도 있다.

플립플롭(FF_{3i})에는 도 8의 플립플롭(FF_{2i})과 같이 클록(VCLK)이 입력되며, NAND 게이트(NAND_{3i})는 두 플립플롭(FF_{3i}, FF_{3(i+1)})의 출력 신호(SR_{3i}, SR_{3(i+1)})를 NAND 연산하여 발광 신호(emit1[i]')를 출력한다. OR 게이트(OR_{3i})는 두 플립플롭(FF_{3i}, FF_{3(i+1)})의 출력 신호(SR_{3i}, SR_{3(i+1)})를 OR 연산하여 발광 신호(emit2[i]')를 출력한다.

도 12에 도시한 바와 같이, 플립플롭(FF_{3i})에는 도 9의 시작 신호(VSP2)와 동일한 시작 신호가 입력된다. 플립플롭(FF_{3i})의 출력 신호(SR_{3i})는 제1 부필드(1F)에서 선택 신호(select[i])가 로우 레벨로 될 때 하이 레벨로 된 후 제2 부필드(2F)에서 선택 신호(select[i])가 로우 레벨로 될 때 로우 레벨로 된다. 그리고 NAND 게이트(NAND_{3i})는 두 플립플롭(FF_{3i}, FF_{3(i+1)})의 출력 신호(SR_{3i}, SR_{3(i+1)})가 모두 하이 레벨인 경우에 로우 레벨 펄스를 출력하므로, 발광 신호(emit1[i]')는 제1 부필드(1F)에서 선택 신호(select[i])가 하이 레벨로 될 때 로우 레벨로 된다. 또한, NOR 게이트(NOR_{3i})는 두 플립플롭(FF_{3i}, FF_{3(i+1)})의 출력 신호(SR_{3i}, SR_{3(i+1)})가 모두 로우 레벨인 경우에 하이 레벨 펄스를 출력하므로, 발광 신호(emit2[i]')는 제2 부필드(2F)에서 선택 신호(select[i])가 하이 레벨로 될 때 로우 레벨로 된다.

이와 같이, 본 발명의 제6 실시예에서는 선택 신호(select[i])가 로우 레벨일 때 발광 신호(emit1[i]', emit2[i]')가 모두 하이 레벨인 경우에 대해서 설명하였다. 다음, 도 13 및 도 14를 참조하여 직전 선택 신호(select[i-1])가 로우 레벨일 때 도 발광 신호(emit1[i]', emit2[i]"')가 모두 하이 레벨인 실시예에 대해서 설명한다.

도 13은 본 발명의 제7 실시예에 따른 주사 구동부(200c)의 개략적인 도면이며, 도 14는 도 13의 주사 구동부(200c)의 신호 타이밍도이다. 도 13 및 도 14의 주사 구동부(200c)는 도 8 및 도 9의 주사 구동부(200a)와 동일한 클록(VCLK)을 사용한다.

도 13에 도시한 바와 같이, 주사 구동부(200c)는 선택 신호(select[i])를 출력하는 시프트 레지스터(210a)와 발광 신호(emit1[i]', emit2[i]"')를 출력하는 시프트 레지스터(220c)를 포함한다. 시프트 레지스터(220c)는 n개의 플립플롭(FF₄₁~FF_{4n}), n개의 인버터(INV₄₁~INV_{4n}) 및 2n개의 NOR 게이트(NOR₁₁~NOR_{1n}, NOR₄₁~NOR_{4n})를 포함한다.

플립플롭(FF₄₁~FF_{4n})과 인버터(INV₄₁~INV_{4n})는 클록(VCLK, /VCLK)이 반대로 사용되는 점을 제외하면 도 8의 플립플롭(FF₂₁~FF_{2n}) 및 인버터(INV₂₁~INV_{2n})와 동일한 구조를 가진다. 그리고 NOR 게이트(NOR_{1i})는 플립플롭(FF_{1i})의 출력 신호(SR_{1i})와 플립플롭(FF_{4i})의 반전된 출력 신호(/SR_{4i})를 NOR 연산하여 제1 부필드(1F)의 발광 신호(emit1[i]"')를 출력한다. 또한, NOR 게이트(NOR_{4i})는 두 플립플롭(FF_{1i}, FF_{4i})의 출력 신호(SR_{1i}, SR_{4i})를 NOR 연산하여 제2 부필드(2F)의 발광 신호(emit2[i]"')를 출력한다.

도 14를 보면, 플립플롭(FF_{4i})의 입력 신호(VSP2')는 제1 부필드(1F)에서 클록(VCLK)이 하이 레벨일 때 하이 레벨이고 제2 부필드(2F)에서 클록(VCLK)이 하이 레벨일 때 로우 레벨이므로, 플립플롭(FF_{4i})의 출력 신호(SR_{4i})는 제1 부필드(1F)에서 하이 레벨 펄스를 가지고 제2 부필드(2F)에서 로우 레벨 펄스를 가진다. 따라서, 플립플롭(FF_{4i})의 출력 신호(SR_{4i})는 제1 부필드(1F)에서 플립플롭(FF_{1i})의 출력 신호(SR_{1i})와 동시에 하이 레벨로 된 후 제2 부필드(2F)에서 플립플롭(FF_{1i})의 출력 신호(SR_{1i})가 하이 레벨로 될 때 로우 레벨로 된다.

NOR 게이트(NOR_{1i})는 플립플롭(FF_{1i})의 출력 신호(SR_{1i})와 인버터(INV_{4i})의 출력 신호(/SR_{4i})가 모두 로우 레벨인 경우에 로우 레벨 펄스를 출력하므로, NOR 게이트(NOR_{1i})의 출력 신호(emit1[i]"')는 제1 부필드(1F)에서 출력 신호(SR_{1i})와 동시에 로우 레벨로 된 후 제2 부필드(2F)에서 출력 신호(SR_{1i})가 하이 레벨로 될 때 하이 레벨로 된다. NOR 게이트(NOR_{4i})는 두 플립플롭(FF_{1i}, FF_{4i})의 출력 신호(SR_{1i}, SR_{4i})가 모두 로우 레벨인 경우에 로우 레벨 펄스를 출력하므로, NOR 게이트(NOR_{4i})의 출력 신호(emit2[i]"')는 제2 부필드(1F)에서 출력 신호(SR_{1i})와 동시에 로우 레벨로 된 후 제1 부필드(2F)에서 출력 신호(SR_{1i})가 하이 레벨로 될 때 하이 레벨로 된다. 따라서 발광 신호(emit1[i]", emit2[i]"')는 선택 신호(select[i-1], select[i])가 로우 레벨일 때 하이 레벨을 가진다.

그리고 도 11 및 도 12에서 설명한 실시예에서도 도 14에서 설명한 발광 신호(emit1[i]", emit2[i]"')를 생성할 수도 있으며, 이러한 실시예에 대해서 도 15 및 도 16을 참조하여 설명한다.

도 15는 본 발명의 제8 실시예에 따른 주사 구동부(200d)의 개략적인 도면이며, 도 16는 도 15의 주사 구동부(200d)의 신호 타이밍도이다.

도 15에 도시한 바와 같이, 주사 구동부(200d)는 선택 신호(select[i])를 출력하는 시프트 레지스터(210a)와 발광 신호(emit1[i]", emit2[i]")를 출력하는 시프트 레지스터(220d)를 포함한다. 시프트 레지스터(220d)는 도 11의 시프트 레지스터(220b)와 달리 플립플롭(FF₃₁) 직전에 1개의 플립플롭(FF₃₀)을 더 포함하며, 플립플롭(FF₃₀)에 시작 신호(VSP2")가 입력된다. 그리고 플립플롭(FF₃₀)은 클록(VCLK)을 내부 클록(clk)으로 수신한다.

시프트 레지스터(220d)에서 i번째 NAND 게이트(NAND_{3i})는 (i-1)번째 및 (i+1)번째 플립플롭(FF_{3(i-1)}, FF_{3(i+1)})의 출력 신호(SR_{3(i-1)}, SR_{3(i+1)})를 NAND 연산하여 발광 신호(emit1[i]")를 출력한다. 그리고 i번째 NOR 게이트(NOR_{3i})는 (i-1)번째 및 (i+1)번째 플립플롭(FF_{3(i-1)}, FF_{3(i+1)})의 출력 신호(SR_{3(i-1)}, SR_{3(i+1)})를 NOR 연산하여 출력하고, i번째 인버터(INV_{3i})는 NOR 게이트(NOR_{3i})의 출력 신호를 반전하여 발광 신호(emit2[i"])를 출력한다.

또한, 도 16을 보면 시작 신호(VSP2")는 제1 부필드(1F)에서 클록(VCLK)이 하이 레벨일 때 하이 레벨이고 제2 부필드(2F)에서 클록(VCLK)이 하이 레벨일 때 로우 레벨이다. 그러면 플립플롭(FF_{3i})의 출력 신호(SR_{3i})는 도 12의 출력 신호(SR_{3i})와 동일하게 된다. 따라서 두 발광 신호(emit1[i]", emit2[i"])는 모두 직전 및 현재 선택 신호(select[i-1], select[i])가 로우 레벨일 때 하이 레벨을 가진다.

이상, 도 8 내지 도 16을 참조하여 두 개의 시프트 레지스터를 사용하여 선택 신호와 발광 신호를 생성하는 실시예에 대해서 설명하였다. 아래에서는 위 실시예보다 플립플롭의 개수를 줄일 수 있는 실시예에 대해서 설명한다.

도 17은 본 발명의 제9 실시예에 따른 주사 구동부(200e)의 개략적인 도면이며, 도 18은 도 17의 주사 구동부(200e)의 신호 타이밍도이다. 도 17 및 도 18의 주사 구동부(200e)에서 사용되는 클록(VCLK')은 도 8 내지 도 16의 클록(VCLK)에 비해 2배의 주기를 가지며, 도 18의 신호 타이밍도에서 반전된 클록(/VCLK')의 도시는 생략하였다.

도 17에 도시한 바와 같이, 주사 구동부(200e)는 선택 신호(select[i])를 출력하는 시프트 레지스터(210e)와 발광 신호(emit1[i]", emit2[i"])를 출력하는 시프트 레지스터(220e)를 포함한다. 시프트 레지스터(210e)는 ((n/2)+1)개의 플립플롭(FF₅₁~FF_{5(n/2+1)})과 n개의 NAND 게이트(NAND₅₁~NAND_{5(n/2)}, NAND₆₁~NAND_{6(n/2)})로 이루어지며, 시프트 레지스터(220e)는 (n/2)개의 플립플롭(FF₆₁~FF_{6(n/2)})과 n개의 OR 게이트(OR₅₁~OR_{5(n/2)}, OR₆₁~OR_{6(n/2)})로 이루어진다(여기서 n은 짹수로 가정함).

시프트 레지스터(210e)의 인접한 두 플립플롭(FF_{5j}, FF_{5(j+1)})에서 클록(VCLK', /VCLK')이 반대로 사용되며, 첫 번째 플립플롭(FF₅₁)의 내부 클록(clk)에는 클록(VCLK')이 입력된다(j는 1과 n/2 사이의 정수). 그리고 시작 신호(VSP1')는 제1 및 제2 부필드(1F, 2F) 초기에 하이 레벨 펄스를 가지므로, 플립플롭(FF₅₁~FF_{5(n/2+1)})은 각 부필드에서 한 클록동안 하이 레벨 펄스를 가지는 출력 신호(SR₅₁~SR_{5(n/2+1)})를 반 클록(VCLK')만큼 시프트하면서 순차적으로 출력할 수 있다.

j번째 NAND 게이트(NAND_{5j})는 j번째 및 (j+1)번째 플립플롭(FF_{5j}, FF_{5(j+1)})의 출력 신호(SR_{5j}, SR_{5(j+1)})와 반전된 클록(/VCLK)을 NAND 연산하여 (2j-1)번째 선택 신호(select[2j-1])를 출력한다. 따라서 도 18과 같이 선택 신호(select[2j-1])는 두 출력 신호(SR_{5j}, SR_{5(j+1)})가 동시에 하이 레벨인 기간 중 클록(VCLK)이 로우 레벨인 기간에서 로우 레벨 펄스를 가진다. 그리고 j번째 NAND 게이트(NAND_{6j})는 j번째 및 (j+1)번째 플립플롭(FF_{5j}, FF_{5(j+1)})의 출력 신호(SR_{5j}, SR_{5(j+1)})와 클록(VCLK)을 NAND 연산하여 2j번째 선택 신호(select[2j])를 출력한다. 따라서 도 18과 같이 선택 신호(select[2j])는 두 출력 신호(SR_{5j}, SR_{5(j+1)})가 동시에 하이 레벨인 기간 중 클록(VCLK)이 하이 레벨인 기간에서 로우 레벨 펄스를 가진다.

그리고 시프트 레지스터(220e)의 인접한 두 플립플롭(FF_{6j}, FF_{6(j+1)})에서도 클록(VCLK', /VCLK')이 반대로 사용되며, 첫 번째 플립플롭(FF₆₁)의 내부 클록(clk)에는 반전된 클록(/VCLK')이 입력된다. 시작 신호(VSP1")는 제1 부필드(1F)에서 하이 레벨 펄스를 가지므로, 플립플롭(FF₆₁~FF_{6(n/2)})은 한 부필드 기간 동안 하이 레벨 펄스를 가지는 출력 신호(SR₆₁~SR_{6(n/2)})를 반 클록(VCLK')만큼 시프트하면서 순차적으로 출력할 수 있다.

j번째 OR 게이트(OR_{5j})는 플립플롭(FF_{5j})의 출력 신호(SR_{5j})와 플립플롭(FF_{6j})의 반전된 출력 신호($/SR_{6j}$)를 OR 연산하여 제1 부필드(1F)의 $(2j-1)$ 번째 및 $2j$ 번째 발광 신호($emit1[2j-1]", emit1[2j]"$)를 출력한다. 따라서 발광 신호($emit[2j-1]", emit1[2j]"$)는 두 출력 신호($SR_{5j}, SR_{5(j+1)}$)가 동시에 하이 레벨인 기간 중 클록(VCLK)이 하이 레벨인 기간에서 로우 레벨 펄스를 가진다. 또한, j번째 OR 게이트(OR_{6j})는 두 플립플롭(FF_{5j}, FF_{6j})의 출력 신호(SR_{5j}, SR_{6j})를 OR 연산하여 제2 부필드(2F)의 $(2j-1)$ 번째 및 $2j$ 번째 발광 신호($emit2[2j-1]", emit2[2j]"$)를 출력한다.

그리고 도 18에 도시한 바와 같이 발광 신호($emit1[2j-1]", emit2[2j-1]"$)는 선택 신호($select[2j-2], select[2j-1]$)가 로우 레벨일 때 하이 레벨을 가지며, 발광 신호($emit1[2j]", emit2[2j]"$)는 선택 신호($select[2j-1], select[2j]$)가 로우 레벨일 때 하이 레벨을 가진다.

다음, 도 19 및 도 26을 참조하여 하나의 시프트 레지스터를 사용하여 선택 신호와 발광 신호를 생성하는 실시예에 대해서 설명한다.

먼저, 도 9에서 설명한 발광 신호($emit1[i], emit2[i]$)를 생성하는 주사 구동부(200f)에 대해서 도 19 및 도 20을 참조하여 설명한다. 도 19는 본 발명의 제10 실시예에 따른 주사 구동부(200f)의 개략적인 도면이며, 도 20은 도 19의 주사 구동부(200f)의 신호 타이밍도이다.

도 19에 도시한 바와 같이, 주사 구동부(200f)는 $(n+1)$ 개의 플립플롭($FF_{71} \sim FF_{7(n+1)}$), n개의 XNOR 게이트($XOR_{71} \sim XNOR_{7n}$) 및 n개의 인버터($INV_{71} \sim INV_{7n}$)를 포함하며, 시프트 레지스터로 동작한다. 플립플롭($FF_{71} \sim FF_{7(n+1)}$)과 인버터($INV_{71} \sim INV_{7n}$)는 도 11의 플립플롭($FF_{31} \sim FF_{3(n+1)}$) 및 인버터($INV_{31} \sim INV_{3n}$)와 동일한 연결 관계를 가진다. 그리고 도 20에 도시한 바와 같이 플립플롭($FF_{71} \sim FF_{7(n+1)}$)은 도 11의 시작 신호(VSP2)와 클록(VCLK)을 사용한다.

즉, 플립플롭(FF_{71})은 도 11의 출력 신호(SR_{3i})와 동일한 출력 신호(SR_{71})를 반 클록(VCLK)만큼 시프트하면서 출력할 수 있다. 따라서 플립플롭(FF_{71})의 출력 신호(SR_{71})가 제2 부필드(2F)의 발광 신호($emit2[i]$)로 되고, 인버터(INV_{71})의 출력 신호가 제1 부필드(1F)의 발광 신호($emit1[i]$)로 된다. 그리고 인버터(INV_{71})의 출력 신호 대신에 플립플롭(FF_{71})의 반전된 출력 신호($/out$)를 발광 신호($emit1[i]$)로 사용할 수도 있다.

또한, XNOR 게이트($XNOR_{7i}$)는 두 플립플롭($FF_{7i}, FF_{7(i+1)}$)의 출력 신호($SR_{7i}, SR_{7(i+1)}$) 중 어느 하나가 하이 레벨인 경우에 로우 레벨의 펄스를 출력하므로, 선택 신호($select[i]$)는 도 20에 도시한 바와 같이 출력 신호(SR_{7i})의 레벨이 변경되는 시점부터 반 클록(VCLK)에 해당하는 기간 동안 로우 레벨로 된다. 따라서 발광 신호($emit1[i], emit2[i]$)는 각각 제1 및 제2 부필드(1F, 2F)에서 선택 신호($select[i]$)와 동시에 로우 레벨로 된다.

다음, 도 12에서 설명한 발광 신호($emit1[i]', emit2[i]'$)를 생성하는 주사 구동부(200g, 200h)에 대해서 도 21 내지 도 23을 참조하여 설명한다.

도 21은 본 발명의 제11 실시예에 따른 주사 구동부(200g)의 개략적인 도면이며, 도 22는 도 21의 주사 구동부(200g)의 신호 타이밍도이다.

도 21에 도시한 바와 같이, 주사 구동부(200g)는 발광 신호($emit1[i]', emit2[i]'$)를 각각 NAND 게이트($NAND_{7i}$)와 OR 게이트(OR_{7i})를 이용하여 생성한다는 점을 제외하면 도 19의 주사 구동부(200f)와 동일한 구조를 가진다. i번째 NAND 게이트($NAND_{7i}$)는 두 플립플롭($FF_{7i}, FF_{7(i+1)}$)의 출력 신호($SR_{7i}, SR_{7(i+1)}$)를 NAND 연산하여 제1 부필드(1F)의 발광 신호($emit1[i]'$)를 출력하고, i번째 OR 게이트(OR_{7i})는 두 플립플롭($FF_{7i}, FF_{7(i+1)}$)의 출력 신호($SR_{7i}, SR_{7(i+1)}$)를 OR 연산하여 제2 부필드(2F)의 발광 신호($emit2[i]'$)를 출력한다. 이와 같이 하면, 도 20의 발광 신호($emit1[i], emit2[i]$)에서 로우 레벨의 선택 신호($select[i]$)에 해당하는 부분이 하이 레벨로 되므로, 도 22와 같은 발광 신호($emit1[i]', emit2[i]'$)가 생성될 수 있다.

도 23은 본 발명의 제12 실시예에 따른 주사 구동부(200h)의 개략적인 도면이다.

도 23에 도시한 바와 같이, 주사 구동부(200h)는 선택 신호(select[i])를 NAND 게이트(NAND_{8i})로 생성한다는 점을 제외하면 도 21의 주사 구동부(200g)와 동일한 구조를 가진다. 도 22를 보면, 선택 신호(select[i])가 로우 레벨인 기간에서만 두 발광 신호(emit1[i]', emit2[i]')가 서로 다른 레벨을 가진다. 따라서 두 발광 신호(emit1[i]', emit2[i]')가 NAND 게이트(NAND_{8i})에 의해 NAND 연산되면 선택 신호(select[i])가 생성될 수 있다.

다음, 도 14에서 설명한 발광 신호(emit1[i]', emit2[i]')를 생성하는 주사 구동부(200i)에 대해서 도 24 내지 도 26을 참조하여 설명한다.

도 24는 본 발명의 제13 실시예에 따른 주사 구동부(200i)의 개략적인 도면이며, 도 25는 도 24의 주사 구동부(200i)의 신호 타이밍도이다. 도 24의 주사 구동부(200i)는 도 21의 주사 구동부(200g)에 비해 2n개의 OR 게이트(OR₁₁ ~ OR_{1n}, OR₂₁ ~ OR_{2n})를 더 포함하며, 도 24에서 플립플롭(FF₇₁ ~ FF_{7n})의 도시는 생략하였다. 그리고 도 24 및 도 25에서 SR_{7(i-1)}, SR_{7i} 및 SR_{7(i+1)}은 각각 도 21의 주사 구동부에서 플립플롭(FF_{7(i-1)}, FF_{7i}, FF_{7(i+1)})의 출력 신호이다. 그리고 두 신호(A_i, B_i)는 각각 도 21의 주사 구동부에서 두 발광 신호(emit1[i]', emit2[i]')에 대응한다.

도 25에 도시한 바와 같이, OR 게이트(OR_{1i})는 두 신호(A_{i-1}, A_i)를 OR 연산함으로써 두 신호(A_{i-1}, A_i)가 모두 로우 레벨인 기간 동안 로우 레벨인 발광 신호(emit1[i]')를 출력할 수 있다. 마찬가지로, OR 게이트(OR_{2i})는 두 신호(B_{i-1}, B_i)를 OR 연산함으로써 두 신호(B_{i-1}, B_i)가 모두 로우 레벨인 기간 동안 로우 레벨인 발광 신호(emit2[i]')를 출력할 수 있다. 이러한 발광 신호(emit1[i]', emit2[i]')는 도 14에서 설명한 발광 신호(emit1[i]', emit2[i]')와 동일하다.

그리고 도 24 및 도 25에서 (i-k)번째 NAND 게이트(NAND_{7(i-k)})의 출력 신호(A_{i-j})와 (i+p)번째 NAND 게이트(NAND_{7(i+p)})의 출력 신호(A_{i+p})를 사용하면, 발광 신호(emit1[i]')의 로우 레벨 폴스 폭을 처음과 끝에서 각각 반 클록(VCLK)의 정수 배만큼 조절할 수 있다(여기서 k와 p는 0 이상의 정수).

다음, 도 23에서 설명한 것처럼 도 24의 주사 구동부에서도 XNOR 게이트를 사용하지 않고 선택 신호(select[i])를 생성할 수 있으며, 이러한 실시예에 대해서 도 26을 참조하여 설명한다.

도 26은 본 발명의 제14 실시예에 따른 주사 구동부(200j)의 개략적인 도면이다.

도 26을 보면, 주사 구동부(200j)는 도 24의 주사 구동부(200i)와 달리 XNOR 게이트(XNOR_{7i}) 대신에 NAND 게이트(NAND_{8i})를 포함한다. 그리고 도 23에서 설명한 것처럼 i번째 NAND 게이트(NAND_{8i})는 i번째 NAND 게이트(NAND_{7i})의 출력 신호(A_i)와 i번째 OR 게이트(OR_{7i})의 출력 신호(B_i)를 NAND 연산하여 선택 신호(select[i])를 출력한다.

이상, 본 발명의 제5 내지 제14 실시예에서는 선택 신호(select[i])의 로우 레벨 폴스 폭이 반 클록(VCLK)의 폭과 동일한 것으로 설명하였다. 즉, (i-1)번째 선택 신호(select[i-1])가 하이 레벨로 되는 시점과 i번째 선택 신호(select[i])가 로우 레벨로 되는 시점이 동일하다. 이와 같은 경우에 주사선에 형성된 기생 성분에 의해 선택 신호의 왜곡 및/또는 지연이 발생하는 경우에 (i-1)번째 및 i번째 선택 신호(select[i-1], select[i])가 동시에 로우 레벨이 될 수 있다. 아래에서는 선택 신호의 폭의 반 클록(VCLK)보다 짧게 하는 실시예에 대해서 도 27 및 도 28을 참조하여 설명한다.

도 27은 본 발명의 제15 실시예에 따른 주사 구동부(200k)의 개략적인 도면이며, 도 28은 도 27의 주사 구동부(200k)의 신호 타이밍도이다. 그리고 도 27 및 도 28에서는 도 8 및 도 9의 주사 구동부(200a)에서 선택 신호의 폭을 줄이는 방법에 대해서 설명한다.

도 27 및 도 28을 보면, 주사 구동부(200k)의 NAND 게이트(NAND_{1i})에 절단 신호(CLIP)가 더 입력되며, 절단 신호(CLIP)는 클록(VCLK)은 로우 레벨 폴스를 주기적으로 가진다. 그리고 절단 신호(CLIP)의 주기는 반 클록(VCLK)과 동일하며, 로우 레벨 폴스 폭은 반 클록(VCLK)보다 짧다. 특히, 절단 신호(CLIP)가 로우 레벨인 기간은 클록(VCLK)의 레벨이 변경되는 시점을 포함한다.

그러면, NAND 게이트(NAND_{1i})는 절단 신호(CLIP)는 하이 레벨인 기간 동안 로우 레벨의 선택 신호(select[i])를 출력한다. 즉, 직전 선택 신호(select[i-1])와 현재 선택 신호(select[i])의 로우 레벨 펄스 사이에 절단 신호(CLIP)의 로우 레벨 펄스 폭만큼의 간격이 생긴다.

도 27 및 도 28에서 설명한 절단 신호(CLIP)를 사용하여 선택 신호의 폭을 조절하는 방법은 위에서 설명한 다른 실시예에도 적용할 수 있다.

그리고 도 17 및 도 18에서 설명한 두 개의 클록(VCLK, VCLK')을 사용하는 주사 구동부를 이용하면 홀수 행을 구동하는 주사 구동부와 짹수 행을 구동하는 주사 구동부를 분리할 수도 있다. 아래에서는 이러한 실시예에 대해서 도 29 내지 도 31을 참조하여 설명한다.

도 29는 본 발명의 제16 실시예에 따른 유기 발광 표시 장치의 개략적인 평면도이다. 도 30a 및 도 30b는 각각 본 발명의 제16 실시예에 따른 홀수 행 및 짹수 행 주사 구동부(201, 202)의 개략적인 도면이며, 도 31은 도 30a의 홀수 행 주사 구동부(201)의 신호 타이밍도이다.

도 29에 도시한 바와 같이, 본 발명의 제16 실시예에 따른 유기 발광 표시 장치는 주사 구동부(201, 202)를 제외하면 도 1의 유기 발광 표시 장치와 동일한 구조를 가진다.

홀수 행 주사 구동부(201)는 표시부(100)의 일측면에 형성되어 홀수 번째 선택 주사선(S_{2j-1})에 선택 신호(select[2j-1])를 순차적으로 인가한다(여기서 j는 1과 n/2 사이의 정수). 또한 홀수 행 주사 구동부(201)는 한 부필드에서 홀수 번째 발광 주사선(Em_{1(2j-1)})에 발광 신호(emit1[2j-1])를 순차적으로 인가하고 다음 부필드에서 홀수 번째 발광 주사선(Em_{2(2j-1)})에 발광 신호(emit2[2j-1])를 순차적으로 인가한다. 그리고 짹수 행 주사 구동부(202)는 표시부(100)의 다른 측면에 형성되어 짹수 번째 선택 주사선(S_{2j})에 선택 신호(select[2j])를 순차적으로 인가한다. 또한 짹수 행 주사 구동부(202)는 한 부필드에서 짹수 번째 발광 주사선(Em_{1(2j)})에 발광 신호(emit1[2j])를 순차적으로 인가하고 다음 부필드에서 짹수 번째 발광 주사선(Em_{2(2j)})에 발광 신호(emit2[2j])를 순차적으로 인가한다.

도 30a를 보면, 홀수 행 주사 구동부(201)는 도 17에서 설명한 주사 구동부(200e)에서 짹수 번째 선택 신호를 생성하는 NAND 게이트를 제외한 구조를 가진다. 구체적으로, 홀수 행 주사 구동부(201)는 ((n/2)+1)개의 플립플롭(FF₈₁, FF₈₃, ..., FF_{8(n+1)})과 (n/2)개의 NAND 게이트(NAND₉₁, NAND₉₃, ..., NAND_{9(n-1)})로 이루어지는 시프트 레지스터(211) 및 (n/2)개의 플립플롭(FF₉₁, FF₉₃, ..., FF_{9(n-1)})과 n개의 OR 게이트(OR₈₁, OR₈₃, ..., OR_{8(n-1)}, OR₉₁, OR₉₃, ..., OR_{9(n-1)})로 이루어지는 시프트 레지스터(212)를 포함한다.

도 30b를 보면, 짹수 행 주사 구동부(201)는 도 17에서 설명한 주사 구동부(200e)에서 홀수 번째 선택 신호를 생성하는 NAND 게이트를 제외한 구조를 가진다. 구체적으로, 짹수 행 주사 구동부(201)는 ((n/2)+1)개의 플립플롭(FF₈₂, FF₈₄, ..., FF_{8(n+2)})과 (n/2)개의 NAND 게이트(NAND₉₂, NAND₉₄, ..., NAND_{9n})로 이루어지는 시프트 레지스터(211) 및 (n/2)개의 플립플롭(FF₉₂, FF₉₄, ..., FF_{9n})과 n개의 OR 게이트(OR₈₂, OR₈₄, ..., OR_{8n}, OR₉₂, OR₉₄, ..., OR_{9n})로 이루어지는 시프트 레지스터(212)를 포함한다.

도 30a, 도 30b 및 도 31을 보면, 플립플롭(FF₈₁, FF₈₂)에는 도 18의 시작 신호(VSP1')가 입력되고 플립플롭(FF₉₁, FF₉₂)에도 도 18의 시작 신호(VSP2")가 입력된다. 주사 구동부(201)의 NAND 게이트(NAND_{9(2j-1)})는 플립플롭(FF_{8(2j-1)}, FF_{8(2j+1)})의 출력 신호(SR_{8(2j-1)}, SR_{8(2j+1)})와 클록(VCLK)을 NAND 연산하여 (2j-1)번째 선택 신호(select[2j-1])를 출력한다(여기서 j는 1과 (n/2) 사이의 정수). 그리고 주사 구동부(202)의 NAND 게이트(NAND_{9(2j)})는 플립플롭(FF_{8(2j)}, FF_{8(2j+2)})의 출력 신호(SR_{8(2j)}, SR_{8(2j+2)})와 반전된 클록(/VCLK)을 NAND 연산하여 (2j)번째 선택 신호(select[2j])를 출력한다.

OR 게이트(OR_{8(2j-1)})는 플립플롭(FF_{8(2j-1)})의 출력 신호(SR_{8(2j-1)})와 플립플롭(FF_{9(2j-1)})의 반전된 출력 신호(/SR_{9(2j-1)})를 OR 연산하여 발광 신호(emit1[2j-1])를 출력하고, OR 게이트(OR_{9(2j-1)})는 두 플립플롭(FF_{8(2j-1)}, FF_{9(2j-1)})의 출력

신호($SR_{8(2j-1)}$, $FF_{9(2j-1)}$)를 OR 연산하여 발광 신호($emit2[2j-1]$)를 출력한다. 마찬가지로, OR 게이트($OR_{8(2j)}$)는 플립플롭($FF_{8(2j)}$)의 출력 신호($SR_{8(2j)}$)와 플립플롭($FF_{9(2j)}$)의 반전된 출력 신호($/SR_{9(2j)}$)를 OR 연산하여 발광 신호($emit1[2j]$)를 출력하고, OR 게이트($OR_{9(2j)}$)는 두 플립플롭($FF_{8(2j)}$, $FF_{9(2j)}$)의 출력 신호($SR_{8(2j)}$, $FF_{9(2j)}$)를 OR 연산하여 발광 신호($emit2[2j]$)를 출력한다.

이상, 도 29 내지 도 31에서 설명한 것처럼 두 개의 클록(VCLK, VCLK')을 사용하여 홀수 행 주사 구동부(201)와 짝수 행 주사 구동부(202)를 분리하는 방법은 위에서 설명한 다른 실시예에도 적용될 수 있다.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

발명의 효과

이와 같이 본 발명에 따르면 복수의 부화소가 선택 주사선 및 화소 구동부를 공유함으로써 각 부화소의 소자 배치를 간단하게 하여 개구율을 증가시킬 수 있다. 그리고 선택 주사선의 개수를 부화소가 배치되는 행 라인의 개수보다 줄일 수 있으므로, 선택 주사 신호 구동부의 출력을 줄일 수 있다. 또한, 선택 신호 구동부의 면적을 줄일 수 있으므로 선택 신호 구동부가 표시부와 동일 기판 위에 형성되는 경우에 비발광 영역을 줄일 수 있다.

그리고 선택 신호, 제1 부필드의 발광 신호 및 제2 부필드의 발광 신호를 생성하는 주사 구동부에서 플립플롭의 개수를 줄일 수 있다.

(57) 청구의 범위

청구항 1.

제1 및 제2 부필드를 포함하는 복수의 부필드를 가지는 필드 동안 화상을 표시하며, 각각 열 방향으로 배열되는 복수의 발광 소자를 가지는 복수의 단위 화소,

상기 열 방향으로 뻗어 있으며 상기 단위 화소에 상기 발광 소자의 화상 표시를 위한 데이터 신호를 전달하는 복수의 데이터선,

상기 단위 화소에 선택 신호를 전달하며 각각 복수의 행의 단위 화소 중 대응하는 행의 단위 화소에 연결되는 복수의 선택 주사선,

상기 단위 화소에 발광 신호를 전달하며 각각 상기 복수의 행의 단위 화소 중 대응하는 행의 단위 화소에 연결되는 복수의 발광 주사선, 그리고

상기 각 부필드에서 상기 복수의 선택 주사선에서 상기 선택 신호를 순차적으로 인가하고 상기 복수의 발광 주사선에 상기 발광 신호를 순차적으로 인가하는 주사 구동부

를 포함하며,

상기 단위 화소는 상기 선택 신호의 제1 펠스에 응답하여 데이터 신호를 기입한 후, 상기 단위 화소의 각 발광 소자는 상기 발광 신호의 발광 펠스에 응답하여 해당 부필드에서 발광하기 시작하는 표시 장치.

청구항 2.

제1항에 있어서,

상기 단위 화소는,

상기 각 부필드에서 상기 선택 신호의 제1 펄스에 응답하여 상기 데이터 신호를 저장하고 상기 데이터 신호에 대응하는 구동 전류를 출력하는 화소 구동부, 그리고

상기 화소 구동부로부터의 상기 구동 전류를 상기 각 부필드에서 상기 복수의 발광 소자 중 적어도 하나의 발광 소자로 선택적으로 전달하는 스위칭부

를 더 포함하는 표시 장치.

청구항 3.

제2항에 있어서,

상기 단위 화소에 형성되는 상기 복수의 발광 소자는 동일한 색상의 빛을 발광하는 표시 장치.

청구항 4.

제2항에 있어서,

상기 스위칭부는 상기 화소 구동부의 출력단과 상기 복수의 발광 소자 사이에 각각 연결되며 상기 발광 신호의 발광 펄스에 응답하여 턴온되는 복수의 제1 트랜지스터를 포함하며,

상기 복수의 제1 트랜지스터가 선택적으로 턴온되어 상기 구동 전류가 상기 복수의 발광 소자로 선택적으로 전달되는 표시 장치.

청구항 5.

제4항에 있어서,

상기 화소 구동부는,

제1 전극과 제2 전극 사이에 결리는 전압에 대응하는 전류를 제3 전극을 통하여 상기 구동 전류로서 출력하는 제2 트랜지스터,

상기 데이터 신호에 대응하는 전압을 저장하는 제1 커패시터, 그리고

상기 선택 신호에 응답하여 상기 데이터 신호를 상기 제1 커패시터로 전달하는 제3 트랜지스터

를 포함하는 표시 장치.

청구항 6.

제5항에 있어서,

상기 화소 구동부는 상기 제2 트랜지스터의 문턱 전압에 대응하는 전압을 저장하는 제2 커패시터를 더 포함하며,

상기 제2 트랜지스터의 상기 제1 전극과 상기 제2 전극 사이의 전압은 상기 제1 커패시터와 상기 제2 커패시터에 저장된 전압에 의해 결정되는 표시 장치.

청구항 7.

제1항에 있어서,

상기 각 발광 신호는 제2 펄스를 상기 발광 펄스로 가지는 제1 발광 신호와 제3 펄스를 상기 발광 펄스로 가지는 제2 발광 신호를 포함하며,

상기 각 발광 주사선은, 상기 제1 부필드에서 상기 제1 발광 신호를 전달하는 제1 발광 주사선과 상기 제2 부필드에서 상기 제2 발광 신호를 전달하는 제2 발광 주사선을 포함하는 표시 장치.

청구항 8.

제7항에 있어서,

상기 주사 구동부는,

상기 각 부필드에서 상기 선택 신호를 순차적으로 출력하는 제1 시프트 레지스터, 그리고

상기 각 부필드에서 상기 제1 및 제2 발광 신호를 순차적으로 출력하는 제2 시프트 레지스터를 포함하는 표시 장치.

청구항 9.

제8항에 있어서,

상기 제1 시프트 레지스터는,

상기 각 부필드에서 제4 펄스를 가지는 제1 신호를 제1 기간만큼 시프트하면서 순차적으로 출력하는 제1 구동부,

상기 제1 기간만큼 시프트된 두 제1 신호가 공통으로 상기 제4 펄스인 제2 기간 중 적어도 일부 기간에서 상기 선택 신호의 제2 펄스를 생성하는 제2 구동부

를 포함하는 표시 장치.

청구항 10.

제9항에 있어서,

상기 제2 구동부는 제5 펄스를 상기 제1 기간의 주기로 가지는 제2 신호를 더 수신하여, 상기 제2 기간에서 상기 제2 신호가 상기 제5 펄스인 기간을 제외한 기간에서 상기 선택 신호의 제1 펄스를 생성하는 표시 장치.

청구항 11.

제9항에 있어서,

상기 제4 펄스의 폭은 상기 제1 기간의 2배인 표시 장치.

청구항 12.

제9항에 있어서,

상기 제2 시프트 레지스터는,

상기 한 필드에서 제5 펄스와 제6 펄스를 교대로 가지는 제2 신호를 상기 제1 기간만큼 시프트하면서 순차적으로 출력하는 제1 구동부,

상기 제2 신호가 제5 펄스인 기간에서 상기 제1 신호가 상기 제4 펄스인 기간을 제외한 기간에서 상기 제1 발광 신호의 제2 펄스를 생성하는 제2 구동부, 그리고

상기 제2 신호가 제6 펄스인 기간에서 상기 제1 신호가 상기 제4 펄스인 기간을 제외한 기간에서 상기 제2 발광 신호의 제3 펄스를 생성하는 제3 구동부

를 포함하는 표시 장치.

청구항 13.

제8항에 있어서,

상기 제2 시프트 레지스터는,

상기 제1 발광 신호를 순차적으로 출력하는 제1 구동부, 그리고

상기 제1 발광 신호를 반전하여 상기 제2 발광 신호를 순차적으로 출력하는 제2 구동부

를 포함하는 표시 장치.

청구항 14.

제8항에 있어서,

상기 제2 시프트 레지스터는,

상기 한 필드에서 제4 펄스와 제5 펄스를 교대로 가지는 제1 신호를 제1 기간만큼 시프트하면서 순차적으로 출력하는 제1 구동부,

상기 제1 기간의 정수 배만큼 시프트된 두 제1 신호가 공통으로 상기 제4 펄스인 기간에서 상기 제1 발광 신호의 제2 펄스를 생성하는 제2 구동부, 그리고

상기 제1 기간의 정수 배만큼 시프트된 두 제1 신호가 공통으로 상기 제5 펄스인 기간에서 상기 제2 발광 신호의 제3 펄스를 생성하는 제3 구동부

를 포함하는 표시 장치.

청구항 15.

제8항에 있어서,

상기 제1 시프트 레지스터는 상기 각 부필드에서 상기 선택 신호를 제1 기간만큼 시프트하면서 순차적으로 출력하고,

상기 제2 시프트 레지스터는 상기 각 부필드에서 상기 발광 신호를 상기 제1 기간의 2배에 해당하는 제2 기간만큼 시프트하면서 순차적으로 출력하며, 상기 제2 기간만큼 시프트된 두 선택 신호가 각각 인가되는 단위 화소에 동일한 발광 신호를 인가하는 표시 장치.

청구항 16.

제15항에 있어서,

상기 제1 시프트 레지스터는 상기 제2 기간의 주기를 가지며 제4 펄스와 제5 펄스를 교대로 가지는 제1 신호를 입력받으며,

상기 제1 시프트 레지스터는,

상기 각 부필드에서 제6 펄스를 가지는 제2 신호를 상기 제2 기간만큼 시프트하면서 순차적으로 출력하는 제1 구동부,

상기 제2 기간만큼 시프트된 두 제2 신호가 공통으로 상기 제6 펄스인 제3 기간과 상기 제1 신호가 상기 제4 펄스인 기간의 공통 기간 중 적어도 일부 기간에서 상기 선택 신호의 상기 제1 펄스를 생성하는 제2 구동부, 그리고

상기 제3 기간과 상기 제1 신호가 상기 제5 펄스인 기간의 공통 기간 중 적어도 일부 기간에서 상기 선택 신호의 상기 제1 펄스를 생성하는 제3 구동부

를 포함하는 표시 장치.

청구항 17.

제16항에 있어서,

제2 시프트 레지스터는,

상기 한 필드에서 제7 펄스와 제8 펄스를 교대로 가지는 제3 신호를 상기 제2 기간만큼 시프트하면서 순차적으로 출력하는 제4 구동부,

상기 제3 신호가 상기 제7 펄스인 기간에서 상기 제2 신호가 상기 제6 펄스인 기간을 제외한 기간에서 상기 제1 발광 신호의 제2 펄스를 생성하는 제5 구동부, 그리고

상기 제3 신호가 상기 제8 펄스인 기간에서 상기 제2 신호가 상기 제6 펄스인 기간을 제외한 기간에서 상기 제2 발광 신호의 제3 펄스를 생성하는 제5 구동부

를 포함하는 표시 장치.

청구항 18.

제7항에 있어서,

상기 주사 구동부는,

상기 각 부필드에서 상기 선택 신호를 순차적으로 출력하고, 상기 발광 신호를 순차적으로 출력하는 시프트 레지스터를 포함하는 표시 장치.

청구항 19.

제18항에 있어서,

상기 시프트 레지스터는,

상기 한 필드에서 제4 펄스와 제5 펄스를 교대로 가지는 제1 신호를 제1 기간만큼 시프트하면서 순차적으로 출력하는 제1 구동부, 그리고

상기 각 부필드에서 상기 제1 기간만큼 시프트된 두 제1 신호가 서로 다른 펄스를 가지는 기간 중 적어도 일부 기간에서 상기 선택 신호의 제1 펄스를 생성하는 제2 구동부

를 포함하는 표시 장치.

청구항 20.

제19항에 있어서,

상기 시프트 레지스터는,

상기 제1 신호의 제4 펄스에 응답하여 상기 제1 발광 신호의 제2 펄스를 생성하는 제3 구동부, 그리고

상기 제1 신호의 제5 펄스에 응답하여 상기 제2 발광 신호의 제3 펄스를 생성하는 제4 구동부

를 더 포함하는 표시 장치.

청구항 21.

제19항에 있어서,

상기 시프트 레지스터는,

상기 제1 기간의 정수 배만큼 시프트된 두 제1 신호가 공통으로 상기 제4 펄스인 기간에서 상기 제1 발광 신호의 제2 펄스를 생성하는 제3 구동부, 그리고

상기 제1 기간의 정수 배만큼 시프트된 두 제1 신호가 공통으로 상기 제5 펄스인 기간에서 상기 제2 발광 신호의 제3 펄스를 생성하는 제4 구동부

를 더 포함하는 표시 장치.

청구항 22.

제18항에 있어서,

상기 시프트 레지스터는

상기 한 필드에서 제4 펠스와 제5 펠스를 교대로 가지는 제1 신호를 제1 기간만큼 시프트하면서 순차적으로 출력하는 제1 구동부,

상기 제1 기간만큼 시프트된 두 제1 신호가 공통으로 상기 제4 펠스인 기간에서 상기 제1 발광 신호의 제2 펠스를 생성하는 제2 구동부,

상기 제1 기간만큼 시프트된 두 제1 신호가 공통으로 상기 제5 펠스인 기간에서 상기 제2 발광 신호의 제2 펠스를 생성하는 제3 구동부, 그리고

상기 각 부필드에서 상기 제1 발광 신호가 제6 펠스인 기간과 상기 제2 발광 신호가 제7 펠스인 기간의 공통 기간 중 적어도 일부 기간에서 상기 선택 신호의 제1 펠스를 생성하는 제4 구동부

를 포함하는 표시 장치.

청구항 23.

제18항에 있어서,

상기 시프트 레지스터는,

상기 한 필드에서 제4 펠스와 제5 펠스를 교대로 가지는 제1 신호를 제1 기간만큼 시프트하면서 순차적으로 출력하는 제1 구동부,

상기 제1 기간만큼 시프트된 두 제1 신호가 공통으로 상기 제4 펠스인 기간에서 제6 펠스를 가지는 제2 신호를 생성하는 제2 구동부,

상기 제1 기간만큼 시프트된 두 제1 신호가 공통으로 상기 제5 펠스인 기간에서 제7 펠스를 가지는 제3 신호를 생성하는 제3 구동부,

상기 제1 기간의 정수 배만큼 시프트된 두 제2 신호가 공통으로 상기 제6 펠스인 기간에서 상기 제1 발광 신호의 제2 펠스를 생성하는 제4 구동부, 그리고

상기 제1 기간의 정수 배만큼 시프트된 두 제3 신호가 공통으로 상기 제7 펠스인 기간에서 상기 제2 발광 신호의 제3 펠스를 생성하는 제5 구동부

를 포함하는 표시 장치.

청구항 24.

제23항에 있어서,

상기 시프트 레지스터는,

상기 각 부필드에서 상기 제1 기간만큼 시프트된 두 제1 신호가 서로 다른 펠스를 가지는 기간 중 적어도 일부 기간에서 상기 선택 신호의 제1 펠스를 생성하는 제6 구동부를 더 포함하는 표시 장치.

청구항 25.

제23항에 있어서,

상기 시프트 레지스터는,

상기 각 부필드에서 상기 제2 신호가 제8 펄스인 기간과 상기 제3 신호가 제9 펄스인 기간의 공통 기간 중 적어도 일부 기간에서 상기 선택 신호의 제1 펄스를 생성하는 제6 구동부를 더 포함하는 표시 장치.

청구항 26.

제1항 내지 제25항 중 어느 한 항에 있어서,

상기 주사 구동부는 상기 표시부의 일 측면에 형성되는 표시 장치.

청구항 27.

제1항 내지 제25항 중 어느 한 항에 있어서,

상기 발광 소자는 유기 물질의 발광을 이용하는 표시 장치.

청구항 28.

제1 및 제2 부필드를 포함하는 복수의 부필드를 가지는 한 필드 동안 화상을 표시하며, 각각 열 방향으로 배열되는 복수의 발광 소자를 가지는 복수의 단위 화소,

상기 열 방향으로 뻗어 있으며 상기 단위 화소에 상기 발광 소자의 화상 표시를 위한 데이터 신호를 전달하는 복수의 데이터선,

상기 단위 화소에 선택 신호를 전달하며, 각각 복수의 행의 단위 화소 중 대응하는 행의 단위 화소에 연결되는 복수의 선택 주사선,

상기 단위 화소에 발광 신호를 전달하며, 각각 상기 복수의 행의 단위 화소 중 대응하는 행의 단위 화소에 연결되는 복수의 발광 주사선,

상기 복수의 행을 제1 및 제2 그룹으로 나눌 때, 상기 각 부필드에서 상기 제1 그룹의 행의 선택 주사선에 상기 선택 신호를 순차적으로 인가하고 상기 제1 그룹의 행의 상기 발광 주사선에 상기 발광 신호를 순차적으로 인가하는 제1 주사 구동부, 그리고

상기 각 부필드에서 상기 제2 그룹의 행의 선택 주사선에 상기 선택 신호를 순차적으로 인가하고 상기 제2 그룹의 행의 발광 주사선에 상기 발광 신호를 순차적으로 인가하는 제2 주사 구동부

를 포함하며,

상기 단위 화소는 상기 선택 신호의 제1 펄스에 응답하여 데이터 신호를 기입한 후, 상기 단위 화소의 각 발광 소자는 상기 발광 신호의 발광 펄스에 응답하여 해당 부필드에서 발광하기 시작하는 표시 장치.

청구항 29.

제28항에 있어서,

상기 단위 화소는,

상기 각 부필드에서 상기 선택 신호의 제1 펄스에 응답하여 상기 데이터 신호를 저장하고 상기 데이터 신호에 대응하는 구동 전류를 출력하는 화소 구동부, 그리고

상기 화소 구동부로부터의 상기 구동 전류를 상기 각 부필드에서 상기 복수의 발광 소자 중 적어도 하나의 발광 소자로 선택적으로 전달하는 스위칭부

를 더 포함하는 표시 장치.

청구항 30.

제29항에 있어서,

상기 스위칭부는 상기 화소 구동부의 출력단과 상기 복수의 발광 소자 사이에 각각 연결되며 상기 발광 신호의 발광 펄스에 응답하여 턴온되는 복수의 트랜지스터를 포함하며,

상기 복수의 트랜지스터가 선택적으로 턴온되어 상기 구동 전류가 상기 복수의 발광 소자로 선택적으로 전달되는 표시 장치.

청구항 31.

제28항에 있어서,

상기 각 발광 신호는 제2 펄스를 상기 발광 펄스로 가지는 제1 발광 신호와 제3 펄스를 상기 발광 펄스로 가지는 제2 발광 신호를 포함하며,

상기 각 발광 주사선은, 상기 제1 부필드에서 상기 제1 발광 신호를 전달하는 제1 발광 주사선과 상기 제2 부필드에서 상기 제2 발광 신호를 전달하는 제2 발광 주사선을 포함하는 표시 장치.

청구항 32.

제31항에 있어서,

상기 제1 그룹의 행은 홀수 번째 행 그룹이며 상기 제2 그룹의 행은 짝수 번째 행 그룹인 표시 장치.

청구항 33.

제32항에 있어서,

상기 제1 주사 구동부는, 상기 각 부필드에서 선택 신호의 제1 펄스를 제1 기간만큼 시프트하면서 순차적으로 출력하는 제1 시프트 레지스터, 그리고 상기 제1 발광 신호의 제2 펄스와 상기 제2 발광 신호의 제3 펄스를 각각 상기 제1 기간만큼 시프트하면서 순차적으로 출력하는 제2 시프트 레지스터를 포함하며,

상기 제2 주사 구동부는, 상기 각 부필드에서 선택 신호의 제1 펄스를 상기 제1 기간만큼 시프트하면서 순차적으로 출력하는 제3 시프트 레지스터, 그리고 상기 제1 발광 신호의 제2 펄스와 상기 제2 발광 신호의 제3 펄스를 상기 제1 기간만큼 시프트하면서 순차적으로 출력하는 제4 시프트 레지스터를 포함하며,

상기 제3 시프트 레지스터에서 출력되는 선택 신호의 제1 펄스는 상기 제1 시프트 레지스터에서 출력되는 선택 신호의 제1 펄스에 대해서 상기 제1 기간의 절반에 해당하는 제2 기간만큼 시프트되어 있는 표시 장치.

청구항 34.

제33항에 있어서,

상기 제1 시프트 레지스터는 상기 제1 기간의 주기를 가지며 제4 펄스와 제5 펄스를 교대로 가지는 제1 신호를 입력받으며,

상기 제1 시프트 레지스터는,

상기 각 부필드에서 제6 펄스를 가지는 제2 신호를 상기 제1 기간만큼 시프트하면서 순차적으로 출력하는 제1 구동부, 그리고

상기 제1 기간만큼 시프트된 두 제2 신호가 공통으로 상기 제6 펄스인 기간과 상기 제1 신호가 상기 제4 펄스인 기간의 공통 기간 중 적어도 일부 기간에서 상기 선택 신호의 상기 제1 펄스를 생성하는 제2 구동부

를 포함하는 표시 장치.

청구항 35.

제34항에 있어서,

상기 제3 시프트 레지스터는,

상기 각 부필드에서 상기 제6 펄스를 가지는 상기 제3 신호를 상기 제1 기간만큼 시프트하면서 순차적으로 출력하는 제3 구동부, 그리고

상기 제1 기간만큼 시프트된 두 제3 신호가 공통으로 상기 제6 펄스인 기간과 상기 제1 신호가 상기 제4 펄스인 기간의 공통 기간 중 적어도 일부 기간에서 상기 선택 신호의 상기 제1 펄스를 생성하는 제4 구동부

를 포함하는 표시 장치.

청구항 36.

제35항에 있어서,

상기 제2 및 제4 시프트 레지스터 각각은,

한 필드에서 제7 펄스와 제8 펄스를 교대로 가지는 제4 신호를 상기 제1 기간만큼 시프트하면서 순차적으로 출력하는 제5 구동부,

상기 제4 신호가 상기 제7 펄스인 기간에서 상기 제2 신호가 상기 제5 펄스인 기간을 제외한 기간에서 상기 제1 발광 신호의 제2 펄스를 생성하는 제6 구동부, 그리고

상기 제4 신호가 상기 제8 펄스인 기간에서 상기 제2 신호가 상기 제5 펄스인 기간을 제외한 기간에서 상기 제2 발광 신호의 제3 펄스를 생성하는 제7 구동부

를 포함하는 표시 장치.

청구항 37.

제34항에 있어서,

상기 제1 주사 구동부는, 상기 각 부필드에서 선택 신호의 제1 펄스를 제1 기간만큼 시프트하면서 순차적으로 출력하고 상기 제1 발광 신호의 제2 펄스와 상기 제2 발광 신호의 제3 펄스를 상기 제1 기간만큼 시프트하면서 순차적으로 출력하는 제1 시프트 레지스터를 포함하며,

상기 제2 주사 구동부는, 상기 각 부필드에서 선택 신호의 제1 펄스를 상기 제1 기간만큼 시프트하면서 순차적으로 출력하고 상기 제1 발광 신호의 제2 펄스와 상기 제2 발광 신호의 제3 펄스를 상기 제1 기간만큼 시프트하면서 순차적으로 출력하는 제2 시프트 레지스터를 포함하며,

상기 제2 시프트 레지스터에서 출력되는 선택 신호의 제1 펄스는 상기 제1 시프트 레지스터에서 출력되는 선택 신호의 제1 펄스에 대해서 상기 제1 기간의 절반에 해당하는 제2 기간만큼 시프트되어 있는 표시 장치.

청구항 38.

제28항 내지 제37항 중 어느 한 항에 있어서,

상기 제1 주사 구동부는 상기 표시부의 일 측면에 형성되고 상기 제2 주사 구동부는 상기 제1 주사 구동부가 형성된 측면의 반대 측면에 형성되는 표시 장치.

청구항 39.

제28항 내지 제37항 중 어느 한 항에 있어서,

상기 발광 소자는 유기 물질의 발광을 이용하는 표시 장치.

청구항 40.

제1 방향으로 뻗어 있는 복수의 데이터선과 제2 방향으로 뻗어 있는 복수의 선택 주사선 및 상기 데이터선과 상기 선택 주사선에 의해 각각 정의되는 복수의 단위 화소를 포함하며, 상기 단위 화소는 복수의 부화소를 포함하는 표시 장치를 구동하는 방법에 있어서,

한 필드 중 제1 부필드에서 상기 복수의 선택 주사선에 순차적으로 선택 신호를 인가하고, 상기 복수의 선택 주사선에 상기 선택 신호가 인가될 때 상기 복수의 데이터선으로 데이터 신호를 인가하는 단계,

상기 제1 부필드에서 상기 선택 신호와 상기 데이터 신호가 인가된 상기 단위 화소에 제1 발광 신호를 인가하여 상기 복수의 부화소 중 제1 부화소의 발광을 시작시키는 단계,

상기 한 필드 중 제2 부필드에서 상기 복수의 선택 주사선에 순차적으로 선택 신호를 인가하고, 상기 복수의 선택 주사선에 상기 선택 신호가 인가될 때 상기 복수의 데이터선으로 데이터 신호를 인가하는 단계, 그리고

상기 제2 부필드에서 상기 선택 신호와 상기 데이터 신호가 인가된 상기 단위 화소에 제2 발광 신호를 인가하여 상기 복수의 부화소 중 상기 제1 부화소에 대해서 실질적으로 상기 제1 방향으로 배열된 제2 부화소의 발광을 시작시키는 단계

를 포함하며,

상기 제2 발광 신호는 상기 제1 발광 신호를 생성하는 제1 신호로부터 생성되는 표시 장치의 구동 방법.

청구항 41.

제40항에 있어서,

상기 각 부화소는 적어도 하나의 발광 소자를 포함하며,

상기 단위 화소는,

상기 선택 신호의 제1 펄스에 응답하여 상기 데이터 신호를 저장하고 상기 데이터 신호에 대응하는 구동 전류를 출력하는 화소 구동부, 그리고

상기 화소 구동부와 상기 복수의 부화소 사이에 각각 연결되는 복수의 스위치를 포함하는 표시 장치의 구동 방법.

청구항 42.

제41항에 있어서,

상기 복수의 스위치는 상기 제1 발광 신호의 제2 펄스에 응답하여 턴온되는 제1 스위치와 상기 제2 발광 신호의 제3 펄스에 응답하여 턴온되는 제2 스위치를 포함하는 표시 장치의 구동 방법.

청구항 43.

제42항에 있어서,

상기 각 부필드에서 제4 펄스를 가지는 제2 신호를 제1 기간만큼 시프트하면서 순차적으로 출력하는 단계, 그리고

상기 제1 기간만큼 시프트된 두 제2 신호가 공통으로 상기 제4 펄스인 기간 중 적어도 일부 기간에서 상기 선택 신호의 제1 펄스를 생성하는 단계

를 더 포함하는 표시 장치의 구동 방법.

청구항 44.

제43항에 있어서,

상기 한 필드에서 제5 펄스와 제6 펄스를 교대로 가지는 상기 제1 신호를 상기 제1 기간만큼 시프트하면서 순차적으로 출력하는 단계,

상기 제1 신호의 제5 펄스에 응답하여 상기 제1 발광 신호의 제2 펄스를 생성하는 단계, 그리고

상기 제1 신호의 제6 펄스에 응답하여 상기 제2 발광 신호의 제3 펄스를 생성하는 단계

를 더 포함하는 표시 장치의 구동 방법.

청구항 45.

제43항에 있어서,

상기 한 필드에서 제5 펄스와 제6 펄스를 교대로 가지는 상기 제1 신호를 상기 제1 기간만큼 시프트하면서 순차적으로 출력하는 단계,

상기 제1 기간의 정수 배만큼 시프트된 두 제1 신호가 공통으로 상기 제5 펄스인 기간에서 상기 제1 발광 신호의 제2 펄스를 생성하는 단계, 그리고

상기 제1 기간의 정수 배만큼 시프트된 두 제1 신호가 공통으로 상기 제6 펄스인 기간에서 상기 제2 발광 신호의 제3 펄스를 생성하는 단계

를 더 포함하는 표시 장치의 구동 방법.

청구항 46.

제42항에 있어서,

상기 한 필드에서 제4 펄스와 제5 펄스를 교대로 가지는 상기 제1 신호를 제1 기간만큼 시프트하면서 순차적으로 출력하는 단계, 그리고

상기 제1 기간만큼 시프트된 두 제1 신호가 서로 다른 펄스를 가지는 기간의 적어도 일부 기간에서 상기 선택 신호의 제1 펄스를 생성하는 단계

를 더 포함하는 표시 장치의 구동 방법.

청구항 47.

제46항에 있어서,

상기 제1 신호의 제4 펄스에 응답하여 상기 제1 발광 신호의 제2 펄스를 생성하는 단계, 그리고

상기 제1 신호의 제5 펄스에 응답하여 상기 제2 발광 신호의 제3 펄스를 생성하는 단계

를 더 포함하는 표시 장치의 구동 방법.

청구항 48.

제46항에 있어서,

상기 제1 기간의 정수 배만큼 시프트된 두 제1 신호가 공통으로 상기 제4 펄스인 기간에서 상기 제1 발광 신호의 제2 펄스를 생성하는 단계, 그리고

상기 제1 기간의 정수 배만큼 시프트된 두 제1 신호가 공통으로 상기 제5 펄스인 기간에서 상기 제2 발광 신호의 제3 펄스를 생성하는 단계

를 더 포함하는 표시 장치의 구동 방법.

청구항 49.

제42항에 있어서,

상기 한 필드에서 제4 펄스와 제5 펄스를 교대로 가지는 상기 제1 신호를 제1 기간만큼 시프트하면서 순차적으로 출력하는 단계,

상기 제1 기간만큼 시프트된 두 제1 신호가 공통으로 상기 제4 펄스인 기간에서 상기 제1 발광 신호의 제2 펄스를 생성하는 단계,

상기 제1 기간만큼 시프트된 두 제1 신호가 공통으로 상기 제5 펄스인 기간에서 상기 제2 발광 신호의 제3 펄스를 생성하는 단계, 그리고

상기 제1 발광 신호가 제6 펄스인 기간과 상기 제2 발광 신호가 제7 펄스인 기간의 공통 기간의 적어도 일부 기간에서 상기 선택 신호의 제1 펄스를 생성하는 단계

를 더 포함하는 표시 장치의 구동 방법.

청구항 50.

제42항에 있어서,

상기 한 필드에서 제4 펄스와 제5 펄스를 교대로 가지는 상기 제1 신호를 제1 기간만큼 시프트하면서 순차적으로 출력하는 단계,

상기 제1 기간만큼 시프트된 두 제1 신호가 공통으로 상기 제4 펄스인 기간에서 제2 신호의 제6 펄스를 생성하는 단계,

상기 제1 기간만큼 시프트된 두 제1 신호가 공통으로 상기 제5 펄스인 기간에서 제3 신호의 제7 펄스를 생성하는 단계,

상기 제1 기간의 정수 배만큼 시프트된 두 제2 신호가 공통으로 상기 제6 펄스인 기간에서 상기 제1 발광 신호의 제2 펄스를 생성하는 단계, 그리고

상기 제1 기간의 정수 배만큼 시프트된 두 제3 신호가 공통으로 상기 제7 펄스인 기간에서 상기 제2 발광 신호의 제3 펄스를 생성하는 단계

를 더 포함하는 표시 장치의 구동 방법.

청구항 51.

제50항에 있어서,

상기 제1 기간만큼 시프트된 두 제1 신호가 서로 다른 펄스를 가지는 기간의 적어도 일부 기간에서 상기 선택 신호의 제1 펄스를 생성하는 단계를 더 포함하는 표시 장치의 구동 방법.

청구항 52.

제50항에 있어서,

상기 제2 신호가 제8 펄스인 기간과 상기 제3 신호가 제9 펄스인 기간의 공통 기간 중 적어도 일부 기간에서 상기 선택 신호의 제1 펄스를 생성하는 단계를 더 포함하는 표시 장치의 구동 방법.

청구항 53.

제42항에 있어서,

상기 복수의 선택 주사선은,

상기 복수의 선택 주사선 중 홀수 번째 선택 주사선으로 이루어지는 제1 그룹의 선택 주사선에 인가되는 복수의 제1 선택 신호, 그리고

상기 복수의 선택 주사선 중 짝수 번째 선택 주사선으로 이루어지는 제2 그룹의 선택 주사선에 인가되는 복수의 제2 선택 신호를 포함하며,

상기 복수의 제1 선택 신호의 제1 펄스와 상기 복수의 제2 선택 신호의 제1 펄스는 각각 제1 기간만큼 시프트되면서 순차적으로 출력되고, 상기 제2 선택 신호의 제1 펄스는 상기 제1 선택 신호의 제1 펄스에 대해서 상기 제1 기간의 절반에 해당하는 제2 기간만큼 시프트되어 있는 표시 장치의 구동 방법.

청구항 54.

제53항에 있어서,

상기 제1 기간의 주기로 제4 펄스와 제5 펄스를 교대로 가지는 제2 신호를 출력하는 단계,

상기 각 부필드에서 제6 펄스를 가지는 제3 신호를 상기 제1 기간만큼 시프트하면서 순차적으로 출력하는 단계,

상기 제1 기간만큼 시프트된 두 제3 신호가 공통으로 상기 제6 펄스를 가지는 제3 기간과 상기 제2 신호가 상기 제4 펄스인 기간의 공통 기간 중 적어도 일부 기간에서 상기 제1 선택 신호의 제1 펄스를 생성하는 단계, 그리고

상기 제3 기간과 상기 제2 신호가 상기 제5 펄스인 기간의 공통 기간 중 적어도 일부 기간에서 상기 제2 선택 신호의 제1 펄스를 생성하는 단계

를 더 포함하는 표시 장치의 구동 방법.

청구항 55.

제54항에 있어서,

상기 한 필드에서 제7 펄스와 제8 펄스를 교대로 가지는 제4 신호를 상기 제1 기간만큼 시프트하면서 순차적으로 출력하는 단계,

상기 제4 신호가 상기 제7 펄스를 가지는 기간에서 상기 제3 신호가 상기 제6 펄스를 가지는 기간을 제외한 기간에서 상기 제1 발광 신호의 제2 펄스를 생성하는 단계, 그리고

상기 제4 신호가 상기 제8 펄스를 가지는 기간에서 상기 제3 신호가 상기 제6 펄스를 가지는 기간을 제외한 기간에서 상기 제2 발광 신호의 제3 펄스를 생성하는 단계를 더 포함하며,

상기 제1 선택 신호가 인가되는 제1 단위 화소와 상기 제1 선택 신호에 대해서 상기 제2 기간만큼 시프트된 상기 제2 선택 신호가 인가되는 제2 단위 화소에는 동일한 상기 제1 발광 신호 및 동일한 상기 제2 발광 신호가 인가되는 표시 장치의 구동 방법.

청구항 56.

제53항 내지 제55항 중 어느 한 항에 있어서,

상기 제1 선택 신호는 상기 선택 주사선의 제1단으로 입력되며, 상기 제2 선택 신호는 상기 선택 주사선의 제2단으로 입력되는 표시 장치의 구동 방법.

청구항 57.

제40항 내지 제55항 중 어느 한 항에 있어서,

상기 부화소는 유기 물질의 발광을 이용하는 표시 장치의 구동 방법.

청구항 58.

제1 방향으로 뻗어 있는 복수의 데이터선, 제2 방향으로 뻗어 있는 복수의 선택 주사선 및 상기 데이터선과 상기 선택 주사선에 의해 정의되는 복수의 단위 화소를 포함하며, 상기 단위 화소는 실질적으로 상기 제1 방향으로 배열된 복수의 부화소를 가지는 표시부,

한 필드를 형성하는 복수의 부필드 각각에서 상기 복수의 선택 주사선으로 순차적으로 선택 신호를 전달하고, 상기 각 부필드에서 상기 단위 화소의 상기 복수의 부화소 중 상기 각 부필드에 해당하는 부화소에 발광 신호를 전달하여 상기 해당 부화소의 발광을 시작시키는 제1 구동부, 그리고

상기 복수의 데이터선으로 선택 신호가 전달되는 선택 주사선에 연결되는 단위 화소에 대응하는 데이터 신호를 인가하는 제2 구동부를 포함하며,

상기 제1 구동부는 제1 신호로부터 상기 복수의 부필드의 각 발광 신호를 생성하는 발광 표시 장치.

청구항 59.

제58항에 있어서,

상기 제1 구동부는 상기 제1 신호로부터 상기 선택 신호를 생성하는 발광 표시 장치.

청구항 60.

제58항 또는 제59항에 있어서,


상기 제1 구동부는,

상기 선택 주사선 중 홀수 번째 선택 주사선에 연결되는 부화소에 상기 선택 신호 및 상기 발광 신호를 전달하는 제2 구동부, 그리고


상기 선택 주사선 중 짹수 번째 선택 주사선에 연결되는 부화소에 상기 선택 신호 및 상기 발광 신호를 전달하는 제3 구동부를 포함하는 표시 장치.

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7




도면8




도면9




도면10




도면11




도면12




도면13




도면14




도면15




도면16




도면17




도면18




도면19




도면20




도면21




도면22




도면23




도면24




도면25




도면26




도면27




도면28




도면29




도면30a



도면30b



도면31



专利名称(译)	显示装置及其驱动方法		
公开(公告)号	KR100599657B1	公开(公告)日	2006-07-12
申请号	KR1020050000759	申请日	2005-01-05
申请(专利权)人(译)	三星SD眼有限公司		
当前申请(专利权)人(译)	三星SD眼有限公司		
[标]发明人	PARK SUNGCHEON 박성천 KWAK WONKYU 곽원규 KIM YANGWAN 김양완		
发明人	박성천 곽원규 김양완		
IPC分类号	G09G3/30		
CPC分类号	G09G2300/0852 G09G2300/0842 G09G2300/0861 G09G2300/0804 G09G2310/0262 G09G2320/043 G09G3/3233 G09G2310/0205 G09G2300/0819 G09G3/3266		
代理人(译)	您是我的专利和法律公司		
其他公开文献	KR1020060080382A		
外部链接	Espacenet		

摘要(译)

在有机发光显示装置中，共享朝向行写入方向扩展的所选扫描线的两个或更多个子像素形成一个单位像素。并且，单位像素内的两个或更多个子像素被布置为列方向。当一个场被分成多个子场时，单位像素内的每个子像素在相应的子场中辐射。以这种方式，在下侧和一个子场中，在部分行中实现辐射。在其他行中实现辐射，在下一个子字段中指示一个屏幕。并且在选择信号和在所选扫描线上施加的每个子场中，可以在一个扫描驱动器中输出用于辐射的光信号。辐射，份额，扫描线，有机电致发光，颜色。

