



(19) 대한민국특허청(KR)

(12) 등록특허공보(B1)

(45) 공고일자 2015년09월10일

(11) 등록번호 10-1551736

(24) 등록일자 2015년09월03일

(51) 국제특허분류(Int. Cl.)

G09G 3/30 (2006.01)

(21) 출원번호 10-2009-0088638

(22) 출원일자 2009년09월18일

심사청구일자 2014년09월15일

(65) 공개번호 10-2011-0030955

(43) 공개일자 2011년03월24일

(56) 선행기술조사문헌

KR100602361 B1

KR100604054 B1

KR100617401 B1

JP2009519485 A

(73) 특허권자

엘지디스플레이 주식회사

서울특별시 영등포구 여의대로 128(여의도동)

(72) 발명자

서인교

대구광역시 달서구 장산남로 33, 롯데캐슬 그랜드 107동 2503호 (용산동)

정은주

경북 구미시 수출대로 337

(74) 대리인

특허법인네이트

전체 청구항 수 : 총 8 항


심사관 : 조기덕

(54) 발명의 명칭 유기전계발광 표시장치

(57) 요약

본 발명은, 기관과; 상기 기관 상부에 서로 교차하여 형성되어 제1 내지 제3화소영역을 정의하는 게이트 배선, 제1 내지 제3데이터 배선 및 파워배선과; 상기 제1 내지 제3화소영역 각각에 형성되는 스위칭트랜지스터, 구동트랜지스터, 스토리지 커패시터 및 발광 다이오드와; 상기 제1 내지 제3데이터배선과 각각 연결되는 제1 내지 제3믹스트랜지스터와; 제1 내지 제3믹스게이트배선을 통하여 상기 제1 내지 제3믹스트랜지스터의 게이트전극에 순차적으로 연결되는 제1 내지 제3클럭배선과; 상기 제2 및 제3믹스게이트배선과 교차 중첩하며 상기 제1 내지 제3믹스트랜지스터의 소스전극을 연결하고, 제1믹스게이트배선과 중첩하는 연장부를 포함하는 믹스소스배선과; 상기 믹스소스배선과 연결되는 데이터링크배선과; 상기 데이터링크배선으로 데이터신호를 공급하는 구동부를 포함하는 유기전계발광 표시장치를 제공한다.

대 표 도 - 도6



명세서

청구범위

청구항 1

기관과;

상기 기관 상부에 배치되는 게이트배선과, 상기 게이트배선과 교차하여 각각 제1 내지 제3화소영역을 정의하는 제1 내지 제3데이터배선과, 상기 제1 내지 제3데이터배선에 평행한 파워배선과;

상기 제1 내지 제3화소영역 각각에 배치되는 스위칭트랜지스터, 구동트랜지스터, 스토리지 커패시터 및 발광 다이오드와;

상기 제1 내지 제3데이터배선과 각각 연결되는 제1 내지 제3믹스트랜지스터와;

제1 내지 제3믹스게이트배선을 통하여 상기 제1 내지 제3믹스트랜지스터의 게이트전극에 순차적으로 연결되는 제1 내지 제3클럭배선과;

상기 제2 및 제3믹스게이트배선과 교차 중첩하며 상기 제1 내지 제3믹스트랜지스터의 소스전극을 연결하고, 제1 믹스게이트배선과 중첩하는 연장부를 포함하는 믹스소스배선과;

상기 믹스소스배선과 연결되는 데이터링크배선과;

상기 데이터링크배선으로 데이터신호를 공급하는 구동부

를 포함하는 유기전계발광 표시장치.

청구항 2

제 1 항에 있어서,

상기 믹스소스배선과 상기 제2 및 제3믹스게이트배선의 중첩부와 상기 연장부와 상기 제1믹스게이트배선의 중첩부는 모두 동일한 중첩면적을 갖는 유기전계발광 표시장치.

청구항 3

제 2 항에 있어서,

상기 믹스소스배선과 상기 연장부는 동일한 선폭을 갖는 유기전계발광 표시장치.

청구항 4

제 1 항에 있어서,

상기 구동부는 상기 데이터링크배선에 제1 내지 제3데이터신호를 순차적으로 공급하고, 상기 제1 내지 제3클럭배선은 상기 제1 내지 제3믹스게이트배선에 상기 제1 내지 제3믹스트랜지스터를 순차적으로 스위칭하는 제1 내지 제3믹스클럭을 공급하고, 상기 제1 내지 제3믹스트랜지스터는 상기 제1 내지 제3믹스클럭에 따라 상기 제1 내지 제3데이터배선에 상기 제1 내지 제3데이터신호를 순차적으로 공급하는 유기전계발광 표시장치.

청구항 5

기관과;

상기 기관 상부에 배치되는 게이트배선과, 상기 게이트배선과 교차하여 각각 제1 내지 제3화소영역을 정의하는 제1 내지 제3데이터배선과, 상기 제1 내지 제3데이터배선에 평행한 파워배선과;

상기 제1 내지 제3화소영역 각각에 배치되는 스위칭트랜지스터, 구동트랜지스터, 스토리지 커패시터 및 발광 다

이오드와;

상기 제1 내지 제3데이터배선과 각각 연결되는 제1 내지 제3믹스트랜지스터와;

상기 제1 내지 제3믹스트랜지스터의 게이트전극에 순차적으로 연결되고, 상기 제1 내지 제3믹스트랜지스터의 제1 내지 제3소스전극과 각각 교차 중첩하는 제1 내지 제3클럭배선과;

상기 제1 내지 제3소스전극을 연결하는 믹스소스배선과;

상기 믹스소스배선과 연결되는 데이터링크배선과;

상기 데이터링크배선으로 데이터신호를 공급하는 구동부

를 포함하는 유기전계발광 표시장치.

청구항 6

제 5 항에 있어서,

상기 제1소스전극과 상기 제1 내지 제3클럭배선의 3부분의 중첩부와, 상기 제2소스전극과 상기 제1 내지 제3클럭배선의 3부분의 중첩부와, 상기 제3소스전극과 상기 제1 내지 제3클럭배선의 3부분의 중첩부는 모두 동일한 중첩면적의 합을 갖는 유기전계발광 표시장치.

청구항 7

제 6 항에 있어서,

상기 제1 내지 제3소스전극은 동일한 선폭을 갖는 유기전계발광 표시장치.

청구항 8

제 5 항에 있어서,

상기 구동부는 상기 데이터링크배선에 제1 내지 제3데이터신호를 순차적으로 공급하고, 상기 제1 내지 제3클럭배선은 상기 제1 내지 제3믹스트랜지스터의 게이트전극에 상기 제1 내지 제3믹스트랜지스터를 순차적으로 스위칭하는 제1 내지 제3믹스클럭을 공급하고, 상기 제1 내지 제3믹스트랜지스터는 상기 제1 내지 제3믹스클럭에 따라 상기 제1 내지 제3데이터배선에 상기 제1 내지 제3데이터신호를 순차적으로 공급하는 유기전계발광 표시장치.

발명의 설명

발명의 상세한 설명

기술 분야

[0001]

본 발명은 유기전계발광 표시장치에 관한 것으로, 특히 믹스배선과 데이터배선 사이의 기생용량을 균일하게 함으로써 커플링에 의한 화질왜곡이 방지되는 유기전계발광 표시장치에 관한 것이다.

배경 기술

[0002]

새로운 평판디스플레이 중 하나인 유기전계발광 표시장치(Organic Electroluminescent Display Device: OLED Device)는 자체 발광형이기 때문에 액정표시장치(Liquid Crystal Display Device)에 비해 시야각, 대조비 등이 우수하며 백라이트가 필요하지 않기 때문에 경량박형이 가능하고, 소비전력 측면에서도 유리하다. 그리고 직류 저전압 구동이 가능하고 응답속도가 빠르며 전부 고체이기 때문에 외부충격에 강하고 사용온도범위도 넓으며 특히 제조비용 측면에서도 저렴한 장점을 가지고 있다. 이러한 유기전계발광 표시장치를 유기발광다이오드 표시장치(Organic Light Emitting Diode Device: OLED Device)라고 부르기도 한다.

- [0003] 상기 유기전계발광 표시장치는 액정표시장치나 플라즈마표시장치(Plasma Display Panel Device: PDP Device)와 달리 공정이 매우 단순하기 때문에 증착 및 봉지(encapsulation) 장비가 전부라고 할 수 있다.
- [0004] 특히, 액티브 매트릭스 방식(active matrix type)에서는 화소에 인가되는 전류를 제어하는 전압이 스토리지 캐패시터(storage capacitor)에 충전되어 있어, 그 다음 프레임(frame) 신호가 인가될 때까지 전압을 유지해 줌으로써, 게이트 배선 수에 관계없이 한 화면이 표시되는 동안 발광상태를 유지하도록 구동된다.
- [0005] 따라서, 액티브 매트릭스 방식에서는, 낮은 전류를 인가해 주더라도 동일한 휘도를 나타내므로 저소비전력, 고정세, 대형화가 가능한 장점을 가진다.
- [0006] 한편, 표시장치가 점차 대형화되면서 화소수가 많아지는데, 이에 따라 일반적으로 집적회로(integrated circuit: IC)로 구성되는 데이터 구동회로의 핀(pin) 수도 증가하게 된다.
- [0007] 데이터 구동회로의 핀 수를 저감하기 위하여, 데이터 구동회로의 하나의 핀으로부터 적, 녹, 청의 세가지 데이터 신호가 순차적으로 출력되고 유기전계발광 패널 상에 형성된 먹스 스위치로 이를 선택하게 하여 적, 녹, 청 화소영역에 순차적으로 공급하는 유기전계발광 표시장치가 제안되었으며, 이를 도면을 참조하여 설명한다.
- [0008] 도 1은 종래의 유기전계발광 표시장치를 도시한 개략도이다.
- [0009] 도 1에 도시한 바와 같이, 종래의 유기전계발광 표시장치(10)는, 영상을 표시하는 유기전계발광 패널(20)과 유기전계발광 패널(20)에 다수의 신호 및 전원을 공급하는 구동부(30)를 포함한다.
- [0010] 유기전계발광 패널(20)에는 서로 교차하여 화소영역(P)을 정의하는 제1 내지 제m게이트 배선(GL1 내지 GLm), 제1 내지 제n데이터 배선(DL1 내지 DLn) 및 제1 내지 제n파워배선(PL1 내지 PLn)이 형성되고, 각 화소영역(P)에는 스위칭트랜지스터(Ts), 구동트랜지스터(Td), 스토리지 커패시터(Cst) 및 발광 다이오드(Del)가 형성된다.
- [0011] 스위칭트랜지스터(Ts)의 게이트 전극 및 소스전극은 각각 게이트 배선(GL1 내지 GLm) 및 데이터 배선(DL1 내지 DLn)에 연결되고, 스위칭트랜지스터(Ts)의 드레인전극은 구동트랜지스터(Td)의 게이트전극에 연결된다.
- [0012] 구동트랜지스터(Td)의 소스전극은 파워배선(PL1 내지 PLn)에 연결되고, 스토리지 커패시터(Cst)는 구동트랜지스터(Td)의 게이트 전극과 파워배선(PL1 내지 PLn) 사이에 연결된다.
- [0013] 그리고, 발광 다이오드(Del)는 구동트랜지스터(Td)의 드레인전극에 연결된다.
- [0014] 스위칭트랜지스터(Ts)는 게이트 배선(GL1 내지 GLm)을 통하여 공급되는 게이트신호에 따라 데이터 배선(DL1 내지 DLn)을 통하여 공급되는 데이터신호를 구동트랜지스터(Td)에 공급하고, 구동트랜지스터(Td)는 그 게이트전극으로 인가되는 데이터신호에 따라 파워배선(PL1 내지 PLn)을 통하여 공급되는 전원전압을 발광 다이오드(Del)에 공급한다.
- [0015] 따라서, 데이터신호에 의존하는 상이한 전원전압이 발광 다이오드(Del)에 공급됨으로써 다양한 계조(gray) 표시가 가능해진다.
- [0016] 또한, 유기전계발광 패널(20)에는 제1 내지 제n데이터배선(DL1 내지 DLn) 각각의 일단에 연결되는 제1 내지 제n 먹스트랜지스터(Tx1 내지 Txn)와, 제1 내지 제n먹스트랜지스터(Tx1 내지 Txn) 각각을 스위칭하는 제1 내지 제3 먹스클럭을 공급하는 제1 내지 제3클럭배선(CL1, CL2, CL3)이 형성된다.
- [0017] 즉, 제1 내지 제3클럭배선(CL1, CL2, CL3)의 제1 내지 제3먹스클럭은 제1 내지 제3먹스게이트배선(42, 44, 46)을 통하여 각각 제1 내지 제3먹스트랜지스터(Tx1, Tx2, Tx3)의 게이트전극에 인가되어 제1 내지 제3먹스트랜지스터(Tx1, Tx2, Tx3)를 순차적으로 턴-오(turn-on)시키며, 제1 내지 제3먹스트랜지스터(Tx1, Tx2, Tx3)의 소스전극은 제1먹스소스배선(48)을 통하여 서로 연결되고, 제1 내지 제3먹스트랜지스터(Tx1, Tx2, Tx3)의 드레인전극은 각각 제1 내지 제3데이터배선(DL1, DL2, DL3)에 연결된다.
- [0018] 마찬가지로, 제1 내지 제3클럭배선(CL1, CL2, CL3)의 제1 내지 제3먹스클럭은 제4 내지 제6먹스게이트배선(52, 54, 56)을 통하여 각각 제4 내지 제6먹스트랜지스터(Tx4, Tx5, Tx6)의 게이트전극에 인가되어 제4 내지 제6먹스트랜지스터(Tx4, Tx5, Tx6)를 순차적으로 턴-오(turn-on)시키며, 제4 내지 제6먹스트랜지스터(Tx4, Tx5, Tx6)의 소스전극은 제2먹스소스배선(58)을 통하여 서로 연결되고, 제4 내지 제6먹스트랜지스터(Tx4, Tx5, Tx6)의 드레인전극은 각각 제4 내지 제6데이터배선(DL4, DL5, DL6)에 연결된다.

- [0019] 도시하지는 않았지만, 제1 내지 제 n 막스트랜지스터(Tx1 내지 Txn)는 유기전계발광 패널(20) 전체에 형성되어 각각 데이터배선(DL1 내지 DLn)에 연결된다.
- [0020] 인접한 세 개의 데이터배선에 대응되는 세 개의 막스트랜지스터의 소스전극이 하나로 연결되므로, 막소스배선(48, 58)의 개수는 데이터배선의 개수의 1/3로 감소된다.
- [0021] 따라서, 막소스배선(48, 58)은 $n/3$ 개가 형성되며, 각 막소스배선(48, 58)은 데이터링크배선(50, 60)을 통하여 구동부(30)에 연결되어 세 개의 데이터신호를 순차적으로 공급받는다.
- [0022] 구동부(30)는 게이트신호 및 데이터신호를 생성하여 전원전압과 함께 유기전계발광 패널(20)에 공급하는데, 다수의 전기적 소자가 장착된 인쇄회로기판(printed circuit board: PCB)의 형태로 구성될 수 있다.
- [0023] 특히, 구동부(30)는 데이터신호를 생성하여 공급하는 데이터구동회로(32)를 집적회로(integrated circuit: IC)의 형태로 포함할 수 있다.
- [0024] 즉, 구동부(30)의 데이터구동회로(32)는 유기전계발광 패널(20)의 제1 내지 제 n 막스트랜지스터(T1 내지 Tn)에 연결되어 데이터배선으로 데이터신호를 공급하는데, 데이터구동회로(32)의 하나의 핀에서 인접한 세 화소영역(P)에 대응되는 데이터신호가 순차적으로 출력된 후, 제1 내지 제3막스트랜지스터(Tx1, Tx2, Tx3)에 의하여 순차적으로 선택되어 해당 화소영역(P)에 공급된다.
- [0025] 이에 따라, 구동부(30)의 데이터구동회로(32)의 핀 수를 전체 데이터배선(DL1 내지 DLn)의 수의 1/3($n/3$)로 절감할 수 있다.
- [0026] 그런데, 제1 내지 제 n 막스트랜지스터(Tx1 내지 Txn)의 게이트전극과 소스전극 사이에는 기생용량(parasitic capacitor)이 생성될 수 있는데, 이를 도면을 참조하여 설명한다.
- [0027] 도 2는 도 1의 유기전계발광 표시장치의 유기전계발광 패널의 일부에 대한 평면도인데, 도 1을 함께 참조하여 설명한다.
- [0028] 도 2에 도시한 바와 같이, 유기전계발광 표시장치(10)의 유기전계발광 패널(20)에는 제1게이트배선(GL1)과, 제1게이트배선(GL1)과 교차하여 제1 내지 제6화소영역(P1 내지 P6)을 정의하는 제1 내지 제6데이터배선(DL1 내지 DL6)이 형성된다.
- [0029] 제1 내지 제6데이터배선(DL1 내지 DL6)의 일단에는 각각 제1 내지 제6막스트랜지스터(Tx1 내지 Tx6)가 형성되고, 제1 내지 제6막스트랜지스터(Tx1 내지 Tx6) 상부에는 제1 내지 제3클럭배선(CL1, CL2, CL3)이 형성된다.
- [0030] 제1 내지 제6막스트랜지스터(Tx1 내지 Tx6)는 제1 내지 제3클럭배선(CL1, CL2, CL3)의 제1 내지 제3막스클럭에 의하여 스위칭되는데, 제1 및 제4막스트랜지스터(Tx1, Tx4)의 게이트전극은 각각 제1 및 제4막스게이트배선(42, 52)를 통하여 제1클럭배선(CL1)에 연결되고, 제2 및 제5막스트랜지스터(Tx2, Tx5)의 게이트전극은 각각 제2 및 제5막스게이트배선(44, 54)를 통하여 제2클럭배선(CL2)에 연결되고, 제3 및 제6막스트랜지스터(Tx3, Tx6)의 게이트전극은 각각 제3 및 제6막스게이트배선(46, 56)를 통하여 제3클럭배선(CL3)에 연결된다.
- [0031] 그리고, 제1 내지 제6막스트랜지스터(Tx1 내지 Tx6)의 드레인전극은 각각 제1 내지 제6데이터배선(DL1 내지 DL6)에 연결되고, 제1 내지 제3막스트랜지스터(Tx1 내지 Tx3)의 소스전극은 제1막소스배선(48)을 통하여 서로 연결되고, 제4 내지 제6막스트랜지스터(Tx4 내지 Tx6)의 소스전극은 제2막소스배선(58)을 통하여 서로 연결된다.
- [0032] 제1 및 제2막소스배선(48, 58)은 각각 제1 및 제2데이터링크배선(50, 60)과 연결되고, 제1 및 제2데이터링크배선(50, 60)은 각각 구동부(도 1의 30)의 데이터구동회로(32)에 연결되어 데이터신호를 공급받는다.
- [0033] 여기서, 제1 내지 제6막스트랜지스터(Tx1 내지 Tx6) 각각의 게이트전극과 소스전극의 중첩부에는 제1 내지 제6기생용량(Cpa1 내지 Cpa6)이 생성되는데, 제1막스게이트배선(42)과 제1막소스배선(48)이 중첩하지 않고 제6막스게이트배선(56)과 제2막소스배선(58)이 중첩하지 않는 반면, 제2 및 제3막스게이트배선(44, 46)과 제1막소스배선(48)은 중첩하고 제4 및 제5막스게이트배선(52, 54)과 제2막소스배선(58)은 중첩하므로, 제1 및 제6기생용량(Cpa1 및 Cpa6)과 제2 내지 제5기생용량(Cpa2 내지 Cpa5)은 서로 상이한 값을 갖게 된다.
- [0034] 이러한 제1 내지 제6기생용량(Cpa1 내지 Cpa6)은 제1 내지 제6막스트랜지스터(Tx1 내지 Tx6)의 턴-오프(turn-

off) 시 데이터신호를 변동시키는 킥-백 전압(kick-back voltage)의 원인으로 작용하는데, 제1 내지 제6화소영역(P1 내지 P6)에서 서로 상이한 값의 킥-백 전압이 작용하여 데이터신호의 변동폭이 다르게 한다.

[0035] 즉, 제1 내지 제6화소영역(P1 내지 P6)에 모두 동일한 데이터신호를 입력할 경우에도 제1 및 제6데이터배선(DL1 및 DL6)의 킥-백 전압과 제2 내지 제5데이터배선(DL1 내지 DL5)의 킥-백 전압이 상이하므로, 제1 및 제6화소영역(P1 및 P6)에 인가되는 데이터신호와 제2 내지 제5화소영역(P2 내지 P5)에 인가되는 데이터신호는 서로 상이한 전압값을 갖게 된다.

[0036] 도 3은 도 2의 유기전계발광 표시장치의 제1 내지 제3화소영역에 인가되는 데이터신호의 파형을 도시한 도면으로, 도 1 및 도 2를 함께 참조하여 설명한다.

[0037] 도 3에 도시한 바와 같이, 유기전계발광 표시장치(10)의 유기전계발광 패널(20)의 제1 내지 제3화소영역(P1 내지 P3)에 각각 인가되는 제1 내지 제3데이터신호(D1 내지 D3)는, 유기전계발광 표시장치의 구동부(30)로부터 공급되어 제1 내지 제3트랜지스터(Tx1 내지 Tx3)가 턴-온 되어 있는 동안 제1 내지 제3화소영역(P1 내지 P3) 각각의 스위칭트랜지스터(Ts)에 제1데이터전압(Vdata1)으로 전달되고, 이후 제1 내지 제3트랜지스터(Tx1 내지 Tx3)가 턴-오프 되는 순간 제1 내지 제3트랜지스터를 중심으로 한 전하커플링(charge coupling)에 의하여 킥-백 전압이 발생하여 제2데이터전압(Vdata2)이 되고, 이후 제1 내지 제3화소영역(P1 내지 P3) 각각의 스위칭트랜지스터(Ts)가 턴-오프 되는 순간 스위칭트랜지스터(Ts)를 중심으로 한 전하커플링에 의하여 킥-백 전압이 발생하여 제3데이터전압(Vdata3)이 되어 제1 내지 제3화소영역(P1 내지 P3) 각각의 구동트랜지스터(Td)의 게이트전극에 인가된다.

[0038] 그런데, 제2 및 제3트랜지스터(Tx2 및 Tx3)의 제2 및 제3기생용량(Cpa2 및 Cpa3)은 서로 동일하지만, 제1트랜지스터(Tx1)의 제1기생용량(Cpa1)과는 서로 상이하므로, 제1데이터신호(D1)에 작용하는 킥-백 전압은 제2 및 제3데이터신호(D2 및 D3)에 작용하는 킥-백 전압과 상이하다.

[0039] 그 결과, 제1데이터신호(D1)의 제2데이터전압(Vdata2)은 제2 및 제3데이터신호(D2 및 D3)의 제2데이터전압(Vdata2) 보다 낮은 전압 값을 갖게 된다.

[0040] 그리고, 제2데이터전압(Vdata2)의 전압 값의 차이는 제3데이터전압(Vdata3) 값에도 영향을 미쳐 제1 내지 제3데이터신호(D1 내지 D3)는 서로 상이한 제3데이터전압(Vdata3) 값을 갖게 된다.

[0041] 따라서, 제1 내지 제3트랜지스터(Tx1 내지 Tx3)의 제1 내지 제3기생용량(Cpa1 내지 Cpa3)의 차이에 의하여 서로 상이한 킥-백 전압이 발생하고 그 결과 실제 각 화소영역에는 서로 상이한 전압 값의 데이터신호가 공급되게 되며, 유기전계발광 표시장치(10)가 스트라이프(stripe) 타입인 경우 세로 줄무늬 불량을 야기한다.

[0042] 즉, 스트라이프 타입 유기전계발광 표시장치의 경우 제1 내지 제6화소영역(P1 내지 P6)은 각각 적, 녹, 청, 적, 녹, 청색을 표시한다고 볼 수 있는데, 제1 및 제4화소영역(P1 및 P4)의 적색이 각각 서로 다른 계조를 표시하고, 제3 및 제6화소영역(P3 및 P6)의 청색이 각각 서로 다른 계조를 표시하고, 동일 색상에 대한 서로 상이한 계조는 세로 줄무늬로 나타나고 영상의 화질을 감소시킨다.

[0043] 이러한 불량을 개선하고자 트랜지스터의 연결을 변경한 구조가 제안되었다.

[0044] 도 4는 종래의 유기전계발광 표시장치의 유기전계발광 패널의 일부에 대한 평면도이며, 도 2와 동일한 부분에 대한 설명은 생략한다.

[0045] 도 4에 도시한 바와 같이, 유기전계발광 표시장치의 유기전계발광 패널(120)에는 제1 및 제2게이트배선(GL1 및 GL2)과, 제1 및 제2게이트배선(GL1 및 GL2)과 교차하여 제1 내지 제12화소영역(P1 내지 P12)을 정의하는 제1 내지 제6데이터배선(DL1 내지 DL6)이 형성된다.

[0046] 제1 내지 제6데이터배선(DL1 내지 DL6)의 일단에는 각각 제1 내지 제6트랜지스터(Tx1 내지 Tx6)가 형성되고, 제1 내지 제6트랜지스터(Tx1 내지 Tx6) 상부에는 제1 내지 제3클럭배선(CL1, CL2, CL3)이 형성된다.

[0047] 제1 내지 제6트랜지스터(Tx1 내지 Tx6)는 제1 내지 제3클럭배선(CL1, CL2, CL3)의 제1 내지 제3트랜지스터에 의하여 스위칭되는데, 제1 및 제4트랜지스터(Tx1, Tx4)의 게이트전극은 각각 제1 및 제4트랜지스터배선

(142, 152)를 통하여 제1클럭배선(CL1)에 연결되고, 제2 및 제5믹스트랜지스터(Tx2, Tx5)의 게이트전극은 각각 제2 및 제5믹스게이트배선(144, 154)를 통하여 제2클럭배선(CL2)에 연결되고, 제3 및 제6믹스트랜지스터(Tx3, Tx6)의 게이트전극은 각각 제3 및 제6믹스게이트배선(146, 156)를 통하여 제3클럭배선(CL3)에 연결된다.

[0048] 그리고, 제1 내지 제6믹스트랜지스터(Tx1 내지 Tx6)의 드레인전극은 각각 제1 내지 제6데이터배선(DL1 내지 DL6)에 연결되고, 제1 내지 제3믹스트랜지스터(Tx1 내지 Tx3)의 소스전극은 제1믹스소스배선(148)을 통하여 서로 연결되고, 제4 내지 제6믹스트랜지스터(Tx4 내지 Tx6)의 소스전극은 제2믹스소스배선(158)을 통하여 서로 연결된다.

[0049] 제1 및 제2믹스소스배선(48, 58)은 각각 제1 및 제2데이터링크배선(150, 160)과 연결되고, 제1 및 제2데이터링크배선(150, 160)은 각각 구동부(미도시)의 데이터구동회로(미도시)에 연결되어 데이터신호를 공급받는다.

[0050] 여기서, 제1 내지 제6믹스트랜지스터(Tx1 내지 Tx6) 각각의 게이트전극과 소스전극의 중첩부에는 제1 내지 제6기생용량(Cpa1 내지 Cpa6)이 생성되는데, 제1믹스게이트배선(142)과 제1믹스소스배선(48)이 중첩하지 않고 제4믹스게이트배선(152)과 제2믹스소스배선(158)이 중첩하지 않는 반면, 제2 및 제3믹스게이트배선(144, 146)과 제1믹스소스배선(148)은 중첩하고 제5 및 제6믹스게이트배선(154, 156)과 제2믹스소스배선(158)은 중첩하므로, 제1 및 제4기생용량(Cpa1 및 Cpa4)과 제2, 제3, 제5 및 제6기생용량(Cpa2, Cpa3, Cpa5 및 Cpa6)은 서로 상이한 값을 갖게 된다.

[0051] 따라서, 제1 내지 제6화소영역(P1 내지 P6)에 모두 동일한 데이터신호를 입력할 경우에 제1 및 제4데이터배선(DL1 및 DL4)의 킥-백 전압과 제2, 제3, 제5 및 제6데이터배선(DL2, DL3, DL5 및 DL6)의 킥-백 전압이 상이하므로, 제1 및 제4화소영역(P1 및 P4)에 인가되는 데이터신호와 제2, 제3, 제5 및 제6화소영역(P2, P3, P5 및 P6)에 인가되는 데이터신호는 서로 상이한 전압값을 갖게 된다.

[0052] 그런데, 스트라이프 타입 유기전계발광 표시장치의 경우, 제1 내지 제6화소영역(P1 내지 P6)은 각각 적, 녹, 청, 적, 녹, 청색을 표시하므로, 제1 내지 제4화소영역(P1 및 P4)에 제2, 제3, 제5 및 제6화소영역(P2, P3, P5 및 P6)과 상이한 데이터신호가 인가되더라도 동일한 적색을 표시하게 되므로 적색 화소영역 사이의 계조차이는 나타나지 않는다.

[0053] 따라서, 도 4의 유기전계발광 표시장치에 있어서 제1 내지 제6믹스트랜지스터(Tx1 내지 Tx6) 사이의 기생용량 차이가 존재하더라도, 유기전계발광 표시장치가 스트라이프 타입일 경우, 동일 색상에 대하여 동일하게 작용하므로, 세로 줄무늬 불량은 발생하지 않는다.

[0054] 그러나, 도 4의 유기전계발광 표시장치가 스트라이프 타입이 아닌 다른 타입인 경우, 예를 들어 모자이크 타입인 경우에는 믹스트랜지스터 사이의 기생용량 편차가 문제가 되는데, 이를 표1을 참조하여 설명한다.

[0055] [표1]

	전압 값						전압 차이		
	P1(적)	P2(녹)	P3(청)	P7(녹)	P8(청)	P9(적)	P1-P9(적)	P2-P7(녹)	P3-P8(청)
Vdata2	4.699	4.702	4.702	4.699	4.702	4.702	-0.003	0.003	0
Vdata3	4.728	4.733	4.735	4.728	4.733	4.735	-0.007	0.005	0.002

[0057] 도 4의 유기전계발광 표시장치가 모자이크 타입인 경우, 제1 내지 제6화소영역(P1 내지 P6)은 각각 적, 녹, 청, 적, 녹, 청색을 표시하고, 제7 내지 제12화소영역(P7 내지 P12)은 각각 녹, 청, 적, 녹, 청, 적색을 표시한다.

[0058] 즉, 제1 및 제4데이터배선(DL1 및 DL4)은 각각 제1게이트배선(GL1)에 대응되는 제1 및 제4화소영역(P1, P4)에 데이터신호를 전달하여 적색을 표시하고, 제3 및 제6데이터배선(DL3, DL6)은 각각 제2게이트배선(GL2)에 대응되는 제9 및 제12화소영역(P9, P12)에 데이터신호를 전달하여 적색을 표시하는데, 제1 및 제4데이터배선(DL1 및 DL4)의 데이터신호는 제2, 제3, 제5 및 제6데이터배선(DL2, DL3, DL4, DL6)의 데이터신호와 상이한 킥-백 전압을 가지므로, 제1 및 제4화소영역(P1, P4)의 적색과 제9 및 제12화소영역(P9, P12)의 적색은 서로 다른 계조를 표시하게 되고 이것은 가로 줄무늬와 같은 불량을 야기한다.

[0059] 예를 들어, 표1에서 제1 및 제9화소영역(P1, P9)의 데이터신호는 믹스트랜지스터의 킥-백 전압에 의하여 제2데

이터전압(Vdata2)에 있어서 약 0.003V의 전압 차이를 나타내고, 스위칭트랜지스터의 킥-백 전압에 의하여 제3데이터전압(Vdata3)에 있어서 약 0.007V의 전압 차이를 나타낸다.

[0060] 따라서, 도 4의 유기전계발광 표시장치가 모자이크 타입과 같이 하나의 데이터배선에 서로 다른 색상이 대응되는 컬러구조인 경우에는 화질 왜곡 또는 화질 불량이 발생한다.

발명의 내용

해결 하고자하는 과제

[0061] 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 유기전계발광 표시장치에 있어서, 맥스트랜지스터의 기생용량을 균일하게 함으로써 유기전계발광 표시장치의 화질을 개선하는 것을 목적으로 한다.

과제 해결수단

[0062] 전술한 바와 같은 목적을 달성하기 위하여 본 발명은, 기관과; 상기 기관 상부에 서로 교차하여 형성되어 제1 내지 제3화소영역을 정의하는 게이트 배선, 제1 내지 제3데이터 배선 및 파워배선과; 상기 제1 내지 제3화소영역 각각에 형성되는 스위칭트랜지스터, 구동트랜지스터, 스토리지 커패시터 및 발광 다이오드와; 상기 제1 내지 제3데이터배선과 각각 연결되는 제1 내지 제3맥스트랜지스터와; 제1 내지 제3맥스게이트배선을 통하여 상기 제1 내지 제3맥스트랜지스터의 게이트전극에 순차적으로 연결되는 제1 내지 제3클럭배선과; 상기 제2 및 제3맥스게이트배선과 교차 중첩하며 상기 제1 내지 제3맥스트랜지스터의 소스전극을 연결하고, 제1맥스게이트배선과 중첩하는 연장부를 포함하는 맥스소스배선과; 상기 맥스소스배선과 연결되는 데이터링크배선과; 상기 데이터링크배선으로 데이터신호를 공급하는 구동부를 포함하는 유기전계발광 표시장치를 제공한다.

[0063] 상기 맥스소스배선과 상기 제2 및 제3맥스게이트배선의 중첩부와 상기 연장부와 상기 제1맥스게이트배선의 중첩부는 모두 동일한 중첩면적을 가지며, 상기 맥스소스배선과 상기 연장부는 동일한 선폭을 가진다.

[0064] 그리고, 상기 구동부는 상기 데이터링크배선에 제1 내지 제3데이터신호를 순차적으로 공급하고, 상기 제1 내지 제3클럭배선은 상기 제1 내지 제3맥스게이트배선에 상기 제1 내지 제3맥스트랜지스터를 순차적으로 스위칭하는 제1 내지 제3맥스클럭을 공급하고, 상기 제1 내지 제3맥스트랜지스터는 상기 제1 내지 제3맥스클럭에 따라 상기 제1 내지 제3데이터배선에 상기 제1 내지 제3데이터신호를 순차적으로 공급한다.

[0065] 한편, 본 발명은, 기관과; 상기 기관 상부에 서로 교차하여 형성되어 제1 내지 제3화소영역을 정의하는 게이트 배선, 제1 내지 제3데이터 배선 및 파워배선과; 상기 제1 내지 제3화소영역 각각에 형성되는 스위칭트랜지스터, 구동트랜지스터, 스토리지 커패시터 및 발광 다이오드와; 상기 제1 내지 제3데이터배선과 각각 연결되는 제1 내지 제3맥스트랜지스터와; 상기 제1 내지 제3맥스트랜지스터의 게이트전극에 순차적으로 연결되고, 상기 제1 내지 제3맥스트랜지스터의 제1 내지 제3소스전극과 각각 교차 중첩하는 제1 내지 제3클럭배선과; 상기 제1 내지 제3소스전극을 연결하는 맥스소스배선과; 상기 맥스소스배선과 연결되는 데이터링크배선과; 상기 데이터링크배선으로 데이터신호를 공급하는 구동부를 포함하는 유기전계발광 표시장치를 공급한다.

[0066] 상기 제1소스전극과 상기 제1 내지 제3클럭배선의 3부분의 중첩부와, 상기 제2소스전극과 상기 제1 내지 제3클럭배선의 3부분의 중첩부와, 상기 제3소스전극과 상기 제1 내지 제3클럭배선의 3부분의 중첩부는 모두 동일한 중첩면적의 합을 가지며, 상기 제1 내지 제3소스전극은 동일한 선폭을 가진다.

[0067] 그리고, 상기 구동부는 상기 데이터링크배선에 제1 내지 제3데이터신호를 순차적으로 공급하고, 상기 제1 내지 제3클럭배선은 상기 제1 내지 제3맥스트랜지스터의 게이트전극에 상기 제1 내지 제3맥스트랜지스터를 순차적으로 스위칭하는 제1 내지 제3맥스클럭을 공급하고, 상기 제1 내지 제3맥스트랜지스터는 상기 제1 내지 제3맥스클럭에 따라 상기 제1 내지 제3데이터배선에 상기 제1 내지 제3데이터신호를 순차적으로 공급한다.

효과

[0068] 위에 상술한 바와 같이, 본 발명에 따른 유기전계발광 표시장치에서는, 데이터배선의 일단에 형성되는 맥스트랜지스터의 기생용량을 균일하게 함으로써, 데이터신호의 킥-백 전압을 균일하게 하고, 그 결과 화소영역에 인가

되는 데이터신호를 편차를 동일하게 하여 화질을 개선한다.

발명의 실시를 위한 구체적인 내용

- [0069] 이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.

[0070] 도 5는 본 발명의 제1실시예에 따른 유기전계발광 표시장치를 도시한 개략도이고, 도 6은 본 발명의 제1실시예에 따른 유기전계발광 표시장치의 유기전계발광 패널의 일부분을 도시한 평면도이다.

[0071] 도 5 및 도 6에 도시한 바와 같이, 유기전계발광 표시장치(210)는, 영상을 표시하는 유기전계발광 패널(220)과 유기전계발광 패널(220)에 다수의 신호 및 전원을 공급하는 구동부(230)를 포함한다.

[0072] 유기전계발광 패널(220)에는 서로 교차하여 다수의 화소영역(P)을 정의하는 제1 내지 제m게이트 배선(GL1 내지 GLm), 제1 내지 제n데이터 배선(DL1 내지 DLn) 및 제1 내지 제n파워배선(PL1 내지 PLn)이 형성되고, 각 화소영역(P)에는 스위칭트랜지스터(Ts), 구동트랜지스터(Td), 스토리지 커패시터(Cst) 및 발광 다이오드(De1)가 형성된다. (편의상 도 6에서 파워배선은 생략하였다.)

[0073] 도시하지는 않았지만, 유기전계발광 패널(220)은, 증착, 사진식각(photolithography) 등을 통하여 게이트배선, 데이터배선, 트랜지스터, 스토리지 커패시터 및 발광 다이오드를 제1기판에 형성하고, 제1기판의 소자를 덮도록 제2기판을 합착하여 형성할 수도 있고, 증착, 사진식각(photolithography) 등을 통하여, 게이트배선, 데이터배선, 트랜지스터 및 스토리지 커패시터를 제1기판에 형성하고, 발광 다이오드는 제2기판에 형성한 후 각 기판의 소자가 마주보도록 제1 및 제2기판을 합착하여 형성할 수도 있다.

[0074] 스위칭트랜지스터(Ts)의 게이트 전극 및 소스전극은 각각 게이트 배선(GL1 내지 GLm) 및 데이터 배선(DL1 내지 DLn)에 연결되고, 스위칭트랜지스터(Ts)의 드레인전극은 구동트랜지스터(Td)의 게이트전극에 연결된다.

[0075] 구동트랜지스터(Td)의 소스전극은 파워배선(PL1 내지 PLn)에 연결되고, 스토리지 커패시터(Cst)는 구동트랜지스터(Td)의 게이트 전극과 파워배선(PL1 내지 PLn) 사이에 연결된다.

[0076] 그리고, 발광 다이오드(De1)는 구동트랜지스터(Td)의 드레인전극에 연결된다.

[0077] 스위칭트랜지스터(Ts)는 게이트 배선(GL1 내지 GLm)을 통하여 공급되는 게이트신호에 따라 데이터 배선(DL1 내지 DLn)을 통하여 공급되는 데이터신호를 구동트랜지스터(Td)에 공급하고, 구동트랜지스터(Td)는 그 게이트전극으로 인가되는 데이터신호에 따라 파워배선(PL1 내지 PLn)을 통하여 공급되는 전원전압을 발광 다이오드(De1)에 공급한다.

[0078] 따라서, 데이터신호에 의존하는 상이한 전원전압이 발광 다이오드(De1)에 공급됨으로써 다양한 계조(gray) 표시가 가능해진다.

[0079] 여기서, 하나의 화소영역(P)에 2개의 트랜지스터가 형성되는 것으로 설명하였으나, 다른 실시예에서는 발광 다이오드를 더 효율적으로 구동하기 위하여 하나의 화소영역에 셋 이상의 트랜지스터를 형성할 수도 있으며, 이 경우 각 트랜지스터를 상이한 타이밍에 스위칭하기 위하여 추가적인 게이트신호가 공급될 수 있다.

[0080] 또한, 유기전계발광 패널(220)에는 제1 내지 제n데이터배선(DL1 내지 DLn) 각각의 일단에 연결되는 제1 내지 제n믹스트랜지스터(Tx1 내지 Txn)와, 제1 내지 제n믹스트랜지스터(Tx1 내지 Txn) 외부의 기판 가장자리에 배치되어 제1 내지 제n믹스트랜지스터(Tx1 내지 Txn) 각각을 순차적으로 스위칭하는 제1 내지 제3믹스클럭을 공급하는 제1 내지 제3클럭배선(CL1, CL2, CL3)이 형성된다.

[0081] 즉, 제1 내지 제3클럭배선(CL1, CL2, CL3)의 제1 내지 제3클럭은 제1 내지 제3믹스게이트배선(242, 244, 246)을 통하여 각각 제1 내지 제3믹스트랜지스터(Tx1, Tx2, Tx3)의 게이트전극에 인가되어 제1 내지 제3믹스트랜지스터(Tx1, Tx2, Tx3)를 순차적으로 턴-온(turn-on)시키며, 제1 내지 제3믹스트랜지스터(Tx1, Tx2, Tx3)의 소스전극은 제1믹스소스배선(248)을 통하여 서로 연결되고, 제1 내지 제3믹스트랜지스터(Tx1, Tx2, Tx3)의 드레인전극은 각각 제1 내지 제3데이터배선(DL1, DL2, DL3)에 연결된다.

[0082] 마찬가지로, 제1 내지 제3클럭배선(CL1, CL2, CL3)의 제1 내지 제3클럭은 제4 내지 제6믹스게이트배선(252, 254, 256)을 통하여 각각 제4 내지 제6믹스트랜지스터(Tx4, Tx5, Tx6)의 게이트전극에 인가되어 제4 내지 제6믹스트랜지스터(Tx4, Tx5, Tx6)를 순차적으로 턴-온(turn-on)시키며, 제4 내지 제6믹스트랜지스터(Tx4, Tx5, Tx6)의 소스전극은 제2믹스소스배선(258)을 통하여 서로 연결되고, 제4 내지 제6믹스트랜지스터(Tx4, Tx5, Tx6)의 드레인전극은 각각 제4 내지 제6데이터배선(DL4, DL5, DL6)에 연결된다.

6)의 드레인전극은 각각 제4 내지 제6데이터배선(DL4, DL5, DL6)에 연결된다.

- [0083] 도시하지는 않았지만, 제1 내지 제n막스트랜지스터(Tx1 내지 Txn)는 유기전계발광 패널(220) 전체에 형성되어 각각 데이터배선(DL1 내지 DLn)에 연결된다.
- [0084] 인접한 세 개의 데이터배선에 대응되는 세 개의 막스트랜지스터의 소스전극이 하나로 연결되므로, 막소스배선(248, 258)의 개수는 데이터배선의 개수의 1/3로 감소된다.
- [0085] 따라서, 막소스배선(248, 258)은 유기전계발광 패널(220) 전체에 n/3개가 형성되며, 각 막소스배선(248, 258)은 데이터링크배선(250, 260)을 통하여 구동부(230)에 연결되어 세 개의 데이터신호를 순차적으로 공급받는다.
- [0086] 구동부(230)는 게이트신호 및 데이터신호를 생성하여 전원전압과 함께 유기전계발광 패널(220)에 공급하는데, 다수의 전기적 소자가 장착된 인쇄회로기판(printed circuit board: PCB)의 형태로 구성될 수 있다.
- [0087] 특히, 구동부(230)는 데이터신호를 생성하여 공급하는 데이터구동회로(232)를 집적회로(integrated circuit: IC)의 형태로 포함할 수 있다.
- [0088] 즉, 구동부(230)의 데이터구동회로(232)는 유기전계발광 패널(220)의 제1 내지 제n막스트랜지스터(T1 내지 Tn)에 연결되어 데이터배선으로 데이터신호를 공급하는데, 데이터구동회로(232)의 하나의 핀에서 인접한 세 화소영역(P)에 대응되는 데이터신호가 순차적으로 출력된 후, 제1 내지 제3막스트랜지스터(Tx1, Tx2, Tx3)에 의하여 순차적으로 선택되어 해당 화소영역(P)에 공급된다.
- [0089] 이에 따라, 구동부(230)의 데이터구동회로(232)의 핀 수를 전체 데이터배선(DL1 내지 DLn)의 수의 1/3(n/3)로 절감할 수 있다.
- [0090] 여기서, 막소스배선(248, 258)은 막스트랜지스터(Tx1, Tx4)의 게이트배선(242, 252)과 중첩하는 연장부(248a, 258a)를 포함한다.
- [0091] 즉, 제1막소스배선(248)은 제1 내지 제3막스트랜지스터(Tx1, Tx2, Tx3) 각각의 소스전극을 연결하면서 제2 및 제3막스트랜지스터(Tx2, Tx3)의 제2 및 제3막게이트배선(244, 246)과 중첩하는데, 제1막소스배선(248)과 동일한 선폭을 갖는 제1연장부(248a)는 제1막소스배선(248)으로부터 연장되어 제1막스트랜지스터(Tx1)의 제1막게이트배선(242)과 중첩한다.
- [0092] 마찬가지로, 제4 내지 제6막스트랜지스터(Tx4, Tx5, Tx6) 각각의 소스전극을 연결하는 제2막소스배선(258)은 제5 및 제6막스트랜지스터(Tx5, Tx6)의 제5 및 제6막게이트배선(254, 256)과 중첩하고, 제2막소스배선(258)과 동일한 선폭을 갖는 제2연장부(258a)는 제2막소스배선(258)으로부터 연장되어 제4막스트랜지스터(Tx4)의 제4막게이트배선(252)과 중첩한다.
- [0093] 따라서, 제1 내지 제6막스트랜지스터(Tx1 내지 Tx6) 각각의 게이트전극과 소스전극의 중첩부의 중첩면적은 서로 동일하며, 이러한 중첩부에 의하여 생성되는 제1 내지 제6기생용량(Cpa1 내지 Cpa6)의 크기 역시 동일하게 된다.
- [0094] 즉, 제1 내지 제6막스트랜지스터(Tx1 내지 Tx6) 각각에 있어서, 막스클럭이 전달되는 게이트전극(또는 그에 연결된 막게이트배선)과 데이터신호가 전달되는 소스전극(또는 그에 연결된 막소스배선)이 중첩되면 그 중첩부는 기생용량이 되어 데이터신호를 지연시키거나 킥-백 전압의 원인으로 작용하는데, 제1실시예에 따른 유기전계발광 표시장치(210)에서는 제1 내지 제6막스트랜지스터(Tx1 내지 Tx6)의 제1 및 제4막게이트배선(242, 252)과 제1 및 제2연장부(248a, 258a)의 중첩부와 제2, 제3, 제5 및 제6막게이트배선(244, 246, 254, 256)과 제1 및 제2막소스배선(248, 258)의 중첩부의 면적이 동일하고 그 사이의 절연층의 두께 및 유전상수가 동일하므로, 생성되는 제1 내지 제6기생용량(Cpa1 내지 Cpa6)이 동일한 크기를 갖게 된다.
- [0095] 예를 들어, 막게이트배선(242, 244, 246, 252, 254, 256)은 화소영역(P)의 스위칭트랜지스터(Ts) 및 구동트랜지스터(Td)의 게이트전극과 동일층, 동일물질로 형성될 수 있으며, 막소스배선(248, 258)은 화소영역(P)의 스위칭트랜지스터(Ts) 및 구동트랜지스터(Td)의 소스전극과 동일층, 동일물질로 형성될 수 있으며, 그 사이의 절연층은 화소영역(P)의 스위칭트랜지스터(Ts) 및 구동트랜지스터(Td)의 게이트절연막 또는 층간절연막과 동일층,

동일물질로 형성될 수 있다.

[0096] 따라서, 제1 내지 제6막트랜지스터(Tx1 내지 Tx6)의 턴-오프(turn-off) 시 제1 내지 제6기생용량(Cpa1 내지 Cpa6)에 의한 킥-백 전압의 크기가 동일하게 되며, 이에 따라 제1 내지 제6데이터배선(DL1 내지 DL6)으로 전달되는 데이터신호의 전압 값의 변동폭도 동일하게 된다.

[0097] 즉, 제1 내지 제6화소영역(P1 내지 P6)에 모두 동일한 데이터신호를 입력할 경우 제1 내지 제6데이터배선(DL1 내지 DL6)의 킥-백 전압이 모두 동일하므로, 제1 내지 제6화소영역(P1 내지 P6)에 인가되는 데이터신호는 서로 동일한 전압 값을 갖게 되며, 이것은 유기전계발광 표시장치(210) 전체에 적용되어, 제1 내지 제n데이터배선(DL1 내지 DLn)에 동일한 데이터신호가 공급될 경우 제1 내지 제n데이터배선(DL1 내지 DLn)의 킥-백 전압이 모두 동일하므로, 각 화소영역에 인가되는 데이터신호는 모두 동일한 전압 값을 갖도록 변동된다.

[0098] 그러므로, 본 발명의 제1실시예에 따른 유기전계발광 표시장치(210)가, 세로로 동일한 색상을 표시하는 스트라이프 타입은 물론, 세로로 상이한 색상을 표시하는 모자이크, 델타, 펜타일(정방형의 적, 녹, 청, 백색 화소) 타입 등인 경우에도, 모든 데이터배선에서의 막트랜지스터에 의한 킥-백 전압 및 데이터신호 변동 편차가 동일하므로 세로 줄무늬 등의 화질 불량은 발생하지 않는다.

[0099] 도 7은 도 5의 유기전계발광 표시장치의 제1 내지 제3화소영역에 인가되는 데이터신호의 파형을 도시한 도면이고, 표2는 모자이크 타입의 유기전계발광 표시장치의 데이터신호의 전압 값 및 전압 차이를 보여주는 것으로, 도 5 및 도 6을 함께 참조하여 설명한다.

[0100] 도 7에 도시한 바와 같이, 본 발명의 제1실시예에 따른 유기전계발광 표시장치(210)의 유기전계발광 패널(220)의 제1 내지 제3화소영역(P1 내지 P3)에 각각 인가되는 제1 내지 제3데이터신호(D1 내지 D3)는, 유기전계발광 표시장치의 구동부(230)로부터 공급되어 제1 내지 제3막트랜지스터(Tx1 내지 Tx3)가 턴-온 되어 있는 동안 제1 내지 제3화소영역(P1 내지 P3) 각각의 스위칭트랜지스터(Ts)에 제1데이터전압(Vdata1)으로 전달되고, 이후 제1 내지 제3막트랜지스터(Tx1 내지 Tx3)가 턴-오프 되는 순간 제1 내지 제3막트랜지스터(Tx1 내지 Tx3)를 중심으로 한 전하커플링(charge coupling)에 의하여 킥-백 전압이 발생하여 제2데이터전압(Vdata2)이 되고, 이후 제1 내지 제3화소영역(P1 내지 P3) 각각의 스위칭트랜지스터(Ts)가 턴-오프 되는 순간 스위칭트랜지스터(Ts)를 중심으로 한 전하커플링에 의하여 킥-백 전압이 발생하여 제3데이터전압(Vdata3)이 되어 제1 내지 제3화소영역(P1 내지 P3) 각각의 구동트랜지스터(Td)의 게이트전극에 인가된다.

[0101] 여기서, 제1 내지 제3막트랜지스터(Tx1 내지 Tx3)의 제1 내지 제3기생용량(Cpa1 내지 Cpa3)은 서로 동일하므로, 제1 내지 제3데이터신호(D1 내지 D3)에 작용하는 킥-백 전압 역시 동일하다.

[0102] 그 결과, 제1 내지 제3데이터신호(D1 내지 D3)의 제2데이터전압(Vdata2)은 모두 동일한 전압 값을 갖는다.

[0103] 그리고, 제2데이터전압(Vdata2)의 균일한 전압 값은 제3데이터전압(Vdata3)의 전압 값에도 영향을 미쳐 제1 내지 제3데이터신호(D1 내지 D3)의 전압 차이도 감소하게 된다.

[0104] 따라서, 제1 내지 제3막트랜지스터(Tx1 내지 Tx3)의 제1 내지 제3기생용량(Cpa1 내지 Cpa3)의 균일성(동일성)에 의하여 서로 동일한 킥-백 전압이 발생하고 그 결과 실제 각 화소영역에는 서로 동일한 전압 값의 데이터신호가 공급되게 되며, 유기전계발광 표시장치(210)가 스트라이프(stripe) 타입인 경우는 물론, 모자이크 타입, 델타 타입 및 펜타일 타입인 경우에도 세로 줄무늬와 같은 화질 불량을 방지할 수 있다.

[0105] 도 5의 유기전계발광 표시장치(210)가 모자이크 타입인 경우의 데이터신호의 전압 값 및 전압 차이를 표2를 참조하여 설명한다.

[0106] [표2]

	전압 값						전압 차이		
	P1(적)	P2(녹)	P3(청)	P7(녹)	P8(청)	P9(적)	P1-P9(적)	P2-P7(녹)	P3-P8(청)
Vdata2	4.702	4.702	4.702	4.702	4.702	4.702	-0.003	0.003	0
Vdata3	4.731	4.733	4.735	4.731	4.733	4.735	-0.004	0.002	0.002

[0108] 도 5의 유기전계발광 표시장치(210)가 모자이크 타입인 경우, 제1 내지 제6화소영역(P1 내지 P6)은 각각 적,

녹, 청, 적, 녹, 청색을 표시하고, 제7 내지 제12화소영역(P7 내지 P12)은 각각 녹, 청, 적, 녹, 청, 적색을 표시한다.

- [0109] 즉, 제1 및 제4데이터배선(DL1 및 DL4)은 각각 제1게이트배선(GL1)에 대응되는 제1 및 제4화소영역(P1, P4)에 데이터신호를 전달하여 적색을 표시하고, 제3 및 제6데이터배선(DL3, DL6)은 각각 제2게이트배선(GL2)에 대응되는 제9 및 제12화소영역(P9, P12)에 데이터신호를 전달하여 적색을 표시하는데, 제1 및 제4데이터배선(DL1 및 DL4)의 데이터신호와 제3 및 제6데이터배선(DL3, DL6)의 데이터신호는 동일한 킥-백 전압을 가지므로, 제1 및 제4화소영역(P1, P4)의 적색과 제9 및 제12화소영역(P9, P12)의 적색은 서로 동일한 계조를 표시하게 되므로 화질 불량을 방지할 수 있다.
- [0110] 예를 들어, 표1에서 제1 및 제9화소영역(P1, P9)의 데이터신호는 머스트랜지스터의 동일한 킥-백 전압에 의하여 제2데이터전압(Vdata2)에 있어서 전압 차이가 없으며, 스위칭트랜지스터의 킥-백 전압에 의하여 제3데이터전압(Vdata3)에 있어서 종래에 비하여 감소된 약 -0.004V의 전압 차이를 나타낸다.
- [0111] 한편, 머스클럭을 전달하는 배선과 데이터신호를 전달하는 배선의 중첩부를 동일하게 하는 구조는 다른 방법으로도 가능한데, 이를 도면을 참조하여 설명한다.
- [0112] 도 8은 본 발명의 제2실시예에 따른 유기전계발광 표시장치를 도시한 개략도이고, 도 9는 본 발명의 제2실시예에 따른 유기전계발광 표시장치의 유기전계발광 패널의 일부분을 도시한 평면도이다.
- [0113] 도 8 및 도 9에 도시한 바와 같이, 유기전계발광 표시장치(310)는, 영상을 표시하는 유기전계발광 패널(320)과 유기전계발광 패널(320)에 다수의 신호 및 전원을 공급하는 구동부(330)를 포함한다.
- [0114] 유기전계발광 패널(320)에는 서로 교차하여 다수의 화소영역(P)을 정의하는 제1 내지 제m게이트 배선(GL1 내지 GLm), 제1 내지 제n데이터 배선(DL1 내지 DLn) 및 제1 내지 제n파워배선(PL1 내지 PLn)이 형성되고, 각 화소영역(P)에는 스위칭트랜지스터(Ts), 구동트랜지스터(Td), 스토리지 커패시터(Cst) 및 발광 다이오드(De1)가 형성된다. (편의상 도 9에서 파워배선은 생략하였다.)
- [0115] 스위칭트랜지스터(Ts)의 게이트 전극 및 소스전극은 각각 게이트 배선(GL1 내지 GLm) 및 데이터 배선(DL1 내지 DLn)에 연결되고, 스위칭트랜지스터(Ts)의 드레인전극은 구동트랜지스터(Td)의 게이트전극에 연결된다.
- [0116] 구동트랜지스터(Td)의 소스전극은 파워배선(PL1 내지 PLn)에 연결되고, 스토리지 커패시터(Cst)는 구동트랜지스터(Td)의 게이트 전극과 파워배선(PL1 내지 PLn) 사이에 연결된다.
- [0117] 그리고, 발광 다이오드(De1)는 구동트랜지스터(Td)의 드레인전극에 연결된다.
- [0118] 스위칭트랜지스터(Ts)는 게이트 배선(GL1 내지 GLm)을 통하여 공급되는 게이트신호에 따라 데이터 배선(DL1 내지 DLn)을 통하여 공급되는 데이터신호를 구동트랜지스터(Td)에 공급하고, 구동트랜지스터(Td)는 그 게이트전극으로 인가되는 데이터신호에 따라 파워배선(PL1 내지 PLn)을 통하여 공급되는 전원전압을 발광 다이오드(De1)에 공급한다.
- [0119] 따라서, 데이터신호에 의존하는 상이한 전원전압이 발광 다이오드(De1)에 공급됨으로써 다양한 계조(gray) 표시가 가능해진다.
- [0120] 여기서는, 하나의 화소영역(P)에 2개의 트랜지스터가 형성되는 것으로 설명하였으나, 다른 실시예에서는 발광 다이오드를 더 효율적으로 구동하기 위하여 하나의 화소영역에 셋 이상의 트랜지스터를 형성할 수도 있으며, 이 경우 각 트랜지스터를 상이한 타이밍에 스위칭하기 위하여 추가적인 게이트신호가 공급될 수 있다.
- [0121] 또한, 유기전계발광 패널(320)에는 제1 내지 제n데이터배선(DL1 내지 DLn) 각각의 일단에 연결되는 제1 내지 제n머스트랜지스터(Tx1 내지 Txn)와, 제1 내지 제n머스트랜지스터(Tx1 내지 Txn) 각각을 스위칭하는 제1 내지 제3머스클럭을 공급하는 제1 내지 제3클럭배선(CL1, CL2, CL3)이 형성된다.
- [0122] 즉, 제1 내지 제3클럭배선(CL1, CL2, CL3)의 제1 내지 제3클럭은 제1 내지 제3머스게이트배선(342, 344, 346)을 통하여 각각 제1 내지 제3머스트랜지스터(Tx1, Tx2, Tx3)의 게이트전극에 인가되어 제1 내지 제3머스트랜지스터(Tx1, Tx2, Tx3)를 순차적으로 턴-온(turn-on)시키며, 제1 내지 제3머스트랜지스터(Tx1, Tx2, Tx3)의 소스전극(SE)은 제1머스소스배선(248)을 통하여 서로 연결되고, 제1 내지 제3머스트랜지스터(Tx1, Tx2, Tx3)의 드레인전극은 각각 제1 내지 제3데이터배선(DL1, DL2, DL3)에 연결된다.

- [0123] 마찬가지로, 제1 내지 제3클럭배선(CL1, CL2, CL3)의 제1 내지 제3클럭은 제4 내지 제6맥스게이트배선(352, 354, 356)을 통하여 각각 제4 내지 제6맥스트랜지스터(Tx4, Tx5, Tx6)의 게이트전극에 인가되어 제4 내지 제6맥스트랜지스터(Tx4, Tx5, Tx6)를 순차적으로 턴-온(turn-on)시키며, 제4 내지 제6맥스트랜지스터(Tx4, Tx5, Tx6)의 소스전극(SE)은 제2맥스소스배선(358)을 통하여 서로 연결되고, 제4 내지 제6맥스트랜지스터(Tx4, Tx5, Tx6)의 드레인전극은 각각 제4 내지 제6데이터배선(DL4, DL5, DL6)에 연결된다.
- [0124] 도시하지는 않았지만, 제1 내지 제n맥스트랜지스터(Tx1 내지 Txn)는 유기전계발광 패널(320) 전체에 형성되어 각각 데이터배선(DL1 내지 DLn)에 연결된다.
- [0125] 인접한 세 개의 데이터배선에 대응되는 세 개의 맥스트랜지스터의 소스전극이 하나로 연결되므로, 맥스소스배선(348, 358)의 개수는 데이터배선의 개수의 1/3로 감소된다.
- [0126] 따라서, 맥스소스배선(348, 358)은 유기전계발광 패널(320) 전체에 n/3개가 형성되며, 각 맥스소스배선(348, 358)은 데이터링크배선(350, 360)을 통하여 구동부(330)에 연결되어 세 개의 데이터신호를 순차적으로 공급받는다.
- [0127] 구동부(330)는 게이트신호 및 데이터신호를 생성하여 전원전압과 함께 유기전계발광 패널(320)에 공급하는데, 다수의 전기적 소자가 장착된 인쇄회로기판(printed circuit board: PCB)의 형태로 구성될 수 있다.
- [0128] 특히, 구동부(330)는 데이터신호를 생성하여 공급하는 데이터구동회로(332)를 집적회로(integrated circuit: IC)의 형태로 포함할 수 있다.
- [0129] 즉, 구동부(330)의 데이터구동회로(332)는 유기전계발광 패널(320)의 제1 내지 제n맥스트랜지스터(T1 내지 Tn)에 연결되어 데이터배선으로 데이터신호를 공급하는데, 데이터구동회로(332)의 하나의 핀에서 인접한 세 화소영역(P)에 대응되는 데이터신호가 순차적으로 출력된 후, 제1 내지 제3맥스트랜지스터(Tx1, Tx2, Tx3)에 의하여 순차적으로 선택되어 해당 화소영역(P)에 공급된다.
- [0130] 이에 따라, 구동부(330)의 데이터구동회로(332)의 핀 수를 전체 데이터배선(DL1 내지 DLn)의 수의 1/3(n/3)로 절감할 수 있다.
- [0131] 여기서, 맥스트랜지스터(Tx1 내지 Txn)의 소스전극(SE)은 클럭배선(CL1, CL2, CL3)과 교차하도록 연장되어 맥스소스배선(348, 358)을 통하여 연결된다.
- [0132] 즉, 제1 내지 제3맥스트랜지스터(Tx1, Tx2, Tx3)의 소스전극(SE)은 각각 연장되어 제1 내지 제3클럭배선(CL1, CL2, CL3)을 교차 및 중첩하여 지나간 후 제1맥스소스배선(348)에 의하여 서로 연결된다.
- [0133] 따라서, 데이터신호가 전달되는 제1 내지 제3맥스트랜지스터(Tx1, Tx2, Tx3)의 소스전극(SE)은 클럭신호가 전달되는 제1 내지 제3맥스트랜지스터(Tx1, Tx2, Tx3)의 게이트전극과 중첩하지 않고, 그 대신 클럭신호가 전달되는 제1 내지 제3클럭배선(CL1, CL2, CL3)과 중첩되어 제1 내지 제3기생용량(Cpa1, Cpa2, Cpa3)이 생성된다.
- [0134] 마찬가지로, 제4 내지 제6맥스트랜지스터(Tx4, Tx5, Tx6)의 소스전극(SE)은 각각 연장되어 제1 내지 제3클럭배선(CL1, CL2, CL3)을 교차하여 지나간 후 제2맥스소스배선(358)에 의하여 서로 연결된다.
- [0135] 따라서, 데이터신호가 전달되는 제4 내지 제6맥스트랜지스터(Tx4, Tx5, Tx6)의 소스전극(SE)은 클럭신호가 전달되는 제4 내지 제6맥스트랜지스터(Tx4, Tx5, Tx6)의 게이트전극과 중첩하지 않고, 그 대신 클럭신호가 전달되는 제1 내지 제3클럭배선(CL1, CL2, CL3)과 중첩되어 제4 내지 제6기생용량(Cpa4, Cpa5, Cpa6)이 생성된다.
- [0136] 이때, 제1 내지 제6맥스트랜지스터(Tx1 내지 Tx6)의 소스전극(SE)은 동일한 선폭으로 형성되므로, 제1 내지 제6맥스트랜지스터(Tx1 내지 Tx6) 각각의 소스전극(SE)과 제1 내지 제3클럭배선(CL1, CL2, CL3)의 중첩부(3부분)의 면적의 합은 모두 동일하다.
- [0137] 또한, 중첩부(3부분)의 절연층은 동일물질, 동일층으로 형성되어 두께 및 유전상수가 동일하므로, 중첩부(3부분)에 의하여 생성되는 제1 내지 제6기생용량(Cpa1 내지 Cpa6)의 크기 역시 동일하게 된다.
- [0138] 즉, 제1 내지 제6맥스트랜지스터(Tx1 내지 Tx6) 각각에 있어서, 맥스클럭이 전달되는 게이트전극(또는 그에 연결된 클럭배선)과 데이터신호가 전달되는 소스전극(SE)이 중첩되면 그 중첩부는 기생용량이 되어 데이터신호를

자연시키거나 킥-백 전압의 원인으로 작용하는데, 제2실시예에 따른 유기전계발광 표시장치(310)에서는 제1 내지 제6엑스트랜지스터(Tx1 내지 Tx6)의 소스전극(SE)과 제1 내지 제3클럭배선(CL1, CL2, CL3)의 중첩부(3부분)의 면적은 서로 동일하고, 그 사이의 절연층의 두께 및 유전상수가 동일하므로, 생성되는 제1 내지 제6기생용량(Cpa1 내지 Cpa6)이 동일한 크기를 갖게 된다.

[0139] 예를 들어, 클럭배선(CL1, CL2, CL3)은 화소영역(P)의 과워배선(PL1 내지 PLn)과 동일층, 동일물질로 형성될 수 있으며, 소스전극(SE) 및 엑스소스배선(348, 358)은 화소영역(P)의 스위칭트랜지스터(Ts) 및 구동트랜지스터(Td)의 소스전극과 동일층, 동일물질로 형성될 수 있으며, 그 사이의 절연층은 화소영역(P)의 스위칭트랜지스터(Ts) 및 구동트랜지스터(Td)의 층간절연막과 동일층, 동일물질로 형성될 수 있다.

[0140] 따라서, 제1 내지 제6엑스트랜지스터(Tx1 내지 Tx6)의 턴-오프(turn-off) 시 제1 내지 제6기생용량(Cpa1 내지 Cpa6)에 의한 킥-백 전압의 크기가 동일하게 되며, 이에 따라 제1 내지 제6데이터배선(DL1 내지 DL6)으로 전달되는 데이터신호의 전압 값의 변동폭도 동일하게 된다.

[0141] 즉, 제1 내지 제6화소영역(P1 내지 P6)에 모두 동일한 데이터신호를 입력할 경우 제1 내지 제6데이터배선(DL1 내지 DL6)의 킥-백 전압이 모두 동일하므로, 제1 내지 제6화소영역(P1 내지 P6)에 인가되는 데이터신호는 서로 동일한 전압 값을 갖게 되며, 이것은 유기전계발광 표시장치(310) 전체에 적용되어, 제1 내지 제n데이터배선(DL1 내지 DLn)에 동일한 데이터신호가 공급될 경우 제1 내지 제n데이터배선(DL1 내지 DLn)의 킥-백 전압이 모두 동일하므로, 각 화소영역에 인가되는 데이터신호는 모두 동일한 전압 값을 갖도록 변동된다.

[0142] 그러므로, 본 발명의 제2실시예에 따른 유기전계발광 표시장치(310)가, 세로로 동일한 색상을 표시하는 스트라이프 타입은 물론, 세로로 상이한 색상을 표시하는 모자이크, 델타, 펜타일(정방형의 직, 녹, 청, 백색 화소) 타입 등인 경우에도, 모든 데이터배선에서의 엑스트랜지스터에 의한 킥-백 전압 및 데이터신호 변동 편차가 동일하므로 세로 줄무늬 등의 화질 불량은 발생하지 않는다.

[0143] 본 발명은 상기 실시예로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도 내에서 다양하게 변경하여 실시할 수 있다.

도면의 간단한 설명

[0144] 도 1은 종래의 유기전계발광 표시장치를 도시한 개략도.

[0145] 도 2는 도 1의 유기전계발광 표시장치의 유기전계발광 패널의 일부에 대한 평면도.

[0146] 도 3은 도 2의 유기전계발광 표시장치의 제1 내지 제3화소영역에 인가되는 데이터신호의 파형을 도시한 도면.

[0147] 도 4는 종래의 유기전계발광 표시장치의 유기전계발광 패널의 일부에 대한 평면도.

[0148] 도 5는 본 발명의 제1실시예에 따른 유기전계발광 표시장치를 도시한 개략도.

[0149] 도 6은 본 발명의 제1실시예에 따른 유기전계발광 표시장치의 유기전계발광 패널의 일부분을 도시한 평면도.


[0150] 도 7은 도 5의 유기전계발광 표시장치의 제1 내지 제3화소영역에 인가되는 데이터신호의 파형을 도시한 도면.

[0151] 도 8은 본 발명의 제2실시예에 따른 유기전계발광 표시장치를 도시한 개략도.


[0152] 도 9는 본 발명의 제2실시예에 따른 유기전계발광 표시장치의 유기전계발광 패널의 일부분을 도시한 평면도.

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7



도면8



도면9



专利名称(译)	标题：有机电致发光显示装置		
公开(公告)号	KR101551736B1	公开(公告)日	2015-09-10
申请号	KR1020090088638	申请日	2009-09-18
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	SEO IN GYO 서인교 JUNG EUN JU 정은주		
发明人	서인교 정은주		
IPC分类号	G09G3/30		
CPC分类号	G09G3/30 G09G3/32 G09G3/3275		
其他公开文献	KR1020110030955A		
外部链接	Espacenet		

摘要(译)

用途：提供一种有机电致发光显示装置，通过使MUX晶体管的寄生电容均匀来提高图像质量。结构：在有机电致发光显示装置中，栅极布线（GL），第一至第三数据布线（DL）电源线定义第一至第三像素区域。开关晶体管（Ts），驱动晶体管（Td），存储电容器（Cst）和发光二极管（Del）分别形成在第一至第三像素区域中。第一至第三MUX（Tx1-Tx3）分别连接到第一至第三数据。第一至第三时钟布线连续地连接到第一至第三MUX晶体管的栅极。MUX源布线（248,258）包括延伸部分。延伸部分插入第一MUX栅极布线。数据链路布线（250,260）连接到MUX源布线。驱动部件将数据信号提供给数据链路布线。COPYRIGHT KIPO 2011

