

(19)대한민국특허청(KR)

(12) 공개특허공보(A)

(51) 。 Int. Cl. G09G 3/30 (2006.01)	(11) 공개번호 10-2006-0020502 (43) 공개일자 2006년03월06일
--	--

(21) 출원번호	10-2004-0069348
-----------	-----------------

(22) 출원일자	2004년08월31일
-----------	-------------

(71) 출원인	엘지.필립스 엘시디 주식회사 서울 영등포구 여의도동 20번지
----------	--------------------------------------

(72) 발명자	하용민 경상북도 구미시 도량2동 77번지 파크맨션 105동 1001호 심재호 대구 남구 대명5동 140-23
----------	---

(74) 대리인	박장원
----------	-----

심사청구 : 없음

(54) 유기전계발광표시장치의 구동회로 및 구동방법

요약

본 발명은 유기전계발광표시장치의 구동회로 및 구동방법에 관한 것으로, 본 발명은 제1방향으로 배열된 게이트라인과 이 제1방향과 교차되는 제2방향으로 배열되는 데이터라인 및 전력공급라인; 상기 게이트라인과 데이터라인이 교차되는 지점에 접속되는 복수개의 스위칭 박막트랜지스터; 상기 스위칭 박막 트랜지스터와 전력공급라인에 접속되는 스토리지 캐패시터; 상기 스토리지 캐패시터부 및 전력공급라인에 접속되는 구동박막트랜지스터; 상기 구동 박막트랜지스터에 접속되는 유기전계발광 다이오드소자; 상기 복수개의 스위치 박막트랜지스터중 하나에 접속되는 가변전압부; 및 상기 복수개의 스위치 박막트랜지스터중 적어도 하나에 접속되는 SELECT부로 구성되는 R, G, B 화소로 구성되고, 상기 가변전압부는 상기 R, G, B 화소에 각각 독립적으로 접속된 것이다.

대표도

도 3

색인어

가변전압(Vref), 스위칭 박막트랜지스터, 구동 박막트랜지스터

명세서

도면의 간단한 설명

도 1은 일반적인 액티브 매트릭스 타입의 유기전계 발광표시장치(AMOLED)의 기본 구조.

도 2는 일반적인 액티브 매트릭스 타입의 유기전계 발광표시장치의 단위화소의 회로구성도.

도 3은 본 발명의 제1실시예에 따른 유기전계 발광표시장치의 기본 화소의 회로구성도.

도 4는 본 발명의 제1실시예에 따른 유기전계발광표시장치에 있어서, 화소의 R, G, B 화소별 Vref 전압을 적용한 예시도.

도 5는 본 발명의 제2실시예에 따른 유기전계 발광표시장치의 기본 화소의 회로구성도로서, 본 발명의 제1실시예와 동일하게 Cst에 저장된 정보를 한 프레임동안 유지시키기 위해 Vref를 사용한 경우.

도 6은 본 발명의 제2실시예에 따른 유기전계발광표시장치에 있어서, 화소의 R, G, B 화소별 Vref 전압을 적용한 예시도.

도 7은 본 발명의 제3실시예에 따른 유기전계 발광표시장치의 기본 화소의 회로구성도로서, 본 발명의 제2실시예에서 제3 스위칭 박막트랜지스터(TFT)를 n형 p-Si TFT를 사용하여 EM 신호를 사용하지 않아도 되는 경우를 나타낸 예시도.

도 8은 본 발명의 제3실시예에 따른 유기전계발광표시장치에 있어서, 화소의 R, G, B 화소별 Vref 전압을 적용한 예시도.

- 도면의 주요부분에 대한 설명 -

T1 : 구동 박막트랜지스터 T2 : 제1 스위칭 박막트랜지스터

T3 : 제2 스위칭 박막트랜지스터 T4 : 제3 스위칭 박막트랜지스터

T5 : 제4 스위칭 박막트랜지스터 Vref : 가변전압

V_{DATA} : 데이터전압 V_{TH} : 문턱전압

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 액티브 매트릭스형 유기전계발광표시장치(Active Matrix type Organic Light Emitting Diode Device)의 구동 회로에 관한 것으로서, 보다 상세하게는 유기전계발광표시장치간에 존재하는 다결정 실리콘박막 트랜지스터의 문턱전압의 변동을 보상하여 패널간의 휘도 균일도를 향상시킬 수 있는 유기전계발광표시장치의 구동회로 및 구동방법에 관한 것이다.

최근에 액정표시장치(LCD ; Liquid Crystal Device)는 가볍고 전력소모가 적은 장점이 있어, 평판디스플레이(FPD ; Flat Panel Display)로서 현재 가장 많이 사용되고 있다.

그러나, 액정표시장치는 자체 발광소자가 아니라 수광소자이며 밝기, 콘트라스트, 시야각, 그리고 대면적화등에 기술적 한계가 있기 때문에, 최근에는 이러한 단점을 극복할 수 있는 새로운 평판디스플레이를 개발하려는 노력이 활발하게 전개되고 있다.

새로운 평판디스플레이중에서 하나인 유기전계발광소자는 자체 발광형이기 때문에 액정표시장치에 비해 시야각, 콘트라스트 등이 우수하며, 백라이트가 필요하지 않기 때문에 경량박형이 가능하고, 소비전력 측면에서도 유리하다.

그리고, 직류저전압 구동이 가능하고 응답속도가 빠르며 전부 교체이기 때문에 외부충격에 강하고 사용온도 범위도 넓으며, 특히 제조비용 측면에서도 저렴한 장점을 가지고 있다.

특히, 상기 유기전계발광소자의 제조공정에는, 액정표시장치나 PDP(Plasma display Panel)와 달리 증착 및 봉지(encapsulation) 장비가 전부라고 할 수 있기 때문에, 공정이 매우 단순하다.

특히, 각 화소마다 스위칭소자인 박막트랜지스터를 가지는 액티브 매트릭스방식으로 유기전계발광 다이오드소자를 구동하게 되면, 낮은 전류를 인가하더라도 동일한 휘도를 나타내므로 저소비전력, 고정세, 대형화가 가능한 장점을 가진다.

이러한 일반적인 액티브 매트릭스형 유기전계발광표시장치(이하, AMOLED로 약칭함)의 기본적인 구성에 대해 도 1를 참조하여 설명하면 다음과 같다.

도 1은 일반적인 액티브 매트릭스 타입의 유기전계 발광표시장치(AMOLED)의 기본 구조를 나타낸 도면이다.

도1을 참조하면, 일반적인 유기 전계발광 표시패널은 유리기판상에 서로 교차되도록 배열된 게이트 라인(GL1~GLm)들 및 데이터 라인(DL1~DLn)들과, 상기 게이트 라인(GL1~GLm)들 및 데이터 라인(DL1~DLn)들이 교차하여 정의되는 매트릭스 형태의 사각형영역내에 개별적으로 형성된 화소부(30)들을 구비한다.

여기서, 상기 화소부(30)들은 각각 게이트 라인(GL1~GLm)들을 통해 인가되는 주사신호에 의해 게이트 라인(GL1~GLm) 단위로 구동되어 데이터 라인(DL1~DLn)들을 통해 인가되는 화상신호의 크기에 대응하는 빛을 발생하게 된다.

따라서, 상기 유기 전계발광 표시패널에는 게이트 라인(GL1~GLm)들에 주사신호를 인가하는 주사선 구동회로부(10) 및 상기 데이터 라인(DL1~DLn)들에 화상신호를 공급하는 데이터 구동회로부(20)가 별도의 단결정 실리콘기판상에 제작되어 테이프 캐리어 패키지(tape carrier package : TCP)와 같은 방식으로 유기 전계발광 표시패널의 유리기판에 부착된다.

또한, 상기 화상 표시부에는 일정하게 이격되어 횡으로 배열되는 복수의 게이트 라인(GL11~GL1m)들과 일정하게 이격되어 열로 배열되는 복수의 데이터 라인 (DL11~DL1n)들이 서로 교차하며, 그 게이트 라인(GL11~GL1m)들과 데이터 라인(DL11~DL1n)들이 교차하여 정의되는 영역 내에 게이트 라인(GL11~GL1m)들 및 데이터 라인(DL11~DL1n)들과 전기적으로 접속되는 화소(110)들이 개별적으로 구비된다.

그리고, 상기 화소(110)들은 각각 게이트 라인(GL11~GL1m)들을 통해 인가되는 주사신호에 의해 게이트 라인(GL11~GL1m) 단위로 구동되어 데이터 라인 (DL11~DL1n)들을 통해 인가되는 화상신호의 크기에 대응하는 빛을 발생시키게 된다.

한편, 일반적인 유기전계발광표시장치의 단위화소의 회로구성에 대해 도 2를 참조하여 설명하면 다음과 같다.

도 2는 일반적인 액티브 매트릭스 타입의 유기전계 발광표시장치의 단위화소의 회로구성도이다.

도 2를 참조하면, 제1방향으로 주사선(gate line)(GL)이 형성되어 있고, 이 제1방향과 교차되는 제2방향으로 형성되며 서로 일정간격 이격된 신호선(data line)(DL) 및 전력공급라인(power supply line)(V_{DD})이 형성되어, 하나의 화소영역을 정의한다.

또한, 상기 주사선(GL)과 신호선(DL)이 교차하는 지점에는 어드레싱 엘리먼트 (adressing element)인 스위칭 박막트랜지스터(switching TFT; TR1)가 접속되어 있고, 이 스위칭 박막 트랜지스터(TR1)와 전력공급라인(V_{DD})에는 스토리지 캐패시터(storage capacitor ; 이하, Cst 라 칭함)가 접속되어 있으며, 이 스토리지 캐패시터(Cst) 및 전력공급라인(P)에는 전류원 엘리먼트(current source element)인 구동 박막트랜지스터(TR2)가 접속되어 있고, 이 구동 박막트랜지스터(TR2)에는 유기전계발광 다이오드소자(Electroluminescent Diode)(EL)가 접속되어 있다.

여기서, 상기 스위칭 박막트랜지스터(TR2)는 상기 게이트라인(GL)에 접속되어 데이터신호를 공급하는 소스전극(S1)과, 상기 구동 박막트랜지스터(TR1)의 게이트 전극(G2)에 접속되는 드레인전극(D1)으로 구성되어, 상기 유기발광다이오드소자(EL)를 스위칭한다.

또한, 상기 구동 박막트랜지스터(TR1)는 상기 스위칭 박막트랜지스터(TR2)의 드레인전극(D1)에 접속되는 게이트전극(G2)과, 상기 유기발광다이오드소자(EL)의 애노드전극에 접속되는 드레인전극(D2)과, 파워라인(V_{DD})과 접지라인(GND)에 접속되는 소스전극(S2)으로 구성되어 상기 유기발광소자의 구동용소자로 작용한다.

그리고, 상기 스토리지 캐패시터(Cst)는 그 일측 전극이 상기 스위칭 박막트랜지스터(TR2)의 드레인전극(D1) 및 구동 박막트랜지스터(TR1)의 게이트전극(G2)에 공통 접속되어 있고, 그 타측 전극이 구동 박막트랜지스터의 소스전극(D2) 및 파워라인(V_{DD})에 접속되어 있다.

더우기, 상기 유기발광다이오드소자(EL)는 상기 구동 박막트랜지스터(TR1)의 드레인전극(D2)에 접속되는 애노드전극과, 접지라인(GND)에 접속되는 캐소드전극, 및 상기 캐소드전극과 애노드전극사이에 형성되는 유기발광층으로 구성되며, 상기 유기발광층은 정공수송층, 발광층 및 전자수송층으로 구성된다.

이렇게 구성되는 일반적인 유기전계 발광표시소자(AMOLED)는 박막트랜지스터를 통하여 전류를 공급하게 되는데, 기존의 비정질 실리콘 박막트랜지스터는 캐리어 이동도(mobility)가 낮기 때문에, 최근에는 캐리어 이동도가 보다 우수한 폴리 실리콘 박막트랜지스터가 채용되고 있다.

더욱이, 미세한 색변화를 제대로 나타내기 위하여 정밀한 계조표시(gray scale) 능력이 디스플레이에서는 없어서는 안될 기능이다.

전술한 유기전계발광 다이오드 소자는 기본적으로 유기발광 다이오드에 흐르는 전류의 양을 조절하여 표시하며, 능동 구동방식에서는 유기 전계발광 다이오드소자에 전류를 공급하는 박막트랜지스터에 흐르는 전류의 양을 조절함으로써 유기 전계발광 다이오드소자의 발광량이 달라져서 계조가 표시된다.

그러나, 상기 종래기술에 따른 유기전계발광 표시장치의 구동회로 및 구동방법에 의하면, 유기전계 발광표시소자(OLED)의 전류는 구동 다결정 실리콘박막 트랜지스터(TR1)의 게이트전압(V_{IN})에 따라 결정된다.

이때, 상기 구동 다결정 실리콘박막 트랜지스터(TR1)는 세채레이션 (SATURATION)영역에서 동작하기 때문에 흐르는 전류는 아래의 식 (1)과 같이 표현된다.

$$I_{DS} = W/L \mu_P C_{OX} (V_{DD} - V_{IN} + V_{TH})^2 \text{ --- (1)}$$

여기서, 상기 W는 구동 박막트랜지스터의 채널폭, L은 채널길이, μ_P

는 전하 이동도, V_{DD} 는 전력공급라인, V_{IN} 는 게이트전압, V_{TH} 은 문턱전압이다.

따라서, 패널간의 구동 다결정 실리콘 박막 트랜지스터(TR1)의 문턱전압이 변화하면, 구동 다결정실리콘 박막 트랜지스터(TR1)의 전류 및 유기전계발광표시소자(OLED)의 전류가 변화하게 되어, 패널간에 휘도가 불균일하게 된다.

발명이 이루고자 하는 기술적 과제

이에 본 발명은 상기 종래기술의 제반문제점을 해결하기 위하여 안출한 것으로서, 유기전계 발광표시패널간에 존재하는 다결정 실리콘 박막 트랜지스터의 문턱전압의 변동을 보상할 수 있도록 하므로써 패널간의 휘도 균일도를 향상시킬 수 있는 유기전계 발광표시장치의 구동회로 및 그 구동방법을 제공함에 그 목적이 있다.

또한, 본 발명의 다른 목적은 Vdd 값을 변화시켜 감마보정을 하는 종래의 구조에 비해 가변전압(Vref)값을 변화시켜 감마보정을 하므로써 파워소모를 줄일 수 있고, R, G, B 화소별로 가변전압(Vref)을 적용함에 따라 R, G, B 유기전계발광표시소자(OLED) 특성의 불균일성을 보상할 수 있는 유기전계 발광표시장치의 구동회로 및 그 구동방법을 제공함에 있다.

발명의 구성 및 작용

상기 목적을 달성하기 위한 본 발명에 따른 유기전계발광표시장치의 구동회로는, 제1방향으로 배열된 게이트라인과 이 제1방향과 교차되는 제2방향으로 배열되는 데이터라인 및 전력공급라인; 상기 게이트라인과 데이터라인이 교차되는 지점에 접속되는 복수개의 스위칭 박막트랜지스터; 상기 스위칭 박막 트랜지스터와 전력공급라인에 접속되는 스토리지 캐패시터; 상기 스토리지 캐패시터부 및 전력공급라인에 접속되는 구동박막트랜지스터; 상기 구동 박막트랜지스터에 접속되는 유기 전계발광 다이오드소자; 상기 복수개의 스위칭 박막트랜지스터중 하나에 접속되는 가변전압부; 및 상기 복수개의 스위칭 박막트랜지스터중 적어도 하나에 접속되는 SELECT부로 구성되는 R, G, B 화소로 구성되고, 상기 가변전압부는 상기 R, G, B 화소에 각각 독립적으로 접속되는 것을 특징으로한다.

여기서, 상기 R, G, B 화소의 각각은 상기 데이터라인에 접속된 제1 스위칭 박막트랜지스터와, 상기 제1스위칭 박막트랜지스터에 접속된 스토리지캐패시터와, 상기 스토리지 캐패시터와 전력공급라인에 연결된 구동박막트랜지스터 및, 상기 구동박막트랜지스터에 접속된 제2스위칭 박막트랜지스터를 포함하여 구성되는 것을 특징으로한다.

또한, 본 발명에 따른 유기전계 발광표시장치의 회로구성은, 상기 제1스위칭 박막트랜지스터와 스토리지 캐패시터 사이에 접속된 제2 스위칭 박막트랜지스터에 접속되어 상기 가변전압부에 연결되는 제3 스위칭 박막트랜지스터와, 상기 스토리지 캐패시터와 구동박막트랜지스터의 게이트 및 드레인 사이에 접속되어 상기 제1 스위칭 박막트랜지스터와 연결되어 SELECT부와 접속되는 제4 스위칭 박막트랜지스터를 포함하는 것을 특징으로한다.

그리고, 상기 제2스위칭 박막트랜지스터와 제3 스위칭 박막트랜지스터는 EM부에 연결되는 것을 특징으로한다.

또한, 상기 목적을 달성하기 위한 유기전계발광표시장치의 구동회로에 있어서, 상기 R, G, B 화소의 각각은 상기 데이터라인에 접속되고 SELECT부에 연결되는 제1 스위칭 박막트랜지스터와, 상기 제1스위칭 박막트랜지스터와 상기 스토리지캐패시터 사이에 접속되고 가변전압부에 연결되는 제2 스위칭 박막트랜지스터와, 상기 스토리지 캐패시터와 전력공급라인에 연결된 구동박막트랜지스터 사이에 접속되고 SELECT부에 연결되는 제3 스위칭 박막트랜지스터를 포함하는 것을 특징으로한다.

여기서, 상기 제2스위칭 박막트랜지스터의 게이트는 EM부에 연결되는 것을 특징으로한다.

그리고, 상기 목적을 달성하기 위한 유기전계 발광표시장치의 구동회로에 있어서, 상기 R, G, B 화소의 각각은 상기 데이터라인에 접속되고 SELECT부에 연결되는 제1 스위칭 박막트랜지스터와, 상기 제1스위칭 박막트랜지스터와 상기 스토리지캐패시터 사이에 접속되고 가변전압부에 연결되는 제2 스위칭 박막트랜지스터와, 상기 스토리지 캐패시터와 전력공급라인에 연결된 구동박막트랜지스터 사이에 접속되고 SELECT부에 연결되는 제3 스위칭 박막트랜지스터를 포함하는 것을 특징으로한다.

여기서, 상기 제2스위칭 박막트랜지스터의 게이트는 SELECT부에 연결되는 것을 특징으로한다.

한편, 상기 목적을 달성하기 위한 본 발명에 따른 유기전계 발광표시장치의 구동방법은, 제1방향으로 배열된 게이트라인과 이 제1방향과 교차되는 제2방향으로 배열되는 데이터라인 및 전력공급라인과; 상기 게이트라인과 데이터라인이 교차되는 지점에 접속되는 복수개의 스위칭 박막트랜지스터와; 상기 스위칭 박막 트랜지스터와 전력공급라인에 접속되는 스토리지 캐패시터와; 상기 스토리지 캐패시터부 및 전력공급라인에 접속되는 구동박막트랜지스터와; 상기 구동 박막트랜지스터에 접속되는 유기전계발광 다이오드소자와; 상기 복수개의 스위치 박막트랜지스터중 하나에 접속되는 가변전압부 및; 상기 복수개의 스위치 박막트랜지스터중 적어도 하나에 접속되는 SELECT부로 구성되는 R, G, B 화소를 구동하되, 상기 가변전압부는 상기 R, G, B 화소에 각각 독립적으로 접속시켜, 한 프레임동안 R, G, B 화소 각각의 스토리지 캐패시터에 저장된 데이터 전압을 유지하기 위해 사용되는 가변전압을 독립적으로 조절하여 R, G, B 화소 각각의 유기발광소자의 전류값을 조정하는 것을 특징으로한다.

이하, 본 발명의 바람직한 실시예에 따른 유기전계발광표시장치의 구동회로 및 구동방법에 대해 첨부된 도면을 참조하여 상세히 설명한다.

도 3은 본 발명의 제1실시예에 따른 유기전계 발광표시장치의 기본 화소의 회로구성도이다.

도 4는 본 발명의 제1실시예에 따른 유기전계발광표시장치에 있어서, 화소의 R, G, B 화소별 Vref 전압을 적용한 예시도이다.

본 발명의 제1실시예에 따른 유기전계발광표시장치는, 제1방향으로 주사선 (gate line)(미도시)이 형성되어 있고, 이 제1방향과 교차되는 제2방향으로 형성되며 서로 일정간격 이격된 신호선(data line)(미도시) 및 전력공급라인(power supply line)(V_{DD})이 형성되어, 하나의 화소영역을 정의한다.

또한, 상기 주사선과 신호선이 교차하는 지점에는 어드레싱 엘리먼트 (addressing element)인 제1 스위칭 박막트랜지스터 (switching TFT; T1)가 접속되어 있고, 제2 스위칭 박막 트랜지스터(T2)와 전력공급라인(V_{DD})에는 스토리지 캐패시터

(storage capacitor ; 이하, Cst 라 칭함)가 접속되어 있으며, 이 스토리지 캐패시터(Cst) 및 전력공급라인(V_{DD})에는 전류원 엘리먼트(current source element)인 구동 박막트랜지스터(T1)가 접속되어 있고, 이 구동 박막트랜지스터(T1)에는 유기전계발광 다이오드소자(OLED)가 접속되어 있다.

또한, 상기 제1 스위칭 박막트랜지스터(T1)와 스토리지 캐패시터(Cst)사이에는 제2 스위칭 박막트랜지스터(T3)가 접속되어 있고, 상기 스토리지 캐패시터(Cst)와 접속되어 있는 상기 구동 박막트랜지스터(T1)의 게이트와 드레인사이에는 제3 스위칭 박막트랜지스터(T4)가 접속되어 있으며, 상기 구동 박막트랜지스터(T1)와 유기전계발광소자(OLED)사이에는 제4 스위칭 박막트랜지스터(T5)가 접속되어 있다.

여기서, 상기 제3 스위칭 박막트랜지스터(T4)의 게이트는 상기 제1 스위칭 박막트랜지스터(T2)와 접속되어 SELECT(n)에 연결된다.

또한, 상기 제2 스위칭 박막트랜지스터(T3)의 게이트는 상기 제4 스위칭 박막트랜지스터(T5)의 게이트에 접속되어 EM(n)에 연결된다.

그리고, 상기 제2 스위칭 박막트랜지스터(T3)의 소스는 DC전압인 가변전압(Vref)에 연결된다.

상기 구성으로 이루어진 본 발명의 제1실시예에 따른 유기전계 발광표시소자의 구동회로의 구동방법에 대해 도 3 및 도 4를 참조하여 설명하면 다음과 같다.

도 3을 참조하면, SELECT(n)이 온(ON)된 구간(C)에서 제1 및 제3 스위칭 박막트랜지스터(T2, T4)가 온(ON)이 된다.

이때, A 노드전압은 $V_{DD} - |V_{TH}|$ 전압으로 초기화되고, B 노드 전압은 V_{DATA} 가 된다.

또한, SELECT(n)이 오프(OFF)되고 EM(n)이 온(ON)된 구간(D)에서 제2 스위칭 박막트랜지스터(T3)가 온(ON)이 되어서 B 노드전압은 DC 전압인 가변전압(Vref)이 된다.

이때, A 노드전압은 B노드 전압의 전압변화량-($V_{DATA} - V_{ref}$)만큼 부스트래핑 (bootstrapping)되어서 " $V_{DD} - |V_{TH}| - V_{DATA} + V_{ref}$ "가 된다.

상기와 같은 결과를 종합하여 구동 박막트랜지스터(T1)의 전류식을 나타내면 아래의 식 (2)와 같다.

$$\begin{aligned} I_{OLED} &= 1/2 K (|V_{GS}| - |V_{TH}|)^2 \\ &= 1/2 K (V_{DD} - V_{DD} + |V_{TH}| + V_{DATA} - V_{ref} - |V_{TH}|)^2 \\ &= 1/2 K (V_{DATA} - V_{ref})^2 \end{aligned} \quad (2)$$

여기서, $K = \mu \times C_{ox} \times W/L$ 이다.

결과적으로, 상기 전류(I_{OLED})는 V_{DATA} 와 V_{ref} 의 함수가 된다.

따라서, 한 프레임동안 스토리지 캐패시터(Cst)에 저장된 데이터전압을 유지하기 위해 사용된 DC전압인 가변전압(Vref)를 조절하여 I_{OLED} 값을 조절할 수 있게 되고, 이를 통해서 패널 휘도 조절이 가능하게 된다.

또한, 도 4에 도시된 바와같이, 도 3에 도시된 회로구성으로 이루어진 R, G, B 화소별로 가변전압(Vref)공급부를 별도로 설치하여 회로구성을 하므로써 색좌표 및 감마를 조절할 수 있다.

이러한 경우, 전류가 흐르는 V_{DD} 를 조정하는 기존 구조에 비해서 전류가 흐르지 않는 V_{ref} 를 적용하는 것이 용이하고, R, G, B의 유기전계발광소자(OLED1, OLED2, OLED3)들 특성의 불균일성을 보상할 수 있다.

한편, 본 발명의 제2실시예에 따른 유기전계발광표시장치의 구동회로에 대해 첨부된 도면을 참조하여 상세히 설명한다.

도 5는 본 발명의 제2실시예에 따른 유기전계 발광표시장치의 기본 화소의 회로구성도로서, 본 발명의 제1실시예와 동일하게 Cst에 저장된 정보를 한 프레임동안 유지시키기 위해 Vref를 사용한 경우이다.

도 6은 본 발명의 제2실시예에 따른 유기전계발광표시장치에 있어서, 화소의 R, G, B 화소별 Vref 전압을 적용한 예시도이다.

본 발명의 제2실시예에 따른 유기전계발광표시장치는, 제1방향으로 주사선 (gate line)(미도시)이 형성되어 있고, 이 제1방향과 교차되는 제2방향으로 형성되며 서로 일정간격 이격된 신호선(data line)(미도시) 및 전력공급라인(power supply line)(V_{DD})이 형성되어, 하나의 화소영역을 정의한다.

또한, 상기 주사선과 신호선이 교차하는 지점에는 어드레싱 엘리먼트 (addressing element)인 제2 스위칭 박막트랜지스터 (switching TFT; T3)가 접속되어 있고, 이 제2 스위칭 박막 트랜지스터(T3)와 전력공급라인(V_{DD})에는 스토리지 캐패시터 (storage capacitor ; 이하, Cst 라 칭함)가 접속되어 있으며, 이 스토리지 캐패시터(Cst) 및 전력공급라인(V_{DD})에는 전류원 엘리먼트(current source element)인 구동 박막트랜지스터(T1)가 접속되어 있고, 이 구동 박막트랜지스터(T1)에는 유기전계발광 다이오드소자(OLED)가 접속되어 있다.

또한, 상기 제2 스위칭 박막트랜지스터(T3)와 스토리지 캐패시터(Cst)사이에는 제3 스위칭 박막트랜지스터(T4)가 접속되어 있고, 상기 스토리지 캐패시터(Cst)와 접속되어 있는 상기 구동 박막트랜지스터(T1)의 게이트와 전력공급라인(V_{DD}) 사이에는 제1 스위칭 박막트랜지스터(T2)가 접속되어 그 게이트가 SELECT(n)와 연결되어 있다.

여기서, 상기 제2 스위칭 박막트랜지스터(T3)와 스토리지 캐패시터(Cst)사이에는 제3 스위칭 박막트랜지스터(T4)가 접속되어 그 소스가 DC전압인 가변전압 (Vref)와 연결되어 있으며, 상기 제2 스위칭박막트랜지스터(T3)의 게이트는 상기 제1 스위칭 박막트랜지스터(T2)와 마찬가지로 SELECT(n)에 연결된다.

또한, 상기 제3 스위칭 박막트랜지스터(T4)의 게이트는 EM(n)에 연결되어 있다.

상기 구성으로 이루어진 본 발명의 제2실시예에 따른 유기전계 발광표시소자의 구동회로의 구동방법에 대해 도 5 및 6을 참조하여 설명하면 다음과 같다.

도 5를 참조하면, SELECT(n)이 온(ON)된 구간(C)에서 제1 및 제2 스위칭 박막트랜지스터(T2, T3)가 온(ON)이 된다. 이때, A 노드전압은 V_{DD} 으로 초기화되고, B 노드 전압은 V_{DATA}가 된다.

또한, SELECT(n)가 오프(OFF)되고 EM(n)이 온(ON)된 구간(D)에서 제2 스위칭 박막트랜지스터(T3)가 온(ON)이 되어 서 B 노드전압은 V_{ref} 전압이 된다. 이때, A 노드전압은 B노드전압의 전압변화량-(V_{DATA} - Vref)만큼 부스트래핑 (bootstrapping)되어서 "V_{DD} - V_{DATA} + Vref"가 된다.

상기와 같은 결과를 종합하여 구동 박막트랜지스터(T1)의 전류식을 나타내면 아래의 식 (3)와 같다.

$$\begin{aligned} I_{\text{OLED}} &= 1/2 K (| V_{\text{GS}} | - | V_{\text{TH}} |)^2 \\ &= 1/2 K (V_{\text{DD}} - V_{\text{DD}} + V_{\text{DATA}} - V_{\text{ref}} - | V_{\text{TH}} |)^2 \\ &= 1/2 K (V_{\text{DATA}} - V_{\text{ref}} - | V_{\text{TH}} |)^2 \end{aligned} \quad (3)$$

여기서, K = u × Cox × W/L 이다.

상기 전류식의 결과를 통해서 볼때, 제1실시예의 경우와 마찬가지로 전류 I_{OLED} 는 가변전압(Vref)에 비례하게 되고, 가변전압(Vref)을 조정함으로써 패널간에 균일한 휘도를 얻을 수 있다.

또한, 도 6에 도시된 바와같이, 도 5에 도시된 회로구성으로 이루어진 R, G, B 화소별로 가변전압(Vref)공급부를 별도로 연결함으로써 색좌표 및 감마를 조절할 수 있다.

또한, 본 발명의 제3실시예에 따른 유기전계발광표시장치의 구동회로에 대해 첨부된 도면을 참조하여 상세히 설명한다.

도 7은 본 발명의 제3실시예에 따른 유기전계 발광표시장치의 기본 화소의 회로구성도로서, 본 발명의 제2실시예에서 제3 스위칭 박막트랜지스터(T4)를 n형 p-Si TFT를 사용하여 EM 신호를 사용하지 않아도 되는 경우를 나타낸 예시도이다.

도 8은 본 발명의 제3실시예에 따른 유기전계발광표시장치에 있어서, 화소의 R, G, B 화소별 Vref 전압을 적용한 예시도이다.

본 발명의 제3실시예에 따른 유기전계발광표시장치는, 제1방향으로 주사선 (gate line)(미도시)이 형성되어 있고, 이 제1방향과 교차되는 제2방향으로 형성되며 서로 일정간격 이격된 신호선(data line)(미도시) 및 전력공급라인(power supply line)(V_{DD})이 형성되어, 하나의 화소영역을 정의한다.

또한, 상기 주사선과 신호선이 교차하는 지점에는 어드레싱 엘리먼트 (addressing element)인 제2 스위칭 박막트랜지스터 (switching TFT; T3)가 접속되어 있고, 이 스위칭 박막 트랜지스터(T3)와 전력공급라인(V_{DD})에는 스토리지 캐패시터 (storage capacitor ; 이하, Cst 라 칭함)가 접속되어 있으며, 이 스토리지 캐패시터(Cst) 및 전력공급라인(V_{DD})에는 전류원 엘리먼트(current source element)인 구동 박막트랜지스터(T1)가 접속되어 있고, 이 구동 박막트랜지스터(T1)에는 유기전계발광 다이오드소자(OLED)가 접속되어 있다.

또한, 상기 제2 스위칭 박막트랜지스터(T3)와 스토리지 캐패시터(Cst)사이에는 제3 스위칭 박막트랜지스터(T4)가 접속되어 있고, 상기 스토리지 캐패시터(Cst)와 접속되어 있는 상기 구동 박막트랜지스터(T1)의 게이트와 전력공급라인(V_{DD}) 사이에는 제1 스위칭 박막트랜지스터(T2)가 접속되어 SELECT(n)와 연결되어 있다.

여기서, 상기 제2 스위칭 박막트랜지스터(T3)와 스토리지 캐패시터(Cst)사이에는 제3 스위칭 박막트랜지스터(T4)가 접속되어 DC전압인 가변전압(Vref)과 연결되어 있으며, 상기 제2 스위칭박막트랜지스터(T3)의 게이트와 제3 스위칭 박막트랜지스터(T4)의 게이트는 상기 제1 스위칭 박막트랜지스터(T2)와 마찬가지로 SELECT(n)에 연결된다.

상기 구성으로 이루어진 본 발명의 제3실시예에 따른 유기전계 발광표시소자의 구동회로의 구동방법에 대해 도 7 및 8을 참조하여 설명하면 다음과 같다.

도 7을 참조하면, SELECT(n)이 로우(low)값이 된 구간(C)에서 제1 및 제2 스위칭 박막트랜지스터(T2, T3)가 온(ON)이 된다. 이때, A 노드전압은 V_{DD} 으로 초기화되고, B 노드 전압은 V_{DATA} 가 된다.

또한, SELECT(n)가 로우(low)값에서 하이(high)값으로 변하면, 제2 스위칭 박막트랜지스터(T3)는 오프(OFF)되고 제3 스위칭 박막트랜지스터(T4)가 온(ON)되어서 B노드전압은 가변전압(Vref)이 된다. 이때, A 노드전압은 "B노드전압의 전압변화량 - ($V_{DATA} - V_{ref}$)"만큼 부스트래핑(booststrapping)되어서 " $V_{DD} - V_{DATA} + V_{ref}$ "가 된다.

상기와 같은 결과를 종합하여 구동 박막트랜지스터(T1)의 전류식을 나타내면 아래의 식 (4)와 같다.

$$\begin{aligned}
 I_{OLED} &= 1/2 K (|V_{GS}| - |V_{TH}|)^2 \\
 &= 1/2 K (V_{DD} - V_{DD} + V_{DATA} - V_{ref} - |V_{TH}|)^2 \\
 &= 1/2 K (V_{DATA} - V_{ref} - |V_{TH}|)^2 \text{----- (4)}
 \end{aligned}$$

여기서, $K = u \times \text{Cox} \times W/L$ 이다.

상기 전류식의 결과를 통해서 볼때, 제2실시예의 경우와 마찬가지로 전류 I_{OLED} 는 가변전압(Vref)에 비례하게 되고, 이 가변전압(Vref)을 조정함으로써 패널간에 균일한 휘도를 얻을 수 있다.

또한, 도 8에 도시된 바와같이, 도 7에 도시된 회로구성으로 이루어진 R, G, B 화소별로 가변전압(Vref)공급부를 별도로 연결함으로써 색좌표 및 감마를 조절할 수 있다.

발명의 효과

상기에서 설명한 바와같이, 본 발명에 따른 유기전계 발광표시장치의 구동회로 및 구동방법에 의하면, 한 프레임동안 Cst 에 저장된 데이터전압을 유지하기 위해 사용된 DC전압인 가변전압(Vref)을 조절하여 I_{OLED} 값을 조절할 수 있으므로써 패널 휘도 조절이 가능하게 된다.

또한, R, G, B 화소별로 가변전압(Vref)공급부를 별도로 설치하여 회로구성을 하므로써 색좌표 및 감마를 조절할 수 있다.

이러한 경우, 전류가 흐르는 V_{DD} 를 조정하는 기존 구조에 비해서 전류가 흐르지 않는 가변전압(Vref)를 적용하는 것이 용이하고, R, G, B의 유기전계발광소자들 특성의 불균일성을 보상할 수 있다.

한편, 상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

(57) 청구의 범위

청구항 1.

제1방향으로 배열된 게이트라인과 이 제1방향과 교차되는 제2방향으로 배열되는 데이터라인 및 전력공급라인;

상기 게이트라인과 데이터라인이 교차되는 지점에 접속되는 복수개의 스위칭 박막트랜지스터;

상기 스위칭 박막 트랜지스터와 전력공급라인에 접속되는 스토리지 캐패시터;

상기 스토리지 캐패시터부 및 전력공급라인에 접속되는 구동박막트랜지스터;

상기 구동 박막트랜지스터에 접속되는 유기전계발광 다이오드소자;

상기 복수개의 스위치 박막트랜지스터중 하나에 접속되는 가변전압부; 및

상기 복수개의 스위치 박막트랜지스터중 적어도 하나에 접속되는 SELECT부로 구성되는 R, G, B 화소로 구성되고,

상기 가변전압부는 상기 R, G, B 화소에 각각 독립적으로 접속되는 것을 특징으로하는 유기전계발광표시장치의 구동회로.

청구항 2.

제1항에 있어서, 상기 R, G, B 화소의 각각은,

상기 데이터라인에 접속된 제1 스위칭 박막트랜지스터와,

상기 제1스위칭 박막트랜지스터에 접속된 스토리지캐패시터와,

상기 스토리지 캐패시터와 전력공급라인에 연결된 구동박막트랜지스터 및,

상기 구동박막트랜지스터에 접속된 제2스위칭 박막트랜지스터를 포함하여 구성되는 것을 특징으로하는 유기전계발광표시장치의 구동회로.

청구항 3.

제2항에 있어서, 상기 제1스위칭 박막트랜지스터와 스토리지 캐패시터사이에 접속된 제2 스위칭 박막트랜지스터에 접속되어 상기 가변전압부에 연결되는 제3 스위칭 박막트랜지스터와, 상기 스토리지 캐패시터와 구동박막트랜지스터의 게이트 및 드레인사이에 접속되어 상기 제1 스위칭 박막트랜지스터와 연결되어 SELECT부와 접속되는 제4 스위칭 박막트랜지스터를 포함하는 것을 특징으로하는 유기전계발광표시장치의 구동회로.

청구항 4.

제3항에 있어서, 상기 제2스위칭 박막트랜지스터와 제3 스위칭 박막트랜지스터는 EM부에 연결되는 것을 특징으로하는 유기전계발광표시장치의 구동회로.

청구항 5.

제1항에 있어서, 상기 R, G, B 화소의 각각은,

상기 데이터라인에 접속되고 SELECT부에 연결되는 제1 스위칭 박막트랜지스터와,

상기 제1스위칭 박막트랜지스터와 상기 스토리지캐패시터사이에 접속되고 가변전압부에 연결되는 제2 스위칭 박막트랜지스터와,

상기 스토리지 캐패시터와 전력공급라인에 연결된 구동박막트랜지스터사이에 접속되고 SELECT부에 연결되는 제3 스위칭 박막트랜지스터를 포함하는 것을 특징으로하는 유기전계발광표시장치의 구동회로.

청구항 6.

제5항에 있어서, 상기 제2스위칭 박막트랜지스터의 게이트는 EM부에 연결되는 것을 특징으로하는 유기전계발광표시장치의 구동회로.

청구항 7.

제1항에 있어서, 상기 R, G, B 화소의 각각은,

상기 데이터라인에 접속되고 SELECT부에 연결되는 제1 스위칭 박막트랜지스터와,

상기 제1스위칭 박막트랜지스터와 상기 스토리지캐패시터사이에 접속되고 가변전압부에 연결되는 제2 스위칭 박막트랜지스터와,

상기 스토리지 캐패시터와 전력공급라인에 연결된 구동박막트랜지스터사이에 접속되고 SELECT부에 연결되는 제3 스위칭 박막트랜지스터를 포함하는 것을 특징으로하는 유기전계발광표시장치의 구동회로.

청구항 8.


제7항에 있어서, 상기 제2스위칭 박막트랜지스터의 게이트는 SELECT부에 연결되는 것을 특징으로하는 유기전계발광표시장치의 구동회로.

청구항 9.


제1방향으로 배열된 게이트라인과 이 제1방향과 교차되는 제2방향으로 배열되는 데이터라인 및 전력공급라인과; 상기 게이트라인과 데이터라인이 교차되는 지점에 접속되는 복수개의 스위칭 박막트랜지스터와; 상기 스위칭 박막 트랜지스터와 전력공급라인에 접속되는 스토리지 캐패시터와; 상기 스토리지 캐패시터부 및 전력공급라인에 접속되는 구동박막트랜지스터와; 상기 구동 박막트랜지스터에 접속되는 유기전계발광 다이오드소자와; 상기 복수개의 스위치 박막트랜지스터중 하나에 접속되는 가변전압부 및; 상기 복수개의 스위치 박막트랜지스터중 적어도 하나에 접속되는 SELECT부로 구성되는 R, G, B 화소를 구동하되, 상기 가변전압부는 상기 R, G, B 화소에 각각 독립적으로 접속시켜, 한 프레임동안 R, G, B 화소 각각의 스토리지 캐패시터에 저장된 데이터 전압을 유지하기 위해 사용되는 가변전압을 독립적으로 조절하여 R, G, B 화소 각각의 유기발광소자의 전류값을 조정하는 것을 특징으로하는 유기전계발광표시장치의 구동방법.

도면



도면1




도면4



도면5



도면6



The schematic diagram illustrates a 1T1C1D pixel circuit. It includes a PMOS transistor T1 connected to VDD, an NMOS transistor T5 connected to the OLED, and a current source T3 controlled by Vref and SELECT[n]. A data input T2 is controlled by DATA. A capacitor Cst is connected to node A. The timing diagram shows DATA[m] as a pulse, SELECT[n] as a pulse labeled C, and Em[n] as a pulse labeled D.