



## 특허청구의 범위

### 청구항 1

기관;

상기 기관의 제1면 상에 형성된 복수의 박막 트랜지스터;

상기 복수의 박막 트랜지스터를 덮는 패시베이션막;

상기 패시베이션막 상에 상기 각 박막 트랜지스터와 전기적으로 연결되도록 형성되고, 상기 각 박막 트랜지스터를 가릴 수 있도록 상기 각 박막 트랜지스터와 중첩되도록 배치된 복수의 화소 전극;

상기 패시베이션막 상에 형성되고 상기 화소 전극과 전기적으로 분리되며 도전성 물질로 구비된 제1도전부;

상기 화소 전극의 가장자리를 덮도록 상기 패시베이션막 상에 형성된 화소 정의막;

광투과가 가능하도록 형성되고, 상기 화소 전극과 대향되며, 상기 제1도전부의 적어도 일부를 덮는 대향 전극;

상기 화소 전극과 대향 전극의 사이에 개재되고 발광층을 포함하는 유기막; 및

도전성 물질로 구비되고 상기 대향 전극 및 제1도전부와 각각 전기적으로 연결된 제2도전부;를 포함하는 유기 발광 표시장치.

### 청구항 2

제1항에 있어서,

제1도전부는 역태이퍼상으로 형성된 것을 특징으로 하는 유기 발광 표시장치.

### 청구항 3

제1항에 있어서,

제1도전부의 두께는 대향 전극의 두께보다 두꺼운 것을 특징으로 하는 유기 발광 표시장치.

### 청구항 4

제1항에 있어서,

상기 화소 정의막은 상기 화소 전극에 인접한 위치에 제1개구를 갖는 것을 특징으로 하는 유기 발광 표시장치.

### 청구항 5

제4항에 있어서,

상기 제1개구에는 상기 대향 전극이 형성되지 않은 것을 특징으로 하는 유기 발광 표시장치.

### 청구항 6

제1항에 있어서,

상기 대향 전극은 상기 각 화소 전극에 대향되도록 복수 개 구비된 것을 특징으로 하는 유기 발광 표시장치.

### 청구항 7

제1항에 있어서,

상기 대향 전극은 서로 인접한 적어도 두 개의 화소 전극에 걸쳐 위치하는 것을 특징으로 하는 유기 발광 표시장치.

### 청구항 8

제1항에 있어서,

상기 화소 정의막은 상기 제1도전부의 적어도 일부를 노출하는 제2개구를 갖고,  
상기 대향 전극은 상기 제2개구를 덮는 것을 특징으로 하는 유기 발광 표시장치.

**청구항 9**

투과 영역과 상기 투과 영역을 사이에 두고 서로 이격된 복수의 화소 영역들이 구획된 기판;  
상기 기판의 제1면 상에 형성되고 각각 적어도 하나의 박막 트랜지스터를 포함하며, 상기 각 화소 영역 내에 위치하는 복수의 화소 회로부;  
상기 복수의 화소 회로부를 덮고, 상기 투과 영역 및 화소 영역들 모두에 형성된 패시베이션막;  
상기 패시베이션막 상에 상기 각 화소 회로부와 전기적으로 연결되도록 형성되고, 상기 각 화소 영역 내에 위치하며, 상기 각 화소 회로부를 가릴 수 있도록 상기 각 화소 회로부와 중첩되도록 배치된 복수의 화소 전극;  
상기 화소 전극과 전기적으로 분리되며 도전성 물질로 구비된 제1도전부;  
상기 화소 전극의 가장자리를 덮도록 상기 패시베이션막 상에 형성된 화소 정의막;  
광투과가 가능하도록 형성되고, 상기 화소 전극과 대향되며, 상기 제1도전부를 덮는 대향 전극;  
상기 화소 전극과 대향 전극의 사이에 개재되고 발광층을 포함하는 유기막; 및  
도전성 물질로 구비되고 상기 대향 전극 및 제1도전부와 각각 전기적으로 연결된 제2도전부;를 포함하는 유기 발광 표시장치.

**청구항 10**

제9항에 있어서,  
제1도전부는 역태이퍼상으로 형성된 것을 특징으로 하는 유기 발광 표시장치.

**청구항 11**

제9항에 있어서,  
제1도전부의 두께는 대향 전극의 두께보다 두꺼운 것을 특징으로 하는 유기 발광 표시장치.

**청구항 12**

제9항에 있어서,  
상기 화소 정의막은 상기 화소 전극에 인접한 위치에 제1개구를 갖는 것을 특징으로 하는 유기 발광 표시장치.

**청구항 13**

제12항에 있어서,  
상기 제1개구에는 상기 대향 전극이 형성되지 않은 것을 특징으로 하는 유기 발광 표시장치.

**청구항 14**

제9항에 있어서,  
상기 대향 전극은 상기 각 화소 전극에 대향되도록 복수개 구비된 것을 특징으로 하는 유기 발광 표시장치.

**청구항 15**

제9항에 있어서,  
상기 대향 전극은 서로 인접한 적어도 두 개의 화소 전극에 걸쳐 위치하는 것을 특징으로 하는 유기 발광 표시장치.

**청구항 16**

제9항에 있어서,  
 상기 제1도전부는 상기 패시베이션막 상에 형성되고,  
 상기 화소 정의막은 상기 제1도전부의 적어도 일부를 노출하는 제2개구를 가지며,  
 상기 대향 전극은 상기 제2개구를 덮는 것을 특징으로 하는 유기 발광 표시장치.

**청구항 17**

제9항에 있어서,  
 상기 각 화소 회로부와 전기적으로 연결된 복수의 도전 라인들을 더 포함하고, 상기 도전 라인들 중 적어도 하나는 상기 각 화소 전극과 중첩되도록 배열된 것을 특징으로 하는 유기 발광 표시장치.

**청구항 18**

제9항에 있어서,  
 상기 패시베이션막은 투명한 물질로 구비된 것을 특징으로 하는 유기 발광 표시장치.

**청구항 19**

제9항에 있어서,  
 상기 제1도전부는 상기 기판과 상기 대향 전극의 사이에 개재된 것을 특징으로 하는 유기 발광 표시장치.

**청구항 20**

제9항에 있어서,  
 상기 투과 영역에 대응되는 위치에 투명한 복수의 절연막들이 구비된 것을 특징으로 하는 유기 발광 표시장치.

**청구항 21**

제20항에 있어서,  
 상기 절연막들 중 적어도 하나는 상기 투과 영역 중 적어도 일부에 대응되는 위치에 개구를 구비한 것을 특징으로 하는 유기 발광 표시장치.

**청구항 22**

제9항에 있어서,  
 상기 화소 전극은 반사 전극인 것을 특징으로 하는 발광 표시장치.

**명세서**

**기술분야**

[0001] 본 발명은 유기 발광 표시 장치에 관한 것으로, 보다 상세하게는 투명한 유기 발광 표시장치에 관한 것이다.

**배경기술**

[0002] 유기 발광 표시 장치는 시야각, 콘트라스트(contrast), 응답속도, 소비전력 등의 측면에서 특성이 우수하기 때문에 MP3 플레이어나 휴대폰 등과 같은 개인용 휴대기기에서 텔레비전(TV)에 이르기까지 응용 범위가 확대되고 있다.

[0003] 이러한 유기 발광 표시 장치는 자발광 특성을 가지며, 액정 표시 장치와 달리 별도의 광원을 필요로 하지 않으므로 두께와 무게를 줄일 수 있다.

[0004] 또한, 유기 발광 표시 장치는 장치 내부의 박막 트랜지스터나 유기 발광 소자를 투명한 형태로 만들어 줌으로써, 투명 표시 장치로 형성할 수 있다.

[0005] 그런데, 이러한 투명 표시 장치에서는, 스위치 오프 상태일 때 반대편에 위치한 사물 또는 이미지가 유기 발광

소자 뿐만 아니라 박막 트랜지스터 및 여러 배선 등의 패턴 및 이들 사이의 공간을 투과해 사용자에게 전달되는데, 비록 투명 표시 장치라 하더라도 전술한 유기 발광 소자, 박막 트랜지스터 및 배선들 자체의 투과율이 그리 높지 않고, 이들 사이 공간도 매우 적어 전체 디스플레이의 투과율은 높지 못하다.

[0006] 또한, 전술한 패턴들, 즉, 유기 발광 소자, 박막 트랜지스터 및 배선들의 패턴들에 의해 사용자는 왜곡된 이미지를 전달받게 될 수 있다. 이는 상기 패턴들 사이의 간격이 수백 nm 수준이기 때문에, 가시광 파장과 동일 수준이 되어 투과된 빛의 산란을 야기하게 되기 때문이다.

[0007] 뿐만 아니라, 외광에 대한 투과율을 높이기 위하여 화면 전체에 대해 공통으로 증착되는 대향 전극을 얇게 형성할 경우에는 이 대향 전극에서 전압 강하(즉, IR drop) 현상이 나타날 우려가 있고, 특히 유기 발광 표시 장치의 크기가 증가됨에 따라 상기 현상이 두드러질 우려가 있다.

**발명의 내용**

**해결하려는 과제**

[0008] 본 발명은, 투과 영역에서의 투과율을 향상시켜 투명하도록 함과 동시에 대향 전극에서의 전압 강하를 줄일 수 있는 유기 발광 표시 장치를 제공하는 데에 목적이 있다.

[0009] 본 발명의 다른 목적은 투과하는 빛의 산란을 억제하여 투과 이미지의 왜곡 현상이 방지된 투명한 유기 발광 표시 장치를 제공하는 것이다.

**과제의 해결 수단**

[0010] 상기와 같은 목적을 달성하기 위하여, 본 발명은, 기판과, 상기 기판의 제1면 상에 형성된 복수의 박막 트랜지스터와, 상기 복수의 박막 트랜지스터를 덮는 패시베이션막과, 상기 패시베이션막 상에 상기 각 박막 트랜지스터와 전기적으로 연결되도록 형성되고, 상기 각 박막 트랜지스터를 가릴 수 있도록 상기 각 박막 트랜지스터와 중첩되도록 배치된 복수의 화소 전극과, 상기 패시베이션막 상에 형성되고 상기 화소 전극과 전기적으로 분리되며 도전성 물질로 구비된 제1도전부와, 상기 화소 전극의 가장자리를 덮도록 상기 패시베이션막 상에 형성된 화소 정의막과, 광투과가 가능하도록 형성되고, 상기 화소 전극과 대향되며, 상기 제1도전부의 적어도 일부를 덮는 대향 전극과, 상기 화소 전극과 대향 전극의 사이에 개재되고 발광층을 포함하는 유기막과, 도전성 물질로 구비되고 상기 대향 전극 및 제1도전부와 각각 전기적으로 연결된 제2도전부를 포함하는 유기 발광 표시장치를 제공한다.

[0011] 본 발명의 다른 특징에 따르면, 상기 제1도전부는 역테이퍼상으로 형성될 수 있다.

[0012] 본 발명의 또 다른 특징에 따르면, 상기 제1도전부의 두께는 대향 전극의 두께보다 두꺼울 수 있다.

[0013] 본 발명의 또 다른 특징에 따르면, 상기 화소 정의막은 상기 화소 전극에 인접한 위치에 제1개구를 가질 수 있다.

[0014] 본 발명의 또 다른 특징에 따르면, 상기 제1개구에는 상기 대향 전극이 형성되지 않을 수 있다.

[0015] 본 발명의 또 다른 특징에 따르면, 상기 대향 전극은 상기 각 화소 전극에 대향되도록 복수 개 구비될 수 있다.

[0016] 본 발명의 또 다른 특징에 따르면, 상기 대향 전극은 서로 인접한 적어도 두 개의 화소 전극에 걸쳐 위치할 수 있다.

[0017] 본 발명의 또 다른 특징에 따르면, 상기 화소 정의막은 상기 제1도전부의 적어도 일부를 노출하는 제2개구를 갖고, 상기 대향 전극은 상기 제2개구를 덮을 수 있다.

[0018] 본 발명은 또한 전술한 목적을 달성하기 위하여, 투과 영역과 상기 투과 영역을 사이에 두고 서로 이격된 복수의 화소 영역들이 구획된 기판과, 상기 기판의 제1면 상에 형성되고 각각 적어도 하나의 박막 트랜지스터를 포함하며, 상기 각 화소 영역 내에 위치하는 복수의 화소 회로부와, 상기 복수의 화소 회로부를 덮고, 상기 투과 영역 및 화소 영역들 모두에 형성된 패시베이션막과, 상기 패시베이션막 상에 상기 각 화소 회로부와 전기적으로 연결되도록 형성되고, 상기 각 화소 영역 내에 위치하며, 상기 각 화소 회로부를 가릴 수 있도록 상기 각 화소 회로부와 중첩되도록 배치된 복수의 화소 전극과, 상기 화소 전극과 전기적으로 분리되며 도전성 물질로 구비된 제1도전부와, 상기 화소 전극의 가장자리를 덮도록 상기 패시베이션막 상에 형성된 화소 정의막과, 광투과가 가능하도록 형성되고, 상기 화소 전극과 대향되며, 상기 제1도전부를 덮는 대향 전극과, 상기 화소 전극과

대향 전극의 사이에 개재되고 발광층을 포함하는 유기막과, 도전성 물질로 구비되고 상기 대향 전극 및 제1도전부와 각각 전기적으로 연결된 제2도전부를 포함하는 유기 발광 표시장치를 제공한다.

- [0019] 본 발명의 다른 특징에 따르면, 상기 제1도전부는 역테이퍼상으로 형성될 수 있다.
- [0020] 본 발명의 또 다른 특징에 따르면, 상기 제1도전부의 두께는 대향 전극의 두께보다 두꺼울 수 있다.
- [0021] 본 발명의 또 다른 특징에 따르면, 상기 화소 정의막은 상기 화소 전극에 인접한 위치에 제1개구를 가질 수 있다.
- [0022] 본 발명의 또 다른 특징에 따르면, 상기 제1개구에는 상기 대향 전극이 형성되지 않을 수 있다.
- [0023] 본 발명의 또 다른 특징에 따르면, 상기 대향 전극은 상기 각 화소 전극에 대향되도록 복수 개 구비될 수 있다.
- [0024] 본 발명의 또 다른 특징에 따르면, 상기 대향 전극은 서로 인접한 적어도 두 개의 화소 전극에 걸쳐 위치할 수 있다.
- [0025] 본 발명의 또 다른 특징에 따르면, 상기 제1도전부는 상기 패시베이션막 상에 형성되고, 상기 화소 정의막은 상기 제1도전부의 적어도 일부를 노출하는 제2개구를 가지며, 상기 대향 전극은 상기 제2개구를 덮을 수 있다.
- [0026] 본 발명의 또 다른 특징에 따르면, 상기 각 화소 회로부와 전기적으로 연결된 복수의 도전 라인들을 더 포함하고, 상기 도전 라인들 중 적어도 하나는 상기 각 화소 전극과 중첩되도록 배열될 수 있다.
- [0027] 본 발명의 또 다른 특징에 따르면, 상기 패시베이션막은 투명한 물질로 구비될 수 있다.
- [0028] 본 발명의 또 다른 특징에 따르면, 상기 제1도전부는 상기 기판과 상기 대향 전극의 사이에 개재될 수 있다.
- [0029] 본 발명의 또 다른 특징에 따르면, 상기 투과 영역에 대응되는 위치에 투명한 복수의 절연막들이 구비될 수 있다.
- [0030] 본 발명의 또 다른 특징에 따르면, 상기 절연막들 중 적어도 하나는 상기 투과 영역 중 적어도 일부에 대응되는 위치에 개구를 구비할 수 있다.
- [0031] 본 발명의 또 다른 특징에 따르면, 상기 화소 전극은 반사 전극일 수 있다.

**발명의 효과**

- [0032] 상기한 바와 같은 본 발명에 따르면, 외광에 대한 투과율을 높여 투명한 유기 발광 표시장치를 구현함과 동시에 대향 전극의 면저항을 감소시켜 대향 전극의 전압 강하를 줄일 수 있다.
- [0033] 또한, 투과하는 빛의 산란을 억제하여 투과 이미지의 왜곡 현상이 방지된 투명한 유기 발광 표시 장치를 얻을 수 있다.

**도면의 간단한 설명**

- [0034] 도 1은 본 발명의 바람직한 일 실시예에 따른 유기 발광 표시장치를 도시한 단면도,
- 도 2는 도 1의 일 실시예를 보다 상세히 도시한 단면도,
- 도 3은 도 1의 다른 일 실시예를 보다 상세히 도시한 단면도,
- 도 4는 도 2 또는 도 3의 유기 발광부의 일 예를 개략적으로 도시한 개략도,
- 도 5는 도 4의 화소 회로부의 일 예를 포함한 유기 발광부를 도시한 개략도,
- 도 6은 도 5의 유기 발광부의 일 예를 보다 구체적으로 도시한 평면도,
- 도 7은 도 6의 A-A에 따른 단면도,
- 도 8은 도 6의 B-B에 따른 단면도,
- 도 9는 본 발명의 유기 발광부의 다른 일 예를 도시한 평면도,
- 도 10은 본 발명의 유기 발광부의 또 다른 일 예를 도시한 평면도,
- 도 11은 본 발명의 유기 발광부의 또 다른 일 예를 도시한 평면도,

도 12는 본 발명의 유기 발광부의 또 다른 일 예를 도시한 평면도,  
 도 13은 본 발명의 유기 발광부의 또 다른 일 예를 도시한 평면도,  
 도 14는 본 발명의 유기 발광부의 또 다른 일 예를 도시한 평면도.

**발명을 실시하기 위한 구체적인 내용**

- [0035] 이하, 첨부된 도면을 참조로 본 발명의 바람직한 실시예들에 대하여 보다 상세히 설명한다.
- [0036] 도 1은 본 발명의 바람직한 일 실시예에 따른 유기 발광 표시장치를 도시한 단면도이다.
- [0037] 도 1을 참조하면, 본 발명의 바람직한 일 실시예에 따른 유기 발광 표시장치는 기관(1)의 제1면(11)에 디스플레이 이부(2)가 구비된다.
- [0038] 이러한 유기 발광 표시장치에서 외광은 기관(1) 및 디스플레이부(2)를 투과하여 입사된다.
- [0039] 그리고 디스플레이부(2)는 후술하는 바와 같이 외광이 투과 가능하도록 구비된 것으로, 도 1에서 볼 때, 화상이 구현되는 측에 위치한 사용자가 기관(1) 하부 외측의 이미지를 관찰 가능하도록 구비된다.
- [0040] 도 2는 도 1의 유기 발광 표시장치를 보다 구체적으로 나타낸 일 실시예로서, 상기 디스플레이부(2)는 기관(1)의 제1면(11)에 형성된 유기 발광부(21)와 이 유기 발광부(21)를 밀봉하는 밀봉기관(23)을 포함한다.
- [0041] 상기 밀봉기관(23)은 투명한 부재로 형성되어 유기 발광부(21)로부터의 화상이 구현될 수 있도록 하고, 유기 발광부(21)로 외기 및 수분이 침투하는 것을 차단한다.
- [0042] 상기 기관(1)과 상기 밀봉기관(23)은 그 가장자리가 밀봉재(24)에 의해 결합되어 상기 기관(1)과 밀봉기관(23)의 사이 공간(25)이 밀봉된다. 후술하는 바와 같이, 상기 공간(25)에는 흡습제나 충전제 등이 위치할 수 있다.
- [0043] 상기 밀봉기관(23) 대신에 도 3에서 볼 수 있듯이 박막의 밀봉필름(26)을 유기 발광부(21) 상에 형성함으로써 유기 발광부(21)를 외기로부터 보호할 수 있다. 상기 밀봉필름(26)은 실리콘옥사이드 또는 실리콘나이트라이드와 같은 무기물로 이루어진 막과 에폭시, 폴리이미드와 같은 유기물로 이루어진 막이 교대로 성막된 구조를 취할 수 있는 데, 반드시 이에 한정되는 것은 아니며, 투명한 박막 상의 밀봉구조이면 어떠한 것이든 적용 가능하다.
- [0044] 도 4는 도 2 또는 도 3의 유기 발광부(21)의 개략적인 구성을 나타내는 개략도이고, 도 5는 도 4의 화소 회로부(PC)의 보다 구체적인 일 예를 도시한 개략도이다. 도 2 내지 도 5에서 볼 때, 본 발명의 바람직한 일 실시예에 따르면, 상기 유기 발광부(21)는 외광이 투과되도록 구비된 투과 영역(TA)과, 이 투과 영역(TA)을 사이에 두고 서로 이격된 복수의 화소 영역(PA)들로 구획된 기관(1) 상에 형성된 것이다.
- [0045] 도 4에서 볼 수 있듯이, 각 화소 영역(PA) 내에는 화소 회로부(PC)가 구비되어 있으며, 스캔 라인(S), 데이터 라인(D) 및 Vdd 라인(V)과 같은 복수의 도전 라인이 이 화소 회로부(PC)에 전기적으로 연결된다. 도면에 도시하지는 않았지만 상기 화소 회로부(PC)의 구성에 따라 상기 스캔 라인(S), 데이터 라인(D) 및 Vdd 라인(V) 외에도 더 다양한 도전 라인들이 구비되어 있을 수 있다.
- [0046] 도 5에서 볼 수 있듯이, 상기 화소 회로부(PC)는, 스캔 라인(S)과 데이터 라인(D)에 연결된 제1박막 트랜지스터(TR1)와, 제1박막 트랜지스터(TR1)와 Vdd 라인(V)에 연결된 제2박막 트랜지스터(TR2)와, 제1박막 트랜지스터(TR1)와 제2박막 트랜지스터(TR2)에 연결된 커패시터(Cst)를 포함한다. 이 때, 제1박막 트랜지스터(TR1)는 스위칭 트랜지스터가 되고, 제2박막 트랜지스터(TR2)는 구동 트랜지스터가 된다. 상기 제2박막 트랜지스터(TR2)는 화소 전극(221)과 전기적으로 연결되어 있다. 도 5에서 제1박막 트랜지스터(TR1)와 제2박막 트랜지스터(TR2)는 P형으로 도시되어 있으나, 반드시 이에 한정되는 것은 아니며 적어도 하나가 N형으로 형성될 수도 있다. 상기와 같은 박막 트랜지스터 및 커패시터의 개수는 반드시 도시된 실시예에 한정되는 것은 아니며, 화소 회로부(PC)에 따라 2 이상의 박막 트랜지스터, 1 이상의 커패시터가 조합될 수 있다.
- [0047] 도 4 및 도 5에 따르면, 스캔 라인(S)은 화소 전극(221)과 중첩되게 화소 전극(221)을 가로지르도록 배치되고, 데이터 라인(D) 및 Vdd 라인(V)들은 화소 전극(221) 옆으로 지나가도록 배치된다. 그러나, 본 발명은 반드시 이에 한정되는 것은 아니며, 스캔 라인(S), 데이터 라인(D) 및 Vdd 라인(V)을 포함한 복수의 도전 라인들 중 적어도 하나가 상기 화소 전극(221)과 중첩되도록 배치시킬 수 있으며, 경우에 따라서는 스캔 라인(S), 데이터 라인(D) 및 Vdd 라인(V)을 포함한 복수의 도전 라인들 모두 화소 전극(221)에 인접하게 배치시킬 수 있다.

- [0048] 상기 각 화소 영역(PA)은 각 서브픽셀에서 발광이 이뤄지는 영역이 되는 데, 이렇게 발광이 이뤄지는 영역 내에 화소 회로부(PC)가 위치하기 때문에 사용자는 투과 영역(TA)을 통해 외부를 볼 수 있게 된다. 즉, 이 투과 영역(TA)에 투과율을 저해하는 가장 큰 요소 중 하나인 화소 회로부(PC)의 도전 패턴이 위치하지 않기 때문에 투과 영역(TA)의 투과율은 더욱 높아지게 된다.
- [0049] 이처럼 본 발명은 화상이 구현되는 영역을 화소 영역(PA)과 투과 영역(TA)으로 나누고, 디스플레이 전체 투과율을 떨어뜨리는 요소 중 하나인 도전 패턴들의 대부분을 화소 영역(PA)으로 배치함으로써 투과 영역(TA)의 투과율을 높여, 화상이 구현되는 영역 전체(도 2 또는 도 3의 유기 발광부(21))의 투과율을 종래의 투명 표시장치 대비 향상시킬 수 있게 된다.
- [0050] 본 발명은 또한 전술한 화소 영역(PA)과 투과 영역(TA)의 분리에 따라 투과 영역(TA)을 통해 외부를 관찰할 때에, 외부광이 화소 회로부(PC) 내의 소자들의 패턴과 관련하여 산란함에 따라 발생하는 외부 이미지 왜곡 현상을 방지할 수 있다.
- [0051] 비록 화소 영역(PA)과 화소 영역(PA) 사이의 투과 영역(TA)에도 스캔 라인(S), 데이터 라인(D) 및 Vdd 라인(V)을 포함하는 도전 라인들이 가로지르도록 배치되어 있기는 하나, 이 도전 라인들은 매우 얇게 형성되기 때문에, 이는 사용자의 세밀한 관찰에 의해서만 발견될 뿐, 유기 발광부(21)의 전체 투과도에는 영향을 미치지 않게 되며, 특히 투명 디스플레이를 구현하는 데에는 전혀 문제가 없다. 또 사용자가 상기 화소 영역(PA)에 가리워진 영역만큼 외부 이미지를 볼 수 없다 하더라도 디스플레이 영역 전체를 놓고 봤을 때에, 상기 화소 영역(PA)은 마치 투명 글라스의 표면에 복수의 점들이 규칙적으로 배열되어 있는 것과 같은 것이므로, 사용자가 외부 이미지를 관찰하는 데에는 큰 무리가 없게 된다.
- [0052] 이러한 화소 영역(PA)과 투과 영역(TA)의 전체 면적 대비 투과 영역(TA)의 면적의 비율이 5% 내지 90% 범위에 속하도록 화소 영역(PA)과 투과 영역(TA)이 형성된다.
- [0053] 화소 영역(PA)과 투과 영역(TA)의 전체 면적 대비 투과 영역(TA)의 면적의 비율이 5% 보다 작으면, 도 1에서 디스플레이부(2)가 스위치 오프 상태일 때 디스플레이부(2)를 투과할 수 있는 빛이 적어 사용자가 반대 측에 위치한 사물 또는 이미지를 보기 어렵다. 즉, 디스플레이부(2)가 투명하다고 할 수 없게 된다. 투과 영역(TA)의 면적이 화소 영역(PA)과 투과 영역(TA)의 전체 면적 대비 5% 정도라 하더라도 화소 영역(PA)이 전체 투과 영역(TA)에 대하여 아일랜드 형태로 존재하는 것이고, 화소 영역(PA) 내에 가능한 한 모든 도전 패턴들이 배치되어 있어 태양광의 산란도를 최저화시키므로, 사용자는 투명 디스플레이로서 인식이 가능하게 된다. 그리고, 후술하는 바와 같이 화소 회로부(PC)에 구비되는 박막 트랜지스터를 산화물 반도체와 같이 투명 박막 트랜지스터로 형성하고, 유기 발광 소자도 투명 소자로 형성할 경우에는 더욱 투명 디스플레이로서의 인식이 커질 수 있다.
- [0054] 화소 영역(PA)과 투과 영역(TA)의 전체 면적 대비 투과 영역(TA)의 면적의 비율이 90% 보다 크면 디스플레이부(2)의 화소 집적도가 지나치게 낮아져 화소 영역(PA)에서의 발광을 통해 안정적인 화상을 구현하기 어렵다. 즉, 화소 영역(PA)의 면적이 작아질수록, 화상을 구현하기 위해서는 후술하는 유기막(223)에서 발광하는 빛의 휘도가 높아져야 한다. 이와 같이, 유기 발광 소자를 고휘도 상태로 작동시키면 수명이 급격히 저하되는 문제점이 생긴다. 또한, 하나의 화소 영역(PA)의 크기를 적절한 크기로 유지하면서 투과 영역(TA)의 면적 비율을 90%보다 크게 하면, 화소 영역(PA)의 수가 줄어 해상도가 저하되는 문제점이 생긴다.
- [0055] 상기 화소 영역(PA)과 투과 영역(TA)의 전체 면적 대비 투과 영역(TA)의 면적의 비율은 20% 내지 70%의 범위에 속하도록 하는 것이 바람직하다.
- [0056] 20% 미만에서는 상기 화소 영역(PA)의 면적 대비 투과 영역(TA)의 면적이 적어, 사용자가 투과 영역(TA)을 통해 외부 이미지를 명확하게 관찰하는 데에 한계가 있다. 70%를 초과할 경우 화소 영역(PA) 내에 배치할 화소 회로부(PC) 설계에 많은 제약이 따르게 된다.
- [0057] 상기 화소 영역(PA)에는 화소 회로부(PC)와 전기적으로 연결된 화소 전극(221)이 구비되며, 상기 화소 회로부(PC)는 상기 화소 전극(221)에 가리워지도록 상기 화소 전극(221)과 중첩된다. 그리고, 전술한 스캔 라인(S), 데이터 라인(D) 및 Vdd 라인(V)을 포함하는 도전 라인들 중 적어도 하나가 모두 이 화소 전극(221)을 지나가도록 배치될 수 있다. 물론, 이들 도전 라인들은 화소 회로부(PC)에 비해 투과율을 저해하는 비율이 적기 때문에 설계 조건에 따라서는 모두 화소 전극(221)에 인접하게 배치시킬 수 있다.
- [0058] 본 발명의 바람직한 일 실시예에 따르면, 상기 화소 전극(221)은 화소 영역(PA)의 면적과 동일하거나 이보다 약간 정도 작도록 하는 것이 바람직하다. 따라서, 사용자가 볼 때 화소 전극(221)에 의해 전술한 화소 회로부(P

C)가 가리워진 상태가 된다. 이에 따라 사용자는 투과 영역(TA)을 통해서는 도전 라인들의 일부만을 볼 수 있어 전술한 바와 같이 디스플레이 전체 투과율이 향상될 수 있게 되며, 투과 영역(TA)을 통해 외부 이미지를 잘 볼 수 있게 된다.

- [0059] 본 발명은 상기 투과 영역(TA)에서의 외광 투과율을 더욱 높이기 위하여 상기 투과 영역(TA)의 적어도 일부에 대응되는 위치의 절연막들에 개구(229)를 형성한다. 이에 대한 상세한 설명은 후술한다.
- [0060] 도 6은 상기 유기 발광부(21)를 보다 상세히 설명하기 위한 일 실시예를 도시한 평면도로서, 도 5에 나타난 화소 회로부(PC)를 구현한 것이다. 그리고 도 7은 도 6의 A-A에 따른 일 예의 단면도이고, 도 8은 도 6의 B-B에 따른 일 예의 단면도이다.
- [0061] 도 6 및 도 7에 따른 본 발명의 바람직한 일 실시예에 따르면, 상기 기판(1)의 제1면(11)상에 버퍼막(211)이 형성되고, 이 버퍼막(211)상에 제1박막 트랜지스터(TR1), 커패시터(Cst) 및 제2박막 트랜지스터(TR2)가 형성된다.
- [0062] 먼저, 상기 버퍼막(211)상에는 제1반도체 활성층(212a) 및 제2반도체 활성층(212b)이 형성된다.
- [0063] 상기 버퍼막(211)은 불순 원소의 침투를 방지하며 표면을 평탄화하는 역할을 하는 것으로, 이러한 역할을 수행할 수 있는 다양한 물질로 형성될 수 있다. 일례로, 상기 버퍼막(211)은 실리콘 옥사이드, 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 알루미늄옥사이드, 알루미늄나이트라이드, 티타늄옥사이드 또는 티타늄나이트라이드 등의 무기물이나, 폴리이미드, 폴리에스테르, 아크릴 등의 유기물 또는 이들의 적층체로 형성될 수 있다. 상기 버퍼막(211)은 필수 구성요소는 아니며, 필요에 따라서는 구비되지 않을 수도 있다.
- [0064] 상기 제1반도체 활성층(212a) 및 제2반도체 활성층(212b)은 다결정 실리콘으로 형성될 수 있는 데, 반드시 이에 한정되는 것은 아니며, 산화물 반도체로 형성될 수 있다. 예를 들면 G-I-Z-0층[(In2O3)<sup>a</sup>(Ga2O3)<sup>b</sup>(ZnO)<sup>c</sup>](a, b, c는 각각 a≥0, b≥0, c>0의 조건을 만족시키는 실수)일 수 있다. 이렇게 제1반도체 활성층(212a) 및 제2반도체 활성층(212b)을 산화물 반도체로 형성할 경우에는 광투과도가 더욱 높아질 수 있다.
- [0065] 상기 제1반도체 활성층(212a) 및 제2반도체 활성층(212b)을 덮도록 게이트 절연막(213)이 버퍼막(211)상에 형성되고, 게이트 절연막(213)상에 제1게이트 전극(214a) 및 제2게이트 전극(214b)이 형성된다.
- [0066] 제1게이트 전극(214a) 및 제2게이트 전극(214b)을 덮도록 게이트 절연막(213)상에 층간 절연막(215)이 형성되고, 이 층간 절연막(215)상에 제1소스 전극(216a)과 제1드레인 전극(217a) 및 제2소스 전극(216b)과 제2드레인 전극(217b)이 형성되어 각각 제1반도체 활성층(212a) 및 제2반도체 활성층(212b)과 콘택 홀을 통해 콘택된다.
- [0067] 도 7에서 볼 때, 상기 스캔 라인(S)은 제1게이트 전극(214a) 및 제2게이트 전극(214b)의 형성과 동시에 형성될 수 있다. 그리고, 데이터 라인(D)은 제1소스 전극(216a)과 동시에 제1소스 전극(216a)과 연결되도록 형성되며, Vdd 라인(V)은 제2소스 전극(216b)과 동시에 제2소스 전극(216b)과 연결되도록 형성될 수 있다.
- [0068] 커패시터(Cst)는 제1게이트 전극(214a) 및 제2게이트 전극(214b)의 형성과 동시에 하부 전극(220a)이, 제1드레인 전극(217a)과 동시에 상부 전극(220b)이 형성된다.
- [0069] 상기와 같은 제1박막 트랜지스터(TR1), 커패시터(Cst) 및 제2박막 트랜지스터(TR2)의 구조는 반드시 이에 한정되는 것은 아니며, 다양한 형태의 박막 트랜지스터 및 커패시터의 구조가 적용 가능함은 물론이다. 예컨대, 상기 제1박막 트랜지스터(TR1) 및 제2박막 트랜지스터(TR2)는 탑 게이트 구조로 형성된 것이나, 제1게이트 전극(214a) 및 제2게이트 전극(214b)이 각각 제1반도체 활성층(212a) 및 제2반도체 활성층(212b) 하부에 배치된 바텀 게이트 구조로 형성될 수도 있다. 물론 이 밖에도 적용 가능한 모든 박막 트랜지스터의 구조가 적용될 수 있음은 물론이다.
- [0070] 이러한 제1박막 트랜지스터(TR1), 커패시터(Cst) 및 제2박막 트랜지스터(TR2)를 덮도록 패시베이션막(218)이 형성된다. 상기 패시베이션막(218)은 상면이 평탄화된 단일 또는 복수층의 절연막이 될 수 있다. 이 패시베이션막(218)은 무기물 및/또는 유기물로 형성될 수 있다.
- [0071] 상기 패시베이션막(218)상에는 도 6 및 도 7에서 볼 수 있듯이, 제1박막 트랜지스터(TR1), 커패시터(Cst) 및 제2박막 트랜지스터(TR2)를 가리도록 화소 전극(221)이 형성되고, 이 화소 전극(221)은 패시베이션막(218)에 형성된 비아 홀에 의해 제2박막 트랜지스터(TR2)의 제2드레인 전극(217b)에 연결된다. 상기 각 화소 전극(221)은 도 6에서 볼 수 있듯이 각 화소마다 서로 독립된 아일랜드 형태로 형성된다.
- [0072] 상기 패시베이션막(218)상에는 상기 화소 전극(221)의 가장자리를 덮도록 화소 정의막(219)이 형성되며, 화소

전극(221) 상에는 유기막(223)과 대향 전극(222)이 순차로 적층된다. 상기 대향 전극(222)은 전체 화소 영역(PA)들과 투과 영역(TA)에 걸쳐 형성된다.

- [0073] 상기 유기막(223)은 저분자 또는 고분자 유기막이 사용될 수 있다. 저분자 유기막을 사용할 경우, 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenylbenzidine: NPB), 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기막은 진공증착의 방법으로 형성될 수 있다. 이 때, 상기 발광층은 적, 녹, 청색의 화소마다 독립되게 형성되고, 홀 주입층, 홀 수송층, 전자 수송층, 및 전자 주입층 등은 공통층으로서, 적, 녹, 청색의 화소에 공통으로 적용될 수 있다. 따라서, 도 7에서 볼 수 있듯이, 이들 공통층들은 대향전극(222)과 같이, 전체 화소 영역(PA)들 및 투과 영역(TA)을 덮도록 형성될 수 있다.
- [0074] 상기 화소 전극(221)은 애노우드 전극의 기능을 하고, 상기 대향 전극(222)은 캐소우드 전극의 기능을 할 수 있는데, 물론, 이들 화소 전극(221)과 대향 전극(222)의 극성은 서로 반대로 되어도 무방하다.
- [0075] 상기 화소 전극(221)은 각 화소마다 화소영역(PA)에 대응되는 크기로 형성된다. 실제 화소 정의막(219)에 의해 가리워지는 영역을 제외한 영역은 화소 영역(PA)과 일치하거나 이보다 약간 정도 작은 영역이 된다. 그리고 상기 대향 전극(222)은 유기 발광부 전체의 모든 화소들을 덮도록 공통 전극으로 형성될 수 있다.
- [0076] 본 발명의 일 실시예에 따르면, 상기 화소 전극(221)은 반사전극이 될 수 있고, 상기 대향 전극(222)은 투명 전극이 될 수 있다. 따라서, 상기 유기 발광부(21)는 대향 전극(222)의 방향으로 화상을 구현하는 전면 발광형(top emission type)이 된다.
- [0077] 이를 위해, 상기 화소 전극(221)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca 및 이들의 화합물 등으로 형성된 반사막과, 일함수가 높은 IT0, IZO, ZnO, 또는 In2O3 등으로 구비될 수 있다. 그리고 상기 대향 전극(222)은 일함수가 작은 금속 즉, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, 또는 이들의 합금 등으로 형성될 수 있다. 상기 대향 전극(222)은 투과율이 높도록 100Å 내지 300Å 두께의 박막으로 형성하는 것이 바람직하다. 상기 대향 전극(224) 상에는 별도의 투명 보호막이 더 구비될 수 있다.
- [0078] 이렇게 화소 전극(221)이 반사형 전극으로 구비될 경우, 그 하부에 배치된 화소 회로부는 화소 전극(221)에 의해 가리워진 상태가 되며, 이에 따라 도 7에서 볼 때, 대향 전극(222)의 상부 외측에서 사용자는 화소 전극(221) 하부의 제1박막 트랜지스터(TR1), 커패시터(Cst) 및 제2박막 트랜지스터(TR2)의 각 패턴을 관찰할 수 없게 된다.
- [0079] 또, 이렇게 화소 전극(221)이 반사전극으로 구비됨에 따라 발광된 광이 관찰자 쪽으로만 발산되므로 관찰자의 반대방향으로 소실되는 광량을 줄일 수 있다. 또, 전술한 바와 같이 화소 전극(221)이 그 하부의 화소 회로의 다양한 패턴을 가리는 역할을 하므로 관찰자가 보다 선명한 투과 이미지를 볼 수 있게 된다.
- [0080] 그러나 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 화소 전극(221)도 투명 전극으로 구비될 수 있다. 이 경우, 전술한 반사막 없이 일함수가 높은 IT0, IZO, ZnO, 또는 In2O3 등으로 구비되면 충분하다. 이렇게 화소 전극(221)이 투명한 경우 사용자가 대향 전극(222)의 상부 외측에서 화소 전극(221) 하부의 제1박막 트랜지스터(TR1), 커패시터(Cst) 및 제2박막 트랜지스터(TR2)의 각 패턴을 볼 수 있게 된다. 그러나 상기 화소 전극(221)이 투명하다 하더라도 빛의 투과율이 100%가 될 수 없으므로, 투과되는 광에 손실이 발생할 것이고, 상기 도전 패턴들도 화소 전극(221)의 영역 내에 배치되는 것이므로, 화소 전극(221)에 의해 외광의 투과율이 더 떨어지게 될 것이므로, 이들 도전 패턴들에 직접 외광이 입사될 때에 비해 외광과의 간섭 효과가 떨어질 수 있다. 따라서, 이들 도전 패턴들에 직접 외광이 입사될 때에 비해 외부 이미지의 왜곡 현상을 줄일 수 있게 된다.
- [0081] 상기 버퍼막(211), 게이트 절연막(213), 층간 절연막(215), 패시베이션막(218) 및 화소 정의막(219)은 모두 투명한 절연체로 형성하는 것이 바람직하다. 이 때, 상기 기판(1)은 상기 절연막들이 갖는 전체적인 투과율보다 작거나 같은 투과율을 갖는다.
- [0082] 한편, 본 발명에 있어, 투과 영역(TA)의 광투과율을 더욱 높이고, 투과 영역(TA)에서 다층의 투명한 절연막들로 인한 광간섭 현상 및 이로 인한 색순도 저하와 색변화를 방지하기 위해, 상기 투과 영역(TA)에 대응되는 적어도 일부 영역에서 절연막들 중 적어도 일부 절연막에 개구(229)를 형성한다.


- [0083] 본 발명에 있어 투과 영역(TA)의 외광 투과율을 높이기 위해서는 투과 영역(TA)의 면적을 늘리던가, 또는 투과 영역(TA)에 형성되는 재료의 투과율을 높이던가 해야 한다. 그런데, 투과 영역(TA)의 면적을 늘리는 것은 화소 회로부(PC)의 설계에 대한 제한으로 인해 한계가 있어 결국 투과 영역(TA)에 형성되는 재료의 투과율을 높여야 한다. 그러나 재료 자체의 투과율을 높이는 것은 재료 개발의 어려움으로 한계가 있다.
- [0084] 이 때문에, 본 발명은 투과 영역(TA)에 대응되는 적어도 일부 영역에서 절연막들 중 적어도 일부 절연막에 개구(229)를 형성한다.
- [0085] 도 7에서 볼 때, 상기 개구(229)는 화소 회로부(PC)를 덮는 패시베이션막(218) 상의 화소 정의막(219)에 제1개구(225)를 포함한다. 이 제1개구(225)를 통해 패시베이션막(218)이 노출되도록 하였다.
- [0086] 이러한 개구(229)는 도 6에서 볼 수 있듯이 투과 영역(TA)의 대부분의 면적에 형성됨으로써 투과용 윈도우의 기능을 한다. 개구(229)는 복수개 형성되어 각 화소 영역(PA)에 인접하게 하나씩 배치될 수 있다. 따라서 사용자는 이 투과창인 개구(229)를 통해 기관(1) 아래층의 이미지를 관찰할 수 있게 된다.
- [0087] 도 7에서 개구(229)는 상기 화소 정의막(219)에 형성된 제1개구(225)만으로 구성되었으나, 본 발명은 반드시 이에 한정되는 것은 아니며, 패시베이션막(218), 층간 절연막(215), 게이트 절연막(213) 및 버퍼막(211) 중 적어도 하나에 상기 제1개구(225)와 연결된 개구들을 더 형성하여 개구(229)에서의 광 투과율을 더욱 높일 수 있다. 상기 개구(229)는 스캔 라인(S), 데이터 라인(D) 및 Vdd 라인(V)에 저촉되지 않는 범위 내에서 가능한 한 넓게 형성되는 것이 바람직하다.
- [0088] 한편, 도 8에서 볼 수 있듯이, 상기 화소 전극(221)과 인접하게는 도전성 물질로 패시베이션막(218) 상에 형성된 제1도전부(271)가 배치된다. 공정 상의 편의를 위해 상기 제1도전부(271)는 상기 화소 전극(221)과 동일한 물질로 형성될 수 있는 데, 반드시 이에 한정되는 것은 아니며, 화소 전극(221)을 형성하는 복수의 층들 중 어느 하나의 층과 동일 공정으로 이들을 형성하는 물질로 형성할 수 있다. 그 외에도 스캔 라인(S) 또는 데이터 라인(D)과 동일 공정으로 이들을 형성하는 물질로 형성할 수 있다.
- [0089] 상기 제1도전부(271)는 후술하는 바와 같이 대향 전극(222)과 전기적으로 연결되어 대향 전극(222)의 전압 강하를 방지할 목적으로 형성되는 것으로, 도 6에서 볼 수 있듯이, 하나의 개구(229)와 하나의 화소 전극(221)을 둘러싸는 메쉬(mesh) 상으로 형성될 수 있다.
- [0090] 이 때, 상기 제1도전부(271)는 도 8에서 볼 수 있듯이 역 테이퍼상으로 형성된다. 그리고 상기 화소 정의막(219)은 상기 제1도전부(271)를 노출시키도록 제2개구(273)를 갖는다. 또 상기 제1도전부(271)는 대향 전극(222)의 두께보다 두껍게 형성한다.
- [0091] 이에 따라 유기막(223)과 대향 전극(222)이 증착될 때, 제1도전부(271) 및 제2개구(273)를 덮게 되는 데, 역테이퍼상인 제1도전부(271)에서 그 연결이 끊어지게 된다. 특히 대향 전극(222)은 200Å 정도로 얇게 형성하기 때문에 대향 전극(222)과 제1도전부(271)가 전기적으로 연결될 수 없게 된다.
- [0092] 이를 위해 본 발명은 대향 전극(222) 위로 제2도전부(272)를 도전성 물질로 형성해, 제2도전부(272)가 대향 전극(222) 및 제1도전부(271)와 각각 전기적으로 연결되도록 함으로써, 대향 전극(222)과 제1도전부(271)가 전기적으로 연결되도록 한다.
- [0093] 상기 제2도전부(272)는 도전성 재료로 형성될 수 있는 데, ITO, IZO, ZnO, 또는 In<sub>2</sub>O<sub>3</sub> 등 투명 도전재나, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca 및 이들의 화합물 등으로 형성된 금속재를 사용할 수 있다.
- [0094] 제2도전부(272)는 상기 제2개구(273)를 덮도록 형성할 수 있는 데, 도 6에서 볼 수 있듯이, 각 화소 전극(221)에 인접한 위치에 형성해 개구(229)에서의 투과율 저하에 방해 요인으로 작용하지 않도록 한다.
- [0095] 한편, 상기 제1도전부(271)는 도 8에서 볼 수 있듯이 반드시 패시베이션막(218) 상에 형성되어야 하는 것은 아니며, 데이터 라인(D)과 중첩되지 않는다면 층간 절연막(215) 상에 형성할 수도 있고, 스캔 라인(S)과 중첩되지 않는다면 게이트 절연막(213) 상에도 형성할 수 있다. 버퍼막(211) 상에 형성할 수 있음도 물론이다.
- [0096] 이처럼 제2도전부(272)에 의해 제1도전부(271)와 대향 전극(222)이 전기적으로 연결됨으로써, 대향 전극(222)을 박막으로 형성한 경우에도 대향 전극(222)의 전압 강하를 방지할 수 있다.
- [0097] 도 9는 본 발명의 다른 일 실시예를 개략적으로 도시한 것으로, 대향 전극(222)이 각 화소 전극(221)에 대응되도록 복수 개 구비된 것이다. 즉, 각 대향 전극(222)이 화소 전극(221)과 대향된 위치에 아일랜드 형태로 형성되어 있다. 이 경우, 각 대향 전극(222)들은 제1도전부(271)와 제2도전부(272)에 의해 전기적으로 연결되어 있




- |                     |             |
|---------------------|-------------|
| 218: 패시베이션막         | 219: 화소정의막  |
| 220a: 하부 전극         | 220b: 상부 전극 |
| 221: 화소 전극          | 222: 대향 전극  |
| 223: 유기막            | 225: 제1개구   |
| 273: 제2개구           | 229: 개구     |
| 271: 제1도전부          | 272: 제2도전부  |
| PA: 화소 영역           | TA: 투과 영역   |
| PC: 화소 회로부          | S: 스캔 라인    |
| D: 데이터 라인           | V: Vdd 라인   |
| TR1,2: 제1,2박막 트랜지스터 | Cst: 커패시터   |

**도면**


**도면1**




**도면2**




**도면3**



도면4




도면5







도면7




도면8




도면9




도면10




도면11




도면12



도면13



도면14



专利名称(译)	有机发光显示器		
公开(公告)号	<a href="#">KR101097338B1</a>	公开(公告)日	2011-12-21
申请号	KR1020100020060	申请日	2010-03-05
[标]申请(专利权)人(译)	三星显示有限公司		
申请(专利权)人(译)	三圣母工作显示有限公司		
当前申请(专利权)人(译)	三圣母工作显示有限公司		
[标]发明人	CHUNG JIN KOO		
发明人	CHUNG, JIN KOO		
IPC分类号	H05B33/26 H01L H05B H01L51/52 H05B33/28		
CPC分类号	H01L27/326 H01L51/52		
其他公开文献	KR1020110100956A		
外部链接	<a href="#">Espacenet</a>		

摘要(译)

本发明涉及包括有机层的有机发光显示装置，并且相对电极，第一导电部分和相应的第二导电部分电连接到包括多个薄膜晶体管的导电材料，形成在第一侧上为了减小相对电极上的电压降，基板和基板进入，可以改善透射率和钝化膜，覆盖多个薄膜晶体管和像素限定层，这是为了在电气上连接而形成的。每个薄膜晶体管的钝化膜；并且形成在钝化膜上以覆盖多个像素电极的边缘，所述多个像素电极设置成与每个薄膜晶体管重叠并且包括像素电极的第一导电部分形成在钝化膜和导电材料上它是电分离的，并且像素电极是为了覆盖每个薄膜晶体管。并且，在相对电极之间允许发光层，覆盖第一导电部分和像素电极的至少一部分，并且相对电极面对形成像素电极，可以进行光传输。

