



(19) 대한민국특허청(KR)  
(12) 등록특허공보(B1)

(45) 공고일자 2011년07월12일  
(11) 등록번호 10-1048965  
(24) 등록일자 2011년07월06일

(51) Int. Cl.

G09G 3/30 (2006.01) H01L 29/786 (2006.01)

H05B 33/26 (2006.01) H01L 51/50 (2006.01)

(21) 출원번호 10-2009-0005528

(22) 출원일자 2009년01월22일

심사청구일자 2009년01월22일

(65) 공개번호 10-2010-0086256

(43) 공개일자 2010년07월30일

(56) 선행기술조사문헌

KR1020090004944 A\*

KR1020080073944 A

KR1019980021815 A

KR1020080046508 A

\*는 심사관에 의하여 인용된 문헌

(73) 특허권자

삼성모바일디스플레이주식회사

경기도 용인시 기흥구 농서동 산24번지

(72) 발명자

최중현

경기도 용인시 기흥읍 공세리 428-5 삼성SDI 중앙연구소

임장순

경기도 용인시 기흥읍 공세리 428-5 삼성SDI 중앙연구소

(뒷면에 계속)

(74) 대리인

신영무

전체 청구항 수 : 총 5 항


심사관 : 조기덕

(54) 유기 전계발광 표시장치

(57) 요약

본 발명의 실시예에 의한 유기 전계발광 표시장치는, 데이터선들, 주사선들의 교차부마다 위치되며, 복수의 박막 트랜지스터 및 유기발광소자를 각각 포함하는 화소들과; 복수의 박막트랜지스터를 포함하며, 상기 주사선들로 주사신호를 공급하는 주사 구동부와; 복수의 박막트랜지스터를 포함하며, 상기 데이터선들로 데이터신호를 공급하는 데이터 구동부가 포함되며, 상기 화소를 구성하는 복수의 트랜지스터 중 상기 유기발광소자와 연결된 제 1 트랜지스터는 활성층이 산화물 반도체로 형성된 산화물 트랜지스터로 구현되고, 이외의 다른 박막트랜지스터들은 활성층이 폴리 실리콘으로 형성된 폴리 실리콘 트랜지스터로 구현됨을 특징으로 한다.

대 표 도 - 도3



(72) 발명자

**김성호**

경기도 용인시 기흥읍 공세리 428-5 삼성SDI 중앙  
연구소

**이일정**

경기도 용인시 기흥읍 공세리 428-5 삼성SDI 중앙  
연구소

---

## 특허청구의 범위

### 청구항 1

데이터선들, 주사선들의 교차부마다 위치되며, 복수의 박막트랜지스터 및 유기발광소자를 각각 포함하는 화소들과;

복수의 박막트랜지스터를 포함하며, 상기 주사선들로 주사신호를 공급하는 주사 구동부와;

복수의 박막트랜지스터를 포함하며, 상기 데이터선들로 데이터신호를 공급하는 데이터 구동부가 포함되며,

상기 화소를 구성하는 복수의 트랜지스터 중 상기 유기발광소자와 연결된 제 1트랜지스터는 활성층이 산화물 반도체로 형성된 하부 게이트(inverted staggered bottom gate) 구조의 산화물 트랜지스터로 구현되고, 이외의 다른 박막트랜지스터들은 활성층이 폴리 실리콘으로 형성된 상부 게이트(top gate) 구조의 폴리 실리콘 트랜지스터로 구현되며,

상기 산화물 트랜지스터의 게이트 전극은 상기 폴리 실리콘 트랜지스터의 게이트 전극과 동일한 층에 형성됨을 특징으로 하는 유기 전계발광 표시장치.

### 청구항 2

제 1항에 있어서,

상기 제 1 트랜지스터는 각 화소의 구동 트랜지스터임을 특징으로 하는 유기 전계발광 표시장치.

### 청구항 3

제 1항에 있어서,

상기 폴리 실리콘 트랜지스터로 구현되는 트랜지스터는 각 화소의 스위칭 트랜지스터 또는 주사 구동부, 데이터 구동부에 포함된 박막트랜지스터임을 특징으로 하는 유기 전계발광 표시장치.

### 청구항 4

삭제

### 청구항 5

제 1항에 있어서,

상기 산화물 트랜지스터는,

게이트 전극 및 상기 게이트 전극 상부에 형성된 게이트 절연막과;

상기 게이트 전극과 중첩되는 게이트 절연막 상의 위치에 형성된 산화물 반도체층과;

상기 산화물 반도체층과 전기적으로 연결되는 소스 및 드레인 전극을 포함하여 구성됨을 특징으로 하는 유기 전계발광 표시장치.

### 청구항 6

삭제

### 청구항 7

제 1항에 있어서,

상기 폴리 실리콘 트랜지스터는,

폴리 실리콘층 및 상기 폴리 실리콘층 상부에 형성된 절연막과;

상기 폴리 실리콘층과 중첩되는 절연막 상의 위치에 형성된 게이트 전극과;

상기 폴리 실리콘층과 전기적으로 연결되는 소스 및 드레인 전극을 포함하여 구성됨을 특징으로 하는 유기 전계

발광 표시장치.

## 청구항 8

삭제

## 명세서

### 발명의 상세한 설명

#### 기술분야

[0001] 본 발명은 유기 전계발광 표시장치에 관한 것으로, 특히 구동 트랜지스터를 산화물 박막트랜지스터로 구현하는 유기 전계발광 표시장치에 관한 것이다.

#### 배경기술

[0002] 유기 전계발광 표시장치는 자체발광 특성을 갖는 차세대 표시 장치로서, 액정표시장치(Liquid Crystal Display Device; LCD)에 비해 시야각, 콘트라스트(contrast), 응답 속도, 소비 전력 등의 측면에서 우수한 특성을 갖는다.

[0003] 유기전계발광 표시 장치는 애노드 전극, 유기 박막층 및 캐소드 전극으로 구성되는 유기전계발광 다이오드(diode)를 포함하며, 주사선(scan line)과 데이터선(signal line) 사이에 유기전계발광 다이오드가 매트릭스 방식으로 연결되어 화소를 구성하는 패시브 매트릭스(passive matrix) 방식과, 각 화소의 동작이 스위치 역할을 하는 박막 트랜지스터(Thin Film Transistor; TFT)에 의해 제어되는 액티브 매트릭스(active matrix) 방식으로 구성된다.

[0004] 일반적으로 액티브 매트릭스 방식에 사용되는 박막 트랜지스터는 채널 영역, 소스 영역 및 드레인 영역을 제공하는 활성층과, 채널 영역 상부에 형성되며 게이트 절연막에 의해 활성층과 전기적으로 절연되는 게이트 전극을 포함한다.

[0005] 이와 같이 이루어진 박막 트랜지스터의 활성층은 대개 비정질 실리콘(Amorphous Silicon)이나 폴리 실리콘(Poly-Silicon)과 같은 반도체층으로 형성한다.

[0006] 이 때, 상기 활성층을 비정질 실리콘으로 형성하면 이동도(mobility)가 낮아 고속으로 동작되는 구동 회로의 구현이 어렵다는 단점이 있다.

[0007] 반면, 활성층을 폴리 실리콘으로 형성하면 이동도는 높지만 다결정성(polycrystalline nature)에 기인하여 문턱 전압(threshold voltage)이 불균일해지기 때문에 문턱전압과 이동도의 산포를 보상하기 위한 보상 회로가 필요하다. 이와 같이 활성층을 폴리 실리콘으로 형성하면 다수의 박막 트랜지스터와 캐패시터로 구성되는 복잡한 보상 회로가 포함되기 때문에 수율이 낮을 뿐만 아니라 평면(coplanar) 구조로 인해 비정질 실리콘의 경우보다 마스크 수가 증가하여 제조 비용이 많이 소요된다.

[0008] 한편, 저온 폴리 실리콘(Low Temperature Poly-Silicon; LTPS)을 이용한 종래의 박막 트랜지스터 제조 방법은 레이저 열처리 등과 같은 고가의 공정이 포함되고 특성 제어가 어렵기 때문에 대면적의 기판에 적용이 어려운 문제점이 있다.

[0009] 이러한 문제점을 해결하기 위해 최근에는 산화물 반도체를 활성층으로 이용하는 연구가 진행되고 있다.

[0010] 일본공개특허 2004-273614호에는 산화아연(Zinc Oxide; ZnO)을 주성분으로 하는 산화물 반도체를 활성층으로 이용한 박막 트랜지스터가 개시되어 있다.

[0011] 산화아연(ZnO)을 주성분으로 하는 산화물 반도체는 비정질 형태이면서 안정적인 재료로 평가되고 있으며, 이러한 산화물 반도체를 활성층으로 이용하면 별도의 공정 장비를 추가적으로 구입하지 않고도 기존의 공정 장비를 이용하여 350℃ 이하의 저온에서 박막 트랜지스터를 제조할 수 있으며, 이온 주입 공정이 생략되는 등 여러 가지 장점이 있다.

[0012] 그러나, 이와 같은 산화물 반도체를 활성층으로 활용한 박막트랜지스터는 소자의 특성이 트랜지스터의 구조에 따라 큰 차이가 발생되며, 이에 일반적으로 N타입 트랜지스터로 한정되어 개발되고 있는 실정이다.

[0013] 또한, 소자의 특성 및 균일도를 고려하여 하부 게이트(inverted staggered bottom gate) 구조의 박막트랜지스터에 적용되고 있으나, 전계효과 이동도 특성이  $20\text{cm}^2/\text{Vs}$  수준으로 작다는 단점이 있으며, 이에 따라 상기 산화물 반도체를 활용한 박막트랜지스터를 표시 패널에 적용하고자 할 경우 집적도 측면에서 기존의 비정질 실리콘(Amorphous Silicon)이나 폴리 실리콘(Poly-Silicon) 박막트랜지스터에 비해 떨어진다.

## 발명의 내용

### 해결 하고자하는 과제

[0014] 본 발명은 유기 전계발광 표시장치에 구비된 각 화소의 유기발광소자에 연결되는 구동 트랜지스터는 산화물 트랜지스터로 구현하고, 상기 유기 전계발광 표시장치에 형성되는 나머지 트랜지스터는 폴리 실리콘 트랜지스터로 구현하여 산화물 트랜지스터 및 폴리 실리콘 트랜지스터의 장점을 조합함으로써, 유기 전계발광 표시장치의 성능, 수율 향상 및 제조 비용을 절감시키는 유기 전계발광 표시장치를 제공함에 그 목적이 있다.

### 과제 해결수단

[0015] 상기 목적을 달성하기 위한 본 발명의 실시예에 의한 유기 전계발광 표시장치는, 데이터선들, 주사선들의 교차 부마다 위치되며, 복수의 박막트랜지스터 및 유기발광소자를 각각 포함하는 화소들과; 복수의 박막트랜지스터를 포함하며, 상기 주사선들로 주사신호를 공급하는 주사 구동부와; 복수의 박막트랜지스터를 포함하며, 상기 데이터선들로 데이터신호를 공급하는 데이터 구동부가 포함되며, 상기 화소를 구성하는 복수의 트랜지스터 중 상기 유기발광소자와 연결된 제 1트랜지스터는 활성층이 산화물 반도체로 형성된 산화물 트랜지스터로 구현되고, 이외의 다른 박막트랜지스터들은 활성층이 폴리 실리콘으로 형성된 폴리 실리콘 트랜지스터로 구현됨을 특징으로 한다.

[0016] 이에 상기 제 1 트랜지스터는 각 화소의 구동 트랜지스터이고, 상기 폴리 실리콘 트랜지스터로 구현되는 트랜지스터는 각 화소의 스위칭 트랜지스터 또는 주사 구동부, 데이터 구동부에 포함된 박막트랜지스터임을 특징으로 한다.

[0017] 또한, 상기 산화물 트랜지스터는 하부 게이트(inverted staggered bottom gate) 구조로 형성되고, 상기 폴리 실리콘 트랜지스터는 상부 게이트(top gate) 구조로 형성되며, 상기 산화물 트랜지스터의 게이트 전극은 상기 폴리 실리콘 트랜지스터의 게이트 전극과 동일한 층에 형성됨을 특징으로 한다.

## 효 과

[0018] 이와 같은 본 발명에 의하면, 산화물 트랜지스터 및 폴리 실리콘 트랜지스터의 장점을 조합하여 패널을 제조함으로써, 유기 전계발광 표시장치의 성능, 수율 향상 및 제조 비용을 절감시키는 장점이 있다.

## 발명의 실시를 위한 구체적인 내용

[0019] 이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하도록 한다.

[0020] 도 1a 및 도 1b는 본 발명의 실시예에 의한 유기 전계발광 표시장치의 평면도 및 단면도이다.

[0021] 도 1a를 참조하면, 기판(210)은 화소 영역(220)과, 화소 영역(220)을 둘러싸는 비화소 영역(230)으로 정의된다. 화소 영역(220)의 기판(210)에는 주사선(224) 및 데이터선(226) 사이에 매트릭스 방식으로 연결된 다수의 화소(300)가 형성되고, 비화소 영역(230)의 기판(210)에는 화소 영역(220)의 주사선(224) 및 데이터선(226)으로부터 연장된 주사선(224) 및 데이터선(226), 각 화소(300)의 동작을 위한 전원공급 라인(도시안됨) 그리고 패드(228)를 통해 외부로부터 제공된 신호를 처리하여 주사선(224) 및 데이터선(226)으로 공급하는 주사 구동부(234) 및 데이터 구동부(236)가 형성된다. 이 때, 상기 각각의 화소(300)는 다수의 박막트랜지스터를 포함하는 화소회로와, 화소회로에 연결된 유기발광소자(OLED)로 구성된다.

[0022] 또한, 도 1b를 참조하면, 상기과 같이 화소(300)가 형성된 기판(210) 상부에는 화소 영역(220)을 밀봉시키기 위한 봉지 기판(400)이 배치되며, 밀봉재(410)에 의해 봉지 기판(400)이 기판(210)에 합착되어 표시 패널(200)이 완성된다.

[0023] 이 때, 기판(210) 상에 형성된 다수의 화소(300) 및 주사 구동부(234), 데이터 구동부(236)는 다수의 박막트랜지스터를 포함하여 구성되는데, 본 발명의 실시예는 이러한 박막트랜지스터에 있어서, 상기 각각의 화소(300)를 구성하는 박막트랜지스터 중 유기발광소자(OLED)와 연결된 구동 트랜지스터는 활성층이 산화물 반도체로 형성된

산화물 트랜지스터로 구현하고, 이외의 다른 박막트랜지스터 즉, 화소(300)를 구성하는 다른 박막트랜지스터(예를 들어 스위칭 트랜지스터) 및 상기 주사 구동부(234), 데이터 구동부(236)에 포함되는 박막트랜지스터들은 활성층이 폴리 실리콘으로 형성된 폴리 실리콘 트랜지스터로 구현됨을 특징으로 한다.

- [0024] 즉, 본 발명은 유기 전계발광 표시장치의 수율 향상 및 제조 비용을 절감시키고자, 산화물 트랜지스터 및 폴리 실리콘 트랜지스터의 장점을 조합하여 패널을 제조하는 것이다.
- [0025] 도 2는 도 1에 도시된 화소의 일 실시예를 나타내는 회로도이다.
- [0026] 단, 도 2에 도시된 화소회로는 하나의 실시예로서 본 발명에 의한 유기 전계발광 표시장치의 화소회로가 이에 한정되는 것은 아니다.
- [0027] 도 2를 참조하면, 화소회로는 구동 트랜지스터로서의 제 1 트랜지스터(M1), 스위칭 트랜지스터로서의 제 2 트랜지스터(M2)와 캐패시터(Cst)를 포함하여 구성된다.
- [0028] 이 때, 제 1트랜지스터(M1)은 N타입의 산화물 트랜지스터로 구현되며, 제 2트랜지스터(M2)는 폴리 실리콘 트랜지스터로 구현된다. 단, 도 2에서는 상기 제 2트랜지스터(M2)은 P타입 트랜지스터로 도시되어 있으나, 본 발명의 실시예가 반드시 이에 한정되는 것은 아니다.
- [0029] 상기 제 1 및 제 2 트랜지스터(M1,M2)는 소스, 드레인 및 게이트 전극을 구비한다. 소스와 드레인은 물리적으로 동일하여 제 1 및 제 2 전극으로 칭할 수 있으며, 캐패시터(Cst)는 제 1 단자와 제 2 단자를 구비한다.
- [0030] 제 1 트랜지스터(M1)는 제 1전극은 유기발광소자(OLED)의 캐소드 전극에 연결되고, 제 2전극은 제 2전원(ELVSS)에 연결되며 게이트는 제 1 노드(N1)에 연결된다.
- [0031] 제 2 트랜지스터(M2)는 제 1전극은 데이터선(Dm)에 연결되고 제 2전극은 제 1 노드(N1)에 연결되며 게이트는 주사선(Sn)에 연결되어 주사선(Sn)을 통해 전달되는 주사신호에 의해 선택적으로 데이터선(Dm)에 흐르는 데이터신호를 선택적으로 제 1 노드(N1)에 전달한다.
- [0032] 캐패시터(Cst)는 제 1 단자는 제 2 전원(ELVSS)에 연결되고 제 2 단자는 제 1 노드(N1)에 연결되어 제 1 트랜지스터(M1)의 게이트와 소스간의 전압을 일정시간 동안 유지하며, 이에 대응되는 전류가 상기 유기발광소자(OLED)가 흐르게 됨을 통해 발광되는 것이다.
- [0033] 본 발명은 상기 제 1트랜지스터(M1)을 산화물 반도체로 형성하여 기존 폴리 실리콘 트랜지스터가 구동 트랜지스터로 구현될 때의 문제점 즉, 문턱전압 등의 소자 특성이 불 균일한 단점을 극복함과 동시에 별도의 공정 장비를 추가적으로 구입하지 않고도 기존의 공정 장비를 이용하여 350℃ 이하의 저온에서 박막트랜지스터를 제조할 수 있고, 이온 주입 공정이 생략되는 등의 효과를 얻을 수 있게 된다.
- [0034] 또한, 제 2트랜지스터(M2)를 비롯하여 주사 구동부 및 데이터 구동부에 포함되는 트랜지스터들을 폴리 실리콘 트랜지스터로 구현함으로써, 폴리 실리콘 트랜지스터의 높은 이동도(mobility) 특성을 활용하여 고속의 스위칭 동작을 실현하는 효과를 얻을 수 있다.
- [0035] 결과적으로 본 발명은 산화물 트랜지스터 및 폴리 실리콘 트랜지스터의 장점을 조합하여 패널을 제조함으로써, 유기 전계발광 표시장치의 성능, 수율 향상 및 제조 비용을 절감시킬 수 있는 것이다.
- [0036] 도 3은 도 2에 도시된 제 1트랜지스터 및 이에 연결된 유기발광소자(OLED)와, 제 2트랜지스터의 단면도이다.
- [0037] 단, 도 3에 도시된 제 2트랜지스터의 구조는 주사 구동부 및 데이터 구동부에 포함된 박막트랜지스터의 구조와 동일하다.
- [0038] 이 때, 제 1트랜지스터는 하부 게이트(inverted staggered bottom gate) 구조의 산화물 박막트랜지스터, 제 2 트랜지스터는 상부 게이트(top gate) 구조의 폴리 실리콘 박막트랜지스터를 그 예로 설명하도록 한다.
- [0039] 도 3을 참조하면, 기판(10) 상에 버퍼층(12)이 형성되고, 상기 버퍼층(12) 상에 제 2트랜지스터(M2)의 활성층으로 이용되는 폴리 실리콘층(30)이 형성된다. 상기 폴리 실리콘층(30)은 비정질 실리콘층이 증착된 후 이를 결정화하여 형성되는 것으로, 상기 폴리 실리콘층(30)은 추후 이온 주입 공정을 통해 소스, 드레인 영역(30a, 30b)이 구현되고, 이에 소스, 드레인 영역 및 상기 소스, 드레인 영역 사이의 채널 영역(30c)으로 나뉘게 된다.
- [0040] 이후 상기 폴리 실리콘층(30) 상에 절연막(13)이 형성되고, 상기 절연막(13) 상에 각각 제 1트랜지스터(M1)의 게이트 전극(14) 및 제 2트랜지스터(M2)의 게이트 전극(15)이 형성된다.

[0041] 이 때, 상기 제 2트랜지스터(M2)의 게이트 전극(15)은 상기 폴리 실리콘층(30)의 채널 영역(30c)과 중첩되는 위치에 형성되고, 상기 제 1트랜지스터(M1)의 게이트 전극(14)은 이후 형성될 산화물 반도체층(18)과 중첩되는 위치에 형성된다.

[0042] 즉, 본 발명의 실시예의 경우 제 1트랜지스터(M1)는 하부 게이트(inverted staggered bottom gate) 구조의 산화물 박막트랜지스터, 제 2트랜지스터(M2)는 상부 게이트(top gate) 구조의 폴리 실리콘 박막트랜지스터로 형성되는 것으로, 각 트랜지스터의 게이트 전극(14, 15)이 동일한 층에 형성됨을 그 특징으로 하며, 이를 통해 게이트 전극 형성 시 마스크 공정을 저감할 수 있게 된다.

[0043] 이후 상기 각 게이트 전극(14, 15)을 포함하는 상부에는 게이트 절연막(16)이 형성되며, 상기 제 1트랜지스터(M1)의 게이트 전극(14)과 중첩되는 위치의 게이트 절연막(16) 상에 채널 영역, 소스 영역 및 드레인 영역을 제공하는 산화물 반도체층(18)이 형성된다.

[0044] 상기 산화물 반도체층(18)은 산화아연(ZnO)을 주성분으로 하며, 갈륨(Ga) 및 인듐(In)이 도핑된 GaInZnO(GIZO)층으로 형성된다. 이 때 GIZO층은  $1\text{e}+15$  내지  $1\text{e}+17\text{#}/\text{cm}^3$ 의 캐리어 농도를 갖는 하층부(18a)와, 하층부(18a)보다 낮은  $1\text{e}+12$  내지  $1\text{e}+15\text{#}/\text{cm}^3$  정도의 캐리어 농도를 갖는 상층부(18b)로 이루어진다.

[0045] 그리고, 상기 폴리 실리콘층(30) 및 산화물 반도체층(18)의 상부에는 보호층(22)이 형성되고, 상기 보호층(22)의 소정 영역(소스, 드레인 영역에 대응되는 영역)에 비아홀이 형성되며, 상기 비아홀을 통해 보호층 상에 형성된 소스 및 드레인 전극(20c, 20d 및 20a, 20b)이 각각 상기 폴리 실리콘층(30) 및 산화물 반도체층(18)의 각 소스, 드레인 영역과 접촉된다.

[0046] 또한, 상기 보호층(22) 상에는 표면 평탄화를 위해 평탄화막(316)이 형성되며, 상기 평탄화막(316)은 제 1트랜지스터(M1)의 소스 또는 드레인 전극(20a 또는 20b)이 노출되도록 비아홀이 형성되고, 비아홀을 통해 상기 소스 또는 드레인 전극(20a 또는 20b)과 연결되는 유기발광소자의 제1전극(317)이 형성된다.

[0047] 이 때, 상기 제 1전극(317)의 일부 영역(발광 영역)이 노출되도록 평탄화층(316) 상에 화소 정의막(318)이 형성되며, 노출된 제 1전극(317) 상에 유기 박막층(319)이 형성되고, 유기 박막층(319)을 포함하는 화소 정의막(318) 상에 제 2전극(320)이 형성된다.

## 도면의 간단한 설명

[0048] 도 1a 및 도 1b는 본 발명의 실시예에 의한 유기 전계발광 표시장치의 평면도 및 단면도.

[0049] 도 2는 도 1에 도시된 화소의 일 실시예를 나타내는 회로도.

[0050] 도 3은 도 2에 도시된 제 1트랜지스터 및 이에 연결된 유기발광소자(OLED)와, 제 2트랜지스터의 단면도.


[0051] <도면의 주요 부분에 대한 부호의 설명>

[0052] 14, 15: 게이트 전극 18: 산화물 반도체층


[0053] 30: 폴리 실리콘층

도면


도면1a



도면1b




도면2





도면3



专利名称(译)	有机电致发光显示装置		
公开(公告)号	<a href="#">KR101048965B1</a>	公开(公告)日	2011-07-12
申请号	KR1020090005528	申请日	2009-01-22
[标]申请(专利权)人(译)	三星显示有限公司		
申请(专利权)人(译)	三圣母工作显示有限公司		
当前申请(专利权)人(译)	三圣母工作显示有限公司		
[标]发明人	JONGHYUN CHOI 최종현 JANGSOON IM 임장순 SUNGHO KIM 김성호 ILJEONG LEE 이일정		
发明人	최종현 임장순 김성호 이일정		
IPC分类号	H01L51/50 G09G3/30 H05B33/26 H01L29/786		
CPC分类号	G09G2300/0417 G09G3/3233 H01L27/3262 G09G2300/0842 H01L27/1225 H01L29/7869 H01L27/1251		
代理人(译)	SHIN , YOUNG MOO		
其他公开文献	KR1020100086256A		
外部链接	<a href="#">Espacenet</a>		

#### 摘要(译)

根据本发明示例性实施例的有机发光显示器包括像素，每个像素包括多个薄膜晶体管和有机发光元件，像素位于数据线和扫描线的交叉点处；一种扫描驱动器，包括多个薄膜晶体管并向扫描线提供扫描信号；包括多个薄膜晶体管并连接到构成像素的多个晶体管中的有机发光元件的第一晶体管包括用于向数据线提供数据信号的数据驱动器，并且其他薄膜晶体管被实现为多晶硅晶体管，其中有源层由多晶硅形成。

