



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2008-0047821
(43) 공개일자 2008년05월30일

(51) Int. Cl.

H05B 33/22 (2006.01)

(21) 출원번호 10-2006-0117735

(22) 출원일자 2006년11월27일

심사청구일자 없음

(71) 출원인

엘지디스플레이 주식회사

서울 영등포구 여의도동 20번지

(72) 발명자

황순재

부산 연제구 연산6동 2137-13번지 (15/5)

이상근

서울 노원구 중계동 상아A 14동 802호

(74) 대리인

특허법인로알


전체 청구항 수 : 총 10 항

(54) 유기전계발광소자 및 이의 화소 구조

(57) 요약

본 발명은, 기판; 기판 상에 위치하는 제1전원 배선, 제2전원 배선, 데이터 배선 및 스캔 배선을 포함하는 신호 배선들; 및 데이터 배선과 스캔 배선의 교차 영역에 위치하며, 신호 배선들에 각기 전기적으로 연결된 둘 이상의 트랜지스터들, 유기 발광다이오드 및 복층으로 형성된 둘 이상의 커패시터들을 포함하는 하나 이상의 화소가 매트릭스 형태로 배열된 픽셀부를 포함하며, 커패시터들은 트랜지스터들 중 어느 하나의 게이트와 제1전극 또는 제2전극 사이에 연결된 유기전계발광소자를 제공한다.

대표도 - 도3



특허청구의 범위

청구항 1

기관;

상기 기관 상에 위치하는 제1전원 배선, 제2전원 배선, 데이터 배선 및 스캔 배선을 포함하는 신호 배선들; 및
상기 데이터 배선과 스캔 배선의 교차 영역에 위치하며,

상기 신호 배선들에 각기 전기적으로 연결된 둘 이상의 트랜지스터들, 유기 발광다이오드 및 복층으로 형성된
둘 이상의 커패시터들을 포함하는 하나 이상의 화소가 매트릭스 형태로 배열된 픽셀부를 포함하며,

상기 커패시터들은 상기 트랜지스터들 중 어느 하나의 게이트와 제1전극 또는 제2전극 사이에 연결된 유기전계
발광소자.

청구항 2

제1항에 있어서, 상기 둘 이상의 트랜지스터들은,

하나 이상의 스위칭 트랜지스터와 구동 트랜지스터를 포함하며,

상기 커패시터들은 상기 구동 트랜지스터의 게이트와 제1전극 또는 제2전극 사이에 연결된 유기전계발광소자.

청구항 3

제2항에 있어서, 상기 둘 이상의 커패시터들은,

상기 구동 트랜지스터의 제1전극 또는 제2전극에 연결된 제1금속 전극; 상기 제1금속 전극 상에 위치하는 제1절
연막, 상기 제1절연막 상에 위치하며 상기 구동 트랜지스터의 게이트와 상기 스위칭 트랜지스터의 제1전극 또는
제2전극을 연결하는 공통 전극, 상기 공통 전극 상에 위치하는 제2절연막, 상기 제2절연막 상에 위치하며, 상기
구동 트랜지스터의 제1전극 또는 제2전극에 연결된 제2금속 전극을 포함하는 유기전계발광소자.

청구항 4

제3항에 있어서,

상기 스위칭 트랜지스터는, 상기 데이터 배선에 제1전극이 연결되고 상기 스캔 배선에 게이트가 연결되며,

상기 구동 트랜지스터는, 상기 스위칭 트랜지스터의 제2전극에 게이트가 연결되고 상기 유기 발광다이오드의 제
2전극에 제1전극이 연결되고 상기 제2전원 배선에 제2전극이 연결되며,

상기 유기 발광다이오드는, 상기 제1전원 배선에 제1전극이 연결된 것을 특징으로 하는 유기전계발광소자.

청구항 5

제3항에 있어서, 상기 둘 이상의 커패시터들은,

상기 제2전원 배선과 연결된 제1금속 전극 상에 위치하는 상기 제1절연막의 개구부를 통해 상기 제2금속 전극과
상기 제1금속 전극이 연결된 것을 특징으로 하는 유기전계발광소자.

청구항 6

제1항에 있어서, 상기 둘 이상의 트랜지스터들은,

아몰포스 실리콘(a-Si)으로 형성된 것을 특징으로 하는 유기전계발광소자.

청구항 7

기관 상에 위치하는 데이터 배선 및 스캔 배선을 포함하는 화소 구조에 있어서,

상기 데이터 배선 및 스캔 배선에 각기 전기적으로 연결된 둘 이상의 트랜지스터들, 유기 발광다이오드 및 복층
으로 형성된 둘 이상의 커패시터들을 포함하며,

상기 커패시터들은 상기 트랜지스터들 중 어느 하나의 게이트와 제1전극 또는 제2전극 사이에 연결된 화소

구조.

청구항 8

제7항에 있어서, 상기 둘 이상의 트랜지스터들은,
하나 이상의 스위칭 트랜지스터와 구동 트랜지스터를 포함하며,
상기 커패시터들은 상기 구동 트랜지스터의 게이트와 제1전극 또는 제2전극 사이에 연결된 화소 구조.

청구항 9

제8항에 있어서, 상기 둘 이상의 커패시터들은,
상기 구동 트랜지스터의 제1전극 또는 제2전극에 연결된 제1금속 전극; 상기 제1금속 전극 상에 위치하는 제1절연막, 상기 제1절연막 상에 위치하며 상기 구동 트랜지스터의 게이트와 상기 스위칭 트랜지스터의 제1전극 또는 제2전극을 연결하는 공통 전극, 상기 공통 전극 상에 위치하는 제2절연막, 상기 제2절연막 상에 위치하며, 상기 구동 트랜지스터의 제1전극 또는 제2전극에 연결된 제2금속 전극을 포함하는 화소 구조.

청구항 10

제8항에 있어서, 상기 둘 이상의 커패시터들은,
상기 제2전원 배선과 연결된 제1금속 전극 상에 위치하는 상기 제1절연막의 개구부를 통해 상기 제2금속 전극과 상기 제1금속 전극이 연결된 것을 특징으로 하는 화소 구조.

명세서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

- <11> 본 발명은 유기전계발광소자 및 이의 화소 구조에 관한 것이다.
- <12> 최근, 평판표시장치(FPD: Flat Panel Display)는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 디스플레이(Liquid Crystal Display: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 전계방출표시장치(Field Emission Display: FED), 유기전계발광표시장치(Organic Light Emitting Device) 등과 같은 여러 가지의 평면형 디스플레이가 실용화되고 있다.
- <13> 이들 중 유기전계발광소자는 자발광소자로서, 행렬 형태로 배열된 $N \times M$ 개의 유기발광다이오드(OLED)들을 이용하여 영상을 표현할 수 있다. 유기전계발광표시장치는 일반적으로 수동 매트릭스(passive matrix) 방식과 박막 트랜지스터(thin film transistor)를 이용한 능동 매트릭스(active matrix) 방식이 있다. 수동 매트릭스 방식은 양극과 음극을 직교하도록 형성하고 라인을 선택하여 구동하는데 비해, 능동 매트릭스 방식은 박막 트랜지스터를 각 ITO(Indium Tin Oxide) 화소 전극에 연결하고 박막 트랜지스터의 게이트 전극에 연결된 커패시터에 유지된 전압에 따라 구동한다.
- <14> 능동 매트릭스 방식(이하, AMOLED)의 경우 일반적으로 2개 이상의 트랜지스터 예를 들면, 스위칭 및 구동 트랜지스터와 유기 발광다이오드(OLED)로 구성된다. 아몰포스 실리콘(a-Si)기반의 AMOLED의 경우 낮은 이동성(mobility) 때문에 구동 트랜지스터의 크기가 커야 하므로 설계하는데 많은 제약이 따르고, 고해상도 구현에 한계가 있다.
- <15> 도 1은 종래 능동 매트릭스 방식 유기전계발광소자의 화소 구조도 이다.
- <16> 도 1에 도시된 바와 같이 종래 화소 구조는 2개 이상의 트랜지스터(TFT1, TFT2)와 데이터 라인(DATA), 스캔 라인(SCAN), 전원 라인(VSS, VDD; VDD는 미 도시), 커패시터(C1)로 구성이 된다. 일반적으로 스캔 라인(SCAN)이 오프(off) 되었을 시, 화소의 데이터 전압을 유지시켜주기 위해 일정 용량 이상의 커패시터(C1)가 필요한데, 화소 내에서 커패시터(C1)가 차지하는 면적이 작지 않다. 커패시터(C1)의 용량이 클수록 트랜지스터(TFT1, TFT2)가 차지할 수 있는 면적은 줄어들게 되어 화소의 레이아웃(layout) 설계에 많은 제약이 따른다.

발명이 이루고자 하는 기술적 과제

<17> 상술한 문제점을 해결하기 위한 본 발명의 목적은, 화소 구조의 레이아웃을 변경하여 박막트랜지스터를 더욱 유연하게 설계할 수 있는 유기전계발광소자를 제공하는 것이다.

발명의 구성 및 작용

- <18> 상술한 과제를 해결하기 위한 본 발명은, 기관; 기관 상에 위치하는 제1전원 배선, 제2전원 배선, 데이터 배선 및 스캔 배선을 포함하는 신호 배선들; 및 데이터 배선과 스캔 배선의 교차 영역에 위치하며, 신호 배선들에 각기 전기적으로 연결된 둘 이상의 트랜지스터들, 유기 발광다이오드 및 복층으로 형성된 둘 이상의 커패시터들을 포함하는 하나 이상의 화소가 매트릭스 형태로 배열된 픽셀부를 포함하며, 커패시터들은 트랜지스터들 중 어느 하나의 게이트와 제1전극 또는 제2전극 사이에 연결된 유기전계발광소자를 제공한다.
- <19> 둘 이상의 트랜지스터들은, 하나 이상의 스위칭 트랜지스터와 구동 트랜지스터를 포함하며, 커패시터들은 구동 트랜지스터의 게이트와 제1전극 또는 제2전극 사이에 연결될 수 있다.
- <20> 둘 이상의 커패시터들은, 구동 트랜지스터의 제1전극 또는 제2전극에 연결된 제1금속 전극; 제1금속 전극 상에 위치하는 제1절연막, 제1절연막 상에 위치하며 구동 트랜지스터의 게이트와 스위칭 트랜지스터의 제1전극 또는 제2전극을 연결하는 공통 전극, 공통 전극 상에 위치하는 제2절연막, 제2절연막 상에 위치하며, 구동 트랜지스터의 제1전극 또는 제2전극에 연결된 제2금속 전극을 포함할 수 있다.
- <21> 스위칭 트랜지스터는, 데이터 배선에 제1전극이 연결되고 스캔 배선에 게이트가 연결되며, 구동 트랜지스터는, 스위칭 트랜지스터의 제2전극에 게이트가 연결되고 유기 발광다이오드의 제2전극에 제1전극이 연결되고 제2전원 배선에 제2전극이 연결되며, 유기 발광다이오드는, 제1전원 배선에 제1전극이 연결될 수 있다.
- <22> 둘 이상의 커패시터들은, 제2전원 배선과 연결된 제1금속 전극 상에 위치하는 제1절연막의 개구부를 통해 제2금속 전극과 제1금속 전극이 연결될 수 있다.
- <23> 둘 이상의 트랜지스터들은, 아몰포스 실리콘(a-Si)으로 형성될 수 있다.
- <24> 한편, 또 다른 측면에서 본 발명은, 기관 상에 위치하는 데이터 배선 및 스캔 배선을 포함하는 화소 구조에 있어서, 데이터 배선 및 스캔 배선에 각기 전기적으로 연결된 둘 이상의 트랜지스터들, 유기 발광다이오드 및 복층으로 형성된 둘 이상의 커패시터들을 포함하며, 커패시터들은 트랜지스터들 중 어느 하나의 게이트와 제1전극 또는 제2전극 사이에 연결된 화소 구조를 제공한다.
- <25> 둘 이상의 트랜지스터들은, 하나 이상의 스위칭 트랜지스터와 구동 트랜지스터를 포함하며, 커패시터들은 구동 트랜지스터의 게이트와 제1전극 또는 제2전극 사이에 연결될 수 있다.
- <26> 둘 이상의 커패시터들은, 구동 트랜지스터의 제1전극 또는 제2전극에 연결된 제1금속 전극; 제1금속 전극 상에 위치하는 제1절연막, 제1절연막 상에 위치하며 구동 트랜지스터의 게이트와 스위칭 트랜지스터의 제1전극 또는 제2전극을 연결하는 공통 전극, 공통 전극 상에 위치하는 제2절연막, 제2절연막 상에 위치하며, 구동 트랜지스터의 제1전극 또는 제2전극에 연결된 제2금속 전극을 포함할 수 있다.
- <27> 둘 이상의 커패시터들은, 제2전원 배선과 연결된 제1금속 전극 상에 위치하는 상기 제1절연막의 개구부를 통해 상기 제2금속 전극과 상기 제1금속 전극이 연결될 수 있다.
- <28> <일 실시예 : 유기전계발광소자>
- <29> 도 2는 본 발명의 일 실시예에 따른 유기전계발광소자의 화소 회로 구성도이고, 도 3은 본 발명의 일 실시예에 따른 유기전계발광소자의 화소 구조도 이다.
- <30> 도 3은 도 2의 화소 회로 구성도를 기관의 평면 상에 구조적으로 도시한 것이다. 단, 유기 발광다이오드와 제1전원 배선은 미 도시되어 있음을 참조한다.
- <31> 도 2 및 도 3을 함께 참조하면, 본 발명의 일 실시예에 따른 유기전계발광소자는 미 도시된 기관 상에 제1전원 배선(VDD), 제2전원 배선(VSS), 데이터 배선(DATA) 및 스캔 배선(SCAN)을 포함하는 신호 배선들이 배치된다.
- <32> 기관 상에 배치된 신호 배선들 중 데이터 배선(DATA)과 스캔 배선(SCAN)의 교차 영역에는 하나의 화소(P)가 형성된다.

- <33> 하나의 화소(P)는 제1전원 배선(VDD), 제2전원 배선(VSS), 데이터 배선(DATA) 및 스캔 배선(SCAN)에 각기 전기적으로 연결된 둘 이상의 트랜지스터들(TFT1,TFT2), 유기 발광다이오드(OLED) 및 복층으로 형성된 둘 이상의 커패시터들(C1,C2)을 포함한다.
- <34> 유기 발광다이오드(OLED)는 일반적으로 유기 발광층(EML)이 정공주입층(HIL), 정공수송층(HTL), 전자수송층(ETL) 및 전자주입층(EIL)과 같은 공통막에 개재되어 있는 것을 포함한다.
- <35> 앞서 설명한 둘 이상의 트랜지스터들(TFT1,TFT2)은, 스위칭 트랜지스터(TFT1)와 구동 트랜지스터(TFT2)를 포함할 수 있다. 여기서, 화소(P) 내에 위치한 트랜지스터들(TFT1,TFT2)은 이 밖에 구동 트랜지스터(TFT2) 등의 특성을 보완하기 위한 보상 트랜지스터가 구비될 수도 있음은 물론이다.
- <36> 그리고 이와 같은 트랜지스터들(TFT1,TFT2)은 도시되어 있진 않지만, 일반적으로 기판 상에, 반도체층, 게이트 절연막인 제 1 절연막, 게이트 전극, 층간 절연막인 제 2 절연막, 제1전극 및 제2전극을 포함한다.
- <37> 참고로, 트랜지스터들의 반도체층은 저온 폴리실리콘(LTPS) 또는 아몰포스 실리콘(a-Si) 등으로 형성될 수 있다. 그리고 트랜지스터의 게이트 전극은 알루미늄(Al), 알루미늄 합금(Al alloy), 몰리브덴(Mo), 몰리브덴 합금(Mo alloy), 텅스텐(W) 또는 텅스텐 실리사이드(WSi₂) 등을 사용하여 형성할 수 있다.
- <38> 그리고 트랜지스터의 제1전극 및 제2전극은 몰리 텅스텐(MoW), 티타늄(Ti), 알루미늄(Al) 또는 알루미늄 합금(Al alloy)으로 형성할 수 있다.
- <39> 그리고 제 1 및 제 2 절연막은 폴리이미드계 수지, 폴리아크릴계 수지, 벤조사이클로부텐계 수지, 실리콘 질화물 또는 실리콘 산화물 등을 이용하여 형성할 수 있다.
- <40> 덧붙여, 트랜지스터들의 소오스 전극과 드레인 전극 중 어느 하나는 콘택홀을 통하여 화소 전극과 전기적으로 연결되며, 화소 전극 상에 유기 발광다이오드(OLED)가 형성됨을 참조한다.
- <41> 하나의 화소(P) 내에 포함된 스위칭 트랜지스터(TFT1)는, 데이터 배선(DATA)에 제1전극이 연결되고, 스캔 배선(SCAN)에 게이트가 연결된다.
- <42> 그리고 구동 트랜지스터(TFT2)는, 스위칭 트랜지스터(TFT1)의 제2전극에 게이트가 연결되고, 유기 발광다이오드(OLED)의 제2전극에 제1전극이 연결되며, 제2전원 배선(VSS)에 제2전극이 연결된다. 그리고 유기 발광다이오드(OLED)는 제1전원 배선(VDD)에 제1전극이 연결될 수 있다.
- <43> 이와 같은 화소(P)는 기판 상에 하나 이상이 매트릭스 형태로 배열되어 픽셀부를 형성하게 된다. 픽셀부는 실질적으로 유기전계발광소자가 발광하는 발광영역이다. 픽셀부에 배열된 화소(P)는 각각 적색, 녹색, 청색 계열의 색을 발광한다.
- <44> 도시되어 있진 않지만, 픽셀부의 외측, 일반적으로 비발광영역이라 정의된 영역에는 제1전원 배선, 제2전원 배선, 스캔 배선 및 데이터 배선들을 포함하는 배선들이 라우팅 되어 있다.
- <45> 이러한 배선들은 스캔 구동부와 데이터 구동부에 각각 전기적으로 연결되어 스캔 신호 및 데이터 신호 등과 같은 구동 신호를 픽셀부에 전달하게 되고, 픽셀부에 포함된 화소(P)는 구동 신호에 따라 발광을 하게 된다.
- <46> 한편, 화소(P) 내에 포함된 트랜지스터들(TF1,TFT2), 커패시터들(C1,C2), 유기 발광다이오드(OLED), 데이터 배선(DATA) 및 스캔 배선(SCAN)을 포함하는 제1전원 배선(VDD) 및 제2전원 배선(VSS)의 회로적 연결은 상기 설명에 한정되지 않는다.
- <47> 참고로, 트랜지스터들(TFT1,TFT2)의 제1전극 및 제2전극은 각각 소오스 전극 또는 드레인 전극으로 선택될 수 있으며, 유기 발광다이오드(OLED)의 제1전극 및 제2전극은 각각 애노드 전극 또는 캐소드 전극으로 선택될 수 있다. 그리고 제1전원 배선(VDD)은 제2전원 배선(VSS)보다 높은 전류 또는 전압 레벨을 갖는다.
- <48> 도 4는 도 2의 "A-A" 영역의 절단면도이다.
- <49> 도 4를 참조하여 앞서 설명한 복층으로 형성된 둘 이상의 커패시터들(C1,C2)의 구조를 더욱 자세히 설명한다.
- <50> 도 4를 참조하면, 둘 이상의 커패시터들(C1,C2)은, 기판 상에 구동 트랜지스터의 제1전극 또는 제2전극에 연결된 제1금속 전극(M1)이 위치한다. 제1금속 전극(M1) 상에는 제1절연막(I1)이 위치한다.
- <51> 제1절연막(I1) 상에는 구동 트랜지스터(TFT2)의 게이트와 스위칭 트랜지스터(TFT1)의 제1전극 또는 제2전극을 연결하는 공통 전극(M)이 위치한다. 공통 전극(M) 상에는 제2절연막(I2)이 위치한다. 제2절연막(I2) 상에는 제2

전원 배선(VSS)과 연결된 제2금속 전극(M2)이 위치한다.

- <52> 이와 같이 형성된 둘 이상의 커패시터들(C1,C2)은, 구동 트랜지스터(TFT)의 게이트와 스위칭 트랜지스터(TFT1)의 제1전극 또는 제2전극을 연결하는 공통 전극(M)이 공통으로 사용되어 이를 기준으로 제1금속 전극(M1)과 제2금속 전극(M2) 사이에 위치하는 제1절연막(I1)과 제2절연막(I2)에 데이터 신호가 저장될 수 있게 된다.
- <53> 참고로, 공통 전극(M)은 알루미늄(Al), 알루미늄 합금(Al alloy), 몰리브덴(Mo), 몰리브덴 합금(Mo alloy), 텅스텐(W) 또는 텅스텐 실리사이드(WSi_2) 등을 사용하여 형성할 수 있다. 그리고 제1 및 제2절연막(I1,I2)은 폴리이미드계 수지, 폴리아크릴계 수지, 벤조사이클로부텐계 수지, 실리콘 질화물 또는 실리콘 산화물 등을 이용하여 형성할 수 있다.
- <54> 그리고 제1 및 제2금속 전극(M1,M2)은 몰리 텅스텐(MoW), 티타늄(Ti), 알루미늄(Al) 또는 알루미늄 합금(Al alloy)으로 형성할 수 있다. 설명되지 않은 데이터 배선(DATA)은 도 2 또는 도 3을 참조한다.
- <55> 한편, 일반적인 커패시터의 구조는 금속 전극, 절연막 및 금속 전극으로 이루어진다. 이러한 커패시터는 절연막을 사이에 두고 있는 금속 전극 즉, 금속 판과 판이 매칭되는 영역에 자리하고 있는 절연막에 유전되며, 금속 전극의 넓이 길이 등에 의해 커패시터의 용량이 결정됨을 참조한다.
- <56> 도 5는 본 발명의 일 실시예에 따른 커패시터의 구조도 이다.
- <57> 도 5를 참조하면, 본 발명의 일 실시예에 따른 커패시터들의 구조는 제1전극(Metal 1) 상에 제1절연막(Insulator 1)이 위치하고, 제1절연막(Insulator 1) 상에 공통 전극(Metal)이 위치하며, 공통 전극(Metal) 상에 제2절연막(Insulator 2)이 위치하고, 제2절연막(Insulator 2) 상에 제2전극(Metal 2)이 위치한다.
- <58> 여기서, 공통 전극(Metal)은 도 2에 도시된 구동 트랜지스터(TFT2)의 게이트와 스위칭 트랜지스터(TFT1)의 제1전극 또는 제2전극에 연결되고, 제1전극(Metal 1) 및 제2전극(Metal 2)은 구동 트랜지스터(TFT2)의 제1전극 또는 제2전극에 연결된다. 여기서, 구동 트랜지스터(TFT2)의 제1전극 또는 제2전극 중 어느 하나는 제2전원 배선(VSS)에 연결될 수 있음을 참조한다.
- <59> 이와 같이 형성된 커패시터들(C1,C2)은 스캔 배선(SCAN)을 통해 공급된 스캔 신호에 의해 스위칭 트랜지스터(TFT1)가 턴온되면, 데이터 배선(DATA)을 통해 공급된 데이터 신호가 저장된다.
- <60> 도 2에 도시된 화소(P) 내에 위치하는 커패시터들(C1,C2)을 본 발명과 같이 형성하게 되면, 커패시터가 차지하는 영역을 종래 구조보다 좁힐 수 있게 된다. 이에 따라, 줄어든 커패시터의 영역만큼 구동 트랜지스터(TFT2)의 크기를 키울 수 있는 효과를 얻을 수 있다.
- <61> 이와 같은 구조는 구동 트랜지스터(TFT2)가 아몰포스 실리콘 기반으로 형성되어 있을 시 아몰포스 실리콘의 낮은 이동성(mobility)를 보상하는 효과를 가져올 수 있다. 그러나 이와 같은 커패시터의 구조는 비단 아몰포스 실리콘 기반의 트랜지스터에만 적용 가능한 것은 아님을 참조한다.
- <62> 따라서, 본 발명과 같은 유기전계발광소자는 커패시터가 차지하는 영역을 종래 구조보다 좁힐 수 있게 되어 줄어든 커패시터의 영역만큼 구동 트랜지스터의 크기를 키울 수 있는 효과를 얻을 수 있다. 즉, 화소 구조의 레이아웃을 유연하게 설계할 수 있게 된다.
- <63> <일 실시예 : 화소 구조>
- <64> 한편, 또 다른 측면에서 본 발명은 미 도시된 기판 상에 배치된 데이터 배선 및 스캔 배선의 교차 영역에 위치하는 화소 구조에 적용 가능하다.
- <65> 이와 같은 화소 구조에는 데이터 배선 및 스캔 배선에 각기 전기적으로 연결된 둘 이상의 트랜지스터들 및 유기 발광다이오드가 위치되어 있고, 여기에 복층으로 형성된 둘 이상의 커패시터들을 구비한다.
- <66> 여기서, 둘 이상의 커패시터들은 도 3을 참조하여 설명한 것과 같이, 구동 트랜지스터의 제1전극 또는 제2전극에 연결된 제1금속 전극; 제1금속 전극 상에 위치하는 제1절연막, 제1절연막 상에 위치하며 구동 트랜지스터의 게이트와 스위칭 트랜지스터의 제1전극 또는 제2전극을 연결하는 공통 전극, 공통 전극 상에 위치하는 제2절연막, 제2절연막 상에 위치하며, 구동 트랜지스터의 제1전극 또는 제2전극에 연결된 제2금속 전극을 포함한다.
- <67> 그리고 둘 이상의 커패시터들은 도 3을 참조하여 설명한 것과 같이, 제2전원 배선과 연결된 제1금속 전극 상에 위치하는 상기 제1절연막의 개구부를 통해 상기 제2금속 전극과 상기 제1금속 전극이 연결된다.

- <68> 앞서 언급한 유기 발광다이오드는 유기 발광층(EML)이 정공주입층(HIL), 정공수송층(HTL), 전자수송층(ETL) 및 전자주입층(EIL)과 같은 공통막에 개재되어 있는 것을 포함한다.
- <69> 덧붙여, 트랜지스터들의 일반적인 구조를 간략하게 설명하면, 일반적으로 기판 상에, 반도체층, 게이트 절연막인 제1절연막, 게이트 전극, 층간 절연막인 제2절연막, 제1전극 및 제2전극을 포함한다.
- <70> 참고로, 앞서 설명된 구동 트랜지스터의 게이트는 알루미늄(Al), 알루미늄 합금(Al alloy), 몰리브덴(Mo), 몰리브덴 합금(Mo alloy), 텅스텐(W) 또는 텅스텐 실리사이드(WSi_2) 등을 사용하여 형성할 수 있다.
- <71> 그리고 제1 및 제2절연막은 폴리이미드계 수지, 폴리아크릴계 수지, 벤조사이클로부텐계 수지, 실리콘 질화물 또는 실리콘 산화물 등을 이용하여 형성할 수 있다. 그리고 제1 및 제2금속 전극은 폴리 텅스텐(MoW), 티타늄(Ti), 알루미늄(Al) 또는 알루미늄 합금(Al alloy)으로 형성할 수 있다.
- <72> 한편, 본 발명과 같이 화소 구조를 형성하게 되면, 커패시터가 차지하는 영역을 종래 구조보다 좁힐 수 있게 되어 줄어든 커패시터의 영역만큼 구동 트랜지스터의 크기를 키울 수 있는 효과를 얻을 수 있다.
- <73> 이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

발명의 효과


- <74> 상술한 바와 같이 본 발명은, 화소 구조의 레이아웃을 변경하여 박막트랜지스터를 더욱 유연하게 설계할 수 있는 유기전계발광소자를 제공하는 효과가 있다.

도면의 간단한 설명


- | | |
|------|---|
| <1> | 도 1은 종래 능동 매트릭스 방식 유기전계발광소자의 화소 구조도. |
| <2> | 도 2는 본 발명의 일 실시예에 따른 유기전계발광소자의 화소 회로 구성도. |
| <3> | 도 3은 본 발명의 일 실시예에 따른 유기전계발광소자의 화소 구조도. |
| <4> | 도 4는 도 2의 "A-A" 영역의 절단면도. |
| <5> | 도 5는 본 발명의 일 실시예에 따른 커패시터의 구조도. |
| <6> | <도면의 주요 부분에 관한 부호의 설명> |
| <7> | TFT1: 스위칭 트랜지스터 TFT2: 구동 트랜지스터 |
| <8> | C1,C2: 커패시터들 OLED: 유기 발광다이오드 |
| <9> | DATA: 데이터 배선 SCAN: 스캔 배선 |
| <10> | VDD: 제1전원 배선 VSS: 제2전원 배선 |

도면


도면1




도면2




도면3



도면4



도면5



专利名称(译)	有机电致发光器件及其像素结构		
公开(公告)号	KR1020080047821A	公开(公告)日	2008-05-30
申请号	KR1020060117735	申请日	2006-11-27
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	HWANG SOON JAE 황순재 LEE SANG KEUN 이상근		
发明人	황순재 이상근		
IPC分类号	H05B33/22		
CPC分类号	G09G3/3233 G09G2300/0876 H01L27/124 H01L27/3262 H01L27/3265		
其他公开文献	KR101322139B1		
外部链接	Espacenet		

摘要(译)

本发明提供一种半导体器件，包括：衬底；信号布线包括位于基板上的第一电源布线，第二电源布线，数据布线和扫描布线；并且，位于数据布线和扫描布线的交叉区域的像素部分，其中包括分别电连接到信号布线的两个或更多个晶体管的一个或多个像素，有机发光二极管和以多层形式形成的两个或更多个电容器以矩阵形式布置并且电容器提供连接在晶体管中的任一个的栅极与第一电极或第二电极之间的有机电致发光器件。

