



(19)대한민국특허청(KR)
(12) 공개특허공보(A)

(51) 。 Int. Cl.

H05B 33/26 (2006.01)

H05B 33/10 (2006.01)

(11) 공개번호

10-2007-0067930

(43) 공개일자

2007년06월29일

(21) 출원번호 10-2005-0129469

(22) 출원일자 2005년12월26일

심사청구일자 없음

(71) 출원인 엘지.필립스 엘시디 주식회사
서울 영등포구 여의도동 20번지

(72) 발명자 김진형
경기 고양시 일산구 마두1동 880-14 (22/6)
박재용
경기 안양시 동안구 평촌동 933-7 꿈마을APT 305-701
황광조
경기 안양시 동안구 비산동 1155번지 그린빌주공아파트 101-1801
박종우
대구 북구 태전동 대백2차아파트 102동 205호
최희동
경북 구미시 구평동 474-4 부영아파트 805-804
유상호
경기 성남시 수정구 신흥1동 5524번지

(74) 대리인 허용록

전체 청구항 수 : 총 37 항

(54) 유기 전계 발광 표시 장치 및 이의 제조 방법

(57) 요약

본 발명은 유기 전계 발광 표시 장치에 관한 것으로, 상기 유기 전계 발광 표시 장치는 제 1 기관; 상기 제 1 기관상에 화소 영역을 정의하되, 제 1 방향을 가지는 데이터 배선, 제 2 방향을 가지는 게이트 배선; 상기 각 화소 영역에 구비된 박막트랜지스터; 및 상기 제 1 방향으로 배열되는 각 화소영역에 구비되는 박막트랜지스터의 소스전극을 서로 연결하는 제 1 연결 라인을 포함하여, 종래의 전원배선을 형성하지 않아도 됨으로, 화소영역의 유효면적을 증가시킬 수 있다.

대표도

도 2a

특허청구의 범위

청구항 1.

제 1 기관;

상기 제 1 기관상에 화소영역을 정의하되, 제 1 방향을 가지는 데이터 배선과, 제 2 방향을 가지는 게이트 배선;

상기 각 화소 영역에 구비된 박막트랜지스터; 및

상기 제 1 방향으로 배열되는 각 화소영역에 구비되는 박막트랜지스터의 소스전극을 서로 연결하는 제 1 연결라인을 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치.

청구항 2.

제 1항에 있어서,

상기 제 1 연결라인은 상기 소스전극이 연장되어 형성된 것을 특징으로 하는 유기 전계 발광 표시 장치.

청구항 3.

제 1항에 있어서,

상기 제 1 연결라인은 그라운드 패드와 전기적으로 연결된 것을 특징으로 하는 유기 전계 발광 표시 장치.

청구항 4.

제 1항에 있어서,

상기 제 2 방향을 가지는 적어도 하나의 라인에 배열된 각 화소영역에 구비된 박막트랜지스터의 소스전극을 서로 전기적으로 연결하는 제 2 연결라인을 더 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치.

청구항 5.

제 4항에 있어서,

상기 제 2 연결라인은 이웃한 화소영역에 구비된 박막트랜지스터의 소스전극을 서로 연결하는 것을 특징으로 하는 유기 전계 발광 표시 장치.

청구항 6.

제 4항에 있어서,

상기 박막트랜지스터와 상기 제 2 연결라인 사이에 형성된 보호막을 더 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치.

청구항 7.

제 6항에 있어서,

상기 보호막상에 상기 박막트랜지스터의 드레인 전극과 전기적으로 연결된 접촉전극을 더 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치.

청구항 8.

제 7항에 있어서,

상기 제 2 연결라인은 상기 접촉전극과 동일한 물질로 형성된 것을 특징으로 하는 유기 전계 발광 표시 장치.

청구항 9.

제 4항에 있어서,

상기 제 2 연결라인은 그라운드 패드와 전기적으로 연결된 것을 특징으로 하는 유기 전계 발광 표시 장치.

청구항 10.

제 1항에 있어서,

상기 제 1 기판과 일정간격으로 이격되어 배치되며, 상기 박막트랜지스터와 전기적으로 연결된 유기 전계 발광 다이오드 소자가 형성된 제 2 기판을 더 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치.

청구항 11.

제 1 기판;

상기 제 1 기판상에 화소영역을 정의하되, 제 1 방향을 가지는 데이터 배선과, 제 2 방향을 가지는 게이트 배선;

상기 각 화소 영역에 구비된 박막트랜지스터;

상기 박막트랜지스터를 포함하는 제 1 기판상에 형성된 보호막; 및

상기 보호막상에 위치하며, 상기 제 2 방향으로 배열되는 각 화소영역에 구비되는 박막트랜지스터의 소스전극을 서로 연결하는 제 2 연결라인을 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치.

청구항 12.

제 11항에 있어서,

상기 보호막상에 상기 박막트랜지스터의 드레인 전극과 전기적으로 연결된 접촉전극을 더 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치.

청구항 13.

제 12항에 있어서,

상기 제 2 연결라인은 상기 접촉전극과 동일한 물질로 형성된 것을 특징으로 하는 유기 전계 발광 표시 장치.

청구항 14.

제 11항에 있어서,

상기 제 2 연결라인은 그라운드 패드와 전기적으로 연결된 것을 특징으로 하는 유기 전계 발광 표시 장치.

청구항 15.

제 11항에 있어서,

상기 제 1 방향으로 적어도 하나의 라인에 배열된 각 화소영역에 구비되는 박막트랜지스터의 소스전극을 서로 연결하는 제 1 연결라인을 더 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치

청구항 16.

제 15항에 있어서,

상기 제 1 연결라인은 상기 소스전극이 연장되어 형성된 것을 특징으로 하는 유기 전계 발광 표시 장치.

청구항 17.

제 15항에 있어서,

상기 제 1 연결라인은 그라운드 패드와 전기적으로 연결된 것을 특징으로 하는 유기 전계 발광 표시 장치.

청구항 18.

제 11항에 있어서,

상기 제 1 기판과 일정간격으로 이격되어 배치되며, 상기 박막트랜지스터와 전기적으로 연결된 유기 전계 발광 다이오드 소자가 형성된 제 2 기판을 더 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치.

청구항 19.

제 1 기판;

상기 제 1 기판상에 화소영역을 정의하되, 제 1 방향을 가지는 데이터 배선과, 제 2 방향을 가지는 게이트 배선;

상기 각 화소 영역에 구비된 박막트랜지스터;

상기 제 1 방향으로 배열되는 각 화소영역에 구비되는 박막트랜지스터의 소스전극을 서로 연결하는 제 1 연결라인;

상기 박막트랜지스터 및 제 1 연결라인을 포함하는 게이트 절연막상에 형성된 보호막; 및

상기 제 2 방향으로 배열되는 각 화소영역에 구비되는 박막트랜지스터의 소스전극을 서로 연결하는 제 2 연결라인을 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치.

청구항 20.

제 19항에 있어서,

상기 제 1 연결라인은 상기 소스전극이 연장되어 형성된 것을 특징으로 하는 유기 전계 발광 표시 장치.

청구항 21.

제 19항에 있어서,

상기 보호막상에 상기 박막트랜지스터의 드레인 전극과 전기적으로 연결되는 접촉전극을 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치.

청구항 22.

제 21항에 있어서,

상기 제 2 연결라인은 상기 접촉전극과 동일한 물질로 형성된 것을 특징으로 하는 유기 전계 발광 표시 장치.

청구항 23.

제 19항에 있어서,

상기 제 1 연결라인 또는 제 2 연결라인은 그라운드 패드와 전기적으로 연결된 것을 특징으로 하는 유기 전계 발광 표시 장치.

청구항 24.

제 19항에 있어서,

상기 각 박막트랜지스터의 소스전극은 제 1 연결라인과 제 2 연결라인에 의해 메쉬(mesh)형태로 서로 전기적으로 연결된 것을 특징으로 하는 유기 전계 발광 표시 장치.

청구항 25.

제 19항에 있어서,

상기 제 1 기판과 일정간격으로 이격되어 배치되며, 상기 박막트랜지스터와 전기적으로 연결된 유기 전계 발광 다이오드 소자가 형성된 제 2 기판을 더 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치.

청구항 26.

제 1 기판을 제공하는 단계;

상기 제 1 기판 상에 제 2 방향을 가지는 게이트 배선 및 게이트 전극을 형성하는 단계;

상기 게이트 배선 및 게이트 전극상에 게이트 절연막을 형성하는 단계;

상기 게이트 전극과 대응된 상기 게이트 절연막 상에 액티브층을 형성하는 단계; 및

상기 게이트 절연막 상에 제 1 방향을 가지는 데이터 배선, 소스/드레인 전극 및 제 1 연결라인을 동시에 형성하는 단계를 포함하며,

상기 제 1 연결라인에 의해 제 1 방향으로 배열되는 각 화소영역상에 구비된 박막트랜지스터의 소스전극은 서로 연결하도록 형성하는 것을 특징으로 하는 유기 전계 발광 표시 장치의 제조 방법.

청구항 27.

제 26항에 있어서,

상기 박막트랜지스터상에 보호막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치의 제조 방법.

청구항 28.

제 27항에 있어서,

상기 보호막 상에 위치하되, 상기 제 2 방향을 가지는 적어도 하나의 라인에 배열된 각 화소영역에 구비된 박막트랜지스터의 소스전극을 연결하는 제 2 연결라인을 형성하는 단계를 더 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치의 제조 방법.

청구항 29.

제 28항에 있어서,

상기 제 2 연결라인을 형성하는 단계에서, 상기 박막트랜지스터의 드레인 전극과 연결된 접촉전극을 동시에 형성하는 것을 특징으로 하는 유기 전계 발광 표시 장치의 제조 방법.

청구항 30.

제 1 기판을 제공하는 단계;

상기 제 1 기판 상에 제 2 방향을 가지는 게이트 배선 및 게이트 전극을 형성하는 단계;

상기 게이트 배선 및 게이트 전극상에 게이트 절연막을 형성하는 단계;

상기 게이트 전극과 대응된 상기 게이트 절연막 상에 액티브층을 형성하는 단계;

상기 게이트 절연막 상에 제 1 방향을 가지는 데이터 배선, 소스/드레인 전극을 동시에 형성하는 단계;

상기 소스/드레인 전극을 포함하는 제 1 기판상에 보호막을 형성하는 단계; 및

상기 보호막 상에 상기 소스 전극과 전기적으로 연결된 제 2 연결라인을 형성하는 단계를 포함하며,

상기 제 2 연결라인은 의해 제 2 방향으로 배열되는 각 화소영역상에 구비된 박막트랜지스터의 소스전극을 서로 연결하도록 형성하는 것을 특징으로 하는 유기 전계 발광 표시 장치의 제조 방법.

청구항 31.

제 30항에 있어서,

상기 제 2 연결라인을 형성하는 단계에서, 상기 박막트랜지스터의 드레인 전극과 연결된 접촉전극을 동시에 형성하는 것을 특징으로 하는 유기 전계 발광 표시 장치의 제조 방법.

청구항 32.

제 30항에 있어서,

상기 제 2 연결라인은 서로 이웃한 화소영역에 구비된 박막트랜지스터의 소스전극을 서로 연결하도록 형성하는 것을 특징으로 하는 유기 전계 발광 표시 장치의 제조 방법.

청구항 33.

제 30항에 있어서,

상기 소스전극과 드레인을 전극을 형성하는 단계에서, 상기 제 1 방향을 가지는 적어도 하나의 라인에 배열된 박막트랜지스터의 소스전극을 서로 제 1 연결라인을 형성하는 단계를 더 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치의 제조 방법.

청구항 34.

제 1 기판을 제공하는 단계;

상기 제 1 기판 상에 제 2 방향의 게이트 배선 및 게이트 전극을 형성하는 단계;

상기 게이트 배선 및 게이트 전극상에 게이트 절연막을 형성하는 단계;

상기 게이트 전극과 대응된 상기 게이트 절연막 상에 액티브층을 형성하는 단계;

상기 게이트 절연막상에 제 1 방향의 데이터 배선, 소스/드레인 전극 및 제 1 연결라인을 동시에 형성하는 단계;

상기 소스/드레인 전극을 포함하는 제 1 기판상에 보호막을 형성하는 단계; 및

상기 보호막상에 상기 소스전극과 전기적으로 연결된 제 2 연결라인을 형성하는 단계를 포함하며,

상기 제 1 연결라인, 제 2 연결라인에 의해 각 화소영역상에 구비된 박막트랜지스터의 소스전극을 서로 연결하도록 형성하는 것을 특징으로 하는 유기 전계 발광 표시 장치의 제조 방법.

청구항 35.

제 34항에 있어서,

상기 제 1 연결라인과 제 2 연결라인은 상기 각 박막트랜지스터의 소스전극을 메쉬형태로 연결하도록 형성하는 것을 특징으로 하는 유기 전계 발광 표시 장치의 제조 방법.

청구항 36.

제 34항에 있어서,

상기 제 2 연결라인을 형성하는 단계에서, 상기 박막트랜지스터의 드레인 전극과 연결된 접촉전극을 동시에 형성하는 것을 특징으로 하는 유기 전계 발광 표시 장치의 제조 방법.

청구항 37.

제 34항에 있어서,

상기 제 2 연결라인은 서로 이웃한 화소영역에 구비된 박막트랜지스터의 소스전극을 서로 연결하도록 형성하는 것을 특징으로 하는 유기 전계 발광 표시 장치의 제조 방법.

명세서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 유기 전계 발광 표시 장치에 관한 것으로서, 더욱 구체적으로 휘도를 향상시킬 수 있는 듀얼 패널 타입의 유기 전계 발광 표시 장치 및 이의 제조 방법에 관한 것이다.

상기 유기 전계 발광 표시 장치는 자체발광형의 표시장치로, 액정 표시 장치와 같이 백라이트가 필요하지 않으므로 경량 박형이 가능하다. 또한, 저전압 구동, 높은 발광 효율, 넓은 시야각 및 빠른 응답속도등의 장점을 가지고 있어 고화질의 동영상을 구현하는데 유리하다.

특히, 상기 유기 전계 발광 표시 장치의 제조공정에는, 액정표시장치나 PDP(Plasma Display Panel)와 달리 증착 및 봉지(encapsulation) 장비가 전부라고 할 수 있기 때문에, 공정이 매우 단순하다.

또한, 각 화소마다 스위칭 소자인 박막트랜지스터를 가지는 액티브 매트릭스방식으로 유기 전계 발광 표시 장치를 구동하게 되면, 낮은 전류를 인가하더라도 동일한 휘도를 나타내므로 저소비 전력, 고정세, 대형화가 가능한 장점을 가진다.

이와 같은 유기 전계 발광 표시 장치는 일반적으로 상기 어레이 소자 및 유기 전계 발광 다이오드 소자가 형성된 기판과 별도의 봉지기판의 합착을 통해 형성된다. 이때, 상기 어레이 소자의 수율과 유기 전계 발광 다이오드 소자의 수율의 곱이 유기 전계 발광 표시 장치의 수율을 결정하기 때문에, 후반 공정에 해당되는 유기 전계 발광 다이오드 소자의 제조 공정에 의해 전체 공정 수율이 크게 제한된다.

이로 인하여, 상기 어레이 소자와 유기 전계 발광 다이오드 소자를 각각 서로 다른 기판에 형성한 뒤, 합착공정을 거쳐 제조하는 듀얼 패널 타입의 유기 전계 발광 표시 장치가 제안되었다.

도 1a 및 도 1b는 종래의 듀얼 패널 타입의 유기 전계 발광 표시 장치를 설명하기 위해 도시한 도면들이다. 여기서, 도 1a는 상기 유기 전계 발광 표시 장치의 회로도이고, 도 1b는 상기 유기 전계 발광 표시 장치의 단면을 도시한 도면이다.

도 1a 및 도 1b를 참조하면, 기판(10) 상에 다수의 게이트 배선(11)과 데이터 배선(21)이 서로 교차되어 배치된다. 이때, 상기 게이트 배선(11)과 데이터 배선(21)에 의해 화소영역(P)이 정의된다. 또, 상기 게이트 배선(11)과 일정 간격을 두며, 평행하게 배치된 전원 배선(31)이 위치한다.

상기 각 화소영역(P)에는 상기 게이트 배선(11)과 데이터 배선(21)에 연결된 스위칭 박막트랜지스터(S-Tr), 상기 스위칭 박막트랜지스터(S-Tr)의 게이트 전극과 연결된 구동 박막트랜지스터(D-Tr), 상기 구동 박막트랜지스터(D-Tr)의 소스전극(50a)과 연결된 캐패시터, 상기 구동 박막트랜지스터(D-Tr)의 드레인 전극(50b)과 전기적으로 연결된 유기 전계 발광 다이오드 소자(E)가 위치한다. 이때, 상기 유기 전계 발광 다이오드 소자(E)는 상기 기판(10)과 일정 간격으로 이격되어 배치된 상부기판(도면에는 도시하지 않음.)에 배치된다.

또한, 상기 전원 배선(31)은 상기 구동 박막트랜지스터(D-Tr)의 소스전극(50a)과 그라운드 패드를 전기적으로 연결하여, 상기 유기 전계 발광 다이오드 소자(E)의 전위를 일정하게 유지하는 역할을 한다.

여기서, 상기 전원 배선(31)과 상기 구동 박막트랜지스터(D-Tr)사이에 개재된 게이트 절연막(30)으로 인하여, 상기 전원 배선(31)과 상기 구동 박막트랜지스터(D-Tr)를 전기적으로 연결하기 위해서는 에칭공정을 수행해야 한다. 그러나, 이와 같은 에칭 공정에 의해, 상기 전원 배선(31)의 일부분이 에칭되어, 각 화소영역에 구비되는 구동 박막트랜지스터(D-Tr)와 상기 전원 배선(31)간의 접촉 면적이 달라지게 된다. 이로 인하여, 각 화소별 접촉저항의 차이가 발생하게 되고, 이는 전압 강하 현상을 발생하게 한다. 이로써, 결국에는 표시장치의 휘도가 불균일해 질 수 있으며, 완성된 표시 장치의 수명이 저하될 수 있다.

또한, 상기 전원 배선(31)의 형성으로 인하여, 상기 화소 영역의 유효면적이 감소되어, 상기 박막트랜지스터의 설계를 하는데 한계가 있었다.

발명이 이루고자 하는 기술적 과제

본 발명은 화소 영역의 유효 면적을 증가시킬 수 있는 유기 전계 발광 표시 장치 및 이의 제조 방법을 제공함에 그 목적이 있다.

또, 휘도 및 수명을 향상시킬 수 있는 유기 전계 발광 표시 장치 및 이의 제조 방법을 제공함에 다른 목적이 있다.

발명의 구성

상기 기술적 과제를 이루기 위하여 본 발명의 일측면은 유기 전계 발광 표시 장치를 제공한다. 상기 유기 전계 발광 표시 장치는 제 1 기판; 상기 제 1 기판상에 화소영역을 정의하되, 제 1 방향을 가지는 데이터 배선과, 제 2 방향을 가지는 게이트 배선; 상기 각 화소 영역에 구비된 박막트랜지스터; 및 상기 제 1 방향으로 배열되는 각 화소영역에 구비되는 박막트랜지스터의 소스전극을 서로 연결하는 제 1 연결라인을 포함한다.

상기 기술적 과제를 이루기 위하여 본 발명의 다른 일측면은 따른 유기 전계 발광 표시 장치를 제공한다. 상기 유기 전계 발광 표시 장치는 제 1 기판; 상기 제 1 기판상에 화소영역을 정의하되, 제 1 방향을 가지는 데이터 배선과, 제 2 방향을 가지는 게이트 배선; 상기 각 화소 영역에 구비된 박막트랜지스터; 상기 박막트랜지스터를 포함하는 제 1 기판상에 형성된 보호막; 및 상기 보호막상에 위치하며, 상기 제 2 방향으로 배열되는 각 화소영역에 구비되는 박막트랜지스터의 소스전극을 서로 연결하는 제 2 연결라인을 포함한다.

상기 기술적 과제를 이루기 위하여 본 발명의 또 다른 일측면은 유기 전계 발광 표시 장치를 제공한다. 상기 유기 전계 발광 표시 장치는 제 1 기판; 상기 제 1 기판상에 화소영역을 정의하되, 제 1 방향을 가지는 데이터 배선과, 제 2 방향을 가지는 게이트 배선; 상기 각 화소 영역에 구비된 박막트랜지스터; 상기 제 1 방향으로 배열되는 각 화소영역에 구비되는 박막트랜지스터의 소스전극을 서로 연결하는 제 1 연결라인; 상기 박막트랜지스터 및 제 1 연결라인을 포함하는 게이트 절연막상에 형성된 보호막; 및 상기 제 2 방향으로 배열되는 각 화소영역에 구비되는 박막트랜지스터의 소스전극을 서로 연결하는 제 2 연결라인을 포함한다.

상기 기술적 과제를 이루기 위하여 본 발명의 또 다른 일측면은 유기 전계 발광 표시 장치의 제조 방법을 제공한다. 상기 제조 방법은 제 1 기판을 제공하는 단계; 상기 제 1 기판 상에 제 2 방향을 가지는 게이트 배선 및 게이트 전극을 형성하는 단계; 상기 게이트 배선 및 게이트 전극상에 게이트 절연막을 형성하는 단계; 상기 게이트 전극과 대응된 상기 게이트 절연막 상에 액티브층을 형성하는 단계; 및 상기 게이트 절연막 상에 제 1 방향을 가지는 데이터 배선, 소스/드레인 전극 및 제 1 연결라인을 동시에 형성하는 단계를 포함하며,

상기 제 1 연결라인에 의해 제 1 방향으로 배열되는 각 화소영역상에 구비된 박막트랜지스터의 소스전극은 서로 연결하도록 형성할 수 있다.

상기 기술적 과제를 이루기 위하여 본 발명의 또 다른 일측면은 유기 전계 발광 표시 장치의 제조 방법을 제공한다. 상기 제조 방법은 제 1 기판을 제공하는 단계; 상기 제 1 기판 상에 제 2 방향을 가지는 게이트 배선 및 게이트 전극을 형성하는 단계; 상기 게이트 배선 및 게이트 전극상에 게이트 절연막을 형성하는 단계; 상기 게이트 전극과 대응된 상기 게이트 절연막 상에 액티브층을 형성하는 단계; 상기 게이트 절연막 상에 제 1 방향을 가지는 데이터 배선, 소스/드레인 전극을 동시에 형성하는 단계; 상기 소스/드레인 전극을 포함하는 제 1 기판상에 보호막을 형성하는 단계; 및 상기 보호막 상에 상기 소스 전극과 전기적으로 연결된 제 2 연결라인을 형성하는 단계를 포함하며, 상기 제 2 연결라인은 의해 제 2 방향으로 배열되는 각 화소영역상에 구비된 박막트랜지스터의 소스전극을 서로 연결하도록 형성할 수 있다.

상기 기술적 과제를 이루기 위하여 본 발명의 또 다른 일측면은 유기 전계 발광 표시 장치의 제조 방법을 제공한다. 상기 제조 방법은 제 1 기판을 제공하는 단계; 상기 제 1 기판 상에 제 2 방향의 게이트 배선 및 게이트 전극을 형성하는 단계; 상기 게이트 배선 및 게이트 전극상에 게이트 절연막을 형성하는 단계; 상기 게이트 전극과 대응된 상기 게이트 절연막 상에 액티브층을 형성하는 단계; 상기 게이트 절연막상에 제 1 방향의 데이터 배선, 소스/드레인 전극 및 제 1 연결라인을 동시에 형성하는 단계; 상기 소스/드레인 전극을 포함하는 제 1 기판상에 보호막을 형성하는 단계; 상기 보호막상에 상기 소스 전극과 전기적으로 연결된 제 2 연결라인을 형성하는 단계를 포함하며,

상기 제 1 연결라인, 제 2 연결라인에 의해 각 화소영역상에 구비된 박막트랜지스터의 소스전극을 서로 연결하도록 형성할 수 있다.

이하, 본 발명에 의한 유기 전계 발광 표시 장치의 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.

도 2a 및 도 2b는 본 발명의 제 1 실시예에 따른 유기 전계 발광 표시 장치를 설명하기 위해 도시한 도면들이다.

도 2a는 상기 유기 전계 발광 표시 장치의 회로를 도시한 도면이다.

도 2a를 참조하여 설명하면, 상기 유기 전계 발광 표시 장치는 제 1 방향을 가지는 데이터 배선(111)과, 제 2 방향을 가지는 게이트 배선(112)이 교차되어 배치된다. 이때, 상기 데이터 배선(111)과 게이트 배선(112)에 의해 화소 영역(P)이 정의된다.

상기 각 화소 영역(P)에는 상기 데이터 배선(111)과 게이트 배선(112)에 연결된 스위칭 박막트랜지스터(S-Tr)가 위치한다. 즉, 상기 스위칭 박막트랜지스터(S-Tr)의 소스 전극은 상기 데이터 배선(111)과 연결되며, 상기 스위칭 박막트랜지스터(S-Tr)의 게이트 전극은 상기 게이트 배선(112)과 연결되어 있다.

또한, 상기 스위칭 박막트랜지스터(S-Tr)의 드레인 전극과 연결되는 구동 박막트랜지스터(D-Tr)와 캐패시터(Cp)가 위치한다. 즉, 상기 구동 박막트랜지스터(D-Tr)의 게이트 전극은 상기 스위칭 박막트랜지스터(S-Tr)의 드레인 전극과 연결되고, 상기 구동 박막트랜지스터(D-Tr)의 소스 전극은 상기 캐패시터(Cp)와 연결되어 있다.

또한, 상기 구동 박막트랜지스터(D-Tr)의 드레인 전극과 전기적으로 연결된 유기 전계 발광 다이오드 소자(E)가 위치한다.

또한, 상기 제 1 방향으로 배열되는 각 화소영역에 구비된 상기 구동 박막트랜지스터(D-Tr)의 소스 전극들은 제 1 연결라인(113)에 의해 전기적으로 연결되어 있다. 이때, 상기 각 제 1 연결라인(113)은 그라운드 패드와 전기적으로 연결되어, 상기 유기 전계 발광 다이오드 소자(E)의 전위를 유지하는 역할을 한다.

더 나아가, 상기 제 2 방향을 가지는 적어도 하나의 라인에 구비된 상기 구동 박막트랜지스터(D-Tr)의 소스 전극들은 제 2 연결라인(114)에 의해 전기적으로 연결되어 있을 수 있다. 이때, 상기 제 2 연결라인(114)에 의해, 상기 각 제 1 연결라인(113)은 서로 전기적으로 연결되므로, 상기 제 2 연결라인(114)을 그라운드 패드와 전기적으로 연결하여, 상기 그라운드 패드의 형성 면적을 줄일 수 있다.

도 2b는 상기 유기 전계 발광 표시 장치의 단면을 도시한 도면으로, 도 2a의 제 1 방향으로 배열되어 이웃한 두 화소영역 간의 단면을 도시한 도면이다. 이때, 설명의 편의상 구동 박막트랜지스터(D-Tr)에 한정하여 도시하였다.

도 2b를 참조하면, 상기 유기 전계 발광 표시 장치는 제 1 기판(100)과 제 2 기판(200)이 서로 일정간격으로 이격되어 배치된다. 상기 제 1 기판(100) 상에는 박막트랜지스터를 포함하는 어레이 소자가 형성되어 있으며, 상기 제 2 기판(200)에는 유기 전계 발광 다이오드 소자(E)가 형성되어 있다.

자세하게, 상기 제 1 기판(100)상에 게이트 전극(105) 및 게이트 배선(112)이 위치한다. 이때, 상기 게이트 배선(112)에 의해 제 1 화소영역(P1)과 제 2 화소영역(P2)으로 구분된다.

상기 게이트 전극(105)을 포함하는 제 1 기판(100)상에 게이트 절연막(110)이 위치한다. 상기 게이트 절연막(110)은 산화 실리콘막, 질화 실리콘막 또는 이들의 적층막일 수 있다.

상기 게이트 전극(105)에 대응된 상기 게이트 절연막(110) 상에 액티브층(115)이 위치한다. 상기 액티브층(115)은 비정질 실리콘층으로 이루어진 채널층과 불순물이 도핑된 비정질 실리콘층으로 이루어진 오믹 콘택층을 포함하여 형성될 수 있다.

상기 액티브층(115)의 양 단부에 각각 소스 전극(125a)과 드레인 전극(125b)이 위치한다. 이때, 상기 제 1 화소영역(P1)과 제 2 화소영역(P2)에 각각 구비되는 상기 박막트랜지스터(D-Tr)의 소스 전극(125a)은 제 1 연결라인(113)에 의해 서로 전기적으로 연결되어 있다. 이때, 상기 제 1 연결라인(113)은 상기 소스 전극(125a)이 연장되어 형성되어 있다.

여기서, 도면에는 도시하지 않았으나, 상기 제 1 연결라인(113)은 그라운드 패드와 전기적으로 연결되어 있다.

이로써, 상기 제 1 연결라인(113)과 상기 소스 전극(125a)을 연결하기 위해, 별도의 에칭공정을 수행하지 않아도 되므로, 상기 소스 전극(125a)을 연결하기 위한 전원 배선의 일부분이 에칭되어, 전압강하 현상이 발생하는 것을 방지할 수 있다. 이로써, 휘도가 불균일해지는 것을 방지할 수 있다.

또한, 종래의 전원 배선을 형성하지 않고, 상기 각 소스 전극(125)을 연장하여 형성하므로, 상기 화소영역의 유효면적을 증가시킬 수 있다. 이로써, 상기 화소영역에 형성하는 적어도 하나의 박막트랜지스터들의 설계 면적이 확대될 수 있다. 즉, 상기 박막트랜지스터들의 소스 전극(125a) 및 드레인 전극(125b)의 면적을 크게 설계할 수 있어, 상기 유기 전계 발광 다이오드 소자(E)에 공급되는 전류량을 증가시킬 수 있다. 이는 상기 유기 전계 발광 다이오드 소자에 공급되는 전류량은 상기 소스 전극(125a)과 상기 드레인 전극(125b)간의 길이(L)와, 상기 소스 전극(125a)과 상기 드레인 전극(125b)간 대응되는 너비(W)에 비례하기 때문이다.

이로써, 완성된 유기 전계 발광 표시 장치의 전체 휘도를 향상시킬 수 있다.

또, 종래의 전원 배선이 제거됨에 따라, 상기 종래의 전원 배선과 소스 전극에 의해 생성되었던 캐패시터는 상기 게이트 전극(105)과 소스 전극(125a)의 면적을 증가하여 보상될 뿐만 아니라, 종래의 캐패시터보다 더욱 크게 형성할 수 있다.

이로써, 상기 제 1 기판(100)상에 각 화소영역에 서로 전기적으로 연결된 구동 박막트랜지스터(D-Tr)가 위치한다.

상기 구동 박막트랜지스터(D-Tr)를 포함하는 게이트 절연막(110)상에 보호막(120)이 위치한다. 상기 보호막(120)은 유기막, 무기막 또는 이들의 적층막으로 이루어질 수 있다. 여기서, 상기 유기막은 폴리아미드 수지, 폴리이미드 수지, 아크릴 수지 및 실리콘계 수지로 이루어진 군에서 선택된 하나의 물질을 포함하여 형성할 수 있다. 또, 상기 무기막은 산화 실리콘막, 질화 실리콘막 또는 이들의 적층막일 수 있다.

상기 보호막(120)은 상기 드레인 전극(125b)을 노출하는 콘택홀이 형성되어 있다. 이때, 상기 콘택홀을 통하여, 상기 구동 박막트랜지스터(D-Tr)의 드레인 전극(125b)과 상기 유기 전계 발광 다이오드 소자(E)와 전기적으로 연결된다.

이때, 상기 노출된 드레인 전극(125b)에 접촉 전극(135)을 더 형성할 수 있다.

더 나아가, 도면에는 도시하지 않았으나, 상기 제 2 방향으로 적어도 하나의 라인에 배열된 각 화소 영역에 구비되는 구동 박막트랜지스터(D-Tr)의 소스전극을 전기적으로 연결하기 위한 제 2 연결라인을 더 구비할 수 있다. 이때, 상기 제 2 연결라인은 서로 이웃한 화소영역에 구비되는 구동 박막트랜지스터(D-Tr)의 소스전극간을 연결한다. 상기 제 2 연결라인은 상기 보호막(120) 상에 위치하며, 공정의 편의상 상기 접촉 전극(135)과 동일한 물질로 이루어질 수 있다.

상기 제 2 연결라인도 상기 보호막(120)상에 형성되므로, 상기 박막트랜지스터의 형성을 위한 면적에 영향을 주지 않는다.

한편, 상기 제 2 기판(200)에는 제 1 전극(210), 적어도 유기발광층을 포함하는 유기막(220), 제 2 전극(230)을 포함하는 유기 전계 발광 다이오드 소자(E)가 형성되어 있다.

여기서, 상기 제 1 전극(210)은 투명전극으로 ITO 또는 IZO를 포함하여 형성할 수 있다. 이와 달리, 상기 제 2 전극(230)은 반사전극으로 Mg, Ca, Al, Ag, Ba 및 이들의 합금으로 이루어진 군에서 선택된 하나를 포함하여 형성할 수 있다.

또, 상기 유기막(220)은 정공주입층, 정공수송층, 정공억제층, 전자수송층 및 전자주입층으로 이루어진 군에서 선택된 적어도 하나의 유기층을 더 포함할 수 있다. 이로써, 상기 유기 발광층으로 전자와 정공을 효율적으로 주입시킬 수 있다. 이로써, 완성된 유기 전계 발광 표시 장치의 발광 효율을 향상시킬 수 있다.

도면에는 도시하지 않았으나, 상기 제 1 전극(210)과 전기적으로 연결된 보조전극을 더 포함할 수 있다. 이는 상기 제 1 전극(210)이 저항이 높은 도전물질로 이루어지는바, 저항차를 낮추는 역할을 저항차에 의해서, 휘도가 불균일해지는 것을 방지할 수 있다.

상기 제 1 기판(100)과 제 2 기판(200) 사이에 개재된 연결전극(240)에 의해, 상기 구동 박막트랜지스터(D-Tr)와 유기 전계 발광 다이오드 소자(E)는 전기적으로 연결하여 유기 전계 발광 표시 장치가 완성된다.

도 3a 내지 도 3d는 본 발명의 제 1 실시예에 따른 유기 전계 발광 표시 장치의 제조 방법을 설명하기 위해 도시한 공정도들이다.

도 3a를 참조하면, 먼저 제 1 기판(100)을 제공한다. 상기 제 1 기판(100)에 도전물질을 증착한 뒤, 패터닝하여 제 2 방향을 가지는 게이트 배선(112)과 게이트 전극(105)을 형성한다. 여기서, 상기 게이트 배선(112)에 의해, 제 1 화소영역(P1)과 제 2 화소영역(P2)으로 구분될 수 있다.

도 3b를 참조하면, 상기 게이트 전극(105)을 포함하는 상기 제 1 기판(100)상에 게이트 절연막(110)을 형성한다.

상기 게이트 절연막(110) 상에 비정질 실리콘막과, 불순물이 도핑된 비정질 실리콘막을 순차적으로 적층하여 형성한 뒤, 패터닝하여 액티브층(115)을 형성한다.

도 3c를 참조하면, 상기 액티브층(115)을 포함하는 상기 게이트 절연막(110)상에 도전물질을 증착한 뒤 패터닝하여, 상기 액티브층(115)의 양단부에 위치하는 소스전극(125a) 및 드레인 전극(125b)을 형성한다. 이때, 도면에는 도시되지 않았으나, 제 1 방향을 가지는 데이터 배선이 동시에 형성된다.

이때, 상기 제 1 방향으로 배열된 각 화소영역에 구비되는 상기 소스전극(125a)과 연장된 제 1 연결라인(113)을 동시에 형성할 수 있다.

이로써, 상기 제 1 기판(100)상에 상기 제 1 연결라인(113)에 의해 서로 연결되는 구동 박막트랜지스터(D-Tr)를 형성할 수 있다. 이때, 상기 구동 박막트랜지스터(D-Tr)는 상기 제 1 방향으로 배열된 각 화소영역에 구비된다.

도 3d를 참조하면, 상기 구동 박막트랜지스터(D-Tr)를 포함하는 상기 게이트 절연막(120)상에 보호막(120)을 형성한다. 여기서, 상기 보호막(120)을 패터닝하여, 상기 드레인 전극(125b)의 일부분을 노출하는 콘택홀을 형성한다. 상기 콘택홀을 통하여, 상기 드레인 전극(125b)과 유기 전계 발광 다이오드 소자(E)는 전기적으로 연결할 수 있다.

이때, 상기 콘택홀이 형성된 상기 보호막(120)에 도전물질을 증착한 뒤, 패터닝하여, 상기 드레인 전극(125b)과 전기적으로 연결된 접촉전극(135)을 더 형성할 수 있다.

또, 도면에는 도시되지 않았으나, 상기 접촉전극(135)을 형성하는 동시에, 상기 제 2 방향으로 적어도 하나의 라인에 배열되는 화소영역에 구비되는 상기 구동 박막트랜지스터(D-Tr)의 소스전극(125a)을 연결하는 제 2 연결라인을 더 형성할 수 있다.

이후, 유기 전계 발광 다이오드 소자(E)가 형성된 제 2 기판(200)을 상기 제 1 기판(100)과 합착하여 유기 전계 발광 표시 장치를 제조할 수 있다.

도 4a 및 도 4b는 본 발명의 제 2 실시예에 따른 유기 전계 발광 표시 장치를 설명하기 위해 도시한 도면들이다. 여기서, 제 1 연결라인 대신에 제 2 연결라인을 형성하는 것을 제외하고, 상기 제 1 실시예에 따른 유기 전계 발광 표시 장치와 동일한 구성을 가진다. 이에 따라, 동일한 참조번호는 동일한 구성요소를 지칭하며, 반복되는 설명은 생략하여 기술한다.

도 4a를 참조하면, 상기 유기 전계 발광 표시 장치는 제 1 방향을 가지는 데이터 배선(111)과, 제 2 방향을 가지는 게이트 배선(112)이 교차되어 배치된다. 이때, 상기 데이터 배선(111)과 게이트 배선(112)에 의해 화소 영역(P)이 정의된다.

상기 각 화소영역(P)에는 스위칭 박막트랜지스터(S-Tr), 구동 박막트랜지스터(D-Tr), 캐패시터(Cp), 유기 전계 발광 다이오드 소자(E)가 구비된다.

여기서, 제 2 방향으로 배열된 각 화소영역(P)에 구비된 구동 박막트랜지스터(D-Tr)의 소스 전극은 제 2 연결라인(214)에 의해 서로 전기적으로 연결된다.

이때, 상기 제 2 연결라인(214)은 서로 이웃한 화소영역(P)에 구비된 구동 박막트랜지스터(D-Tr)의 소스 전극을 서로 연결한다. 또한, 상기 제 2 연결라인(214)은 그라운드 패드(도시하지 않음)와 전기적으로 연결되어 있다.

더 나아가, 상기 제 1 방향으로 적어도 하나의 라인에 배열된 각 화소영역(P)에 구비된 구동 박막트랜지스터(D-Tr)의 소스 전극들은 제 1 연결라인(213)에 의해 전기적으로 연결되어 있다. 이때, 상기 제 1 연결라인(213)은 상기 제 2 연결라인(214)과 각각 연결되어 있다. 이로써, 상기 제 1 연결라인(213)을 그라운드 패드와 연결함으로써, 상기 그라운드 패드의 형성 영역을 줄일 수 있다.

도 4b는 상기 유기 전계 발광 표시 장치의 단면을 도시한 도면으로, 도 4a의 제 2 방향으로 배열되어 이웃한 두 화소영역 간의 단면을 도시한 도면이다. 이때, 설명의 편의상 구동 박막트랜지스터(D-Tr)에 한정하여 도시하였다.

도 4b를 참조하여 설명하면, 상기 유기 전계 발광 표시 장치는 제 1 기판(100)과 제 2 기판(200)이 일정간격으로 이격되어 배치되어 있다. 이때, 상기 제 1 기판(100)에는 구동 박막트랜지스터(D-Tr)가 형성된 어레이 소자가 형성되어 있으며, 상기 제 2 기판에는 유기 전계 발광 다이오드 소자(E)가 형성되어 있다. 여기서, 상기 구동박막트랜지스터(D-Tr)와 상기 유기 전계 발광 다이오드 소자(E)는 전기적으로 연결되어 있다.

자세하게, 상기 제 1 기판(100)상에 게이트 전극(105)이 형성되어 있다. 상기 게이트 전극(105) 상에 게이트 절연막(110)이 위치한다.

상기 게이트 절연막(110)상에 데이터 배선(111)이 위치하고, 상기 데이터 배선(111)에 의해 제 1 화소영역(P3)과 제 2 화소영역(P4)으로 구분된다.

또, 상기 게이트 전극(105)에 대응된 상기 게이트 절연막(110)상에 형성된 액티브층(115)과, 상기 액티브층(115)의 양단 부상에 형성된 소스 전극(125a) 및 드레인 전극(125b)이 위치한다.

이로써, 상기 제 1 화소영역(P3)와 제 2 화소영역(P4)의 각각에 구동 박막트랜지스터(D-Tr)가 구비된다.

또한, 상기 구동 박막트랜지스터(D-Tr)를 포함하는 상기 게이트 절연막(110)상에 보호막(120)이 위치한다. 이때, 상기 보호막(120)은 상기 소스 전극(125a)을 각각 노출하는 제 1 콘택홀(120a)을 구비한다.

상기 보호막(120) 상에 상기 제 1 콘택홀(120a)을 통해 노출된 상기 소스 전극(125a)들을 서로 연결하는 제 2 연결라인(214)이 위치한다. 즉, 상기 제 2 연결라인(214)은 상기 제 2 방향으로 배열된 각 화소영역(P)에 구비된 구동 박막트랜지스터(D-Tr)의 소스 전극(125a)을 서로 연결한다.

이로써, 상기 제 1 기판(100)상에 종래의 전원 배선을 형성하지 않고, 서로 이웃한 구동 박막트랜지스터(D-Tr)의 소스 전극(125a)을 전기적으로 연결되므로, 화소 영역(P)의 유효면적이 증가할 수 있다. 또한, 종래의 전원 배선은 제 1 기판상에 형성되어, 박막트랜지스터의 설계에 대해 한계가 있었으나, 상기 전원배선의 역할을 담당하는 상기 제 2 연결라인(214)은 보호막(120) 상에 형성되므로, 상기 보호막(120)에 형성되는 적어도 하나의 상기 박막트랜지스터들을 형성할 수 있는 면적은 증가된다.

즉, 상술한 바와 같이, 박막트랜지스터들을 형성할 수 있는 면적이 증가됨에 따라, 상기 각 박막트랜지스터의 면적을 종래 보다 크게 설계할 수 있어, 완성된 유기 전계 발광 표시 장치의 전체 휘도를 향상시킬 수 있다.

또, 종래의 전원 배선이 제거됨에 따라, 상기 종래의 전원 배선과 소스 전극에 의해 생성되었던 캐패시터는 상기 게이트 전극(105)과 소스 전극(125a)의 면적을 증가하여 보상될 뿐만 아니라, 종래의 캐패시터보다 더욱 크게 형성할 수 있다.

상기 보호막(120)은 상기 드레인 전극(125b)과 유기 전계 발광 다이오드 소자(E)를 전기적으로 연결하기 위해, 상기 드레인 전극(125b)의 일부분을 노출하는 제 2 콘택홀(120b)이 더 구비될 수 있다.

또한, 상기 제 2 콘택홀(120b)에 노출된 상기 드레인 전극(125b)상에 접촉전극(135)이 더 구비될 수 있다.

이때, 상기 제 2 연결라인(214)과 상기 접촉전극(135)은 공정의 편의상 동일 물질로 이루어질 수 있다.

더 나아가, 도면에는 도시하지 않았으나, 상기 제 1 방향으로 적어도 하나의 라인에 배열된 각 화소 영역에 구비되는 구동 박막트랜지스터(D-Tr)의 소스전극을 전기적으로 연결하기 위한 제 1 연결라인을 더 구비할 수 있다.

한편, 상기 제 2 기판(200)에는 유기 전계 발광 다이오드 소자(E)가 형성되어 있으며, 상기 제 1 기판(100)과 제 2 기판(200)에 개재된 연결전극(240)에 의해 상기 유기 전계 발광 다이오드 소자(E)와 상기 구동 박막트랜지스터(D-Tr)는 서로 전기적으로 연결되어 있다.

도 5a 내지 도 5b는 본 발명의 제 2 실시예에 따른 유기 전계 발광 표시 장치의 제조 방법을 설명하기 위해 도시한 공정도들이다.

도 5a를 참조하면, 먼저 제 1 기판(100)을 제공한다. 상기 제 1 기판(100)에 도전물질을 증착한 뒤, 패터닝하여 제 2 방향을 가지는 게이트 배선(112)과 게이트 전극(105)을 형성한다.

도 5b를 참조하면, 상기 게이트 전극(105)을 포함하는 상기 제 1 기판(100)상에 게이트 절연막(110)을 형성한다.

상기 게이트 절연막(110) 상에 비정질 실리콘막과, 불순물이 도핑된 비정질 실리콘막을 순차적으로 적층하여 형성한 뒤, 패터닝하여 액티브층(115)을 형성한다.

도 5c를 참조하면, 상기 액티브층(115)을 포함하는 상기 게이트 절연막(110)상에 도전물질을 증착한 뒤 패터닝하여, 상기 액티브층(115)의 양단부에 위치하는 소스전극(125a) 및 드레인 전극(125b), 제 1 방향을 가지는 데이터 배선(111)이 동시에 형성된다.

여기서, 상기 데이터 배선(111)에 의해 제 1 화소영역(P3)와 제 2 화소영역(P4)으로 구분된다.

또, 도면에는 도시되지 않았으나, 상기 제 1 방향으로 적어도 하나의 라인에 배열되는 화소영역에 구비되는 상기 구동 박막트랜지스터(D-Tr)의 소스전극(125a)을 연결하는 제 1 연결라인(도면에는 도시되지 않음)을 더 형성할 수 있다.

도 5d를 참조하면, 상기 구동 박막트랜지스터(D-Tr)를 포함하는 상기 게이트 절연막(120)상에 보호막(120)을 형성한다. 여기서, 상기 보호막(120)을 패터닝하여, 상기 소스 전극(125a) 및 상기 드레인 전극(125b)의 일부분을 각각 노출하는 제 1, 제 2 콘택홀(120a, 120b)을 형성한다.

여기서, 상기 제 1, 제 2 콘택홀(120a, 120b)을 포함하는 상기 보호막(120)상에 도전물질층을 증착한 뒤, 패터닝하여, 제 1 콘택홀(120a)을 통해, 이웃한 화소영역에 구비되는 구동 박막트랜지스터(D-Tr)의 소스 전극(125a)들을 서로 연결하는 제 2 연결라인(214)을 형성한다.

이와 동시에, 상기 제 2 콘택홀(120b)을 통해, 노출된 상기 드레인 전극과 전기적으로 연결된 접촉전극(135)을 형성할 수 있다.

이후, 유기 전계 발광 다이오드 소자(E)가 형성된 제 2 기판(200)을 상기 제 1 기판(100)과 합착하여 유기 전계 발광 표시 장치를 제조할 수 있다.

도 6a 내지 도 6b는 본 발명의 제 3 실시예에 따른 유기 전계 발광 표시 장치를 설명하기 위해 도시한 도면들이다. 여기서, 각 화소영역에 구비된 구동 박막트랜지스터의 소스 전극을 제 1 연결라인과 제 2 연결라인을 통하여 메쉬(mesh)형태로 서로 연결하는 것을 제외하고, 상기 제 1 실시예에 따른 유기 전계 발광 표시 장치와 동일한 구성을 가진다. 이에 따라, 동일한 참조번호는 동일한 구성요소를 지칭하며, 반복되는 설명은 생략하여 기술한다.

도 6a를 참조하여 설명하면, 상기 유기 전계 발광 표시 장치는 제 1 방향을 가지는 데이터 배선(111)과, 제 2 방향을 가지는 게이트 배선(112)이 교차되어 배치된다. 이때, 상기 데이터 배선(111)과 게이트 배선(112)에 의해 화소 영역(P)이 정의된다.

상기 각 화소영역(P)에는 스위칭 박막트랜지스터(S-Tr), 구동 박막트랜지스터(D-Tr), 캐패시터(Cp), 유기 전계 발광 다이오드 소자(E)가 구비된다.

여기서, 상기 제 1 방향으로 배열된 각 화소영역에 구비된 구동 박막트랜지스터(D-Tr)의 소스 전극은 제 1 연결라인(313)에 의해 서로 전기적으로 연결된다.

또, 상기 제 2 방향으로 배열된 각 화소영역에 구비된 구동 박막트랜지스터(D-Tr)의 소스 전극은 제 2 연결라인(314)에 의해 서로 전기적으로 연결된다.

이때, 상기 제 1 연결라인(313) 또는 상기 제 2 연결라인(314)은 그라운드 패드와 전기적으로 연결되어, 상기 유기 전계 발광 다이오드 소자(E)의 전위를 유지한다.

도 6b는 상기 유기 전계 발광 표시 장치의 단면을 도시한 도면으로, 도 6a의 제 1 방향으로 배열되어 이웃한 두 화소영역과, 제 2 방향으로 배열되어 이웃한 두 화소영역간의 단면을 도시한 도면이다. 이때, 설명의 편의상 구동 박막트랜지스터(D-Tr)에 한정하여 도시하였다.

도 6b를 참조하여 설명하면, 상기 유기 전계 발광 표시 장치는 제 1 기판(100)과 제 2 기판(200)이 일정간격으로 이격되어 배치되어 있다. 이때, 상기 제 1 기판(100)에는 구동 박막트랜지스터(D-Tr)가 형성된 어레이 소자가 형성되어 있으며, 상기 제 2 기판(200)에는 유기 전계 발광 다이오드 소자(E)가 형성되어 있다. 여기서, 상기 구동박막트랜지스터(D-Tr)와 상기 유기 전계 발광 다이오드 소자(E)는 전기적으로 연결되어 있다.

자세하게, 상기 제 1 기판(100)상에 게이트 전극(105) 및 제 2 방향을 가지는 게이트 배선(112)이 위치한다. 이때, 상기 게이트 배선(112)에 의해 제 1 방향으로 배열되는 제 1 화소영역(P1)과 제 2 화소영역(P2)으로 구분된다.

상기 게이트 전극(105)을 포함하는 제 1 기판(100)상에 게이트 절연막(110)이 위치한다.

상기 게이트 절연막(110)상에 데이터 배선(111)이 위치하고, 상기 데이터 배선(111)에 의해, 제 2 방향으로 배열되는 제 3 화소영역(P3)과 제 4 화소영역(P4)으로 구분된다.

또한, 상기 게이트 전극(105)에 대응된 상기 게이트 절연막(110)상에 형성된 액티브층(115)과, 상기 액티브층(115)의 양 단부상에 형성된 소스 전극(125a) 및 드레인 전극(125b)이 위치한다.

이때, 상기 제 1 화소영역(P1)과 제 2 화소영역(P2)에 형성된 소스 전극(125a)은 서로 연장되어 형성된 제 1 연결라인(313)에 의해 서로 연결되어 있다.

상기 구동 박막트랜지스터(D-Tr)를 포함하는 상기 게이트 절연막(110)상에 보호막(120)이 위치한다. 이때, 상기 보호막(120)은 상기 제 3 화소영역(P3)과 제 4 화소영역(P4)에 구비된 각 구동 박막트랜지스터(D-Tr)의 상기 소스 전극(125a)을 각각 노출하는 제 1 콘택홀(120a)을 구비한다.

상기 보호막(120) 상에 상기 제 1 콘택홀(120a)을 통해 노출된 상기 소스 전극(125a)들을 서로 연결하는 제 2 연결라인(314)이 위치한다. 즉, 상기 제 2 연결라인(214)은 상기 제 2 방향으로 배열된 각 화소영역에 구비된 구동 박막트랜지스터(D-Tr)의 소스 전극(125a)을 서로 연결한다.

이로써, 상기 제 1 방향으로 배열된 각 화소영역에 구비된 구동 박막트랜지스터(D-Tr)의 소스전극(125a)들은 상기 소스 전극(125a)과 연장되어 형성되는 제 1 연결라인(313)에 의해 연결되며, 상기 제 2 방향으로 배열된 각 화소영역에 구비된 구동 박막트랜지스터(D-Tr)의 소스전극(125a)들은 상기 제 1 콘택홀(120a)을 포함하는 상기 보호막(120)상에 형성된 제 2 연결라인(314)에 의해 서로 연결된다.

즉, 상기 구동 박막트랜지스터(D-Tr)의 소스전극(125a)은 상기 제 1 연결라인(313)과 제 2 연결라인(314)에 의해 메쉬(mesh)형태로 서로 전기적으로 연결된다.

이로써, 상기 제 1 기판상에 종래의 전원 배선을 형성하지 않고, 상기 구동 박막트랜지스터(D-Tr)의 소스전극(125a)들을 연결한 뒤, 그라운드 패드와 전기적으로 연결하여, 상기 유기 전계 발광 다이오드 소자(E)의 전위를 유지할 수 있다.

이로 인하여, 각 박막트랜지스터가 형성될 수 있는 화소 영역의 유효면적이 증가할 수 있다. 또한, 종래의 전원 배선은 제 1 기판상에 형성되어, 박막트랜지스터의 설계에 대해 한계가 있었으나, 상기 제 2 연결라인(314)은 보호막(120) 상에 형성되므로, 상기 박막트랜지스터를 형성할 수 있는 면적은 증가된다.

즉, 상술한 바와 같이, 박막트랜지스터를 형성할 수 있는 면적이 증가됨에 따라, 상기 박막트랜지스터의 면적을 종래보다 크게 설계할 수 있어, 완성된 유기 전계 발광 표시 장치의 전체 휘도를 향상시킬 수 있다.

또, 종래의 전원 배선이 제거됨에 따라, 상기 종래의 전원 배선과 소스 전극에 의해 생성되었던 캐패시터는 상기 게이트 전극(105)과 소스 전극(125a)의 면적을 증가하여 보상될 뿐만 아니라, 종래의 캐패시터보다 더욱 크게 형성할 수 있다.

상기 보호막(120)은 상기 드레인 전극(125b)과 유기 전계 발광 다이오드 소자를 전기적으로 연결하기 위해, 상기 드레인 전극(125b)의 일부분을 노출하는 제 2 콘택홀(120b)을 더 구비될 수 있다.

또한, 상기 제 2 콘택홀(120b)에 노출된 상기 드레인 전극(125b)상에 접촉전극(135)이 더 구비될 수 있다.

이때, 상기 제 2 연결라인(214)과 상기 접촉전극(135)은 공정의 편의상 동일 물질로 이루어질 수 있다.

한편, 상기 제 2 기판(200)에는 유기 전계 발광 다이오드 소자(E)가 형성되어 있으며, 상기 제 1 기판(100)과 제 2 기판(200)에 개재된 연결전극(240)에 의해 상기 유기 전계 발광 다이오드 소자(E)와 상기 구동 박막트랜지스터(D-Tr)는 서로 전기적으로 연결되어 있다.

도 7a 내지 도 7d는 본 발명의 제 3 실시예에 따른 유기 전계 발광 표시 장치의 제조 방법을 설명하기 위해 도시한 공정도들이다.

도 7a를 참조하면, 먼저 제 1 기판(100)을 제공한다. 상기 제 1 기판(100)에 도전물질을 증착한 뒤, 패터닝하여 제 2 방향을 가지는 게이트 배선(112)과 게이트 전극(105)을 형성한다. 여기서, 상기 게이트 배선(112)에 의해, 제 1 화소영역(P1)과 제 2 화소영역(P2)로 구분될 수 있다.

도 7b를 참조하면, 상기 게이트 전극(105)을 포함하는 상기 제 1 기판(100)상에 게이트 절연막(110)을 형성한다.

상기 게이트 절연막(110) 상에 비정질 실리콘막과, 불순물이 도핑된 비정질 실리콘막을 순차적으로 적층하여 형성한 뒤, 패터닝하여 액티브층(115)을 형성한다.

도 7c를 참조하면, 상기 액티브층(115)을 포함하는 상기 게이트 절연막(110)상에 도전물질을 증착한 뒤 패터닝하여, 상기 액티브층(115)의 양단부에 위치하는 소스전극(125a) 및 드레인 전극(125b)을 형성한다. 이때, 제 1 방향을 가지는 데이터 배선(111)이 동시에 형성된다.

또한, 상기 제 1 방향으로 배열된 각 화소영역에 구비되는 상기 소스전극(125a)과 연장된 제 1 연결라인(313)을 동시에 형성한다.

이로써, 상기 제 1 기판(100)상에 상기 제 1 연결라인(113)에 의해 서로 연결되는 구동 박막트랜지스터(D-Tr)를 형성할 수 있다. 이때, 상기 구동 박막트랜지스터(D-Tr)는 상기 제 1 방향으로 배열된 각 화소영역에 구비된다.

도 7d를 참조하면, 상기 구동 박막트랜지스터(D-Tr)를 포함하는 상기 게이트 절연막(120)상에 보호막(120)을 형성한다.

여기서, 상기 보호막(120)을 패터닝하여, 상기 소스 전극(125a) 및 상기 드레인 전극(125b)의 일부분을 각각 노출하는 제 1, 제 2 콘택홀(120a, 120b)을 형성한다.

여기서, 상기 제 1, 제 2 콘택홀(120a, 120b)을 포함하는 상기 보호막(120)상에 도전물질을 증착한 뒤, 패터닝하여, 제 1 콘택홀(120a)을 통해, 이웃한 화소영역에 구비되는 구동 박막트랜지스터(D-Tr)의 소스 전극(125a)들을 서로 연결하는 제 2 연결라인(314)을 형성한다.

이와 동시에, 상기 제 2 콘택홀(120b)을 통해, 노출된 상기 드레인 전극과 전기적으로 연결된 접촉전극(135)을 형성할 수 있다.

이후, 유기 전계 발광 다이오드 소자가 형성된 제 2 기판을 상기 제 1 기판과 합착하여 유기 전계 발광 표시 장치를 제조할 수 있다.

발명의 효과

상기하 바와 같이 본 발명의 유기 전계 발광 표시 장치는 종래의 전원배선을 제거함에 따라, 화소영역의 유효면적을 증가시킬 수 있다.

또한, 상기 화소영역의 유효면적이 증대됨에 따라, 박막트랜지스터의 면적을 확대하여 설계할 수 있어, 완성된 유기 전계 발광 표시 장치의 휘도 및 수명을 향상시킬 수 있다.

상기에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬수 있음을 이해할 수 있을 것이다.

도면의 간단한 설명

도 1a 및 도 1b는 종래의 듀얼 패널 타입의 유기 전계 발광 표시 장치를 설명하기 위해 도시한 도면들이다.

도 2a 및 도 2b는 본 발명의 제 1 실시예에 따른 유기 전계 발광 표시 장치를 설명하기 위해 도시한 도면들이다.

도 3a 내지 도 3d는 본 발명의 제 1 실시예에 따른 유기 전계 발광 표시 장치의 제조 방법을 설명하기 위해 도시한 공정도들이다.

도 4a 및 도 4b는 본 발명의 제 2 실시예에 따른 유기 전계 발광 표시 장치를 설명하기 위해 도시한 도면들이다.

도 5a 내지 도 5d는 본 발명의 제 2 실시예에 따른 유기 전계 발광 표시 장치의 제조 방법을 설명하기 위해 도시한 공정도들이다.

도 6a 및 도 6b는 본 발명의 제 3 실시예에 따른 유기 전계 발광 표시 장치를 설명하기 위해 도시한 도면들이다.

도 7a 내지 도 7d는 본 발명의 제 3 실시예에 따른 유기 전계 발광 표시 장치의 제조 방법을 설명하기 위해 도시한 공정도들이다.

(도면의 주요 부분에 대한 부호의 설명)

100 : 제 1 기판 105 : 게이트 전극

111 : 데이터 배선 112 : 게이트 배선

113, 213, 313 : 제 1 연결라인 114, 214, 314 : 제 2 연결라인

115 : 액티브층 125a : 소스전극

125b : 드레인 전극 200 : 게이트 전극


210 : 제 1 전극 220 : 유기막

230 : 제 2 전극


D-Tr : 구동 박막트랜지스터 E : 유기 전계 발광 다이오드 소자

도면


도면1a




도면1b




도면2a




도면2b




도면3a




도면3b




도면3c




도면3d




도면4a




도면4b




도면5a




도면5b




도면5c




도면5d




도면6a




도면6b




도면7a




도면7b



도면7c



도면7d



专利名称(译)	有机电致发光显示装置及其制造方法		
公开(公告)号	KR1020070067930A	公开(公告)日	2007-06-29
申请号	KR1020050129469	申请日	2005-12-26
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	KIM JIN HYOUNG 김진형 PARK JAE YONG 박재용 HWANG KWANG JO 황광조 PARK JONG WOO 박종우 CHOI HEE DONG 최희동 YU SANG HO 유상호		
发明人	김진형 박재용 황광조 박종우 최희동 유상호		
IPC分类号	H05B33/26 H05B33/10		
CPC分类号	H01L27/3276 H01L27/3251		
其他公开文献	KR101169095B1		
外部链接	Espacenet		

摘要(译)

本发明涉及有机电致发光显示装置。并且不需要形成传统的电源线，包括连接在第一方向上布置的每个像素区域中配备的薄膜晶体管的源电极的第一级联线和在其中配备有机电致发光显示装置的薄膜晶体管。在第一基板上具有第一方向的像素区域的数据线：第一基板，以及具有第二方向的栅极布线：每个像素区域。以这种方式，可以增加像素区域的有效面积。驱动薄膜晶体管，电源线，亮度，有机电致发光显示器件。

