

(19)대한민국특허청(KR)

(12) 공개특허공보(A)

(51) 。 Int. Cl.⁷
H05B 33/08

(11) 공개번호 10-2005-0104603
(43) 공개일자 2005년11월03일

(21) 출원번호 10-2004-0029944
(22) 출원일자 2004년04월29일

(71) 출원인 삼성에스디아이 주식회사
경기 수원시 영통구 신동 575

(72) 발명자 박원규
경기도성남시분당구구미동88번지까치주공아파트207동903호

(74) 대리인 유미특허법인

심사청구 : 있음

(54) 발광 표시 패널 및 발광 표시 장치

요약

본 발명은 화소회로가 화소영역에 효율적으로 배치될 수 있는 구조를 갖는 발광 표시 장치를 제공한다.

본 발명에 따르면, 화소 회로는, 데이터선으로부터 전달되는 데이터 신호에 대응하는 전압을 충전하는 제1 커패시터, 제1 커패시터에 충전된 전압에 대응하는 전류를 출력하는 제1 트랜지스터, 제1 트랜지스터로부터 출력된 전류에 대응하는 빛을 방출하는 제1, 제2 및 제3 발광소자, 및 제1 트랜지스터와 제1, 제2 및 제3 발광소자 각각 사이에 전기적으로 연결되는 제1, 제2 및 제3 발광트랜지스터를 포함한다. 또한 제1 발광트랜지스터에 구비되는 제1 반도체층과 제2 발광트랜지스터에 구비되는 제2 반도체층은 제3 발광트랜지스터에 구비되는 제3 반도체층을 중심으로 서로 대략 대칭적으로 배치된다.

대표도

도 4

색인어

유기전계 발광, 유기EL, OLED, 화소회로, 주사선

명세서

도면의 간단한 설명

도 1은 종래의 발광 표시 패널의 화소 회로를 나타내는 도면이다.

도 2는 본 발명의 실시예에 따른 유기EL 표시 장치의 구성을 보여주는 개략적인 평면도이다.

도 3은 본 발명의 실시예에 따른 하나의 화소회로의 등가회로도이다.

도 4는 본 발명의 실시예에 따른 화소 회로의 배치구조를 보여주는 배치평면도이다.

도 5는 도 4의 I-I' 부분의 단면도이다.

도 6은 도 4의 II-II' 부분의 단면도이다.

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은, 발광 표시 장치에 관한 것으로, 특히 유기 물질의 전계 발광(이하, "유기EL"이라 함)을 이용한 유기EL 표시장치에 관한 것이다.

일반적으로 유기EL 표시장치는, 형광성 유기 화합물을 전기적으로 여기시켜 발광시키는 표시장치로서, 행렬 형태로 배열된 $N \times M$ 개의 유기 발광소자들을 구동하여 영상을 표현한다.

이러한 유기 발광소자는 다이오드 특성이 있기 때문에 유기 발광 다이오드(OLED)로도 불리며, 애노드(ITO), 유기 박막, 캐소드 전극층(금속)의 구조를 가지고 있다. 유기 박막은 전자와 정공의 균형을 좋게 하여 발광 효율을 향상시키기 위해 발광층(emitting layer, EML), 전자 수송층(electron transport layer, ETL) 및 정공 수송층(hole transport layer, HTL)을 포함한 다층 구조로 이루어지고, 또한 별도의 전자 주입층(electron injecting layer, EIL)과 정공 주입층(hole injecting layer, HIL)을 포함하고 있다. 이러한 유기 발광소자들이 $N \times M$ 개의 매트릭스 형태로 배열되어 유기EL 표시패널을 형성한다.

이와 같은 유기EL 표시패널을 구동하는 방식에는 단순 매트릭스(passive matrix) 방식과 박막 트랜지스터(thin film transistor, 이하 TFT라고 명명함)를 이용한 능동 구동(active matrix) 방식이 있다. 단순 매트릭스 방식은 양극과 음극을 직교하도록 형성하고 라인을 선택하여 구동하는데 비해, 능동 구동 방식은 데이터선과 주사선에 각각 연결되는 다수의 박막 트랜지스터를 주사 선택신호에 따라 순차적으로 턴온시킴으로써 유기EL 소자를 구동하는 방식이다.

이하에서, 일반적인 능동 구동 유기EL 표시장치의 화소회로에 대하여 설명한다.

도 1은 화소 회로로서 $N \times M$ 개의 화소 중 하나, 즉 첫 번째 행과 첫 번째 열에 위치하는 화소를 등가적으로 도시한 것이다.

도 1에 나타난 바와 같이, 하나의 화소(10)는 세 개의 부화소(10r, 10g, 10b)로 형성되어 있으며, 부화소(10r, 10g, 10b)에는 각각 적색(R), 녹색(G) 및 청색(B)의 빛을 발광하는 유기EL 소자(OLEDr, OLEDg, OLEDb)가 형성되어 있다. 그리고 부화소가 스트라이프 형태로 배열된 구조에서는, 부화소(10r, 10g, 10b)는 각각 별개의 데이터선(D1r, D1g, D1b)과 공통의 주사선(S1)에 연결되어 있다.

적색의 부화소(10r)는 유기EL 소자(OLEDr)를 구동하기 위한 2개의 트랜지스터(M1r, M2r)와 커패시터(C1r)를 포함한다. 마찬가지로 녹색의 부화소(10g)는 2개의 트랜지스터(M1g, M2g)와 커패시터(C1g)를 포함하며, 청색의 부화소(10b)도 2개의 트랜지스터(M1b, M2b)와 커패시터(C1b)를 포함한다. 이들 부화소(10r, 10g, 10b)의 동작은 모두 동일하므로, 아래에서는 하나의 부화소(10r)를 예로 들어 설명한다.

전원 전압(VDD)과 유기EL 소자(OLEDr)의 애노드 사이에 구동 트랜지스터(M1r)가 연결되어 발광을 위한 전류를 유기EL 소자(OLEDr)에 전달하며, 유기EL 소자(OLEDr)의 캐소드는 전원 전압(VDD)보다 낮은 전압(VSS)에 연결되어 있다. 구동 트랜지스터(M1r)의 전류량은 스위칭 트랜지스터(M2r)를 통해 인가되는 데이터 전압에 의해 제어되도록 되어 있다. 이때, 커패시터(C1r)가 트랜지스터(M1r)의 소스와 게이트 사이에 연결되어 인가된 전압을 일정 기간 유지한다. 트랜지스터(M2r)의 게이트에는 온/오프 형태의 선택 신호를 전달하는 주사선(S1)이 연결되어 있으며, 소스 측에는 적색 부화소(10r)에 해당하는 데이터 전압을 전달하는 데이터선(D1r)이 연결되어 있다.

동작을 살펴보면, 스위칭 트랜지스터(M2r)가 게이트에 인가되는 선택 신호에 응답하여 턴온되면, 데이터선(D1r)으로부터의 데이터 전압(V_{DATA})이 트랜지스터(M1r)의 게이트에 인가된다. 그러면 커패시터(C1r)에 의해 게이트와 소스 사이에 충전된 전압(V_{GS})에 대응하여 트랜지스터(M1r)에 전류(I_{OLED})가 흐르고, 이 전류(I_{OLED})에 대응하여 유기EL 소자(OLEDr)가 발광한다. 이때, 유기EL 소자(OLEDr)에 흐르는 전류(I_{OLED})는 수학식 1과 같다.

수학식 1

$$I_{OLED} = \frac{\beta}{2} (V_{GS} - V_{TH})^2 = \frac{\beta}{2} (V_{DD} - V_{DATA} - |V_{TH}|)^2$$

여기서, V_{TH} 는 트랜지스터(M2r)의 문턱 전압, β 는 상수 값을 나타낸다.

수학식 1에 나타난 바와 같이, 도 1에 도시한 화소 회로에서는 데이터 전압에 대응하는 전류가 유기EL 소자(OLEDr)에 공급되고, 공급된 전류에 대응하는 휘도로 유기EL 소자(OLEDr)가 발광하게 된다. 이때, 인가되는 데이터 전압은 소정의 명암 계조를 표현하기 위하여 일정 범위에서 다단계의 값을 갖는다.

이와 같이 유기EL 표시 장치는 하나의 화소(10)가 세 개의 부화소(10r, 10g, 10b)로 이루어지고, 부화소별로 유기EL 소자를 구동하기 위한 구동 트랜지스터, 스위칭 트랜지스터 및 커패시터가 형성된다. 또한, 부화소별로 데이터 신호를 전달하기 위한 데이터선 및 전원 전압(VDD)을 전달하기 위한 전원선이 형성된다.

따라서 한 화소에서 형성되는 트랜지스터, 커패시터 및 전압 또는 신호를 전달하기 위한 배선들이 많이 필요하게 되어, 화소 내부에 이들 모두를 배치하는데 어려움이 있다.

발명이 이루고자 하는 기술적 과제

본 발명이 이루고자 하는 기술적 과제는, 효율적인 화소영역의 배치구조를 갖는 발광 표시 장치를 제공하는 것이다.

발명의 구성 및 작용

상기 기술적 과제를 달성하기 위하여, 본 발명의 하나의 특징에 따른 발광 표시 장치는, 제1 방향으로 뻗어 있으며 선택 신호를 전달하는 복수의 주사선, 상기 주사선에 절연되어 교차하고 제2 방향으로 뻗어 있으며 데이터 신호를 전달하는 복수의 데이터선, 상기 주사선과 상기 데이터선에 각각 연결되는 복수의 화소 회로를 포함하는 발광 표시 장치로서,

상기 화소 회로는, 상기 데이터선으로부터 전달되는 데이터 신호에 대응하는 전압을 충전하는 제1 커패시터; 상기 제1 커패시터에 충전된 전압에 대응하는 전류를 출력하는 제1 트랜지스터; 상기 제1 트랜지스터로부터 출력된 전류에 대응하는 빛을 방출하는 제1, 제2 및 제3 발광소자; 및 상기 제1 트랜지스터와 상기 제1, 제2 및 제3 발광소자 각각 사이에 전기적으로 연결되는 제1, 제2 및 제3 발광트랜지스터를 포함하고, 상기 제1 발광트랜지스터에 구비되는 제1 반도체층과 상기 제2 발광트랜지스터에 구비되는 제2 반도체층은 상기 제3 발광트랜지스터에 구비되는 제3 반도체층을 중심으로 서로 대략 대칭적으로 배치된다.

상기 제1, 제2 및 제3 반도체층 각각은 적어도 일부가 서로 평행하게 배치될 수 있고, 상기 제1, 제2 및 제3 발광소자를 형성하는 제1, 제2 및 제3 반도체층은 동일한 타입의 불순물로 도핑될 수 있다.

상기 화소 회로는, 상기 제1 트랜지스터를 다이오드 연결하는 제2 트랜지스터; 제1 전극이 상기 제1 커패시터의 일전극과 전기적으로 연결되고 제2 전극이 상기 제1 커패시터의 타전극에 연결되는 제3 트랜지스터; 및 일전극이 상기 제3 트랜지스터의 제2 전극에 연결되고 타전극이 상기 제1 트랜지스터의 제어전극에 연결되는 제2 커패시터를 더 포함할 수 있다.

본 발명의 다른 특징에 따른 발광 표시 패널은, 제1 방향으로 뻗어 있으며 선택 신호를 전달하는 복수의 주사선, 상기 주사선에 절연되어 교차하고 제2 방향으로 뻗어 있으며 데이터 신호를 전달하는 복수의 데이터선, 상기 주사선과 상기 데이터선에 각각 연결되어 형성되는 복수의 화소 회로가 어레이 형태로 배열되는 발광 표시 패널로서,

상기 화소 회로가 배치되는 화소 영역에는, 전류가 인가되는 화소전극을 각각 가지며, 인가되는 상기 전류에 기초하여 발광하는 제1, 제2 및 제3 발광소자; 상기 제1 발광소자의 화소전극과 제1 접촉구를 통하여 접촉되는 제1 반도체층영역, 제2 발광소자의 화소전극과 제2 접촉구를 통하여 접촉되는 제2 반도체층영역 및 제3 발광소자의 화소전극에 제3 접촉구를 통하여 접촉되는 제3 반도체층영역을 포함하는 반도체층; 및 상기 반도체층과 절연되어 교차되며, 서로 대략 평행하게 배치되는 제1, 제2 및 제3 제어전극선이 배치되고, 상기 제1 반도체층영역과 상기 제3 반도체층영역은 상기 제2 반도체층영역을 중심으로 대략 대칭적으로 배치된다.

상기 제1, 제2 및 제3 반도체층영역의 적어도 일부는 상기 데이터선과 평행하게 배치될 수 있다.

상기 제1 및 제3 반도체층영역의 적어도 일부는 상기 주사선과 평행하게 배치될 수 있다.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 연결되어 있는 경우도 포함한다. 또한 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.

한편, 주사선에 관한 용어를 정의하면, 현재 선택 신호를 전달하려고 하는 주사선을 "현재 주사선"이라 하고, 현재 선택 신호가 전달되기 전에 선택 신호를 전달한 주사선을 "직전 주사선"이라고 한다.

또한, 현재 주사선의 선택신호에 기초하여 발광하는 화소를 "현재 화소"이라 하고, 직전 주사선의 선택신호에 기초하여 발광하는 화소를 "직전 화소", 다음 주사선의 선택신호에 기초하여 발광하는 화소를 "다음 화소"이라고 한다.

도 2는 본 발명의 실시예에 따른 유기EL 표시 장치의 구성을 개략적으로 보여주는 도면이다.

도 2에 나타난 바와 같이, 본 발명의 실시예에 따른 유기EL 표시 장치는 표시 패널(100), 주사구동부(200), 발광제어부(300) 및 데이터 구동부(400)를 포함한다. 표시 패널(100)은 행 방향으로 뻗어 있는 복수의 주사선(S0, S1, ..., Sk, ..., Sn), 발광제어선(E1, ..., Ek, ..., En), 열 방향으로 뻗어 있는 복수의 데이터선(D1, ..., Dk, ..., Dm) 및 복수의 전원선(VDD) 및 복수의 화소(110)를 포함한다. 화소(110)는 이웃하는 임의의 두 주사선(Sk-1, Sk)과 이웃하는 임의의 두 데이터선(Dk-1, Dk)에 의해 형성되는 화소 영역에 형성되고, 각 화소(110)는 현재 주사선(Sk), 직전 주사선(Sk-1), 발광제어선(Ek) 및 데이터선(Dk)으로부터 전달되는 신호에 의해 구동된다. 또한 도 2에 도시하지는 않았지만 발광제어선(E1~En)은 각각 3개의 발광제어선(E1r~Enr, E1g~Eng, E1b~Enb)으로 이루어진다.

주사구동부(200)는 해당 라인의 화소에 데이터 신호가 인가될 수 있도록 해당 라인을 선택하기 위한 선택 신호를 순차적으로 주사선(S0~Sn)으로 전달하고, 발광제어부(300)는 유기EL 소자(OLEDr, OLEDg, OLEDb)의 발광을 제어하기 위한 발광제어 신호를 순차적으로 발광제어선(E1~En)으로 전달한다. 그리고 데이터 구동부(400)는 선택 신호가 순차적으로 인가될 때마다 선택 신호가 인가된 라인의 화소에 대응하는 데이터 신호를 데이터선(D1~Dm)에 인가한다.

그리고 주사구동부 및 발광제어부(200, 300)와 데이터 구동부(400)는 각각 표시 패널(100)이 형성된 기판에 전기적으로 연결된다. 이와는 달리, 주사구동부(200), 발광제어부(300) 및/또는 데이터 구동부(400)를 표시 패널(100)의 유리 기판 위에 직접 장착할 수도 있으며, 표시 패널(100)의 기판에 주사선, 데이터선 및 트랜지스터와 동일한 층들로 형성되어 있는 구동 회로로 대체될 수도 있다. 또는 주사구동부(200), 발광제어부(300) 및/또는 데이터 구동부(400)를 표시 패널(100)의 기판에 접촉되어 전기적으로 연결된 TCP(tape carrier package), FPC(flexible printed circuit) 또는 TAB(tape automatic bonding)에 칩 등의 형태로 장착할 수도 있다.

이때, 본 발명의 실시예에서는 한 필드가 세 개의 서브필드로 분할되어 구동되며, 세 개의 서브필드에서는 각각 적색, 녹색 및 청색의 데이터가 기입되어 발광이 이루어진다. 이를 위해, 주사구동부(200)는 서브필드마다 선택 신호를 순차적으로 주사선(S0~Sn)으로 전달하고, 발광제어부(300)도 각 색상의 유기EL 소자가 하나의 서브필드에서 발광이 이루어지도록 발광제어 신호를 발광제어선(E1~En)에 인가한다. 그리고 데이터 구동부(400)는 세 개의 서브필드에서 각각 적색, 녹색 및 청색의 유기EL 소자에 각각 대응하는 데이터 신호를 데이터선(D1~Dm)에 인가한다.

다음으로, 도 3을 참조하여 본 발명의 실시예에 따른 유기EL 표시장치의 구체적인 동작에 대하여 상세하게 설명한다.

도 3은 도 2의 유기EL 표시장치에서 하나의 화소(110)의 등가회로도이다. 도 3에서는 편의상 임의의 k번째 행의 주사선(Sk)과 k번째 열의 데이터선(Dk)에 연결되는 화소(Pk)를 예로써 도시하였으며, 모든 트랜지스터는 p채널 트랜지스터로 도시하였다.

도 3에 나타난 바와 같이, 본 발명의 실시예에 따른 화소 회로는 구동 트랜지스터(M1), 다이오드 트랜지스터(M3), 커패시터 트랜지스터(M4), 스위칭 트랜지스터(M2), 3개의 유기EL 소자(OLEDr, OLEDg, OLEDb) 및 유기EL 소자(OLEDr, OLEDg, OLEDb)의 발광을 각각 제어하는 발광 트랜지스터(M2r, M2g, M2b)를 포함하고 2개의 커패시터(Cst, Cvth)를 포함한다. 그리고 하나의 발광제어선(Ek)은 3개의 발광제어선(Ekr, Ekg, Ekb)으로 이루어진다. 이러한 발광 트랜지스터(M2r, M2g, M2b)는 발광제어선(Ekr, Ekg, Ekb)에 의해 전달되는 발광제어 신호에 응답하여 구동 트랜지스터(M1)로부터의 전류를 유기EL 소자(OLEDr, OLEDg, OLEDb)에 선택적으로 전달한다.

구체적으로, 트랜지스터(M5)는 게이트가 현재 주사선(Sk)에 연결되고 소스가 데이터선(Dk)에 연결되어, 주사선(Sk)으로부터의 선택 신호에 응답하여 데이터선(Dk)으로부터 인가된 데이터 전압을 커패시터(Cvth)의 노드(B)로 전달한다. 트랜지스터(M4)는 직전 주사선(Sk-1)으로부터의 선택 신호에 응답하여 커패시터(Cvth)의 노드(B)를 전원(VDD)에 직접 연결한다. 트랜지스터(M3)는 직전 주사선(Sk-1)으로부터의 선택 신호에 응답하여 트랜지스터(M1)를 다이오드 연결시킨다. 구동 트랜지스터(M1)는 유기EL 소자(OLED)를 구동하기 위한 구동 트랜지스터로서, 게이트가 커패시터(Cvth)의 노드(A)가 접속되고, 소스가 전원(VDD)에 접속되고, 게이트에 인가되는 전압에 의하여 유기EL 소자(OLED)에 인가될 전류를 제어한다.

또한, 커패시터(Cst)는 일전극이 전원(VDD)에 접속되고 타전극이 트랜지스터(M4)의 드레인전극(노드 B)에 접속되며, 커패시터(Cvth)는 일전극이 커패시터(Cst)의 타전극에 연결되어 2개의 커패시터가 직렬연결되고 타전극이 구동트랜지스터(M1)의 게이트(노드 A)에 연결된다.

그리고 구동 트랜지스터(M1)의 드레인에는 발광 트랜지스터(M2r, M2g, M2b)의 소스가 각각 연결되며, 트랜지스터(M2r, M2g, M2b)의 게이트에는 각각 발광제어선(Ekr, Ekg, Ekb)이 연결된다. 발광 트랜지스터(M2r, M2g, M2b)의 드레인에는 각각 유기EL 소자(OLEDr, OLEDg, OLEDb)의 애노드가 연결되며, 유기EL 소자(OLEDr, OLEDg, OLEDb)의 캐소드에는 전원전압(VDD)보다 낮은 전원전압(VSS)이 인가된다. 이러한 전원 전압(VSS)으로는 음의 전압 또는 접지 전압이 사용될 수 있다.

직전 주사선(Sk-1)에 로우 레벨의 주사 전압이 인가되면, 트랜지스터(M3) 및 트랜지스터(M4)가 턴온된다. 트랜지스터(M3)가 턴온되어 트랜지스터(M1)는 다이오드 연결 상태가 된다. 따라서, 트랜지스터(M1)의 게이트와 소스 사이의 전압차가 트랜지스터(M1)의 문턱전압(Vth)이 될 때까지 변하게 된다. 이때 트랜지스터(M1)의 소스가 전원(VDD)에 연결되어 있으므로, 트랜지스터(M1)의 게이트 즉, 커패시터(Cvth)의 노드(A)에 인가되는 전압은 전원전압(VDD)과 문턱전압(Vth)의 합이 된다. 또한, 트랜지스터(M4)가 턴온되어 커패시터(Cvth)의 노드(B)에는 전원(VDD)이 인가되어, 커패시터(Cvth)에 충전되는 전압(V_{Cvth})은 수학적 식 2와 같다.

수학적 식 2

$$I_{CvthB} = I_{CvthA} - I_{CvthB} = (VDD + Vth) - VDD = Vth$$

여기서, V_{Cvth} 는 커패시터(Cvth)에 충전되는 전압을 의미하고, V_{CvthA} 는 커패시터(Cvth)의 노드(A)에 인가되는 전압, V_{CvthB} 는 커패시터(Cvth)의 노드(B)에 인가되는 전압을 의미한다.

현재 주사선(Sn)에 로우 레벨의 주사 전압이 인가되면, 트랜지스터(M5)가 턴온되어 데이터 전압(Vdata)이 노드(B)에 인가된다. 또한, 커패시터(Cvth)에는 트랜지스터(M1)의 문턱 전압(Vth)에 해당되는 전압이 충전되어 있으므로, 트랜지스터(M1)의 게이트에는 데이터 전압(Vdata)과 트랜지스터(M1)의 문턱 전압(Vth)의 합에 대응되는 전압이 인가된다. 즉, 트랜지스터(M1)의 게이트-소스간 전압(Vgs)은 다음의 수학적 식 3과 같다. 이 때, 발광제어선(Ek)은 로우레벨의 신호가 인가되어 트랜지스터(M2)는 차단된다.

수학식 3

$$V_{gs} = (V_{data} + V_{th}) - V_{DD}$$

그 다음, 발광제어선(Ek)의 하이레벨에 응답하여 트랜지스터(M2)가 온되어 트랜지스터(M1)의 게이트-소스 전압(V_{GS})에 대응하는 전류(I_{OLED})가 유기EL 소자(OLED)에 공급되어, 유기EL 소자(OLED)는 발광하게 된다. 전류(I_{OLED})는 수학식 4와 같다.

수학식 4

$$I_{OLED} = \frac{\beta}{2}(V_{gs} - V_{th})^2 = \frac{\beta}{2}((V_{data} + V_{th} - V_{DD}) - V_{th})^2 = \frac{\beta}{2}(V_{DD} - V_{data})^2$$

여기서, I_{OLED} 는 유기EL 소자(OLED)에 흐르는 전류, V_{gs} 는 트랜지스터(M1)의 소스와 게이트 사이의 전압, V_{th} 는 트랜지스터(M1)의 문턱 전압, V_{data} 는 데이터 전압, β 는 상수 값을 나타낸다.

데이터 전압(V_{data})이 적색 데이터 신호인 경우, 발광 트랜지스터(M2r)가 발광제어선(Ekr)으로부터의 로우 레벨의 발광제어 신호에 응답하여 턴온되면, 이 전류(I_{OLED})가 적색의 유기EL 소자(OLEDr)에 전달되어 발광이 이루어진다.

마찬가지로, 데이터 전압(V_{data})이 녹색 데이터 신호인 경우, 발광 트랜지스터(M2g)가 발광제어선(Ekg)으로부터의 로우 레벨의 발광제어 신호에 응답하여 턴온되면, 전류(I_{OLED})가 녹색의 유기EL 소자(OLEDg)에 전달되어 발광이 이루어진다. 또한, 데이터 전압(V_{data})이 청색 데이터 신호인 경우, 발광 트랜지스터(M2b)가 발광제어선(Ekb)으로부터의 로우 레벨의 발광제어 신호에 응답하여 턴온되면, 전류(I_{OLED})가 청색의 유기EL 소자(OLEDb)에 전달되어 발광이 이루어진다. 그리고 한 화소가 적색, 녹색 및 청색을 표시할 수 있도록, 3개의 발광제어선에 각각 인가되는 3개의 발광제어 신호는 한 필드 동안 중복되지 않는 로우 레벨 기간을 각각 가진다.

다음으로, 도 4, 도 5 및 도 6을 참조하여 본 발명의 실시예에 따른 유기EL 표시장치에서 하나의 화소회로가 배치되는 화소 영역의 배치구조에 대하여 보다 상세하게 설명한다. 이하의 설명에서, 현재 화소(Pk)의 구성요소에 대하여 도면부호를 부여하고 직전 화소(Pk-1)의 구성요소의 도면부호는 현재 화소(Pk)의 구성요소의 도면부호와 동일한 번호에 (')를 추가로 표시하여 현재 화소의 구성요소와 직전화소의 구성요소를 구분하였다.

도 4는 도 3에서 도시된 화소회로가 배치되는 화소영역의 배치구조의 일 예를 보여주는 평면도이고, 도 5는 도 4의 I-I' 부분의 단면도이고, 도 6은 도 4의 II-II' 부분의 단면도이다.

먼저, 도 4, 도 5 및 도 6에서와 같이, 절연 기판(1) 위에 산화 규소 등으로 이루어진 차단층(3)이 형성되고, 차단층(3) 위에 반도체층인 다결정 규소층(poly silicon layer)(21, 22, 23, 24, 25, 26, 27, 28, 29)이 형성된다.

다결정 규소층(21)은 'U'자 모양으로 현재 화소(Pk)의 트랜지스터(M5)의 소스영역, 드레인영역 및 채널영역을 포함하는 반도체층을 형성한다. 다결정 규소층(22)은 대략 '┐' 형상으로 현재 화소(Pk)의 트랜지스터(M2r)의 소스영역, 드레인영역 및 채널영역을 포함하는 반도체층을 형성한다. 다결정 규소층(23)은 열방향으로 길게 뻗어 형성되어 현재 화소(Pk)의 트랜지스터(M2g)의 소스영역, 드레인영역 및 채널영역을 포함하는 반도체층을 형성한다. 다결정 규소층(24)은 대략 '┌' 형상으로 현재 화소(Pk)의 트랜지스터(M2b)의 소스영역, 드레인영역 및 채널영역을 포함하는 반도체층을 형성한다. 이러한 다결정 규소층(22, 23, 24)은 일체로 연결되어 대략 'm'자 모양이 되고 다결정 규소층(23)을 중심으로 다결정 규소층(22)과 다결정 규소층(24)은 대략 대칭이 된다.

다결정 규소층(25)은 화소영역의 중앙부에 열방향으로 길게 뻗어 있고 아래 쪽 끝이 다결정 규소층들(22, 23, 24)이 하나로 연결되는 부분에 닿아 다결정 규소층(22, 23, 24)과 연결되어 형성된다. 왼쪽 편의 다결정 규소층(26)과 오른쪽 편의 다

결정 규소층(27)은 다결정 규소층(25)을 중심으로 서로 대략 대칭적으로 형성된다. 다결정 규소층(26)은 대략 정사각형 형상으로 커패시터(Cvth)의 일전극(노드 A)을 형성하고 다결정 규소층(27)은 대략 직사각형 형상으로 커패시터(Cst)의 일전극을 형성한다. 다결정 규소층(28)은 대략 'n'자형으로 형성되고 한쪽 끝이 다결정 규소층(26)과 연결되고 다른 쪽 끝은 다결정 규소층(25)과 연결되게 형성되어 트랜지스터(M3)의 소스, 드레인 및 채널영역을 형성한다. 다결정 규소층(29)은 대략 'n'자형으로 형성되며 한 쪽 끝에는 다결정 규소층(28)에 당도록 연장되어 트랜지스터(M1)의 채널영역 및 드레인영역과 트랜지스터(M4)의 소스영역, 채널영역 및 드레인영역을 형성한다.

이렇게 형성된 다결정 규소층들(21 내지 29) 위에 게이트절연막(30)이 형성된다.

게이트절연막(30) 위에 게이트 전극들(41, 42, 43, 44, 45, 46, 47)이 형성된다. 구체적으로, 게이트 전극선(41)은 행방향으로 뻗어 있으며 현재 화소(Pk)의 현재 주사선(Sk)에 대응되므로 다결정 규소층(21)과 절연되게 교차되어 현재 화소(Pk)의 트랜지스터(M5)의 게이트전극을 형성한다. 게이트 전극선(42)은 행방향으로 뻗어 있으며 현재 화소(Pk)의 발광제어선(Ekb)에 대응되므로 트랜지스터(M2b)의 게이트전극을 형성한다. 게이트 전극선(43)은 행방향으로 뻗어 있으며 현재 화소(Pk)의 발광제어선(Ekg)에 대응되므로 트랜지스터(M2g)의 게이트전극을 형성한다. 게이트 전극선(44)은 행방향으로 뻗어 있으며 현재 화소(Pk)의 발광제어선(Ekr)에 대응되므로 트랜지스터(M2k)의 게이트전극을 형성한다. 게이트 전극선(45)은 직사각형모양으로 다결정 규소층(26)과 절연되게 교차하여 트랜지스터(M1)의 게이트전극을 형성한다. 게이트전극(46)은 다결정 규소층(26)의 상부에 대략 정사각형 모양으로 형성되어 커패시터(Cvth)의 타전극(노드 B)을 형성한다. 게이트전극(47)은 게이트전극(46)과 연결되어 형성되고 다결정 규소층(27)의 상부에 대략 직사각형 모양으로 형성되어 커패시터(Cst)의 타전극(노드 B)을 형성한다.

게이트 전극선(41')은 행방향으로 뻗어 있으며 직전 화소(Pk-1)의 직전 주사선(Sk-1)에 대응되므로 다결정 규소층(21')과 절연되게 교차되어 직전 화소(Pk-1)의 트랜지스터(M5)의 게이트전극을 형성한다. 또한 게이트 전극선(41')은 다결정 규소층(28, 29)과 절연되게 교차되어 현재 화소(Pk)의 트랜지스터(M3, M4)의 게이트전극을 형성한다.

이와 같은 게이트 전극(41, 42, 43, 44, 45, 46, 47) 위에 층간절연막(50)이 형성된다. 층간절연막(50) 위에는 콘택홀들(51a, 51b, 53, 54a, 54b, 55, 56a, 56b, 57r, 57g, 57b)을 통하여 해당 전극들에 접촉되도록 데이터선(61), 전원선(62) 및 전극들(63, 64, 65, 66r, 66g, 66b)이 형성된다.

데이터선(61)은 화소영역과 다른 화소영역 사이에 열방향으로 길게 뻗어 있으며 층간절연막(50) 및 게이트절연막(30)을 관통하는 접촉구(51a)를 통하여 다결정 규소층(21)에 연결되어 트랜지스터(M4)의 소스와 전기적으로 연결된다.

전원선(62)은 열방향으로 길게 뻗어 있으며 층간절연막(50) 및 게이트절연막(30)을 관통하는 접촉구(55)를 통하여 다결정 규소층(27) 및 다결정 규소층(29)과 연결되어 커패시터(Cst)의 일전극 및 트랜지스터(M1)의 소스에 전원을 공급한다.

전극(63)은 데이터선(61)과 인접하여 평행하게 형성되며, 층간절연막(50) 및 게이트절연막(30)을 관통하는 접촉구(51b) 및 층간절연막(50)을 관통하는 접촉구(53)를 통하여 다결정 규소층(21)의 드레인영역과 게이트전극(46)을 전기적으로 연결하여 노드(B)가 된다.

전극(64)은 게이트전극(41')과 인접하여 평행하게 뻗어 있으며, 층간절연막(50) 및 게이트절연막(30)을 관통하는 접촉구(54a) 및 층간절연막(50)을 관통하는 접촉구(54b)를 통하여 다결정 규소층(28)에서 트랜지스터(M3)의 드레인영역과 게이트전극(45)을 전기적으로 연결하여 노드(A)가 된다.

전극(65)은 게이트전극(41')과 인접하여 대략 직사각형으로 형성되며, 층간절연막(50) 및 게이트절연막(30)을 관통하는 접촉구(56a) 및 층간절연막(50)을 관통하는 접촉구(56b)를 통하여 다결정 규소층(29)에서 트랜지스터(M4)의 드레인영역과 게이트전극(47)을 전기적으로 연결하여 노드(B)가 된다.

전극들(66r, 66g, 66b)은 각 발광소자들의 화소전극(81r, 81g, 81b)과 트랜지스터(M2r, M2g, M2b)의 드레인을 각각 연결하기 위한 전극들이다. 전극들(66r, 66g, 66b)은 데이터선(62)이 뻗은 세로 방향보다 게이트전극(42 내지 44)이 뻗은 가로 방향으로 더 긴 대략 직사각형으로 형성된다. 전극들(66r, 66g, 66b)은 각각 게이트절연막(30) 및 층간절연막(50)을 관통하는 접촉구(57r, 57g, 57b)를 통하여 다결정 규소층(22, 23, 24)과 각각 접촉되어 트랜지스터들(M2r, M2g, M2b)의 드레인전극과 각각 전기적으로 연결되도록 형성된다.

이와 같은 전극들(63, 64, 65, 66r, 66g, 66b) 위에 평탄화막(70)이 형성된다. 화소전극(81r, 81g, 81b)은 평탄화막(70)을 관통하는 콘택홀들(71r, 71g, 71b)을 통하여 전극(66r, 66g, 66b)에 각각 전기적으로 연결된다. 도 5 및 도 6에서, 화소전극(81r, 81g, 81b) 상에는 발광층(EML), 전자 수송층(ETL) 및 정공 수송층(HTL)을 포함하는 다층구조의 적, 녹, 청색 유기박막(85r, 85g, 85b)이 각각 형성된다.

이와 같이, 발광 트랜지스터를 형성하는 다결정 규소층들(22, 23, 24)을 서로 연결되도록 일체로 형성하고, 3개의 유기EL 소자 중에서 중앙에 배치되는 유기EL 소자의 발광 트랜지스터(M2g)를 형성하는 다결정 규소층(23)을 중심으로, 좌측에 배치되는 유기EL 소자의 발광 트랜지스터(M2r)를 형성하는 다결정 규소층(22)과 유기EL 소자의 발광 트랜지스터(M2b)를 형성하는 다결정 규소층(24)이 대략 대칭이 되도록 배치함으로써 다결정 규소층의 내부저항을 일정하게 유지하면서 화소 영역에 구동 트랜지스터(M1)와 n채널 발광 트랜지스터(M2r, M2g, M2b)를 포함하는 각 소자들을 효율적으로 배치할 수 있다.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 실시예와 같은 구조에 한정되는 것은 아니며, 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

발명의 효과

본 발명에 따르면, 하나의 화소 영역에 3개의 유기EL 소자를 포함하며, 구동 트랜지스터의 드레인전극과 각 유기EL 소자 사이에 각각 발광 트랜지스터가 마련되는 경우에, 각 발광 트랜지스터를 구성하는 다결정 규소층들을 일체로 형성한다. 또한, 3개의 유기EL 소자 중에서 중앙에 배치되는 유기EL 소자의 발광 트랜지스터를 형성하는 다결정 규소층을 중심으로, 3개의 유기EL 소자 중에서 좌측에 배치되는 유기EL 소자의 발광 트랜지스터를 형성하는 다결정 규소층과 3개의 유기EL 소자 중에서 유기EL 소자의 발광 트랜지스터를 형성하는 다결정 규소층이 대략 대칭이 되도록 배치한다. 이렇게 함으로써 각 발광 트랜지스터를 형성하는 다결정 규소층의 내부저항을 일정하게 유지하면서 화소를 구성하는 각 소자들을 더욱더 효율적으로 적은 화소영역 내에 배치할 수 있다.

(57) 청구의 범위

청구항 1.

제1 방향으로 뻗어 있으며 선택 신호를 전달하는 복수의 주사선, 상기 주사선에 절연되어 교차하고 제2 방향으로 뻗어 있으며 데이터 신호를 전달하는 복수의 데이터선, 상기 주사선과 상기 데이터선에 각각 연결되는 복수의 화소 회로를 포함하는 발광 표시 장치에 있어서,

상기 화소 회로는,

상기 데이터선으로부터 전달되는 데이터 신호에 대응하는 전압을 충전하는 제1 커패시터;

상기 제1 커패시터에 충전된 전압에 대응하는 전류를 출력하는 제1 트랜지스터;

상기 제1 트랜지스터로부터 출력된 전류에 대응하는 빛을 방출하는 제1, 제2 및 제3 발광소자; 및

상기 제1 트랜지스터와 상기 제1, 제2 및 제3 발광소자 각각 사이에 전기적으로 연결되는 제1, 제2 및 제3 발광트랜지스터를 포함하고,

상기 제1 발광트랜지스터에 구비되는 제1 반도체층과 상기 제2 발광트랜지스터에 구비되는 제2 반도체층은 상기 제3 발광트랜지스터에 구비되는 제3 반도체층을 중심으로 서로 대략 대칭적으로 배치되는 발광 표시 장치.

청구항 2.

제1항에 있어서,

상기 제1, 제2 및 제3 반도체층 각각은 적어도 일부가 서로 평행하게 배치되는 발광 표시 장치.

청구항 3.

제2항에 있어서,

상기 제1, 제2 및 제3 발광소자를 형성하는 제1, 제2 및 제3 반도체층은 동일한 타입의 불순물로 도핑되는 발광 표시 장치.

청구항 4.

제1항에 있어서,

상기 화소 회로는,

상기 제1 트랜지스터를 다이오드 연결하는 제2 트랜지스터;

제1 전극이 상기 제1 커패시터의 일전극과 전기적으로 연결되고 제2 전극이 상기 제1 커패시터의 타전극에 연결되는 제3 트랜지스터; 및

일전극이 상기 제3 트랜지스터의 제2 전극에 연결되고 타전극이 상기 제1 트랜지스터의 제어전극에 연결되는 제2 커패시터

를 더 포함하는 발광 표시 장치.

청구항 5.

제1 방향으로 뻗어 있으며 선택 신호를 전달하는 복수의 주사선, 상기 주사선에 절연되어 교차하고 제2 방향으로 뻗어 있으며 데이터 신호를 전달하는 복수의 데이터선, 상기 주사선과 상기 데이터선에 각각 연결되어 형성되는 복수의 화소 회로가 어레이 형태로 배열되는 발광 표시 패널에 있어서,

상기 화소 회로가 배치되는 화소 영역에는,

전류가 인가되는 화소전극을 각각 가지며, 인가되는 상기 전류에 기초하여 발광하는 제1, 제2 및 제3 발광소자;

상기 제1 발광소자의 화소전극과 제1 접촉구를 통하여 접촉되는 제1 반도체층영역, 제2 발광소자의 화소전극과 제2 접촉구를 통하여 접촉되는 제2 반도체층영역 및 제3 발광소자의 화소전극에 제3 접촉구를 통하여 접촉되는 제3 반도체층영역을 포함하는 반도체층; 및

상기 반도체층과 절연되어 교차되며, 서로 대략 평행하게 배치되는 제1, 제2 및 제3 제어전극선이 배치되고,

상기 제1 반도체층영역과 상기 제3 반도체층영역은 상기 제2 반도체층영역을 중심으로 대략 대칭적으로 배치되는 발광 표시 패널.

청구항 6.

제5항에 있어서,

상기 제1, 제2 및 제3 반도체층영역의 적어도 일부는 상기 데이터선과 평행하게 배치되는 발광 표시 패널.


청구항 7.

제6항에 있어서,


상기 제1 및 제3 반도체층영역의 적어도 일부는 상기 주사선과 평행하게 배치되는 발광 표시 패널.

도면


도면1




도면2




도면3




도면4



도면5



도면6



专利名称(译)	发光显示面板和发光显示器		
公开(公告)号	KR1020050104603A	公开(公告)日	2005-11-03
申请号	KR1020040029944	申请日	2004-04-29
申请(专利权)人(译)	三星SD眼有限公司		
当前申请(专利权)人(译)	三星SD眼有限公司		
[标]发明人	KWAK WONKYU		
发明人	KWAK,WONKYU		
IPC分类号	H05B33/08 G09G3/30		
CPC分类号	Y02B20/36		
代理人(译)	您是我的专利和法律公司		
其他公开文献	KR100658615B1		
外部链接	Espacenet		

摘要(译)

本发明提供一种发光显示装置，其具有可以在像素区域中有效地布置像素电路的结构。根据本发明，像素电路包括：第一电容器，用于对与从数据线传输的数据信号对应的电压进行充电；第一晶体管，用于输出与在第一电容器中充电的电压对应的电流；第二和第三发光元件，分别电连接在第一晶体管和第一，第二和第三发光元件之间，以及第一，第二和第三发光元件发光晶体管。第一发光晶体管的第一半导体层和第二发光晶体管的第二半导体层相对于第三发光晶体管的第三半导体层基本对称地设置。4 指数方面 有机电致发光，有机EL，OLED，像素电路，扫描线

