



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2007년10월17일
(11) 등록번호 10-0766949
(24) 등록일자 2007년10월08일

(51) Int. Cl.

H05B 33/22(2006.01) H05B 33/10(2006.01)

(21) 출원번호 10-2006-0113798

(22) 출원일자 2006년11월17일

심사청구일자 2006년11월17일

(56) 선행기술조사문헌

KR1020050100888 A

(뒷면에 계속)

전체 청구항 수 : 총 19 항

(73) 특허권자

삼성에스디아이 주식회사

경기 수원시 영통구 신동 575

(72) 발명자

김은아

경기도 용인시 기흥구 공세동 428-5

(74) 대리인

팬코리아특허법인


심사관 : 추장희

(54) 유기 전계 발광 표시장치 및 이의 제조 방법

(57) 요약

유기 전계 발광 소자부를 구동하기 위한 화소 구동 회로부가 액티브층과 게이트 전극 및 소스 전극 및 드레인 전극을 구비하는 박막 트랜지스터와, 하부 전극 및 상부 전극과 이 전극들 사이에 배치되는 유전층을 구비하는 저장 커패시터를 포함하는 유기 전계 발광 표시장치 및 이의 제조 방법을 제공한다. 본 발명의 실시예에 의하면, 상기 박막 트랜지스터는 상기 유기 전계 발광 소자부와 기판 사이에 형성되고, 상기 저장 커패시터는 유기 전계 발광 소자부 상에 형성된다.

대표도 - 도10



(56) 선행기술조사문헌

KR1020060089818 A

KR1020050110792 A

특허청구의 범위

청구항 1

기관;

제1 화소 전극, 유기막 및 제2 화소 전극을 포함하며, 상기 기관 상에 형성되는 유기 전계 발광 소자부; 및
상기 유기 전계 발광 소자부를 구동하기 위한 화소 구동 회로부

를 포함하며, 상기 화소 구동 회로부는,

액티브층, 게이트 전극, 및 소스 전극 및 드레인 전극을 구비하며, 상기 유기 전계 발광 소자부와 기관 사이에 형성되는 박막 트랜지스터; 및

하부 전극 및 상부 전극과 이 전극들 사이에 배치되는 유전층을 구비하며, 상기 유기 전계 발광 소자부 상에 형성되는 저장 커패시터

를 포함하는 유기 전계 발광 표시장치.

청구항 2

제 1항에 있어서

상기 제1 화소 전극은 투명 또는 반투명 도전 물질로 형성되고, 제2 화소 전극은 반사성 도전 물질로 형성되는 유기 전계 발광 표시장치.

청구항 3

제 2항에 있어서,

상기 제1 화소 전극, 제2 화소 전극 및 하부 전극은 서브 픽셀당 각각 1개씩 독립적으로 형성되는 유기 전계 발광 표시장치.

청구항 4

제 3항에 있어서,

상기 제2 화소 전극과 하부 전극 사이에 보호막이 형성되는 유기 전계 발광 표시장치.

청구항 5

제 4항에 있어서,

상기 액티브층 및 제1 화소 전극은 박막 트랜지스터의 소스 전극 또는 드레인 전극과 전기적으로 연결되고, 제2 화소 전극은 박막 트랜지스터의 게이트 전극과 전기적으로 연결되는 유기 전계 발광 표시장치.

청구항 6

제 1항 내지 제 5항 중 어느 한 항에 있어서,

상기 액티브층이 저온 폴리실리콘으로 이루어지는 유기 전계 발광 표시장치.

청구항 7

제 6항에 있어서,

상기 제1 화소 전극이 애노드 전극으로 사용되고, 제2 화소 전극이 캐소드 전극으로 사용되는 유기 전계 발광 표시장치.

청구항 8

액티브층, 게이트 전극, 소스 전극 및 드레인 전극을 구비하며, 기관 상에 형성되는 박막 트랜지스터;

상기 박막 트랜지스터 상에 형성되며, 서브 픽셀별로 개별 구동되는 제1 화소 전극;

상기 제1 화소 전극 상에 형성되는 유기막;
 상기 유기막 상에 형성되며, 서브 픽셀별로 개별 구동되는 제2 화소 전극;
 상기 제2 화소 전극 상에 형성되며, 서브 픽셀별로 개별 구동되는 저장 커패시터의 하부 전극;
 상기 하부 전극 상에 형성되는 유전층; 및
 상기 유전층 상에 형성되는 저장 커패시터의 상부 전극
 을 포함하는 유기 전계 발광 표시장치.

청구항 9

제 8항에 있어서,
 상기 제1 화소 전극은 투명 또는 반투명 도전 물질로 형성되고, 제2 화소 전극은 반사성 도전 물질로 형성되는
 유기 전계 발광 표시장치.

청구항 10

제 9항에 있어서,
 상기 제2 화소 전극과 하부 전극 사이에 보호막이 형성되는 유기 전계 발광 표시장치.

청구항 11

제 10항에 있어서,
 상기 액티브층 및 제1 화소 전극은 박막 트랜지스터의 소스 전극 또는 드레인 전극과 전기적으로 연결되고, 제2
 화소 전극은 박막 트랜지스터의 게이트 전극과 전기적으로 연결되는 유기 전계 발광 표시장치.

청구항 12

제 8항 내지 제 11항 중 어느 한 항에 있어서,
 상기 액티브층이 저온 폴리실리콘으로 이루어지는 유기 전계 발광 표시장치.

청구항 13

제 12항에 있어서,
 상기 제1 화소 전극이 애노드 전극으로 사용되고, 제2 화소 전극이 캐소드 전극으로 사용되는 유기 전계 발광
 표시장치.

청구항 14

기판 상에 박막 트랜지스터를 형성하는 단계;
 상기 박막 트랜지스터 상에 제1 화소 전극을 형성하는 단계;
 상기 제1 화소 전극 상에 유기막을 형성하는 단계;
 상기 유기막 상에 제2 화소 전극을 형성하는 단계;
 상기 제2 화소 전극 상에 보호막을 형성하는 단계;
 상기 보호막 상에 저장 커패시터의 하부 전극을 형성하는 단계;
 상기 하부 전극 상에 유전층을 형성하는 단계; 및
 상기 유전층 상에 저장 커패시터의 상부 전극을 형성하는 단계
 를 포함하는 유기 전계 발광 표시장치의 제조 방법.

청구항 15

제 14항에 있어서,

상기 제1 화소 전극은 투명 또는 반투명 도전 물질로 형성하고, 제2 화소 전극은 반사성 도전 물질로 형성하는 유기 전계 발광 표시장치의 제조 방법.

청구항 16

제 15항에 있어서,

상기 제1 화소 전극, 제2 화소 전극 및 하부 전극을 각 서브 픽셀당 1개씩 독립적으로 형성하는 유기 전계 발광 표시장치의 제조 방법.

청구항 17

제 16항에 있어서,

상기 제2 화소 전극을 건식 공정으로 형성하는 유기 전계 발광 표시장치의 제조 방법.

청구항 18

제 14항 내지 제 17항 중 어느 한 항에 있어서,

상기 박막 트랜지스터를 형성하는 단계는,

상기 기판 상에 액티브층을 형성하는 단계;

게이트 절연막을 사이에 두고 상기 액티브층 상에 게이트 전극을 형성하는 단계; 및

층간 절연막을 사이에 두고 상기 게이트 전극 상에 소스 전극 및 드레인 전극을 형성하는 단계

를 포함하는 유기 전계 발광 표시장치의 제조 방법.

청구항 19

제 18항에 있어서,

상기 액티브층을 저온 폴리실리콘으로 형성하는 유기 전계 발광 표시장치의 제조 방법.

명 세 서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

- <12> 본 발명은 유기 전계 발광 표시장치 및 이의 제조 방법에 관한 것으로서, 보다 상세하게는 개구율이 향상된 유기 전계 발광 표시장치 및 이의 제조 방법에 관한 것이다.
- <13> 유기 전계 발광 표시장치는 $N \times M$ 개의 유기 전계 발광 소자들을 전압 구동 또는 전류 구동하여 영상을 표현하도록 구성된 평판 표시장치 중 하나이다.
- <14> 이러한 유기 전계 발광 표시장치는 구동 방식에 따라 능동 행렬(active matrix) 방식과 수동 행렬(passive matrix) 방식으로 구분할 수 있다.
- <15> 이 중에서, 능동 행렬 방식으로 구동되는 유기 전계 발광 표시장치는 화소 구동 회로부와, 상기 화소 구동 회로부의 구동 신호에 의해 발광되는 유기 전계 발광 소자부를 구비한다.
- <16> 상기 화소 구동 회로부는 유기 전계 발광 소자들을 구동하기 위한 복수의 박막 트랜지스터(Thin Film Transistor)와 저장 커패시터(storage capacitor)를 구비하는데, 상기 박막 트랜지스터는 액티브층, 게이트 전극, 소스 전극 및 드레인 전극을 포함한다.
- <17> 상기 액티브층은 비정질실리콘(a-Si) 또는 저온 폴리실리콘(LTPS; low temperature poly-Si)으로 제조될 수 있는데, 근래에는 비정질실리콘에 비해 이동도가 높아 고속 동작 회로에 적용이 가능한 저온 폴리실리콘이 액티브

층의 재료로 많이 사용되고 있다.

- <18> 하지만, 상기 저온 폴리실리콘은 결정화 공정이 400℃ 이상의 온도에서 이루어진다.
- <19> 따라서, 저온 폴리실리콘의 결정화 공정으로 인해 유기 전계 발광 소자부의 유기막이 손상되는 것을 방지하기 위해 종래에는 상기 화소 구동 회로부 상에 유기 전계 발광 소자부를 형성하고 있다.
- <20> 그리고, 상기한 능동 행렬 방식의 유기 전계 발광 표시장치는 발광 방식에 따라 배면 발광(bottom emission) 방식, 전면 발광(top emission) 방식 및 양면 발광 방식으로 구분할 수 있다.
- <21> 이 중에서, 배면 발광 방식으로 발광되는 능동 행렬 방식의 유기 전계 발광 표시장치는 유기 전계 발광 소자부에서 발생된 빛이 상기 화소 구동 회로부가 형성되지 않은 공간을 통해 디스플레이 된다. 따라서, 화소 구동 회로부가 형성된 공간만큼 개구율이 감소되므로, 개구율이 최대 40% 이하로 낮게 형성되는 단점이 있다.
- <22> 이에 반하여, 전면 발광 방식으로 발광되는 능동 행렬 방식의 유기 전계 발광 표시장치는 개구율을 60 내지 70%로 향상시킬 수 있지만, 유기 전계 발광 소자부의 제1 화소 전극을 반사성 도전 물질재질로 형성함과 아울러, 제2 화소 전극을 투명 또는 반투명 도전 물질로 형성해야 한다.
- <23> 따라서, 제1 화소 전극 형성시의 이물에 의한 암점 불량이 발생할 수 있고, 투과율 개선을 위해 제2 화소 전극을 매우 얇게 형성하는 경우 핀홀(pin hole) 형성 및 유기막 열화 불량이 쉽게 발생하는 문제점이 있다.

발명이 이루고자 하는 기술적 과제

- <24> 본 발명은 상기한 문제점을 해결하기 위한 것으로서, 개구율을 향상시킨 배면 발광 방식의 유기 전계 발광 표시장치를 제공하는 것을 기술적 과제로 한다.
- <25> 본 발명의 다른 기술적 과제는 상기한 유기 전계 발광 표시장치를 효과적으로 제조할 수 있는 제조 방법을 제공하는 것이다.

발명의 구성 및 작용

- <26> 상기한 기술적 과제는,
- <27> 유기 전계 발광 소자부를 구동하기 위한 화소 구동 회로부가 액티브층, 게이트 전극, 및 소스 전극 및 드레인 전극을 구비하는 박막 트랜지스터와, 하부 전극 및 상부 전극과 이 전극들 사이에 배치되는 유전층을 구비하는 저장 커패시터를 포함하며, 상기 박막 트랜지스터는 상기 유기 전계 발광 소자부와 기판 사이에 형성되고, 상기 저장 커패시터는 유기 전계 발광 소자부 상에 형성되는 유기 전계 발광 표시장치에 의해 달성할 수 있다.
- <28> 이러한 구성의 유기 전계 발광 표시장치는 저장 커패시터가 유기 전계 발광 소자부 상에 형성되므로, 유기 전계 발광 소자부에서 발생된 빛이 기판을 통해 디스플레이 될 때, 저장 커패시터의 면적만큼 개구율이 향상된다.
- <29> 본 발명의 실시예에 의하면, 제1 화소 전극은 투명 또는 반투명 도전 물질로 형성되고, 제2 화소 전극은 반사성 도전 물질로 형성되며, 제1 화소 전극, 제2 화소 전극 및 하부 전극은 서브 픽셀당 각각 1개씩 독립적으로 형성된다.
- <30> 그리고, 제2 화소 전극과 하부 전극 사이에는 수분 유입을 방지하기 위한 보호막이 형성된다.
- <31> 이러한 실시예의 유기 전계 발광 표시장치에 의하면, 수분 유입으로 인한 유기막 열화를 억제할 수 있다.
- <32> 본 발명의 다른 실시예에 의하면, 액티브층 및 제1 화소 전극은 박막 트랜지스터의 소스 전극 또는 드레인 전극과 전기적으로 연결되며, 박막 트랜지스터의 게이트 전극은 제2 화소 전극과 전기적으로 연결된다.
- <33> 이러한 실시예의 유기 전계 발광 표시장치에 의하면, 액티브층, 게이트 전극, 소스 전극 또는 드레인 전극, 제1 화소 전극 및 제2 화소 전극을 모두 커패시터로 사용할 수 있으므로, 커패시터 용량을 더욱 향상시킬 수 있다.
- <34> 그리고, 상기 액티브층은 저온 폴리실리콘으로 이루어질 수 있으며, 제1 화소 전극이 애노드 전극으로 사용되고, 제2 화소 전극이 캐소드 전극으로 사용될 수 있다.
- <35> 본 발명의 실시예에 따른 상기한 구성의 유기 전계 발광 표시장치는, 기판 상에 박막 트랜지스터를 형성하는 단계, 상기 박막 트랜지스터 상에 제1 화소 전극을 형성하는 단계, 상기 제1 화소 전극 상에 유기막을 형성하는 단계, 상기 유기막 상에 제2 화소 전극을 형성하는 단계, 상기 제2 화소 전극 상에 보호막을 형성하는 단계, 상기 보호막 상에 저장 커패시터의 하부 전극을 형성하는 단계, 상기 하부 전극 상에 유전층을 형성하는 단계, 및

상기 유전층 상에 저장 커패시터의 상부 전극을 형성하는 단계를 포함하는 제조 방법에 의해 제조할 수 있다.

- <36> 그리고, 상기한 제1 화소 전극, 제2 화소 전극 및 하부 전극은 리프트 오프(lift-off) 또는 섀도우 마스크(shadow mask)를 이용한 건식 공정에 의해 형성할 수 있다.
- <37> 이하, 첨부한 도면을 참조하여 본 발명의 실시예를 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
- <38> 이하의 실시예를 설명함에 있어서, 층, 막 등의 부분이 다른 부분의 "상부"에 형성된다고 할 때, 이는 다른 부분의 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
- <39> 그리고, 이하의 실시예는 2개의 박막 트랜지스터와 1개의 저장 커패시터로 이루어지는 2Tr-1Cap 구조의 화소 구동 회로부를 예로 들어 설명하지만, 본 발명은 화소 구동 회로부의 구조에 제약을 받지 않으며, 상기 화소 구동 회로부는 제품(application)에 따라 다양한 형태로 변형이 가능하다.
- <40> 도 1 내지 도 10은 본 발명의 실시예에 따른 유기 전계 발광 표시장치의 제조 방법을 나타내는 사시도이다.
- <41> 보다 구체적으로, 도 1은 제1 반도체층과 제2 반도체층이 형성된 상태를 개략적으로 나타내는 사시도이고, 도 2는 게이트 절연막 및 게이트 배선이 형성된 상태를 개략적으로 나타내는 사시도이며, 도 3은 층간 절연막이 형성된 상태를 개략적으로 나타내는 사시도이다.
- <42> 그리고, 도 4는 소스/드레인 배선이 형성된 상태를 개략적으로 나타내는 사시도이고, 도 5는 평탄화막 및 제1 화소 전극이 형성된 상태를 개략적으로 나타내는 사시도이며, 도 6은 유기막 및 제2 화소 전극이 형성된 상태를 개략적으로 나타내는 사시도이다.
- <43> 그리고, 도 7은 보호막이 형성된 상태를 개략적으로 나타내는 사시도이고, 도 8 내지 도 10은 저장 커패시터의 하부 전극, 유전층, 저장 커패시터의 상부 전극이 순차적으로 형성되는 상태를 개략적으로 나타내는 사시도이다.
- <44> 그리고, 도 11은 제2 화소 전극을 커패시터의 전극으로 사용하는 경우의 전기적 연결 구조를 개략적으로 나타내는 모식도이다.
- <45> 먼저, 도 1 내지 도 10을 참조로 본 발명의 실시예에 따른 유기 전계 발광 표시장치의 제조 방법에 대해 설명한다.
- <46> 본 발명의 실시예에 따른 유기 전계 발광 표시장치는 기판(10)을 구비한다. 상기 기판(10)으로는 투명한 재질의 글라스 기판 또는 불투명한 재질의 수지재 기판을 사용할 수 있으며, 휘어질 수 있을 정도의 얇은 금속재 기판도 사용이 가능하다.
- <47> 도면의 간략화를 위해, 도 1 내지 도 10에는 한 개의 서브 픽셀 영역 중 화소 구동 회로부가 형성되는 영역의 기판을 도시하였다.
- <48> 이를 참조로 하여 본 발명의 실시예를 설명하면, 도 1에 도시한 바와 같이 기판(10)에 버퍼막(20)을 형성하고, 버퍼막(20) 상부의 제1 박막 트랜지스터 영역과 제2 박막 트랜지스터 영역에 제1 반도체층(110)과 제2 반도체층(210)을 각각 형성한다.
- <49> 여기에서, 상기한 제1 반도체층(110) 및 제2 반도체층(210)은 소오스 영역과 드레인 영역 및 이 영역들 사이의 채널 영역을 각각 구비하는 저온 폴리실리콘을 말한다.
- <50> 이어서, 도 2에 도시한 바와 같이 게이트 절연막(22)을 형성하고, 게이트 절연막(22) 상부에 게이트 배선을 형성한다.
- <51> 여기에서, 상기 게이트 배선은 제1 게이트 전극(120), 이 전극과 일체로 형성되는 스캔 라인(310), 제2 게이트 전극(220)을 포함할 수 있다.
- <52> 계속하여, 도 3 및 도 4에 도시한 바와 같이 층간 절연막(24) 및 소스/드레인 배선을 순차적으로 형성한다.
- <53> 여기에서, 상기 소스/드레인 배선은 제1 박막 트랜지스터(T1)의 소오스 전극(130) 및 드레인 전극(140), 제1 박막 트랜지스터(T1)의 소오스 전극(130)과 일체로 형성되는 데이터 라인(330), 제2 박막 트랜지스터(T2)의 소오스 전극(230) 및 드레인 전극(240), 제2 박막 트랜지스터(T2)의 소오스 전극(230)과 일체로 형성되는 공통 전원

라인(340)을 포함할 수 있다.

- <54> 상기 데이터 라인(330)은 스캔 라인(310)과 직교하는 방향으로 제공하며, 제1 박막 트랜지스터(T1)의 소오스 전극(130)은 비아(132)를 통해 제1 반도체층(110)의 소오스 영역과 전기적으로 연결하고, 드레인 전극(140)은 비아(142)를 통해 제1 반도체층(110)의 드레인 영역과 전기적으로 연결한다.
- <55> 그리고, 제2 박막 트랜지스터(T2)의 소오스 전극(230)은 제2 반도체층(210)의 소오스 영역과 비아(232)를 통해 전기적으로 연결하며, 드레인 전극(240)은 제2 반도체층(210)의 드레인 영역과 비아(242)를 통해 전기적으로 연결한다.
- <56> 그리고, 공통 전원 라인(340)은 스캔 라인(310)과 직교하는 방향으로 상기 데이터 라인(330)과 마주보는 위치에 형성한다. 그리고, 공통 전원 라인(340)은 제2 박막 트랜지스터(T2)의 소오스 전극(230)과 일체로 형성한다.
- <57> 이후, 도 5에 도시한 바와 같이 평탄화막(26)을 형성하고, 평탄화막(26)의 상부에는 제1 화소 전극(410)을 형성한다.
- <58> 여기에서, 상기 제1 화소 전극(410)은 정공 주입 전극으로서의 애노드 전극일 수 있으며, 투명 또는 반투명의 도전성 물질, 예컨대 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 형성할 수 있다.
- <59> 그리고, 제1 화소 전극(410)은 제2 박막 트랜지스터(T2)의 드레인 전극(240)과 비아(412)를 통해 전기적으로 연결한다.
- <60> 이후, 도 6에 도시한 바와 같이 상기 제1 화소 전극(410) 상에 유기막(420) 및 제2 화소 전극(430)을 순차적으로 적층한다.
- <61> 여기에서, 상기 제2 화소 전극(430)은 전자 주입 전극으로서의 캐소드 전극일 수 있지만, 제품 사양에 따라 상기 제1 화소 전극 및 제2 화소 전극은 서로 바뀔 수도 있다.
- <62> 그리고, 상기 제2 화소 전극(430)은 유기막(420)에서 발생된 빛을 기관(10)쪽으로 반사시키거나, 상기 도전성 투명 전극 사이에서 일함수(Work function) 또는 전기 전도도(Electrical Conductivity)를 향상시키기 위한 도전성 반사막으로 형성될 수 있다.
- <63> 통상적으로, 상기 제2 화소 전극(430)은 알루미늄(Al) 혹은 알루미늄 합금(Al-alloy), 은(Ag) 혹은 은 합금(Ag-alloy), 금(Au) 혹은 금합금(Au-alloy) 중 어느 한 재료로 구성될 수 있다.
- <64> 그리고, 상기 도전성 반사막 상에 추가적으로 제2 도전성 투명 전극을 형성할 수 있다. 상기 제2 도전성 투명 전극은 상기 도전성 반사막의 금속 산화를 억제하며, 추가적으로 정공 주입층과 상기 도전성 반사막의 일함수를 향상시키는 기능을 할 수 있다.
- <65> 한편, 상기한 유기막(420)은 정공이나 전자 등의 캐리어를 발광층까지 효율적으로 전달시켜주는 유기층이 발광층의 상부 및 하부에 적층된 다층 박막 구조로 이루어질 수 있다.
- <66> 예를 들면, 상기 유기막은 유기 전계 발광 소자의 제1 화소 전극 상에 순차적으로 적층되는 정공 주입층, 정공 전달층, 발광층, 정공 차단층, 전자 전달층 및 전자 주입층 등의 다층 박막 구조로 이루어질 수 있다.
- <67> 상기한 다층 박막 구조의 유기막을 형성하는 저분자 재료는 그 기능에 따라, 정공 주입 및 전달 재료, 정공 차단 재료, 전자 전달 재료, 발광 재료로 구분할 수 있다.
- <68> 그리고, 발광 메커니즘에 따라서는 단일항 여기자에서 유래하는 형광 재료와 삼중항 여기자에서 유래하는 인광 재료로 구분할 수 있으며, 또한 발광색에 따라 청색, 적색, 황색, 주황색 발광 재료로 구분할 수 있다.
- <69> 저분자 발광 재료는 기능적인 측면에서 호스트(Host) 재료와 도펀트(Dopant) 재료로 구분할 수 있으며, 분자 구조에 따른 분류를 겸해 유기계 호스트 재료, 유기 금속계 호스트 재료, 유기계 도펀트 재료, 유기 금속계 도펀트 재료로 구분할 수 있다.
- <70> 일반적으로 상기 호스트 재료나 도펀트 재료는 이들 재료만으로도 빛을 낼 수 있다. 하지만, 이 경우에는 효율 및 휘도가 매우 낮고, 각각의 분자들끼리 근접하게 되면서 각 분자의 고유한 특성이 아닌 엑사이머(excimer) 특성이 함께 나타나기 때문에 바람직하지 않다.
- <71> 물론, 상기 유기 전계 발광소자의 유기막 구조 및 제조 공정은 저분자 재료에 따라 상이하다.
- <72> 여기에서, 상기한 제1 화소 전극(410), 유기막(420) 및 제2 화소 전극(430)은 유기 전계 발광 소자(400)를 구성

한다.

- <73> 이어서, 도 7에 도시한 바와 같이 보호막(440)을 형성한다. 여기에서, 상기 보호막(440)은 유기막(420)에 수분이 유입되는 것을 방지하는 작용을 할 수 있다.
- <74> 보호막(440)을 형성한 후에는 도 8에 도시한 바와 같이 저장 커패시터의 하부 전극(320)을 형성하며, 상기 하부 전극(320)과 제1 박막 트랜지스터(T1)의 드레인 전극(140)을 비아(320')를 통해 전기적으로 연결한다.
- <75> 이후, 도 9 및 도 10에 도시한 바와 같이 유전층(322)을 형성한 후, 유전층(322) 상에 저장 커패시터의 상부 전극(324)을 형성하며, 상부 전극(324)과 공통 전원 라인(340)을 비아(324')를 통해 전기적으로 연결한다.
- <76> 이상에서 설명한 제1 화소 전극, 유기막, 제2 화소 전극, 저장 커패시터의 하부 전극은 도면에 도시한 바와 같이 서브 픽셀별로 독립적으로 형성되며, 화소 구동 회로부의 신호에 따라 개별적으로 구동된다.
- <77> 물론, 상기한 유기막 중에서 공통적으로 사용되는 공통층은 전체 면적에 동일하게 형성될 수 있다.
- <78> 따라서, 상기한 제1 화소 전극, 유기막, 제2 화소 전극, 저장 커패시터의 하부 전극은 건식 공정, 예컨대 새도우 마스크를 이용한 증착 공정, 또는 리프트 오프(lift-off) 공정을 사용하여 형성할 수 있다.
- <79> 상기한 공정에 따라 기판(10)의 구조물들을 모두 형성한 후에는 도시하지 않은 인캡 글라스 또는 메탈 캡을 사용하거나 봉지용 박막을 형성하여 봉지 작업을 진행한다.
- <80> 상기한 실시예의 제조 방법에 의하면, 저장 커패시터의 하부 전극과 상부 전극을 제2 화소 전극 상에 형성하고 있다.
- <81> 따라서, 본 발명의 실시예에 의한 유기 전계 발광 표시장치는 저장 커패시터의 면적 이상만큼 제1 화소 전극의 면적을 증가시킬 수 있으며, 이로 인해 개구율을 향상시킬 수 있다.
- <82> 또한, 반사막이 없는 제1 화소 전극과 비교적 두꺼운 제2 화소 전극을 채용할 수 있으므로, 전면 발광 방식에서 나타날 수 있는 편광 형성 및 확산 등을 방지하면서도 개구율을 향상시키는 것이 가능하다.
- <83> 또한, 박막 트랜지스터를 형성한 후에 유기막을 형성하므로, 유기막을 손상 없이 형성할 수 있다.
- <84> 한편, 상기의 실시예에서 설명한 바와 같이, 제2 화소 전극 상에 저장 커패시터의 하부 전극과 상부 전극을 형성하기 위해서는 제2 화소 전극과 하부 전극을 서브 픽셀 별로 독립적으로 형성해야 한다.
- <85> 따라서, 각각의 서브 픽셀에 구비되는 박막 트랜지스터 중 일부의 트랜지스터와 상기 제2 화소 전극을 전기적으로 연결하는 것에 따라 커패시터 용량을 더 향상시키는 것이 가능하다.
- <86> 즉, 커패시터 용량(C)은 전극으로 사용하는 도전성 물질의 면적에 비례하여 증가한다.
- <87> 이에, 도 11에 도시한 바와 같이, 일부의 박막 트랜지스터에 구비된 액티브층(Active)과 소스/드레인 전극(S/D)을 제1 화소 전극(Anode)과 전기적으로 연결하여 커패시터의 한 전극을 형성하고, 박막 트랜지스터의 게이트 전극(Gate)을 제2 화소 전극(Cathode)과 전기적으로 연결하여 커패시터의 다른 전극을 형성하면, 각 도전성 물질(액티브층, 게이트 전극, 소스/드레인 전극, 제1 화소 전극 및 제2 화소 전극)을 모두 커패시터의 전극으로 사용할 수 있다.
- <88> 따라서, 커패시터의 용량을 향상시키는 것이 가능하며, 이로 인해 개구율을 더욱 향상시킬 수 있다.
- <89> 이상을 통해 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

발명의 효과


- <90> 이상에서 설명한 바와 같이 본 발명의 실시예에 따른 유기 전계 발광 표시장치의 제조 방법에 의하면, 유기막 손상을 유발하게 되는 공정상의 문제없이 개구율이 향상된 유기 발광 표시장치를 효과적으로 제조할 수 있다.
- <91> 그리고, 다른 한편으로는 저장 커패시터를 제2 화소 전극 상에 형성하므로, 박막 트랜지스터를 포함하는 화소 구동 회로부의 면적을 줄일 수 있어 해상도를 향상시키는 것도 가능하게 된다.

도면의 간단한 설명


- <1> 도 1은 본 발명의 실시예에 따른 유기 전계 발광 표시장치에서, 제1 반도체층과 제2 반도체층이 형성된 상태를 개략적으로 나타내는 사시도이다.
- <2> 도 2는 본 발명의 실시예에 따른 유기 전계 발광 표시장치에서, 게이트 절연막 및 게이트 배선이 형성된 상태를 개략적으로 나타내는 사시도이다.
- <3> 도 3은 본 발명의 실시예에 따른 유기 전계 발광 표시장치에서, 층간 절연막이 형성된 상태를 개략적으로 나타내는 사시도이다.
- <4> 도 4는 본 발명의 실시예에 따른 유기 전계 발광 표시장치에서, 소스/드레인 배선이 형성된 상태를 개략적으로 나타내는 사시도이다.
- <5> 도 5는 본 발명의 실시예에 따른 유기 전계 발광 표시장치에서, 평탄화막 및 제1 화소 전극이 형성된 상태를 개략적으로 나타내는 사시도이다.
- <6> 도 6은 본 발명의 실시예에 따른 유기 전계 발광 표시장치에서, 유기막 및 제2 화소 전극이 형성된 상태를 개략적으로 나타내는 사시도이다.
- <7> 도 7은 본 발명의 실시예에 따른 유기 전계 발광 표시장치에서, 보호막이 형성된 상태를 개략적으로 나타내는 사시도이다.
- <8> 도 8은 본 발명의 실시예에 따른 유기 전계 발광 표시장치에서, 저장 커패시터의 하부 전극이 형성된 상태를 개략적으로 나타내는 사시도이다.
- <9> 도 9는 본 발명의 실시예에 따른 유기 전계 발광 표시장치에서, 유전층이 형성된 상태를 개략적으로 나타내는 사시도이다.
- <10> 도 10은 본 발명의 실시예에 따른 유기 전계 발광 표시장치에서, 저장 커패시터의 상부 전극이 형성된 상태를 개략적으로 나타내는 사시도이다.
- <11> 도 11은 본 발명의 실시예에 따른 유기 전계 발광 표시장치에서, 제2 화소 전극을 커패시터의 전극으로 사용하는 경우의 전기적 연결 구조를 개략적으로 나타내는 모식도이다.

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7




도면8




도면9



도면10



도면11



专利名称(译)	有机电致发光显示装置及其制造方法		
公开(公告)号	KR100766949B1	公开(公告)日	2007-10-17
申请号	KR1020060113798	申请日	2006-11-17
申请(专利权)人(译)	三星SD眼有限公司		
当前申请(专利权)人(译)	三星SD眼有限公司		
[标]发明人	KIM EUN AH		
发明人	KIM, EUN, AH		
IPC分类号	H05B33/22 H05B33/10		
CPC分类号	H01L27/3265 H01L27/3244 H01L51/5253		
外部链接	Espacenet		

摘要(译)

在有机电致发光元件部分上形成具有用于驱动有机电致发光元件部分的极的薄膜晶体管 and 包括底部电致发光元件的有机电致发光薄膜晶体管。并且，像素电极驱动电路部分包括栅电极，源电极，漏电极和上电极，以及设置在有源层和栅电极之间的介电层，以及制造该像素电极驱动电路部分的方法。根据本发明的实施例，存储电容器形成在发光元件部分和基板之间，

