



(51) Classification internationale des brevets :
G09G 3/32 (2006.01) G09G 3/20 (2006.01)

(21) Numéro de la demande internationale :
PCT/EP2011/066523

(22) Date de dépôt international :
22 septembre 2011 (22.09.2011)

(25) Langue de dépôt : français

(26) Langue de publication : français

(30) Données relatives à la priorité :
10/04065 15 octobre 2010 (15.10.2010) FR

(71) Déposant (pour tous les États désignés sauf US) :
COMMISSARIAT A L'ENERGIE ATOMIQUE ET
AUX ENERGIES ALTERNATIVES [FR/FR]; 25 rue
Leblanc, Bâtiment "Le Ponant D", F-75015 Paris (FR).

(72) Inventeur; et

(75) Inventeur/Déposant (pour US seulement) : SARRASIN,
Denis [FR/FR]; 4 impasse des deux Cèdres, F-38360
Sassenage (FR).

(74) Mandataires : GUERIN, Michel et al.; Immeuble
Visium, 22 avenue Aristide Briand, F-94117 Arcueil
(FR).

(81) États désignés (sauf indication contraire, pour tout titre
de protection nationale disponible) : AE, AG, AL, AM,
AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ,
CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO,
DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT,
HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP,
KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD,
ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI,
NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU,
RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ,
TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA,
ZM, ZW.

(84) États désignés (sauf indication contraire, pour tout titre
de protection régionale disponible) : ARIPO (BW, GH,
GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG,
ZM, ZW), eurasien (AM, AZ, BY, KG, KZ, MD, RU, TJ,
TM), européen (AL, AT, BE, BG, CH, CY, CZ, DE, DK,
EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU,
LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK,
SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ,
GW, ML, MR, NE, SN, TD, TG).

Publiée :

— avec rapport de recherche internationale (Art. 21(3))

(54) Title : ACTIVE-MATRIX LIGHT-EMITTING DIODE DISPLAY SCREEN PROVIDED WITH ATTENUATION MEANS

(54) Titre : ECRAN D'AFFICHAGE A DIODES ELECTROLUMINESCENTES A MATRICE ACTIVE POURVU DE
MOYENS D'ATTENUATION




Fig. 5

(57) Abstract : The application relates to active-matrix display screens with light-emitting diodes, and in particular with organic diodes (AM-OLED). The display screen comprises an active matrix of pixels, each pixel comprising a light-emitting diode, a control MOS transistor for applying a variable voltage or current to the anode of the diode, a selection transistor for applying to the gate of the transistor, during a phase of writing of this pixel, a variable analogue voltage (Vdat) representing a relative level of luminance of the pixel in the image, a storage capacitor for maintaining this voltage on the gate of the transistor outside of the writing phase. A circuit for attenuating mean luminance comprising a switch (SW) for periodically linking one of the electrodes, preferably the cathode, of the diode to one or the other of two fixed potentials (Vkm, Vkoff), and a circuit (CTRL) for controlling the switch so as to perform the switching with a duty ratio which varies as a function of the desired attenuation, the switching occurring during the blanking times.

(57) Abrégé :

[Suite sur la page suivante]

La demande concerne les écrans d'affichage à matrice active à diodes électroluminescentes, et en particulier à diodes organiques (AM-OLED). L'écran d'affichage comprend une matrice active de pixels, chaque pixel comprenant une diode électroluminescente, un transistor MOS de commande pour appliquer une tension ou un courant variable à l'anode de la diode, un transistor de sélection pour appliquer à la grille du transistor, pendant une phase d'écriture de ce pixel, une tension analogique variable (V_{dat}) représentant un niveau relatif de luminance du pixel dans l'image, une capacité de stockage pour maintenir cette tension sur la grille du transistor en dehors de la phase d'écriture. Un circuit d'atténuation de luminance moyenne comprenant un commutateur (SW) pour relier périodiquement l'une des électrodes, de préférence la cathode, de la diode à l'un ou à l'autre de deux potentiels fixes (V_{kM} , V_{koff}), et un circuit (CTRL) de commande du commutateur pour effectuer la commutation avec un rapport cyclique variable en fonction de l'atténuation désirée, la commutation se produisant pendant les temps de blanking.

ECRAN D'AFFICHAGE A DIODES ELECTROLUMINESCENTES A MATRICE ACTIVE POURVU DE MOYENS D'ATTENUATION

L'invention concerne les écrans d'affichage à matrice active à diodes électroluminescentes, et en particulier à diodes organiques (AM-OLED).

Ces écrans présentent des avantages notables par rapport aux
5 écrans à cristaux liquides (LCD) parce qu'ils émettent directement de la lumière au lieu de moduler la transmission de la lumière d'une source extérieure à la matrice. Ils ne nécessitent donc pas de source de lumière. De plus, ils ont un meilleur contraste, ils peuvent être réalisés sur des supports flexibles, et ils peuvent fournir des images ayant d'excellentes qualités
10 colorimétriques.

Dans certains cas, on souhaite pouvoir afficher une image donnée avec une luminosité moyenne variable, sans altérer le rendu des couleurs de l'image. C'est le cas notamment quand on veut que l'écran puisse être observé de manière confortable dans toutes sortes de conditions d'ambiance
15 lumineuse extérieure. Par exemple, au soleil, il faut que l'écran émette une forte luminosité, sinon on ne peut rien voir ; et dans le sens contraire, la nuit, il ne faut pas que l'écran soit éblouissant pour l'observateur, surtout si celui-ci doit pouvoir regarder à la fois l'écran et le paysage nocturne extérieur. On souhaite donc prévoir dans les écrans OLED des moyens d'atténuation (en
20 anglais "dimming") de la luminosité de l'écran, actionnables en fonction des circonstances et notamment de l'ambiance lumineuse extérieure.

Mais le réglage de la luminosité globale de l'écran n'est pas facile à cause des caractéristiques propres à l'émission lumineuse des diodes OLED. Un réglage de la luminosité moyenne tend à modifier les couleurs de
25 l'image, ce qu'on souhaite éviter.

Les diodes électroluminescentes organiques sont formées par la superposition de couches de matériaux organiques semiconducteurs entre deux électrodes, une cathode et une anode, dont l'une est transparente ou semi-transparente et l'autre est en général réfléchissante afin d'obtenir une
30 émission dans une hémisphère. Elles émettent de la lumière lorsqu'elles sont parcourues par un courant et l'émission est d'autant plus intense que le courant est élevé. Le courant dans la diode et la tension aux bornes de la

diode sont liés en fonction des caractéristiques propres de la diode. En général la courbe qui régit cette relation entre courant et tension a l'allure représentée à la figure 1. Pour simplifier la compréhension, on peut dire qu'elles ont une zone inactive ou zone de forte résistivité, pour des tensions
5 faibles (inférieures à 2 volts), dans laquelle le courant est faible et ne produit pratiquement pas d'émission lumineuse, puis une zone utile de plus faible résistivité, dans laquelle le courant croît très fortement avec la tension (exponentiellement), et enfin une zone de saturation, pour des tensions plus élevées, dans laquelle le courant et l'émission lumineuse croissent encore
10 avec la tension mais moins vite que dans la zone utile. Trois courbes sont représentées sur la figure 1, pour montrer que le courant, donc l'émission lumineuse, varie en outre avec la température dans des proportions non négligeables. Dans l'exemple de courbe de la figure 1, on voit que l'écran peut bénéficier d'une très large dynamique de courant, donc d'émission
15 lumineuse, si on utilise une tension variant entre 2 et 4 ou 5 volts.

Des tensions et courants correspondant aux valeurs de la zone utile sont donc appliqués individuellement à chaque pixel en fonction de l'image à afficher. Pour cela, un circuit élémentaire, associé à chaque diode, LED est prévu au croisement de chaque ligne et chaque colonne de la
20 matrice de pixels. Ce circuit permet de sélectionner le pixel pendant une phase d'écriture pour lui appliquer une tension de commande correspondant à l'intensité lumineuse souhaitée. Après la phase d'écriture le pixel conserve en mémoire la tension de commande appliquée et continue à émettre l'intensité lumineuse correspondante (aux fuites près) jusqu'à une phase
25 d'écriture suivante. Un affichage en mode vidéo ou en mode parallèle est possible. En mode vidéo, on écrit successivement tous les pixels d'une ligne puis successivement les pixels de la ligne suivante et ainsi de suite. En mode parallèle, les pixels d'une ligne sont écrits tous simultanément, puis on écrit les pixels de la ligne suivante, et ainsi de suite.

30

La constitution de base d'un pixel d'une matrice active à diodes OLED avec son circuit élémentaire comprend en général :

- au moins un transistor de commande ayant une source, un drain et une grille, apte à contrôler le courant circulant dans la diode
35 électroluminescente OLED,

- la diode électroluminescente elle-même, ayant une anode et une cathode, l'une des électrodes étant reliée à la source ou au drain du transistor de commande, l'autre électrode étant commune à plusieurs pixels de la matrice,

5 - des moyens pour piloter le transistor de commande en fonction de l'information à afficher par le pixel.

Différentes configurations sont possibles, le transistor de commande pouvant notamment être de type NMOS ou PMOS, et l'électrode commune à plusieurs pixels pouvant être reliée entre le transistor de commande et un potentiel d'alimentation bas ou bien entre le transistor de commande et un potentiel d'alimentation haut.

La figure 2 représente un exemple de configuration de pixel d'une matrice active à diodes organiques. Le pixel comprend :

15 - la diode électroluminescente OLED correspondant à ce pixel, dont la cathode est reliée à un potentiel de cathode V_k ;

- un transistor NMOS de commande Q_c dont la source est reliée à l'anode de la diode OLED et dont le drain est relié à une source de tension d'alimentation V_{dd} qui peut fournir le courant nécessaire à l'émission lumineuse ;

20 - un transistor de sélection Q_s qui sert à autoriser l'application d'une tension de grille V_{dat} à la grille du transistor de commande ; cette tension V_{dat} est une tension analogique dont la valeur varie en fonction de l'émission lumineuse désirée pour le pixel ; elle est appliquée au drain du transistor Q_s par un conducteur de colonne C_j commun à tous les pixels d'une même colonne de rang j de la matrice ; le conducteur de colonne reçoit et transmet une tension V_{dat} pour un pixel donné lorsque ce pixel est sélectionné par le transistor de sélection Q_s ; la source du transistor de sélection Q_s est reliée à la grille du transistor de commande Q_c ; la grille du transistor de sélection Q_s est reliée à un conducteur de ligne L_i commun à tous les pixels d'une même ligne de rang i de la matrice ;

30 - une capacité de stockage C_{st} connectée entre le drain et la grille du transistor de commande ; cette capacité maintient la tension appliquée à la grille du transistor Q_c pendant toute une trame d'image, après qu'une tension V_{dat} ait été appliquée à cette grille au moment de l'écriture du pixel.

35

La capacité de stockage n'est pas toujours nécessaire, notamment si la capacité parasite du transistor (entre grille d'une part et source-drain d'autre part) est suffisamment élevée pour pouvoir jouer ce rôle de maintien de la tension pendant la durée d'une trame.

5 Le fonctionnement d'une matrice utilisant ce circuit élémentaire de pixel est le suivant : on écrit les pixels de la première ligne en rendant conducteurs les transistors de sélection de cette ligne ; puis, en mode vidéo, on applique successivement aux différentes colonnes de la matrice les tensions V_{dat} individuelles qu'on veut appliquer aux pixels successifs de la
10 ligne ; en mode parallèle, les tensions seraient appliquées simultanément sur toutes les colonnes ; dans les deux cas, la tension V_{dat} affectée à un pixel se reporte sur la grille du transistor de commande du pixel et sur la capacité de stockage C_{st} associée, ce qui génère une émission lumineuse ; l'intensité lumineuse dépend de la tension V_{dat} , car celle-ci contrôle le passage du
15 courant dans le transistor et dans la diode OLED. Après l'écriture dans un pixel, la capacité de stockage C_{st} maintient le potentiel V_{dat} sur la grille, jusqu'à une phase d'écriture suivante. De ce fait, le pixel maintient l'émission lumineuse correspondant à cette tension V_{dat} jusqu'à l'écriture suivante, c'est-à-dire pendant la durée d'une trame d'image.

20 Une trame d'image comprend l'écriture successive de tous les pixels de toutes les lignes de la matrice. En outre, en mode vidéo, des temps de repos ("line blanking" ou blanking de ligne) existent en début et fin d'écriture de chaque ligne, et en début et fin d'écriture de chaque trame ("frame blanking" ou blanking de trame).

25 On comprendra que si on veut afficher une même image avec une forte luminosité (pour ambiance diurne) ou avec une faible luminosité (pour ambiance nocturne), on peut modifier toutes les tensions V_{dat} pour adapter l'image à l'ambiance et afficher des images plus sombres dans le deuxième cas grâce à des tensions toutes plus faibles. Mais, d'une part cela demande
30 une extension de la dynamique d'entrée sur plusieurs décades et d'autre part, compte-tenu de la forme très non-linéaire des caractéristiques d'émission des OLED (figure 1), il est très difficile de conserver la même qualité d'image pour les deux cas, en particulier en termes de conservation des couleurs, ceci surtout si on doit le faire pour plusieurs niveaux de
35 luminance moyenne.

On pourrait également modifier la luminosité de l'écran en agissant sur la valeur de la tension de cathode V_k sans modifier les tensions analogiques V_{dat} représentant l'image et sans modifier la tension V_{dd} de la source d'alimentation : en montant V_k , on comprend qu'on se déplace
5 globalement vers le bas de la caractéristique de la figure 1. Mais là encore, on change les caractéristiques colorimétriques de l'image d'autant plus qu'on se rapproche du pied de la courbe.

On a proposé par ailleurs dans la publication de brevet US2006/0164345 un schéma de circuit de pixel tendant à appliquer la
10 tension V_k à la cathode de la diode OLED pendant une partie d'un cycle et à interrompre cette application pendant le reste du temps. Un transistor d'atténuation, alternativement mis en conduction et bloqué par des impulsions de rapport cyclique variable (en anglais "Pulse Width Modulation" PWM) sur sa grille, est placé en série entre la cathode de la diode et la
15 référence de cathode au potentiel V_k . Selon le rapport cyclique de commutation, on pourra faire varier la luminosité moyenne de l'écran sans modifier le motif de tensions V_{dat} à appliquer à la matrice.

Ce schéma, ainsi que d'autres schémas de cette publication, agit donc par interruption temporaire du courant dans la diode OLED, en
20 supprimant l'alimentation négative ou l'alimentation positive pendant une durée variable.

Cependant, lorsqu'on cesse d'appliquer la tension négative V_k , on constate que le courant dans la diode OLED n'est pas interrompu instantanément comme on le souhaiterait. Ceci résulte des capacités
25 parasites qui empêchent la suppression instantanée de la tension présente aux bornes de la diode. Le courant présent dans la LED pendant que l'alimentation négative V_k est appliquée tend à se maintenir pendant un certain temps, notamment parce que la capacité existant naturellement entre les électrodes de la diode maintient une tension aux bornes de celle-ci ; cette
30 capacité se décharge progressivement du fait du courant qui passe dans la diode, et le courant se réduit progressivement, réduisant progressivement l'émission de lumière. Cette réduction dépend beaucoup du courant qui existe dans la diode juste avant la commutation. Elle varie donc de pixel à pixel. A cause de cela, la réduction d'intensité d'émission qui en résulte en
35 moyenne dans un pixel, pour un rapport cyclique donné, dépend donc de

l'état de départ du pixel. On n'aboutit pas à une réduction uniforme de la luminosité, et l'image est distordue, notamment en termes de colorimétrie, lorsqu'on veut atténuer sa luminosité moyenne.

On peut ajouter à cela que pour les points d'image de faible
5 luminosité, la décharge de la tension aux bornes de la diode se fait particulièrement lentement pendant que l'alimentation par V_k est interrompue, ce qui fait que pour des rapports cycliques faibles on peut arriver à ce qu'il n'y ait en fait aucune réduction de luminosité pour ces pixels.

On a proposé par ailleurs dans la demande de brevet EP1 061
10 497 de réduire la luminosité en agissant sur la tension de la cathode, mais le dispositif décrit ne permet pas d'établir des atténuations moyennes, ou bien il exige que les cathodes des OLEDs soient regroupées par lignes indépendantes des cathodes des autres lignes.

15 C'est pourquoi la présente invention propose un procédé de contrôle de luminance d'un écran d'affichage comprenant une matrice active de pixels, chaque pixel comprenant une diode électroluminescente ayant deux électrodes, respectivement une anode et une cathode, dont l'une est commune à tous les pixels de la matrice, au moins un transistor MOS de
20 commande apte à contrôler le courant circulant dans la diode en fonction d'une information de luminance à afficher, et dans lequel l'écriture de l'image se fait à partir d'un signal vidéo ligne par ligne au cours d'une durée de trame, une durée dite de blanking de trame étant prévue entre l'écriture de la dernière ligne d'une première trame et l'écriture de la première ligne d'une
25 trame suivante, et une durée dite de blanking de ligne étant prévue entre l'écriture d'une ligne et l'écriture d'une ligne suivante, caractérisé en ce que, pour afficher une image donnée avec une atténuation désirée de la luminance moyenne, on impose périodiquement sur l'électrode commune des diodes électroluminescentes alternativement un premier potentiel fixe
30 permettant l'émission de lumière par les diodes et un second potentiel fixe bloquant l'émission de lumière, avec un rapport cyclique variable en fonction de l'atténuation désirée, et en ce qu'une commutation du potentiel de l'électrode commune est effectuée pour certaines atténuations désirées à des instants situés pendant les temps de blanking de ligne.

Et l'invention propose corrélativement un écran d'affichage comprenant une matrice active de pixels, chaque pixel comprenant une diode électroluminescente ayant deux électrodes, respectivement une anode et une cathode, dont l'une est commune à tous les pixels de la matrice, au moins un transistor MOS de commande apte à contrôler le courant circulant dans la diode en fonction d'une information de luminance à afficher, et dans lequel l'écriture de l'image l'image se fait à partir d'un signal vidéo ligne par ligne au cours d'une durée de trame, une durée dite de blanking de trame étant prévue entre l'écriture de la dernière ligne d'une première trame et l'écriture de la première ligne d'une trame suivante, et une durée dite de blanking de ligne étant prévue entre l'écriture d'une ligne et l'écriture d'une ligne suivante, caractérisé en ce qu'il comprend un circuit d'atténuation de luminance moyenne comprenant un commutateur pour relier périodiquement l'électrode commune des diodes alternativement à un premier potentiel fixe permettant l'émission de lumière par la diode et un deuxième potentiel fixe bloquant cette émission, et un circuit de commande du commutateur pour effectuer la commutation avec un rapport cyclique variable en fonction de l'atténuation désirée, et en ce que le circuit de commande du commutateur comprend des moyens pour effectuer une commutation du potentiel de l'électrode commune à des instants situés pendant les temps de blanking de ligne.

De préférence un transistor de sélection est prévu dans le pixel pour appliquer à la grille du transistor de commande, pendant une phase d'écriture du pixel, une tension analogique variable représentant l'information de luminance à afficher.

Le pixel comprend de préférence encore une capacité de stockage pour maintenir la tension analogique sur la grille du transistor en dehors de la phase d'écriture.

La commutation du potentiel entre les deux valeurs fixes se fait exclusivement en dehors des phases d'écriture des pixels de la matrice.

De préférence encore, le circuit de commande de commutation comprend des moyens pour effectuer également une commutation de potentiel pendant les temps de blanking de trame.

Pour assurer cette commutation, le circuit de commande du commutateur est commandé en fonction des signaux d'horloge qui assurent l'écriture d'une image sur les pixels de la matrice. Ce circuit peut être constitué par un contrôleur général servant à effectuer les phases d'écriture et ayant une sortie spécifique programmée pour fournir le signal de commande de commutation qui est un signal à rapport cyclique variable en fonction de l'atténuation désirée.

De préférence également, tous les pixels de la matrice sont adressés au cours d'une même trame dans les mêmes conditions de polarisation, ce qui signifie que lors d'une trame tous les pixels sont connectés au même potentiel fixe pendant qu'une information est écrite dans le pixel. Par conséquent, au cours d'une trame il peut y avoir une commutation entre les deux potentiels fixes dès lors que cette commutation a lieu pendant un temps de blanking, mais lors de la phase d'écriture effective les pixels sont tous connectés au même potentiel fixe, que ce soit le premier ou le second.

D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels :

- la figure 1 représente une courbe de réponse typique de l'intensité en fonction de la tension appliquée à une diode OLED ;
- la figure 2 représente un circuit élémentaire de pixel classique d'une matrice active à diodes OLED ;
- la figure 3 représente le principe général de l'invention ;
- la figure 4 représente symboliquement la répartition des temps de balayage de ligne et de trame et les temps de blanking de ligne et de trame dans un écran recevant un signal vidéo ;
- la figure 5 représente un écran d'affichage selon l'invention.

La figure 3 reprend en partie des éléments de la figure 2 qui ont les mêmes fonctions et qui ne seront pas redécrits.

On considérera dans toute la suite que les cathodes des diodes OLED sont communes à tous les pixels de la matrice et que le transistor de commande est un NMOS. Cependant on pourrait aussi avoir une

configuration dans laquelle ce sont les anodes qui sont communes. On pourrait aussi avoir un transistor de commande de type PMOS.

Les cathodes des diodes OLED de la matrice sont donc ici toutes reliées entre elles (elles forment une électrode commune sous l'ensemble du plan de la matrice) et elles sont reliées à une borne de sortie d'un commutateur SW à deux bornes d'entrée. Les entrées du commutateur SW sont reliées à deux potentiels fixes différents V_{kM} et V_{koff} .

Le potentiel V_{kM} est un potentiel équivalent au potentiel V_k qu'on appliquerait dans le circuit de la figure 2 ; en supposant que le signal d'image peut prendre des valeurs de luminance codées de L_{min} à L_{max} , le potentiel V_{kM} est choisi pour que l'écran fournisse un éclairage fort pour les pixels recevant une tension V_{dat} correspondant à la luminance maximale L_{max} ; en d'autres mots, le potentiel V_{kM} est choisi pour que la diode OLED fonctionne toujours dans la partie utile de la courbe de la figure 1 ; par exemple, pour une diode ayant la caractéristique de la courbe représentée à la figure 1, V_{kM} est tel que la tension aux bornes de la diode soit d'environ 4 à 5 volts lorsque la tension V_{dat} appliquée au pixel est celle qui correspond à la luminance maximale de la gamme dans laquelle le signal vidéo est codé.

Le potentiel V_{koff} est un potentiel plus positif que le potentiel V_{kM} . Il tend à réduire instantanément la tension et le courant dans la diode OLED quelle que soit la tension V_{dat} appliquée au pixel, et il place donc la diode tout en bas de la caractéristique courant tension. La capacité propre de la diode OLED peut se décharger dans la borne au potentiel V_{koff} , sans entretenir un courant dans la diode. Ainsi, pour une même tension V_{dd} et pour une même tension de pixel V_{dat} , la diode passe instantanément dans une zone où elle n'émet plus de lumière sans que sa capacité propre tende à provoquer un résidu d'émission lumineuse qui subsistait dans l'art antérieur mentionné plus haut.

Par conséquent, lorsque le commutateur applique V_{kM} aux cathodes, l'écran fonctionne normalement, mais quand il applique V_{koff} l'écran n'émet plus du tout de lumière quel que soit le niveau de tension V_{dat} appliqué aux pixels.

Le commutateur SW est commandé par un signal périodique C_{dim} issu d'un circuit à modulation de largeur d'impulsion C_{pwm} . Ce circuit établit une commutation périodique entre les deux entrées du commutateur avec un

rapport cyclique qui peut être commandé par une commande DIM. La commande DIM modifie le rapport cyclique selon l'atténuation (en anglais "dimming") désirée pour la luminosité moyenne de l'écran. Le rapport cyclique peut varier entre 1 (pas d'atténuation, le commutateur SW applique
5 VkM en continu aux cathodes des diodes OLED) et 0 (atténuation maximale, le commutateur SW applique V_{koff} en continu aux cathodes des diodes OLED) ; pour une valeur intermédiaire, le rapport cyclique représente le rapport entre le temps où le commutateur applique V_{koff} et le temps total d'une période complète où VkM puis V_{koff} sont successivement appliqués.

10 La périodicité (horloge CLK) de la commutation est d'au moins 50 Hz pour que la persistance rétinienne empêche que le passage de VkM à V_{koff} soit visible. La luminance moyenne de l'écran est alors proportionnelle au rapport cyclique de la commutation périodique. L'horloge CLK qui définit la période de commutation peut être une horloge représentant la période de
15 balayage de trame de l'afficheur.

Selon l'invention, on prévoit de préférence en outre que les commutations du niveau VkM au niveau V_{koff} et inversement se font à des instants qui ne situent pas pendant une phase d'écriture d'information dans un pixel. La phase d'écriture d'un pixel est celle pendant laquelle on rend
20 conducteur le transistor de sélection Q_s et on applique un potentiel V_{dat} sur la capacité de stockage C_{st} à travers ce transistor. Les commutations par le commutateur SW ne sont donc faites qu'à des instants où la capacité de stockage C_{st} est isolée, soit parce que le transistor de sélection Q_s est isolé, soit parce que la colonne C_j est en haute impédance entre deux applications
25 de signal V_{dat}.

De plus, on prévoit que pour certaines atténuations désirées, la commutation se fait pendant les temps de blanking de ligne du signal vidéo appliqué à l'écran.

La figure 4 représente symboliquement les principes généraux du
30 balayage d'un écran pour afficher une image dans le cas où cette image parvient sous forme d'un signal vidéo standard. L'image à afficher contient N lignes et M pixels visibles dans chaque ligne. Le signal vidéo pour une trame d'image complète occupe une durée correspondant à la fois à un temps d'écriture effectif et à des temps morts ou temps de blanking de ligne et de
35 trame. Plus précisément, le temps d'écriture effectif dans la trame est le

temps d'écriture des $N \times M$ pixels affichés mais la durée globale de la trame incluant les temps de blanking est équivalente au temps virtuel qu'il faudrait pour afficher $(n+N+n')$ lignes de $(m+M+m')$ pixels chacune. Les nombres n et n' représentent les nombres de lignes fictives des temps de blanking de début et de fin de trame. Les nombres m et m' représentent des nombres de pixels fictifs des temps de blanking de début et de fin de ligne.

Le signal vidéo contient donc une succession de niveaux de tension successifs qui se décompose dans le temps en :

- blanking de début de trame, dont la durée T_n représente n fois la durée standard d'écriture d'une ligne de pixels ; pendant cette durée T_n les pixels de la matrice ne reçoivent pas de tension V_{dat} , leurs transistors de sélection Q_s étant bloqués ;

- puis, pour chaque ligne successive de 1 à N de la matrice de pixels :

- blanking de début de ligne, dont la durée T_m représente m fois la durée T_p d'une phase d'écriture d'un pixel ; pendant cette durée, les pixels de la matrice ne reçoivent pas de tension V_{dat} les colonnes de la matrice étant en haute impédance et/ou les transistors de sélection de ligne étant bloqués ;

- signal actif de durée $M.T_p$ représentant les niveaux successifs de tension correspondant aux luminances à écrire successivement dans les M pixels de la ligne, la durée étant M fois la durée T_p d'une phase d'écriture d'un pixel ; pendant cette durée, les pixels reçoivent l'un après l'autre les tensions V_{dat} qui leur sont affectées et qui représentent les luminances respectives ;

- blanking de fin de ligne, dont la durée $T_{m'}$ représente m' fois la durée T_p d'une phase d'écriture d'un pixel ; pendant cette durée, comme pendant le blanking de début de ligne, les pixels de la matrice ne reçoivent pas de nouvelle tension V_{dat} ;

- après la dernière ligne de rang N , blanking de fin de trame, dont la durée $T_{n'}$ représente n' fois la durée standard d'écriture d'une ligne de pixels, soit $T_{n'} = n' \cdot (m+M+m') \cdot T_p$; pendant cette durée $T_{n'}$, comme pour le début de trame, les pixels de la matrice ne reçoivent pas de tension V_{dat} .

On notera qu'on a décomposé ici les durées de blanking en un blanking de début et un blanking de fin (de trame ou de ligne) mais la durée

de fin de blanking de ligne ou de trame se prolonge par une durée de début de blanking de la ligne ou la trame suivante. Pour la somme de ces deux durées, on peut aussi parler de durée de retour de ligne ou retour de trame si on ne souhaite pas les considérer comme deux parties distinctes.

5 Le circuit de commande de commutation Cpwm est synchronisé avec le signal vidéo de préférence de manière que les commutations n'aient pas lieu pendant les durées M.Tp correspondant à l'écriture des pixels visibles de chaque ligne. Mais il est important de constater que l'écriture peut se faire aussi bien pendant que la cathode est à V_{kM} que pendant que la
10 cathode est à V_{koff}. Cependant, il est important que tous les pixels soient écrits au cours d'une trame avec la même condition de polarisation, c'est-à-dire tous avec V_{koff} ou tous avec V_{kM}. En effet, bien que l'écriture stocke une tension dans la capacité C_{st} dont une borne est à V_{dd}, la mémorisation sur la capacité est légèrement modifiée selon les conditions de polarisation
15 des transistors en raison du fait qu'ils ne sont pas des transistors idéaux. Pour obtenir un affichage non distordu il ne faut donc pas écrire une partie des lignes avec la cathode à V_{kM} et l'autre avec la cathode à V_{koff}.

Pour donner un exemple des possibilités de réglage de l'atténuation, on considère un écran d'affichage au format de N=600 lignes et
20 M = 800 pixels (norme SVGA), recevant un signal vidéo de (n+N+n') = 624 lignes et (m+M+m') = 1024 pixels (norme de transmission VESA).

On peut considérer que n=n' = 12 et m=m' = 112

a) si le commutateur SW place les cathodes au potentiel V_{kM} tout le temps (rapport cyclique = 1), la luminance est de 100% du maximum
25 possible ;

b) si le commutateur commute les cathodes à V_{koff} pendant presque tout les temps de blanking de ligne ou de trame, c'est-à-dire si la cathode passe à V_{koff} juste après le début de toutes les périodes de blanking de ligne ou de trame et les replace à V_{kM} juste avant la fin de
30 toutes ces périodes de blanking, la luminance devient $(600/624) \times (800/1024)$ soit 75% de sa valeur maximale ;

c) si le commutateur commute les cathodes à V_{koff} juste avant le début du signal actif de durée M.Tp et les commute à V_{kM} juste après la fin du signal actif, ceci pour chaque ligne, la luminance devient $\{1 - ((600/624) \times (800/1024))\}$ soit 25% du maximum ;
35

c) si le commutateur fait l'opération c) mais place en outre le potentiel de cathode à V_{koff} pendant les temps de blanking de début de ligne mais pas ceux de fin de ligne (ou le contraire) la luminance passe à 10% ;

d) si le potentiel de cathode est à V_{koff} tout le temps sauf pendant
5 les blankings de trame : luminance à 4% ;

f) potentiel de cathode à V_{kM} seulement pendant une moitié d'un blanking de début (ou de fin) de trame, à V_{koff} le reste du temps : luminance à 1% ;

g) potentiel de cathode à V_{kM} pendant une seule ligne de 800
10 pixels du blanking de trame, à V_{koff} le reste du temps : luminance $1/800$ de la luminance maximale ;

h) potentiel de cathode à V_{kM} pendant un seul blanking (début ou fin) d'une seule ligne, et à V_{koff} le reste du temps : luminance $112/(624 \times 1024)$, inférieure à 0,2 pour mille de la luminance maximale.

15

On a donc une très grande gamme de possibilités d'atténuation de la luminance, et en particulier des atténuations moyennes obtenues par une commutation pendant tout ou partie des durées de blanking de ligne. Si on souhaite des atténuations de valeur plus précisément définie, différentes des
20 valeurs citées ci-dessous on peut également ajuster plus précisément le nombre de lignes ou fractions de lignes concernées par le passage du potentiel à V_{kM} .

En effectuant la réduction de luminance de cette manière, on garde bien le contraste de l'image initiale.

25

La figure 5 représente le schéma global de principe d'un écran d'affichage à matrice active à diodes électroluminescentes organiques conforme à l'invention. Dans cette figure, on considère simplement que l'écriture des pixels est gérée par un contrôleur ou séquenceur CTRL ; le contrôleur reçoit les signaux de synchronisation (horloge de pixel H, signaux
30 logiques de synchronisation verticale VSYNC et horizontale HSYNC) du signal vidéo ainsi que le signal vidéo SV lui-même, sous forme numérique ou analogique. Le contrôleur commande les registres d'adressage de lignes et colonnes de la matrice pour effectuer l'écriture séquentielle ligne par ligne dans la trame et pixel par pixel dans chaque ligne. C'est lui qui produit les
35 tensions V_{dat} à appliquer aux pixels en fonction du signal vidéo reçu.

Dans ce cas, le plus simple est de prévoir que c'est le contrôleur CTRL qui constitue en outre le circuit Cpwm et qui établit donc le signal Cdim à rapport cyclique variable en fonction d'une commande externe DIM, définissant l'atténuation désirée. La commande externe peut être manuelle, 5 ou encore automatique en fonction de l'ambiance lumineuse. Le signal Cdim est calé temporellement par rapport aux signaux de synchronisation en fonction des explications données ci-dessus pour éviter dans tous les cas que la commutation ne se produise pendant les périodes d'écriture des pixels visibles et pour assurer que pendant le temps de signal actif M.Tp d'une 10 trame on applique le même potentiel de cathode V_{kM} ou V_{koff} à tous les pixels selon le niveau d'atténuation souhaité.

Le contrôleur peut élaborer, à partir des explications données ci-dessus et notamment des exemples d'atténuation a) à i), une table de séquencement des instants de commutation souhaités en fonction de 15 l'atténuation désirée. Cette table peut faire partie d'une mémoire morte ou une mémoire programmable faisant partie du contrôleur ou associée au contrôleur. Dans une autre réalisation, le contrôleur élabore la séquence à partir d'une logique basée sur des machines à états.

REVENDICATIONS

1. Procédé de contrôle de luminance d'un écran d'affichage comprenant une matrice active de pixels, chaque pixel comprenant une diode électroluminescente ayant deux électrodes, respectivement une anode (A) et une cathode (K), dont l'une est commune à tous les pixels de la matrice, et au moins un transistor MOS de commande (Q_c) apte à contrôler le courant circulant dans la diode en fonction d'une information de luminance à afficher, et dans lequel l'écriture de l'image se fait à partir d'un signal vidéo ligne par ligne au cours d'une durée de trame, une durée dite de blanking de trame étant prévue entre l'écriture de la dernière ligne d'une première trame et l'écriture de la première ligne d'une trame suivante, et une durée dite de blanking de ligne étant prévue entre l'écriture d'une ligne et l'écriture d'une ligne suivante, caractérisé en ce que, pour afficher une image donnée avec une atténuation désirée de la luminance moyenne, on impose périodiquement sur l'électrode commune des diodes électroluminescentes alternativement un premier potentiel fixe (V_{KM}) permettant l'émission de lumière par les diodes et un second potentiel fixe (V_{koff}) bloquant l'émission de lumière, avec un rapport cyclique variable en fonction de l'atténuation désirée, et en ce qu'une commutation du potentiel de l'électrode commune est effectuée pour certaines atténuations désirées à des instants situés pendant les temps de blanking de ligne.

2. Procédé selon la revendication 1, caractérisé en ce que pendant l'écriture des pixels de la matrice au cours d'une même trame, le potentiel fixe appliqué est le même pour tous les pixels, que ce soit le premier ou le second potentiel fixe.

3. Ecran d'affichage comprenant une matrice active de pixels, chaque pixel comprenant une diode électroluminescente ayant deux électrodes, respectivement une anode (A) et une cathode (K), dont l'une est commune à tous les pixels de la matrice, et au moins un transistor MOS de commande (Q_c) apte à contrôler le courant circulant dans la diode en fonction d'une information de luminance à afficher, et dans lequel l'écriture de

l'image se fait à partir d'un signal vidéo ligne par ligne au cours d'une durée de trame, une durée dite de blanking de trame étant prévue entre l'écriture de la dernière ligne d'une première trame et l'écriture de la première ligne d'une trame suivante, et une durée dite de blanking de ligne étant prévue
5 entre l'écriture d'une ligne et l'écriture d'une ligne suivante, caractérisé en ce qu'il comprend un circuit d'atténuation de luminance moyenne comprenant un commutateur (SW) pour relier périodiquement l'électrode commune des diodes alternativement à un premier potentiel fixe (V_{kM}) permettant l'émission de lumière par la diode et un deuxième potentiel fixe (V_{koff})
10 bloquant cette émission, et un circuit (Cpwm) de commande du commutateur pour effectuer la commutation avec un rapport cyclique variable en fonction de l'atténuation désirée, et en ce que le circuit de commande du commutateur comprend des moyens pour effectuer une commutation du potentiel de l'électrode commune à des instants situés pendant les temps de
15 blanking de ligne.

4. Ecran d'affichage selon la revendication 3, caractérisé en ce que le pixel comporte un transistor de sélection pour appliquer à la grille du transistor de commande, pendant une phase d'écriture du pixel, une tension
20 analogique variable représentant l'information de luminance à afficher.

5. Ecran d'affichage selon l'une des revendications 3 et 4, caractérisé en ce que le pixel comprend une capacité de stockage (C_{st}) pour maintenir la tension analogique sur la grille du transistor en dehors de la
25 phase d'écriture.

6. Ecran d'affichage selon l'une des revendications 3 à 5, caractérisé en ce que les diodes sont des diodes électroluminescentes organiques.
30

7. Ecran d'affichage selon l'une des revendications 3 à 6, caractérisé en ce que le circuit de commande de commutation de potentiel comprend en outre des moyens pour effectuer une commutation de potentiel pendant les blankings de trame.
35




Fig. 1




Fig. 2

2/3




Fig. 3





Fig. 4

3/3

**Fig. 5**

INTERNATIONAL SEARCH REPORT

International application No

PCT/EP2011/066523

A. CLASSIFICATION OF SUBJECT MATTER

INV. G09G3/32 G09G3/20
ADD.

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

G09G

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practical, search terms used)

EPO-Internal

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	EP 1 061 497 A1 (SONY CORP [JP]) 20 December 2000 (2000-12-20) paragraphs [0006], [0013] - [0016], [0037] - [0055]; figures 2,6,7 -----	1-7
X	WO 2004/051616 A2 (KONINKL PHILIPS ELECTRONICS NV [NL]; JOHNSON MARK THOMAS [DE]; HUIBERT) 17 June 2004 (2004-06-17) pages 7-8; figure 5 -----	1-7
A	EP 1 562 168 A2 (LG ELECTRONICS INC [KR]) 10 August 2005 (2005-08-10) paragraphs [0081] - [0094]; figures 2,4,5 -----	1,3



Further documents are listed in the continuation of Box C.



See patent family annex.

* Special categories of cited documents :

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier document but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art.

"&" document member of the same patent family

Date of the actual completion of the international search

24 October 2011

Date of mailing of the international search report

03/11/2011

Name and mailing address of the ISA/

European Patent Office, P.B. 5818 Patentlaan 2
NL - 2280 HV Rijswijk
Tel. (+31-70) 340-2040,
Fax: (+31-70) 340-3016

Authorized officer

Pichon, Jean-Michel

INTERNATIONAL SEARCH REPORT

Information on patent family members

International application No

PCT/EP2011/066523

Patent document cited in search report		Publication date		Patent family member(s)		Publication date
EP 1061497	A1	20-12-2000	CN	1278635 A		03-01-2001
			CN	1677460 A		05-10-2005
			JP	4092857 B2		28-05-2008
			JP	2001060076 A		06-03-2001
			KR	20010039666 A		15-05-2001
			TW	502233 B		11-09-2002
			US	6583775 B1		24-06-2003

WO 2004051616	A2	17-06-2004	AU	2003282285 A1		23-06-2004
			CN	1720568 A		11-01-2006
			EP	1570458 A2		07-09-2005
			JP	2006509232 A		16-03-2006
			KR	20050087818 A		31-08-2005
			US	2006092146 A1		04-05-2006

EP 1562168	A2	10-08-2005	CN	1658264 A		24-08-2005
			JP	2005222053 A		18-08-2005
			US	2005168417 A1		04-08-2005

RAPPORT DE RECHERCHE INTERNATIONALE

Demande internationale n°

PCT/EP2011/066523

A. CLASSEMENT DE L'OBJET DE LA DEMANDE
INV. G09G3/32 G09G3/20
ADD.

Selon la classification internationale des brevets (CIB) ou à la fois selon la classification nationale et la CIB

B. DOMAINES SUR LESQUELS LA RECHERCHE A PORTE

Documentation minimale consultée (système de classification suivi des symboles de classement)
G09G

Documentation consultée autre que la documentation minimale dans la mesure où ces documents relèvent des domaines sur lesquels a porté la recherche

Base de données électronique consultée au cours de la recherche internationale (nom de la base de données, et si cela est réalisable, termes de recherche utilisés)
EPO-Internal

C. DOCUMENTS CONSIDERES COMME PERTINENTS

Catégorie*	Identification des documents cités, avec, le cas échéant, l'indication des passages pertinents	no. des revendications visées
X	EP 1 061 497 A1 (SONY CORP [JP]) 20 décembre 2000 (2000-12-20) alinéas [0006], [0013] - [0016], [0037] - [0055]; figures 2,6,7 -----	1-7
X	WO 2004/051616 A2 (KONINKL PHILIPS ELECTRONICS NV [NL]; JOHNSON MARK THOMAS [DE]; HUIBERT) 17 juin 2004 (2004-06-17) pages 7-8; figure 5 -----	1-7
A	EP 1 562 168 A2 (LG ELECTRONICS INC [KR]) 10 août 2005 (2005-08-10) alinéas [0081] - [0094]; figures 2,4,5 -----	1,3



Voir la suite du cadre C pour la fin de la liste des documents



Les documents de familles de brevets sont indiqués en annexe

* Catégories spéciales de documents cités:

"A" document définissant l'état général de la technique, non considéré comme particulièrement pertinent

"E" document antérieur, mais publié à la date de dépôt international ou après cette date

"L" document pouvant jeter un doute sur une revendication de priorité ou cité pour déterminer la date de publication d'une autre citation ou pour une raison spéciale (telle qu'indiquée)

"O" document se référant à une divulgation orale, à un usage, à une exposition ou tous autres moyens

"P" document publié avant la date de dépôt international, mais postérieurement à la date de priorité revendiquée

"T" document ultérieur publié après la date de dépôt international ou la date de priorité et n'appartenant pas à l'état de la technique pertinent, mais cité pour comprendre le principe ou la théorie constituant la base de l'invention

"X" document particulièrement pertinent; l'invention revendiquée ne peut être considérée comme nouvelle ou comme impliquant une activité inventive par rapport au document considéré isolément

"Y" document particulièrement pertinent; l'invention revendiquée ne peut être considérée comme impliquant une activité inventive lorsque le document est associé à un ou plusieurs autres documents de même nature, cette combinaison étant évidente pour une personne du métier

"&" document qui fait partie de la même famille de brevets

Date à laquelle la recherche internationale a été effectivement achevée

24 octobre 2011

Date d'expédition du présent rapport de recherche internationale

03/11/2011

Nom et adresse postale de l'administration chargée de la recherche internationale

Office Européen des Brevets, P.B. 5818 Patentlaan 2
NL - 2280 HV Rijswijk
Tel. (+31-70) 340-2040,
Fax: (+31-70) 340-3016

Fonctionnaire autorisé

Pichon, Jean-Michel

RAPPORT DE RECHERCHE INTERNATIONALE

Renseignements relatifs aux membres de familles de brevets

Demande internationale n°

PCT/EP2011/066523

Document brevet cité au rapport de recherche		Date de publication	Membre(s) de la famille de brevet(s)		Date de publication
EP 1061497	A1	20-12-2000	CN	1278635 A	03-01-2001
			CN	1677460 A	05-10-2005
			JP	4092857 B2	28-05-2008
			JP	2001060076 A	06-03-2001
			KR	20010039666 A	15-05-2001
			TW	502233 B	11-09-2002
			US	6583775 B1	24-06-2003

WO 2004051616	A2	17-06-2004	AU	2003282285 A1	23-06-2004
			CN	1720568 A	11-01-2006
			EP	1570458 A2	07-09-2005
			JP	2006509232 A	16-03-2006
			KR	20050087818 A	31-08-2005
			US	2006092146 A1	04-05-2006

EP 1562168	A2	10-08-2005	CN	1658264 A	24-08-2005
			JP	2005222053 A	18-08-2005
			US	2005168417 A1	04-08-2005

专利名称(译)	有源矩阵发光二极管显示屏设有衰减装置		
公开(公告)号	EP2628150A1	公开(公告)日	2013-08-21
申请号	EP2011761344	申请日	2011-09-22
[标]申请(专利权)人(译)	原子能委员会		
申请(专利权)人(译)	粮食A L'的原子能ET AUX能源替代方案		
当前申请(专利权)人(译)	粮食A L'的原子能ET AUX能源替代方案		
[标]发明人	SARRASIN DENIS		
发明人	SARRASIN, DENIS		
IPC分类号	G09G3/32 G09G3/20		
CPC分类号	G09G3/3233 G09G3/2081 G09G3/3208 G09G2300/0866 G09G2320/0242 G09G2320/0626		
优先权	2010004065 2010-10-15 FR		
其他公开文献	EP2628150B1		
外部链接	Espacenet		

摘要(译)

本申请涉及具有发光二极管的有源矩阵显示屏，尤其涉及有机二极管（AM-OLED）。显示屏包括有源像素矩阵，每个像素包括发光二极管，用于向二极管的阳极施加可变电压或电流的控制MOS晶体管，用于施加到晶体管的栅极的选择晶体管，该像素的写入阶段，表示图像中像素的相对亮度水平的可变模拟电压（Vdat），用于将该电压保持在写入阶段之外的晶体管的栅极上的存储电容器。一种用于衰减平均亮度的电路，包括用于周期性地将二极管的一个电极（优选阴极）周期性地连接到两个固定电位（VkM，Vkoff）中的一个或另一个的开关（SW）和用于控制的电路（CTRL）开关以便以占空比进行切换，该占空比随所需衰减而变化，在消隐时间期间发生切换。