

(51)Int.Cl. ⁷	識別記号	F I	テ-マコード [*] (参考)
H 0 2 M 7/538		H 0 2 M 7/538	Z 3 K 0 0 7
H 0 3 K 17/10		H 0 3 K 17/10	3 K 0 7 2
17/687		H 0 5 B 33/08	5 H 0 0 7
H 0 5 B 33/08		41/24	K 5 J 0 5 5
41/24		H 0 3 K 17/687	A
審査請求 未請求 請求項の数 10 O L (全 7 数)			


(21)出願番号	特願2001 - 114469(P2001 - 114469)	(71)出願人	000005821 松下電器産業株式会社 大阪府門真市大字門真1006番地
(22)出願日	平成13年4月12日(2001.4.12)	(72)発明者	諸田 尚彦 大阪府門真市大字門真1006番地 松下電器産業株式会社内
		(72)発明者	上野 雄司 大阪府門真市大字門真1006番地 松下電器産業株式会社内
		(74)代理人	100095555 弁理士 池内 寛幸 (外 5 名)
		最終頁に続く	

(54)【発明の名称】 インバーター回路および E L 表示装置

(57)【要約】

【課題】 インバーター回路において、高電位側と低電位側スイッチを構成する一方の M O S F E T の耐圧が低くても、高耐圧を実現する。

【解決手段】 高電位側スイッチ 1 0 6 が、第 1 の中耐圧 P チャネル M O S F E T 2 1 を含むスイッチング回路 1 0 0 と、第 1 の中耐圧 P チャネル M O S F E T に直列接続された少なくとも 1 つの第 2 の中耐圧 P チャネル M O S F E T 2 2、2 3、2 4 を含む耐圧保護回路 1 0 1 とを備え、低電位側スイッチ 1 0 7 が、第 2 の中耐圧 P チャネル M O S F E T に直列接続された第 1 の高耐圧 N チャネル M O S F E T 3 1 を備えた。



【特許請求の範囲】

【請求項 1】 入力されたパルス信号に応じて交互にオン/オフし、外部負荷に対して電力をスイッチングする高電位側スイッチと低電位側スイッチを有するインバーター回路であって、

前記高電位側スイッチは、

第 1 の中耐圧 P チャンネル MOS F E T を含むスイッチング回路と、

前記第 1 の中耐圧 P チャンネル MOS F E T に直列接続された少なくとも 1 つの第 2 の中耐圧 P チャンネル MOS F E T を含む耐圧保護回路とを備え、

前記低電位側スイッチは、低電位側の前記第 2 の中耐圧 P チャンネル MOS F E T に直列接続された第 1 の高耐圧 N チャンネル MOS F E T を備えたことを特徴とするインバーター回路。

【請求項 2】 前記スイッチング回路は、

前記第 1 の中耐圧 P チャンネル MOS F E T を駆動制御する第 2 の高耐圧 N チャンネル MOS F E T と、

前記第 1 の中耐圧 P チャンネル MOS F E T のゲート - ソース間に接続された第 1 の電圧固定回路とを備えたことを特徴とする請求項 1 記載のインバーター回路。

【請求項 3】 前記第 1 の電圧固定回路は、抵抗、定電圧ダイオード、および抵抗と定電圧ダイオードを並列接続した回路のいずれかから成ることを特徴とする請求項 2 記載のインバーター回路。

【請求項 4】 前記スイッチング回路は、前記第 2 の高耐圧 N チャンネル MOS F E T のソース電極と基準電位間に接続された抵抗を備えることを特徴とする請求項 2 記載の回路。

【請求項 5】 前記耐圧保護回路は、

前記第 2 の中耐圧 P チャンネル MOS F E T のゲート - ソース間に接続された第 2 の電圧固定回路と、

前記第 2 の中耐圧 P チャンネル MOS F E T のゲート電位を固定するために、定電圧ダイオードと高抵抗値を有する抵抗とが直列接続された第 3 の電圧固定回路とを備えたことを特徴とする請求項 2 記載のインバーター回路。

【請求項 6】 前記第 3 の電圧固定回路の定電圧ダイオードは、前記第 1 の中耐圧 P チャンネル MOS F E T のソース電極と前記第 2 の中耐圧 P チャンネル MOS F E T のゲート電極との間に接続され、前記第 3 の電圧固定回路の抵抗は、前記第 2 の中耐圧 P チャンネル MOS F E T のゲート電極と基準電位との間に接続されることを特徴とする請求項 5 記載のインバーター回路。

【請求項 7】 前記第 2 の電圧固定回路は、定電圧ダイオードまたは抵抗から成ることを特徴とする請求項 5 記載のインバーター回路。

【請求項 8】 前記高電位側スイッチは、直列に多段接続された前記耐圧保護回路を備えることを特徴とする請求項 5 記載のインバーター回路。

【請求項 9】 入力されたパルス信号に応じて交互にオ

*ン/オフし、外部負荷に対して電力をスイッチングする高電位側スイッチと低電位側スイッチを有するインバーター回路であって、

前記高電位側スイッチは、第 1 の高耐圧 P チャンネル MOS F E T を備え、

前記低電位側スイッチは、

前記第 1 の高耐圧 P チャンネル MOS F E T に直列接続された少なくとも 1 つの第 1 の中耐圧 N チャンネル MOS F E T を含む耐圧保護回路と、

低電位側の前記前記第 1 の中耐圧 N チャンネル MOS F E T に直列接続された第 2 の中耐圧 N チャンネル MOS F E T を含むスイッチング回路とを備えたことを特徴とするインバーター回路。

【請求項 10】 請求項 1 または 9 記載のインバーター回路を 2 つ有する E L 表示装置であって、

直流電源と、

前記直流電源からの直流電圧を昇圧する昇圧コイルと、

アノードが前記昇圧コイルの一端に接続されカソードから昇圧電圧を前記 2 つのインバーター回路に供給するダイオードと、

前記昇圧コイルと前記ダイオードの共通接続部と基準電位との間に接続され、パルス信号を受けて前記昇圧コイルのエネルギーをスイッチングする昇圧用トランジスタと、

前記昇圧用トランジスタおよび前記 2 つのインバーター回路にパルス信号を供給する発振回路と、

前記 2 つのインバーター回路のそれぞれの出力端子に負荷として両端が接続された E L 素子とを備え、

前記 2 つのインバーター回路は、前記 E L 素子に印加される昇圧電圧の極性を反転するスイッチとして機能することを特徴とする E L 表示装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、高耐圧のインバーター回路、およびそれを用いた E L 表示装置に関する。

【0002】

【従来の技術】図 5 は、従来の E L 駆動回路を用いた E L 表示装置の構成を示す回路図である。図 5 において、91 は表示板を発光させる E L 素子、11 は昇圧コイル、12 は逆流防止用のダイオード、13 は E L 素子昇圧用の高耐圧 N チャンネル MOS F E T (以下、昇圧用トランジスタと称する)、14 は電源である。104、105 は E L 素子 91 への印加電圧の極性を反転するスイッチとしてのインバーター回路で、それぞれ逆相で動作する。57、58 は E L 素子放電用の高耐圧 N チャンネル MOS F E T (以下、放電用トランジスタと称する)、59、60 は E L 素子充電用の中耐圧 P チャンネル MOS F E T (以下、充電用トランジスタと称する)、20 はインバーター回路 104、105 のスイッチング周波数を決める発振回路、61 は反転器である。なお、100

は半導体集積回路で構成される領域を示す。

【0003】まず、EL素子91のx電極が昇圧される期間は、充電用トランジスタ60と放電用トランジスタ57がオンし、充電用トランジスタ59と放電用トランジスタ58がオフしている期間であり、図6の波形図において期間Aで示される。図6において、V3はダイオード12からの昇圧電圧波形、V1はEL素子91のx電極側の昇圧電圧波形、V2はEL素子91のx電極側の昇圧電圧波形、V1 - V2はEL素子91の両端に加わる昇圧電圧波形を示す。

【0004】

【発明が解決しようとする課題】従来の技術では、EL素子放電用の高耐圧NチャネルMOSFETに対し、EL素子充電用のPチャネルMOSFETの耐圧が低いために、高耐圧のインバーター回路を構成することができなかった。

【0005】高耐圧のインバーター回路を実現するためには、EL素子充電用のPチャネルMOSFETをEL素子放電用のNチャネルMOSFETと同等まで高耐圧化する必要があり、これにはプロセスコストが高くなるというデメリットがあった。

【0006】本発明は、かかる問題点に鑑みてなされたものであり、その目的は、高電位側と低電位側スイッチを構成する一方のMOSFETの耐圧が低くても、高耐圧化を図ったインバーター回路、およびそれを用いたEL表示装置を提供することにある。

【0007】

【課題を解決するための手段】前記の目的を達成するため、本発明に係る第1のインバーター回路は、入力されたパルス信号に応じて交互にオン/オフし、外部負荷に対して電力をスイッチングする高電位側スイッチと低電位側スイッチを有するインバーター回路であって、高電位側スイッチは、第1の中耐圧PチャネルMOSFETを含むスイッチング回路と、第1の中耐圧PチャネルMOSFETに直列接続された少なくとも1つの第2の中耐圧PチャネルMOSFETを含む耐圧保護回路とを備え、低電位側スイッチは、低電位側の第2の中耐圧PチャネルMOSFETに直列接続された第1の高耐圧NチャネルMOSFETを備えたことを特徴とする。

【0008】この構成によれば、高電位側スイッチの中耐圧PチャネルMOSFETと低電位側スイッチの高耐圧NチャネルMOSFETとの間に直列接続された、1つまたは複数の中耐圧PチャネルMOSFETからなる耐圧保護回路を設けることで、中耐圧PチャネルMOSFETを用いたとしても、高耐圧のインバーター回路を実現することができる。

【0009】第1のインバーター回路において、スイッチング回路は、第1の中耐圧PチャネルMOSFETを駆動制御する第2の高耐圧NチャネルMOSFETと、第1の中耐圧PチャネルMOSFETのゲート - ソース

間に接続された第1の電圧固定回路とを備えることが好ましい。この場合、第1の電圧固定回路は、抵抗、定電圧ダイオード、および抵抗と定電圧ダイオードを並列接続した回路のいずれかから成ることが好ましい。また、スイッチング回路は、第2の高耐圧NチャネルMOSFETのソース電極と基準電位間に接続され、高抵抗値を有する抵抗を備えることが好ましい。

【0010】上記の構成によれば、スイッチング回路の高耐圧NチャネルMOSFETがオン時には、第1の電圧固定回路により、第1の中耐圧PチャネルMOSFETのゲート - ソース間に電位差が生じ、第2の高耐圧NチャネルMOSFETがオフ時には、第1の中耐圧PチャネルMOSFETのゲート - ソース間を当該電位差とすることができる。また、この結果、第1の中耐圧PチャネルMOSFETのオン・オフの切り替えが可能となる。また、高耐圧で高抵抗の抵抗を備えることにより、スイッチング回路内の第2の高耐圧NチャネルMOSFETがオン時にそのドレイン - ソース間に流れる電流を低減することができる。

【0011】また、第1のインバーター回路において、耐圧保護回路は、第2の中耐圧PチャネルMOSFETのゲート - ソース間に接続された第2の電圧固定回路と、第2の中耐圧PチャネルMOSFETのゲート電位を固定するために、定電圧ダイオードと高抵抗値を有する抵抗とが直列接続された第3の電圧固定回路とを備えることが好ましい。

【0012】この場合、第3の電圧固定回路の定電圧ダイオードは、第1の中耐圧PチャネルMOSFETのソース電極と第2の中耐圧PチャネルMOSFETのゲート電極との間に接続され、第3の電圧固定回路の抵抗は、第2の中耐圧PチャネルMOSFETのゲート電極と基準電位との間に接続されることが好ましい。

【0013】また、第2の電圧固定回路は、定電圧ダイオードまたは抵抗から成ることが好ましい。

【0014】上記の構成によれば、定電圧ダイオードと抵抗を用いて第2の中耐圧PチャネルMOSFETのゲート電位を決め、更に、第2の電圧固定回路により、第2の中耐圧PチャネルMOSFETのソース電位を決めることにより、第2の中耐圧PチャネルMOSFETを複数個直列に接続した場合でも、各PチャネルMOSFETのドレイン - ソース間電圧を制御することができる。また、第3の電圧固定回路を構成する定電圧ダイオードの低電位側に、高耐圧で高抵抗値の抵抗を接続することにより、定電圧ダイオードがブレイクダウンした場合に流れる電流を低減することができる。

【0015】また、第1のインバーター回路において、高電位側スイッチは、直列に多段接続された耐圧保護回路を備えることが好ましい。

【0016】この構成によれば、必要に応じて任意の耐圧を有するインバーター回路を容易に実現することがで

きる。

【0017】前記の目的を達成するため、本発明に係る第2のインバーター回路は、入力されたパルス信号に応じて交互にオン/オフし、外部負荷に対して電力をスイッチングする高電位側スイッチと低電位側スイッチを有するインバーター回路であって、高電位側スイッチは、第1の高耐圧PチャネルMOSFETを備え、低電位側スイッチは、第1の高耐圧PチャネルMOSFETに直列接続された少なくとも1つの第1の中耐圧NチャネルMOSFETを含む耐圧保護回路と、低電位側の第1の中耐圧NチャネルMOSFETに直列接続された第2の中耐圧NチャネルMOSFETを含むスイッチング回路とを備えたことを特徴とする。

【0018】この構成によれば、耐圧保護回路を構成するMOSFETの極性を変更したとしても、第1のインバーター回路と同様の利点を有するインバーター回路を構成することができる。

【0019】前記の目的を達成するため、本発明に係るEL表示装置は、第1のインバーター回路または第2のインバーター回路を2つ有するEL表示装置であって、直流電源と、直流電源からの直流電圧を昇圧する昇圧コイルと、アノードが昇圧コイルの一端に接続されカソードから昇圧電圧を前記2つのインバーター回路に供給するダイオードと、昇圧コイルとダイオードの共通接続部と基準電位との間に接続され、パルス信号を受けて昇圧コイルのエネルギーをスイッチングする昇圧用トランジスタと、昇圧用トランジスタおよび2つのインバーター回路にパルス信号を供給する発振回路と、2つのインバーター回路のそれぞれの出力端子に負荷として両端が接続されたEL素子とを備え、2つのインバーター回路は、EL素子に印加される昇圧電圧の極性を反転するスイッチとして機能することを特徴とする。

【0020】この構成によれば、高耐圧のインバーター回路をEL素子の駆動回路に用いることで、高輝度のEL表示装置を実現することができる。

【0021】

【発明の実施の形態】以下、本発明の好適な実施形態について、図面を参照して説明する。

【0022】(第1の実施形態)図1は、本発明の第1の実施形態による高耐圧のインバーター回路の構成を示す回路図で、図2は、図1のインバーター回路におけるZ端子とX端子間の電圧に対するリーク電流を示す図である。

【0023】図1において、インバーター回路は、昇圧電圧が供給される昇圧端子zとEL素子への接続端子xとの間の高電位側に、スイッチング回路100と耐圧保護回路101が設けられ、低電位側に、例えば耐圧が200Vであり、ゲートにスイッチング周期を決めるパルス信号V1が印加される高耐圧NチャネルMOSFET31が設けられる。

【0024】スイッチング回路100は、中耐圧PチャネルMOSFET21、そのゲート-ソース間の電圧を固定する定電圧ダイオード71、パルス信号V1を反転回路92で反転した反転パルス信号V2をゲートで受け、中耐圧PチャネルMOSFET21を駆動制御する高耐圧NチャネルMOSFET32、およびその負荷となる抵抗41、42で構成されている。

【0025】定電圧ダイオード71は、中耐圧PチャネルMOSFET21のゲート-ソース間に電位差を生じさせ、高耐圧NチャネルMOSFET32がオフである場合に、中耐圧PチャネルMOSFET21のゲート-ソース間を該電位差とする。これにより、中耐圧PチャネルMOSFET21のオン、オフの切り替えが可能となる。

【0026】抵抗41、42は、高耐圧NチャネルMOSFET32がオンした場合に、そのドレイン-ソース間に流れる電流を低減するために、高い抵抗値を有する。

【0027】耐圧保護回路101は、複数の中耐圧PチャネルMOSFET22、23、24、そのそれぞれに対応したゲート-ソース間の電圧を固定する定電圧ダイオード72、73、74、中耐圧PチャネルMOSFET22のゲートに一定電位を印加する定電圧ダイオード51および抵抗43、中耐圧PチャネルMOSFET23のゲートに一定電位を印加する定電圧ダイオード52、53および抵抗44、および中耐圧PチャネルMOSFET24のゲートに一定電位を印加する定電圧ダイオード54、55、56および抵抗45で構成されている。

【0028】抵抗43、44、45はいずれも、対応する定電圧ダイオード51、52と53、54と55と56がブレイクダウンした場合に流れる電流を低減するために、高い抵抗値を有する。

【0029】複数の中耐圧PチャネルMOSFET22、23、24は、高電位側スイッチ(ハイサイドスイッチ)として機能する中耐圧PチャネルMOSFET21と、低電位側スイッチ(ローサイドスイッチ)として機能する高耐圧NチャネルMOSFET31との間に配置され、直列接続されている。

【0030】定電圧ダイオード51-56により、中耐圧PチャネルMOSFET22、23、24のゲート電位を決め、さらに、対応する定電圧ダイオード72、73、74により、そのソース電位を決めることにより、スイッチング回路100の中耐圧PチャネルMOSFET21を含めて複数の中耐圧PチャネルMOSFETを直列接続した場合でも、各中耐圧PチャネルMOSFETのドレイン-ソース間電圧を制御することができる。

【0031】このようにインバーター回路を構成することで、図2に示すように、x-z間耐圧が185V(リーク電流200 μ A)と、高耐圧NチャネルMOSFET

Tの耐圧である200Vに近くなり、中耐圧PチャネルMOSFET 21の耐圧以上の昇圧電圧が端子zに印加されたとしても、中耐圧PチャネルMOSFET 21のドレイン - ソース間耐圧が保護され、高耐圧のインバーター回路を実現することができる。

【0032】なお、本実施形態では、耐圧保護回路101に、3個の中耐圧PチャネルMOSFETを設けたが、この数を適宜増やすことにより、また、任意の数の耐圧保護回路を直列に多段接続することにより、必要に応じたインバーター回路の耐圧を得ることができる。

【0033】(第2の実施形態)図3は、本発明の第2の実施形態によるインバーター回路の構成を示す回路図である。図2において、図1と同一の構成および機能を有する要素およびブロックについては同一の符号を付して説明を省略する。

【0034】本実施形態は、ハイサイドスイッチとして機能するスイッチング回路106'に高耐圧PチャネルMOSFET 25を用い、ローサイドスイッチ107'に複数の中耐圧NチャネルMOSFET 35、36、37、38を用いている。また、ローサイドスイッチ107'は、中耐圧NチャネルMOSFET 38を駆動制御する高耐圧PチャネルMOSFET 26を備える。

【0035】このように構成されたインバーター回路は、第1の実施形態と同様の利点を有する。

【0036】(第3の実施形態)図4は、本発明の第3の実施形態によるEL駆動回路を用いたEL表示装置の構成を示す回路ブロック図である。本実施形態のEL駆動回路は、図1に示すインバーター回路を2つ備えている。なお、図4において、図5と同一の構成および機能を有する要素およびブロックについては同一の符号を付して説明を省略する。

【0037】図4において、第1および第2のインバーター回路104、105は、それぞれ、スイッチング回路100、102と、耐圧保護回路101、103と、反転回路92、93とからなるハイサイドスイッチ106、108と、高耐圧NチャネルMOSFET 31、33からなるローサイドスイッチ107、109とを備えている。

【0038】本実施形態のEL駆動回路を用いることで、高輝度のEL表示装置を実現することができる。

【0039】なお、本実施形態では、第1および第2のインバーター回路104、105として、第1の実施形態の構成を用いたが、第2の実施形態の構成を用いることもできる。

【0040】

【発明の効果】以上説明したように、本発明によれば、

複数の中耐圧PチャネルMOSFETまたは複数の中耐圧NチャネルMOSFETを直列接続した耐圧保護回路を備えることで、高耐圧のインバーター回路を実現することができ、これをEL素子の駆動回路に適用することで、高輝度のEL表示装置を提供することが可能になる。

【図面の簡単な説明】

【図1】 本発明の第1の実施形態によるインバーター回路の構成を示す回路図

【図2】 図1のインバーター回路におけるx - z間電圧とリーク電流との関係を示す図

【図3】 本発明の第2の実施形態によるインバーター回路の構成を示す回路図

【図4】 本発明の第3の実施形態によるEL駆動回路を用いたEL表示装置の構成を示す回路ブロック図



【図5】 従来のEL駆動回路を用いたEL表示装置の構成を示す回路図

【図6】 図5のEL表示装置における各部の電圧波形図



【符号の説明】

- 11 昇圧コイル
- 12 ダイオード
- 13 EL素子昇圧用の高耐圧NチャネルMOSFET
- 14 直流電源
- 20 発振回路
- 21 ~ 24 中耐圧PチャネルMOSFET
- 25、26 高耐圧PチャネルMOSFET
- 26 スwitchング用の高耐圧PチャネルMOSFET
- 31、32、33、34 高耐圧NチャネルMOSFET
- 35 ~ 38 中耐圧NチャネルMOSFET
- 41 ~ 45 抵抗
- 51 ~ 56 耐圧保護用の定電圧ダイオード
- 61 反転器
- 71 ~ 74 ゲート - ソース間電圧制御用の定電圧ダイオード
- 91 EL素子
- 92、93 反転回路
- 100 半導体集積回路として構成される領域
- 101、103 耐圧保護回路
- 100、102 スwitchング回路
- 104 第1のインバーター回路
- 105 第2のインバーター回路
- 106、108 高耐圧のハイサイドスイッチ
- 107、109 高耐圧のローサイドスイッチ

【圖 2】



【図 6】



F ターム(参考) 3K007 AB07 AB18 GA01
3K072 AA19 BA05 CA16 CB10 GA03
GB18 GC04
5H007 BB00 CA02 CB06
5J055 AX31 AX64 BX16 CX29 DX13
DX14 DX22 DX56 EX01 EY01
EY13 EY21 EZ00 EZ07 GX01
GX04 GX06

专利名称(译)	逆变电路和EL显示装置		
公开(公告)号	JP2002315360A	公开(公告)日	2002-10-25
申请号	JP2001114469	申请日	2001-04-12
[标]申请(专利权)人(译)	松下电器产业株式会社		
申请(专利权)人(译)	松下电器产业有限公司		
[标]发明人	諸田尚彦 上野雄司		
发明人	諸田 尚彦 上野 雄司		
IPC分类号	H05B33/08 H02M7/538 H03K17/10 H03K17/687 H05B41/24		
FI分类号	H02M7/538.Z H03K17/10 H05B33/08 H05B41/24.K H03K17/687.A H02M7/5381 H05B41/24		
F-TERM分类号	3K007/AB07 3K007/AB18 3K007/GA01 3K072/AA19 3K072/BA05 3K072/CA16 3K072/CB10 3K072/GA03 3K072/GB18 3K072/GC04 5H007/BB00 5H007/CA02 5H007/CB06 5J055/AX31 5J055/AX64 5J055/BX16 5J055/CX29 5J055/DX13 5J055/DX14 5J055/DX22 5J055/DX56 5J055/EX01 5J055/EY01 5J055/EY13 5J055/EY21 5J055/EZ00 5J055/EZ07 5J055/GX01 5J055/GX04 5J055/GX06 3K107/AA01 3K107/AA05 3K107/BB01 3K107/CC02 3K107/CC13 3K107/CC45 3K107/HH01 5H770/BA07 5H770/DA01 5H770/DA41 5H770/HA01X 5H770/JA18X 5H770/LA01X		
外部链接	Espacenet		

摘要(译)

解决的问题：即使构成高电位侧开关和低电位侧开关的一个MOSFET的耐压低，也要在逆变器电路中实现高耐压。高电势侧开关包括开关电路，该开关电路包括第一中压耐压P沟道MOSFET和与第一中压耐压P沟道MOSFET串联连接的至少一个第二中压耐压P沟道MOSFET。23和24，以及低电势侧开关107包括串联连接到第二中击穿电压P沟道MOSFET的第一高击穿电压N沟道MOSFET 31。

