

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第5403322号

(P5403322)

(45) 発行日 平成26年1月29日 (2014. 1. 29)

(24) 登録日 平成25年11月8日 (2013. 11. 8)

(51) Int. Cl.

F I

G 0 9 G 3 / 3 0 (2006. 01)

G 0 9 G 3 / 3 0 H

G 0 9 G 3 / 2 0 (2006. 01)

G 0 9 G 3 / 3 0 K

H 0 1 L 5 1 / 5 0 (2006. 01)

G 0 9 G 3 / 2 0 6 3 1 V

G 0 9 G 3 / 2 0 6 4 2 P

G 0 9 G 3 / 2 0 6 4 2 C

請求項の数 4 (全 25 頁) 最終頁に続く

(21) 出願番号 特願2008-266437 (P2008-266437)
 (22) 出願日 平成20年10月15日 (2008. 10. 15)
 (65) 公開番号 特開2010-96908 (P2010-96908A)
 (43) 公開日 平成22年4月30日 (2010. 4. 30)
 審査請求日 平成23年8月22日 (2011. 8. 22)

(73) 特許権者 000002185
 ソニー株式会社
 東京都港区港南1丁目7番1号
 (74) 代理人 100082131
 弁理士 稲本 義雄
 (74) 代理人 100121131
 弁理士 西川 孝
 (72) 発明者 尾本 啓介
 東京都港区港南1丁目7番1号 ソニー株
 式会社内
 (72) 発明者 山下 淳一
 東京都港区港南1丁目7番1号 ソニー株
 式会社内

最終頁に続く

(54) 【発明の名称】 表示装置

(57) 【特許請求の範囲】

【請求項 1】

自発光素子により発光する画素が行列状に複数配置されているパネルと、
 前記パネルに取り付けられ、前記パネルを構成する前記画素のうちの1つを注目画素と
 して、前記注目画素の発光輝度を測定し、アナログの受光信号として出力する受光センサ
 と、

前記受光センサから出力された前記注目画素の受光信号を、所定の増幅率で増幅する増
 幅手段と、

前記増幅手段による増幅後の前記受光信号をデジタルデータに変換して出力する変換手
 段と、

前記変換手段から出力された前記デジタルデータに基づいて、経時劣化による輝度低下
 の補正データを演算し、その補正データに基づいて、前記注目画素に対応する映像信号を
 補正し、補正された前記映像信号を前記注目画素に供給させる信号処理手段と、

前記受光センサから出力された前記注目画素の受光信号に含まれる、前記受光センサの
 暗電流の成分を除去する補正をする暗電流補正手段と、

前記パネルにおける受光センサと前記注目画素との間の距離が遠距離になればなる程、
 前記増幅手段における前記増幅率を増加させる設定をする増幅率可変設定手段と

を備え、

前記増幅率可変設定手段は、前記増幅手段による増幅後の前記受光信号の最大電圧が、
 前記パネルを構成する前記画素の全てにおいて均一となるように、前記注目画素となって

いる画素の前記増幅率を可変設定する

表示装置。

【請求項 2】

前記暗電流補正手段は、

前記パネルを構成する前記画素の全てを消灯した場合における前記受光センサから実際に出力された前記注目画素の受光信号の電圧レベルを示すデータを、前記受光センサの暗電流の成分データとして記憶する記憶手段と、

前記注目画素を所定輝度で発光させた場合における前記受光センサから実際に出力された前記注目画素の受光信号の電圧レベルを、前記記憶手段に記憶された前記成分データを用いて補正する補正手段と

を有する請求項 1 に記載の表示装置。

【請求項 3】

前記暗電流補正手段は、

固定の電圧レベルを示すデータを、前記受光センサの暗電流の成分データとして出力する出力手段と、

前記注目画素を所定輝度で発光させた場合における前記受光センサから実際に出力された前記注目画素の受光信号の電圧レベルを、前記出力手段から出力された前記成分データを用いて補正する補正手段と

を有する請求項 1 に記載の表示装置。

【請求項 4】

前記増幅手段は、差動増幅手段として構成され、

前記暗電流補正手段は、前記受光センサから出力された前記注目画素の受光信号の電圧と、前記受光センサの暗電流の成分の電圧との差分電圧を、前記差動増幅手段に入力させることで、前記受光センサの暗電流の成分を除去する補正をする

請求項 2 に記載の表示装置。

【発明の詳細な説明】**【技術分野】****【0001】**

本発明は、表示装置に関し、特に、高精度な焼き付き補正を行うことができるようにする表示装置に関する。

【背景技術】**【0002】**

発光素子として有機 EL (Electro Luminescent) デバイスを用いた平面自発光型のパネル (EL パネル) の開発が近年盛んになっている。有機 EL デバイスは、ダイオード特性を有し、有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機 EL デバイスは、印加電圧が 10 V 以下で駆動するため低消費電力であり、自ら光を発する自発光素子である。このため、有機 EL デバイスは、照明部材を必要とせず軽量化及び薄型化が容易であるという特長を有する。また、有機 EL デバイスの応答速度は数 μ s 程度と非常に高速である。よって、EL パネルは、動画表示時の残像が発生しないという特性を有する。

【0003】

有機 EL デバイスを画素に用いた平面自発光型のパネルの中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型のパネルの開発が盛んである。アクティブマトリクス型平面自発光パネルは、例えば次の特許文献 1 乃至 5 に開示されている。

【0004】

【特許文献 1】 特開 2003-255856 号公報

【特許文献 2】 特開 2003-271095 号公報

【特許文献 3】 特開 2004-133240 号公報

【特許文献 4】 特開 2004-029791 号公報

【特許文献5】特開2004-093682号公報

【発明の開示】

【発明が解決しようとする課題】

【0005】

ところで、有機ELデバイスはまた、発光量および発光時間に比例して輝度効率が低下するという特性を有している。有機ELデバイスの発光輝度は電流値と輝度効率の積で表されるため、輝度効率の低下は発光輝度の低下につながる。画面に表示される内容として、各画素で様な表示を行う画像は稀であり、画素ごとに発光量が異なるのが一般的である。従って、過去の発光量および発光時間の違いにより、同一の駆動条件下であっても各画素で発光輝度の低下の度合いが異なることになる。その結果、輝度効率の低下度合が他と比較して著しい画素において、あたかも焼き付きが生じているような現象（以下、焼き付き現象と称する）がユーザに視認される。

10

【0006】

このため、従来の有機ELデバイスを搭載する表示装置の中には、輝度効率低下がまちまちである各画素に対して、各輝度効率を統一にする補正（以下、焼き付き補正と称する）を行っているものも存在する。しかしながら、このような従来の表示装置であっても、焼き付き補正が十分に行われない場合があった。

【0007】

本発明は、このような状況に鑑みてなされたものであり、高精度な焼き付き補正を行うことができるようにするものである。

20

【課題を解決するための手段】

【0008】

本発明の一側面の表示装置は、自発光素子により発光する画素が行列状に複数配置されているパネルと、前記パネルに取り付けられ、前記パネルを構成する前記画素のうちの1つを注目画素として、前記注目画素の発光輝度を測定し、アナログの受光信号として出力する受光センサと、前記受光センサから出力された前記注目画素の受光信号を、所定の増幅率で増幅する増幅手段と、前記増幅手段による増幅後の前記受光信号をデジタルデータに変換して出力する変換手段と、前記変換手段から出力された前記デジタルデータに基づいて、経時劣化による輝度低下の補正データを演算し、その補正データに基づいて、前記注目画素に対応する映像信号を補正し、補正された前記映像信号を前記注目画素に供給させる信号処理手段と、前記受光センサから出力された前記注目画素の受光信号に含まれる、前記受光センサの暗電流の成分を除去する補正をする暗電流補正手段と、前記パネルにおける受光センサと前記注目画素との間の距離が遠距離になればなる程、前記増幅手段における前記増幅率を増加させる設定をする増幅率可変設定手段とを備え、前記増幅率可変設定手段は、前記増幅手段による増幅後の前記受光信号の最大電圧が、前記パネルを構成する前記画素の全てにおいて均一となるように、前記注目画素となっている画素の前記増幅率を可変設定する。

30

【0009】

前記暗電流補正手段には、前記パネルを構成する前記画素の全てを消灯した場合における前記受光センサから実際に出力された前記注目画素の受光信号の電圧レベルを示すデータを、前記受光センサの暗電流の成分データとして記憶する記憶手段と、前記注目画素を所定輝度で発光させた場合における前記受光センサから実際に出力された前記注目画素の受光信号の電圧レベルを、前記記憶手段に記憶された前記成分データを用いて補正する補正手段とを設けることができる。

40

【0010】

前記暗電流補正手段には、固定の電圧レベルを示すデータを、前記受光センサの暗電流の成分データとして出力する出力手段と、前記注目画素を所定輝度で発光させた場合における前記受光センサから実際に出力された前記注目画素の受光信号の電圧レベルを、前記出力手段から出力された前記成分データを用いて補正する補正手段とを設けることができる。

50

前記増幅手段は、差動増幅手段として構成され、前記暗電流補正手段には、前記受光センサから出力された前記注目画素の受光信号の電圧と、前記受光センサの暗電流の成分の電圧との差分電圧を、前記差動増幅手段に入力させることで、前記受光センサの暗電流の成分を除去する補正をさせることができる。

【0011】

本発明の一側面においては、自発光素子により発光する画素が行列状に複数配置されているパネルと、前記パネルに取り付けられ、前記パネルを構成する前記画素のうちの1つを注目画素として、前記注目画素の発光輝度を測定し、アナログの受光信号として出力する受光センサと、前記受光センサから出力された前記注目画素の受光信号を、所定の増幅率で増幅する増幅手段と、前記増幅手段による増幅後の前記受光信号をデジタルデータに変換して出力する変換手段とを備える表示装置によって、次のような処理が実行される。即ち、前記変換手段から出力された前記デジタルデータに基づいて、経時劣化による輝度低下の補正データが演算され、その補正データに基づいて、前記注目画素に対応する映像信号が補正され、補正された前記映像信号が前記注目画素に供給される。また、前記受光センサから出力された前記注目画素の受光信号に含まれる、前記受光センサの暗電流の成分を除去する補正がされる。さらに、前記パネルにおける受光センサと前記注目画素との間の距離が遠距離になればなる程、前記増幅手段における前記増幅率を増加させるように、かつ、前記増幅手段による増幅後の前記受光信号の最大電圧が、前記パネルを構成する前記画素の全てにおいて均一となるように、前記注目画素となっている画素の前記増幅率が設定される。

【発明の効果】

【0012】

本発明の一側面によれば、高精度な焼き付き補正を行うことができる。

【発明を実施するための最良の形態】

【0013】

<本発明の実施の形態>

〔表示装置の構成〕

図1は、本発明を適用した表示装置の一実施の形態の構成例を示すブロック図である。

【0014】

図1の表示装置1は、ELパネル2、複数の受光センサ3からなるセンサ群4、および制御部5を含むように構成されている。ELパネル2は、有機ELデバイスを自発光素子として用いたパネルとして構成されている。受光センサ3は、ELパネル2の発光輝度を測定するセンサとして構成されている。制御部5は、複数の受光センサ3から得たELパネル2の発光輝度に基づいてELパネル2の表示を制御する。

【0015】

〔ELパネルの構成〕

図2は、ELパネル2の構成例を示すブロック図である。

【0016】

ELパネル2は、画素アレイ部102、水平セクタ(HSEL)103、ライトスキャナ(WSCN)104、および電源スキャナ(DSCN)105を含むように構成されている。画素アレイ部102は、 $N \times M$ 個(N, M は相互に独立した1以上の整数値)の画素(画素回路)101-(1, 1)乃至101-(N, M)が行列状に配置されて構成されている。水平セクタ(HSEL)103、ライトスキャナ(WSCN)104、および電源スキャナ(DSCN)105は、画素アレイ部102を駆動する駆動部として動作する。

【0017】

また、ELパネル2は、 M 本の走査線WSL10-1乃至10- M 、 M 本の電源線DSL10-1乃至10- M 、および N 本の映像信号線DTL10-1乃至10- N も有する。

【0018】

なお、以下において、走査線 $WSL10-1$ 乃至 $10-M$ それぞれを特に区別する必要がない場合、単に、走査線 $WSL10$ と称する。また、映像信号線 $DTL10-1$ 乃至 $10-N$ それぞれを特に区別する必要がない場合、単に、映像信号線 $DTL10$ と称する。画素 $101-(1, 1)$ 乃至 $101-(N, M)$ および電源線 $DSL10-1$ 乃至 $10-M$ についても同様に、画素 101 および電源線 $DSL10$ と称する。

【0019】

画素 $101-(1, 1)$ 乃至 $101-(N, M)$ のうちの第1行目の画素 $101-(1, 1)$ 乃至 $101-(N, 1)$ は、走査線 $WSL10-1$ でライトスキャナ104と、電源線 $DSL10-1$ で電源スキャナ105とそれぞれ接続されている。また、画素 $101-(1, 1)$ 乃至 $101-(N, M)$ のうちの第M行目の画素 $101-(1, M)$ 乃至 $101-(N, M)$ は、走査線 $WSL10-M$ でライトスキャナ104と、電源線 $DSL10-M$ で電源スキャナ105とそれぞれ接続されている。画素 $101-(1, 1)$ 乃至 $101-(N, M)$ の行方向に並ぶその他の画素 101 についても同様である。

【0020】

また、画素 $101-(1, 1)$ 乃至 $101-(N, M)$ のうちの第1列目の画素 $101-(1, 1)$ 乃至 $101-(1, M)$ は、映像信号線 $DTL10-1$ で水平セクタ103と接続されている。画素 $101-(1, 1)$ 乃至 $101-(N, M)$ のうちの第N列目の画素 $101-(N, 1)$ 乃至 $101-(N, M)$ は、映像信号線 $DTL10-N$ で水平セクタ103と接続されている。画素 $101-(1, 1)$ 乃至 $101-(N, M)$ の列方向に並ぶその他の画素 101 についても同様である。

【0021】

ライトスキャナ104は、走査線 $WSL10-1$ 乃至 $10-M$ に水平周期(1H)で順次制御信号を供給して画素 101 を行単位で線順次走査する。電源スキャナ105は、線順次走査に合わせて電源線 $DSL10-1$ 乃至 $10-M$ に第1電位(後述する V_{cc})または第2電位(後述する V_{ss})の電源電圧を供給する。水平セクタ103は、線順次走査に合わせて各水平期間内(1H)で映像信号に対応する信号電位 V_{sig} と基準電位 V_{ofs} とを切換えて列状の映像信号線 $DTL10-1$ 乃至 $10-M$ に供給する。

【0022】

[画素101の配列構成]

図3は、ELパネル2の各画素101が発光する色の配列を示している。

【0023】

画素アレイ部102の各画素101は、赤(R)、緑(G)、または青(B)のいずれかの色を発光するいわゆる副画素(サブピクセル)に相当し、行方向(図面左右方向)に並ぶ赤、緑、および青の3つの画素101で表示単位としての1画素が構成される。

【0024】

なお、図3では、ライトスキャナ104が画素アレイ部102の左側に配置されるとともに、走査線 $WSL10$ および電源線 $DSL10$ が画素101の下側から接続されている点が図2と異なる。水平セクタ103、ライトスキャナ104、電源スキャナ105、および、各画素101と接続される配線は、必要に応じて適切な位置に配置することができる。

【0025】

[画素101の詳細回路構成]

図4は、ELパネル2に含まれる $N \times M$ 個の画素101のうちの1つの画素101を拡大することにより、画素101の詳細な回路構成を示したブロック図である。

【0026】

なお、図4において画素101と接続されている走査線 $WSL10$ 、映像信号線 $DTL10$ 、および電源線 $DSL10$ のそれぞれは、図2に対応させると次のようになる。即ち、図2における画素 $101-(n, m)$ ($n=1, 2, \dots, N, m=1, 2, \dots, M$)に対する、走査線 $WSL10-(n, m)$ 、映像信号線 $DTL10-(n, m)$ 、および電源線 $DSL10-(n, m)$ のそれぞれが対応する。

【0027】

図4の画素101は、サンプリング用トランジスタ31、駆動用トランジスタ32、蓄積容量33、および発光素子34を有する。サンプリング用トランジスタ31のゲートは走査線WSL10と接続され、サンプリング用トランジスタ31のドレインは映像信号線DTL10と接続されるとともに、ソースが駆動用トランジスタ32のゲートgと接続されている。

【0028】

駆動用トランジスタ32のソース及びドレインの一方は発光素子34のアノードに接続され、他方が電源線DSL10に接続される。蓄積容量33は、駆動用トランジスタ32のゲートgと発光素子34のアノードに接続されている。また、発光素子34のカソードは所定の電位Vcatに設定されている配線35に接続されている。この電位VcatはGNDレベルであり、従って、配線35は接地配線である。

10

【0029】

サンプリング用トランジスタ31および駆動用トランジスタ32は、いずれもNチャンネル型トランジスタである。よって、サンプリング用トランジスタ31および駆動用トランジスタ32は、低温ポリシリコンよりも安価に作成できるアモルファスシリコンで作成することができる。これにより、画素回路の製造コストをより安価にすることができる。勿論、サンプリング用トランジスタ31および駆動用トランジスタ32は、低温ポリシリコンや単結晶シリコンで作成しても構わない。

20

【0030】

発光素子34は、有機EL素子で構成される。有機EL素子はダイオード特性を有する電流発光素子である。よって、発光素子34は、供給される電流値Idsに応じた階調の発光を行う。

【0031】

以上のように構成される画素101において、サンプリング用トランジスタ31が、走査線WSL10からの制御信号に応じてオン（導通）し、映像信号線DTL10を介して階調に応じた信号電位Vsigの映像信号をサンプリングする。蓄積容量33は、映像信号線DTL10を介して水平セレクト103から供給された電荷を蓄積して保持する。駆動用トランジスタ32は、第1電位Vccにある電源線DSL10から電流の供給を受け、蓄積容量33に保持された信号電位Vsigに応じて駆動電流Idsを発光素子34に流す（供給する）。発光素子34に所定の駆動電流Idsが流れることにより、画素101が発光する。

30

【0032】

画素101は、閾値補正機能を有する。閾値補正機能とは、駆動用トランジスタ32の閾値電圧Vthに相当する電圧を蓄積容量33に保持させる機能である。閾値補正機能を発揮させることで、ELパネル2の画素毎のばらつきの原因となる駆動用トランジスタ32の閾値電圧Vthの影響をキャンセルすることができる。

【0033】

また、画素101は、上述した閾値補正機能に加え、移動度補正機能も有する。移動度補正機能とは、蓄積容量33に信号電位Vsigを保持する際、駆動用トランジスタ32の移動度μに対する補正を信号電位Vsigに加える機能である。

40

【0034】

さらに、画素101は、ブートストラップ機能も備えている。ブートストラップ機能とは、駆動用トランジスタ32のソース電位Vsの変動にゲート電位Vgを連動させる機能である。ブートストラップ機能の発揮により、駆動用トランジスタ32のゲートとソース間の電圧Vgsを一定に維持することが出来る。

【0035】

[画素101の動作説明]

図5は、画素101の動作を説明するタイミングチャートである。

【0036】

50

図5は、同一の時間軸（図面横方向）に対する走査線WSL10、電源線DSL10、および映像信号線DTL10の電位変化と、それに対応する駆動用トランジスタ32のゲート電位Vg及びソース電位Vsの変化を示している。

【0037】

図5において、時刻 t_1 までの期間は、前の水平期間（1H）の発光がなされている発光期間 T_1 である。

【0038】

発光期間 T_1 が終了した時刻 t_1 から時刻 t_4 までは、駆動用トランジスタ32のゲート電位Vg及びソース電位Vsを初期化することで閾値電圧補正動作の準備を行う閾値補正準備期間 T_2 である。

10

【0039】

閾値補正準備期間 T_2 では、時刻 t_1 において、電源スキャナ105が、電源線DSL10の電位を高電位である第1電位Vccから低電位である第2電位Vssに切替える。そして、時刻 t_2 において、水平セクタ103が、映像信号線DTL10の電位を信号電位Vsigから基準電位Vofsに切替える。次に、時刻 t_3 において、ライトスキャナ104が、走査線WSL10の電位を高電位に切替え、サンプリング用トランジスタ31をオンさせる。これにより、駆動用トランジスタ32のゲート電位Vgが基準電位Vofsにリセットされ、且つ、ソース電位Vsが映像信号線DTL10の第2電位Vssにリセットされる。

【0040】

20

時刻 t_4 から時刻 t_5 までは、閾値補正動作を行う閾値補正期間 T_3 である。閾値補正期間 T_3 では、時刻 t_4 において、電源スキャナ105により、電源線DSL10の電位が高電位Vccに切替えられ、閾値電圧Vthに相当する電圧が、駆動用トランジスタ32のゲートとソースとの間に接続された蓄積容量33に書き込まれる。

【0041】

時刻 t_5 から時刻 t_7 までの書き込み＋移動度補正準備期間 T_4 では、走査線WSL10の電位が高電位から低電位に一旦切替えられる。また、時刻 t_7 の前の時刻 t_6 において、水平セクタ103が、映像信号線DTL10の電位を基準電位Vofsから階調に応じた信号電位Vsigに切替える。

【0042】

30

そして、時刻 t_7 から時刻 t_8 までの書き込み＋移動度補正期間 T_5 において、映像信号の書き込みと移動度補正動作が行われる。即ち、時刻 t_7 から時刻 t_8 までの間、走査線WSL10の電位が高電位に設定され、これにより、映像信号に対応する信号電位Vsigが閾値電圧Vthに足し込まれる形で蓄積容量33に書き込まれる。また、移動度補正用の電圧 ΔV_μ が蓄積容量33に保持された電圧から差し引かれる。

【0043】

書き込み＋移動度補正期間 T_5 終了後の時刻 t_8 において、走査線WSL10の電位が低電位に設定され、それ以降、発光期間 T_6 として、信号電圧Vsigに応じた発光輝度で発光素子34が発光する。信号電圧Vsigは、閾値電圧Vthに相当する電圧と移動度補正用の電圧 ΔV_μ とによって調整されているため、発光素子34の発光輝度は駆動用トランジスタ32の閾値電圧Vthや移動度 μ のばらつきの影響を受けない。

40

【0044】

なお、発光期間 T_6 の最初でブートストラップ動作が行われ、駆動用トランジスタ32のゲート－ソース間電圧 $V_{gs} = V_{sig} + V_{th} - \Delta V_\mu$ を一定に維持したまま、駆動用トランジスタ32のゲート電位Vg及びソース電位Vsが上昇する。

【0045】

また、時刻 t_8 から所定時間経過後の時刻 t_9 において、映像信号線DTL10の電位が、信号電位Vsigから基準電位Vofsに落とされる。図5において、時刻 t_2 から時刻 t_9 までの期間は水平期間（1H）に相当する。

【0046】

50

以上のようにして、E Lパネル2の各画素101では、駆動用トランジスタ32の閾値電圧 V_{th} や移動度 μ のばらつきの影響を受けることがなく、発光素子34を発光させることができる。

【0047】

[画素101の動作の別の例説明]

図6は、画素101の動作の別の例を説明するタイミングチャートである。

【0048】

上述した図5の例では、閾値補正動作は1H期間に1回行われていた。ただし、1H期間が短く、1H期間内で閾値補正動作を行うことが難しい場合がある。そのような場合には、複数の1H期間にわたって複数回の閾値補正動作を行わせることができる。行うこともできる。

【0049】

図6の例では、閾値補正動作は、連続する3H期間で行われる。即ち、図6の例では、閾値補正期間 T_3 が3回に分割されている。なお、その他の画素101の動作は、図5の例の動作と同様である。よって、これらの動作の説明については省略する。

【0050】

[焼き付き補正制御の説明]

【0051】

ところで、有機E Lデバイスは、発光量および発光時間に比例して発光輝度が低下する特性を有している。そのため、所定の時間が経過すると、同一の駆動条件下でも、それまでの発光量および発光時間に応じて各画素101の輝度効率の低下の度合いが異なってくる。このため、各画素101の輝度効率低下のばらつきにより、輝度効率の低下度合が他と比較して著しい画素101が生じる。その結果、かかる画素101において、あたかも焼き付きが生じているような現象（以下、焼き付き現象と称する）がユーザに視認される。そこで、表示装置1は、輝度効率低下がまちまちである各画素101に対して、各輝度効率を統一にする補正（以下、焼き付き補正と称する）を行っている。

【0052】

[焼き付き補正制御を実行するために必要な表示装置1の機能的構成例]

【0053】

図7は、焼き付き補正制御を実行するために必要な表示装置1の機能的構成例を示す機能ブロック図を示している。

【0054】

受光センサ3は、E Lパネル2の表示面またはそれと対向する面（以下、前者の面を表面と、後者の面を裏面と、それぞれ称する）のうち、各画素101の発光の妨げとならない位置に配置される。また、E Lパネル2が複数の領域に区分され、その領域毎に1つの受光センサ3が配置されている。即ち、1つの領域につき1個の割合で均等に配置された複数の受光センサ3により、センサ群4が構成されている。例えば、図7の例では、センサ群4は9個の受光センサ3により構成されている。勿論E Lパネル2に配置される受光センサ3の個数は、図7の例に限定されるものではない。各受光センサ3のそれぞれは、自分の担当する領域内の各画素101の発光輝度を測定する。具体的には、所定領域内の各画素101が1つずつ順次発光する毎に、発光している画素101（以下、発光画素101と称する）の発光輝度が、その所定領域を担当する受光センサ3により順次測定される。即ち、受光センサ3は、発光画素101からの光を受光し、その受光輝度に応じたアナログの受光信号（電圧信号）を生成し、制御部5に供給する。なお、受光センサ3がE Lパネル2の裏面に配置されている場合、発光画素101から発光された光は、E Lパネル2の前面のガラス基板等に反射して、受光センサ3に入射する。

【0055】

図7の例では、制御部5は、可変増幅部51、A/D変換部52、信号処理部53、および補正制御部54を含むように構成されている。

【0056】

可変増幅部 5 1 は、各受光センサ 3 から供給されるアナログの受光信号を増幅して A/D 変換部 5 2 に供給する。可変増幅部 5 1 は、増幅率を調整できるように構成されている。A/D 変換部 5 2 は、可変増幅部 5 1 から供給される増幅後のアナログの受光信号をデジタルの信号（輝度データ）に変換し、信号処理部 5 3 に供給する。

【0057】

信号処理部 5 3 のメモリ 6 1 には、画素アレイ部 1 0 2 の各画素 1 0 1 について、輝度データの初期値（出荷状態時の輝度データ）が初期データとして記憶されている。信号処理部 5 3 は、所定画素 1 0 1 についての輝度データが A/D 変換部 5 2 から供給されてきたとき、その輝度データを所定期間経過後（経時劣化後）の輝度データとして認識する。信号処理部 5 3 は、所定画素 1 0 1 について、所定期間経過後（経時劣化後）の輝度データの初期データに対する輝度低下量を算出する。そして、信号処理部 5 3 は、所定画素 1 0 1 について、輝度低下を補正する補正データを、その輝度低下量に基づいて演算する。このような補正データは、画素アレイ部 1 0 2 の各画素 1 0 1 毎に算出され、メモリ 6 1 に記憶される。

10

【0058】

なお、信号処理部 5 3 のうち、上述の補正データを演算する部分は、例えば、FPGA (Field Programmable Gate Alley)、ASIC(Application Specific Integrated Circuit)などの信号処理ICで構成することができる。

【0059】

なお、ここでは、説明の簡略上、輝度データそのものを用いて、補正データが作成された。しかしながら、本実施の形態では、制御部 5 の一部として後述する図 1 0 の構成を採用することができる。この場合、A/D 変換部 5 2 と信号処理部 5 3 の一部により、暗電流補正部 7 1 が構成される。この暗電流補正部 7 1 と補正制御部 5 4 の制御により、可変増幅部 5 1 から出力されるアナログ信号は、受光センサ 3 の暗電流が補正された信号となる。よって、かかるアナログ信号が A/D 変換部 5 2 によりデジタル化されたデータは、受光センサ 3 の暗電流が補正された輝度データとなる。以下、かかる輝度データを、暗電流補正輝度データと称する。ただし、暗電流補正輝度データの詳細については、図 1 0 以降の図面を参照して後述する。よって、図 1 0 の説明までは、暗電流が補正されていない輝度データと、暗電流補正輝度データとを特に区別することなく、単に輝度データと称する。

20

30

【0060】

以上説明したように、メモリ 6 1 には、所定期間経過時点の各画素 1 0 1 の補正データが記憶される。また、メモリ 6 1 には、各画素 1 0 1 についての初期データも記憶される。その他、メモリ 6 1 には、後述する各種処理を実現する上で必要な各種情報も記憶される。

【0061】

信号処理部 5 3 はまた、水平セレクタ 1 0 3 を制御して、各画素 1 0 1 毎に、表示装置 1 に入力された映像信号に対応する信号電位 V s i g を供給させる。このとき、信号処理部 5 3 は、各画素 1 0 1 の補正データをメモリ 6 1 から読み出して、経時劣化による輝度低下を補正した信号電位 V s i g を決定する。

40

【0062】

補正制御部 5 4 は、焼き付き補正（暗電流補正含む）を行うための制御を行う。

【0063】

[画素 1 0 1 の初期データ取得処理]

【0064】

図 8 は、表示装置 1 が実行する処理のうち、初期データを取得するまでの一連の処理（以下、初期データ取得処理と称する）の一例を説明するフローチャートである。

【0065】

図 8 の初期データ取得処理は、例えば、E L パネル 2 が区分された各領域毎に並行して

50

実行される。即ち、図 8 の初期データ取得処理は、各受光センサ 3 毎に並行して実行される。

【0066】

ステップ S 1 において、信号処理部 5 3 は、領域を構成する各画素 1 0 1 のうち輝度データが取得されていない画素 1 0 1 を、注目画素に設定する。

【0067】

ステップ S 2 において、信号処理部 5 3 は、注目画素を、予め決められた所定の階調（明るさ）で発光させる。

【0068】

ステップ S 3 において、受光センサ 3 は、注目画素の受光輝度に応じたアナログの受光信号（電圧信号）を制御部 5 の可変増幅部 5 1 に出力する。

10

【0069】

ステップ S 4 において、可変増幅部 5 1 は、受光センサ 3 の受光信号を所定の増幅率で増幅し、A/D 変換部 5 2 に供給する。なお、制御部 5 の一部として後述する図 1 0 の構成が採用されている場合、受光センサ 3 の受光信号そのものではなく、受光センサ 3 の暗電流が補正された受光信号が、ステップ S 4 の処理結果として出力されて、A/D 変換部 5 2 に供給される。

【0070】

ステップ S 5 において、A/D 変換部 5 2 は、増幅後のアナログの受光信号を、デジタルの信号である輝度データに変換し、信号処理部 5 3 に供給する。

20

【0071】

ステップ S 6 において、信号処理部 5 3 は、輝度データを初期データとしてメモリ 6 1 に記憶させる。なお、制御部 5 の一部として後述する図 1 0 の構成が採用されている場合、暗電流補正輝度データが初期データとしてメモリ 6 1 に記憶される。

【0072】

ステップ S 7 において、信号処理部 5 3 は、領域内のすべての画素 1 0 1 について輝度データを取得したかを判定する。ステップ S 7 において、領域内のすべての画素 1 0 1 についてまだ輝度データを取得していないと判定された場合、処理はステップ S 1 に戻され、ステップ S 1 乃至 S 7 の処理のループ処理が繰り返される。即ち、領域を構成する各画素 1 0 1 のそれぞれが順次注目画素に設定され、かかるループ処理が繰り返し実行されることで、領域を構成する全画素 1 0 1 の初期データが取得されメモリ 6 1 に記憶される。

30

【0073】

これにより、ステップ S 7 において、領域内のすべての画素 1 0 1 について輝度データを取得したと判定されて、初期データ取得処理は終了する。

【0074】

〔画素 1 0 1 の補正データ取得処理〕

図 9 は、図 8 の初期データ処理を行ってから所定期間経過後に実行される処理であって、その所定期間経過時点の補正データを取得するまでの一連の処理（以下、補正データ取得処理と称する）の一例を説明するフローチャートである。補正データ取得処理も、図 8 の初期データ処理と同様に、EL パネル 2 が区分された各領域毎に並行して実行される。

40

【0075】

ステップ S 2 1 乃至 S 2 5 の処理は、上述した図 8 のステップ S 1 乃至 S 5 の処理とそれぞれ同様であるので、その説明は省略する。即ち、ステップ S 2 1 乃至 S 2 5 の処理によって、初期データ取得処理と同一の条件の下で、注目画素の輝度データが取得される。なお、制御部 5 の一部として後述する図 1 0 の構成が採用されている場合、注目画素の暗電流補正輝度データが取得される。

【0076】

ステップ S 2 6 において、信号処理部 5 3 は、注目画素の初期データをメモリ 6 1 から取得する。なお、制御部 5 の一部として後述する図 1 0 の構成が採用されている場合、注目画素の初期データとして、初期データ取得処理実行時の注目画素の暗電流補正輝度デー

50

タが取得される。

【0077】

ステップS27において、信号処理部53は、注目画素の輝度データの初期データに対する輝度低下量を算出する。

【0078】

ステップS28において、信号処理部53は、注目画素の輝度低下量に基づいて、注目画素の補正データを算出し、メモリ61に記憶させる。

【0079】

ステップS29において、信号処理部53は、領域内のすべての画素101について補正データを取得したかを判定する。ステップS29において、領域内のすべての画素101についてまだ補正データを取得していないと判定された場合、処理はステップS21に戻され、ステップS21乃至S29の処理のループ処理が繰り返される。即ち、領域を構成する各画素101のそれぞれが順次注目画素に設定され、かかるループ処理が繰り返し実行されることで、領域を構成する全画素101の補正データが取得されメモリ61に記憶される。

10

【0080】

これにより、ステップS29において、領域内のすべての画素101について補正データを取得したと判定されて、補正データ取得処理は終了する。

【0081】

以上のように、図8の初期データ取得処理実行後、図9の補正データ取得処理が所定時間経過後に実行されると、画素アレイ部102の各画素101についての補正データが、メモリ61に記憶される。即ち、その後も、随時補正データ取得処理が実行される毎に、補正データが更新されてメモリ61に記憶される。

20

【0082】

これにより、信号処理部53の制御の下、映像信号の信号電位として、補正データにより経時劣化による輝度低下が補正された信号電位Vsigが、画素アレイ部102の各画素101に供給されることになる。即ち、信号処理部53は、表示装置1に入力された映像信号の信号電位として、補正データによる電位を上乗せした信号電位Vsigを画素101に供給するように水平セレクタ103を制御することができるようになる。

【0083】

30

なお、メモリ61に記憶される補正データは、表示装置1に入力された映像信号の信号電位に、所定の比率を乗算するような値でも良いし、所定の電圧値をオフセットさせるような値でもよい。また、表示装置1に入力された映像信号の信号電位に対応した補正テーブルとして保有することも可能である。即ち、メモリ61に記憶される補正データの形態は特に限定されない。

【0084】

[制御部5の詳細な説明]

【0085】

次に、制御部5の詳細について説明する。

【0086】

40

図10は、増幅率制御と暗電流補正制御とを実現可能な制御部5の構成例を示すブロック図である。

【0087】

図10の例では、増幅率制御を行うべく、増幅率調整部83を有する可変増幅部51が制御部5に設けられている。また、暗電流補正制御を行うべく、暗電流補正部71が制御部5に設けられている。

【0088】

[増幅率制御の説明]

【0089】

はじめに、増幅率制御について説明する。

50

【0090】

上述のように、焼き付き補正制御では、注目画素の輝度データ（暗電流補正輝度データ含）が用いられる。注目画素の輝度データは、受光センサ3の受光信号が増幅され、増幅後のアナログの信号がデジタル化されたデータに基づいて生成される。

【0091】

しかしながら、図7に示されるように、1つの画素101に対して1つの受光センサ3が用いられるのではなく、複数の画素101から構成される領域に対して1つの受光センサ3が用いられている。よって、領域を構成する複数の画素101のそれぞれと、受光センサ3との間の距離はまちまちになる。このような場合の受光センサ3の受光信号の出力電圧は図11に示されるようになる。

10

【0092】

図11は、 20×20 の画素101から構成される領域の中心に受光センサ3が配置されている場合における、受光センサ3の出力電圧の関係の例を示す図である。前提として、 20×20 の各画素101の発光輝度自体は同一に保たれている。図11のAにおいて、横軸は、受光センサ3からの水平方向の距離（単位は画素数）を示しており、縦軸は、受光センサ3の出力電圧（mV）を示している。図11のBにおいて、横軸は、受光センサ3からの垂直方向の距離（単位は画素数）を示しており、縦軸は、受光センサ3の出力電圧（mV）を示している。なお、図11には、 20×20 の画素101の受光センサ3の出力電圧が示されている。

20

【0093】

図11に示されるように、領域を構成する複数の画素101の発光輝度自体は同一に保っても、受光センサ3の受光信号の出力電圧は、各画素101と受光センサ3との間の距離が長くなるほど小さくなっていく特性が存在することがわかる。

【0094】

従来の焼き付き補正制御では、このような特性を有する受光センサ3の受光信号が同一増幅率で増幅されてA/D変換が施されていた。そして、その結果得られるデジタルデータが、注目画素の輝度データとしてとして用いられていた。この場合、このデジタルデータの階調数は、A/D変換前のアナログ信号の最大電圧で決定される、即ち、従来においては、受光センサ3の受光信号が同一増幅率で増幅された結果得られるアナログ信号の最大電圧で、デジタルデータの階調数が決められる。ここで、同一増幅率である限り、受光センサ3の受光信号の増幅後のアナログ信号の最大電圧は、受光センサ3の受光信号の最大電圧に比例する。そして、受光センサ3の受光信号の最大電圧は、注目画素とされた画素101と受光センサ3との距離が遠くなるほど小さくなっていく。よって、従来輝度データとして用いられていたデジタルデータの階調数は、図12に示されるように、注目画素とされた画素101と受光センサ3との距離が遠くなるほど少なくなっていく。

30

【0095】

図12は、受光センサ3の受光信号の増幅後のアナログ信号の最大電圧と、そのアナログ信号がデジタル化された場合の階調数の関係を示す図である。図12において、縦軸は、受光センサ3の受光信号の増幅後のアナログ信号の最大電圧を示している。横軸は、受光センサ3からの所定方向の距離（単位は画素数）を示している。

40

【0096】

図12に示されるように、注目画素として、受光センサ3との距離が画素数にして0だけ離れている画素101が設定された場合、受光センサ3の受光信号の増幅後のアナログ信号（同一増幅率）は、8ビットの256階調のデジタルデータに変換される。よって、かかるデジタルデータがそのまま、注目画素の輝度データとして採用された場合、注目画素の焼き付き補正の精度は、256階調の精度、即ち、0.4%毎の補正精度となる。

【0097】

これに対して、注目画素として、受光センサ3との距離が画素数にして20だけ離れている画素101が設定された場合、受光センサ3の受光信号の増幅後のアナログ信号（同一増幅率）は、8ビットの26階調のデジタルデータに変換される。よって、かかるデジ

50

タルデータがそのまま、注目画素の輝度データとして採用された場合、注目画素の焼き付き補正の精度は、26階調の精度、即ち、4%毎の補正精度となってしまいます。

【0098】

このように、注目画素として設定された画素101と受光センサ3との距離が遠方になればなる程、注目画素の焼き付き補正の精度は粗くなってしまいます。その結果、焼き付き補正が十分に行われないおそれが生じてしまう。

【0099】

そこで、本発明人は、注目画素についての受光センサ3の受光信号の増幅率を、受光センサ3と注目画素との距離に応じて可変設定する、という制御手法を発明した。以下、かかる制御手法を、増幅率制御手法と称する。即ち、増幅率制御手法により実現される制御こそが、増幅率制御である。

【0100】

図13は、本発明が適用される増幅率制御手法を説明する図である。

【0101】

図13のAは、受光センサ3と各画素101との距離の関係を示す図である。即ち、図13のAの例では、受光センサ3の近傍画素の一例として、画素101-aが示されている。また、受光センサ3の遠方画素の一例として、画素101-bが示されている。

【0102】

図13のBは、増幅率の決定手法を説明する図である。図13のBにおいて、縦軸は電圧を示し、横軸は、受光センサ3からの距離（単位は画素数）を示している。

【0103】

図13のBの増幅前のアナログ信号の曲線として示されるように、増幅前のアナログ信号の最大電圧、即ち、受光センサ3の受光信号自身の最大電圧は、注目画素の受光センサ3からの距離が遠くなるほど小さくなる。例えば、遠方画素101-bが注目画素に設定された場合の増幅前のアナログ信号の最大電圧は、近傍画素101-aが注目画素に設定された場合の増幅前のアナログ信号の最大電圧に比較して遥かに小さくなる。なお、以下、遠方画素101-bが注目画素に設定された場合の増幅前のアナログ信号を、遠方アナログ信号と称する。また、近傍画素101-aが注目画素に設定された場合の増幅前のアナログ信号を、近傍アナログ信号と称する。

【0104】

本発明が適用される増幅率制御手法では、増幅前のアナログ信号に対する増幅率は、即ち、受光センサ3の受光信号自身に対する増幅率は、注目画素の受光センサ3からの距離が遠くなるほど大きくなるように設定される。例えば、近傍アナログ信号に対する増幅率 G_a （近傍画素101-aについての増幅率 G_a ）は小さく設定され、遠方アナログ信号に対する増幅率 G_b （遠方画素101-bについての増幅率 G_b ）は大きく設定される。

【0105】

これにより、増幅前のアナログ信号に対して、可変設定された増幅率の増幅処理が行われると、増幅後のアナログ信号の最大電圧は、注目画素の受光センサ3からの距離によらず一定になる。例えば、図13のBの増幅後アナログ信号の直線として示されるように、近傍アナログ信号に対して増幅率 G_a による増幅が施された場合と、遠方アナログ信号に対して増幅率 G_b による増幅が施された場合とも、増幅後のアナログ信号の最大電圧は一致する。

【0106】

これにより、図14に示されるように、領域を構成する各画素101の全てについて、受光センサ3との間の距離によらず、増幅後のアナログ信号に対して、同階調の精度（例えば8ビットの256階調の精度）でデジタル変換することができるようになる。その結果、輝度劣化のデータ精度も高くすることができ、より一段と精度の高い輝度補正の実現が可能となる。

【0107】

図14は、増幅率制御が行われた場合の増幅後のアナログ信号の最大電圧と、そのアナ

10

20

30

40

50

ログ信号がデジタル化された場合の階調数の関係を示す図である。図14において、縦軸は、増幅率制御が行われた場合のアナログ信号の最大電圧を示している。横軸は、受光センサ3からの所定方向の距離（単位は画素数）を示している。

【0108】

図14に示されるように、受光センサ3との距離によらず、領域内の全画素101の全ての増幅後のアナログ信号の最大電圧は一定となる。よって、領域内の全画素101の全ての受光センサ3の全ての増幅後のアナログ信号は、8ビットの256階調のデジタルデータに変換される。よって、かかるデジタルデータが注目画素の輝度データとして採用された場合には、注目画素の焼き付き補正の精度は、256階調の精度、即ち、0.4%毎の補正精度で一定となる。

10

【0109】

[可変増幅部51の構成例と動作例]

【0110】

かかる増幅率制御手法が適用された増幅部が、図7の可変増幅部51であり、その具体的構成例が、図10に示されている。即ち、図10の例では、可変増幅部51は、オペアンプOPを含む差動増幅器として構成されている。具体的には、抵抗R1は、一端が可変増幅部51の入力端子Vin-に接続され、他端がオペアンプOPの端子V-に接続されている。また、抵抗R2は、一端が可変増幅部51の入力端子Vin+に接続され、他端がオペアンプOPの端子V+に接続されている。また、オペアンプOPの端子V-には、スイッチSW2を介して、抵抗R4K（Kは、1乃至nの値）の一端が接続されている。抵抗R4Kの他端は設置されている。また、オペアンプの出力端子Voは、可変増幅部51の出力端子Voutに接続されている。また、オペアンプの端子Vinの端子Voとの間には、スイッチSW1を介して抵抗R3Kが接続されている。

20

【0111】

以下、このような構成の可変増幅部51の動作例について説明する。例えば、抵抗R1と抵抗R2の大きさが等しく、各抵抗R3Kと各抵抗R4Kのそれぞれの大きさも等しいとする。この場合、入力端子Vin+と入力端子Vin-とにそれぞれ入力されたアナログ信号の差分電圧が、抵抗R1（＝抵抗R2）と抵抗R3K（＝抵抗R4K）との比に基づく増幅率GKで増幅され、増幅後の電圧を有するアナログ信号が出力端子Voutから出力される。即ち、入力端子Vin+と入力端子Vin-とにそれぞれ入力されたアナログ信号の差分電圧とは、後述するように、暗電流の補正が行われた後の受光センサ3の受光信号である。よって、暗電流の補正が行われた後の受光センサ3の受光信号が、増幅率GKで増幅され、その結果得られるアナログ信号が、可変増幅部51の出力端子Voutから出力されて、A/D変換部52に出力される。

30

【0112】

ここで、補正制御部54が、スイッチSW1、SW2を制御して、抵抗R3K、R4Kをそれぞれ切り替えることができる。即ち、Kが1乃至nのうちの何れかに切り替えられる。これにより、増幅率GKも可変設定される。例えば、抵抗R31乃至R4nの順に、その大きさが大きくなっていくとすれば、増幅率G1乃至GNも、その順で大きくなっていく。よって、補正制御部54は、現在注目画素に設定されている画素101と受光センサ3との間の距離が遠くなるに従い、Kを1乃至nの順で順次設定し、その設定に従ってスイッチSW1、SW2を切り替えればよい。このように、SW1、SW2、各抵抗R3K、および各抵抗R4Kにより、増幅率GKの可変設定が可能になる。そこで、以下、SW1、SW2、各抵抗R3K、および各抵抗R4Kをまとめて、増幅率調整部83と称する。

40

【0113】

このような図10の構成の可変増幅部51を採用することで、可変増幅部51から出力されるアナログ信号の最大電圧、即ち、A/D変換部52に輸入されるアナログ信号の最大電圧は、注目画素の受光センサ3からの距離によらず一定になる。よって、領域を構成する各画素101の全てについて、受光センサ3との間の距離によらず、A/D変換部52は、同階調の精度（例えば8ビットの256階調の精度）のデジタルデータを出力することができる。その結果、信号処理部53は、より一段と精度の高い輝度補正をすること

50

ができる。

【0114】

以上、増幅率制御の説明をした。

【0115】

[暗電流補正制御の説明]

【0116】

次に、暗電流補正制御について説明する。

【0117】

受光センサ3は、図15に示されるように、暗電流や外光の影響によって、受光信号としてオフセット成分を持った信号を出力してしまう。

10

【0118】

図15は、受光センサ3の輝度依存性を示す図である。図15において、縦軸は、受光信号の出力電流（センサ出力）を示しており、横軸は、受光輝度を示している。

【0119】

上述の如く、注目画素の輝度データの基になるデジタルデータは、注目画素の受光信号の増幅後のアナログ信号に対してA/D変換が施された結果得られるデータである。よって、デジタルデータの階調数は、増幅後のアナログ信号の最大電圧と最小電圧の差分電圧によって決められる。よって、上述の増幅率制御が行われて増幅後のアナログ信号の最大電圧が一律に保たれても、上述の暗電流に起因するオフセットにより増幅後のアナログ信号の最小電圧が上昇してしまうと、最大電圧と最小電圧の差分電圧は小さくなってしまふ。その結果、デジタルの階調数は少なくなってしまう。このことを、図16を参照して具体的に説明する。

20

【0120】

図16は、増幅後のアナログ信号の電圧と受光センサ3の受光輝度との関係の例を示している。即ち、縦軸は、増幅後のアナログ信号の電圧を示し、横軸は、受光センサ3の受光輝度を示している。

【0121】

例えば、増幅後のオフセット電圧が1Vであり、増幅後のアナログ信号の最大電圧が3Vであたったとする。そして、3Vのアナログ信号が、8ビットの256階調のデジタル信号に変換されるとする。

30

【0122】

この場合、図16のAに示されるように、増幅後のアナログ信号の最大電圧と最小電圧との差分電圧は2Vとなる。よって、この場合、増幅後のアナログ信号が8ビットのデジタル信号に変換されると、その階調数は170調（＝256階調×2/3）と減少してしまう。階調数の減少は、増幅率制御の説明において上述したように、焼き付き補正の補正精度が粗くなってしまうことを意味する。

【0123】

さらに、外光の強い比較的明るい場所においては、暗電流に起因するオフセット成分が大きくなり、補正精度がより粗くなってしまう。具体的には例えば、増幅後のオフセット電圧が1Vから2Vに増えたとする。この場合、増幅後のアナログ信号が8ビットのデジタル信号に変換されると、その階調数は170調（＝256階調×2/3）と減少してしまう。

40

【0124】

このように、暗電流に起因するオフセットがあると、焼き付き補正が十分に行われぬおそれがある。また、焼き付き補正時の外光環境が変化した場合、焼き付き補正精度が大きく損なわれるおそれもある。

【0125】

そこで、本発明人は、受光センサ3の受光信号から、暗電流に起因するオフセットを除去した上で、増幅をおこなうという、という制御手法を発明した。以下、かかる制御手法を、暗電流補正制御手法と称する。即ち、暗電流補正制御手法により実現される制御が、

50

暗電流補正制御である。

【0126】

かかる暗電流補正制御が実行されると、増幅後のアナログ信号の最小電圧は、外光環境の変化に関わらず、図16のCに示されるように0Vとなる。この場合、図16のCに示されるように、増幅後のアナログ信号の最大電圧と最小電圧との差分電圧は3Vとなる。よって、この場合、増幅後のアナログ信号が8ビットのデジタル信号に変換されると、その階調数は256階調になる。その結果、輝度劣化のデータ精度も高くすることができ、より一段と精度の高い輝度補正の実現が可能となる。

【0127】

[暗電流補正部71の構成例と動作例]

10

【0128】

制御部5のうち、かかる暗電流補正制御手法が適用された部分が図7の暗電流補正部71であり、その具体的構成例が図10に示されている。図10に示されるように、暗電流補正部71は、メモリ61、A/D変換部52に加え、切替部81、およびD/A変換部82から構成されている。

【0129】

暗電流補正部71の動作について説明する。

【0130】

暗電流補正制御は、初期データと、その後の一定時間経過後に測定される輝度データとの何れに対しても施される。

20

【0131】

具体的には例えば、図8の初期データ取得処理の前と、図9の補正データ取得処理の前とのそれぞれにおいて、黒画面での受光センサ3の輝度データ（以下、黒画面輝度データと称する）を取得する処理（以下、黒画面輝度データ取得処理と称する）が実行される。

【0132】

図17は、表示装置1が実行する黒画面輝度データ取得処理の一例を説明するフローチャートである。

【0133】

図17の黒画面輝度データ取得処理は、例えば、ELパネル2が区分された各領域毎に並行して実行される。即ち、図8の初期データ取得処理は、各受光センサ3毎に並行して実行される。また、黒画面輝度データ取得処理の開始前に、補正制御部54は、図10の暗電流補正部71の切替部81の出力先を、A/D変換部52に切り替える。

30

【0134】

ステップS41において、信号処理部53は、ELパネル2を黒画面にする（全画素101を消灯させる）。

【0135】

ステップS42において、受光センサ3は、オフセット分のアナログの受光信号（黒電流信号）を、暗電流補正部71に出力する。このとき、上述の如く、暗電流補正部71の切替部81の出力先はA/D変換部52に切り替えられている。よって、オフセット分のアナログの受光信号（黒電流信号）は、A/D変換部52に供給される。

40

【0136】

ステップS43において、A/D変換部52は、増幅後のアナログの受光信号を、デジタルの信号である黒画面輝度データに変換する。ステップS44において、A/D変換部52は、黒画面輝度データをメモリ61に記憶させる。

【0137】

このようにして、黒画面輝度データがメモリ61に記憶されると、補正制御部54は、切替部81の出力先を、可変増幅部51の入力端子Vin+に切り替える。その後、図8の初期データ取得処理または、図9の補正データ取得処理が実行される。

【0138】

例えば、図8の初期データ取得処理では、ステップS4の増幅処理として、次のような

50

処理が実行される。

【0139】

即ち、メモリ61から黒画面輝度データが読み出されて、D/A変換部82に供給される。D/A変換部82は、黒画面輝度データをアナログ信号（以下、黒画面信号と称する）に変換し、可変増幅部51の入力端子Vin-に入力させる。このとき、注目画素についての受光センサ3の受光信号は、切替部81を介して、可変増幅部51の入力端子Vin-に入力される。よって、受光センサ3の受光信号の電圧（入力端子Vin+の電圧）から、オフセット分の黒画面信号の電圧（入力端子Vin-の電圧）が減算された電圧が、増幅率調整部83により調整された増幅率GKで増幅される。増幅後のアナログ信号が、図8のステップS5という「増幅後の受光信号」として、A/D変換部52に供給される。

10

【0140】

この場合、A/D変換部52に供給される「増幅後の受光信号」の最大電圧が3Vの場合、図16のCに示されるように、その最大電圧と最小電圧との差分電圧は3Vとなる。よって、この場合、増幅後のアナログ信号が8ビットのデジタル信号に変換されると、その階調数は256階調になる。

【0141】

これにより、その後、ステップS5、S6の処理が実行されることで、注目画素の暗電流補正輝度データが得られ、それが初期データとしてメモリ61に供給される。

【0142】

また例えば、図9の補正データ取得処理では、ステップS24の処理として、上述したステップS4の増幅処理と同様の処理が実行される。よって、その後、ステップS25の処理が実行されることで、注目画素の暗電流補正輝度データとして、例えば8ビットの256階調のデジタルデータが得られる。また、ステップS26の処理で、初期データ取得処理実行時点の暗電流補正輝度データ、即ち8ビットの256階調のデジタルデータが初期データとして取得される。これにより、ステップS27、S28の処理により、0.4%の補正精度という高精度で、注目画素の補正データが算出され、メモリ61に記憶されることになる。

20

【0143】

このように、暗電流補正制御が行われることで、デジタル変換時の階調を最大限利用（例えば8bit256階調）してデジタル変換することができる。その結果、輝度劣化のデータ精度も高くする事ができ、焼き付き補正として精度の高い輝度補正の実行が可能となる。また、外光の強い比較的明るい場所においても、外光の強度に影響されることなく、精度の高い焼き付き補正が可能となる。

30

【0144】

[暗電流補正部の別の構成例]

【0145】

なお、暗電流補正部71の構成は、図10の構成に特に限定されない。例えば、図18に示されるように、黒画面信号の電圧として一定電圧Vcを可変増幅部51に供給する構成の暗電流補正部71を採用してもよい。

【0146】

図18は、暗電流補正部71の構成例であって、図10の例とは異なる構成例を示す図である。暗電流補正部71には、定電圧源91が設けられている。定電圧源91は、黒画面信号の電圧（オフセット電圧）として一定電圧Vcを、可変増幅部51の入力端子Vin-に供給する。暗電流補正部71として図18の構成を取ることで、図8の初期データ取得処理や図9の補正データ取得処理の実行前に、図17の黒画面輝度データ取得処理の実行は不要になる。

40

【0147】

[本発明の適用先]

【0148】

ところで、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本

50

発明の要旨を逸脱しない範囲において種々の変更が可能である。

【0149】

例えば、上述した画素101のパターン構造は、有機EL(Electro Luminescent)デバイスを用いた自発光型のパネルのほか、FED(Field Emission Display)などのその他の自発光型のパネルに採用することもできる。

【0150】

また、上述した画素101は、図4を参照して説明したように、2個のトランジスタ（サンプリング用トランジスタ31と駆動用トランジスタ32）と1個のキャパシタ（蓄積容量33）で構成されていたが、その他の回路構成を採用することもできる。

【0151】

その他の画素101の回路構成としては、例えば、2個のトランジスタと1個のキャパシタの構成（以下、2Tr/1C画素回路とも称する）の他に、次のような回路構成を採用できる。即ち、第1乃至第3のトランジスタを加えた、5個のトランジスタと1個のキャパシタの構成（以下、5Tr/1C画素回路とも称する）を採用することもできる。5Tr/1C画素回路を採用した画素101では、水平セクタ103から映像信号線DTL10を介してサンプリング用トランジスタ31に供給される信号電位がVsig固定となる。その結果、サンプリング用トランジスタ31は駆動用トランジスタ32への信号電位Vsigの供給をスイッチングする機能としてのみ動作する。また、電源線DSL10を介して駆動用トランジスタ32に供給される電位が第1電位Vcc固定となる。そして、追加された第1のトランジスタは、駆動用トランジスタ32への第1電位Vccの供給をスイッチングする。第2のトランジスタは、駆動用トランジスタ32への第2電位Vssの供給をスイッチングする。また、第3のトランジスタは、駆動用トランジスタ32への基準電位Vofの供給をスイッチングする。

【0152】

また、その他の画素101の回路構成としては、2Tr/1C画素回路と5Tr/1C画素回路の中間的な回路構成を採用することもできる。即ち、4個のトランジスタと1個のキャパシタからなる構成（4Tr/1C画素回路）や、3個のトランジスタと1個のキャパシタからなる構成（3Tr/1C画素回路）を採用することもできる。4Tr/1C画素回路および3Tr/1C画素回路としては、例えば、水平セクタ103からサンプリング用トランジスタ31に供給する信号電位をVsigとVofsでパルス化するなどの構成を取ることができる。即ち、第3のトランジスタの1つか、または、第2および第3のトランジスタの両方を省略した構成を取ることができる。

【0153】

さらに、2Tr/1C画素回路、3Tr/1C画素回路、4Tr/1C画素回路、または5Tr/1C画素回路には、有機発光材料部の容量成分を補う等の目的で、発光素子34のアノード-カソード間に補助容量を追加してもよい。

【0154】

本明細書において、フローチャートに記述されたステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。

【0155】

また、本発明は、図1の表示装置1に適用できたように、各種表示装置に適用可能である。また、本発明が適用される表示装置は、様々な電子機器に入力された、若しくは、様々な電子機器内で生成した映像信号を画像若しくは映像として表示するディスプレイに適用することが可能である。ここで、様々な電子機器としては、例えば、デジタルスチルカメラやデジタルビデオカメラ、ノート型パーソナルコンピュータ、携帯電話、テレビジョン受像機などが存在する。以下この様な表示装置が適用された電子機器の例を示す。

【0156】

例えば、本発明は、電子機器の一例であるテレビジョン受像機に適用できる。このテレビジョン受像機は、フロントパネル、フィルターガラス等から構成される映像表示画面を

10

20

30

40

50

含み、本発明の表示装置をその映像表示画面に用いることにより作製される。

【0157】

例えば、本発明は、電子機器の一例であるノート型パーソナルコンピュータに適用できる。このノート型パーソナルコンピュータにおいて、その本体には文字等を入力するとき操作されるキーボードを含み、その本体カバーには画像を表示する表示部を含む。このノート型パーソナルコンピュータは、本発明の表示装置をその表示部に用いることにより作製される。

【0158】

例えば、本発明は、電子機器の一例である携帯端末装置に適用できる。この携帯端末装置は、上部筐体と下部筐体とを有している。この携帯端末装置の状態としては、それらの2つの筐体が開いた状態と、閉じた状態とが存在する。この携帯端末装置は、上述した上側筐体と下側筐体との他、連結部（ここではヒンジ部）、ディスプレイ、サブディスプレイ、ピクチャーライト、カメラ等を含み、本発明の表示装置をそのディスプレイやサブディスプレイに用いることにより作製される。

10

【0159】

例えば、本発明は、電子機器の一例であるデジタルビデオカメラに適用可能である。デジタルビデオカメラは、本体部、前方を向いた側面に被写体撮影用のレンズ、撮影時のスタート／ストップスイッチ、モニター等を含み、本発明の表示装置をそのモニターに用いることにより作製される。

【図面の簡単な説明】

20

【0160】

【図1】 本発明を適用した表示装置の一実施の形態の構成例を示すブロック図である。

【図2】 図1の表示装置のELパネルの構成例を示すブロック図である。

【図3】 図2のELパネルを構成する画素が発光する色の配列を示す図である。

【図4】 図2のELパネルを構成する画素の詳細な回路構成を示したブロック図である。

【図5】 図2のELパネルを構成する画素の動作の一例を説明するタイミングチャートである。

【図6】 図2のELパネルを構成する画素の動作の別の例を説明するタイミングチャートである。

【図7】 図1の表示装置の機能的構成例であって、焼き付き補正制御を実行するために必要な表示装置の機能ブロック図である。

30

【図8】 図1の表示装置が実行する初期データ取得処理の例を説明するフローチャートである。

【図9】 図1の表示装置が実行する補正データ取得処理の例を説明するフローチャートである。

【図10】 図1の表示装置の制御部の構成例であって、増幅率制御と暗電流補正制御とを実現可能な制御部の構成例を示すブロック図である。

【図11】 図1の表示装置の受光センサの出力電圧の関係の例を示す図である。

【図12】 図1の表示装置の受光センサの受光信号の増幅後のアナログ信号の最大電圧と、そのアナログ信号がデジタル化された場合の階調数の関係を示す図である。

40

【図13】 本発明が適用される増幅率制御手法を説明する図である。

【図14】 図13の増幅率制御手法に従って、増幅率制御が行われた場合の増幅後のアナログ信号の最大電圧と、そのアナログ信号がデジタル化された場合の階調数の関係を示す図である。

【図15】 図1の表示装置の受光センサの輝度依存性を示す図である。

【図16】 本発明が適用される暗電流補正制御手法を説明する図である。

【図17】 図1の表示装置が実行する黒画面輝度データ取得処理の例を説明するフローチャートである。

【図18】 図1の表示装置の制御部の構成例であって、増幅率制御と暗電流補正制御とを実現可能な制御部の構成例を示すブロック図である。

50


【符号の説明】

【0161】

1 表示装置, 2 ELパネル, 3 受光センサ, 5 制御部, 31 サンプル用トランジスタ, 32 駆動用トランジスタ, 33 蓄積容量, 34 発光素子, 51 可変増幅部, 52 A/D変換部, 53 信号処理部, 54 制御部, 61 メモリ, 71 暗電流補正部, 81 切替部, 82 D/A変換部, 83 増幅率調整部, 91 定電圧源, 101 画素


【図1】

図1




【図2】

図2




【図 3】

図3




【図 4】

図4




【図 5】

図5




【図 6】

図6




【図 7】

図7




【図 8】

図8




【図 9】

図9





【図 10】

図10





【図 1 1】

図11




【図 1 3】

図13




【図 1 2】

図12




【図 1 4】

図14




【図 15】

図15




【図 16】

図16




【図 17】

図17



【図 18】

図18



フロントページの続き

(51)Int.Cl. F I
G 0 9 G 3/20 6 7 0 J
H 0 5 B 33/14 A

(72)発明者 内野 勝秀
東京都港区港南1丁目7番1号 ソニー株式会社内

審査官 森口 忠紀

(56)参考文献 特開2003-173869 (JP, A)
特開2006-214781 (JP, A)

(58)調査した分野(Int.Cl., DB名)
G 0 9 G 3/00- 3/38
H 0 5 B 33/00-33/28

专利名称(译)	表示装置		
公开(公告)号	JP5403322B2	公开(公告)日	2014-01-29
申请号	JP2008266437	申请日	2008-10-15
[标]申请(专利权)人(译)	索尼公司		
申请(专利权)人(译)	索尼公司		
当前申请(专利权)人(译)	索尼公司		
[标]发明人	尾本啓介 山下淳一 内野勝秀		
发明人	尾本 啓介 山下 淳一 内野 勝秀		
IPC分类号	G09G3/30 G09G3/20 H01L51/50		
FI分类号	G09G3/30.H G09G3/30.K G09G3/20.631.V G09G3/20.642.P G09G3/20.642.C G09G3/20.670.J H05B33/14.A G09G3/3233 G09G3/3266 G09G3/3275 G09G3/3291 G09G5/00.550.C		
F-TERM分类号	3K107/AA01 3K107/BB01 3K107/CC34 3K107/EE03 3K107/EE68 3K107/HH04 5C080/AA06 5C080/BB05 5C080/DD03 5C080/DD29 5C080/EE28 5C080/FF11 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C080/JJ05 5C080/JJ07 5C080/KK02 5C080/KK07 5C080/KK43 5C082/BD00 5C082/CA11 5C082/CB03 5C082/MM02 5C082/MM03 5C380/AA01 5C380/AB06 5C380/AB21 5C380/AB22 5C380/AB24 5C380/AB34 5C380/AC05 5C380/AC07 5C380/AC08 5C380/AC09 5C380/AC11 5C380/BA36 5C380/BA38 5C380/BA39 5C380/BB02 5C380/BB03 5C380/BB04 5C380/BB21 5C380/BD02 5C380/BD04 5C380/BD11 5C380/CA04 5C380/CA08 5C380/CA12 5C380/CA32 5C380/CA53 5C380/CB01 5C380/CB20 5C380/CB26 5C380/CB27 5C380/CC03 5C380/CC04 5C380/CC06 5C380/CC07 5C380/CC27 5C380/CC30 5C380/CC33 5C380/CC41 5C380/CC62 5C380/CD012 5C380/CE11 5C380/CF01 5C380/CF21 5C380/CF27 5C380/CF28 5C380/CF41 5C380/CF48 5C380/CF49 5C380/CF51 5C380/CF68 5C380/DA02 5C380/DA06 5C380/FA05 5C380/FA23 5C380/FA28 5C380/GA07 5C380/GA12 5C380/GA17		
代理人(译)	西川 孝		
其他公开文献	JP2010096908A		
外部链接	Espacenet		

摘要(译)

要解决的问题：进行高精度图像持久性校正。解决方案：安装在EL面板2上的光接收传感器3测量目标像素的发光亮度，并输出亮度作为模拟光接收信号。可变放大单元51以规定的放大率放大从光接收传感器3输出的目标像素的光接收信号。A/D转换单元52将放大的光接收信号转换为数字信号以输出。信号处理单元53基于数字数据计算由于时间劣化导致的亮度降低的校正数据，基于校正数据校正与目标像素对应的视频信号，并提供校正的视频信号暗电流校正单元71通过消除从光接收传感器输出的目标像素的光接收信号中包括的光接收传感器的暗电流分量来校正光接收信号。例如，本发明应用于使用自发光元件的面板。Z

