

(19) 日本国特許庁(JP)

(12) 公 開 特 許 公 報(A)

(11) 特許出願公開番号
特開2007-114285
(P2007-114285A)

(43) 公開日 平成19年5月10日(2007.5.10)

(51) Int.Cl.	F I	テーマコード (参考)
G09G 3/30 (2006.01)	G09G 3/30 J	3K107
G09G 3/20 (2006.01)	G09G 3/20 642P	5C080
H01L 51/50 (2006.01)	G09G 3/20 624A	
	G09G 3/20 642C	
	H05B 33/14 A	
審査請求 未請求 請求項の数 7 O L (全 18 頁) 最終頁に続く		

(21) 出願番号	特願2005-303104 (P2005-303104)	(71) 出願人	302020207
(22) 出願日	平成17年10月18日 (2005.10.18)		東芝松下ディスプレイテクノロジー株式会社
			東京都港区港南4-1-8
		(74) 代理人	100058479
			弁理士 鈴江 武彦
		(74) 代理人	100091351
			弁理士 河野 哲
		(74) 代理人	100088683
			弁理士 中村 誠
		(74) 代理人	100108855
			弁理士 蔵田 昌俊
		(74) 代理人	100075672
			弁理士 峰 隆司
		最終頁に続く	


(54) 【発明の名称】 表示装置及びその駆動方法

(57) 【要約】

【課題】 黒色画像の明るさが表示装置間でばらつくのを抑制する。

【解決手段】 ダミー画素PX'の各々に対して、電圧源VSとダミー画素PX'の駆動回路とを接続してその駆動回路にプリチャージ信号を書き込むダミー書込動作と、ダミー画素PX'の駆動回路と表示素子OLEDとを接続して駆動電流をその表示素子OLEDに流すダミー表示動作とを実施し、電源端子ND3とダミー画素PX'の駆動回路との間に流れる電流の全ダミー画素PX'についての和に基づいてプリチャージ信号の大きさを変更するフィードバック制御を行う。

【選択図】 図3



【特許請求の範囲】

【請求項 1】

映像信号を出力する電流源と、
プリチャージ信号を出力する電圧源と、

第 1 電源端子に接続されると共に第 1 入力信号に対応した大きさの第 1 駆動電流を出力する第 1 駆動回路と、第 2 電源端子に接続されると共に前記第 1 駆動電流の大きさに応じて表示状態が変化する第 1 表示素子とを含んだ有効画素と、

第 3 電源端子に接続されると共に第 2 入力信号に対応した大きさの第 2 駆動電流を出力する第 2 駆動回路と、前記第 2 電源端子に接続されると共に前記第 2 駆動電流の大きさに応じて表示状態が変化する第 2 表示素子とを各々が含んだ複数のダミー画素とを具備し、

前記有効画素で第 1 階調を表示する場合には、選択期間において前記電流源と前記第 1 駆動回路とを接続して前記第 1 駆動回路に前記第 1 入力信号として前記映像信号を書き込む第 1 書込動作を行い、前記選択期間に続く非選択期間において前記第 1 駆動回路と前記第 1 表示素子とを接続して前記第 1 駆動電流を前記第 1 表示素子に流す有効表示動作を行い、

前記有効画素で前記第 1 階調と比較してより低い第 2 階調を表示する場合には、前記選択期間において前記電圧源と前記第 1 駆動回路とを接続して前記第 1 駆動回路に前記第 1 入力信号として前記プリチャージ信号を書き込む第 2 書込動作を行い、前記非選択期間において前記有効表示動作を行い、

前記複数のダミー画素の各々に対して、前記電圧源と前記第 2 駆動回路とを接続して前記第 2 駆動回路に前記第 2 入力信号として前記プリチャージ信号を書き込むダミー書込動作と、前記第 2 駆動回路と前記第 2 表示素子とを接続して前記第 2 駆動電流を前記第 2 表示素子に流すダミー表示動作とを実施し、前記第 3 電源端子と前記第 2 駆動回路との間に流れる電流の前記複数のダミー画素についての和に基づいて前記プリチャージ信号の大きさを変更するフィードバック制御を行うことを特徴とする表示装置。

【請求項 2】

前記和が基準値と比較してより大きい場合には前記プリチャージ信号と前記第 1 電源端子の電位との差の絶対値がより小さくなるように前記プリチャージ信号の大きさを変更することを特徴とする請求項 1 に記載の表示装置。

【請求項 3】

前記和が基準値と比較してより小さい場合には前記プリチャージ信号と前記第 1 電源端子の電位との差の絶対値がより大きくなるように前記プリチャージ信号の大きさを変更することを特徴とする請求項 1 に記載の表示装置。

【請求項 4】

前記和が第 1 基準値と比較してより大きい場合には前記プリチャージ信号と前記第 1 電源端子の電位との差の絶対値がより小さくなるように前記プリチャージ信号の大きさを変更し、前記和が前記第 1 基準値と等しいか又はそれよりも小さな第 2 基準値と比較してより小さい場合には、前記プリチャージ信号と前記第 1 電源端子の電位との差の絶対値がより大きくなるように前記プリチャージ信号の大きさを変更することを特徴とする請求項 1 に記載の表示装置。

【請求項 5】

前記第 1 駆動回路と前記第 2 駆動回路とは構造が同一であることを特徴とする請求項 1 に記載の表示装置。

【請求項 6】

前記第 1 表示素子と前記第 2 表示素子とは構造が同一であることを特徴とする請求項 1 に記載の表示装置。

【請求項 7】

映像信号を出力する電流源と、プリチャージ信号を出力する電圧源と、第 1 電源端子に接続されると共に第 1 入力信号に対応した大きさの第 1 駆動電流を出力する第 1 駆動回路と、第 2 電源端子に接続されると共に前記第 1 駆動電流の大きさに応じて表示状態が変

10

20

30

40

50

する第1表示素子とを含んだ有効画素と、第3電源端子に接続されると共に第2入力信号に対応した大きさの第2駆動電流を出力する第2駆動回路と、前記第2電源端子に接続されると共に前記第2駆動電流の大きさに応じて表示状態が変化する第2表示素子とを各々が含んだ複数のダミー画素とを具備した表示装置の駆動方法であって、

前記有効画素で第1階調を表示する場合には、選択期間において前記電流源と前記第1駆動回路とを接続して前記第1駆動回路に前記第1入力信号として前記映像信号を書き込む第1書込動作を行い、前記選択期間に続く非選択期間において前記第1駆動回路と前記第1表示素子とを接続して前記第1駆動電流を前記第1表示素子に流す有効表示動作を行い、

前記有効画素で前記第1階調と比較してより低い第2階調を表示する場合には、前記選択期間において前記電圧源と前記第1駆動回路とを接続して前記第1駆動回路に前記第1入力信号として前記プリチャージ信号を書き込む第2書込動作を行い、前記非選択期間において前記有効表示動作を行い、

前記複数のダミー画素の各々に対して、前記電圧源と前記第2駆動回路とを接続して前記第2駆動回路に前記第2入力信号として前記プリチャージ信号を書き込むダミー書込動作と、前記第2駆動回路と前記第2表示素子とを接続して前記第2駆動電流を前記第2表示素子に流すダミー表示動作とを実施し、前記第3電源端子と前記第2駆動回路との間に流れる電流の前記複数のダミー画素についての和に基づいて前記プリチャージ信号の大きさを変更するフィードバック制御を行うことを特徴とする駆動方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、表示装置及びその駆動方法に係り、特に、画素に映像信号として電流信号を供給するアクティブマトリクス型表示装置及びその駆動方法に関する。

【背景技術】

【0002】

特許文献1には、カレントコピー型の回路を画素回路に採用したアクティブマトリクス型有機EL表示装置が記載されている。この表示装置では、各画素に映像信号として電流信号を供給し、有機EL素子を映像信号の大きさに対応した輝度で発光させる。

【0003】

この表示装置を駆動する場合、通常、有効走査期間とブランキング期間（垂直ブランキング期間）とを交互に繰り返す。有効走査期間では、例えば、画素を行毎に順次選択し、選択した画素に映像信号を書き込む。各画素の有機EL素子は、有効走査期間のうち選択されていない期間とブランキング期間とにおいて、先の映像信号の大きさに対応した輝度で発光する筈である。

【0004】

ところが、実際には、映像信号が小さい場合、特に、最も低い階調を表示する場合、に、階調の再現性が不十分となることがある。そのため、黒色画像の明るさが表示装置間でばらつくことがある。

【特許文献1】 米国特許第6373454号明細書

【発明の開示】

【発明が解決しようとする課題】

【0005】

本発明の目的は、黒色画像の明るさが表示装置間でばらつくのを抑制することにある。

【課題を解決するための手段】

【0006】

本発明の第1側面によると、映像信号を出力する電流源と、プリチャージ信号を出力する電圧源と、第1電源端子に接続されると共に第1入力信号に対応した大きさの第1駆動電流を出力する第1駆動回路と、第2電源端子に接続されると共に前記第1駆動電流の大きさに応じて表示状態が変化する第1表示素子とを含んだ有効画素と、第3電源端子に接

10

20

30

40

50

続されると共に第2入力信号に対応した大きさの第2駆動電流を出力する第2駆動回路と、前記第2電源端子に接続されると共に前記第2駆動電流の大きさに応じて表示状態が変化する第2表示素子とを各々が含んだ複数のダミー画素とを具備し、前記有効画素で第1階調を表示する場合には、選択期間において前記電流源と前記第1駆動回路とを接続して前記第1駆動回路に前記第1入力信号として前記映像信号を書き込む第1書込動作を行い、前記選択期間に続く非選択期間において前記第1駆動回路と前記第1表示素子とを接続して前記第1駆動電流を前記第1表示素子に流す有効表示動作を行い、前記有効画素で前記第1階調と比較してより低い第2階調を表示する場合には、前記選択期間において前記電圧源と前記第1駆動回路とを接続して前記第1駆動回路に前記第1入力信号として前記プリチャージ信号を書き込む第2書込動作を行い、前記非選択期間において前記有効表示動作を行い、前記複数のダミー画素の各々に対して、前記電圧源と前記第2駆動回路とを接続して前記第2駆動回路に前記第2入力信号として前記プリチャージ信号を書き込むダミー書込動作と、前記第2駆動回路と前記第2表示素子とを接続して前記第2駆動電流を前記第2表示素子に流すダミー表示動作とを実施し、前記第3電源端子と前記第2駆動回路との間に流れる電流の前記複数のダミー画素についての和に基づいて前記プリチャージ信号の大きさを変更するフィードバック制御を行うことを特徴とする表示装置が提供される。

10

【0007】

本発明の第2側面によると、映像信号を出力する電流源と、プリチャージ信号を出力する電圧源と、第1電源端子に接続されると共に第1入力信号に対応した大きさの第1駆動電流を出力する第1駆動回路と、第2電源端子に接続されると共に前記第1駆動電流の大きさに応じて表示状態が変化する第1表示素子とを含んだ有効画素と、第3電源端子に接続されると共に第2入力信号に対応した大きさの第2駆動電流を出力する第2駆動回路と、前記第2電源端子に接続されると共に前記第2駆動電流の大きさに応じて表示状態が変化する第2表示素子とを各々が含んだ複数のダミー画素とを具備した表示装置の駆動方法であって、前記有効画素で第1階調を表示する場合には、選択期間において前記電流源と前記第1駆動回路とを接続して前記第1駆動回路に前記第1入力信号として前記映像信号を書き込む第1書込動作を行い、前記選択期間に続く非選択期間において前記第1駆動回路と前記第1表示素子とを接続して前記第1駆動電流を前記第1表示素子に流す有効表示動作を行い、前記有効画素で前記第1階調と比較してより低い第2階調を表示する場合には、前記選択期間において前記電圧源と前記第1駆動回路とを接続して前記第1駆動回路に前記第1入力信号として前記プリチャージ信号を書き込む第2書込動作を行い、前記非選択期間において前記有効表示動作を行い、前記複数のダミー画素の各々に対して、前記電圧源と前記第2駆動回路とを接続して前記第2駆動回路に前記第2入力信号として前記プリチャージ信号を書き込むダミー書込動作と、前記第2駆動回路と前記第2表示素子とを接続して前記第2駆動電流を前記第2表示素子に流すダミー表示動作とを実施し、前記第3電源端子と前記第2駆動回路との間に流れる電流の前記複数のダミー画素についての和に基づいて前記プリチャージ信号の大きさを変更するフィードバック制御を行うことを特徴とする駆動方法が提供される。

20

30

【発明の効果】

40

【0008】

本発明によると、黒色画像の明るさが表示装置間でばらつくのを抑制できる。

【発明を実施するための最良の形態】

【0009】

以下、本発明の態様について、図面を参照しながら詳細に説明する。なお、各図において、同様又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。

【0010】

図1は、本発明の一態様に係る表示装置を概略的に示す平面図である。図2は、図1の表示装置に採用可能な構造の一例を概略的に示す部分断面図である。図3は、図1の表示

50

装置の一部を示す等価回路図である。なお、図 2 では、表示装置を、その表示面、すなわち前面又は光出射面、が下方を向き、背面が上方を向くように描いている。

【0011】

この表示装置は、アクティブマトリクス型駆動方式を採用した下面発光型の有機 EL 表示装置である。この有機 EL 表示装置は、表示パネル DP と、映像信号線ドライバ XDR と、走査信号線ドライバ YDR と、コントローラ CNT とを含んでいる。

【0012】

表示パネル DP は、例えば、ガラス基板などの絶縁基板 SUB を含んでいる。基板 SUB 上には、図 2 に示すように、アンダーコート層 UC として、例えば、 SiN_x 層と SiO_x 層とが順次積層されている。

【0013】

アンダーコート層 UC 上には、例えばソース及びドレインが形成されたポリシリコン層である半導体層 SC、例えば TEOS (tetraethyl orthosilicate) などを用いて形成され得るゲート絶縁膜 GI、及び例えば MoW などからなるゲート G が順次積層されており、それらはトップゲート型の薄膜トランジスタを構成している。この例では、これら薄膜トランジスタは、p チャネル薄膜トランジスタであり、図 1 及び図 3 に示す駆動制御素子 DR 及びスイッチ SWa 乃至 SWc として利用している。

【0014】

ゲート絶縁膜 GI 上には、図 1 及び図 3 に示すキャパシタ C の一方の電極と走査信号線 SL1 及び SL2 と制御線 CL1 及び CL2 とがさらに配置されている。これらは、ゲート G と同一の工程で形成可能である。

【0015】

走査信号線 SL1 及び SL2 は、図 1 に示すように、各々が後述する有効画素 PX の行方向 (X 方向) に延びており、有効画素 PX の列方向 (Y 方向) に交互に配列している。これら走査信号線 SL1 及び SL2 は、走査信号線ドライバ YDR に接続されている。

【0016】

制御線 CL1 及び CL2 は、X 方向に延びており、Y 方向に配列している。これら制御線 CL1 及び CL2 は、走査信号線ドライバ YDR に接続されている。

【0017】

ゲート絶縁膜 GI、ゲート G、走査信号線 SL1 及び SL2、制御線 CL1 及び CL2、並びにキャパシタ C の一方の電極は、図 2 に示す層間絶縁膜 II で被覆されている。層間絶縁膜 II は、例えばプラズマ CVD 法などにより成膜された SiO_x などからなる。この層間絶縁膜 II の一部は、キャパシタ C の誘電体層として利用する。

【0018】

層間絶縁膜 II 上には、キャパシタ C の他方の電極、示すソース電極 SE、ドレイン電極 DE、映像信号線 DL、プリチャージ信号線 BL、並びに電源線 PSL1 及び PSL1' が配置されている。これらは、同一工程で形成可能であり、例えば、Mo / Al / Mo の三層構造を有している。

【0019】

ソース電極 SE 及びドレイン電極 DE は、層間絶縁膜 II に設けられたコンタクトホールを介して薄膜トランジスタのソース及びドレインに電氣的に接続されている。

【0020】

映像信号線 DL は、図 1 に示すように、各々が Y 方向に延びており、X 方向に配列している。これら映像信号線 DL は、映像信号線ドライバ XDR に接続されている。

【0021】

プリチャージ信号線 BL は、この例では、X 方向に延びた部分を含んでいる。また、この例では、プリチャージ信号線 BL は、映像信号線ドライバ XDR に接続されている。

【0022】

電源線 PSL1 は、この例では、各々が Y 方向に延びており、X 方向に配列している。電源線 PSL1' は、この例では、X 方向に延びた部分を含んでいる。この例では、電源

10

20

30

40

50

線 P S L 1 及び P S L 1 ' は、映像信号線ドライバ X D R に接続されている。

【0023】

ソース電極 S E、ドレイン電極 D E、映像信号線 D L、プリチャージ信号線 B L、電源線 P S L 1 及び P S L 1 '、並びにキャパシタ C の他方の電極は、図 2 に示すパッシベーション膜 P S で被覆されている。パッシベーション膜 P S は、例えば S i N_x などからなる。

【0024】

パッシベーション膜 P S 上には、図 2 に示すように、前面電極として、光透過性の第 1 電極 P E が互いから離間して並置されている。各第 1 電極 P E は、画素電極であり、パッシベーション膜 P S に設けた貫通孔を介して、スイッチ S W a のドレイン電極 D E に接続されている。 10

【0025】

第 1 電極 P E は、この例では陽極である。第 1 電極 P E の材料としては、例えば、I T O (indium tin oxide) のような透明導電性酸化物を使用することができる。

【0026】

パッシベーション膜 P S 上には、さらに、図 2 に示す隔壁絶縁層 P I が配置されている。隔壁絶縁層 P I には、第 1 電極 P E に対応した位置に貫通孔が設けられているか、或いは、第 1 電極 P E が形成する列又は行に対応した位置にスリットが設けられている。ここでは、一例として、隔壁絶縁層 P I には、第 1 電極 P E に対応した位置に貫通孔が設けられていることとする。 20

【0027】

隔壁絶縁層 P I は、例えば、有機絶縁層である。隔壁絶縁層 P I は、例えば、フォトリソグラフィ技術を用いて形成することができる。

【0028】

第 1 電極 P E 上には、活性層として発光層を含んだ有機物層 O R G が配置されている。発光層は、例えば、発光色が赤色、緑色、又は青色のルミネセンス性有機化合物を含んだ薄膜である。この有機物層 O R G は、発光層に加え、正孔注入層、正孔輸送層、ブロッキング層、電子輸送層、電子注入層などもさらに含むことができる。

【0029】

隔壁絶縁層 P I 及び有機物層 O R G は、第 1 電極と向き合うように配置された対向電極としての第 2 電極 C E で被覆されている。第 2 電極 C E は、有効画素 P X と後述するダミー画素 P X ' との全てに共通の共通電極であり、この例では背面電極として設けられた光反射性の陰極である。第 2 電極 C E は、例えば、パッシベーション膜 P S と隔壁絶縁層 P I とに設けられたコンタクトホールを介して、映像信号線 D L と同一の層上に形成された電極配線（図示せず）に電氣的に接続されている。各々の有機 E L 素子 O L E D は、第 1 電極 P E、有機物層 O R G 及び第 2 電極 C E で構成されている。 30

【0030】

絶縁基板 S U B 上では、複数の有効画素 P X がマトリクス状に配列している。さらに、絶縁基板 S U B 上では、複数のダミー画素 P X ' が X 方向に配列している。

【0031】

有効画素 P X は、画像の表示に利用する画素である。有効画素 P X は、映像信号線 D L と走査信号線 S L 1 との交差部近傍に配置されている。 40

【0032】

ダミー画素 P X ' は、プリチャージ信号の大きさを制御するのに使用するダ画素であって、典型的には画像の表示には利用しない。ダミー画素 P X ' は、制御線 C L 1 に沿って配列している。

【0033】

画素 P X 及び P X ' の各々は、表示素子である有機 E L 素子 O L E D と、駆動回路と、出力制御スイッチ S W a と、信号供給制御スイッチ S W b と、ダイオード接続スイッチ S W c とを含んでいる。この例では、駆動回路は、駆動制御素子 D R とキャパシタ C とを含 50

んでいる。上記の通り、この例では、駆動制御素子 D R 及びスイッチ S W a 乃至 S W c は、p チャンネル薄膜トランジスタである。

【0034】

典型的には、有効画素 P X とダミー画素 P X ' とは、有機 E L 素子 O L E D の構造が互いに等しい。また、典型的には、有効画素 P X とダミー画素 P X ' とは、駆動回路の構造が互いに等しい。

【0035】

有効画素 P X では、スイッチ S W b 及び S W c は、駆動制御素子 D R のドレインとゲートと映像信号線 D L との接続を、それらが互いに接続された第 1 状態と、それらが互いから切断された第 2 状態との間で切り替えるスイッチ群を構成している。ダミー画素 P X ' 10
では、スイッチ S W b 及び S W c は、駆動制御素子 D R のドレインとゲートとプリチャージ信号線 B L との接続を、それらが互いに接続された第 1 状態と、それらが互いから切断された第 2 状態との間で切り替えるスイッチ群を構成している。

【0036】

有効画素 P X では、駆動制御素子 D R と出力制御スイッチ S W a と有機 E L 素子 O L E D とは、第 1 電源端子 N D 1 と第 2 電源端子 N D 2 との間で、この順に直列に接続されている。この例では、第 1 電源端子 N D 1 は電源線 P S L に接続された高電位電源端子であり、第 2 電源端子 N D 2 は第 1 電源端子 N D 1 と比較してより低い電位に設定された低電位電源端子である。

【0037】

他方、ダミー画素 P X ' では、駆動制御素子 D R と出力制御スイッチ S W a と有機 E L 素子 O L E D とは、電源線 P S L 1 ' と第 2 電源端子 N D 2 との間で、この順に直列に接続されている。電源線 P S L 1 ' と第 3 電源端子 N D 3 との間には、抵抗素子 R 2 と電圧計 V O L とが並列に接続されている。この例では、第 3 電源端子 N D 3 は、第 2 電源端子 N D 2 と比較してより高い電位に設定された高電位電源端子であり、典型的には、第 1 電源端子 N D 1 と同電位である。

【0038】

有効画素 P X では、出力制御スイッチ S W a のゲートは、走査信号線 S L 1 に接続されている。信号供給制御スイッチ S W b は映像信号線 D L と駆動制御素子 D R のドレインとの間に接続されており、そのゲートは走査信号線 S L 2 に接続されている。ダイオード接
続スイッチ S W c は駆動制御素子 D R のドレインとゲートとの間に接続されており、そのゲートは走査信号線 S L 2 に接続されている。

【0039】

ダミー画素 P X ' では、出力制御スイッチ S W a のゲートは、制御線 C L 1 に接続されている。信号供給制御スイッチ S W b はプリチャージ信号線 B L と駆動制御素子 D R のドレインとの間に接続されており、そのゲートは制御線 C L 2 に接続されている。ダイオード
接続スイッチ S W c は駆動制御素子 D R のドレインとゲートとの間に接続されており、そのゲートは制御線 C L 2 に接続されている。

【0040】

キャパシタ C は、定電位端子と駆動制御素子 D R のゲートとの間に接続されている。この例では、有効画素 P X のキャパシタ C は第 1 電源端子 N D 1 と駆動制御素子 D R のゲートとの間に接続されており、ダミー画素 P X ' のキャパシタ C は電源線 P S L 1 ' と駆動
制御素子 D R のゲートとの間に接続されている。

【0041】

表示パネル D P 上には、映像信号線ドライバ X D R が配置されている。映像信号線ドライバ X D R は、図 3 に示すように、映像信号線 D L 毎に、電流源 C S とスイッチ S W_{vs} とを含んでいる。さらに、映像信号線ドライバ X D R は、マルチプレクサ M L T と電圧源 V S と基準トランジスタ T R_{ref} と抵抗素子 R 1 及び R 2 と可変抵抗器 R_{var} と電圧計 V O L とを含んでいる。

【0042】

10

20

30

40

50

マルチプレクサMLTは、クロック信号CLK、スタート信号START、シリアル信号としての映像信号DATAが入力される入力端子を含んでいる。さらに、マルチプレクサMLTは、電流源CS毎に複数の出力端子を含んでいる。マルチプレクサMLTは、クロック信号CLKとスタート信号STARTとに基づいて、シリアル信号としての映像信号DATAをパラレル信号に変換し、これを各電流源CSへと出力する。この例では、マルチプレクサMLTは、映像信号を6ビットのデジタル信号として、各電流源CSに出力する。

【0043】

基準トランジスタ $T_{R_{ref}}$ は、この例ではpチャネル電界効果トランジスタである。基準トランジスタ $T_{R_{ref}}$ のソースは抵抗素子R1を介して定電位端子ND1'に接続されており、そのドレインは接地線に接続されている。この表示装置の駆動時には、基準トランジスタ $T_{R_{ref}}$ のソースドレイン間に基準電流 I_{ref} を流す。 10

【0044】

電流源CSは、映像信号線ドライバXDRの出力端子、すなわち映像信号線DLに接続された端子、と接地線との間に接続されている。電流源CSは、マルチプレクサMLTがパラレル信号として出力するデジタル信号をアナログ信号へと変換する。この例では、電流源CSは、マルチプレクサMLTが出力する6ビットのデジタル映像信号から、電流信号としてのアナログ映像信号を生成する。

【0045】

電流源CSは、複数の定電流源 $T_{R_{dgt}}$ と複数のスイッチ SW_{dgt} とを含んでいる。定電流源 $T_{R_{dgt}}$ とスイッチ SW_{dgt} とは、それぞれ、映像信号線ドライバXDRの出力端子と接地線との間で直列に接続されている。この例では、電流源CSは、6つの定電流源 $T_{R_{dgt}}$ と6つのスイッチ SW_{dgt} とを含んでいる。また、この例では、定電流源 $T_{R_{dgt}}$ 及びスイッチ SW_{dgt} は、pチャネル電界効果トランジスタである。 20

【0046】

定電流源 $T_{R_{dgt}}$ のゲートは、それぞれ、基準トランジスタ $T_{R_{ref}}$ のゲートに接続されている。スイッチ SW_{dgt} のゲートは、それぞれ、マルチプレクサMLTの出力端子に接続されている。

【0047】

定電流源 $T_{R_{dgt}}$ は、例えば、それらの1つが基準トランジスタ $T_{R_{ref}}$ と同一の構造を有しており、残りの5つがチャネル幅が異なること以外は基準トランジスタ $T_{R_{ref}}$ と同一の構造を有している。6つの定電流源 $T_{R_{dgt}}$ は、それらに接続されているスイッチ SW_{dgt} が閉じている間、例えば、基準電流 I_{ref} の1倍、2倍、4倍、8倍、16倍、32倍の大きさの定電流をそれぞれ出力する。 30

【0048】

スイッチ SW_{vs} と可変抵抗器 R_{var} と定電圧源VSとは、映像信号線DLと接地線との間で、この順に直列に接続されている。また、可変抵抗器 R_{var} と定電圧源VSとは、プリチャージ信号線BLと接地線との間で、この順に直列に接続されている。

【0049】

定電圧源VSは、定電圧を出力する。例えば、定電圧源VSの出力電圧は、映像信号が最低階調である場合に書込動作によって設定されるべき映像信号線DLの電圧とほぼ等しいか又はそれよりも高い定電圧である。また、可変抵抗器 R_{var} は、制御信号 D_{in} によって抵抗値が変化する。すなわち、定電圧源VSと可変抵抗器 R_{var} とは、制御信号 D_{in} によって出力電圧の大きさが変化する電圧源を構成している。 40

【0050】

スイッチ SW_{vs} は、この例では、pチャネル電界効果トランジスタである。スイッチ SW_{vs} のゲートには、例えば、最低階調に対応した映像信号を有効画素PXに書き込むときにのみスイッチ SW_{vs} を閉じる制御信号BLKが入力される。

【0051】

抵抗素子R2と電圧計VOLとは、電源端子ND3と電源線PSL1'との間で並列に 50

接続されている。電圧計 VOL は、抵抗素子 $R2$ の両端子間の電圧に対応した信号 D_{out} を出力する。

【0052】

表示パネル DP 上には、走査信号線ドライバ YDR がさらに配置されている。上記の通り、走査信号線ドライバ YDR には、走査信号線 $SL1$ 及び $SL2$ 並びに制御線 $CL1$ 及び $CL2$ が接続されている。

【0053】

映像信号線ドライバ XDR と走査信号線ドライバ YDR とは、コントローラ CNT に接続されている。コントローラ CNT は、映像信号線ドライバ XDR にクロック信号 CLK とスタート信号 $START$ と映像信号 $DATA$ とを出力する。また、コントローラ CNT は、走査信号線ドライバ YDR にクロック信号とスタート信号とを出力する。 10

【0054】

さらに、コントローラ CNT は、映像信号線ドライバ XDR が出力する信号 D_{out} から制御信号 D_{in} を生成し、これを映像信号線ドライバ XDR に出力する。具体的には、コントローラ CNT は、抵抗素子 $R2$ を流れる電流値が第1基準値と比較してより大きい場合には、プリチャージ信号、すなわち、映像信号線ドライバ XDR がプリチャージ信号線 BL に出力する信号、と第1電源端子 $ND1$ の電位との差の絶対値をより小さくする制御信号 D_{in} を映像信号線ドライバ XDR に出力する。また、コントローラ CNT は、抵抗素子 $R2$ を流れる電流値が第2基準値と比較してより小さい場合には、プリチャージ信号と第1電源端子 $ND1$ の電位との差の絶対値をより大きくする制御信号 D_{in} を映像信号線ドライバ XDR に出力する。そして、コントローラ CNT は、抵抗素子 $R2$ を流れる電流値が第1基準値から第2基準値までの範囲内にある場合には、プリチャージ信号の大きさを維持する制御信号 D_{in} を映像信号線ドライバ XDR に出力する。なお、第2基準値は、第1基準値と等しいか又はそれよりも小さな値である。 20

【0055】

この有機 EL 表示装置は、例えば、以下の方法により駆動する。

図4は、図1乃至図3に示す表示装置の駆動方法の一例を概略的に示すタイミングチャートである。図4には、有効画素 PX が M 個の行を形成している場合の駆動方法を描いており、横軸は時間を示し、縦軸は電位を示している。

【0056】

図4において、「 XDR 出力」のうち、「 I_{sigm} 」と表記した期間は映像信号線ドライバ XDR が映像信号線 DL に映像信号 I_{sigm} を出力する期間を示し、「 V_{prc} 」と表記した期間は映像信号線ドライバ XDR が映像信号線 DL にプリチャージ信号 V_{prc} を出力する期間を示している。また、図4において、「 $SL1$ 電位」及び「 $SL2$ 電位」で示す波形は走査信号線 $SL1$ 及び $SL2$ の電位をそれぞれ示し、「 $CL1$ 電位」及び「 $CL2$ 電位」で示す波形は制御線 $CL1$ 及び $CL2$ の電位をそれぞれ示している。 30

【0057】

この駆動方法では、有効走査期間とブランキング期間とを交互に繰り返す。有効走査期間では、有効画素 PX を行毎に選択する。有効画素 PX を選択している選択期間では、その有効画素 PX に対して、第1又は第2書込動作を行う。また、有効画素 PX を選択していない非選択期間では、その有効画素 PX で有効表示動作を行う。 40

【0058】

例えば、1行目の或る有効画素 PX で最低階調よりも高い第1階調を表示する場合、1行目の有効画素を選択している期間（以下、1行目選択期間という）において、この有効画素 PX に対して第1書込動作を実施する。すなわち、まず、1行目の有効画素 PX のスイッチ SWa を開く。次いで、マルチプレクサ MLT から電流源 CS に第1階調に対応した6ビットのデジタル映像信号を出力すると共に、1行目の有効画素 PX のスイッチ SWb 及び SWc を閉じる。

【0059】

電流源 CS は、デジタル映像信号をアナログ映像信号としての書込電流 I_{sig1} に変 50

換する。この書込電流 I_{sig1} は、第 1 電源端子 ND 1 から電流源 CS へと流れる。これにより、先の有効画素 PX の駆動制御素子 DR のゲート電位を、駆動制御素子 DR のソースドレイン間に書込電流 I_{sig1} が流れるときの値に設定する。

【0060】

その後、1 行目の有効画素 PX のスイッチ SW b 及び SW c を開く。さらに、それら有効画素 PX のスイッチ SW a を閉じることにより、1 行目選択期間を終了する。

【0061】

スイッチ SW a を閉じると、有機 EL 素子 OLED には、書込電流 I_{sig1} に対応した大きさの駆動電流 I_{drv1} が流れる。非選択期間では、スイッチ SW a は閉じたままとする。したがって、先の有効画素 PX の有機 EL 素子 OLED は、その有効画素 PX が次に選択されるまで、駆動電流 I_{drv1} の大きさに対応した輝度で発光し続ける。 10

【0062】

1 行目選択期間を終了した後、2 行目選択期間を開始する。

例えば、2 行目の或る有効画素 PX で第 1 階調よりも低い第 2 階調、ここでは最低階調、を表示する場合、2 行目選択期間において、この有効画素 PX に対して第 2 書込動作を実施する。すなわち、まず、2 行目の有効画素 PX のスイッチ SW a を開く。次いで、2 行目の有効画素 PX のスイッチ SW b 及び SW c を閉じると共に、スイッチ SW_{vs} を閉じる。なお、電流源 CS が含む全てのスイッチ SW_{dgt} は開いたままとしておく。

【0063】

定電圧源 VS の出力電圧は、例えば、映像信号が最低階調である場合に書込動作によって設定されるべき映像信号線 DL の電圧よりも高い定電圧である。したがって、可変抵抗器 R_{var} の抵抗値が適切に設定されていれば、先の有効画素 PX の駆動制御素子 DR のゲートソース間電圧 V_{gs} は、その閾値電圧 V_{th} よりも高くなる。 20

【0064】

その後、2 行目の有効画素 PX のスイッチ SW b 及び SW c を開く。さらに、それら有効画素 PX のスイッチ SW a を閉じることにより、2 行目選択期間を終了する。

【0065】

上記の通り、先の有効画素 PX では、駆動制御素子 DR のゲートソース間電圧 V_{gs} はその閾値電圧 V_{th} よりも高い値に設定されている。したがって、この有効画素 PX の有機 EL 素子 OLED は、非選択期間において発光しない。 30

【0066】

このように、有効走査期間では、有効画素 PX を行毎に選択する。そして、各選択期間では、選択した各々の有効画素 PX に対し、その有効画素 PX で表示すべき階調に応じて第 1 又は第 2 書込動作を実施する。

【0067】

この駆動方法では、さらに、以下に説明するフィードバック制御を繰り返す。例えば、ブランキング期間において、以下のフィードバック制御を行う。

【0068】

まず、ダミー書込動作を実施する。すなわち、ダミー画素 PX' のスイッチ SW a を開き、続いて、ダミー画素 PX' のスイッチ SW b 及び SW c を閉じる。可変抵抗器 R_{var} の抵抗値が適切に設定されていれば、これらダミー画素 PX' の駆動制御素子 DR のゲートソース間電圧 V_{gs} は、その閾値電圧 V_{th} よりも高くなる。その後、ダミー画素 PX' のスイッチ SW b 及び SW c を開く。これにより、ダミー書込動作を終了する。 40

【0069】

次に、ダミー表示動作を実施する。すなわち、ダミー画素 PX' のスイッチ SW a を閉じる。上記の通り、各ダミー画素 PX' の駆動制御素子 DR のゲートソース間電圧 V_{gs} はその閾値電圧 V_{th} よりも高い値に設定されている。そのため、各ダミー画素 PX' の駆動制御素子 DR に流れる電流値は極めて小さい。

【0070】

しかしながら、抵抗素子 R 2 に流れる電流値は、駆動制御素子 DR に流れる電流値の全 50

ダミー画素 PX' についての和に相当する。したがって、電圧計 VOL は、抵抗素子 R_2 に流れる電流値（或いは、抵抗素子 R_2 の両端子間の電圧）を十分に高い精度で検出する。

【0071】

その後、コントローラ CNT において、映像信号線ドライバ XDR が出力する信号 D_{out} から制御信号 D_{in} を生成し、これをコントローラ CNT から映像信号線ドライバ XDR へと出力する。具体的には、抵抗素子 R_2 を流れる電流値が第1基準値と比較してより大きい場合には、プリチャージ信号をより小さくする制御信号 D_{in} を映像信号線ドライバ XDR に出力する。また、抵抗素子 R_2 を流れる電流値が第2基準値と比較してより小さい場合には、プリチャージ信号をより大きくする制御信号 D_{in} を映像信号線ドライバ XDR 10 に出力する。そして、コントローラ CNT は、抵抗素子 R_2 を流れる電流値が第1又は第2基準値と等しか或いはそれらの間にある場合には、プリチャージ信号の大きさを維持する制御信号 D_{in} を映像信号線ドライバ XDR に出力する。なお、上記の通り、第2基準値は、第1基準値と等しいか又はそれよりも小さな値である。

【0072】

このフィードバック制御を繰り返すと、抵抗素子 R_2 を流れる電流値は所定の範囲内に設定される。

【0073】

ここで、抵抗素子 R_2 を流れる電流値は、全てのダミー画素 PX' が最低階調を表示しているときに有機 EL 素子 $OLED$ に流れる電流値の全ダミー画素 PX' についての和で 20 ある。この和を所定の範囲内に設定することは、最低階調を表示しているダミー画素 PX' の輝度の平均を目標範囲内に設定することに相当する。

【0074】

また、有効画素 PX とダミー画素 PX' とで有機 EL 素子 $OLED$ 及び駆動回路の構造がほぼ等しい場合、それらの特性も有効画素 PX とダミー画素 PX' とでほぼ等しくなる。加えて、ダミー書込動作によってダミー画素 PX' に書き込むプリチャージ信号は、第2書込動作によって有効画素 PX に書き込むプリチャージ信号と等しい。それゆえ、最低階調を表示しているダミー画素 PX' の輝度の平均を目標範囲内に設定することは、最低階調を表示している有効画素 PX の輝度の平均を目標範囲内に設定することに相当する。

【0075】

したがって、この駆動方法によれば、先のフィードバック制御を繰り返すことにより、最低階調を表示している有効画素 PX の輝度の平均を目標範囲内に設定することができる。それゆえ、この駆動方法によれば、例えば、表示パネル DP 間で駆動制御素子 DR の閾値電圧などがばらついた場合であっても、黒色画像の明るさが表示装置間でばらつくのを抑制することができる。

【0076】

加えて、この駆動方法によれば、表示パネル DP の温度が変化することによって駆動制御素子 DR の閾値電圧などが変化した場合であっても、黒色画像の明るさが変化するのを抑制することができる。

【0077】

また、図1乃至図3の表示装置は、抵抗素子 R_2 による電力消費が小さく、製造への負荷が小さい。これについて、図5及び図6を参照しながら説明する。

【0078】

図5は、比較例に係る表示装置を概略的に示す平面図である。図6は、図5の表示装置の一部を示す等価回路図である。

【0079】

図5及び図6に示す表示装置は、アクティブマトリクス型駆動方式を採用した下面発光型の有機 EL 表示装置である。この有機 EL 表示装置は、以下の構成を採用したこと以外は、図1乃至図3に示した有機 EL 表示装置と同様である。

【0080】

10

20

30

40

50

図 5 及び図 6 の表示装置において、表示パネル D P は、ダミー画素 P X ' と電源線 P S L 1 ' とプリチャージ信号線 B L と制御線 C L 1 及び C L 2 とを含んでいない。また、この表示装置では、抵抗素子 R 2 と電圧計 V O L とは、電源線 P S L 2 と接地線との間で並列に接続されている。さらに、この表示装置では、コントローラ C N T は、信号 D_{out} から制御信号 B L K を生成する機能は有していない。すなわち、この表示装置では、先のフィードバック制御は行わず、製造の最終段階において以下の初期設定工程を実施する。

【0081】

まず、有効走査期間において、全ての有効画素 P X に対して、上述した第 2 書込動作を実施する。次に、表示装置とは別体の外部装置を用いて、ブランキング期間において電圧計 V O L が出力する信号 D_{out} から抵抗素子 R 2 を流れる電流値を求め、この電流値を第 1 及び第 2 基準値と比較する。抵抗素子 R 2 を流れる電流値が第 1 基準値と比較してより大きい場合には、プリチャージ信号をより小さくする制御信号 D_{in} を映像信号線ドライバ X D R に出力するように、コントローラ C N T が記憶している情報を書き換える。また、抵抗素子 R 2 を流れる電流値が第 2 基準値と比較してより小さい場合には、プリチャージ信号をより大きくする制御信号 D_{in} を映像信号線ドライバ X D R に出力するように、コントローラ C N T が記憶している情報を書き換える。

10

【0082】

この第 2 書込動作から情報の書き換えまでのシーケンスを、抵抗素子 R 2 を流れる電流値が第 1 基準値から第 2 基準値までの範囲内になるまで繰り返す。これにより、初期設定工程を終了する。

20

【0083】

このように、図 5 及び図 6 の表示装置では、初期設定工程が必要である。これに対し、図 1 乃至図 3 の表示装置では、初期設定工程は不要である。すなわち、図 1 乃至図 3 の表示装置は、図 5 及び図 6 の表示装置と比較して、製造への負荷が小さい。

【0084】

また、図 5 及び図 6 の表示装置では、上記の通り、抵抗素子 R 2 を電源線 P S L 2 と接地線との間に接続している。そのため、抵抗素子 R 2 を流れる電流値は、駆動制御素子 D R を流れる電流値の全有効画素 P X についての和に相当する。有効画素 P X は表示に利用するため、抵抗素子 R 2 を流れる電流値は比較的大きい。したがって、図 5 及び図 6 の表示装置では、抵抗素子 R 2 の電力消費が大きい。

30

【0085】

これに対し、図 1 乃至図 3 の表示装置では、抵抗素子 R 2 は電源線 P S L 1 ' と電源端子 N D 3 との間に接続している。電源線 P S L 1 ' は、有効画素 P X には接続されておらず、ダミー画素 P X ' にのみ接続されている。通常、ダミー画素 P X ' の数は、有効画素 P X の数と比較してより少ない。しかも、ダミー画素 P X ' では最低階調を表示するため、ダミー画素 P X ' の駆動制御素子 D R を流れる電流値は小さい。そのため、抵抗素子 R 2 を流れる電流値は比較的小さい。したがって、図 1 乃至図 3 の表示装置は、図 5 及び図 6 の表示装置と比較して、抵抗素子 R 2 の電力消費が小さい。

【0086】

上述した駆動方法では、各選択期間において第 1 及び第 2 書込動作の何れか一方を実施したが、少なくとも一部の選択期間において、第 2 書込動作と第 1 書込動作とをこの順に実施してもよい。例えば、或る有効画素 P X で最低階調よりも高い第 1 階調を表示する場合には、その有効画素 P X の選択期間で第 1 書込動作のみを行い、他の有効画素 P X で第 1 階調よりも低い第 2 階調を表示する場合には、その有効画素 P X の選択期間で第 2 書込動作と第 1 書込動作とをこの順に行ってもよい。

40

【0087】

図 4 の駆動方法では、ブランキング期間においてダミー書込動作を行っているが、ダミー書込動作は有効走査期間において行ってもよい。また、先のフィードバック制御は、1 フレーム毎に行わなくてもよい。例えば、先のフィードバック制御は、数フレーム毎に行ってもよく、或いは、一定時間毎に行ってもよい。

50

【0088】

図1の表示パネルDPでは、ダミー画素PX'を、ダミー画素PX'が形成する行と映像信号線ドライバXDRとが有効画素PXによって規定される表示領域を挟んで向き合うように配置している。ダミー画素PX'の配置には様々な変形が可能である。

【0089】

図7乃至図11は、ダミー画素の配置の例を概略的に示す平面図である。図中、参照符号A1は有効画素PXが配置された有効画素領域を示し、参照符号A2はダミー画素PXが配置されたダミー画素領域を示している。

【0090】

図7の構造では、ダミー画素PX'を、ダミー画素領域A2と映像信号線ドライバXDRとが有効画素領域A1を挟んで向き合うように配置している。すなわち、図7では、ダミー画素PX'を図1と同様に配置している。ダミー画素PX'をX方向に配列させる場合、図1及び図7の構造を採用することができる。

【0091】

ダミー画素PX'をX方向に配列させる場合、ダミー画素PX'は、有効画素領域A1と映像信号線ドライバXDRとがダミー画素領域A2を挟んで向き合うように配置してもよい。或いは、ダミー画素PX'をX方向に配列させる場合、図8に示すように、ダミー画素PX'は、一对のダミー画素領域A2が有効画素領域A1を挟んで向き合うように配置してもよい。

【0092】

図9の構造では、ダミー画素PX'を、有効画素領域A1と走査信号線ドライバYDRとがダミー画素領域A2を挟んで向き合うように配置している。すなわち、図9では、ダミー画素PX'をY方向に配列させている。

【0093】

ダミー画素PX'をY方向に配列させる場合、ダミー画素PX'は、ダミー画素領域A2と映像信号線ドライバXDRとが有効画素領域A1を挟んで向き合うように配置してもよい。或いは、ダミー画素PX'をY方向に配列させる場合、図10に示すように、ダミー画素PX'は、一对のダミー画素領域A2が有効画素領域A1を挟んで向き合うように配置してもよい。

【0094】

図11の構造では、ダミー画素PX'を、ダミー画素領域A2が有効画素領域A1を取り囲むように配置している。すなわち、図11の構造は、図8の構造と図10の構造との組み合わせに相当する。このように、ダミー画素PX'の配置には、様々な変形が可能である。

【0095】

本態様では、有効画素PX及びダミー画素PX'に図1及び図3の構造を採用したが、画素PX及びPX'には他の構造を採用することも可能である。例えば、画素PX及びPX'において、ダイオード接続スイッチSWcを駆動制御素子DRのドレインとゲートとの間に接続する代わりに、有効画素PXにおいて、ダイオード接続スイッチSWcを駆動制御素子DRのゲートと映像信号線DLとの間に接続し、ダミー画素PX'において、ダイオード接続スイッチSWcを駆動制御素子DRのゲートとプリチャージ信号線BLとの間に接続してもよい。或いは、有効画素PXにおいて、信号供給制御スイッチSWbを駆動制御素子DRのドレインと映像信号線DLとの間に接続する代わりに、駆動制御素子DRのゲートと映像信号線DLとの間に接続し、ダミー画素PX'において、信号供給制御スイッチSWbを駆動制御素子DRのドレインとプリチャージ信号線BLとの間に接続してもよい。

【図面の簡単な説明】

【0096】

【図1】本発明の一態様に係る表示装置を概略的に示す平面図。

【図 2】図 1 の表示装置に採用可能な構造の一例を概略的に示す部分断面図。

【図 3】図 1 の表示装置の一部を示す等価回路図。

【図 4】図 1 乃至図 3 に示す表示装置の駆動方法の一例を概略的に示すタイミングチャート。

【図 5】比較例に係る表示装置を概略的に示す平面図。

【図 6】図 5 の表示装置の一部を示す等価回路図。

【図 7】ダミー画素の配置の例を概略的に示す平面図。

【図 8】ダミー画素の配置の例を概略的に示す平面図。

【図 9】ダミー画素の配置の例を概略的に示す平面図。

【図 10】ダミー画素の配置の例を概略的に示す平面図。

10

【図 11】ダミー画素の配置の例を概略的に示す平面図。


【符号の説明】

【0097】

A 1 …有効画素領域、A 2 …ダミー画素領域、B L …プリチャージ信号線、C …キャパシタ、C E …対向電極、C L 1 …制御線、C L 2 …制御線、C N T …コントローラ、C S …電流源、D E …ドレイン電極、D L …映像信号線、D P …表示パネル、D R …駆動制御素子、G …ゲート、G I …ゲート絶縁膜、I I …層間絶縁膜、M L T …マルチプレクサ、N D 1 …電源端子、N D 1 ′ …定電位端子、N D 2 …電源端子、N D 3 …電源端子、O L E D …有機 E L 素子、O R G …有機物層、P E …画素電極、P I …隔壁絶縁層、P S …パッシベーション膜、P S L 1 …電源線、P S L 1 ′ …電源線、P X …有効画素、P X ′ …
20
ダミー画素、R 1 …抵抗素子、R 2 …抵抗素子、R_{var} …可変抵抗器、S C …半導体層、S E …ソース電極、S L 1 …走査信号線、S L 2 …走査信号線、S U B …絶縁基板、S W a …スイッチ、S W b …スイッチ、S W c …スイッチ、S W_{dgt} …スイッチ、S W_{vs} …スイッチ、T R_{dgt} …定電流源、T R_{ref} …基準トランジスタ、U C …アンダーコート層、V O L …電圧計、V S …定電圧源、X D R …映像信号線ドライバ、Y D R …走査信号線ドライバ。


【図 1】

図 1




【図 2】

図 2




【図 3】

図 3




【図 4】

図 4




【図 5】

図 5




【図 6】

図 6




【図 7】

図 7




【図 9】

図 9




【図 8】

図 8




【図 10】

図 10



【図 11】

図 11



フロントページの続き

(51)Int.Cl.	F I	テーマコード (参考)
	G 0 9 G 3/20	6 4 2 B
	G 0 9 G 3/20	6 2 1 F

(74)代理人 100109830
弁理士 福原 淑弘

(74)代理人 100084618
弁理士 村松 貞男

(74)代理人 100092196
弁理士 橋本 良郎

(72)発明者 中村 則夫
東京都港区港南四丁目1番8号 東芝松下ディスプレイテクノロジー株式会社内

Fターム(参考) 3K107 AA01 BB01 CC33 EE03 HH04 HH05
5C080 AA06 BB05 DD03 FF11 JJ02 JJ03 JJ04 JJ06

专利名称(译)	显示装置及其驱动方法		
公开(公告)号	JP2007114285A	公开(公告)日	2007-05-10
申请号	JP2005303104	申请日	2005-10-18
[标]申请(专利权)人(译)	东芝松下显示技术股份有限公司		
申请(专利权)人(译)	东芝松下显示技术有限公司		
[标]发明人	中村则夫		
发明人	中村 则夫		
IPC分类号	G09G3/30 G09G3/20 H01L51/50		
FI分类号	G09G3/30.J G09G3/20.642.P G09G3/20.624.A G09G3/20.642.C H05B33/14.A G09G3/20.642.B G09G3/20.621.F G09G3/3241 G09G3/3266 G09G3/3275 G09G3/3283		
F-TERM分类号	3K107/AA01 3K107/BB01 3K107/CC33 3K107/EE03 3K107/HH04 3K107/HH05 5C080/AA06 5C080/BB05 5C080/DD03 5C080/FF11 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C080/JJ06 5C380/AA01 5C380/AB06 5C380/AB12 5C380/AB23 5C380/AB34 5C380/AB43 5C380/BA37 5C380/BA42 5C380/BC02 5C380/BC13 5C380/CA04 5C380/CA05 5C380/CA08 5C380/CA13 5C380/CA29 5C380/CA34 5C380/CB01 5C380/CB17 5C380/CC12 5C380/CC19 5C380/CC26 5C380/CC33 5C380/CC39 5C380/CC52 5C380/CC63 5C380/CD014 5C380/CF42 5C380/CF48 5C380/CF52 5C380/CF66 5C380/DA02 5C380/DA06 5C380/DA35 5C380/DA49 5C380/DA50 5C380/FA02 5C380/FA03 5C380/FA20 5C380/GA01		
代理人(译)	河野 哲 中村诚		
外部链接	Espacenet		

摘要(译)

要解决的问题：抑制显示设备之间黑色图像的亮度变化。用于将电压源VS连接到虚拟像素PX的驱动电路并且将预充电信号写入每个虚拟像素PX的驱动电路的虚拟写入操作，以及用于虚拟像素PX的虚拟写入操作。通过连接驱动电路和显示元件OLED以执行驱动电流以使驱动电流流向显示元件OLED，来实现在电源端子ND3和虚拟像素PX的驱动电路之间流动的电流的所有虚拟像素PX。进行反馈控制以基于和改变预充电信号的大小。[选择图]图3

