(19)日本国特許庁(JP) (12) **公 開 特 許 公 報**(A) (11)特許出願公開番号

特開2001 - 222255

(P2001 - 222255A)

(43)公開日 平成13年8月17日(2001.8.17)

(51) Int.CI ⁷	識別記号	庁内整理番号	FI	技術表示箇所
G 0 9 G 3/30			G 0 9 G 3/30 J	
3/20	621		3/20 621 B	
	641		641 E	
// H 0 5 B 33/14			H 0 5 B 33/14 A	

審査請求 未請求 請求項の数 210 L (全 38数)

(21)出願番号 特願2000 - 312462(P2000 - 312462)

(22)出願日 平成12年10月12日(2000.10.12)

(31)優先権主張番号 特願平11 - 299210

(32)優先日 平成11年10月21日(1999.10.21)

(33)優先権主張国 日本(JP)

(31)優先権主張番号 特願平11 - 336995

(32)優先日 平成11年11月29日(1999.11.29)

(33)優先権主張国 日本(JP)

(71)出願人 000153878

株式会社半導体エネルギー研究所

神奈川県厚木市長谷398番地

(72)発明者 小山 潤

神奈川県厚木市長谷398番地 株式会社半導

体エネルギー研究所内

(72)発明者 犬飼 和隆

神奈川県厚木市長谷398番地 株式会社半導

体エネルギー研究所内

(72)発明者 山崎 舜平

神奈川県厚木市長谷398番地 株式会社半導

体エネルギー研究所内


最終頁に続く

(54)【発明の名称】 表示装置

(57)【要約】

【課題】 EL素子の寿命を延ばすことが可能な表示装置。

【解決手段】 複数のEL素子をそれぞれ含む複数の画素を有する表示装置であって、前記電気光学装置は1フレーム期間における前記複数のEL素子の発光する時間を制御することで階調表示を行い、前記複数のEL素子は第1の電極と第2の電極とをそれぞれ有しており、前記第1の電極は一定のコモン電位に保たれており、前記第2の電極にかかる電位は、1フレーム期間ごとにコモン電位を基準として逆の極性を有する電位に保たれていることを特徴とする表示装置。



【特許請求の範囲】

【請求項1】複数のEL素子を含む複数の画素を有する 表示装置であって、

1

前記表示装置は1フレーム期間における前記複数のEL 素子の発光する時間を制御することで階調表示を行い、 前記複数のEL素子は第1の電極と第2の電極とをそれ ぞれ有しており、

前記第1の電極の電位と、前記第2の電極の電位の差で ある E L 駆動電圧の極性は、1フレーム期間ごとに逆に なることを特徴とする表示装置。

【請求項2】複数のEL素子を含む複数の画素を有する 表示装置であって、

前記表示装置は、1フレーム期間に含まれる複数のサブ フレーム期間のうち、前記複数のEL素子が発光したサ ブフレーム期間の長さの和を制御することによって階調

前記複数のEL素子は第1の電極と第2の電極とをそれ ぞれ有しており、

前記第1の電極の電位と、前記第2の電極の電位の差で あるEL駆動電圧の極性は、前記サブフレーム期間ごと 20 に逆になっており、 に逆になることを特徴とする表示装置。

【請求項3】複数のEL素子と、前記複数のEL素子の 発光をそれぞれ制御する複数のEL駆動用TFTと、前 記複数のEL駆動用TFTの駆動をそれぞれ制御する複 数のスイッチング用TFTと、を含む複数の画素を有す る表示装置であって、

前記表示装置は1フレーム期間における前記複数のEL 素子の発光する時間を制御することで階調表示を行い、 前記複数のEL素子は第1の電極と第2の電極とをそれ ぞれ有しており、

前記第1の電極の電位と、前記第2の電極の電位の差で ある E L 駆動電圧の極性は、1フレーム期間ごとに逆に なることを特徴とする表示装置。

【請求項4】複数のEL素子と、前記複数のEL素子の 発光をそれぞれ制御する複数のEL駆動用TFTと、前 記複数のEL駆動用TFTの駆動をそれぞれ制御する複 数のスイッチング用TFTと、を含む複数の画素を有す る表示装置であって、

前記表示装置は、1フレーム期間に含まれる複数のサブ フレーム期間のうち、前記複数のEL素子が発光したサ 40 発光をそれぞれ制御する複数のEL駆動用TFTと、前 ブフレーム期間の長さの和を制御することによって階調 表示を行い、

前記複数のEL素子は第1の電極と第2の電極とをそれ ぞれ有しており、

前記第1の電極の電位と、前記第2の電極の電位の差で あるEL駆動電圧の極性は、前記サブフレーム期間ごと に逆になることを特徴とする表示装置。

【請求項5】複数のEL素子を含む複数の画素を有する 表示装置であって、

前記表示装置は1フレーム期間における前記複数のEL 50 前記第1の電極の電位と、前記第2の電極の電位の差で

素子の発光する時間を制御することで階調表示を行い、 前記複数のEL素子は第1の電極と第2の電極とをそれ ぞれ有しており、

前記第1の電極の電位と、前記第2の電極の電位の差で ある E L 駆動電圧の極性は、1フレーム期間ごとに逆に なっており、

前記複数の画素のうち、隣り合う画素同士で、前記第2 の電極にかかる電圧を供給する電源供給線を共有してい ることを特徴とする表示装置。

10 【請求項6】複数のEL素子を含む複数の画素を有する 表示装置であって、

前記表示装置は、1フレーム期間に含まれる複数のサブ フレーム期間のうち、前記複数のEL素子が発光したサ ブフレーム期間の長さの和を制御することによって階調

前記複数の E L 素子は第1の電極と第2の電極とをそれ ぞれ有しており、

前記第1の電極の電位と、前記第2の電極の電位の差で あるEL駆動電圧の極性は、前記サブフレーム期間ごと

前記複数の画素のうち、隣り合う画素同士で、前記第2 の電極にかかる電圧を供給する電源供給線を共有してい ることを特徴とする表示装置。

【請求項7】複数のEL素子と、前記複数のEL素子の 発光をそれぞれ制御する複数のEL駆動用TFTと、前 記複数のEL駆動用TFTの駆動をそれぞれ制御する複 数のスイッチング用TFTと、を含む複数の画素を有す る表示装置であって、

前記表示装置は1フレーム期間における前記複数のEL 30 素子の発光する時間を制御することで階調表示を行い、 前記複数のEL素子は第1の電極と第2の電極とをそれ ぞれ有しており、

前記第1の電極の電位と、前記第2の電極の電位の差で ある E L 駆動電圧の極性は、1フレーム期間ごとに逆に なっており、

前記複数の画素のうち、隣り合う画素同士で、前記第2 の電極にかかる電圧を供給する電源供給線を共有してい ることを特徴とする表示装置。

【請求項8】複数のEL素子と、前記複数のEL素子の 記複数のEL駆動用TFTの駆動をそれぞれ制御する複 数のスイッチング用TFTと、を含む複数の画素を有す る表示装置であって、

前記表示装置は、1フレーム期間に含まれる複数のサブ フレーム期間のうち、前記複数のEL素子が発光したサ ブフレーム期間の長さの和を制御することによって階調 表示を行い、

前記複数のEL素子は第1の電極と第2の電極とをそれ ぞれ有しており、

あるEL駆動電圧の極性は、前記サブフレーム期間ごと に逆になっており、

前記複数の画素のうち、隣り合う画素同士で、前記第2 の電極にかかる電圧を供給する電源供給線を共有していることを特徴とする表示装置。

【請求項9】請求項3、請求項4、請求項7または請求項8のいずれか1項において、前記EL駆動用TFTと前記スイッチング用TFTとは、nチャネル型TFTまたはpチャネル型TFTであることを特徴とする表示装置。

【請求項10】請求項1乃至請求項9のいずれか1項において、前記複数のEL素子の発光は、スイッチング用TFTに入力されるデジタルデータ信号によって制御されていることを特徴とする表示装置。

【請求項11】請求項1乃至請求項10のいずれか1項において、前記1フレーム期間とは1/120s以下であることを特徴とする表示装置。

【請求項12】複数のEL素子と、前記複数のEL素子の発光をそれぞれ制御する複数のEL駆動用TFTと、前記複数のEL駆動用TFTの駆動をそれぞれ制御する20複数のスイッチング用TFTと、を含む複数の画素を有する表示装置であって、

前記表示装置は、スイッチング用TFTのソース領域にアナログのビデオ信号を入力することで階調表示を行い、

前記複数のEL素子は第1の電極と第2の電極とをそれ ぞれ有しており、

前記第1の電極の電位と、前記第2の電極の電位の差であるEL駆動電圧の極性は、1フレーム期間ごとに逆になることを特徴とする表示装置。

【請求項13】複数のEL素子と、前記複数のEL素子の発光をそれぞれ制御する複数のEL駆動用TFTと、前記複数のEL駆動用TFTの駆動をそれぞれ制御する複数のスイッチング用TFTと、を含む複数の画素を有する表示装置であって、

前記表示装置は、スイッチング用TFTのソース領域に アナログのビデオ信号を入力することで階調表示を行い。

前記複数の E L 素子は第1の電極と第2の電極とをそれぞれ有しており、

前記第1の電極の電位と、前記第2の電極の電位の差であるEL駆動電圧の極性は、1フレーム期間ごとに逆になっており、

前記複数の画素のうち、隣り合う画素同士で、前記第2 の電極にかかる電圧を供給する電源供給線を共有してい ることを特徴とする表示装置。

【請求項14】請求項12または請求項13において、 前記EL駆動用TFTと前記スイッチング用TFTと は、nチャネル型TFTまたはpチャネル型TFTであ ることを特徴とする表示装置。 *【請求項15】請求項12乃至請求項14のいずれか1項において、前記1フレーム期間とは1/120s以下であることを特徴とする表示装置。

【請求項16】請求項12乃至請求項15のいずれか1項において、前記複数のEL素子が有するEL層は低分子系有機物質またはポリマー系有機物質であることを特徴とする表示装置。

【請求項17】請求項16において、前記低分子系有機物質は、 Alq_3 (トリス-8-キノリライト-アルミ 10 ニウム)またはTPD(トリフェニルアミン誘導体)からなることを特徴とする表示装置。

【請求項18】請求項16において、前記ポリマー系有機物質は、PPV(ポリフェニレンビニレン)、PVK(ポリビニルカルバゾール)またはポリカーボネートからなることを特徴とする表示装置。

【請求項19】請求項1乃至請求項18に記載の前記表示装置を用いることを特徴とするコンピュータ。

【請求項20】請求項1乃至請求項18に記載の前記表示装置を用いることを特徴とするビデオカメラ。

【請求項21】請求項1乃至請求項18に記載の前記表示装置を用いることを特徴とするDVDプレーヤー。

【発明の詳細な説明】 【0001】

【発明の属する技術分野】本願発明はEL(エレクトロルミネッセンス)素子を基板上に作り込んで形成されたELディスプレイ(表示装置)に関する。特に半導体素子(半導体薄膜を用いた素子)を用いたELディスプレイに関する。またELディスプレイを表示部に用いた電子機器に関する。

30 [0002]

【従来の技術】近年、基板上にTFTを形成する技術が 大幅に進歩し、アクティブマトリクス型表示装置への応 用開発が進められている。特に、ポリシリコン膜を用いたT たTFTは、従来のアモルファスシリコン膜を用いたT FTよりも電界効果移動度(モビリティともいう)が高 いので、高速動作が可能である。そのため、従来、基板 外の駆動回路で行っていた画素の制御を、画素と同一の 基板上に形成した駆動回路で行うことが可能となってい る。

1 【0003】このようなアクティブマトリクス型表示装置は、同一基板上に様々な回路や素子を作り込むことで製造コストの低減、表示装置の小型化、歩留まりの上昇、スループットの低減など、様々な利点が得られる。【0004】そしてさらに、自発光型素子としてEL素子を有したアクティブマトリクス型ELディスプレイの研究が活発化している。ELディスプレイは有機ELディスプレイ(OELD:Organic EL Display)又は有機ライトエミッティングダイオード(OLED:Organic Light Emitting Diode)とも呼ばれている。

*50 【 0 0 0 5 】 E L ディスプレイは、液晶表示装置と異な

1

り自発光型である。EL素子は一対の電極間にEL層が 挟まれた構造となっているが、EL層は通常、積層構造 となっている。代表的には、イーストマン・コダック・ カンパニーのTangらが提案した「正孔輸送層/発光層/ 電子輸送層」という積層構造が挙げられる。この構造は 非常に発光効率が高く、現在、研究開発が進められてい るELディスプレイは殆どこの構造を採用している。

【0006】また他にも、画素電極上に正孔注入層/正 孔輸送層/発光層/電子輸送層、または正孔注入層/正 孔輸送層/発光層/電子輸送層/電子注入層の順に積層 10 する構造でも良い。発光層に対して蛍光性色素等をドー ピングしても良い。

【0007】本明細書において一対の電極間に設けられ る全ての層を総称してEL層と呼ぶ。よって上述した正 孔注入層、正孔輸送層、発光層、電子輸送層、電子注入 層等は、全てEL層に含まれる。

【0008】そして、上記構造でなるEL層に一対の電 極から所定の電圧をかけ、それにより発光層においてキ ャリアの再結合が起こって発光する。なお本明細書にお いてEL素子が発光することを、EL素子が駆動すると 20 呼ぶ。また、本明細書中では、陽極、EL層及び陰極で 形成される発光素子をEL素子と呼ぶ。

[0009]

【発明が解決しようとする課題】

【0010】ELディスプレイを実用化する上で問題と なっているのが、EL層の劣化によるEL素子の寿命の 短さであった。 E L 層の寿命の長さを左右する要因とし て、ELディスプレイを駆動するデバイスの構造、EL 層を構成する有機EL材料の特性、電極の材料、作成行 程における条件等が挙げられる。

【0011】そして上述した要因の他に、EL層の寿命 の長さを左右する要因として最近注目されているのが、 ELディスプレイの駆動方法である。

【0012】EL素子を発光させるために、EL層を挟 んだ陽極と陰極の2つの電極に、直流の電流をかける方 法が、従来一般的に用いられてきた。従来のデジタル方 式の時分割階調表示について、図16を用いて説明す る。ここではnビットデジタル駆動方式により2°階調 のフルカラー表示を行う場合について説明する。

を示す。ゲート信号が入力されるゲート信号線(G1~ Gn)は、各画素が有するスイッチング用TFT150 1のゲート電極に接続されている。また各画素の有する スイッチング用TFT1501のソース領域とドレイン 領域は、一方がデジタルデータ信号を入力するソース信 号線(データ信号線ともいう)(S1~Sn)に、もう 一方が各画素が有するEL駆動用TFT1504のゲー ト電極及び各画素が有するコンデンサ1508にそれぞ れ接続されている。

【0014】各画素が有するEL駆動用TFT1504 50 の長さは全て同じである。SF1~SFnがそれぞれ有

のソース領域とドレイン領域は、それぞれ一方は電源供 給線(V1~Vn)に、もう一方はEL素子1506に 接続されている。電源供給線(V1~Vn)の電位を電 源電位と呼ぶ。また電源供給線(V1~Vn)は、各画 素が有するコンデンサ1508に接続されている。なお デジタルデータ信号とは、デジタルのビデオ信号を意味 する。

【0015】EL素子1506は陽極と陰極と、陽極と 陰極との間に設けられたEL層とからなる。陽極がEL 駆動用TFT1504のソース領域またはドレイン領域 と接続している場合、言い換えると陽極が画素電極の場 合、対向電極である陰極は一定の電位に保たれる。逆に 陰極がEL駆動用TFT1504のソース領域またはド レイン領域と接続している場合、言い換えると陰極が画 素電極の場合、対向電極である陽極は一定の電位に保た

【0016】また本明細書において、対向電極の電位を 定常電位と呼ぶ。なお対向電極に定常電位を与える電源 を定常電源と呼ぶ。陽極の電位は陰極にかかる電位より も高いことが望ましい。そのため定常電位は、対向電極 が陽極か陰極かによって変わってくる。例えば対向電極 が陽極の場合、定常電位は電源電位よりも高くすること が望ましい。逆に対向電極が陰極の場合、定常電位は電 源電位よりも低くすることが望ましい。

【0017】対向電極の定常電位と画素電極の電源電位 との電位差がEL駆動電圧であり、このEL駆動電圧が EL層にかかる。

【0018】図16に従来のELディスプレイのデジタ ル方式の直流駆動におけるタイミングチャートを示す。 30 まず、1フレーム期間をn個のサブフレーム期間(SF 1~SFn)に分割する。なお、画素部の全ての画素が 1つの画像を表示する期間を1フレーム期間(F)と呼 ぶ。通常のELディスプレイでは発振周波数は60Hz 以上、即ち1秒間に60以上のフレーム期間が設けられ ており、1秒間に60以上の画像が表示されている。1 秒間に表示される画像の数が60より少なくなると、視 覚的にフリッカ等の画像のちらつきが目立ち始める。な お、1フレーム期間をさらに複数に分割した期間をサブ フレーム期間と呼ぶ。階調数が多くなるにつれて1フレ 【00113】図15にELディスプレイの画素部の構造40 ーム期間の分割数も増え、駆動回路を高い周波数で駆動 しなければならない。

> 【0019】1つのサブフレーム期間はアドレス期間 (Ta)とサステイン期間(Ts)とに分けられる。ア ドレス期間とは、1サブフレーム期間中、全画素にデー タを入力するのに要する時間であり、サステイン期間 (点灯期間とも呼ぶ)とは、 E L 素子を発光させる期間 を示している。

> 【0020】n個のサブフレーム期間(SF1~SF n)がそれぞれ有するアドレス期間(Ta1~Tan)

するサステイン期間(Ts)をそれぞれTs1~Tsn とする。

7

【0021】サステイン期間の長さは、Ts1:Ts 2: Ts3:...: Ts (n-1): Ts $n = 2^{\circ}$: 2^{-1} : 2⁻²:...:2⁻⁽ⁿ⁻²⁾:2⁻⁽ⁿ⁻¹⁾となるように設定する。 但し、SF1~SFnを出現させる順序はどのようにし ても良い。このサステイン期間の組み合わせで2 "階調 のうち所望の階調表示を行うことができる。

【0022】まずアドレス期間において、電源供給線 (V1~Vn)は定常電位と同じ高さの電源電位に保た 10 動電圧と呼ぶ。 れている。本明細書において、デジタル駆動のアドレス 期間における電源電位をオフの電源電位と呼ぶ。なおオ フの電源電位の高さは、EL素子1506が発光しない 範囲で、定常電位の高さと同じであれば良い。なおこの ときのEL駆動電圧をオフのEL駆動電圧と呼ぶ。理想 的にはオフのEL駆動電圧は0Vであることが望ましい が、EL素子1506が発光しない程度の大きさであれ ば良い。

【0023】そしてゲート信号線G1にゲート信号が入 力され、ゲート信号線G1にゲート電極が接続されてい 20 るスイッチング用TFT1501が、全てONの状態に なる。

【0024】そしてゲート信号線G1にゲート電極が接 続されているスイッチング用TFT1501がONの状 態で、ソース信号線(S1~Sn)に順にデジタルデー タ信号が入力される。デジタルデータ信号は「0」また は「1」の情報を有しており、「0」と「1」のデジタ ルデータ信号がそれぞれHiまたはLoのいずれかの電 圧を有する信号を意味している。そしてソース信号線 (S1~Sn)に入力されたデジタルデータ信号は、オ 30 定のEL素子を発光(所定の画素を点灯)させたとす ン(ON)の状態のスイッチング用TFT1501を介 してEL駆動用TFT1504のゲート電極に入力され る。またコンデンサ1508にもデジタルデータ信号が 入力され保持される。

【0025】次にゲート信号線G2にゲート信号が入力 され、ゲート信号線G2にゲート電極が接続されている スイッチング用TFT1501全てがONの状態にな る。そしてゲート信号線G2にゲート電極が接続されて いるスイッチング用TFT1501をONにした状態 で、ソース信号線(S1~Sn)に順にデジタルデータ 40 s(n-3)…Ts1とサステイン期間が出現し、それ 信号が入力される。ソース信号線(S1~Sn)に入力 されたデジタルデータ信号は、スイッチング用TFT1 501を介してEL駆動用TFT1504のゲート電極 に入力される。またコンデンサ1508にもデジタルデ ータ信号が入力され保持される。

【0026】上述した動作を繰り返し、全ての画素にデ ジタルデータ信号が入力される。全ての画素にデジタル データ信号が入力されるまでの期間がアドレス期間であ

【0027】アドレス期間が終了と同時にサステイン期 50 光した場合の輝度を100%とすると、Ts1とTs2

間となる。サステイン期間になると、電源供給線(V1 ~ V n) の電位は、オフの電源電位からオンの電源電位 に変わる。本明細書において、デジタル駆動の場合、サ ステイン期間における電源電位をオンの電源電位と呼 ぶ。オンの電源電位は、EL素子が発光する程度に定常 電位との間に電位差を有していればよい。なおこの電位 差をオンの E L 駆動電圧と呼ぶ。なおオフの電源電位と オンの電源電位とを総称して電源電位と呼ぶ。またオン

【0028】サステイン期間において、スイッチング用 TFT1501はオフ状態となる。そしてコンデンサ1 508において保持されたデジタルデータ信号が、EL 駆動用TFT1504のゲート電極に入力される。

のEL駆動電圧とオフのEL駆動電圧を総称してEL駆

【0029】デジタルデータ信号が「0」の情報を有し ていた場合、EL駆動用TFT1504はオフ状態とな り、EL素子1506の画素電極はオフの電源電位に保 たれたままである。その結果、「0」の情報を有するデ ジタルデータ信号が印加された画素が有する E L 素子 1 506は発光しない。

【0030】逆に、「1」の情報を有していた場合、E L 駆動用TFT1504はオン状態となり、EL 素子1 506の画素電極はオンの電源電位になる。その結果、 「1」の情報を有するデジタルデータ信号が印加された 画素が有するEL素子1506は発光する。

【0031】全てのスイッチング用TFT1501がオ フ状態である期間がサステイン期間である。

【0032】EL素子は、Ts1~Tsnまでのいずれ かの期間において発光する。Tsnの期間において、所 る。

【0033】次に、再びアドレス期間が出現し、全画素 にデジタルデータ信号を入力した後、サステイン期間が 出現する。このときはTs1~Ts(n‐1)のいずれ かのサステイン期間が出現する。ここではTs(n-1)が出現し、Ts(n-1)の期間において、所定の 画素を点灯させたとする。

【0034】以下、残りのn-2個のサブフレームにお いても同様の動作を繰り返し、順次Ts(n-2)、T ぞれのサブフレームにおいて所定の画素を点灯させたと する。

【0035】n個のサブフレーム期間が出現したら1フ レーム期間を終えたことになる。このとき、1フレーム 期間内に画素が点灯していたサステイン期間、言い換え ると「1」の情報を有するデジタルデータ信号が画素に 印加されたアドレス期間の直後のサステイン期間の長さ を積算することによって、その画素の階調がきまる。例 えば、n=8のとき、全部のサステイン期間で画素が発

において画素が発光した場合には75%の輝度が表現で き、Ts3とTs5とTs8を選択した場合には16% の輝度が表現できる。

9

【0036】このように従来ELディスプレイは直流駆 動されており、EL層に加えられるEL駆動電圧は常に 同じ極性を有していた。

【0037】しかし「TSUTSUIT, JPN J Appl Phys Par t 2 VOL. 37, NO. 11B PAGE. L1406-L1408 1998」にお いて紹介されているように、EL素子に一定期間ごとに 逆の極性のEL駆動電圧をかけることによって、EL素 10 トリクス型のEL表示装置だけではなく、パッシブ型の 子の電流 電圧特性の劣化が改善されることが見いださ れている。

【0038】しかし、EL素子に一定期間ごとに逆の極 性のEL駆動電圧をかけることによって、EL素子の電 流 電圧特性の劣化が改善されることを利用した E L デ ィスプレイの駆動方法、及び前記駆動方法を利用したE Lディスプレイは、具体的には提案されていなかった。 【0039】そこで、EL素子の寿命を延ばすために、 EL素子に一定期間ごとに逆の極性のEL駆動電圧をか けて表示を行うELディスプレイの駆動方法(以下、本 20 明細書において交流駆動と呼ぶ)の提案、及び前記駆動 方法を用いたELディスプレイの作製が切望されてい た。特に交流駆動により表示を行うアクティブマトリク ス型ELディスプレイの作製が切望されていた。

[0040]

【課題を解決するための手段】本願発明は、ELディス プレイの駆動において、EL素子が有する第1の電極を 一定の電位(定常電位)に保ち、第2の電極を電源供給 線の電位(電源電位)に保つ。そして一定期間ごとに、 定常電位と電源電位の差であるEL駆動電圧の極性が逆 30 になるように、定常電位を固定し、電源電位の高さを変 える。例えばある期間において定常電位がVェ、電源電 位がV_n、EL駆動電圧がV_r - V_n = Vだったとする と、次の期間において定常電位がV、、電源電位が V_n'、EL駆動電圧がV_x-V_n'=- Vとなる。

【0041】デジタル方式の駆動回路による時分割階調 表示の場合、1フレーム期間ごとにEL駆動電圧の極性 を逆に変化させても良いし、1サブフレーム期間ごとに E L 駆動電圧の極性を逆に変化させても良い。

【0042】アナログ方式の駆動回路の場合、1フレー40は1フレーム期間における前記複数のEL素子の発光す ム期間ごとにEL駆動電圧を逆の極性に変化させる。

【0043】なお、EL素子はダイオードであるため、 ある極性をもつEL駆動電圧を加えてEL素子が発光し た場合、逆の極性を有するEL駆動電圧加えてもEL素 子は発光しない。

【0044】上記構成によって、EL素子に一定期間ご とに逆の極性のEL駆動電圧がかかる。よって、EL素 子の電流電圧特性の劣化が改善され、EL素子の寿命 を従来の駆動方式に比べて長くすることが可能になる。

【0045】また上述したように、交流駆動において、 50 駆動用TFTと、前記複数のEL駆動用TFTの駆動を

1フレーム期間ごとに画像の表示を行う場合、観察者の 目にフリッカとしてちらつきが生じてしまう。

【0046】そのため本願発明では、直流駆動において 観察者の目にフリッカが生じない周波数の倍以上の周波 数でELディスプレイを交流駆動するのが好ましい。つ まり1秒間に120以上のフレーム期間を設け、60以 上の画像を表示するのが好ましい。上記構成によって、 交流駆動によるフリッカを防ぐ。

【0047】また本願発明の交流駆動は、アクティブマ E L表示装置にも適用可能である。

【0048】以下に、本願発明の構成を示す。

【0049】本願発明によって、複数のEL素子を含む 複数の画素を有する表示装置であって、前記表示装置は 1フレーム期間における前記複数の E L 素子の発光する 時間を制御することで階調表示を行い、前記複数のEL 素子は第1の電極と第2の電極とをそれぞれ有してお り、前記第1の電極は一定の電位に保たれており、前記 第2の電極の電位は、前記第1の電極にかかる電位と、 前記第2の電極にかかる電位の差であるEL駆動電圧の 極性が1フレーム期間ごとに逆になるように変化してい ることを特徴とする表示装置が提供される。

【0050】本願発明によって、複数のEL素子を含む 複数の画素を有する表示装置であって、前記表示装置 は、1フレーム期間に含まれる複数のサブフレーム期間 のうち、前記複数のEL素子が発光したサブフレーム期 間の長さの和を制御することによって階調表示を行い、 前記複数のEL素子は第1の電極と第2の電極とをそれ ぞれ有しており、前記第1の電極は一定の電位に保たれ ており、前記第2の電極の電位は、前記第1の電極にか かる電位と、前記第2の電極にかかる電位の差であるE L駆動電圧の極性が前記サブフレーム期間ごとに逆にな るように変化していることを特徴とする表示装置が提供 される。

【0051】本願発明によって、複数のEL素子と、前 記複数のEL素子の発光をそれぞれ制御する複数のEL 駆動用TFTと、前記複数のEL駆動用TFTの駆動を それぞれ制御する複数のスイッチング用TFTと、を含 む複数の画素を有する表示装置であって、前記表示装置 る時間を制御することで階調表示を行い、前記複数のE L素子は第1の電極と第2の電極とをそれぞれ有してお り、前記第1の電極は一定の電位に保たれており、前記 第2の電極の電位は、前記第1の電極にかかる電位と、 前記第2の電極にかかる電位の差であるEL駆動電圧の 極性が1フレーム期間ごとに逆になるように変化してい ることを特徴とする表示装置が提供される。

【0052】本願発明によって、複数のEL素子と、前 記複数のEL素子の発光をそれぞれ制御する複数のEL

それぞれ制御する複数のスイッチング用TFTと、を含 む複数の画素を有する表示装置であって、前記表示装置 は、1フレーム期間に含まれる複数のサブフレーム期間 のうち、前記複数のEL素子が発光したサブフレーム期 間の長さの和を制御することによって階調表示を行い、 前記複数のEL素子は第1の電極と第2の電極とをそれ ぞれ有しており、前記第1の電極は一定の電位に保たれ ており、前記第2の電極の電位は、前記第1の電極にか かる電位と、前記第2の電極にかかる電位の差であるE L 駆動電圧の極性が前記各フレーム期間ごとに逆になる 10 ように変化していることを特徴とする表示装置が提供さ れる。

11

【0053】本願発明によって、複数のEL素子を含む 複数の画素を有する表示装置であって、前記表示装置は 1フレーム期間における前記複数の E L 素子の発光する 時間を制御することで階調表示を行い、前記複数のEL 素子は第1の電極と第2の電極とをそれぞれ有してお り、前記第1の電極は一定の電位に保たれており、前記 第2の電極の電位は、前記第1の電極にかかる電位と、 前記第2の電極にかかる電位の差であるEL駆動電圧の20提供される。 極性が1フレーム期間ごとに逆になるように変化してお り、前記複数の画素のうち、隣り合う画素同士で、前記 第2の電極にかかる電圧を供給する電源供給線を共有し ていることを特徴とする表示装置が提供される。

【0054】本願発明によって、複数のEL素子を含む 複数の画素を有する表示装置であって、前記表示装置 は、1フレーム期間に含まれる複数のサブフレーム期間 のうち、前記複数のEL素子が発光したサブフレーム期 間の長さの和を制御することによって階調表示を行い、 前記複数のEL素子は第1の電極と第2の電極とをそれ30 ぞれ有しており、前記第1の電極は一定の電位に保たれ ており、前記第2の電極の電位は、前記第1の電極にか かる電位と、前記第2の電極にかかる電位の差であるE L駆動電圧の極性が前記フレーム期間ごとに逆になるよ うに変化しており、前記複数の画素のうち、隣り合う画 素同士で、前記第2の電極にかかる電圧を供給する電源 供給線を共有していることを特徴とする表示装置が提供

【0055】本願発明によって、複数のEL素子と、前 記複数のEL素子の発光をそれぞれ制御する複数のEL 40 いることを特徴とする表示装置が提供される。 駆動用TFTと、前記複数のEL駆動用TFTの駆動を それぞれ制御する複数のスイッチング用TFTと、を含 む複数の画素を有する表示装置であって、前記表示装置 は1フレーム期間における前記複数の E L 素子の発光す る時間を制御することで階調表示を行い、前記複数のE L 素子は第1の電極と第2の電極とをそれぞれ有してお り、前記第1の電極は一定の電位に保たれており、前記 第2の電極の電位は、前記第1の電極にかかる電位と、 前記第2の電極にかかる電位の差であるEL駆動電圧の 極性が1フレーム期間ごとに逆になるように変化してお50 記第2の電極は、1フレーム期間ごとに第1の電極にか

り、前記複数の画素のうち、隣り合う画素同士で、前記 第2の電極にかかる電圧を供給する電源供給線を共有し ていることを特徴とする表示装置が提供される。

【0056】本願発明によって、複数のEL素子と、前 記複数のEL素子の発光をそれぞれ制御する複数のEL 駆動用TFTと、前記複数のEL駆動用TFTの駆動を それぞれ制御する複数のスイッチング用TFTと、を含 む複数の画素を有する表示装置であって、前記表示装置 は、1フレーム期間に含まれる複数のサブフレーム期間 のうち、前記複数のEL素子が発光したサブフレーム期 間の長さの和を制御することによって階調表示を行い、 前記複数のEL素子は第1の電極と第2の電極とをそれ ぞれ有しており、前記第1の電極は一定の電位に保たれ ており、前記第2の電極の電位は、前記第1の電極にか かる電位と、前記第2の電極にかかる電位の差であるE L駆動電圧の極性が前記サブフレーム期間ごとに逆にな るように変化しており、前記複数の画素のうち、隣り合 う画素同士で、前記第2の電極にかかる電圧を供給する 電源供給線を共有していることを特徴とする表示装置が

【 0 0 5 7 】前記 E L 駆動用 T F T と前記スイッチング 用TFTとは、nチャネル型TFTまたはpチャネル型 TFTである。

【0058】前記複数のEL素子の発光は、スイッチン グ用TFTに入力されるデジタルデータ信号によって制 御されていても良い。

【0059】前記1フレーム期間とは1/120s以下 であれば良い。

【0060】本願発明によって、複数のEL素子と、前 記複数のEL素子の発光をそれぞれ制御する複数のEL 駆動用TFTと、前記複数のEL駆動用TFTの駆動を それぞれ制御する複数のスイッチング用TFTと、を含 む複数の画素を有する表示装置であって、前記表示装置 は、スイッチング用TFTのソース領域にアナログのビ デオ信号を入力することで階調表示を行い、前記複数の EL素子は第1の電極と第2の電極とをそれぞれ有して おり、前記第1の電極は一定の電位に保たれており、前 記第2の電極は、1フレーム期間ごとに第1の電極にか かる電圧を基準として逆の極性を有する電圧に保たれて

【0061】本願発明によって、複数のEL素子と、前 記複数のEL素子の発光をそれぞれ制御する複数のEL 駆動用TFTと、前記複数のEL駆動用TFTの駆動を それぞれ制御する複数のスイッチング用TFTと、を含 む複数の画素を有する表示装置であって、前記表示装置 は、スイッチング用TFTのソース領域にアナログのビ デオ信号を入力することで階調表示を行い、前記複数の E L 素子は第1の電極と第2の電極とをそれぞれ有して おり、前記第1の電極は一定の電位に保たれており、前

かる電圧を基準として逆の極性を有する電圧に保たれて おり、前記複数の画素のうち、隣り合う画素同士で、前 記第2の電極にかかる電圧を供給する電源供給線を共有 していることを特徴とする表示装置が提供される。

13

【0062】前記EL駆動用TFTと前記スイッチング 用TFTとは、nチャネル型TFTまたはpチャネル型 TFTである。

【0063】前記1フレーム期間とは1/120s以下 であれば良い。

子系有機物質またはポリマー系有機物質であっても良 い。

【0065】前記低分子系有機物質は、Alq。(トリ ス - 8 - キノリライト - アルミニウム) または T P D (トリフェニルアミン誘導体)からなっていても良い。 【 0 0 6 6 】前記ポリマー系有機物質は、PPV(ポリ フェニレンビニレン)、 Р Ѵ К (ポリビニルカルバゾー ル)またはポリカーボネートからなっていても良い。 【0067】前記表示装置を用いることを特徴とするコ ンピュータ。

【0068】前記表示装置を用いることを特徴とするビ デオカメラ。

【0069】前記表示装置を用いることを特徴とするD V Dプレーヤー。

[0070]

【発明の実施の形態】

【0071】本願発明の構成を、デジタル駆動方式の時 分割階調表示を行うELディスプレイの例を用いて説明 する。図1に本願発明の回路構成の一例を示す。

されたTFTによって画素部101、画素部の周辺に配 置されたソース信号側駆動回路102及びゲート信号側 駆動回路103を有している。なお、本実施の形態でE L ディスプレイはソース信号側駆動回路とゲート信号側 駆動回路とを1つずつ有しているが、本願発明において ソース信号側駆動回路は2つあってもよい。またゲート 信号側駆動回路も2つあってもよい。

【0073】ソース信号側駆動回路102は基本的にシ フトレジスタ102a、ラッチ(A)102b、ラッチ (B) 102cを含む。また、シフトレジスタ102aに 40 スプレイをディスプレイとして有する電子機器は、時分 はクロック信号(CK)及びスタートパルス(SP)が 入力され、ラッチ(A) 102bにはデジタルデータ信 号(Digital Data Signals)が入力され、ラッチ(B) 102cにはラッチ信号 (Latch Signals) が入力され る。

【0074】また図示しないが、ゲート信号側駆動回路 103はシフトレジスタ、バッファを有する。バッファ の出力側にマルチプレクサを設けても良い。

【0075】画素部101に入力されるデジタルデータ 信号は、時分割階調データ信号発生回路114にて形成50 ス領域とドレイン領域は、一方がデジタルデータ信号を

される。この回路ではアナログ信号又はデジタル信号で なるビデオ信号(画像情報を含む信号)を、時分割階調 を行うためのデジタルデータ信号に変換すると共に、時 分割階調表示を行うために必要なタイミングパルス等を 発生させる回路である。

【0076】典型的には、時分割階調データ信号発生回 路114には、1フレーム期間をnビット(nは2以上 の整数)の階調に対応した複数のサブフレーム期間に分 割する手段と、それら複数のサブフレーム期間において 【0064】前記複数のEL素子が有するEL層は低分10アドレス期間及びサステイン期間を選択する手段と、そ のサステイン期間の長さをTs1:Ts2:Ts3: ...: T s (n-1): T s (n) = 2° : 2^{-1} : 2^{-2} : ...: 2 - (n-2): 2 - (n-1)となるように設定する手段とが含まれ

> 【0077】この時分割階調データ信号発生回路114 は、本願発明のELディスプレイの外部に設けられても 良い。その場合、そこで形成されたデジタルデータ信号 が本願発明のELディスプレイに入力される構成とな る。この場合、本願発明のELディスプレイを表示ディ 20 スプレイとして有する電子機器(EL表示装置)は、本 願発明のELディスプレイと時分割階調データ信号発生 回路を別の部品として含むことになる。

【0078】また、時分割階調データ信号発生回路11 4をICチップなどの形で本願発明のELディスプレイ に実装しても良い。その場合、そのICチップで形成さ れたデジタルデータ信号が本願発明のELディスプレイ に入力される構成となる。この場合、本願発明のELデ ィスプレイをディスプレイとして有する電子機器は、時 分割階調データ信号発生回路を含むICチップを実装し 【0072】図1のELディスプレイは、基板上に形成 30 た本願発明のELディスプレイを部品として含むことに なる。

> 【0079】また最終的には、時分割階調データ信号発 生回路114を画素部101、ソース信号側駆動回路1 02及びゲート信号側駆動回路103と同一の基板上に TFTでもって形成しうる。この場合、ELディスプレ イに画像情報を含むビデオ信号を入力すれば全て基板上 で処理することができる。この場合の時分割階調データ 信号発生回路はポリシリコン膜を活性層とするTFTで 形成しても良い。また、この場合、本願発明のELディ 割階調データ信号発生回路がELディスプレイ自体に内 蔵されており、電子機器の小型化を図ることが可能であ

> 【0080】画素部101にはマトリクス状に複数の画 素104が配列される。画素104の拡大図を図2 (A)に示す。図2(A)において、105はスイッチ ング用TFTである。スイッチング用TFT105のゲ ート電極は、ゲート信号を入力するゲート信号線106 に接続されている。スイッチング用TFT105のソー

入力するソース信号線107に、もう一方がEL駆動用 TFT108のゲート電極及び各画素が有するコンデン サ113にそれぞれ接続されている。

15

【0081】また、EL駆動用TFT108のソース領 域とドレイン領域は、一方が電源供給線111に接続さ れ、もう一方はEL素子110に接続される。電源供給 線111はコンデンサ113に接続されている。コンデ ンサ113はスイッチング用TFT105が非選択状態 (オフ状態)にある時、EL駆動用TFT108のゲー ト電圧を保持するために設けられている。

【0082】EL素子110は陽極と陰極と、陽極と陰 極との間に設けられたEL層とからなる。陽極がEL駆 動用TFT110のソース領域またはドレイン領域と接 続している場合、言い換えると陽極が画素電極の場合、 陰極は対向電極である。逆に陰極が EL駆動用 TFT1 10のソース領域またはドレイン領域と接続している場 合、言い換えると陰極が画素電極の場合、陽極は対向電 極である。

【0083】電源供給線111は電源電位に保たれてい る。本実施の形態において、電源電位は常に一定の電位 20 に保たれる

【0084】なお、EL駆動用TFT108のドレイン 領域またはソース領域と、EL素子110との間に抵抗 体を設けても良い。抵抗体を設けることによって、EL 駆動用TFTからEL素子へ供給される電流量を制御 し、EL駆動用TFTの特性のバラツキの影響を防ぐこ とが可能になる。抵抗体はEL駆動用TFT108のオ ン抵抗よりも十分に大きい抵抗値を示す素子であれば良 いため構造等に限定はない。なお、オン抵抗とは、TF Tがオン状態の時に、TFTのドレイン電圧をその時に 30 流れているドレイン電流で割った値である。抵抗体の抵 抗値としては1k~50M(好ましくは10k~ 10M 、さらに好ましくは50k ~1M)の範囲 から選択すれば良い。抵抗体として抵抗値の高い半導体 層を用いると形成が容易であり好ましい。

【0085】次に本願発明の交流駆動について、図2 (B)及び図3を用いて説明する。ここではnビットデ ジタル駆動方式により2 "階調のフルカラーの時分割階 調表示を行う場合について説明する。

【0086】図2(B)に本願発明のELディスプレイ 40 0Vであることが望ましいが、EL素子が発光しない程 の画素部の構造を示す。ゲート信号線(G1~Gn)は 各画素が有するスイッチング用TFTのゲート電極に接 続されている。各画素の有するスイッチング用TFTの ソース領域とドレイン領域は、一方がソース信号線(S 1~Sn)に、もう一方がEL駆動用TFTのゲート電 極とコンデンサとに接続されている。またEL駆動用T FTのソース領域とドレイン領域は、一方が電源供給線 (V1~Vn)に、もう一方が各画素が有するEL素子 に接続されている。電源供給線(V1~Vn)は各画素 が有するコンデンサとも接続されている。

【0087】図2(A)に示したELディスプレイにお けるタイミングチャートを、図3に示す。まず、1フレ ーム期間(F)をn個のサブフレーム期間(SF1~S Fn)に分割する。なお、画素部の全ての画素が1つの 画像を表示する期間を1フレーム期間と呼ぶ。本願発明 のELディスプレイでは1秒間に120以上のフレーム 期間が設けられており、結果的に1秒間に60以上の画 像が表示されるようにするのが好ましい。

【0088】1秒間に表示される画像の数が120より 10 少なくなると、視覚的にフリッカ等の画像のちらつきが 目立ち始める。

【0089】なお、1フレーム期間をさらに複数に分割 した期間をサブフレーム期間と呼ぶ。階調数が多くなる につれて1フレーム期間の分割数も増え、駆動回路を高 い周波数で駆動しなければならない。

【0090】1つのサブフレーム期間はアドレス期間 (Ta)とサステイン期間(Ts)とに分けられる。ア ドレス期間とは、1サブフレーム期間中、全画素にデー タを入力するのに要する時間であり、サステイン期間 (点灯期間とも呼ぶ)とは、表示を行う期間を示してい

【0091】n個のサブフレーム期間(SF1~SF n)がそれぞれ有するアドレス期間(Ta1~Tan) の長さは全て同じである。SF1~SFnがそれぞれ有 するサステイン期間(Ts)をそれぞれTs1~Tsn とする。

【0092】サステイン期間の長さは、Ts1:Ts $2:Ts3:...:Ts(n-1):Tsn=2^{0}:2^{-1}:$ 2⁻²:...:2⁻⁽ⁿ⁻²⁾:2⁻⁽ⁿ⁻¹⁾となるように設定する。 但し、SF1~SFnを出現させる順序はどのようにし ても良い。このサステイン期間の組み合わせで2 "階調 のうち所望の階調表示を行うことができる。

【0093】まずアドレス期間において、対向電極は電 源電位と同じ高さの定常電位に保たれている。本明細書 において、デジタル駆動のアドレス期間における定常電 位をオフの定常電位と呼ぶ。なおオフの定常電位の高さ は、EL素子が発光しない範囲で、電源電位の高さと同 じであれば良い。なおこのときの E L 駆動電圧をオフの EL駆動電圧と呼ぶ。理想的にはオフのEL駆動電圧は 度の大きさであれば良い。

【0094】そしてゲート信号線G1にゲート信号が入 力され、ゲート信号線G1にゲート電極が接続されてい るスイッチング用TFT全てがONの状態になる。

【0095】ゲート信号線G1にゲート電極が接続され ているスイッチング用TFTがONの状態で、全てのソ -ス信号線(S1~Sn)に同時にデジタルデータ信号 が入力される。デジタルデータ信号は「0」または 「1」の情報を有しており、「0」と「1」のデジタル 50 データ信号がそれぞれHiまたはLoのいずれかの電圧

を有する信号を意味している。そしてソース信号線(S 1~Sn)に入力されたデジタルデータ信号は、オン (ON)の状態のスイッチング用TFTを介してEL駆 動用TFTのゲート電極に入力される。またコンデンサ にもデジタルデータ信号が入力され保持される。

17

【0096】次にゲート信号線G2にゲート信号が入力 され、ゲート信号線G2にゲート電極が接続されている スイッチング用TFT全てがONの状態になる。そして ゲート信号線G2にゲート電極が接続されているスイッ チング用TFTをONにした状態で、全てのソース信号 10 ると「1」の情報を有するデジタルデータ信号が画素に 線(S1~Sn)に同時にデジタルデータ信号が入力さ れる。ソース信号線(S1~Sn)に入力されたデジタ ルデータ信号は、スイッチング用TFTを介してEL駆 動用TFTのゲート電極に入力される。またコンデンサ にもデジタルデータ信号が入力され保持される。

【0097】上述した動作を繰り返し、全ての画素にデ ジタルデータ信号が入力される。全ての画素にデジタル データ信号が入力されるまでの期間がアドレス期間であ

ン期間となる。サステイン期間になると、対向電極の電 位は、オフの定常電位からオンの定常電位に変わる。本 明細書において、デジタル駆動のサステイン期間におけ る定常電位をオンの定常電位と呼ぶ。オンの定常電位 は、EL素子が発光する程度に電源電位との間に電位差 を有していればよい。なおこの電位差をオンの E L 駆動 電圧と呼ぶ。

【0099】そしてスイッチング用TFTがオフ状態に なり、コンデンサにおいて保持されたデジタルデータ信 号が、EL駆動用TFTのゲート電極に入力される。 【0100】本実施の形態において、デジタルデータ信 号が「O」の情報を有していた場合、EL駆動用TFT はオフ状態となり、EL素子の画素電極はオフの定常電 位に保たれたままである。その結果、「0」の情報を有 するデジタルデータ信号が印加された画素が有するEL 素子は発光しない。

【0101】逆に、「1」の情報を有していた場合、E L駆動用TFTはオン状態となり、EL素子の画素電極 に電源電位が与えられる。その結果、「1」の情報を有 するデジタルデータ信号が印加された画素が有するEL 40 素子は発光する。

【0102】全てのスイッチング用TFTがオフ状態で ある期間がサステイン期間である。

【0103】EL素子を発光させる(画素を点灯させ る)期間はTs1~Tsnまでのいずれかの期間であ る。ここではTsnの期間、所定の画素を点灯させたと する。

【0104】次に、再びアドレス期間が出現し、全画素 にデータ信号を入力したらサステイン期間が出現する。 このときはTs1~Ts(n‐1)のいずれかのサステ 50 イの駆動方法において、電源電位を常に一定に保ち、対

イン期間が出現する。ここではTs(n-1)の期間、 所定の画素を点灯させたとする。

【0105】以下、残りのn-2個のサブフレームにつ いて同様の動作を繰り返し、順次Ts(n-2)、Ts (n-3)...Ts1とサステイン期間を設定し、それぞ れのサブフレームで所定の画素を点灯させたとする。

【0106】n個のサブフレーム期間が出現したら1フ レーム期間を終えたことになる。このとき、1フレーム 期間内に画素が点灯していたサステイン期間、言い換え 印加されたアドレス期間の直後のサステイン期間の長さ を積算することによって、その画素の階調がきまる。例 えば、n=8のとき、全部のサステイン期間で画素が発 光した場合の輝度を100%とすると、Ts1とTs2 において画素が発光した場合には75%の輝度が表現で き、Ts3とTs5とTs8を選択した場合には16% の輝度が表現できる。

【0107】1フレーム期間が終了すると、次のフレー ム期間において電源電位とオンの定常電位の差でである 【0098】アドレス期間が終了すると同時にサステイ 20 オンのEL駆動電圧の極性が逆になるように、オンの定 常電位の高さを変える。そして、先のフレーム期間と同 じ、上述した動作を行う。しかしこのフレーム期間にお けるオンのEL駆動電圧は、先のフレーム期間における オンのEL駆動電圧の逆の極性を有していることから、 全てのEL素子は発光しない。本明細書において、EL 素子が画像を表示するフレーム期間を表示フレーム期間 と呼ぶ。また逆に全てのEL素子が発光せずに画像を表 示しないフレーム期間を非表示フレーム期間と呼ぶ。

> 【0108】非表示フレーム期間が終了すると、次に別 30 の表示フレーム期間となり、オンのEL駆動電圧は、非 表示フレーム期間におけるオンのEL駆動電圧の逆の極 性を有する電圧に変わる。

【0109】このように表示フレーム期間と非表示フレ ーム期間を交互に繰り返すことによって、画像の表示を 行う。本願発明は上記構成を有することで、EL素子が 有するEL層に、一定期間ごとに逆の極性のEL駆動電 圧がかかる。よって、EL素子の電流電圧特性の劣化 が改善され、EL素子の寿命を従来の駆動方式に比べて 長くすることが可能になる。

【0110】また上述したように、交流駆動において、 1フレーム期間ごとに画像の表示を行う場合、観察者の 目にフリッカとしてちらつきが生じてしまう。

【0111】そのため本願発明では、直流駆動において 観察者の目にフリッカが生じない周波数の倍以上の周波 数で E L ディスプレイを交流駆動する。つまり 1 秒間に 120以上のフレーム期間が設けられており、結果的に 1秒間に60以上の画像が表示されている。上記構成に よって、交流駆動によるフリッカを防ぐ。

【0112】なお本実施の形態で示したELディスプレ

向電位をアドレス期間とサステイン期間とで変化させる ことにより、EL駆動電圧の大きさを変え、EL素子の 発光を制御していた。しかし本願発明はこの構成に限定 されない。本願発明のELディスプレイは、対向電位を 常に一定に保ち、画素電極の電位を変化させても良い。 つまり実施の形態の場合とは逆に、対向電極の電位を常 に一定に保ち、電源電位をアドレス期間とサステイン期 間とで変化させEL駆動電圧の大きさを変えることによ り、EL素子の発光を制御しても良い。

【 0 1 1 3 】また本実施の形態では、アドレス期間にお 10 的にはオフのEL駆動電圧は 0 V であることが望ましい いて対向電極の電位と電源電位とを同じ電位に保ってい たため、EL素子は発光しなかった。しかし本願発明は この構成に限定されない。EL素子が発光する程度の電 位差を、対向電位と電源電位との間に常に設けること で、アドレス期間においても表示期間と同様に表示を行 うようにしても良い。ただしこの場合、サブフレーム期 間全体が実際に発光する期間となるので、サブフレーム 期間の長さを、SF1:SF2:SF3:...:SF(n -1): $SFn = 2^{0}: 2^{-1}: 2^{-2}: ...: 2^{-(n-2)}: 2$ $\mathbf{r}^{(n-1)}$ となるように設定する。上記構成により、アドレ 20 EL駆動用TFT(1,1)のゲート電極に入力され ス期間を発光させない駆動方法に比べて、高い輝度の画 像が得られる。

【0114】次に図1、図2に示した本願発明のELデ ィスプレイの、アナログ方式で交流駆動させる駆動方法 について説明する。なおタイミングチャートは図4を参 照する。

【0115】アナログ方式で交流駆動するELディスプ レイの画素部の構造は、デジタル方式で交流駆動するE Lディスプレイと同じであり、ゲート信号線(G1~G n)は各画素が有するスイッチング用TFTのゲート電 30 ログ駆動の場合、EL駆動用TFTのゲート電極にアナ 極に接続されている。各画素の有するスイッチング用T FTのソース領域とドレイン領域は、一方がソース信号 線(S1~Sn)に、もう一方がEL駆動用TFTのゲ ート電極とコンデンサとに接続されている。また E L 駆 動用TFTのソース領域とドレイン領域は、一方が電源 供給線(V1~Vn)に、もう一方が各画素が有するE L素子に接続されている。電源供給線(V1~Vn)は 各画素が有するコンデンサとも接続されている。

【0116】ELディスプレイをアナログ方式で交流駆 動させた場合のタイミングチャートを、図4に示す。1 40 のビデオ信号が入力され、スイッチング用TFT(2, つのゲート信号線が選択されている期間を 1 ライン期間 と呼ぶ。また全てのゲート信号線の選択が終了するまで の期間が1フレーム期間に相当する。本実施の形態の場 合、ゲート信号線はn本あるので、1フレーム期間中 に、n個のライン期間が設けられている。

【0117】なお、本願発明のELディスプレイでは、 1秒間に120以上のフレーム期間を設けることが好ま しく、1秒間に60以上の画像が表示されていることが 望ましい。1秒間に表示される画像の数が60より少な くなると、視覚的にフリッカ等の画像のちらつきが目立 50 圧がEL素子に印加される。

ち始める。

【0118】階調数が多くなるにつれて1フレーム期間 中のライン期間の数も増え、駆動回路を高い周波数で駆 動しなければならなくなる。

【 0 1 1 9 】まず電源電圧線(V1~Vn)がオフの電 源電位に保たれている。なおアナログ方式の交流駆動の 場合、オフの電源電位の高さは、EL素子が発光しない 範囲で、定常電位の高さと同じであれば良い。なおこの ときのEL駆動電圧をオフのEL駆動電圧と呼ぶ。理想 が、EL素子1506が発光しない程度の大きさであれ ば良い。

【0120】第1のライン期間(L1)において、ソー ス信号線(S1~Sn)に順にアナログのビデオ信号が 入力される。第1のライン期間(L1)においてゲート 信号線G1にはゲート信号が入力されている。そのため スイッチング用TFT(1,1)はオン状態(オン)に なるので、ソース信号線S1に入力されたアナログのビ デオ信号は、スイッチング用TFT(1,1)を介して る。

【0121】そして電源供給線V1の電位がオフの電源 電位から飽和電源電位に変化する。なお本明細書におい て、飽和電源電位とはアナログ駆動においてEL素子が 発光する程度に定常電位との間に電位差を有している電 位である。

【0122】EL駆動用TFTのチャネル形成領域を流 れる電流の量は、そのゲート電極に入力されるアナログ のビデオ信号の電圧の大きさによって制御される。アナ ログのビデオ信号を入力し、ソース領域とドレイン領域 のいずれか一方を飽和電源電位に保った時、もう一方の 電位をオンの電源電位とする。 なおこのときの E L 駆動 電圧をオンのEL駆動電圧と呼ぶ。

【 0 1 2 3 】 E L 駆動用 T F T (1 , 1) のゲート電極 に印加されるアナログのビデオ信号によって大きさが制 御されたオンのEL駆動電圧が、EL素子に加えられ

【0124】次に、同様にソース信号線S2にアナログ 1)がオン状態になる。よってソース信号線 S 2 に入力 されたアナログのビデオ信号は、スイッチング用TFT (2,1)を介してEL駆動用TFT(2,1)のゲー ト電極に入力される。

【 0 1 2 5 】よって E L 駆動用 T F T (2 , 1) はオン 状態となる。そして電源供給線V2の電位がオフの電源 電位から飽和電源電位に変化する。よってEL駆動用T FT(2,1)のゲート電極に印加されるアナログのビ デオ信号によって大きさが制御されたオンのEL駆動電

【0126】上述した動作を繰り返し、にソース信号線 (S1~Sn)へのアナログのビデオ信号の入力が終了 すると、第1のライン期間(L1)が終了する。そして 次に第2のライン期間(L2)となりゲート信号線G2 にゲート信号が入力される。そして第1のライン期間 (L1)と同様にソース信号線(S1~Sn)に順にア ナログのビデオ信号が入力される。

21

【0127】ソース信号線S1にアナログのビデオ信号 が入力される。スイッチング用TFT(1,2)はオン になるので、ソース信号線S1に入力されたアナログの10 方式により2 階調のフルカラーの時分割階調表示を行 ビデオ信号は、スイッチング用TFT(1,2)を介し てEL駆動用TFT(1,2)のゲート電極に入力され

【 0 1 2 8 】よって E L 駆動用 T F T (1 , 2) はオン 状態となる。そして電源供給線 V 1 の電位がオフの電源 電位から飽和電源電位に変化する。よってEL駆動用T FT(1,2)のゲート電極に印加されるアナログのビ デオ信号によって大きさが制御されたEL駆動電圧がE L素子に印加される。

【0129】上述した動作を繰り返し、にソース信号線 20 ドレイン領域は、一方が電源供給線(V1~Vn)に、 (S1~Sn)へのアナログのビデオ信号の入力が終了 すると、第2のライン期間(L2)が終了する。そして 次に第3のライン期間(L3)となりゲート信号線G3 にゲート信号が入力される。そして順にゲート信号線 (G1~Gn)にゲート信号が入力され、1フレーム期 間が終了する。

【0130】このフレーム期間が終了すると、次のフレ ーム期間において飽和電源電位が変化することにより、 オンの電源電位が変化する。そしてオンのEL駆動電圧 は逆の極性を有する電圧に変わる。そして、先のフレー 30 した期間をサブフレーム期間と呼ぶ。階調数が多くなる ム期間と同じ、上述した動作を行う。しかしこのフレー ム期間におけるオンのEL駆動電圧は、先のフレーム期 間におけるオンのEL駆動電圧の逆の極性を有してい る。そのため全てのEL素子には先のフレーム期間とは 逆の極性を有するオンのEL駆動電圧が加えられ、EL 素子は発光しない。本明細書において、EL素子が画像 を表示するフレーム期間を表示フレーム期間、また逆に 全てのEL素子が発光せずに画像を表示しないフレーム 期間を非表示フレーム期間と呼ぶ。

【 0 1 3 1】非表示フレーム期間が終了すると、次に別 40 n)がそれぞれ有するアドレス期間(Ta1~Tan) の表示フレーム期間となり、EL駆動電圧は、非表示フ レーム期間における EL駆動電圧の逆の極性を有する電 圧に変わる。

【0132】このように表示フレーム期間と非表示フレ ーム期間を交互に繰り返すことによって、画像の表示を 行う。本願発明は上記構成を有することで、EL素子に 一定期間ごとに逆の極性のオンのEL駆動電圧がかか る。よって、EL素子の電流 電圧特性の劣化が改善さ れ、EL素子の寿命を従来の駆動方式に比べて長くする ことが可能になる。

【0133】また本実施の形態ではノン・インターレー ス走査で駆動した例について説明したが、本願発明はイ ンターレースで駆動することも可能である。

[0134]

【実施例】以下に、本願発明の実施例を説明する。

【0135】(実施例1)本実施例ではデジタル方式の 交流駆動で時分割階調表示を行う場合において、サブフ レーム期間ごとにオンの EL駆動電圧が逆の極性に変わ る例について説明する。ここではnビットデジタル駆動 う場合について説明する。

【0136】本実施例におけるELディスプレイの画素 部の構造は、図2(B)において示した構造と同じであ リ、ゲート信号線(G1~Gn)は各画素が有するスイ ッチング用TFTのゲート電極に接続されている。各画 素の有するスイッチング用TFTのソース領域とドレイ ン領域は、一方がソース信号線(S1~Sn)に、もう 一方がEL駆動用TFTのゲート電極とコンデンサとに 接続されている。またEL駆動用TFTのソース領域と もう一方が各画素が有するEL素子に接続されている。 電源供給線(V1~Vn)は各画素が有するコンデンサ とも接続されている。

【0137】図5に本実施例の駆動方法のタイミングチ ャートを示す。まず、1フレーム期間をn個のサブフレ ーム期間(SF1~SFn)に分割する。なお、画素部 の全ての画素が1つの画像を表示する期間を1フレーム 期間と呼ぶ。

【0138】なお、1フレーム期間をさらに複数に分割 につれて1フレーム期間の分割数も増え、駆動回路を高 い周波数で駆動しなければならない。

【0139】1つのサブフレーム期間はアドレス期間 (Ta)とサステイン期間(Ts)とに分けられる。ア ドレス期間とは、1サブフレーム期間中、全画素にデー タを入力するのに要する時間であり、サステイン期間 (点灯期間とも呼ぶ)とは、EL素子を発光させる期間 を示している。

【 0 1 4 0 】 n 個のサブフレーム期間 (S F 1 ~ S F の長さは全て同じである。SF1~SFnがそれぞれ有 するサステイン期間(Ts)をそれぞれTs1~Tsn とする。

【 0 1 4 1 】 サステイン期間の長さは、 T s 1 : T s $2:Ts3:...:Ts(n-1):Tsn=2^{\circ}:2^{-1}:$ 2⁻²:...:2⁻⁽ⁿ⁻²⁾:2⁻⁽ⁿ⁻¹⁾となるように設定する。 但し、SF1~SFnを出現させる順序はどのようにし ても良い。このサステイン期間の組み合わせで2 "階調 のうち所望の階調表示を行うことができる。

50 【0142】まず、対向電極がオフの定常電位に保たれ

る。そしてゲート信号線 G 1 にゲート信号が入力され、 ゲート信号線G1にゲート電極が接続されているスイッ チング用TFT全てがONの状態になる。

【0143】そしてゲート信号線G1にゲート電極が接 続されているスイッチング用TFTがONの状態で、全 てのソース信号線(S1~Sn)に同時にデジタルデー タ信号が入力される。そしてソース信号線(S1~S n)に入力されたデジタルデータ信号は、オン(ON) の状態のスイッチング用TFTを介してEL駆動用TF Tのゲート電極に入力される。またコンデンサにもデジ 10 素子は発光する。 タルデータ信号が入力され保持される。

【0144】上述した動作を繰り返し、全ての画素にデ ジタルデータ信号が入力される。全ての画素にデジタル データ信号が入力されるまでの期間がアドレス期間であ る。

【0145】アドレス期間が終了すると同時にサステイ ン期間となる。サステイン期間になると、対向電極の電 位がオフの定常電位からオンの定常電位に変わる。そし てスイッチング用TFTがオフ状態になり、コンデンサ において保持されたデジタルデータ信号が、EL駆動用 20 TFTのゲート電極に入力される。

【0146】本実施例において、オンの定常電位と電源 電位の差であるオンのEL駆動電圧の極性は、オンの定 常電位の高さを変えることによって、サブフレーム期間 ごとに逆になる。よってサブフレーム期間ごとにオンの EL駆動電圧の極性を逆にすることで、ELディスプレ イは表示と非表示を繰り返す。表示を行うサブフレーム 期間を表示サブフレーム期間と呼び、表示を行わないサ ブフレーム期間を非表示サブフレーム期間と呼ぶ。

【0147】例えば第1のフレーム期間において、第1 30 いて、画素が点灯していたサステイン期間、言い換える のサブフレーム期間は表示期間だとしたら、第2のサブ フレーム期間は非表示期間であり、第3のフレーム期間 は再び表示期間となる。そして全てのサブフレーム期間 が出現し第1のフレーム期間が終了したら、第2のフレ ーム期間となる。第2のフレーム期間における第1のサ ブフレーム期間では、第1のフレーム期間内の第1のサ ブフレーム期間においてEL素子に加えられたEL駆動 電圧とは逆の極性を有するEL駆動電圧が、EL素子の E L層に加えられるので、非表示期間となる。そして次 に第2のサブフレーム期間は表示期間となり、サブフレ 40 素子が有するEL層に、サブフレーム期間ごとに逆の極 ム期間ごとに交互に表示期間と非表示期間となる。

【0148】なお、本明細書において、EL駆動電圧の 極性が逆になることで表示と非表示とが切り替わると き、表示しているときの期間を表示期間と呼ぶ。また逆 に表示していないときの期間を非表示期間と呼ぶ。よっ て本明細書において、表示フレーム期間と、表示サブフ レーム期間を総称して表示期間と呼ぶ。また逆に非表示 フレーム期間と、非表示サブフレーム期間を総称して非 表示期間と呼ぶ。

【0149】本実施例においてデジタルデータ信号が

「0」の情報を有していた場合、EL駆動用TFTはオ フ状態となり、EL素子の画素電極はオフの定常電位に 保たれたままである。その結果、「0」の情報を有する デジタルデータ信号が加えられた画素が有するEL素子 は発光しない。

【0150】逆に、「1」の情報を有していた場合、E L駆動用TFTはオン状態となり、EL素子の画素電極 に電源電位が与えられる。その結果、「1」の情報を有 するデジタルデータ信号が入力された画素が有するEL

【0151】全てのスイッチング用TFTがオフ状態で ある期間がサステイン期間である。

【 0 1 5 2 】 E L 素子を発光させる (画素を点灯させ る)期間はTs1~Tsnまでのいずれかの期間であ る。ここではTsnの期間、所定の画素を点灯させたと

【0153】次に、再びアドレス期間に入り、全画素に デジタルデータ信号を入力したらサステイン期間に入 る。このときはTs1~Ts(n‐1)のいずれかの期 間がサステイン期間となる。ここではTs(n‐1)の 期間、所定の画素を点灯させたとする。

【0154】以下、残りのn‐2個のサブフレームにつ いて同様の動作を繰り返し、順次Ts(n-2)、Ts (n-3)...Ts1とサステイン期間を設定し、それぞ れのサブフレームで所定の画素を点灯させたとする。

【0155】このように、交流駆動の時分割階調表示に おいて、サブフレームごとに逆の極性を有するEL駆動 電圧をEL素子に加える場合、2つのフレーム期間で1 つの階調表示を行う。2つの隣り合うフレーム期間にお と「1」の情報を有するデジタルデータ信号が画素に入 力されたアドレス期間の直後のサステイン期間の長さを 積算することによって、その画素の階調がきまる。例え ば、n=8のとき、全部のサステイン期間で画素が発光 した場合の輝度を100%とすると、Ts1とTs2に おいて画素が発光した場合には75%の輝度が表現で き、Ts3とTs5とTs8を選択した場合には16% の輝度が表現できる。

【0156】本願発明は上記構成を有することで、EL 性のEL駆動電圧がかかる。よって、EL素子の電流 電圧特性の劣化が改善され、EL素子の寿命を従来の駆 動方式に比べて長くすることが可能になる。

【0157】本実施例では、実施の形態で示したフレー ム期間ごとに交流駆動するデジタル方式のELディスプ レイに比べてフリッカが起こりにくいという効果が得ら れる。

【0158】(実施例2)本実施例では、図2(A)で 示した本願発明のELディスプレイの画素部とは別の例 50 を示す。

26

【 0 1 5 9 】図 6 (A) に本実施例の E L ディスプレイ の画素部の拡大図の一例を回路図で示す。画素部にはマ トリクス状に複数の画素が配列される。画素603と画 素604とが隣接して設けられている。図6(A)にお いて、605及び625はスイッチング用TFTであ る。スイッチング用TFT605及び625のゲート電 極は、ゲート信号を入力するゲート信号線606に接続 されている。スイッチング用TFT605及び625の ソース領域とドレイン領域は、一方はデジタルデータ信 号を入力するデータ信号線(ソース信号線ともいう)6 10 共有している。これにより、図2(A)で示した構成に 07と627とに、もう一方はEL駆動用TFTのゲー ト電極及びコンデンサ613と623にそれぞれ接続さ れている。

【0160】そして、EL駆動用TFT608及び62 8のソース領域は共通の電源供給線611に接続され、 ドレイン領域はEL素子610及び630が有する画素 電極にそれぞれ接続される。このように本実施例では隣 り合う2つの画素で電源供給線を共有している。

【0161】EL素子610及び630はそれぞれ陽極 (本実施例では画素電極)と、陰極(本実施例では対向 20 電極)と、陽極と陰極との間に設けられたEL層とでな る。本実施例において、EL駆動用TFT608及び6 28のドレイン領域は陽極に接続されている。陰極は定 常電源612、622に接続されており、定常電位に保 たれている。本願発明はこの構成に限定されず、EL駆 動用TFT608及び628のドレイン領域が陰極に接 続されていても良い。

【 0 1 6 2 】なお、 E L 駆動用 T F T 6 0 8 及び 6 2 8 のドレイン領域と、EL素子610及び630がそれぞ れ有する陽極(画素電極)との間に抵抗体をそれぞれ設 30 けても良い。抵抗体を設けることによって、EL駆動用 TFTからEL素子へ供給される電流量を制御し、EL 駆動用TFTの特性のバラツキの影響を防ぐことが可能 になる。抵抗体はEL駆動用TFT608及び628の オン抵抗よりも十分に大きい抵抗値を示す素子であれば 良いため構造等に限定はない。なお、オン抵抗とは、T FTがオン状態の時に、TFTのドレイン電圧をその時 に流れているドレイン電流で割った値である。抵抗体の 抵抗値としては1k~50M(好ましくは10k ~10M 、さらに好ましくは50k ~1M)の範 40 本願発明はこの構成に限定されない。スイッチング用T 囲から選択すれば良い。抵抗体として抵抗値の高い半導 体層を用いると形成が容易であり好ましい。

【0163】また、スイッチング用TFT605及び6 25が非選択状態(オフ状態)にある時、EL駆動用T FT608及び628のゲート電圧を保持するためにコ ンデンサ613及び633が設けられる。このコンデン サ613及び633が有する2つの電極は、一方はスイ ッチング用TFT605及び625のドレイン領域に、 もう一方は電源供給線611に接続されている。なおコ ンデンサ613及び633は必ずしも設けなくとも良

【0164】図6(B)に図6(A)で示した回路図の 具体的な構成図を示す。ソース信号線607及び627 と、ゲート信号線606及び616と、電源供給線61 1とに囲まれた領域に、画素603及び画素604が設 けられている。画素603及び画素604がそれぞれ有 するEL駆動用TFT608及び628のソース領域 は、両方とも電源供給線611に接続されている。この ように本実施例では隣り合う2つの画素で電源供給線を 比べて、画素部全体に対する配線の割合を小さくするこ とができる。配線の画素部全体に対する割合が小さい と、EL層の発光する方向に配線が設けられている場合

【0165】本実施例において示した構成は、実施例1 と自由に組み合わせて実施することが可能である。

において、配線による光の遮蔽が抑えられる。

【0166】(実施例3)

【0167】本実施例では、本願発明のELディスプレ イの断面構造の概略について、図7を用いて説明する。 【0168】図7において、11は基板、12は下地と なる絶縁膜(以下、下地膜という)である。基板11と しては透光性基板、代表的にはガラス基板、石英基板、 ガラスセラミックス基板、又は結晶化ガラス基板を用い ることができる。但し、作製プロセス中の最高処理温度 に耐えるものでなくてはならない。

【0169】また、下地膜12は特に可動イオンを含む 基板や導電性を有する基板を用いる場合に有効である が、石英基板には設けなくても構わない。下地膜12と しては、珪素(シリコン)を含む絶縁膜を用いれば良 い。なお、本明細書において「珪素を含む絶縁膜」と は、具体的には酸化珪素膜、窒化珪素膜若しくは窒化酸 化珪素膜(SiOxNy:x、yは任意の整数、で示さ れる)など珪素に対して酸素若しくは窒素を所定の割合 で含ませた絶縁膜を指す。

【0170】201はスイッチング用TFT、202は EL駆動用TFTであり、それぞれnチャネル型TF T、pチャネル型TFTで形成されている。ELの発光 方向が基板の下面(TFT及びEL層が設けられていな い面)の場合、上記構成であることが好ましい。しかし FTとEL駆動用TFTは、nチャネル型TFTでもp チャネル型TFTでも、どちらでも構わない。

【0171】スイッチング用TFT201は、ソース領 域13、ドレイン領域14、LDD領域15a~15d、 分離領域16及びチャネル形成領域17a、17bを含む 活性層と、ゲート絶縁膜18と、ゲート電極19a、1 9bと、第1層間絶縁膜20と、ソース信号線21と、 ドレイン配線22とを有している。なお、ゲート絶縁膜 18又は第1層間絶縁膜20は基板上の全TFTに共通 50 であっても良いし、回路又は素子に応じて異ならせても

良い。

【0172】また、図7に示すスイッチング用TFT2 0 1 はゲート電極 1 9 a、 1 9 bが電気的に接続されてお り、いわゆるダブルゲート構造となっている。勿論、ダ ブルゲート構造だけでなく、トリプルゲート構造などい わゆるマルチゲート構造(直列に接続された二つ以上の チャネル形成領域を有する活性層を含む構造)であって も良い。

27

【0173】マルチゲート構造はオフ電流を低減する上 で極めて有効であり、スイッチング用TFTのオフ電流 10 nm)ことによって、TFTの劣化を抑えてもよい。逆 を十分に低くすれば、それだけEL駆動用TFT202 のゲート電極に接続されたコンデンサが必要とする最低 限の容量を抑えることができる。即ち、コンデンサの面 積を小さくすることができるので、マルチゲート構造と することはEL素子の有効発光面積を広げる上でも有効 である。

【0174】さらに、スイッチング用TFT201にお いては、LDD領域15a~15dは、ゲート絶縁膜18 を介してゲート電極19a、19bと重ならないように設 ける。このような構造はオフ電流を低減する上で非常に 20 効果的である。また、LDD領域15a~15dの長さ (幅)は0.5~3.5μm、代表的には2.0~2. 5 μ m とすれば良い。

【0175】なお、チャネル形成領域とLDD領域との 間にオフセット領域(チャネル形成領域と同一組成の半 導体層でなり、ゲート電圧が加えられない領域)を設け ることはオフ電流を下げる上でさらに好ましい。また、 二つ以上のゲート電極を有するマルチゲート構造の場 合、チャネル形成領域の間に設けられた分離領域16 (ソース領域又はドレイン領域と同一の濃度で同一の不 30 域37はゲート絶縁膜18を介してゲート電極39と重 純物元素が添加された領域)がオフ電流の低減に効果的 である。

【0176】次に、EL駆動用TFT202は、ソース 領域26、ドレイン領域27及びチャネル形成領域29 を含む活性層と、ゲート絶縁膜18と、ゲート電極30 と、第1層間絶縁膜20と、ソース信号線31並びにド レイン配線32を有して形成される。本実施例において EL駆動用TFT202はpチャネル型TFTである。 【 0 1 7 7 】また、スイッチング用TFT 2 0 1 のドレ イン領域14はEL駆動用TFT202のゲート30に40 接続されている。図示してはいないが、具体的にはEL 駆動用TFT202のゲート電極30はスイッチング用 TFT201のドレイン領域14とドレイン配線(接続 配線とも言える)22を介して電気的に接続されてい る。なお、ゲート電極30はシングルゲート構造となっ ているが、マルチゲート構造であっても良い。また、E L駆動用TFT202のソース信号線31は電源供給線 (図示せず)に接続される。

【0178】EL駆動用TFT202はEL素子に注入 される電流量を制御するための素子であり、比較的多く 50 間絶縁膜20を間に介して、ソース信号線44、45を

の電流が流れる。そのため、チャネル幅(W)はスイッ チング用TFTのチャネル幅よりも大きく設計すること が好ましい。また、EL駆動用TFT202に過剰な電 流が流れないように、チャネル長(L)は長めに設計す ることが好ましい。望ましくは一画素あたり0.5~2 μA (好ましくは1~1.5 μA) となるようにする。 【0179】またさらに、EL駆動用TFT202の活 性層(特にチャネル形成領域)の膜厚を厚くする(好ま しくは50~100nm、さらに好ましくは60~80 に、スイッチング用TFT201の場合はオフ電流を小 さくするという観点から見れば、活性層 (特にチャネル 形成領域)の膜厚を薄くする(好ましくは20~50n m、さらに好ましくは25~40nm)ことも有効であ る。

【 0 1 8 0 】以上は画素内に設けられたTFTの構造に ついて説明したが、このとき同時に駆動回路も形成され る。図7には駆動回路を形成する基本単位となるСМО S回路が図示されている。

【0181】図7においては極力動作速度を落とさない ようにしつつホットキャリア注入を低減させる構造を有 するTFTをCMOS回路のnチャネル型TFT204 として用いる。なお、ここでいう駆動回路としては、ソ ース信号側駆動回路、ゲート信号側駆動回路を指す。勿 論、他の論理回路(レベルシフタ、A/Dコンバータ、 信号分割回路等)を形成することも可能である。

【0182】CMOS回路のnチャネル型TFT204 の活性層は、ソース領域35、ドレイン領域36、LD D領域37及びチャネル形成領域38を含み、LDD領 なっている。

【0183】ドレイン領域36側のみにLDD領域37 を形成しているのは、動作速度を落とさないための配慮 である。また、このnチャネル型TFT204はオフ電 流値をあまり気にする必要はなく、それよりも動作速度 を重視した方が良い。従って、LDD領域37は完全に ゲート電極に重ねてしまい、極力抵抗成分を少なくする ことが望ましい。即ち、いわゆるオフセットはなくした 方がよい。

【0184】また、CMOS回路のpチャネル型TFT 205は、ホットキャリア注入による劣化が殆ど気にな らないので、特にLDD領域を設けなくても良い。従っ て活性層はソース領域40、ドレイン領域41及びチャ ネル形成領域42を含み、その上にはゲート絶縁膜18 とゲート電極43が設けられる。勿論、nチャネル型T FT204と同様にLDD領域を設け、ホットキャリア 対策を講じることも可能である。

【0185】また、nチャネル型TFT204及びpチ ャネル型TFT205はそれぞれソース領域上に第1層 (16)

有している。また、ドレイン配線46によってnチャネ ル型TFT204とpチャネル型TFT205とのドレ イン領域は互いに電気的に接続される。

29

【0186】次に、47は第1パッシベーション膜であ リ、膜厚は10nm~1μm(好ましくは200~50 0 nm)とすれば良い。材料としては、珪素を含む絶縁 膜(特に窒化酸化珪素膜又は窒化珪素膜が好ましい)を 用いることができる。このパッシベーション膜47は形 成されたTFTをアルカリ金属や水分から保護する役割 金属を有する。最終的にTFT(特にEL駆動用TF T)の上方に設けられるEL層にはナトリウム等のアル カリ金属が含まれている。即ち、第1パッシベーション 膜47はこれらのアルカリ金属(可動イオン)をTFT 側に侵入させない保護層としても働く。

【0187】また、48は第2層間絶縁膜であり、TF Tによってできる段差の平坦化を行う平坦化膜としての 機能を有する。第2層間絶縁膜48としては、有機樹脂 膜が好ましく、ポリイミド、ポリアミド、アクリル、B CB(ベンゾシクロブテン)等を用いると良い。これら が低いという利点を有する。EL層は凹凸に非常に敏感 であるため、TFTによる段差は第2層間絶縁膜48で 殆ど吸収してしまうことが望ましい。また、ゲート信号 線やデータ信号線とEL素子の陰極との間に形成される 寄生容量を低減する上で、比誘電率の低い材料を厚く設 けておくことが望ましい。従って、膜厚は0.5~5μ m(好ましくは1.5~2.5 $\mu m)$ が好ましい。

【0188】また、49は透明導電膜でなる画素電極 (EL素子の陽極)であり、第2層間絶縁膜48及び第 1パッシベーション膜47にコンタクトホール(開孔) 30 を開けた後、形成された開孔部においてEL駆動用TF T202のドレイン配線32に接続されるように形成さ れる。なお、図7のように画素電極49とドレイン領域 27とが直接接続されないようにしておくと、EL層の アルカリ金属が画素電極を経由して活性層へ侵入するこ とを防ぐことができる。

【0189】画素電極49の上には酸化珪素膜、窒化酸 化珪素膜または有機樹脂膜でなる第3層間絶縁膜50が 0.3~1µmの厚さに設けられる。この第3層間絶縁 膜50は画素電極49の上にエッチングにより開口部が 40 ム(Ca)を含む材料を用いる。好ましくはMgAg 設けられ、その開口部の縁はテーパー形状となるように エッチングする。テーパーの角度は10~60°(好ま しくは30~50°)とすると良い。

【0190】第3層間絶縁膜50の上にはEL層51が 設けられる。EL層51は単層又は積層構造で用いられ るが、積層構造で用いた方が発光効率は良い。一般的に は画素電極上に正孔注入層 / 正孔輸送層 / 発光層 / 電子 輸送層の順に形成されるが、正孔輸送層/発光層/電子 輸送層、または正孔注入層 / 正孔輸送層 / 発光層 / 電子 輸送層/電子注入層のような構造でも良い。本願発明で 50 的なマスク材を用い、真空蒸着法、スパッタ法、プラズ

は公知のいずれの構造を用いても良いし、EL層に対し て蛍光性色素等をドーピングしても良い。

【0191】有機EL材料としては、例えば、以下の米 国特許又は公開公報に開示された材料を用いることがで きる。米国特許第4,356,429号、 米国特許第 4,539,507号、 米国特許第4,720,43 米国特許第4,769,292号、 米国特許 第4,885,211号、 米国特許第4,950,9 5 0 号、 米国特許第5,059,861号、 米国特 10 許第5,047,687号、 米国特許第5,073, 4 4 6 号、 米国特許第5,059,862号、 特許第5,061,617号、 米国特許第5,15 1,629号、米国特許第5,294,869号、 国特許第5,294,870号、特開平10-1895 25号公報、特開平8-241048号公報、特開平8 - 78159号公報。

【0192】なお、ELディスプレイには大きく分けて 四つのカラー化表示方式があり、R(赤)G(緑)B (青)に対応した三種類の EL 素子を形成する方式、白 の有機樹脂膜は良好な平坦面を形成しやすく、比誘電率 20 色発光のEL素子とカラーフィルターを組み合わせた方 式、青色又は青緑発光のEL素子と蛍光体(蛍光性の色 変換層: CCM)とを組み合わせた方式、陰極(対向電 極)に透明電極を使用してRGBに対応したEL素子を 重ねる方式、がある。

> 【0193】図2の構造はRGBに対応した三種類のE L素子を形成する方式を用いた場合の例である。なお、 図7には一つの画素しか図示していないが、同一構造の 画素が赤、緑又は青のそれぞれの色に対応して形成さ れ、これによりカラー表示を行うことができる。

> 【0194】本願発明は発光方式に関わらず実施するこ とが可能であり、上記四つの全ての方式を本願発明に用 いることができる。しかし、蛍光体はELに比べて応答 速度が遅く残光が問題となりうるので、蛍光体を用いな い方式が望ましい。また、発光輝度を落とす要因となる カラーフィルターもなるべく使わない方が望ましいと言 える。

> 【 0 1 9 5 】 E L 層 5 1 の上には E L 素子の陰極 5 2 が 設けられる。陰極52としては、仕事関数の小さいマグ ネシウム(Mg)、リチウム(Li)若しくはカルシウ (MgとAgをMg:Ag=10:1で混合した材料) でなる電極を用いれば良い。他にもMgAgA1電極、 LiAl電極、また、LiFAl電極が挙げられる。 【0196】なお、画素電極(陽極)49、EL層51 及び陰極52によってEL素子206が形成される。 【 0 1 9 7 】 E L 層 5 1 と陰極 5 2 とでなる積層体は、 各画素で個別に形成する必要があるが、 EL層51は水 分に極めて弱いため、通常のフォトリソグラフィ技術を 用いることができない。従って、メタルマスク等の物理

マCVD法等の気相法で選択的に形成することが好まし L1

31

【0198】なお、EL層を選択的に形成する方法とし て、インクジェット法、スクリーン印刷法又はスピンコ ート法等を用いることも可能であるが、これらは現状で は陰極の連続形成ができないので、上述の方法の方が好 ましいと言える。

【0199】また、53は保護電極であり、陰極52を 外部の水分等から保護すると同時に、各画素の陰極52 を接続するための電極である。保護電極53としては、 アルミニウム(Al)、銅(Cu)若しくは銀(Ag) を含む低抵抗な材料を用いることが好ましい。この保護 電極53にはEL層の発熱を緩和する放熱効果も期待で きる。

【0200】また、54は第2パッシベーション膜であ リ、膜厚は10nm~1μm(好ましくは200~50 0 nm)とすれば良い。第2パッシベーション膜54を 設ける目的は、EL層51を水分から保護する目的が主 であるが、放熱効果をもたせることも有効である。但 し、上述のようにEL層は熱に弱いので、なるべく低温 20 膜820は基板上の全TFTに共通であっても良いし、 (好ましくは室温から120 までの温度範囲)で成膜 するのが望ましい。従って、プラズマCVD法、スパッ タ法、真空蒸着法、イオンプレーティング法又は溶液塗 布法 (スピンコーティング法)が望ましい成膜方法と言 える。

【0201】なお、図7に図示されたTFTは全て、本 願発明で用いるポリシリコン膜を活性層として有してい ても良いことは言うまでもない。

【0202】本願発明は、図7のELディスプレイの構 造に限定されるものではなく、図7の構造は本願発明を 30 で極めて有効であり、スイッチング用TFTのオフ電流 実施する上での好ましい形態の一つに過ぎない。

【0203】本実施例において示した構成は、実施例1 または実施例2と自由に組み合わせて実施することが可 能である。

(実施例4)

【0204】本実施例では、本願発明のELディスプレ イの断面構造の概略について、図7とは別の例を図21 を用いて説明する。本実施例ではTFTにボトムゲート 型の薄膜トランジスタを用いた例について説明する。

【0205】図21において、811は基板、812は 40 ないように設ける。このような構造はオフ電流を低減す 下地となる絶縁膜(以下、下地膜という)である。基板 8 1 1 としては透光性基板、代表的にはガラス基板、石 英基板、ガラスセラミックス基板、又は結晶化ガラス基 板を用いることができる。但し、作製プロセス中の最高 処理温度に耐えるものでなくてはならない。

【0206】また、下地膜812は特に可動イオンを含 む基板や導電性を有する基板を用いる場合に有効である が、石英基板には設けなくても構わない。下地膜812 としては、珪素 (シリコン)を含む絶縁膜を用いれば良 い。なお、本明細書において「珪素を含む絶縁膜」と

は、具体的には酸化珪素膜、窒化珪素膜若しくは窒化酸 化珪素膜(SiOxNy:x、yは任意の整数、で示さ れる)など珪素に対して酸素若しくは窒素を所定の割合 で含ませた絶縁膜を指す。

【0207】8201はスイッチング用TFT、820 2はEL駆動用TFTであり、それぞれnチャネル型T FT、pチャネル型TFTで形成されている。ELの発 光方向が基板の下面(TFT及びEL層が設けられてい ない面)の場合、上記構成であることが好ましい。しか 10 し本願発明はこの構成に限定されない。スイッチング用 TFTとEL駆動用TFTは、nチャネル型TFTでも pチャネル型TFTでも、どちらでも構わない。

【0208】スイッチング用TFT8201は、ソース 領域813、ドレイン領域814、LDD領域815a ~815d、分離領域816及びチャネル形成領域86 3a、864bを含む活性層と、ゲート絶縁膜818と、 ゲート電極819a、819bと、第1層間絶縁膜820 と、ソース信号線821と、ドレイン配線822とを有 している。なお、ゲート絶縁膜818又は第1層間絶縁 回路又は素子に応じて異ならせても良い。

【0209】また、図21に示すスイッチング用TFT 8201はゲート電極819a、819bが電気的に接続 されており、いわゆるダブルゲート構造となっている。 勿論、ダブルゲート構造だけでなく、トリプルゲート構 造などいわゆるマルチゲート構造(直列に接続された二 つ以上のチャネル形成領域を有する活性層を含む構造) であっても良い。

【0210】マルチゲート構造はオフ電流を低減する上 を十分に低くすれば、それだけEL駆動用TFT820 2のゲート電極に接続されたコンデンサが必要とする最 低限の容量を抑えることができる。即ち、コンデンサの 面積を小さくすることができるので、マルチゲート構造 とすることは EL素子の有効発光面積を広げる上でも有 効である。

【0211】さらに、スイッチング用TFT8201に おいては、LDD領域815a~815dは、ゲート絶縁 膜818を介してゲート電極819a、819bと重なら る上で非常に効果的である。また、LDD領域815a ~815dの長さ(幅)は0.5~3.5µm、代表的 には2.0~2.5 μmとすれば良い。

【0212】なお、チャネル形成領域とLDD領域との 間にオフセット領域(チャネル形成領域と同一組成の半 導体層でなり、ゲート電圧が加えられない領域)を設け ることはオフ電流を下げる上でさらに好ましい。また、 二つ以上のゲート電極を有するマルチゲート構造の場 合、チャネル形成領域の間に設けられた分離領域816 50 (ソース領域又はドレイン領域と同一の濃度で同一の不

純物元素が添加された領域)がオフ電流の低減に効果的 である。

【 0 2 1 3 】次に、E L 駆動用T F T 8 2 0 2 は、ソー ス領域826、ドレイン領域827及びチャネル形成領 域805を含む活性層と、ゲート絶縁膜818と、ゲー ト電極830と、第1層間絶縁膜820と、ソース信号 線831並びにドレイン配線832を有して形成され る。本実施例においてEL駆動用TFT8202はpチ ヤネル型TFTである。

レイン領域 8 1 4 は E L 駆動用 T F T 8 2 0 2 のゲート 830に接続されている。図示してはいないが、具体的 にはEL駆動用TFT8202のゲート電極830はス イッチング用TFT8201のドレイン領域814とド レイン配線(接続配線とも言える)822を介して電気 的に接続されている。なお、ゲート電極830はシング ルゲート構造となっているが、マルチゲート構造であっ ても良い。また、EL駆動用TFT8202のソース信 号線831は電源供給線(図示せず)に接続される。

【0215】EL駆動用TFT8202はEL素子に注 20 入される電流量を制御するための素子であり、比較的多 くの電流が流れる。そのため、チャネル幅(W)はスイ ッチング用TFTのチャネル幅よりも大きく設計するこ とが好ましい。また、EL駆動用TFT8202に過剰 な電流が流れないように、チャネル長(L)は長めに設 計することが好ましい。望ましくは一画素あたり0.5 ~ 2 µ A (好ましくは 1 ~ 1 . 5 µ A) となるようにす る。

【0216】またさらに、EL駆動用TFT8202の 活性層(特にチャネル形成領域)の膜厚を厚くする(好 30 ましくは50~100nm、さらに好ましくは60~8 0 nm) ことによって、TFTの劣化を抑えてもよい。 逆に、スイッチング用TFT8201の場合はオフ電流 を小さくするという観点から見れば、活性層 (特にチャ ネル形成領域)の膜厚を薄くする(好ましくは20~5 0 n m、さらに好ましくは25~40 n m) ことも有効 である。

【0217】以上は画素内に設けられたTFTの構造に ついて説明したが、このとき同時に駆動回路も形成され る。図21には駆動回路を形成する基本単位となるCM 40 FT側に侵入させない保護層としても働く。 OS回路が図示されている。

【0218】図21においては極力動作速度を落とさな いようにしつつホットキャリア注入を低減させる構造を 有するTFTをCMOS回路のnチャネル型TFT82 04として用いる。なお、ここでいう駆動回路として は、ソース信号側駆動回路、ゲート信号側駆動回路を指 す。勿論、他の論理回路(レベルシフタ、A/Dコンバ ータ、信号分割回路等)を形成することも可能である。 【0219】CMOS回路のnチャネル型TFT820 4の活性層は、ソース領域835、ドレイン領域83

6、LDD領域837及びチャネル形成領域862を含 み、LDD領域837はゲート絶縁膜818を介してゲ ート電極839と重なっている。

【0220】ドレイン領域836側のみにLDD領域8 37を形成しているのは、動作速度を落とさないための 配慮である。また、このnチャネル型TFT8204は オフ電流値をあまり気にする必要はなく、それよりも動 作速度を重視した方が良い。従って、LDD領域837 は完全にゲート電極に重ねてしまい、極力抵抗成分を少 【0214】また、スイッチング用TFT8201のド 10 なくすることが望ましい。即ち、いわゆるオフセットは なくした方がよい。

> 【0221】また、СМОS回路のpチャネル型TFT 8205は、ホットキャリア注入による劣化が殆ど気に ならないので、特にLDD領域を設けなくても良い。従 って活性層はソース領域840、ドレイン領域841及 びチャネル形成領域861を含み、その上にはゲート絶 縁膜818とゲート電極843が設けられる。勿論、n チャネル型TFT8204と同様にLDD領域を設け、 ホットキャリア対策を講じることも可能である。

> 【0222】なお817a、817b、829、83 8、842はチャネル形成領域861、862、86 3、864、805を形成するためのマスクである。 【0223】また、nチャネル型TFT8204及びp チャネル型TFT8205はそれぞれソース領域上に第 1層間絶縁膜820を間に介して、ソース信号線84 4、845を有している。また、ドレイン配線846に よってnチャネル型TFT8204とpチャネル型TF T8205とのドレイン領域は互いに電気的に接続され

【0224】次に、847は第1パッシベーション膜で あり、膜厚は10nm~1μm(好ましくは200~5 00nm)とすれば良い。材料としては、珪素を含む絶 縁膜 (特に窒化酸化珪素膜又は窒化珪素膜が好ましい) を用いることができる。このパッシベーション膜847 は形成されたTFTをアルカリ金属や水分から保護する 役割金属を有する。最終的にTFT(特にEL駆動用T FT)の上方に設けられるEL層にはナトリウム等のア ルカリ金属が含まれている。即ち、第1パッシベーショ ン膜847はこれらのアルカリ金属(可動イオン)をT

【0225】また、848は第2層間絶縁膜であり、T FTによってできる段差の平坦化を行う平坦化膜として の機能を有する。第2層間絶縁膜848としては、有機 樹脂膜が好ましく、ポリイミド、ポリアミド、アクリ ル、BCB(ベンゾシクロブテン)等を用いると良い。 これらの有機樹脂膜は良好な平坦面を形成しやすく、比 誘電率が低いという利点を有する。EL層は凹凸に非常 に敏感であるため、TFTによる段差は第2層間絶縁膜 848で殆ど吸収してしまうことが望ましい。また、ゲ 50 ート信号線やデータ信号線とEL素子の陰極との間に形 (19)

成される寄生容量を低減する上で、比誘電率の低い材料 を厚く設けておくことが望ましい。従って、膜厚は0. 5~5μm(好ましくは1.5~2.5μm)が好まし L1

【0226】また、849は透明導電膜でなる画素電極 (EL素子の陽極)であり、第2層間絶縁膜848及び 第1パッシベーション膜847にコンタクトホール(開 孔)を開けた後、形成された開孔部において EL駆動用 TFT8202のドレイン配線832に接続されるよう に形成される。なお、図21のように画素電極849と10 ドレイン領域827とが直接接続されないようにしてお くと、EL層のアルカリ金属が画素電極を経由して活性 層へ侵入することを防ぐことができる。

【0227】画素電極849の上には酸化珪素膜、窒化 酸化珪素膜または有機樹脂膜でなる第3層間絶縁膜85 0 が 0 . 3 ~ 1 μ m の厚さに設けられる。この第 3 層間 絶縁膜850は画素電極849の上にエッチングにより 開口部が設けられ、その開口部の縁はテーパー形状とな るようにエッチングする。テーパーの角度は10~60 。(好ましくは30~50°)とすると良い。

【0228】第3層間絶縁膜850の上にはEL層85 1が設けられる。EL層851は単層又は積層構造で用 いられるが、積層構造で用いた方が発光効率は良い。一 般的には画素電極上に正孔注入層 / 正孔輸送層 / 発光層 /電子輸送層の順に形成されるが、正孔輸送層/発光層 /電子輸送層、または正孔注入層/正孔輸送層/発光層 /電子輸送層/電子注入層のような構造でも良い。本願 発明では公知のいずれの構造を用いても良いし、EL層 に対して蛍光性色素等をドーピングしても良い。

【0229】図21の構造はRGBに対応した三種類の30いても良いことは言うまでもない。 EL素子を形成する方式を用いた場合の例である。な お、図21には一つの画素しか図示していないが、同一 構造の画素が赤、緑又は青のそれぞれの色に対応して形 成され、これによりカラー表示を行うことができる。本 願発明は発光方式に関わらず実施することが可能であ る。

【0230】EL層851の上にはEL素子の陰極85 2が設けられる。陰極852としては、仕事関数の小さ いマグネシウム (Mg)、リチウム (Li) 若しくはカ ルシウム(Ca)を含む材料を用いる。好ましくはMg 40 に、駆動回路に関しては基本単位であるCMOS回路を Ag(MgとAgをMg:Ag=10:1で混合した材 料)でなる電極を用いれば良い。他にもMgAgA1電 極、LiAl電極、また、LiFAl電極が挙げられ る。

【0231】なお、画素電極(陽極)849、EL層8 5 1 及び陰極 8 5 2 によって E L 素子 8 2 0 6 が形成さ れる。

【0232】EL層851と陰極852とでなる積層体 は、各画素で個別に形成する必要があるが、EL層85 1 は水分に極めて弱いため、通常のフォトリソグラフィ 50 【 0 2 4 1 】次に基板 5 0 1 の上に 4 5 n mの厚さのア

技術を用いることができない。従って、メタルマスク等 の物理的なマスク材を用い、真空蒸着法、スパッタ法、 プラズマCVD法等の気相法で選択的に形成することが 好ましい。

【0233】なお、EL層を選択的に形成する方法とし て、インクジェット法、スクリーン印刷法又はスピンコ ート法等を用いることも可能であるが、これらは現状で は陰極の連続形成ができないので、上述の方法の方が好 ましいと言える。

【0234】また、853は保護電極であり、陰極85 2を外部の水分等から保護すると同時に、各画素の陰極 852を接続するための電極である。保護電極853と しては、アルミニウム(A1)、銅(Cu)若しくは銀 (Ag)を含む低抵抗な材料を用いることが好ましい。 この保護電極853にはEL層の発熱を緩和する放熱効 果も期待できる。

【0235】また、854は第2パッシベーション膜で あり、膜厚は10nm~1μm(好ましくは200~5 00nm)とすれば良い。第2パッシベーション膜85 20 4を設ける目的は、EL層851を水分から保護する目 的が主であるが、放熱効果をもたせることも有効であ る。但し、上述のようにEL層は熱に弱いので、なるべ く低温(好ましくは室温から120 までの温度範囲) で成膜するのが望ましい。従って、プラズマCVD法、 スパッタ法、真空蒸着法、イオンプレーティング法又は 溶液塗布法 (スピンコーティング法)が望ましい成膜方 法と言える。

【0236】なお、図21に図示されたTFTは全て、 本願発明で用いるポリシリコン膜を活性層として有して

【0237】本願発明は、図21のELディスプレイの 構造に限定されるものではなく、図21の構造は本願発 明を実施する上での好ましい形態の一つに過ぎない。

【0238】本実施例において示した構成は、実施例1 または実施例2と自由に組み合わせて実施することが可 能である。

【0239】(実施例5)本実施例では、画素部とその 周辺に設けられる駆動回路部のTFTを同時に作製する 方法について説明する。但し、説明を簡単にするため 図示することとする。

【0240】まず、図8(A)に示すように、下地膜 (図示せず)を表面に設けた基板501を用意する。本 実施例では結晶化ガラス上に下地膜として100nm厚 の窒化酸化珪素膜を200nm厚の窒化酸化珪素膜とを 積層して用いる。この時、結晶化ガラス基板に接する方 の窒素濃度を10~25wt%としておくと良い。勿 論、下地膜を設けずに石英基板上に直接素子を形成して も良い。

モルファスシリコン膜502を公知の成膜法で形成す る。なお、アモルファスシリコン膜に限定する必要はな く、非晶質構造を含む半導体膜(微結晶半導体膜を含 む)であれば良い。さらに非晶質シリコンゲルマニウム 膜などの非晶質構造を含む化合物半導体膜でも良い。

【0242】ここから図8(C)までの工程は本出願人 による特開平10-247735号公報を完全に引用す ることができる。同公報ではNi等の元素を触媒として 用いた半導体膜の結晶化方法に関する技術を開示してい

【0243】まず、開口部503a、503bを有する保 護膜504を形成する。本実施例では150nm厚の酸 化珪素膜を用いる。そして、保護膜504の上にスピン コート法によりニッケル(Ni)を含有する層(Ni含 有層)505を形成する。このNi含有層の形成に関し ては、前記公報を参考にすれば良い。

【0244】次に、図8(B)に示すように、不活性雰 囲気中で570 14時間の加熱処理を加え、アモルフ アスシリコン膜502を結晶化する。この際、Niが接 した領域(以下、Ni添加領域という)506a、50 20 下、p型不純物元素という)を添加する。p型不純物元 6bを起点として、基板と概略平行に結晶化が進行し、 棒状結晶が集まって並んだ結晶構造でなるポリシリコン 膜507が形成される。

【 0 2 4 5 】次に、図 8 (C) に示すように、保護膜 5 04をそのままマスクとして15族に属する元素(好ま しくはリン)をNi添加領域506a、506bに添加す る。こうして高濃度にリンが添加された領域(以下、リ ン添加領域という) 508a、508bが形成される。

【0246】次に、図8(C)に示すように、不活性雰 囲気中で600 12時間の加熱処理を加える。この熱30 処理によりポリシリコン膜507中に存在するNiは移 動し、最終的には殆ど全て矢印が示すようにリン添加領 域508a、508bに捕獲されてしまう。これはリンに よる金属元素(本実施例ではNi)のゲッタリング効果 による現象であると考えられる。

【0247】この工程によりポリシリコン膜509中に 残るNiの濃度はSIMS(質量二次イオン分析)によ る測定値で少なくとも2×10¹⁷atoms/cm³にまで低減 される。Niは半導体にとってライフタイムキラーであ るが、この程度まで低減されるとTFT特性には何ら悪 40 s/cm3の濃度で添加する。勿論、質量分離を行うイオン 影響を与えることはない。また、この濃度は殆ど現状の SIMS分析の測定限界であるので、実際にはさらに低 い濃度(2×10¹⁷atoms/cm³以下)であると考えられ る。

【0248】こうして触媒を用いた結晶化され、且つ、 その触媒がTFTの動作に支障を与えないレベルにまで 低減されたポリシリコン膜509が得られる。その後、 このポリシリコン膜509のみを用いた活性層510~ 5 1 3 をパターニング工程により形成する。また、この 時、後のパターニングにおいてマスク合わせを行うため 50 5 1 4 が設けられているので電熱炉を用いたファーネス

のマーカーを、上記ポリシリコン膜を用いて形成すると 良い。(図8(D))

【0249】次に、図8(E)に示すように、50nm 厚の窒化酸化シリコン膜をプラズマCVD法により形成 し、その上で酸化雰囲気中で950 1時間の加熱処理 を加え、熱酸化工程を行う。なお、酸化雰囲気は酸素雰 囲気でも良いし、ハロゲン元素を添加した酸素雰囲気で

【0250】この熱酸化工程では活性層と上記室化酸化 10 シリコン膜との界面で酸化が進行し、約15nm厚のポ リシリコン膜が酸化されて約30nm厚の酸化シリコン 膜が形成される。即ち、30nm厚の酸化シリコン膜と 50nm厚の窒化酸化シリコン膜が積層されてなる80 nm厚のゲート絶縁膜514が形成される。また、活性 層510~513の膜厚はこの熱酸化工程によって30

【0251】次に、図9(A)に示すように、レジスト マスク515を形成し、ゲート絶縁膜514を介して活 性層511~513にp型を付与する不純物元素(以 素としては、代表的には13族に属する元素、典型的に はボロンまたはガリウムを用いることができる。この工 程(チャネルドープ工程という)はTFTのしきい値電 圧を制御するための工程である。

【0252】なお、本実施例ではジボラン(B,H,)を 質量分離しないでプラズマ励起したイオンドープ法でボ ロンを添加する。勿論、質量分離を行うイオンインプラ ンテーション法を用いても良い。この工程により1×1 0 ¹⁵ ~ 1 x 1 0 ¹⁸ atoms/cm³ (代表的には 5 x 1 0 ¹⁶ ~ 5 × 1 0 ¹⁷ atoms/cm³) の濃度でボロンを含む不純物領 域516~518が形成される。

【0253】次に、図9(B)に示すように、レジスト マスク519a、519bを形成し、ゲート絶縁膜514 を介して n 型を付与する不純物元素 (以下、 n 型不純物 元素という)を添加する。なお、n型不純物元素として は、代表的には15族に属する元素、典型的にはリン又 は砒素を用いることができる。なお、本実施例ではフォ スフィン (P H 。) を質量分離しないでプラズマ励起し たプラズマドーピング法を用い、リンを1×10¹⁸atom インプランテーション法を用いても良い。

【0254】この工程により形成されるn型不純物領域 520、521には、n型不純物元素が2×10¹⁶~5 × 1 0 19 atoms/cm3 (代表的には5 × 1 0 17 ~ 5 × 1 0 ¹⁸atoms/cm³) の濃度で含まれるようにドーズ量を調節

【0255】次に、図9(C)に示すように、添加され たn型不純物元素及びp型不純物元素の活性化工程を行 う。活性化手段を限定する必要はないが、ゲート絶縁膜

アニール処理が好ましい。また、図9(A)の工程でチ ャネル形成領域となる部分の活性層 / ゲート絶縁膜界面 にダメージを与えてしまっている可能性があるため、な るべく高い温度で加熱処理を行うことが望ましい。

【0256】本実施例の場合には耐熱性の高い結晶化ガ ラスを用いているので、活性化工程を800 1時間の ファーネスアニール処理により行う。なお、処理雰囲気 を酸化性雰囲気にして熱酸化を行っても良いし、不活性 雰囲気で加熱処理を行っても良い。

21の端部、即ち、n型不純物領域520、521の周 囲に存在するn型不純物元素を添加していない領域(図 9(A)の工程で形成されたp型不純物領域)との境界 部(接合部)が明確になる。このことは、後にTFTが 完成した時点において、LDD領域とチャネル形成領域 とが非常に良好な接合部を形成しうることを意味する。

【0258】次に、200~400nm厚の導電膜を形 成し、パターニングしてゲート電極522~525を形 成する。このゲート電極522~525の線幅によって 各TFTのチャネル長の長さが決定する。

【0259】なお、ゲート電極は単層の導電膜で形成し ても良いが、必要に応じて二層、三層といった積層膜と することが好ましい。ゲート電極の材料としては公知の 導電膜を用いることができる。具体的には、アルミ(A 1)、タンタル(Ta)、チタン(Ti)、モリブデン (Mo)、タングステン(W)、クロム(Cr)、シリ コン(Si)から選ばれた元素でなる膜、または前記元 素の窒化物でなる膜(代表的には窒化タンタル膜、窒化 タングステン膜、窒化チタン膜)、または前記元素を組 み合わせた合金膜 (代表的にはMo-W合金、Mo-T 30 a 合金)、または前記元素のシリサイド膜(代表的には タングステンシリサイド膜、チタンシリサイド膜)を用 いることができる。勿論、単層で用いても積層して用い ても良い。

【0260】本実施例では、50nm厚の窒化タングス テン(WN)膜と、350nm厚のタングステン(W) 膜とでなる積層膜を用いる。これはスパッタ法で形成す れば良い。また、スパッタガスとしてキセノン(X e)、ネオン(Ne)等の不活性ガスを添加すると応力 による膜はがれを防止することができる。

【0261】またこの時、ゲート電極523、525は それぞれ n 型不純物領域 5 2 0 、 5 2 1 の一部とゲート 絶縁膜514を介して重なるように形成する。この重な った部分が後にゲート電極と重なったLDD領域とな る。なお、ゲート電極524a、524bは断面では二つ に見えるが、実際は電気的に接続されている。

【0262】次に、図10(A)に示すように、ゲート 電極522~525をマスクとして自己整合的にn型不 純物元素(本実施例ではリン)を添加する。こうして形 成される不純物領域527~533にはn型不純物領域50 より半導体膜の不対結合手を水素終端する工程である。

520、521の1/2~1/10(代表的には1/3 ~1/4)の濃度でリンが添加されるように調節する。 具体的には、1×10¹⁶~5×10¹⁸atoms/cm³(典型 的には3×10¹⁷~3×10¹⁸atoms/cm³)の濃度が好 ましい。

【0263】次に、図10(B)に示すように、ゲート 電極等を覆う形でレジストマスク534a~534dを形 成し、n型不純物元素(本実施例ではリン)を添加して 高濃度にリンを含む不純物領域535~541を形成す 【0257】この工程によりn型不純物領域520、510る。ここでもフォスフィン(PH_g)を用いたイオンド ープ法で行い、この領域のリンの濃度は1×10²⁰~1 × 1 0²¹atoms/cm³ (代表的には2×10²⁰~5×10 ²¹atoms/cm³)となるように調節する。

> 【0264】この工程によってnチャネル型TFTのソ ス領域若しくはドレイン領域が形成されるが、スイッ チング用TFTは、図10(A)の工程で形成したn型 不純物領域530~532の一部を残す。この残された 領域が、スイッチング用TFTのLDD領域に対応す

20 【0265】次に、図10(C)に示すように、レジス トマスク534a~534cを除去し、新たにレジストマ スク543を形成する。そして、p型不純物元素(本実 施例ではボロン)を添加し、高濃度にボロンを含む不純 物領域544、545を形成する。ここではジボラン (B₃H₄)を用いたイオンドープ法により3×10²⁰~ 3 x 1 0 ^{2 1} atoms/cm³ (代表的には 5 x 1 0 ^{2 0} ~ 1 x 1 0²¹atoms/cm³/)濃度となるようにボロンを添加する。 【0266】なお、不純物領域544、545には既に 1 × 1 0 ²⁰ ~ 1 × 1 0 ²¹atoms/cm³の濃度でリンが添加 されているが、ここで添加されるボロンはその少なくと も3倍以上の濃度で添加される。そのため、予め形成さ れていたn型の不純物領域は完全にP型に反転し、P型 の不純物領域として機能する。

【0267】次に、図10(D)に示すように、レジス トマスク543を除去した後、第1層間絶縁膜546を 形成する。第1層間絶縁膜546としては、珪素を含む 絶縁膜を単層で用いるか、その中で組み合わせた積層膜 を用いれば良い。また、膜厚は400nm~1.5 μm とすれば良い。本実施例では、200nm厚の窒化酸化 40 珪素膜の上に800nm厚の酸化珪素膜を積層した構造 とする。

【0268】その後、それぞれの濃度で添加されたn型 またはp型不純物元素を活性化する。活性化手段として は、ファーネスアニール法が好ましい。本実施例では電 熱炉において窒素雰囲気中、550、4時間の熱処理

【0269】さらに、3~100%の水素を含む雰囲気 中で、300~450 で1~12時間の熱処理を行い 水素化処理を行う。この工程は熱的に励起された水素に

(22)

水素化の他の手段として、プラズマ水素化(プラズマに より励起された水素を用いる)を行っても良い。

【0270】なお、水素化処理は第1層間絶縁膜546 を形成する間に入れても良い。即ち、200nm厚の窒 化酸化珪素膜を形成した後で上記のように水素化処理を 行い、その後で残り800nm厚の酸化珪素膜を形成し ても構わない。

【0271】次に、図11(A)に示すように、第1層 間絶縁膜546に対してコンタクトホールを形成し、ソ ース信号線547~550と、ドレイン配線551~510 に対して順次EL層及び画素電極(陽極)を形成する。 53を形成する。なお、本実施例ではこの電極を、Ti 膜を100nm、Tiを含むアルミニウム膜を300n m、Ti膜150nmをスパッタ法で連続形成した3層 構造の積層膜とする。勿論、他の導電膜でも良い。

【0272】次に、50~500nm(代表的には20 0~300nm)の厚さで第1パッシベーション膜55 4を形成する。本実施例では第1パッシベーション膜5 5 4 として 3 0 0 n m厚の窒化酸化シリコン膜を用い る。これは窒化シリコン膜で代用しても良い。

ってH。、NH。等水素を含むガスを用いてプラズマ処理 を行うことは有効である。この前処理により励起された 水素が第1層間絶縁膜546に供給され、熱処理を行う ことで、第1パッシベーション膜554の膜質が改善さ れる。それと同時に、第1層間絶縁膜546に添加され た水素が下層側に拡散するため、効果的に活性層を水素 化することができる。

【 0 2 7 4 】次に、図 1 1 (B) に示すように、有機樹 脂からなる第2層間絶縁膜555を形成する。有機樹脂 ブテン)等を使用することができる。特に、第2層間絶 縁膜555はTFTが形成する段差を平坦化する必要が あるので、平坦性に優れたアクリル膜が好ましい。本実 施例では2.5 µmの厚さでアクリル膜を形成する。

【0275】次に、第2層間絶縁膜555、第1パッシ ベーション膜554にドレイン配線553に達するコン タクトホールを形成し、次に保護電極556を形成す る。保護電極556としてはアルミニウムを主成分とす る導電膜を用いれば良い。保護電極556は真空蒸着法 で形成すれば良い。

【0276】次に、珪素を含む絶縁膜(本実施例では酸 化珪素膜)を500nmの厚さに形成し、画素電極とな る部分に対応する位置に開口部を形成して第3層間絶縁 膜557を形成する。開口部を形成する際、ウェットエ ッチング法を用いることで容易にテーパー形状の側壁と することができる。開口部の側壁が十分になだらかでな いと段差に起因する E L 層の劣化が顕著な問題となって しまう。

【0277】次にEL素子の陰極である対向電極(Mg A g電極) 5 5 8を形成する。M g A g電極 5 5 8 は真 50 【 0 2 8 4 】また、パッケージング等の処理により気密

空蒸着法を用いて、厚さが180~300nm(典型的 には200~250nm)になるように形成する。

【0278】次に、EL層559を、真空蒸着法を用い て大気解放しないで形成する。なお、EL層559の膜 厚は80~200nm(典型的には100~120n m)、画素電極(陽極)560を110nmの厚さとす れば良い。

【0279】本実施例におけるの工程では、赤色に対応 する画素、緑色に対応する画素及び青色に対応する画素 但し、EL層は溶液に対する耐性に乏しいためフォトリ ソグラフィ技術を用いずに各色個別に形成しなくてはな らない。そこでメタルマスクを用いて所望の画素以外を 隠し、必要箇所だけ選択的にEL層及び画素電極(陽 極)を形成するのが好ましい。

【0280】即ち、まず赤色に対応する画素以外を全て 隠すマスクをセットし、そのマスクを用いて赤色発光の EL層及び画素電極(陽極)を選択的に形成する。次い で、緑色に対応する画素以外を全て隠すマスクをセット 【0273】この時、窒化酸化シリコン膜の形成に先立 20 し、そのマスクを用いて緑色発光のEL層及び画素電極 (陽極)を選択的に形成する。次いで、同様に青色に対 応する画素以外を全て隠すマスクをセットし、そのマス クを用いて青色発光のEL層及び画素電極(陽極)を選 択的に形成する。なお、ここでは全て異なるマスクを用 いるように記載しているが、同じマスクを使いまわして も構わない。また、全画素にEL層及び画素電極(陽 極)を形成するまで真空を破らずに処理することが好ま しい。

【0281】なお、EL層559としては公知の材料を としてはポリイミド、アクリル、BCB(ベンゾシクロ 30 用いることができる。公知の材料としては、駆動電圧を 考慮すると有機材料を用いるのが好ましい。例えば正孔 注入層、正孔輸送層、発光層及び電子注入層でなる4層 構造をEL層とすれば良い。また、本実施例ではEL素 子の画素電極(陽極)560として酸化インジウム・ス ズ(ITO)膜を形成する。また、酸化インジウムに2 ~ 20%の酸化亜鉛(ZnO)を混合した透明導電膜を 用いても良いし、公知の他の材料であっても良い。

> 【0282】最後に、窒化珪素膜でなる第2パッシベー ション膜561を300nmの厚さに形成する。

> 【0283】こうして図11(C)に示すような構造の ELディスプレイが完成する。なお、実際には、図11 (C) まで完成したら、さらに外気に曝されないように 気密性の高い保護フィルム(ラミネートフィルム、紫外 線硬化樹脂フィルム等)やセラミックス製シーリングカ ンなどのハウジング材でパッケージング(封入)するこ とが好ましい。その際、ハウジング材の内部を不活性雰 囲気にしたり、内部に吸湿性材料(例えば酸化バリウ ム)を配置することでEL層の信頼性(寿命)が向上す

(23)

44

性を高めたら、基板上に形成された素子又は回路から引 き回された端子と外部信号端子とを接続するためのコネ クター (フレキシブルプリントサーキット: FPC) を 取り付けて製品として完成する。このような出荷できる 状態にまでしたELディスプレイを本明細書中ではEL モジュールという。

【0285】本実施例において示した構成は、実施例1 または実施例2と自由に組み合わせて実施することが可 能である。

【0286】(実施例6)

【 0 2 8 7 】本実施例では本願発明の E L ディスプレイ の構成を図12の斜視図を用いて説明する。

【0288】本実施例のELディスプレイは、ガラス基 板3201上に形成された、画素部3202と、ゲート 信号側駆動回路3203と、ソース側駆動回路3204 とで構成される。画素部3202のスイッチング用TF T3205はnチャネル型TFTであり、ゲート信号側 駆動回路3203に接続されたゲート信号線3206、 ソース側駆動回路3204に接続されたソース信号線3 207の交点に配置されている。また、スイッチング用 20 板3201との間の空隙3306は不活性ガス(アルゴ TFT3205のドレイン領域はEL駆動用TFT32 08のゲートに接続されている。

【0289】さらに、EL駆動用TFT3208のソー ス領域は電源供給線3209に接続される。またEL駆 動用TFT3208のゲート領域と電源供給線3209 とに接続されたコンデンサ3216が設けられている。 本実施例では、電源供給線3209には電源電位が加え られている。また、このEL素子3211の対向電極 (本実施例では陰極)は定常電位(本実施例では0V) に保たれている。

【0290】そして、外部入出力端子となるFPC32 12には駆動回路まで信号を伝達するための入出力配線 (接続配線)3213、3214、及び電源供給線32 09に接続された入出力配線3215が設けられてい

【0291】さらに、ハウジング材をも含めた本実施例 の E L モジュールについて図 13(A)、(B)を用い て説明する。なお、必要に応じて図12で用いた符号を 引用することにする。

【0292】ガラス基板3201上には画素部320 2、ゲート信号側駆動回路3203、ソース信号側駆動 回路3204が形成されている。それぞれの駆動回路か らの各種配線は、入出力配線3213~3215を経て FPC3212に至り外部機器へと接続される。

【0293】このとき少なくとも画素部3202、好ま しくは駆動回路3203、3204及び画素部3202 を囲むようにしてハウジング材3304を設ける。な お、ハウジング材3304はEL素子の外寸よりも内寸 が大きい凹部を有する形状又はシート形状であり、接着

閉空間を形成するようにしてガラス基板3201に固着 される。このとき、EL素子は完全に前記密閉空間に封 入された状態となり、外気から完全に遮断される。な お、ハウジング材3304は複数設けても構わない。 【0294】また、ハウジング材3304の材質はガラ ス、ポリマー等の絶縁性物質が好ましい。例えば、非晶 質ガラス(硼硅酸塩ガラス、石英等)、結晶化ガラス、 セラミックスガラス、有機系樹脂(アクリル系樹脂、ス チレン系樹脂、ポリカーボネート系樹脂、エポキシ系樹 10 脂等)、シリコーン系樹脂が挙げられる。また、セラミ ックスを用いても良い。また、接着剤3305が絶縁性 物質であるならステンレス合金等の金属材料を用いるこ とも可能である。

【0295】また、接着剤3305の材質は、エポキシ 系樹脂、アクリレート系樹脂等の接着剤を用いることが 可能である。さらに、熱硬化性樹脂や光硬化性樹脂を接 着剤として用いることもできる。但し、可能な限り酸 素、水分を透過しない材質であることが必要である。

【0296】さらに、ハウジング材3304とガラス基 ン、ヘリウム、窒素等)を充填しておくことが望まし い。また、ガスに限らず不活性液体(パーフルオロアル カンに代表されるの液状フッ素化炭素等)を用いること も可能である。不活性液体に関しては特開平8-785 19号で用いられているような材料で良い。

【0297】また、空隙3306に乾燥剤を設けておく ことも有効である。乾燥剤としては特開平9-1480 6 6 号公報に記載されているような材料を用いることが できる。一般的には酸化バリウムが用いられている。

30 【0298】また、図13(B)に示すように、画素部 には個々に孤立したEL素子を有する複数の画素が設け られ、それらは全て保護電極3307を共通電極として 有している。本実施例では、EL層、陰極(MgAg電 極)及び保護電極を大気解放しないで連続形成すること が好ましいとしたが、EL層と陰極とを同じマスク材を 用いて形成しても良い。

【0299】このとき、EL層と陰極は画素部の上にの み設ければよく、駆動回路の上に設ける必要はない。勿 論、駆動回路上に設けられていても問題とはならない 40 が、EL層にアルカリ金属が含まれていることを考慮す ると設けない方が好ましい。

【0300】なお、保護電極3307は3308で示さ れる領域において、画素電極と同一材料でなる接続配線 3309を介して入出力配線3310に接続される。入 出力配線3310は保護電極3307に電源電位を加え るための電源供給線であり、導電性ペースト材料331 1を介してFPC3212に接続される。

【0301】本実施例において示した構成は、実施例1 と自由に組み合わせて実施することが可能である。

剤3305によって、ガラス基板3201と共同して密 50 【0302】(実施例7)本実施例では、本願発明にお

けるELディスプレイの画素の構成について説明する。 【0303】本願発明におけるELディスプレイの画素 部には、マトリクス状に複数の画素が配列されている。 画素の回路図の一例を図17(A)に示す。図17 (A)において、画素1000の中にスイッチング用T FT1001が設けられている。なお本願発明におい て、スイッチング用TFT1001はnチャネル型TF Tでもpチャネル型TFTでも、どちらでも用いること が可能である。図17(A)において、スイッチング用 TFT1001にはnチャネル型TFTを用いる。スイ 10 ッチング用TFT1001のゲート電極は、ゲート信号 を入力するゲート信号線1002に接続されている。ス イッチング用TFT1001のソース領域とドレイン領 域は、一方はアナログまたはデジタルのビデオ信号を入 力するデータ信号線(ソース信号線ともいう)1003 に接続されている。またもう一方はEL駆動用TFT1 004のゲート電極に接続される。

【 0 3 0 4 】 E L 駆動用 T F T 1 0 0 4 のソース領域と ドレイン領域は、一方は電源供給線1005に接続さ れ、もう一方はドレイン領域はEL素子1006に接続 20 グ用TFT1001をマルチゲート構造とした画素の回 される。

【0305】EL素子1006は陽極と、陰極と、陽極 と陰極との間に設けられたEL層とでなる。なお本願発 明において、陽極が画素電極で陰極が対向電極の場合、 EL駆動用TFT1004のソース領域またはドレイン 領域は、EL素子1006の陽極に接続される。逆に陽 極が対向電極で陰極が画素電極の場合、EL駆動用TF T1004のソース領域またはドレイン領域は、EL素 子1006の陰極に接続される。なおEL駆動用TFT 1004はnチャネル型TFTでもpチャネル型TFT 30 であれば良い。 でもどちらでも用いることが可能であるが、EL素子1 006の陽極が画素電極で陰極が対向電極の場合、EL 駆動用TFT1004はpチャネル型TFTであること が好ましい。また逆にEL素子1006の陽極が対向電 極で陰極が画素電極の場合、EL駆動用TFT1004 はnチャネル型TFTであることが好ましい。図17 (A)ではEL駆動用TFT1004にpチャネル型T FTを用いており、EL素子1006の陰極は定常電源 1007に接続されている。

【0306】またEL駆動用TFT1004の活性層中 40 において、スイッチング用TFT1101にはnチャネ にLDD領域を設け、LDD領域とゲート電極とがゲー ト絶縁膜を介して重なる領域(Lov領域)を形成して も良い。EL駆動用TFT1004が特にnチャネル型 TFTの場合、活性層のドレイン領域側にLov領域を 形成することでオン電流を増加させることができ、また EL駆動用TFT1004のゲート電極とLov領域と の間に容量を形成することができる。

【0307】また、スイッチング用TFT1001が非 選択状態(オフの状態)にある時、EL駆動用TFT1 004のゲート電圧を保持するためにコンデンサを設け50 ス領域とドレイン領域は、一方は電源供給線1105に

ても良い。コンデンサを設ける場合、スイッチング用T FT1001のソース領域とドレイン領域のソース信号 線に接続されていない方と、電源供給線1005との間 にコンデンサを接続するようにする。図17(A)に示 した回路図において、電源供給線1005はソース信号 線1003と平行に並んでいる。

【0308】EL駆動用TFTのLov領域をEL駆動 用TFT1004のゲート電圧を保持するためのコンデ ンサとして用いるには、例えば画素のサイズが 2 2 μ m ×22µm、ゲート絶縁膜の厚さが800 、ゲート絶 縁膜の比誘電率が4.1であった場合約19.8fFの 容量値が必要である。よってLov領域の面積(LDD 領域とゲート電極とがゲート絶縁膜を介して重なる面 積)は、約66 μ m²必要となる。

【0309】なお図17(A)に示した回路図におい て、スイッチング用TFT1001またはEL駆動用T FT1004をマルチゲート構造(直列に接続された二 つ以上のチャネル形成領域を有する活性層を含む構造) としても良い。図17(A)に示した画素のスイッチン 路図を図18(A)に示す。

【0310】スイッチング用TFT1101aとスイッ チング用TFT1101bとが直列に接続して設けられ ている。スイッチング用TFT1101a、1101b 以外は図17(A)に示した回路図と構成が同じであ る。スイッチング用TFTをマルチゲート構造にするこ とによって、オフ電流を下げることができる。なお図1 8 (A)ではダブルゲート構造としたが、本実施例はダ ブルゲートに限定されることはなく、マルチゲート構造

【0311】また図には示してはいないが、EL駆動用 TFTをマルチゲート構造にした場合、熱によるEL駆 動用TFTの劣化を抑えることができる。

【0312】次に本願発明の画素の回路図の別の一例を 図17(B)に示す。図17(B)において、画素11 00の中にスイッチング用TFT1101が設けられて いる。なお本願発明において、スイッチング用TFT1 101はnチャネル型TFTでもpチャネル型TFTで も、どちらでも用いることが可能である。図17(B) ル型TFTを用いる。スイッチング用TFT1101の ゲート電極は、ゲート信号を入力するゲート信号線11 02に接続されている。スイッチング用TFT1101 のソース領域とドレイン領域のいずれか一方はアナログ またはデジタルのビデオ信号を入力するデータ信号線 (ソース信号線ともいう)1103に接続されている。 またもう一方はEL駆動用TFT1104のゲート電極 に接続される。

【0313】そして、EL駆動用TFT1104のソー

接続され、もう一方はEL素子1106に接続される。 【0314】EL素子1106は陽極と、陰極と、陽極 と陰極との間に設けられたEL層とでなる。なお本願発 明において、陽極が画素電極で陰極が対向電極の場合、 EL駆動用TFT1104のソース領域またはドレイン 領域は、EL素子1106の陽極に接続される。逆に陽 極が対向電極で陰極が画素電極の場合、EL駆動用TF T1104のソース領域またはドレイン領域は、EL素 子1106の陰極に接続される。なおEL駆動用TFT 1 1 0 4 はn チャネル型TFTでもp チャネル型TFT 10 グ用TFT1201及び1211はn チャネル型TFT でもどちらでも用いることが可能であるが、EL素子1 106の陽極が画素電極で陰極が対向電極の場合、EL 駆動用TFT1104はpチャネル型TFTであること が好ましい。また逆にEL素子1106の陽極が対向電 極で陰極が画素電極の場合、EL駆動用TFT1104 はnチャネル型TFTであることが好ましい。図17 (B)ではEL駆動用TFT1104にpチャネル型T FTを用いており、EL素子1106の陰極は定常電源 1107に接続されている。

【0315】またEL駆動用TFT1104の活性層中 20 れぞれ接続されている。またもう一方はEL駆動用TF にLDD領域を設け、LDD領域とゲート電極とがゲー ト絶縁膜を介して重なる領域(Lov領域)を形成して も良い。EL駆動用TFT1104が特にnチャネル型 TFTの場合、活性層のドレイン領域側にLov領域を 形成することでオン電流を増加させることができ、また EL駆動用TFT1104のゲート電極とLov領域と の間に容量を形成することができる。

【0316】また、スイッチング用TFT1101が非 選択状態(オフの状態)にある時、EL駆動用TFT1 104のゲート電圧を保持するためにコンデンサを設け 30 線の画素部全体に対する割合が小さいと、EL層の発光 ても良い。コンデンサを設ける場合、スイッチング用T FT1101のソース領域とドレイン領域のソース信号 線に接続されていない方と、電源供給線1105との間 にコンデンサを接続するようにする。図17(B)に示 した回路図において、電源供給線1105はゲート信号 線1102と平行に並んでいる。

【0317】なお図17(B)に示した回路図におい て、スイッチング用TFT1101またはEL駆動用T FT1104をマルチゲート構造としても良い。図17 (B)に示した画素のスイッチング用TFT1101を 40 マルチゲート構造とした画素の回路図を図18(B)に 示す。

【 0 3 1 8 】スイッチング用TFT1 1 0 1 a とスイッ チング用TFT1101 b とが直列に接続して設けられ ている。スイッチング用TFT1101a、1101b 以外は図17(B)に示した回路図と構成が同じであ る。スイッチング用TFTをマルチゲート構造にするこ とによって、オフ電流を下げることができる。なお図1 8 (B)ではダブルゲート構造としたが、本実施例はダ ブルゲートに限定されることはなく、マルチゲート構造 50 あることが好ましい。図19(A)ではEL駆動用TF

であれば良い。

【0319】また図には示してはいないが、EL駆動用 TFTをマルチゲート構造にした場合、熱によるEL駆 動用TFTの劣化を抑えることができる。

【0320】次に本願発明の画素の回路図の別の一例を 図19(A)に示す。図19(A)において、画素12 00と画素1210とが隣接して設けられている。図1 9(A)において、1201及び1211はスイッチン グ用TFTである。なお本願発明において、スイッチン でもpチャネル型TFTでも、どちらでも用いることが 可能である。図19(A)において、スイッチング用T F T 1 2 0 1 及び 1 2 1 1 には n チャネル型 T F T を用 いる。スイッチング用TFT1201及び1211のゲ ート電極は、ゲート信号を入力するゲート信号線120 2に接続されている。スイッチング用TFT1201及 び1211のソース領域とドレイン領域は、一方はアナ ログまたはデジタルのビデオ信号を入力するデータ信号 線(ソース信号線ともいう)1203と1204とにそ T1204及び1214のゲート電極にそれぞれ接続さ れる。

【0321】そして、EL駆動用TFT1204及び1 2 1 4 のソース領域とドレイン領域の一方は電源供給線 1220に接続され、もう一方はEL素子1205及び 1215にそれぞれ接続される。このように本実施例で は隣り合う2つの画素で1つの電源供給線1220を共 有している。これにより、図17及び図18で示した構 成に比べて、電源供給線の数を減らすことができる。配 する方向に配線が設けられている場合において、配線に よる光の遮蔽が抑えられる。

【0322】EL素子1205及び1215はそれぞれ 陽極と、陰極と、陽極と陰極との間に設けられたEL層 とでなる。なお本願発明において、陽極が画素電極で陰 極が対向電極の場合、EL駆動用TFT1204及び1 214のソース領域またはドレイン領域は、EL素子1 205及び1215の陽極に接続される。逆に陽極が対 向電極で陰極が画素電極の場合、EL駆動用TFT12 04及び1214のソース領域またはドレイン領域は、 E L 素子 1 2 0 5 及び 1 2 1 5 の陰極に接続される。な おEL駆動用TFT1204及び1214はnチャネル 型TFTでもpチャネル型TFTでもどちらでも用いる ことが可能であるが、EL素子1205及び1215の 陽極が画素電極で陰極が対向電極の場合、EL駆動用T FT1204及び1214はpチャネル型TFTである ことが好ましい。また逆にEL素子1205及び121 5の陽極が対向電極で陰極が画素電極の場合、 EL駆動 用TFT1204及び1214はnチャネル型TFTで

T 1 2 0 4 及び 1 2 1 4 に p チャネル型 T F T を用いて おり、EL素子1205及び1215の陰極は定常電源 1206及び1216に接続されている。

49

【0323】またEL駆動用TFT1204及び121 4の活性層中にLDD領域を設け、LDD領域とゲート 電極とがゲート絶縁膜を介して重なる領域(Lo∨領 域)を形成しても良い。EL駆動用TFT1204が特 にnチャネル型TFTの場合、活性層のドレイン領域側 に Lov領域を形成することでオン電流を増加させるこ とができ、またEL駆動用TFT1204のゲート電極 10 314のソース領域とドレイン領域は、一方は電源供給 とLov領域との間に容量を形成することができる。

【0324】また、スイッチング用TFT1201及び 1211が非選択状態(オフの状態)にある時、EL駆 動用TFT1204及び1214のゲート電圧を保持す るためにコンデンサを設けても良い。コンデンサを設け る場合、スイッチング用TFT1201のソース領域と ドレイン領域のソース信号線に接続されていない方と、 電源供給線1220との間にコンデンサを接続するよう にする。

【 0 3 2 5 】なお図 1 9 (A) に示した回路図におい て、スイッチング用TFT1201、1211またはE L 駆動用TFT1204、1214をマルチゲート構造 としても良い。図19(A)に示した画素のスイッチン グ用TFT1201、1211をマルチゲート構造とし た画素の回路図を図20(A)に示す。

【0326】スイッチング用TFT1201aとスイッ チング用TFT1201bとが直列に接続して設けられ ている。またスイッチング用TFT1211aとスイッ チング用TFT1211bとが直列に接続して設けられ ている。スイッチング用TFT1201a、1201b 30 及びスイッチング用TFT1211a及び1211b以 外は図19(A)に示した回路図と構成が同じである。 スイッチング用TFTをマルチゲート構造にすることに よって、オフ電流を下げることができる。なお図20 (A)ではダブルゲート構造としたが、本実施例はダブ ルゲートに限定されることはなく、マルチゲート構造で あれば良い。

【0327】また図には示してはいないが、EL駆動用 TFTをマルチゲート構造にした場合、熱によるEL駆 動用TFTの劣化を抑えることができる。

【0328】次に本願発明の画素の回路図の別の一例を 図19(B)に示す。図19(B)において、画素13 00と画素1310とが隣接して設けられている。図1 9 (B) において、1301及び1311はスイッチン グ用TFTである。なお本願発明において、スイッチン グ用TFT1301及び1311はnチャネル型TFT でもpチャネル型TFTでも、どちらでも用いることが 可能である。図19(B)において、スイッチング用T FT1301及び1311にはnチャネル型TFTを用 いる。スイッチング用TFT1301及び1311のゲ 50 形成することができる。

ート電極は、ゲート信号を入力するゲート信号線130 2及び1312にそれぞれ接続されている。スイッチン グ用TFT1301及び1311のソース領域とドレイ ン領域は、一方はアナログまたはデジタルのビデオ信号 を入力するデータ信号線(ソース信号線ともいう)13 03にそれぞれ接続されている。またもう一方はEL駆 動用TFT1304及び1314のゲート電極にそれぞ れ接続される。

【0329】そして、EL駆動用TFT1304及び1 線1320に接続され、もう一方はEL素子1305及 び1315にそれぞれ接続される。このように本実施例 では隣り合う2つの画素で1つの電源供給線1320を 共有している。これにより、図17及び図18で示した 構成に比べて、電源供給線の数を減らすことができる。 配線の画素部全体に対する割合が小さいと、EL層の発 光する方向に配線が設けられている場合において、配線 による光の遮蔽が抑えられる。そして図20(B)に示 した回路図において、電源供給線1320はゲート信号 20 線1302、1312と平行に並んでいる。

【0330】EL素子1305及び1315はそれぞれ 陽極と、陰極と、陽極と陰極との間に設けられたEL層 とでなる。なお本願発明において、陽極が画素電極で陰 極が対向電極の場合、EL駆動用TFT1304及び1 3 1 4 のソース領域またはドレイン領域は、EL素子1 305及び1315の陽極に接続される。逆に陽極が対 向電極で陰極が画素電極の場合、EL駆動用TFT13 04及び1314のソース領域またはドレイン領域は、 E L 素子 1 3 0 5 及び 1 3 1 5 の陰極に接続される。な おEL駆動用1304及び1314はnチャネル型TF Tでもpチャネル型TFTでもどちらでも用いることが 可能であるが、EL素子1305及び1315の陽極が 画素電極で陰極が対向電極の場合、 EL駆動用TFT1 3 0 4 及び 1 3 1 4 は p チャネル型 T F T であることが 好ましい。また逆にEL素子1305及び1315の陽 極が対向電極で陰極が画素電極の場合、EL駆動用TF T 1 3 0 4 及び 1 3 1 4 は n チャネル型 T F T であるこ とが好ましい。図19(B)ではEL駆動用TFT13 04及び1314にpチャネル型TFTを用いており、 40 EL素子1305及び1315の陰極は定常電源130 6及び1316に接続されている。

【0331】またEL駆動用TFT1304及び131 4の活性層中にLDD領域を設け、LDD領域とゲート 電極とがゲート絶縁膜を介して重なる領域(Lo∨領 域)を形成しても良い。EL駆動用TFT1304及び 1314が特にnチャネル型TFTの場合、活性層のド レイン領域側に Lov領域を形成することでオン電流を 増加させることができ、またEL駆動用TFT1304 及び1314のゲート電極とLov領域との間に容量を

【0332】また、スイッチング用TFT1301及び 1311が非選択状態(オフの状態)にある時、EL駆 動用TFT1304及び1314のゲート電圧を保持す るためにコンデンサを設けても良い。コンデンサを設け る場合、スイッチング用TFT1301、1311のソ ース領域とドレイン領域のソース信号線に接続されてい ない方と、電源供給線1320との間にコンデンサを接 続するようにする。

【 0 3 3 3 】なお図 1 9 (B) に示した回路図におい て、スイッチング用TFT1301、1311またはE 10 マー系(高分子系)有機物質であっても良い。低分子系 L 駆動用 T F T 1 3 0 4 、 1 3 1 4 を マルチゲート 構造 としても良い。図19(B)に示した画素のスイッチン グ用TFT1301、1311をマルチゲート構造とし た画素の回路図を図20(B)に示す。

【 0 3 3 4 】スイッチング用TFT13 0 1 a とスイッ チング用TFT1301bとが直列に接続して設けられ ている。またスイッチング用TFT1311aとスイッ チング用TFT1311bとが直列に接続して設けられ ている。スイッチング用TFT1301a、1301b 及びスイッチング用TFT1311a及び1311b以 20 グ法、ディスペンス法、印刷法またはインクジェット法 外は図19(B)に示した回路図と構成が同じである。 スイッチング用TFTをマルチゲート構造にすることに よって、オフ電流を下げることができる。なお図20 (B)ではダブルゲート構造としたが、本実施例はダブ ルゲートに限定されることはなく、マルチゲート構造で あれば良い。

【0335】また図には示してはいないが、EL駆動用 TFTをマルチゲート構造にした場合、熱によるEL駆 動用TFTの劣化を抑えることができる。

のドレイン領域とEL素子が有する画素電極との間に抵 抗体を設けても良い。抵抗体を設けることによって、E L駆動用TFTからEL素子へ供給される電流量を制御 し、EL駆動用TFTの特性のバラツキの影響を防ぐこ とが可能になる。抵抗体はEL駆動用TFTのオン抵抗 よりも十分に大きい抵抗値を示す素子であれば良いため 構造等に限定はない。なお、オン抵抗とは、TFTがオ ンの状態の時に、TFTのドレイン電圧をその時に流れ ているドレイン電流で割った値である。抵抗体の抵抗値 としては1k ~50M (好ましくは10k ~1040る。 M 、さらに好ましくは50k ~1M)の範囲から 選択すれば良い。抵抗体として抵抗値の高い半導体層を 用いると形成が容易であり好ましい。

【0337】本実施例において示した構成は、実施例 1、3、4、5または6と自由に組み合わせて実施する ことが可能である。

【0338】(実施例8)本願発明は有機EL材料に限 定されず、無機EL材料を用いても実施できる。但し、 現在の無機EL材料は非常に駆動電圧が高いため、その ような駆動電圧に耐えうる耐圧特性を有するTFTを用 50 ング用TFTである。スイッチング用TFT105のゲ

いなければならない。

【0339】または、将来的にさらに駆動電圧の低い無 機EL材料が開発されれば、本願発明に適用することは 可能である。

【0340】また、本実施例の構成は、実施例1~7の いずれの構成とも自由に組み合わせることが可能であ

【0341】(実施例9)本願発明において、EL層と して用いる有機物質は低分子系有機物質であってもポリ 有機物質はAlq。(トリス-8-キノリライト-アル ミニウム)、TPD(トリフェニルアミン誘導体)等を 中心とした材料が知られている。ポリマー系有機物質と 共役ポリマー系の物質が挙げられる。代表的に は、 P P V (ポリフェニレンビニレン)、 P V K (ポリ ビニルカルバゾール)、ポリカーボネート等が挙げられ る。

【0342】ポリマー系(高分子系)有機物質は、スピ ンコーティング法(溶液塗布法ともいう)、ディッピン など簡易な薄膜形成方法で形成でき、低分子系有機物質 に比べて耐熱性が高い。

【0343】また本願発明のELディスプレイが有する EL素子において、そのEL素子が有するEL層が、電 子輸送層と生孔輸送層とを有している場合、電子輸送層 と生孔輸送層とを無機の材料、例えば非晶質のSiまた は非晶質のSi,、C、等の非晶質半導体で構成しても良 610

【0344】非晶質半導体には多量のトラップ準位が存 【0336】なお本実施例において、EL駆動用TFT 30 在し、かつ非晶質半導体が他の層と接する界面において 多量の界面準位を形成する。そのため、EL素子は低い 電圧で発光させることができるとともに、高輝度化を図 ることもできる。

> 【0345】また有機 E L 層にドーパント (不純物)を 添加し、有機EL層の発光の色を変化させても良い。ド ーパントとして、DCM1、ナイルレッド、ルブレン、 クマリン6、TPB、キナクリドン等が挙げられる。

> 【0346】また、本実施例の構成は、実施例1~7の いずれの構成とも自由に組み合わせることが可能であ

> 【0347】(実施例10)次に図1、図2に示した本 願発明のELディスプレイの、別の駆動方法について説 明する。ここではnビットデジタル駆動方式により2° 階調のフルカラー表示を行う場合について説明する。な おタイミングチャートは実施の形態で示した場合と同じ であるので、図3を参照する。

> 【0348】画素部101にはマトリクス状に複数の画 素104が配列される。画素104の拡大図を図2 (A)に示す。図2(A)において、105はスイッチ

ート電極は、ゲート信号を入力するゲート信号線106 に接続されている。スイッチング用TFT105のソー ス領域とドレイン領域は、一方がデジタルデータ信号を 入力するソース信号線107に、もう一方がEL駆動用 TFT108のゲート電極及び各画素が有するコンデン サ113にそれぞれ接続されている。

【0349】また、EL駆動用TFT108のソース領 域とドレイン領域は、一方が電源供給線111に接続さ れ、もう一方はEL素子110に接続される。電源供給 線111はコンデンサ113に接続されている。コンデ 10 ンサ113はスイッチング用TFT105が非選択状態 (オフ状態)にある時、EL駆動用TFT108のゲー ト電圧を保持するために設けられている。

【0350】EL素子110は陽極と陰極と、陽極と陰 極との間に設けられたEL層とからなる。陽極がEL駆 動用TFT110のソース領域またはドレイン領域と接 続している場合、言い換えると陽極が画素電極の場合、 対向電極である陰極は一定の電位に保たれる。逆に陰極 がEL駆動用TFT110のソース領域またはドレイン 領域と接続している場合、言い換えると陰極が画素電極 20 の場合、対向電極である陽極は一定の電位に保たれる。 【0351】電源供給線111は電源電位に保たれてい る。

【0352】なお、EL駆動用TFT108のドレイン 領域またはソース領域と、EL素子110との間に抵抗 体を設けても良い。抵抗体を設けることによって、EL 駆動用TFTからEL素子へ供給される電流量を制御 し、EL駆動用TFTの特性のバラツキの影響を防ぐこ とが可能になる。抵抗体はEL駆動用TFT108のオ ン抵抗よりも十分に大きい抵抗値を示す素子であれば良 30 いため構造等に限定はない。なお、オン抵抗とは、TF Tがオン状態の時に、TFTのドレイン電圧をその時に 流れているドレイン電流で割った値である。抵抗体の抵 抗値としては1k~50M(好ましくは10k~ 10M 、さらに好ましくは50k ~1M)の範囲 から選択すれば良い。抵抗体として抵抗値の高い半導体 層を用いると形成が容易であり好ましい。

【0353】図2(B)に本願発明のELディスプレイ の画素部の構造を示す。ゲート信号線(G1~Gn)は 各画素が有するスイッチング用TFTのゲート電極に接 40 続されている。各画素の有するスイッチング用TFTの ソース領域とドレイン領域は、一方がソース信号線(S 1~Sn)に、もう一方がEL駆動用TFTのゲート電 極とコンデンサとに接続されている。またEL駆動用T FTのソース領域とドレイン領域は、一方が電源供給線 (V1~Vn)に、もう一方が各画素が有するEL素子 に接続されている。電源供給線(V1~Vn)は各画素 が有するコンデンサとも接続されている。

【 0 3 5 4 】図 2 (A) に示した E L ディスプレイにお

ーム期間(F)をn個のサブフレーム期間(SF1~S Fn)に分割する。なお、画素部の全ての画素が1つの 画像を表示する期間を1フレーム期間と呼ぶ。本願発明 のELディスプレイでは1秒間に120以上のフレーム 期間が設けられており、結果的に1秒間に60以上の画 像が表示されている。

【0355】1秒間に表示される画像の数が120より 少なくなると、視覚的にフリッカ等の画像のちらつきが 目立ち始める。

【0356】なお、1フレーム期間をさらに複数に分割 した期間をサブフレーム期間と呼ぶ。階調数が多くなる につれて1フレーム期間の分割数も増え、駆動回路を高 い周波数で駆動しなければならない。

【0357】1つのサブフレーム期間はアドレス期間 (Ta)とサステイン期間(Ts)とに分けられる。ア ドレス期間とは、1サブフレーム期間中、全画素にデー タを入力するのに要する時間であり、サステイン期間 (点灯期間とも呼ぶ)とは、表示を行う期間を示してい

【0358】n個のサブフレーム期間(SF1~SF n)がそれぞれ有するアドレス期間(Ta1~Tan) の長さは全て同じである。SF1~SFnがそれぞれ有 するサステイン期間(Ts)をそれぞれTs1~Tsn とする。

【 0 3 5 9 】 サステイン期間の長さは、 T s 1 : T s 2: Ts3:...: Ts (n-1): Tsn= 2° : 2^{-1} : 2⁻²:...: 2⁻⁽ⁿ⁻²⁾: 2⁻⁽ⁿ⁻¹⁾となるように設定する。 但し、SF1~SFnを出現させる順序はどのようにし ても良い。このサステイン期間の組み合わせで2 "階調 のうち所望の階調表示を行うことができる。

【0360】まずアドレス期間において、電源供給線 (V1~Vn)は定常電位と同じ高さの電源電位に保た れている。本明細書において、デジタル駆動のアドレス 期間における電源電位をオフの電源電位と呼ぶ。なおオ フの電源電位の高さは、EL素子が発光しない範囲で、 定常電位の高さと同じであれば良い。なおこのときのE L駆動電圧をオフのEL駆動電圧と呼ぶ。理想的にはオ フのEL駆動電圧は0Vであることが望ましいが、EL 素子が発光しない程度の大きさであれば良い。

【0361】そしてゲート信号線G1にゲート信号が入 力され、ゲート信号線 G 1 にゲート電極が接続されてい るスイッチング用TFT全てがONの状態になる。

【0362】ゲート信号線G1にゲート電極が接続され ているスイッチング用TFTがONの状態で、ソース信 号線(S1~Sn)に順にデジタルデータ信号が入力さ れる。デジタルデータ信号は「0」または「1」の情報 を有しており、「0」と「1」のデジタルデータ信号が それぞれHiまたはLoのいずれかの電圧を有する信号 を意味している。そしてソース信号線(S1~Sn)に けるタイミングチャートを、図3に示す。まず、1フレ50人力されたデジタルデータ信号は、オン(ON)の状態

のスイッチング用TFTを介してEL駆動用TFTのゲート電極に入力される。またコンデンサにもデジタルデータ信号が入力され保持される。

【0363】次にゲート信号線G2にゲート信号が入力され、ゲート信号線G2にゲート電極が接続されているスイッチング用TFT全てがONの状態になる。そしてゲート信号線G2にゲート電極が接続されているスイッチング用TFTをONにした状態で、ソース信号線(S1~Sn)に順にデジタルデータ信号が入力される。ソース信号線(S1~Sn)に入力されたデジタルデータ10信号は、スイッチング用TFTを介してEL駆動用TFTのゲート電極に入力される。またコンデンサにもデジタルデータ信号が入力され保持される。

【0364】上述した動作を繰り返し、全ての画素にデジタルデータ信号が入力される。全ての画素にデジタルデータ信号が入力されるまでの期間がアドレス期間である。

【0365】アドレス期間が終了すると同時にサステイン期間となる。サステイン期間になると、電源供給線(V1~Vn)の電位は、オフの電源電位からオンの電 20源電位に変わる。本明細書において、デジタル駆動のサステイン期間における電源電位をオンの電源電位と呼ぶ。オンの電源電位は、EL素子が発光する程度に定常電位との間に電位差を有していればよい。なおこの電位差をオンのEL駆動電圧と呼ぶ。

【0366】そしてスイッチング用TFTがオフ状態になり、コンデンサにおいて保持されたデジタルデータ信号が、EL駆動用TFTのゲート電極に入力される。 【0367】本実施例において、デジタルデータ信号が

「0」の情報を有していた場合、EL駆動用TFTはオ 30 性を有する電圧に変わる。 フ状態となり、EL素子の画素電極はオフの電源電位に 保たれたままである。その結果、「0」の情報を有する ーム期間を交互に繰り返す デジタルデータ信号が印加された画素が有するEL素子 行う。本願発明は上記構成 は発光しない。 有するEL層に、一定期間

【0368】逆に、「1」の情報を有していた場合、EL駆動用TFTはオン状態となり、EL素子の画素電極はオンの電源電位になる。その結果、「1」の情報を有するデジタルデータ信号が印加された画素が有するEL素子は発光する。

【 0 3 6 9 】全てのスイッチング用TFTがオフ状態で 40 ある期間がサステイン期間である。

【0371】次に、再びアドレス期間に入り、全画素にデータ信号を入力したらサステイン期間に入る。このときは $Ts1\sim Ts(n-1)$ のいずれかの期間がサステイン期間となる。ここではTs(n-1)の期間、所定の画素を点灯させたとする。

56 【 0 3 7 2 】以下、残りのn - 2 個のサブフレームについて同様の動作を繰り返し、順次Ts(n - 2)、Ts

(n - 3)…Ts1とサステイン期間を設定し、それぞれのサブフレームで所定の画素を点灯させたとする。

【0373】n個のサブフレーム期間が出現したら1フレーム期間を終えたことになる。このとき、画素が点灯していたサステイン期間、言い換えると「1」の情報を有するデジタルデータ信号が画素に印加されたアドレス期間の直後のサステイン期間の長さを積算することによって、その画素の階調がきまる。例えば、n=8のとき、全部のサステイン期間で画素が発光した場合の輝度を100%とすると、Ts1とTs2において画素が発光した場合には75%の輝度が表現でき、Ts3とTs5とTs8を選択した場合には16%の輝度が表現できる。

【0374】1フレーム期間が終了すると、次のフレーム期間において定常電位とオンの電源電位の差であるオンのEL駆動電圧の極性が逆になるように、オンの電源電位の高さを変える。そして、先のフレーム期間と同じ、上述した動作を行う。しかしこのフレーム期間におけるオンのEL駆動電圧の逆の極性を有していることから、全てのEL素子は発光しない。本明細書において、EL素子が画像を表示するフレーム期間を表示フレーム期間と呼ぶ。また逆に全てのEL素子が発光せずに画像を表示しないフレーム期間を非表示フレーム期間と呼ぶ。

【0375】非表示フレーム期間が終了すると、次に別の表示フレーム期間となり、オンのEL駆動電圧は、非表示フレーム期間におけるオンのEL駆動電圧の逆の極性を有する電圧に変わる

【0376】このように表示フレーム期間と非表示フレーム期間を交互に繰り返すことによって、画像の表示を行う。本願発明は上記構成を有することで、EL素子が有するEL層に、一定期間ごとに逆の極性のEL駆動電圧がかかる。よって、EL素子の電流 電圧特性の劣化が改善され、EL素子の寿命を従来の駆動方式に比べて長くすることが可能になる。

【 0 3 7 7 】また上述したように、交流駆動において、 1 フレーム期間ごとに画像の表示を行う場合、観察者の 目にフリッカとしてちらつきが生じてしまう。

【0378】そのため本願発明では、直流駆動において 観察者の目にフリッカが生じない周波数の倍以上の周波 数でELディスプレイを交流駆動する。つまり1秒間に 120以上のフレーム期間が設けられており、結果的に 1秒間に60以上の画像が表示されている。上記構成に よって、交流駆動によるフリッカを防ぐ。

【0379】本実施例において示した構成は、実施例2~9と自由に組み合わせて実施することが可能である。

【0380】(実施例11)本実施例ではデジタル方式 50 の交流駆動で時分割階調表示を行う場合において、サブ

フレーム期間ごとにオンのEL駆動電圧が逆の極性に変 わる、実施例1とは別の例について説明する。ここでは n ビットデジタル駆動方式により 2 [°]階調のフルカラー の時分割階調表示を行う場合について説明する。なおタ イミングチャートは実施例1で示した場合と同じである ので、図5を参照する。

57

【0381】本実施例におけるELディスプレイの画素 部の構造は、図2(B)において示した構造と同じであ り、ゲート信号線(G1~Gn)は各画素が有するスイ ッチング用TFTのゲート電極に接続されている。各画 10 素の有するスイッチング用TFTのソース領域とドレイ ン領域は、一方がソース信号線(S1~Sn)に、もう 一方がEL駆動用TFTのゲート電極とコンデンサとに 接続されている。またEL駆動用TFTのソース領域と ドレイン領域は、一方が電源供給線(V1~Vn)に、 もう一方が各画素が有するEL素子に接続されている。 電源供給線(V1~Vn)は各画素が有するコンデンサ とも接続されている。

【0382】図5に本実施例の駆動方法のタイミングチ ャートを示す。まず、1フレーム期間をn個のサブフレ 20 表示サブフレーム期間と呼び、表示を行わないサブフレ ーム期間(SF1~SFn)に分割する。なお、画素部 の全ての画素が1つの画像を表示する期間を1フレーム 期間と呼ぶ。

【0383】1つのサブフレーム期間はアドレス期間 (Ta)とサステイン期間(Ts)とに分けられる。ア ドレス期間とは、1サブフレーム期間中、全画素にデー タを入力するのに要する時間であり、サステイン期間 (点灯期間とも呼ぶ)とは、 EL 素子を発光させる期間 を示している。

【0384】n個のサブフレーム期間(SF1~SF n)がそれぞれ有するアドレス期間(Ta1~Tan) の長さは全て同じである。SF1~SFnがそれぞれ有 するサステイン期間(Ts)をそれぞれTs1~Tsn とする。

【 0 3 8 5 】 サステイン期間の長さは、 T s 1 : T s $2 : T s 3 : ... : T s (n - 1) : T s n = 2^{\circ} : 2^{-1} :$ 2⁻²:...:2⁻⁽ⁿ⁻²⁾:2⁻⁽ⁿ⁻¹⁾となるように設定する。 但し、SF1~SFnを出現させる順序はどのようにし ても良い。このサステイン期間の組み合わせで2 "階調 のうち所望の階調表示を行うことができる。

【0386】まず、電源供給線(V1~Vn)がオフの 電源電位に保たれる。そしてゲート信号線 G 1 にゲート 信号が入力され、ゲート信号線G1にゲート電極が接続 されているスイッチング用TFT全てがONの状態にな る。

【0387】そしてゲート信号線G1にゲート電極が接 続されているスイッチング用TFTがONの状態で、ソ -ス信号線(S1~Sn)に順にデジタルデータ信号が 入力される。そしてソース信号線(S1~Sn)に入力

イッチング用TFTを介してEL駆動用TFTのゲート 電極に入力される。またコンデンサにもデジタルデータ 信号が入力され保持される。

【0388】上述した動作を繰り返し、全ての画素にデ ジタルデータ信号が入力される。全ての画素にデジタル データ信号が入力されるまでの期間がアドレス期間であ

【0389】アドレス期間が終了すると同時にサステイ ン期間となる。サステイン期間になると、電源供給線 (V1~Vn)の電位がオフの電源電位からオンの電源 電位に変わる。そしてスイッチング用TFTがオフ状態 になり、コンデンサにおいて保持されたデジタルデータ 信号が、EL駆動用TFTのゲート電極に入力される。

【0390】本実施例において、オンの電源電位と定常 電位の差であるオンのEL駆動電圧の極性は、電源電位 の高さを変えることによって、サブフレーム期間ごとに 逆になる。よってサブフレーム期間ごとにオンのEL駆 動電圧の極性を逆にすることで、ELディスプレイは表 示と非表示を繰り返す。表示を行うサブフレーム期間を ム期間を非表示サブフレーム期間と呼ぶ。

【0391】例えば第1のフレーム期間において、第1 のサブフレーム期間は表示期間だとしたら、第2のサブ フレーム期間は非表示期間であり、第3のフレーム期間 は再び表示期間となる。そして全てのサブフレーム期間 が出現し第1のフレーム期間が終了したら、第2のフレ ーム期間となる。第2のフレーム期間における第1のサ ブフレーム期間では、第1のフレーム期間内の第1のサ ブフレーム期間においてEL素子に加えられたEL駆動 30 電圧とは逆の極性を有するEL駆動電圧が、EL素子の E L層に加えられるので、非表示期間となる。そして次 に第2のサブフレーム期間は表示期間となり、サブフレ ーム期間ごとに交互に表示期間と非表示期間となる。

【0392】なお、本明細書において、EL駆動電圧の 極性が逆になることで表示と非表示とが切り替わると き、表示しているときの期間を表示期間と呼ぶ。また逆 に表示していないときの期間を非表示期間と呼ぶ。よっ て本明細書において、表示フレーム期間と、表示サブフ レーム期間を総称して表示期間と呼ぶ。また逆に非表示 40 フレーム期間と、非表示サブフレーム期間を総称して非 表示期間と呼ぶ。

【0393】本実施例においてデジタルデータ信号が 「0」の情報を有していた場合、EL駆動用TFTはオ フ状態となり、EL素子の画素電極はオフの電源電位に 保たれたままである。その結果、「0」の情報を有する デジタルデータ信号が加えられた画素が有するEL素子 は発光しない。

【0394】逆に、「1」の情報を有していた場合、E L駆動用TFTはオン状態となり、EL素子の画素電極 されたデジタルデータ信号は、オン(ON)の状態のス 50 はオンの電源電位になる。その結果、「1」の情報を有

するデジタルデータ信号が入力された画素が有する EL 素子は発光する。

【0395】全てのスイッチング用TFTがオフ状態で ある期間がサステイン期間である。

【0396】EL素子を発光させる(画素を点灯させ る)期間はTs1~Tsnまでのいずれかの期間であ る。ここではTsnの期間、所定の画素を点灯させたと する。

【0397】次に、再びアドレス期間に入り、全画素に データ信号を入力したらサステイン期間に入る。このと 10 標) (LD)又はデジタルビデオディスク(DVD)等 きはTs1~Ts(n-1)のいずれかの期間がサステ イン期間となる。ここではTs(n-1)の期間、所定 の画素を点灯させたとする。

【0398】以下、残りのn-2個のサブフレームにつ いて同様の動作を繰り返し、順次Ts(n-2)、Ts (n-3)…Ts1とサステイン期間を設定し、それぞ れのサブフレームで所定の画素を点灯させたとする。

【0399】このように、交流駆動の時分割階調表示に おいて、サブフレームごとに逆の極性を有するEL駆動 電圧をEL素子に加える場合、2つのフレーム期間で1 20 2101、ELディスプレイ2102、音声入力部21 つの階調表示を行う。2つの隣り合うフレーム期間にお いて、画素が点灯していたサステイン期間、言い換える と「1」の情報を有するデジタルデータ信号が画素に入 力されたアドレス期間の直後のサステイン期間の長さを 積算することによって、その画素の階調がきまる。例え ば、n=8のとき、全部のサステイン期間で画素が発光 した場合の輝度を100%とすると、Ts1とTs2に おいて画素が発光した場合には75%の輝度が表現で き、Ts3とTs5とTs8を選択した場合には16% の輝度が表現できる。

【0400】本願発明は上記構成を有することで、EL 素子が有するEL層に、サブフレーム期間ごとに逆の極 性のEL駆動電圧がかかる。よって、EL素子の電流 電圧特性の劣化が改善され、EL素子の寿命を従来の駆 動方式に比べて長くすることが可能になる。

【0401】本実施例では、実施の形態で示したフレー ム期間ごとに交流駆動するデジタル方式のELディスプ レイに比べてフリッカが起こりにくいという効果が得ら れる。

~ 9と自由に組み合わせて実施することが可能である。 【0403】(実施例12)本願発明を実施して形成さ れたELディスプレイ(ELモジュール)は、自発光型 であるため液晶表示装置に比べて明るい場所での視認性 に優れている。そのため本願発明は直視型のELディス プレイ(ELモジュールを組み込んだ表示ディスプレイ を指す)に対して実施することが可能である。 Ε L ディ スプレイとしてはパソコンモニタ、TV放送受信用モニ タ、広告表示モニタ等が挙げられる。

【0404】また、本願発明は上述のELディスプレイ 50 用いることも可能となる。

60

も含めて、表示ディスプレイを部品として含むあらゆる 電子機器に対して実施することが可能である。

【0405】そのような電子機器としては、EL表示装 置、ビデオカメラ、デジタルカメラ、頭部取り付け型デ ィスプレイ (ヘッドマウントディスプレイ等)、カーナ ビゲーション、パーソナルコンピュータ、携帯情報端末 (モバイルコンピュータ、携帯電話または電子書籍 等)、記録媒体を備えた画像再生装置(具体的にはコン パクトディスク(CD)、レーザーディスク(登録商 の記録媒体を再生し、その画像を表示しうるディスプレ イを備えた装置)などが挙げられる。それら電子機器の 例を図14に示す。

【0406】図14(A)はパーソナルコンピュータで あり、本体2001、筐体2002、ELディスプレイ 2003、キーボード2004等を含む。本願発明のE Lディスプレイ2003はパーソナルコンピュータの表 示部に用いることができる。

【0407】図14(B)はビデオカメラであり、本体 03、操作スイッチ2104、バッテリー2105、受 像部2106等を含む。本願発明のELディスプレイ2 102はビデオカメラの表示部に用いることができる。 【0408】図14(C)は頭部取り付け型のEL表示 装置の一部(右片側)であり、本体2301、信号ケー ブル2302、頭部固定バンド2303、表示モニタ2 304、光学系2305、ELディスプレイ2306等 を含む。本願発明のELディスプレイ2306はEL表 示装置の表示部に用いることができる。

【0409】図14(D)は記録媒体を備えた画像再生 30 装置(具体的にはDVD再生装置)であり、本体240 1、記録媒体(CD、LDまたはDVD等)2402、 操作スイッチ2403、ELディスプレイ(a)240 4、ELディスプレイ(b)2405等を含む。ELデ ィスプレイ(a)は主として画像情報を表示し、ELデ ィスプレイ(b)は主として文字情報を表示するが、本 願発明のこれらELディスプレイ(a)、(b)は記録 媒体を備えた画像再生装置の表示部に用いることができ る。なお、記録媒体を備えた画像再生装置としては、C 【 0 4 0 2 】本実施例において示した構成は、実施例 2 40 D再生装置、ゲーム機器などに本願発明を用いることが

> 【0410】図14(E)は携帯型(モバイル)コンピ ュータであり、本体2501、カメラ部2502、受像 部2503、操作スイッチ2504、ELディスプレイ 2505等を含む。本願発明のELディスプレイ250 5 は携帯型(モバイル)コンピュータの表示部に用いる ことができる。

> 【0411】また、将来的にEL材料の発光輝度が高く なれば、フロント型若しくはリア型のプロジェクターに

【0412】以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例1~11のどのような組み合わせからなる構成を用いても実現することができる。

61

[0413]

【発明の効果】

【 0 4 1 4 】 上記構成によって、E L 素子に一定期間ご 図。 とに逆の極性のE L 駆動電圧がかかる。よって、E L 素 【 図 1 6 】 子の電流 電圧特性の劣化が改善され、E L 素子の寿命 10 グチャート。 を従来の駆動方式に比べて長くすることが可能になる。 【 図 1 7 】 【 0 4 1 5 】また上述したように、交流駆動において、 路図。 1 フレーム期間ごとに画像の表示を行う場合、観察者の 【 図 1 8 】 目にフリッカとしてちらつきが生じてしまう。 路図。

【0416】そのため本願発明では、直流駆動において観察者の目にフリッカが生じない周波数の倍以上の周波数でELディスプレイを交流駆動するのが好ましい。つまり120Hz以上の周波数で画像を表示するのが好ましい。上記構成によって、交流駆動によるフリッカを防ぐ。

【図面の簡単な説明】

【 図 1 】 本願発明の E L ディスプレイの構成を示す 図。

【図2】 本願発明の画素部の回路図。

【図3】 本願発明のデジタル方式の交流駆動のタイミングチャート。

【図4】 本願発明のアナログ方式の交流駆動のタイミングチャート。

【図5】 本願発明のデジタル方式の交流駆動のタイミングチャート。

【図6】 本願発明のELディスプレイの画素部の回路図と上面図。

【図7】 本願発明のELディスプレイの断面構造を示す図。

【図8】 ELディスプレイの作製工程を示す図。 *

*【図9】 ELディスプレイの作製工程を示す図。

【図10】 ELディスプレイの作製工程を示す図。

【図11】 ELディスプレイの作製工程を示す図。

【図12】 ELモジュールの外観を示す図。

【図13】 ELモジュールの外観を示す図。

【図14】 電子機器の具体例を示す図。

【 図 1 5 】 従来の E L ディスプレイの画素部の回路 図。

【図16】 従来のデジタル方式の交流駆動のタイミン グチャート。

【図17】 本願発明のELディスプレイの画素部の回路図。

【図18】 本願発明のELディスプレイの画素部の回路図。

【図19】 本願発明のELディスプレイの画素部の回路図。

【図20】 本願発明のELディスプレイの画素部の回路図。

【 図 2 1 】 本願発明の E L ディスプレイの断面構造を 20 示す図。

【符号の説明】

101 画素部

102 ソース信号側駆動回路

103 ゲート信号側駆動回路

104 画素

105 スイッチング用TFT

106 ゲート信号線

107 ソース信号線

108 EL駆動用TFT

30 110 EL素子


111 電源供給線


1 1 2 定常電源


113 コンデンサ


114 時分割階調データ信号発生回路


【図3】













【図7】




11:基板 12:下地膜 13:ソース領域 14:ト・レン領域 15a~15d:LDD領域 16:分離領域 17a,17b:チャネル形成領域 18:ケート絶縁膜 19a,19b:ゲ-ト電極 20:第1層間絶縁膜 21:ソース配線 22:ドレイと配線 26:ソース領域 27:ドレルン領域 36:ドレルン領域 37:ゲーマ電極 31:ソース配線 32:ドレイの記録 35:ソース領域 27:ト・レル領域 36:ト・レルン領域 37:ト・電極 41:ケース領域 37:ケー電極 44:45:アースの記録 45:ド・レイを記録 47:第1の、シャー・プログラ 48:第2層間絶縁膜 49:画素電極 (陽極) 53:保護電極 54:第2パッシパーション膜 48:第2層間絶縁膜 49:画素電極 15c・対した記録 45:アースの記録 45:ドースの記録 45:アースの記録 45:アースの記述 45:ア

【図8】




501:石英基板 502:アモルファス・パコン膜 503a,503b:開口部 504:保護膜 505:Ni含有層 506a,506b:Ni添加領域 507:ボッツルコン膜 508a,508b:リン添加領域 509:ボッツルコン膜 510~513:活性層 514:ゲート発達膜

【図9】




515,519a,519b:レジストマスタ 516~518: p 型不純物領域 520,521: n 型不純物領域 522~525:ケート電極

【図10】




527~533:n型不純物領域 534a~534c,543:レジストマスク 535~541:n型不純物領域 544,545:p型不純物領域 546:第1層間絶縁膜

【図11】




【図16】




(A) 2002 筐体 2104 操作スイッチ 2101 本体 2103 春声入力部 22004 本一ボード 2102 表示装置 2404 表示装置 2401 本体 2305 本体2301 (C) 2501 本体 2505 表示装置 2502 カメラ部

【図18】


(A)



(E)










【図17】

(A)



(B)





フロントページの続き

(72)発明者 長田 麻衣 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内



专利名称(译)	<无法获取翻译>				
公开(公告)号	JP2001222255A5	公开(公告)日	2007-11-29		
申请号	JP2000312462	申请日	2000-10-12		
[标]申请(专利权)人(译)	株式会社半导体能源研究所				
申请(专利权)人(译)	半导体能源研究所有限公司				
[标]发明人	小山潤 犬飼和隆 山崎舜平 長田麻衣				
发明人	小山 潤 犬飼 和隆 山崎 舜平 長田 麻衣				
IPC分类号	G09G3/30 G09G3/20 H01L51/50 H05B33/14				
CPC分类号	H01L27/1214 G09G2300/0417 G09G2320/0266 G09G3/2022 H01L27/156 G09G2300/0426 G09G3 /3258 G09G3/30 G09G2300/0842 H04N5/44 G09G2320/0247 G09G2310/0256 G09G2310/0254				
FI分类号	G09G3/30.J G09G3/20.621.B G09G3/20.641.E H05B33/14.A				
F-TERM分类号	3K007/AB02 3K007/AB11 3K007/BA06 3K007/CA01 3K007/CB01 3K007/DA01 3K007/DB03 3K007 /EB00 3K007/GA02 3K007/GA04 3K107/AA01 3K107/BB01 3K107/BB08 3K107/CC21 3K107/CC31 3K107/DD59 3K107/DD61 3K107/DD62 3K107/DD64 3K107/EB03 3K107/HH02 3K107/HH04 5C080 /AA06 5C080/BB05 5C080/DD06 5C080/DD29 5C080/EE29 5C080/FF11 5C080/JJ02 5C080/JJ04 5C080/JJ06 5C380/AA01 5C380/AA02 5C380/AB05 5C380/AB06 5C380/AB12 5C380/AB18 5C380 /AB23 5C380/AB24 5C380/AB34 5C380/AB46 5C380/AC07 5C380/AC08 5C380/AC09 5C380/AC11 5C380/AC12 5C380/AC13 5C380/BA10 5C380/BA11 5C380/BA12 5C380/BA29 5C380/BA38 5C380 /BB09 5C380/BB22 5C380/BD05 5C380/BD08 5C380/BD09 5C380/BD10 5C380/CA04 5C380/CA08 5C380/CA09 5C380/CA12 5C380/CA14 5C380/CA22 5C380/CA26 5C380/CA41 5C380/CB01 5C380 /CB05 5C380/CB12 5C380/CB14 5C380/CB21 5C380/CC02 5C380/CC21 5C380/CC26 5C380/CC27 5C380/CC30 5C380/CD072 5C380/CD073 5C380/CC41 5C380/CE13 5C380/CF07 5C380/CF09 5C380 /CF22 5C380/CF24 5C380/CD073 5C380/CF49 5C380/DA01 5C380/DA06 5C380/DA07 5C380/DA09 5C380/DA16 5C380/DA35 5C380/DA48 5C380/EA16 5C380/HA02 5C380/HA06 5C380/HA07 5C380 /HA12 5C380/DA35 5C380/DA48 5C380/EA16 5C380/HA02 5C380/HA06 5C380/HA07 5C380 /HA12 5C380/DA35				
优先权	1999336995 1999-11-29 JP 1999299210 1999-10-21 JP				
其他公开文献	JP2001222255A JP4727030B2				

摘要(译)

一种能够延长EL元件寿命的显示装置。 一种具有多个像素的显示装置,其中每个像素包括多个EL元件,其中所述电光装置通过控制在一帧周期中的多个EL元件的发光时间来执行灰度显示。 多个EL元件各自具有第一电极和第二电极,第一电极保持在恒定的公共电位,该电位施加到第二电极, 一种显示装置,其特征在于,每帧周期保持在相对于公共电位具有相反极性的电位。