

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第4658466号
(P4658466)

(45) 発行日 平成23年3月23日 (2011.3.23)

(24) 登録日 平成23年1月7日 (2011.1.7)

(51) Int.Cl.

F I

G 0 9 G 3 / 3 0 (2006.01)

G 0 9 G 3 / 2 0 (2006.01)

G 0 9 F 9 / 3 0 (2006.01)

H 0 1 L 2 7 / 3 2 (2006.01)

H 0 1 L 5 1 / 5 0 (2006.01)

G 0 9 G 3 / 3 0 J

G 0 9 G 3 / 2 0 6 2 4 B

G 0 9 G 3 / 2 0 6 4 2 A

G 0 9 F 9 / 3 0 3 6 5 Z

G 0 9 F 9 / 3 0 3 3 8

請求項の数 7 (全 14 頁) 最終頁に続く

(21) 出願番号 特願2003-376044 (P2003-376044)
(22) 出願日 平成15年11月5日 (2003.11.5)
(65) 公開番号 特開2004-163935 (P2004-163935A)
(43) 公開日 平成16年6月10日 (2004.6.10)
審査請求日 平成18年11月2日 (2006.11.2)
(31) 優先権主張番号 02/13980
(32) 優先日 平成14年11月5日 (2002.11.5)
(33) 優先権主張国 フランス (FR)

(73) 特許権者 501263810
トムソン ライセンシング
Thomson Licensing
フランス国, 92130 イッシー レ
ムーリノー, ル ジヤンヌ ダルク,
1-5
1-5, rue Jeanne d' A
rc, 92130 ISSY LES
MOULINEAUX, France

(74) 代理人 100077481

弁理士 谷 義一

(74) 代理人 100088915

弁理士 阿部 和夫

最終頁に続く

(54) 【発明の名称】 画像の表示装置

(57) 【特許請求の範囲】

【請求項 1】

ピクセルまたはサブピクセルにパーティショニングされた画像の表示装置であって、
電子発光セルのアレイと、第 1 および第 2 の電極アレイとを備える画像表示パネルを有し、

前記電子発光セルは基板上に配置されており、

前記電子発光セルはそれぞれ電子発光層と、p-n-p-n接合部またはn-p-n-p接合とを有し、

前記電子発光層とp-n-p-n接合部またはn-p-n-p接合は、前記第 1 の電極アレイと前記第 2 の電極アレイとの間で直列に接続されており、

前記電子発光セルのそれぞれに対して前記画像表示パネルの電極は前記接合部の n 型中間サブレイヤーまたは p 型中間サブレイヤーには直接接続されておらず、

前記電子発光層は有機性であり、前記画像表示パネルは 2 つの電極アレイだけを有する形式の表示装置において、

給電および駆動手段を有し、該手段は、

前記第 2 の電極アレイの各電極に連続してアドレスフェーズで書込みトリガ信号 Va を印加し、この間に前記第 2 の電極アレイの別の電極に維持信号 Vs を維持フェーズで印加し、

前記書込みトリガ信号 Va を前記第 2 の電極アレイ (Y_n) の前記電極に印加している間に、前記第 1 の電極アレイの電極に同時に状態信号 V_{off} または V_{on} を印加し、

10

20

当該印加は、前記第 1 の電極アレイの電極と前記第 2 の電極アレイの電極との間に接続されたセルを、前記第 2 の電極アレイの当該電極の次の維持フェーズの間にアクティベートするかまたはしないかに依存して行う、ことを特徴とする表示装置。

【請求項 2】

V_T が前記画像表示パネルの電子発光セルの端子における電圧であり、この電圧より上では非アクティブ状態または OFF 状態にある電子発光セルがアクティブ状態または ON 状態に切り替わり、

V_D が前記画像表示パネルの電子発光セルの端子における電圧であり、この電圧より下ではアクティブ状態または ON 状態にある電子発光セルが非アクティブ状態または OFF 状態に切り替わり、

前記給電および駆動手段は、次式が成り立ち、 V_{off} が V_{on} より大きいように構成されている、

【数 1】

- $V_a - V_{on} \geq V_T$ かつ $V_a - V_{off} < V_T$
- $V_s - V_{on} < V_T$ かつ $V_s - V_{off} > V_D$

請求項 1 記載の表示装置。

【請求項 3】

前記給電および駆動手段は、前記第 2 の電極アレイの電極の各アドレスフェーズの間に同時に、補償信号 V_c を前記第 1 の電極アレイの種々異なる電極に印加し、

ここで前記アドレスフェーズの間にデータ信号 V_{on} を受け取る前記第 1 の電極アレイの電極に対しては $V_c = V_{off}$ であり、前記アドレスフェーズの間にデータ信号 V_{off} を受け取る前記第 1 の電極アレイの電極に対しては $V_c = V_{on}$ である、請求項 1 または 2 記載の表示装置。

【請求項 4】

前記給電および駆動手段は、各アドレスフェーズの間、前記補償信号 V_c の印加持続時間がデータ信号 V_{on} または V_{off} の印加持続時間に近似的に等しいように構成されている、請求項 3 記載の表示装置。

【請求項 5】

種々異なる前記電子発光セルの p-n-p-n 接合部または n-p-n-p 接合部が絶縁素子によって相互に電氣的に絶縁されている、請求項 1 から 4 までのいずれか 1 項記載の表示装置。

【請求項 6】

各電子発光セルは電荷注入素子を有し、該電荷注入素子は前記電子発光層と前記接合部との間に挿入されている、請求項 1 から 5 までのいずれか一項記載の表示装置。

【請求項 7】

前記電荷注入素子は不透明である、請求項 6 記載の表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ピクセルまたはサブピクセルにパーティショニングされた画像の表示装置であって、電子発光セルのアレイと、第 1 および第 2 の電極アレイとを備える画像表示パネルを有し、前記電子発光セルは基板上に配置されており、前記電子発光セルはそれぞれ電子発光層と、p-n-p-n 接合部または n-p-n-p 接合とを有し、前記電子発光層と p-n-p-n 接合部または n-p-n-p 接合は、前記第 1 の電極アレイと前記第 2 の電極アレイとの間で直列に接続されており、前記電子発光セルのそれぞれに対して前記画像表示パネルの電極は前記接合部の n 型中間サブレイヤーまたは p 型中間サブレイヤーには直接接続されておらず、前記電子発光層は有機性であり、前記画像表示パネルは 2 つの電極アレイだけを有する形式の表示装置に関する。

【背景技術】

【 0 0 0 2 】

例えば多結晶シリコンベースの半導体基板に配置された電子発光セルのアレイを有する発光パネルは、一般的にアクティブマトリクスパネルとして公知である。

【 0 0 0 3 】

「双安定性」または「メモリ効果」と称される発光パネルは公知であり、ここで各電子発光セルは：

- ・安定オフ状態から安定オン状態へ、選択的アクティベート電圧アドレス信号に応答して、またはその反対に消去電圧アドレス信号に応答して切り替わる。
- ・アドレス信号により設定されるオフ状態またはオン状態が、維持電圧と呼ばれる電圧の供給により維持される。この維持電圧はパネルのすべてのセルに対して同一である。

10

【 0 0 0 4 】

刊行物 US 4 0 3 5 7 7 4 - I B M、US 4 8 0 8 8 8 0 - C E N T、および US 6 1 8 8 1 7 5 B 1 - C D Tはこの形式のパネルを開示している。ここで各セルは有機電子発光層と光電層を有し、これらは積層され、直列に接続されている。

【 0 0 0 5 】

刊行物 FR 2 0 3 7 1 5 8はこの形式のパネルを開示しており、ここでは各セルが発光ダイオードとp-n-p-n接合部とを有し、これらは直列に接続されている。この刊行物に記載されたパネルの欠点は、電極の3つのアレイを使用してこれを駆動しなければならないことである。このことは該刊行物の図3と図4に示されたデバイスが：

- ・共通電極のアレイを有し、このアレイが各発光ダイオードの端子の1つを発電機 2 0 および 2 1（図3）または 5 1 と 4（図4）の端子（正端子）と接続する；
 - ・アドレッシングにだけ用いる電極アレイ（すなわちp-n-p-n接合部の状態のスイッチング）が各p-n-p-n接合部の端子の1つを選択手段 2 3 または 5 3 に直接接続する；
 - ・維持にだけ用いる電極アレイ（すなわちアドレッシング後のセルの給電）は各p-n-p-n接合部の同じ端子を選択手段 2 3 または 5 3 に電荷制限抵抗を介して接続する；
- からである。

20

【 0 0 0 6 】

従って刊行物 FR 2 0 3 7 1 5 8に記載されたパネルは3つの電極アレイを有している。

【 特許文献 1 】 U A 4 0 3 5 7 7 4

30

【 特許文献 2 】 U S 4 8 0 8 8 8 0

【 特許文献 3 】 U S 6 1 8 8 1 7 5 B 1

【 特許文献 4 】 F R 2 0 3 7 1 5 8

【 発明の開示 】

【 発明が解決しようとする課題 】

【 0 0 0 7 】

本発明の課題は、p-n-p-n接合部の設けられたパネルの構造を簡素化することである。本発明の別の課題は、このように簡素化されたパネルに対する適切な駆動手段を提供することである。

【 0 0 0 8 】

40

この目的のための本発明の対象は、基板に配置された電子発光セルのアレイと、第1の電極アレイと、第2の電極アレイとを有する画像表示パネルであって、各セルは有機電子発光層と、p-n-p-n接合部またはn-p-n-p接合部とを有し、これらは第1の電極アレイと第2の電極アレイとの間で直列に接続されており、各セルに対して前記パネルの電極は前記接合部のn型中間サブレイヤーまたはp型中間サブレイヤーには直接接続されていない形式の画像表示パネルである。

【 課題を解決するための手段 】

【 0 0 0 9 】

この課題を解決するために本発明では、前記の表示装置において、給電および駆動手段を有し、該手段は、前記第2の電極アレイの各電極に連続してアドレスフェーズで書込み

50

トリガ信号 V_a を印加し、この間に前記第 2 の電極アレイの別の電極に維持信号 V_s を維持フェーズで印加し、前記書込みトリガ信号 V_a を前記第 2 の電極アレイの前記電極に印加している間に、前記第 1 の電極アレイの電極に同時に状態信号 V_{off} または V_{on} を印加し、当該印加は、前記第 1 の電極アレイの電極と前記第 2 の電極アレイの電極との間に接続されたセルを、前記第 2 の電極アレイの当該電極の次の維持フェーズの間にアクティベートするかまたはしないかに依存して行うように構成される。

【発明を実施するための最良の形態】

【0010】

このような接合部はショックレダイオードとして動作するように設計される。従って新規の双安定性パネルが得られる。

10

【0011】

n 型または p 型中間サブレイヤーは、 n_1 - p_1 - n_2 - p_2 スタックで p_1 と n_2 のサブレイヤーに相当するか、または p'_1 - n'_1 - p'_2 - n'_2 スタックで n'_1 と p'_2 のサブレイヤーに相当する。従来の p - n - p - n 接合部または n - p - n - p 接合部ではこのような中間サブレイヤーは接合部のオン状態またはオフ状態をセットするための「トリガ」として用いられる。しかし本発明ではそうではない。本発明によればこれらのサブレイヤーは各パネル電極に接続されておらず、これによりパネル製造が格段に簡素化される。

【0012】

接合部の n - p インタフェースまたは p - n インタフェースの面は、種々のセルの放射表面の面に対して平行であるか、またはこの面に対して垂直である。

20

【0013】

このような双安定性パネルは従来技術のパネルに対して、双安定性効果がセル内の光電素子によって得られるという利点を有する。なぜなら：

- ・メモリ効果が周囲光に依存しないで、光電素子を有するパネルで得られる。これらの素子はパネルへの周囲光の作用によって偶然的にトリップされることがあるが、本発明によりこの危険性は完全に除去される；
- ・このようなパネルは電子発光素子の端末にも、 p - n - p - n 接合部または n - p - n - p 接合部の端末にもバイパスを必要としない。このようなパネルは増幅層を必要としない；

からである。

【0014】

30

従って FR 2 0 3 7 1 5 8 に記載されたパネルとは異なり、本発明のパネルは 2 つの電極アレイしか有していない。従って双安定性メモリ効果パネルは 2 つの電極アレイだけで得られ、パネルの製造が格段に簡素化される。

【0015】

まとめると本発明の対象は、基板に配置された電子発光セルのアレイと、第 1 の電極アレイと、第 2 の電極アレイとを有するパネルであって、各セルは有機電子発光レイヤーと p - n - p - n 接合部または n - p - n - p 接合部とを有し、これらは第 1 の電極アレイと第 2 の電極アレイとの間で直列に接続されており、パネルの電極は p - n - p - n 接合部または n - p - n - p 接合部の n 型中間サブレイヤーまたは p 型サブレイヤーには直接接続されていない形式のパネルである。

40

【0016】

有利には種々のセルの p - n - p - n 接合部または n - p - n - p 接合部は相互に絶縁素子によって電気的に絶縁されている。

【0017】

有利には各セルは電荷注入素子を有し、この電荷注入素子は前記電子発光層と前記接合部との間に挿入される。

【0018】

有利には前記電荷注入素子は不透明である。

【0019】

本発明の対象はまた、ピクセルまたはサブピクセルに分割された画像の表示装置であり

50

、この装置はパネルと、給電および駆動手段を有している。この手段は、第2アレイの各電極に連続してアドレスフェーズで書込みトリガ信号 V_a を印加し、この間に第2アレイの別の電極に維持信号 V_s を維持フェーズで印加し、

書込み信号 V_a を第2アレイの前記電極に印加している間に、第1アレイの電極に同時に状態信号 V_{off} または V_{on} を印加し、当該印加は当該の第1アレイの電極と第2アレイの電極との間に接続されたセルを、第2アレイの当該電極の次の維持フェーズの間にアクティベートするかまたはしないかに依存して行う。

【0020】

マトリクスパネルの従来の駆動方法によれば、2つのアドレスフェーズの間にある維持フェーズの持続時間により、パネルのセルの明るさを調整し、とりわけ各表示画像に対し必要なグレーレベルを発生する。

【0021】

V_T がパネルのセルの端子における電圧であり、この電圧より上では非アクティブ状態またはOFF状態にあるセルがアクティブ状態またはON状態に切り替わり、 V_D がパネルのセルの端子における電圧であり、この電圧より下ではアクティブ状態またはON状態にあるセルが非アクティブ状態またはOFF状態に切り替わり、前記給電および駆動手段は、次式が成り立ち、 V_{off} が V_{on} より大きいように構成されている。

【0022】

【数1】

$$\begin{aligned} & - V_a - V_{on} \geq V_T \text{ かつ } V_a - V_{off} < V_T \\ & - V_s - V_{on} < V_T \text{ かつ } V_s - V_{off} > V_D. \end{aligned}$$

【0023】

給電および駆動手段はまた、第2アレイの電極の各アドレスフェーズ中に補償信号 V_c を第1アレイの種々の電極に印加し、ここでデータ信号 V_{on} を前記アドレスフェーズ中に受信する第1アレイの電極に対しては $V_c = V_{off}$ であり、データ信号 V_{off} を前記アドレスフェーズ中に受信する第1アレイの電極に対しては $V_c = V_{on}$ である。

【0024】

従ってこのことは、第1アレイの電極に、第2アレイの電極をアドレッシングするために送信される信号が第2アレイの他の電極にこれらが維持フェーズにある間に影響を与えることを阻止し、結果的にこれらの電極に相応するセルの輝度レベルが妨害されるのを阻止する。

【0025】

有利には前記給電および駆動手段では、各アドレスフェーズ中に前記補償信号 V_c の印加持続時間が近似的にデータ信号 V_{on} または V_{off} の印加持続時間に等しいように選定されている。

【実施例】

【0026】

本発明の実施例によるパネルは次のように製造される：

1. 例えばアルミニウムベースの導電フィルムを基板7にデポジットする；
2. 導電フィルムをエッチングし、行電極 Y_n のアレイを形成する；
3. 基板のアクティブ表面全体に、半導体材料が4つ重ね合わされた層をデポジットし、当該4つの層は連続的にp-n-p-nとドーピングされていて、ショックレー型接合部を形成するのに適するスタックを構成し；例えばa-Siの重ね合わされた層を化学蒸着(CDV)し、当該層の各々はデポジット雰囲気ガスの性質を適切に選択することにより異なってドーピングされており；
4. 基板のアクティブ表面全体に、有機電子発光層のための電荷注入材料をデポジットし、有利には不透明材料が、p-n-p-n接合部の層に光が到達するのを阻止するために選択さ

10

20

30

40

50

れ；

５．デポジットされた層を３ステップまたは４ステップでエッチングし、各ピクセルまたはサブピクセルの絶縁部に、p-n-p-nショックレーダイオード２および１つの注入層素子を形成し；適切に選択されたエッチングプロセスを、エッチングがアルミニウム電極ラインで停止するように選択し；

６．絶縁のために、電極絶縁部４をp-n-p-n接合部と注入層素子との間に各ピクセルまたはサブピクセルに特異的に適用し、感光性ポリマーの被覆層の表面全体をコーティングするスピンによってデポジットし、次にこの層に各ピクセルの放射領域を定義するアパーチャを形成し、有利には平坦化すべき表面を許容するインシュレータを適用し、有機OLEDマルチレイヤーのコーティングのための準備をし、

７．例えばCuPC/TPD/Alq3タイプの従来型OLEDマルチレイヤーである有機電子発光層を表面全体に蒸着により従来型デポジットし；カラーパネルの場合は、種々の色、赤、緑および青に対する３つのOLEDマルチレイヤーを選択的かつ連続的にデポジットするためにマスクを使用し；

８．行電極に対して垂直な列電極Xpのアレイを形成し、当該形成は透明または半透明導電材料、例えばLiF/Al/ITOマルチレイヤーをデポジットすることにより行い；これらの電極をマスクによる選択的デポジットにより形成し；表面がカソードセパレータのようにトポロジカルフューチャのアレイを含んでいる場合、このようなマルチレイヤーを表面全体にデポジットすることも可能であり、これによりこのフューチャにより表面全体がパーティショニングされ、電極が形成され；そして

９．アセンブリ全体を公知のようにカプセル化する。

【００２７】

図６は、このプロセスにより得られるパネルのセルの断面を示す。ここで種々のレイヤーは次のとおりである：

- １：アルミニウム行電極、
- ２：連続的にp-n-p-nドーブされたa-Siスタック；
- ３：不透明な導電性電荷注入層；
- ４：セルを他のセルから電氣的に絶縁するためのポリマーレイヤー；
- ５：有機電子発光層；
- ６：透明または半透明な列電極；
- ７：基板。

【００２８】

種々のセルのp-n-p-n接合部の間には、レイヤー４が絶縁素子を形成する。

【００２９】

電荷注入層３は、各セルにおいて電荷注入素子を形成し、セルの電荷注入素子は電氣的に相互に絶縁素子によって絶縁されている。これらの注入素子はアレイの電極には接続されていない。

【００３０】

得られたパネルの接合部のn-pインタフェースまたはp-nインタフェースの面はこの場合、種々のセルの放射表面の面に対して平行であり、各セルごとにp-n-p-n接合部および有機電子発光層とが積層されている。

【００３１】

このパネルの各セルに対して得られるメモリ効果は、パネルのセルの各列に対して連続的にアドレスフェーズ、維持フェーズを有するように構成されている。アドレスフェーズではこの列でターンオンすべきセルをターンオンし、維持フェーズではこの列のセルを以前にアドレスフェーズでおかれた状態または去った状態に維持する。この列のセルがアドレスフェーズにおかれる間、パネルの他の列のセルはすべて維持フェーズにある。

【００３２】

従来のマトリクスパネルの駆動方法によれば、維持フェーズの持続時間はパネルのセルの輝度を変調するのに使用され、とりわけ各画像を表示するために必要なグレーレベルを

10

20

30

40

50

発生するのに使用される。

【 0 0 3 3 】

パネルのセルのメモリ効果を利用する駆動方法は次のように実現される：

- ・アドレスフェーズの間、ターンオンすべきセルの端子にだけターンオン電圧 $V_a - V_{on}$ を印加し；
- ・維持フェーズの間、すべてのセルの端子に維持電圧を印加する；この維持電圧は変動しても良いが、以前にターンオンしたセルをターンオン状態に維持するのに十分な高さであり、以前にターンオフしたセルをターンオンする危険性のないほど十分に低いレベルにある。

【 0 0 3 4 】

従ってアドレスフェーズは選択的フェーズであり、反対に維持フェーズは選択的ではない。維持フェーズは同じ電圧をすべてのセルの端子に印加することを可能にし、パネルの駆動を格段に簡素化する。

【 0 0 3 5 】

実際には、このようなパネルの駆動方法には大きく2つのファミリーがある：

- ・パネルの列すべてを連続的にアドレッシングし、維持フェーズをスタートする方法であり、アドレスフェーズと維持フェーズとは時間的に分離されている；または
- ・パネルの列または列群をアドレッシングする間、他の列が維持フェーズにある方法であり、従ってアドレスフェーズと維持フェーズとは組み合わせられている。

【 0 0 3 6 】

アドレスフェーズと維持フェーズとが分離している第1の方法は欠点を有する。なぜなら、アドレスフェーズの間、パネルのセルが発光しないからであり、このパネルは最大輝度に点で性能が劣る。

【 0 0 3 7 】

本発明は、輝度の観点からもっとも有利な場合に関連する。ここではアドレスフェーズと維持フェーズとが組み合わせられている。問題となるのは、行電極に送出され、列をアドレッシングするための信号が維持フェーズにある他の列にも影響を及ぼすことであり、結果として、画像表示品質が損なわれる。

【 0 0 3 8 】

本発明の駆動方法は、この欠点を補償動作を負荷することによって回避する。これについて以下説明する。

【 0 0 3 9 】

図1は、図6に示されたパネルのセルの等価回路である。1つのアレイの電極のポイントAと別のアレイの電極のポイントBとが接続されている。パネルの各アレイは電気的に発光ダイオードLEDであり、p-n-p-n接合部SDと直列にポイントCで共に接続されている。

【 0 0 4 0 】

次の詳細に、パネル動作する各セルでどのように有利にメモリ効果が得られるかを説明する。

【 0 0 4 1 】

図2は、図1に示した形式のセルの2つの素子LEDとSDの各々の電流/電圧特性を示す：

- ・実線はOLED形式の発光ダイオードの従来特性を示す；
- ・破線はショックレータイプのダイオードとして動作するp-n-p-n接合部の従来特性を示す。これは刊行物「Physics of semiconductors and electronic components」, Henry Mathieu, 1997, ISBN:2-225-83151-3からの例である。電圧が低いとき、この素子は非常に高いインピーダンス $S^D R_H$ を有し、ブレークオーバー電圧 $S^D V_{BO}$ より上でこの接合部のインピーダンスは急激にレベル $S^D R_L$ $S^D R_H$ まで低下する；次に反対方向でいわゆる消滅電圧 $S^D V_0$ $S^D V_{BO}$ より下でこの接合部のインピーダンスは再び大きく初期レベルまで上昇する；上昇方向と下降方向のスイッチオーバーの時点での接合部の電流は

10

20

30

40

50

$S^D I_{B0}$ と称される。

【0042】

導通位置にあるp-n-p-n接合部の低インピーダンス $S^D R_L$ は、発光ダイオードLEDのそれと比較して小さいことが仮定されている。これはブレーク電圧 $S^D V_{B0}$ のオーダーの電圧を印加するためである。2つの素子LEDとSDが直列に接続されていれば、発光ダイオードの端子電圧は、p-n-p-n接合部SDが低インピーダンス導通位置に切り替わるとき $L^E D V_{B0}$ と称される。

【0043】

$C^E L L V$ が2つの素子の直列回路の端子に印加される電圧であれば、
 $C^E L L V = S^D V + L^E D V$ である：ここで

10

【0044】

【数2】

$$-SDV = SDR_H / (SDR_H + LEDR) \cdot CELLV \quad (R1)$$

$$-LEDV = LEDR_H / (SDR_H + LEDR) \cdot CELLV \quad (R2)$$

ただし $L^E D R$ は発光ダイオードのダイナミック抵抗である。

【0045】

Iがこの直列回路の電流強度であれば、この直列回路の特性は、移行領域により分離された2つの動作領域に分けられる。第1の動作領域はOFF状態にあり、 $I < S^D I_{B0}$ である。第1の移行領域はOFF/ON領域であり、ここではIは $S^D I_{B0}$ に接近する。第2の動作領域はON状態であり、ここでは $I > S^D I_{B0}$ であり、第2の移行領域はON/OFF領域である。

20

【0046】

1. 第1動作領域： $I < S^D I_{B0}$ (OFF状態)

直列回路の端子での電圧は素子LEDとSDとの間でこれらの素子のダイナミック抵抗に従い分配される。従って

$S^D V = S^D R_H \cdot I$ かつ $L^E D V = L^E D R_H \cdot I$ である。ここで $L^E D R_H$ は高インピーダンスレンジでの発光ダイオードのダイナミック抵抗であり、p-n-p-nダイオードの場合は導通していない。

30

【0047】

2. 第1移行領域：p-n-p-nダイオードのOFF/ONスイッチング：

V_T を直列回路の端子に、OFF/ONスイッチングの瞬時に印加される電圧とすれば、以下の連続的状态が存在する：

・ON状態へのスイッチング直前では、 $C^E L L V = V_T - \varepsilon'$ 、ただし $S^D V = S^D V_{B0}$ かつ $I = S^D I_{B0} - \varepsilon$ である。なぜなら、セルはOFF状態のままであり、以前と同様、 $V_T - \varepsilon' = (S^D R_H + L^E D R_H) \cdot (S^D I_{B0} - \varepsilon)$ かつダイオードの端子での電圧 $L^E D V_{B0}$ は $L^E D R_H \cdot S^D I_{B0}$ だからである；

・ON状態へのスイッチング直後は、 $C^E L L V = V_T + \varepsilon'$ である；なぜならセルは今やON状態であり、 $S^D V = S^D V_0 = S^D V_{B0}$ だからである。

40

【0048】

そして電流Iは $S^D I_{B0} + \varepsilon$ となる；電圧 $S^D V$ は次に $S^D R_L \cdot I$ となる。発光ダイオードがSD接合部のインピーダンス変動に適合すれば、 $L^E D V = L^E D R_H \cdot I + (S^D R_H - S^D R_L) \cdot I$ となる。

【0049】

しかしこの動作点は安定しておらず、直列回路の電流Iは値 $I_p > S^D I_{B0}$ に上昇し、 $V_T + \varepsilon' = (S^D R_L + L^E D R_L) \cdot I_p$ となる。ここで $L^E D R_L$ は低インピーダンスレンジでの発光ダイオードのダイナミック抵抗であり、p-n-p-nダイオードでは導通に相応し、 $L^E D R_L < L^E D R_H$ である。従って

【0050】

50

【数 3】

$$SDV = SDV_p = SDR_L \cdot I_p \quad \text{かつ} \quad LEDV = LEDV_p = LEDR_L \cdot I_p.$$

【0051】

3. 第2動作領域： $I > I_{BO}^{SD}$ (ON状態)：
直列回路の端子での電圧 V_{CELL} はOFF/ONスイッチング値 V_T 以下に低下しても、直列回路をON状態に維持することが発見された。電流強度は I_p 以下に降下するが、 I_{BO} 以上に留まる。

【0052】

4. 第2移行領域：p-n-p-nダイオードのON/OFFスイッチング：
ON/OFFスイッチングの瞬時に直列回路の端子に印加される電圧は V_D と称される；
従って $V_D = V_0^{SD} + V_{BO}^{LED}$ である。

【0053】

システムが2つの動作レンジを有するので、これは双安定性システムと称される。

【0054】

ここでは電流 I が、ショックレーダイオードSDのインピーダンスにかかわらず発光ダイオードLEDを通して流れることに注意されたい。従って光放射はシステムの2つの状態で行われる。しかしOFF/ON移行またはON/OFF移行での電流変動は画像表示に必要なコントラストに対して適切な光強度変動を引き起こすのに十分な大きさである。

【0055】

$V_D < V_S < V_T$ であるような中間電圧 $V_{CELL} = V_S$ に対してダイオードは大量の光を放射する。 V_{SU}^{SD} がp-n-p-n接合部の端子電圧であり、 V_{SU}^{LED} が発光ダイオードの端子電圧であれば、 $V_S = V_{SU}^{SD} + V_{SU}^{LED}$ である。

【0056】

図3は、ダイオードにより放射される光の強度を、2つの素子の直列回路の端子に印加される上昇電圧と下降電圧のサイクルに対して示すものである。この図は従来の双安定性動作に相応する。本発明のセルの構造が図6に示されており、これは所望のメモリ効果を提供する。

【0057】

前記形式の駆動方法が本発明の電子発光パネルに適用される際に得られるメモリ効果を次に詳細に説明する。

【0058】

図5は従来の駆動方法によるものを示す：

- ・パネルの列 n の電極と行 p の電極との間で給電されるセル $E_{n,p}$ に対してこのセルの点弧を伴う完全なアドレスフェーズ“address-n”があり、 $t > t_1$ の間、発光したままである。
- ・次の列“address-n+1”のセル $E_{n+1,p}$ に対してこのセルのターンオンを伴わない完全なアドレスフェーズがあり、 $t > t_2$ の間、オフのままである。

【0059】

3つのタイミング線図 Y_n 、 Y_{n+1} 、 X_p は列電極 Y_n 、 Y_{n+1} と行電極 X_p に印加される電圧を示し、これによりこれらのシーケンスが得られる。

【0060】

本発明によれば、図5を参照すると各アドレスフェーズは消去動作 O_E 、書込み動作 O_W 、そして補償動作 O_C を連続して有する。

【0061】

図5の下部はセルの端子における電位値 $E_{n,p}$ 、 $E_{n+1,p}$ 、およびこのセルのON状態とOFF状態を示す。

【0062】

本発明によるパネルは給電および駆動手段が設けられており、これは電極を次の信号で

10

20

30

40

50

駆動するように構成されている：

- ・行電極の場合、消去電圧 V_{E-Y} 、または書込みトリガ電圧 V_a 、または維持電圧 V_s である；
- ・列電極の場合、データ活性化電圧 V_{on} 、またはデータ非活性化電圧 V_{off} 、またはデータ消去電圧 V_{E-X} である。

【0063】

このような給電手段を形成することは当業者には容易であり、詳細には説明しない。

【0064】

図5の下部に示されたON状態またはOFF状態を得るために、図1に示したセルの端子に次の電位差を印加する必要がある：

- ・OFF状態にあるセルに電位差 $(V_a - V_{on})$ 、このセルはON状態にスイッチする；
- ・ON状態またはOFF状態にあるセルに電位差 $(V_s - V_{on})$ 、 $(V_s - V_{off})$ 、または $(V_a - V_{off})$ 、このセルはON状態またはOFF状態にそれぞれ留まる；
- ・ON状態にあるセルに電位差 $(V_{E-Y} - V_{E-X})$ 、このセルはOFF状態にスイッチする。

【0065】

所望のメモリ効果を得るために、本発明のパネルに適用される駆動方法は、上記図5を参照して説明した信号値が電極の行と列に印加され、次式を満たすように構成しなければならない。

【0066】

【数4】

$$\begin{aligned} &-(V_a - V_{on}) > V_T, \\ &-V_D < (V_s - V_{on}), V_D < (V_s - V_{off}), \text{ かつ } (V_a - V_{off}) < V_T, \\ &-(V_{E-Y} - V_{E-X}) < V_D. \end{aligned}$$

【0067】

有利にはパネルに対する給電および駆動手段を簡単にするために、 V_{on} をゼロに等しいと考える。

【0068】

パネルの列 Y_n を書き込む各動作 O_w の前に消去動作 O_E を通常は実行する。この消去動作は、消去信号 V_{E-Y} および V_{E-X} を、アドレスおよび維持電極と、データ電極とにそれぞれ印加することである。ここでは $V_{E-Y} - V_{E-X} < V_D$ であるように選択することが必要であり、これにより前記アドレスおよび維持電極により給電されるすべてのセルをターンオフする。一般的に図5に示すように給電および駆動手段を簡素化するため、電圧は $V_{E-Y} = V_{E-X} = V_{on}$ であるように選択される。

【0069】

パネルの列 Y_n に書き込むための書込み動作 O_w の間に種々異なる行 $X_1, \dots, X_p, \dots$ に送出される信号の平均値は、この列 Y_n で活性化すべきまたは非活性化すべきセルの数に依存する。この書込み動作の間、パネルの他の列すべては維持フェーズにあり、この列で活性化されたセルには、この列に印加された電位 V_s と行電極 X_p に印加された電位 V_{on} または V_{off} の電位差が供給される。従って維持フェーズにあるセルの端子での電位差は、これが所属する行に依存して変動すると見なすことができる： $V_s - V_{on}$ または $V_s - V_{off}$ ；結果としてこれらが属する行の他の列のセルにより放射される光出力は列 Y_n のセルがアクティベートされているか否かに依存して変化する。

【0070】

各書込み動作に続く補償動作 O_c は、この欠点を回避する。図5に示すように、この動作では電圧 V_{off} を、データ信号 V_{on} を先行の書込み動作 O_w 中に受け取った行 X に印加するか、または信号 V_{on} をデータ信号 V_{off} を先行の書込み動作 O_w 中に受け取っ

10

20

30

40

50

た行 X に印加する。さらにこの補償信号の適用持続時間が近似的に先行のデータ信号 V_{on} または V_{off} の適用持続時間に等しければ、書込み動作の持続時間と補償動作の持続時間とを積分することによって、すべての行が平均的に同じ電位を受け取ると言うことができる。このことは、列がアドレスされてもされなくても、またこの列で活性化または非活性化されるセルの数にかかわらず当てはまる。このことにより前に述べた欠点が回避される。本発明によりアドレスフェーズに組み込まれるこの補償動作により、パネルのアドレッシングされないピクセルが均質に放射することが保証される。

【0071】

本発明の電子発光パネルがどのように有利に駆動されるかを示した。ここでは得られたメモリ効果によって、また有利には補償動作をアドレスフェーズに付加することによって簡単かつ有利に駆動される。

10

【0072】

ここでは各セルが図7に相応する電子発光パネルに基づいて本発明を説明したが、当業者であれば、他の形式のパネルに適用することも容易である。

【0073】

とりわけ上記説明のp-n-p-n接合部の代わりにn-p-n-p接合部を使用することもできる。この場合、アノード層とカソード層とをパネルの製造中に入れ替えなければならない。言い替えると、アノード層が最初にショックレダイオードにデポジットされれば、上記のようなp-n-p-n型の接合部が選択され、カソード層が最初のショックレダイオードにデポジットされれば、n-p-n-p型の接合部が選択される。

20

【図面の簡単な説明】

【0074】

【図1】図6に示したセルの等価回路である。

【0075】

【図2】直列接続された図1の2つの素子の電流/電圧特性図である。

【0076】

【図3】図1および図6に示したセルにより放射される光強度の変化を、このセルの端子に印加される電圧サイクル中で示す線図である。

【0077】

【図4】図5に示した駆動方法を使用された場合にセルの端子に印加される種々の電圧を示す線図である。

30

【0078】

【図5】本発明のパネルの2つの列電極 Y_n と Y_{n+1} 、および行電極 X_p に印加される電圧のタイミング線図である。

【0079】

【図6】本発明の実施例によるパネルのセルの断面図である。


【符号の説明】

【0080】


- 1 アルミニウム行電極
- 2 連続的にp-n-p-nドーブされたa-Siスタック
- 3 不透明な導電性電荷注入層
- 4 セルを他のセルから電氣的に絶縁するためのポリマーレイヤー
- 5 有機電子発光層
- 6 透明または半透明な列電極
- 7 基板

40


【図 1】




【図 2】




【図 4】




【図 3】



【図 5】



【図 6】



フロントページの続き

(51)Int.Cl. F I
H 0 5 B 33/14 A

(72)発明者 クリストフ フェリ
フランス国 レンヌ リュ ジャン マセ 7

(72)発明者 ジャン - ポール ダゴワ
フランス国 セゾン セヴィニエ ルート ド フジェール 2 5

審査官 鳥居 祐樹

(56)参考文献 特開 2 0 0 0 - 2 9 9 1 9 2 (J P , A)
実開昭 6 3 - 0 0 8 7 9 6 (J P , U)
英国特許第 0 1 2 1 1 4 9 8 (G B , B)

(58)調査した分野(Int.Cl. , D B 名)
G 0 9 G 3 / 3 0
G 0 9 F 9 / 3 0
H 0 5 B 3 3 / 1 4

专利名称(译)	图像显示装置		
公开(公告)号	JP4658466B2	公开(公告)日	2011-03-23
申请号	JP2003376044	申请日	2003-11-05
[标]申请(专利权)人(译)	汤姆森特许公司		
申请(专利权)人(译)	汤姆森许可兴业ANONYME		
当前申请(专利权)人(译)	汤姆森许可		
[标]发明人	クリストフフェリ ジャンポールダゴワ		
发明人	クリストフ フェリ ジャン-ポール ダゴワ		
IPC分类号	G09G3/30 G09G3/20 G09F9/30 H01L27/32 H01L51/50 G09G3/32		
CPC分类号	G09G3/3258 G09G2300/0885 G09G2310/06 G09G2320/0209		
FI分类号	G09G3/30.J G09G3/20.624.B G09G3/20.642.A G09F9/30.365.Z G09F9/30.338 H05B33/14.A G09F9/30.365 G09G3/20.622.C G09G3/20.623.C G09G3/20.680.H G09G3/30.Z G09G3/3258 G09G3/3266 G09G3/3275 H01L27/32		
F-TERM分类号	3K007/AB18 3K007/BA06 3K007/DB03 3K007/GA00 3K107/AA01 3K107/BB01 3K107/CC45 3K107/DD00 3K107/DD88 3K107/EE03 3K107/HH04 3K107/HH05 5C080/AA06 5C080/BB05 5C080/DD05 5C080/DD10 5C080/DD22 5C080/DD28 5C080/EE29 5C080/FF10 5C080/FF12 5C080/JJ03 5C080/JJ04 5C080/JJ05 5C080/JJ06 5C094/AA45 5C094/AA56 5C094/BA04 5C094/BA09 5C094/BA27 5C094/CA19 5C094/DA13 5C094/EA04 5C094/EA05 5C094/ED15 5C094/FB01 5C094/FB15 5C094/FB20 5C380/AA01 5C380/AB04 5C380/AB07 5C380/AB34 5C380/BA08 5C380/BA12 5C380/BA13 5C380/BA46 5C380/BB02 5C380/BB08 5C380/BB22 5C380/CA08 5C380/CA14 5C380/CA54 5C380/CB01 5C380/CB31 5C380/CB33 5C380/CC21 5C380/CC23 5C380/CC31 5C380/CD070 5C380/DA01 5C380/DA07 5C380/DA33 5C380/DA35 5C380/DA47 5C380/HA03 5C380/HA05		
代理人(译)	谷义 安倍晋三和夫		
优先权	2002013980 2002-11-05 FR		
其他公开文献	JP2004163935A		
外部链接	Espacenet		

摘要(译)

要解决的问题：简化带有p-n-p-n结的面板的结构，并为简化的面板提供合适的驱动装置。解决方案：电致发光层（5）是有机的，图像显示板具有电致发光单元阵列和仅两个电极阵列（1,6）。电子发光单元布置在基板上。每个电池具有电致发光层（5）和p-n-p-n结或n-p-n-p结（2），并且这些元件串联连接在第一阵列的电极和第二阵列的电极之间。对于每个单元，图像显示板的没有电极直接连接到结的n型中间子层或p型中间子层。Ž

【 図 5 】

