

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2016-26378

(P2016-26378A)

(43) 公開日 平成28年2月12日(2016.2.12)

(51) Int.Cl.	F 1	テーマコード (参考)
H05B 33/22 (2006.01)	H05B 33/22 Z 3K107	
G09F 9/30 (2006.01)	G09F 9/30 338 5C094	
H01L 27/32 (2006.01)	G09F 9/30 365	
H05B 33/12 (2006.01)	H05B 33/12 B	
H01L 51/50 (2006.01)	H05B 33/14 A	

審査請求 有 請求項の数 2 O L (全 78 頁) 最終頁に続く

(21) 出願番号	特願2015-177351 (P2015-177351)	(71) 出願人	000153878 株式会社半導体エネルギー研究所 神奈川県厚木市長谷398番地
(22) 出願日	平成27年9月9日 (2015.9.9)	(72) 発明者	山崎 舜平 神奈川県厚木市長谷398番地 株式会社 半導体エネルギー研究所内
(62) 分割の表示	特願2015-100681 (P2015-100681) の分割	(72) 発明者	小山 潤 神奈川県厚木市長谷398番地 株式会社 半導体エネルギー研究所内
原出願日	平成14年9月17日 (2002.9.17)	(72) 発明者	秋葉 麻衣 神奈川県厚木市長谷398番地 株式会社 半導体エネルギー研究所内
(31) 優先権主張番号	特願2001-290290 (P2001-290290)		
(32) 優先日	平成13年9月21日 (2001.9.21)		
(33) 優先権主張国	日本国 (JP)		
		F ターム (参考)	3K107 AA01 BB01 CC21 CC33 DD89 DD90 EE03

最終頁に続く


(54) 【発明の名称】 表示装置

(57) 【要約】 (修正有)

【課題】発光素子に供給される電流を制御するTFTの特性によって、発光素子の輝度がばらつくのを防ぐことができ、有機発光層の劣化による発光素子の輝度の低下を防ぎ、なおかつ有機発光層の劣化や温度変化に左右されずに一定の輝度を得ることができる発光装置を提供する。

【解決手段】トランジスタ3503と、トランジスタ3503上方の絶縁層42と、絶縁層42上方の第1の導電層43と、絶縁層42上方の第2の導電層47と、第1の導電層43と第2の導電層47との間の領域を有する発光層45と、絶縁層42上方のバンク44a、44bと、を有し、トランジスタ3503のソース又はドレインは、第1の導電層43と電気的に接続され、バンク44a、44bは、第2の導電層47と重なる領域と、発光層45と重ならない領域と、を有する表示装置。

【選択図】図38



【特許請求の範囲】**【請求項 1】**

トランジスタと、
前記トランジスタ上方の絶縁層と、
前記絶縁層上方の第1の導電層と、
前記絶縁層上方の第2の導電層と、
前記第1の導電層と前記第2の導電層との間の領域を有する発光層と、
前記絶縁層上方のバンクと、を有し、
前記トランジスタのソース又はドレインは、前記第1の導電層と電気的に接続され、
前記バンクは、前記第2の導電層と重なる領域と、前記発光層と重ならない領域と、を
有することを特徴とする表示装置。10

【請求項 2】

請求項1において、
前記発光層は、前記第1の導電層と重ならない領域を有することを特徴とする表示装置
。

【発明の詳細な説明】**【技術分野】****【0001】**

本発明は、基板上に形成された発光素子を、該基板とカバー材の間に封入した発光パネルに関する。また、該発光パネルにコントローラを含むIC等を実装した、発光モジュールに関する。なお本明細書において、発光パネル及び発光モジュールと共に発光装置と総称する。本発明はさらに、該発光装置の駆動方法及び該発光装置を用いた電子機器に関する。20

【背景技術】**【0002】**

発光素子は自ら発光するため視認性が高く、液晶表示装置(LCD)で必要なバックライトが要らず薄型化に最適であると共に、視野角にも制限が無い。そのため、近年発光素子を用いた発光装置は、CRTやLCDに代わる表示装置として注目されている。

【0003】

なお、本明細書において発光素子は、電流または電圧によって輝度が制御される素子を意味しており、OLED(Organic Light Emitting Diode)や、FED(Field Emission Display)に用いられているMIM型の電子源素子(電子放出素子)等を含んでいる。30

【0004】

OLEDは、電場を加えることで発生するルミネッセンス(Electroluminescence)が得られる有機化合物(有機発光材料)を含む層(以下、有機発光層と記す)と、陽極層と、陰極層とを有している。有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光(蛍光)と三重項励起状態から基底状態に戻る際の発光(リン光)とがあるが、本発明の発光装置は、上述した発光のうちの、いずれか一方の発光を用いていても良いし、または両方の発光を用いていても良い。

【0005】

なお、本明細書では、OLEDの陽極と陰極の間に設けられた全ての層を有機発光層と定義する。有機発光層には具体的に、発光層、正孔注入層、電子注入層、正孔輸送層、電子輸送層等が含まれる。基本的にOLEDは、陽極/発光層/陰極が順に積層された構造を有しており、この構造に加えて、陽極/正孔注入層/発光層/陰極や、陽極/正孔注入層/発光層/電子輸送層/陰極等の順に積層した構造を有していることもある。

【発明の概要】**【発明が解決しようとする課題】****【0006】**

図41に、一般的な発光装置の画素の構成を示す。図41に示した画素は、TFT50
、51と、保持容量52と、発光素子53とを有している。40

【0007】

TFT50は、ゲートが走査線55に接続されており、ソースとドレインが一方は信号線54に、もう一方はTFT51のゲートに接続されている。TFT51は、ソースが電源56に接続されており、ドレインが発光素子53の陽極に接続されている。発光素子53の陰極は電源57に接続されている。保持容量52はTFT51のゲートとソース間の電圧を保持するように設けられている。

【0008】

走査線55の電圧によりTFT50がオンになると、信号線54に入力されたビデオ信号がTFT51のゲートに入力される。ビデオ信号が入力されると、入力されたビデオ信号の電圧に従って、TFT51のゲート電圧（ゲートとソース間の電圧差）が定まる。そして、該ゲート電圧によって流れるTFT51のドレイン電流は、発光素子53に供給され、発光素子53は供給された電流によって発光する。

10

【0009】

ところで、ポリシリコンで形成されたTFTは、アモルファスシリコンで形成されたTFTよりも電界効果移動度が高く、オン電流が大きいので、発光パネルのトランジスタとしてより適している。

【0010】

しかし、ポリシリコンを用いたTFTも、その電気的特性は所詮単結晶シリコン基板に形成されるMOSトランジスタの特性に匹敵するものではない。例えば、電界効果移動度は単結晶シリコンの1/10以下である。また、ポリシリコンを用いたTFTは、結晶界に形成される欠陥に起因して、その特性にはばらつきが生じやすいといった問題点を有している。

20

【0011】

図41に示した画素において、TFT51の閾値やオン電流等の特性が画素毎にばらつくと、ビデオ信号の電圧が同じであってもTFT51のドレイン電流の大きさが画素間で異なり、発光素子53の輝度にはばらつきが生じる。

【0012】

また、OLEDを用いた発光装置を実用化する上で問題となっているのが、有機発光層の劣化によるOLEDの寿命の短さであった。有機発光材料は水分、酸素、光、熱に弱く、これらのものによって劣化が促進される。具体的には、発光装置を駆動するデバイスの構造、有機発光材料の特性、電極の材料、作製工程における条件、発光装置の駆動方法等により、その劣化の速度が左右される。

30

【0013】

有機発光層にかかる電圧が一定であっても、有機発光層が劣化するとOLEDの輝度は低下し、表示する画像は不鮮明になる。

【0014】

また、有機発光層の温度は、外気温やOLEDパネル自身が発する熱等に左右されるが、一般的にOLEDは温度によって流れる電流の値が変化する。具体的には、電圧が一定のとき、有機発光層の温度が高くなると、OLEDに流れる電流は大きくなる。そしてOLEDに流れる電流とOLEDの輝度は比例関係にあるため、OLEDに流れる電流が大きければ大きいほど、OLEDの輝度は高くなる。このように、有機発光層の温度によってOLEDの輝度が変化するため、所望の階調を表示することが難しく、温度の上昇に伴って発光装置の消費電流が大きくなる。

40

【0015】

本発明は上述した問題に鑑み、発光素子に供給される電流を制御するTFTの特性によって、発光素子の輝度がばらつくのを防ぐことができ、有機発光層の劣化による発光素子の輝度の低下を防ぎ、なおかつ有機発光層の劣化や温度変化に左右されずに一定の輝度を得ることができる発光装置の提供を課題とする。

【課題を解決するための手段】

【0016】

50

本発明者は、OLEDに印加される電圧を一定に保って発光させるのと、OLEDに流れる電流を一定に保って発光させるのとでは、後者の方が、劣化によるOLEDの輝度の低下が小さいことに着目した。なお本明細書において、発光素子に流れる電流を駆動電流と呼び、発光素子に印加される電圧を駆動電圧と呼ぶ。

【0017】

そして、発光素子の駆動電流をTFTのゲートに印加する電圧によって制御するのではなく、TFTに流れる電流を信号線駆動回路において制御することで、TFTの特性に左右されずに発光素子に流れる電流を所望の値に保つことができ、またOLEDの劣化によるOLEDの輝度の変化を防ぐことができるのではないかと考えた。

【0018】

さらに、「TSUTSUI T, JPN J Appl Phys Part 2 VOL. 37, NO. 11B PAGE. L1406-L1408 1998」において紹介されているように、発光素子に一定期間ごとに逆の極性の駆動電圧をかけることによって、発光素子の電流 電圧特性の劣化が改善されることが見いだされている。この性質を利用し、本発明は上述した構成に加えて、一定期間毎に発光素子に逆方向バイアスの電圧を印加する。なお、発光素子はダイオードであるため、順方向バイアス電圧を印加すると発光し、逆方向バイアスの電圧を印加すると発光素子は発光しない。

【0019】

上記構成のように、発光素子に一定期間ごとに逆方向バイアスの駆動電圧を印加する駆動方法（交流駆動）を用いることで、発光素子の電流 電圧特性の劣化が改善され、発光素子の寿命を従来の駆動方式に比べて長くすることが可能になる。

【0020】

上記2つの構成が相乗効果をもたらし、より有機発光層の劣化による輝度の低下を防ぐことができ、なおかつTFTの特性に左右されずに発光素子に流れる電流を所望の値に保つことができる。

【0021】

また上述したように、交流駆動において、1フレーム期間ごとに画像の表示を行う場合、観察者の目にフリッカとしてちらつきが生じてしまうことがある。そのため、交流駆動の場合は、順方向バイアスの電圧のみ印加する直流駆動において観察者の目にフリッカが生じない程度の周波数よりも高い周波数で発光装置を駆動し、フリッカの発生を防ぐようになるのが好ましい。

【0022】

本発明は上述した構成によって、発光素子に供給される電流を制御するためのTFTの特性が、画素毎にばらついていても、図41に示した一般的な発光装置に比べて画素間で発光素子の輝度にばらつきが生じるのを防ぐことができる。また、図41に示した電圧入力型の画素のTFT51を線形領域で動作させたときに比べて、発光素子の劣化による輝度の低下を抑えることができる。また、有機発光層の温度が外気温や発光パネル自身が発する熱等に左右されても、発光素子の輝度が変化するのを抑えることができ、また温度の上昇に伴って消費電流が大きくなるのを防ぐことができる。

【0023】

なお、本発明の発光装置において、画素に用いるトランジスタは単結晶シリコンを用いて形成されたトランジスタであっても良いし、多結晶シリコンやアモルファスシリコンを用いた薄膜トランジスタであっても良い。また、有機半導体を用いたトランジスタであっても良い。

【0024】

なお本発明の発光装置の画素に設けられたトランジスタは、シングルゲート構造を有していても良いし、ダブルゲート構造やそれ以上のゲート電極を有するマルチゲート構造であっても良い。

【発明の効果】

【0025】

本発明は上述した構成によって、発光素子に供給される電流を制御するためのTFTの

10

20

30

40

50

特性が、画素毎にばらついていても、図41に示した一般的な発光装置に比べて画素間で発光素子の輝度にばらつきが生じるのを防ぐことができる。また、図41に示した電圧入力型の画素のTFT51を線形領域で動作させたときに比べて、発光素子の劣化による輝度の低下を抑えることができる。また、有機発光層の温度が外気温や発光パネル自身が発する熱等に左右されても、発光素子の輝度が変化するのを抑えることができ、また温度の上昇に伴って消費電流が大きくなるのを防ぐことができる。

【0026】

また、発光素子に一定期間ごとに逆方向バイアスの駆動電圧を印加する駆動方法（交流駆動）を用いることで、発光素子の電流-電圧特性の劣化が改善され、発光素子の寿命を従来の駆動方式に比べてより長くすることが可能になる。

10

【図面の簡単な説明】

【0027】

【図1】本発明の発光装置のブロック図。

【図2】本発明の発光装置の画素回路図。

【図3】駆動における画素の概略図。

【図4】走査線及び電源線に印加される電圧のタイミングチャート。

【図5】走査線及び電源線に印加される電圧のタイミングチャート。

【図6】走査線及び電源線に印加される電圧のタイミングチャート。

【図7】走査線及び電源線に印加される電圧のタイミングチャート。

【図8】走査線及び電源線に印加される電圧のタイミングチャート。

20

【図9】本発明の信号線駆動回路のブロック図。

【図10】電流設定回路及び切り替え回路の回路図。

【図11】走査線駆動回路のブロック図。

【図12】本発明の信号線駆動回路のブロック図。

【図13】電流設定回路及び切り替え回路の回路図。

【図14】本発明の発光装置の画素回路図。

【図15】駆動における画素の概略図。

【図16】本発明の発光装置の画素回路図。

30

【図17】駆動における画素の概略図。

【図18】本発明の発光装置の画素回路図。

【図19】駆動における画素の概略図。

【図20】本発明の発光装置の画素回路図。

【図21】駆動における画素の概略図。

【図22】本発明の発光装置の画素回路図。

【図23】駆動における画素の概略図。

【図24】本発明の発光装置の画素回路図。

【図25】駆動における画素の概略図。

【図26】本発明の発光装置の画素回路図。

【図27】駆動における画素の概略図。

【図28】本発明の発光装置の画素回路図。

40

【図29】駆動における画素の概略図。

【図30】本発明の発光装置の画素回路図。

【図31】駆動における画素の概略図。

【図32】本発明の発光装置の作製方法を示す図。

【図33】本発明の発光装置の作製方法を示す図。

【図34】本発明の発光装置の作製方法を示す図。

【図35】本発明の発光装置の画素の上面図。

【図36】本発明の発光装置の画素の断面図。

【図37】本発明の発光装置の画素の断面図。

【図38】本発明の発光装置の画素の断面図。

50

【図39】本発明の発光装置の外観図及び断面図。

【図40】本発明の発光装置を用いた電子機器の図。

【図41】一般的な画素の回路図。

【図42】本発明の発光装置の作製方法を示す図。

【発明を実施するための形態】

【0028】

図1に本発明の発光装置の構成を、ブロック図で示す。100は画素部であり、複数の画素101がマトリクス状に配置されている。また102は信号線駆動回路、103は走査線駆動回路である。

【0029】

なお図1では信号線駆動回路102と走査線駆動回路103が、画素部100と同じ基板上に形成されているが、本発明はこの構成に限定されない。信号線駆動回路102と走査線駆動回路103とが画素部100と異なる基板上に形成され、FPC等のコネクターを介して、画素部100と接続されていても良い。また、図1では信号線駆動回路102と走査線駆動回路103は1つづつ設けられているが、本発明はこの構成に限定されない。信号線駆動回路102と走査線駆動回路103の数は設計者が任意に設定することができる。

【0030】

なお本明細書において接続とは、特に記載のない限り電気的な接続を意味する。逆に切り離すとは、接続していないで電気的に分離している状態を意味する。

【0031】

また図1では図示していないが、画素部100には信号線S1～Sx、電源線V1～Vx、走査線G1～Gyが設けられている。なお信号線と電源線の数は必ずしも同じであるとは限らない。またこれらの配線を必ず全て有していないとも良く、これらの配線の他に、別の異なる配線が設けられていても良い。

【0032】

信号線駆動回路102は、入力されたビデオ信号の電圧に見合った大きさの電流を各信号線S1～Sxに供給することができ、なおかつ逆方向バイアスの電圧を発光素子に印加するときには、発光素子に供給される電流または電圧の大きさを制御するTFTがオンになるような電圧を、該TFTのゲートに印加することができる回路であれば良い。具体的に本実施の形態では、信号線駆動回路102は、シフトレジスタ102aと、デジタルビデオ信号を記憶することができる記憶回路A102b、記憶回路B102cと、該デジタルビデオ信号の電圧に見合った大きさの電流を、定電流源を用いて生成する電流変換回路102dと、該生成された電流を信号線に供給し、逆方向バイアスの電圧を印加する期間においてのみ、発光素子に供給される電流または電圧の大きさを制御するTFTのゲートに、該TFTがオンになるような電圧を印加することができる切り替え回路102eとを有している。なお、本発明の発光装置の信号線駆動回路102は上述した構成に限定されない。また、図1ではデジタルのビデオ信号（デジタルビデオ信号）に対応した信号線駆動回路であるが、本発明の信号線駆動回路はこれに限定されず、アナログのビデオ信号（アナログビデオ信号）に対応していても良い。

【0033】

図2に、図1で示した画素101の詳しい構成を示す。図2に示す画素101は、信号線Si（S1～Sxのうちの1つ）、走査線Gj（G1～Gyのうちの1つ）及び電源線Vi（V1～Vxのうちの1つ）を有している。また画素101は、トランジスタTr1、Tr2、Tr3、Tr4、Tr5、発光素子104及び保持容量105を有している。保持容量105はトランジスタTr1及びTr2のゲートとソースの間の電圧（ゲート電圧）をより確実に保持するために設けられているが、必ずしも設ける必要はない。なお、本明細書において電圧とは、特に記載のない限りグラウンドとの電位差を意味する。

【0034】

トランジスタTr4とトランジスタTr5のゲートは、共に走査線Gjに接続されてい

10

20

30

40

50

る。トランジスタ Tr 4 の第 1 の端子と第 2 の端子（いずれか一方をソースとし、もう一方をドレインとする）は、一方は信号線 Si に、もう一方はトランジスタ Tr 1 の第 2 の端子に接続されている。またトランジスタ Tr 5 の第 1 の端子と第 2 の端子は、一方は信号線 Si に、もう一方はトランジスタ Tr 3 のゲートに接続されている。

【0035】

トランジスタ Tr 1 と Tr 2 のゲートは互いに接続されている。また、トランジスタ Tr 1 と Tr 2 の第 1 の端子は、共に電源線 Vi に接続されている。トランジスタ Tr 2 は、ゲートと第 2 の端子が接続されており、なおかつ第 2 の端子はトランジスタ Tr 3 の第 1 の端子に接続されている。

【0036】

トランジスタ Tr 3 の第 2 の端子は、発光素子 104 が有する画素電極に接続されている。発光素子 104 は陽極と陰極を有しており、本明細書では、陽極を画素電極として用いる場合は陰極を対向電極と呼び、陰極を画素電極として用いる場合は陽極を対向電極と呼ぶ。対向電極の電圧は一定の高さに保たれている。

10

【0037】

なお、トランジスタ Tr 4 と Tr 5 は、n チャネル型トランジスタと p チャネル型トランジスタのどちらでも良い。ただし、トランジスタ Tr 4 と Tr 5 の極性は同じである。

【0038】

また、トランジスタ Tr 1、Tr 2 及び Tr 3 は n チャネル型トランジスタと p チャネル型トランジスタのどちらでも良い。ただし、トランジスタ Tr 1、Tr 2 及び Tr 3 の極性は同じである。そして、陽極を画素電極として用い、陰極を対向電極として用いる場合、トランジスタ Tr 1、Tr 2 及び Tr 3 は p チャネル型トランジスタであるのが望ましい。逆に、陽極を対向電極として用い、陰極を画素電極として用いる場合、トランジスタ Tr 1、Tr 2 及び Tr 3 は n チャネル型トランジスタであるのが望ましい。

20

【0039】

保持容量 105 が有する 2 つの電極は、一方はトランジスタ Tr 3 のゲートに、もう一方は電源線 Vi に接続されている。保持容量 105 はトランジスタ Tr 3 のゲートとソースの間の電圧（ゲート電圧）をより確実に維持するために設けられているが、必ずしも設ける必要はない。また、トランジスタ Tr 1 及び Tr 2 のゲート電圧をより確実に維持するための保持容量を形成しても良い。

30

【0040】

次に、本実施の形態の発光装置の動作について図 3 を用いて説明する。本発明の発光装置の動作は、各ラインの画素毎に書き込み期間 Ta と、表示期間 Td と、逆バイアス期間 Ti とに分けて説明することができる。図 3 は、各期間におけるトランジスタ Tr 1、Tr 2、Tr 3、発光素子 104 の接続を簡単に示した図であり、ここでは Tr 1、Tr 2 及び Tr 3 が p チャネル型 TFT で、発光素子 104 の陽極を画素電極として用いた場合を例に挙げる。

30

【0041】

まず、各ラインの画素において書き込み期間 Ta が開始されると、電源線 V1 ~ Vx の電圧は、トランジスタ Tr 2 及び Tr 3 がオンになったときに順方向バイアスの電流が発光素子に流れる程度の高さに保たれる。つまり、Tr 1、Tr 2 及び Tr 3 が p チャネル型 TFT で、発光素子 104 の陽極を画素電極として用いた場合、電源線 Vi が対向電極の電圧よりも高くなるように設定する。逆に Tr 1、Tr 2 及び Tr 3 が n チャネル型 TFT で、発光素子 104 の陰極を画素電極として用いた場合は、電源線 Vi が対向電極の電圧よりも低くなるように設定する。

40

【0042】

なお図 1 ではモノクロの画像を表示する発光装置の構成を示しているが、本発明はカラーの画像を表示する発光装置であっても良い。その場合、電源線 V1 ~ Vx の電圧の高さを全て同じに保たなくとも良く、対応する色毎に変えるようにしても良い。

【0043】

50

そして、走査線駆動回路 103 によって各ラインの走査線が順に選択され、トランジスタ Tr4 と Tr5 がオンになる。なお、各走査線が選択される期間は互いに重ならない。そして、信号線駆動回路 102 に入力されるビデオ信号に基づき、信号線 S1 ~ Sx にビデオ信号の電圧に応じた大きさの電流 Ic (以下、信号電流 Ic) が供給されることで Tr3 のゲートの電圧が低くなり、最終的には電源線 Vi の電圧から Tr2 の閾値と Tr3 の閾値を差し引いた電圧に到達する。なお、Tr1、Tr2 及び Tr3 が n チャネル型 TFT の場合は、Tr3 のゲートの電圧が高くなるような大きさの信号電流 Ic を信号線 S1 ~ Sx に供給し、最終的には電源線 Vi の電圧に Tr2 の閾値と Tr3 の閾値を加算した電圧に到達するようとする。

【0044】

ここで Tr2 はゲートとドレインが接続されているため、飽和領域で動作する。よって、Tr2 と Tr3 がオンになり、ドレイン電流が流れ始める。すると、Tr2 と Tr1 は互いにゲートとソースが接続されているため、Tr2 がオンになると Tr1 もオンになり、Tr1 にもドレイン電流が流れ始める。

【0045】

やがて Tr1 のドレイン電流 I1 は、信号線 S1 ~ Sx に供給されている信号電流 Ic と同じ大きさに保たれる。このとき、保持容量 105 には、Tr2 のゲート電圧 VGS と Tr3 のゲート電圧 VGS を合わせた電圧が保持されている。よって、Tr1、Tr2 及び Tr3 の特性が同じであれば、Tr1 は $|V_{GS} - V_{TH}| < |V_{DS}|$ となるので、飽和領域で動作することになる。

【0046】

図 3 (A) に、書き込み期間 Ta における画素 101 の概略図を示す。106 は対向電極に電圧を与える電源との接続用の端子を意味している。また、107 は信号線駆動回路 102 が有する定電流源を意味する。

【0047】

上述したように Tr1 は飽和領域で動作するので、以下の式 1 に従って動作する。なお、VGS はゲート電圧、 μ を移動度、 C_0 を単位面積あたりのゲート容量、W/L をチャネル形成領域のチャネル幅 W とチャネル長 L の比、 V_{TH} を閾値、ドレイン電流を I とする。

【0048】

$$I = \mu C_0 W / L (V_{GS} - V_{TH})^2 / 2 \quad \dots \quad (\text{式 } 1)$$

【0049】

式 1 において μ 、 C_0 、W/L、 V_{TH} は、全て個々のトランジスタによって決まる固定の値である。信号電流 Ic と Tr1 のドレイン電流 I1 は等しいので、式 1 から、トランジスタ Tr1 のゲート電圧 VGS は信号電流の電流値 Ic によって定まることがわかる。

【0050】

そしてトランジスタ Tr2 のゲートは、トランジスタ Tr1 のゲートに接続されている。また、トランジスタ Tr2 のソースは、トランジスタ Tr1 のソースに接続されている。したがって、トランジスタ Tr1 のゲート電圧は、そのままトランジスタ Tr2 のゲート電圧となる。よって、トランジスタ Tr2 のドレイン電流は、トランジスタ Tr1 のドレイン電流に比例する。特に、 $\mu C_0 W / L$ 及び V_{TH} が互いに等しいとき、トランジスタ Tr1 とトランジスタ Tr2 のドレイン電流は互いに等しくなり、 $I_2 = I_c$ となる。

【0051】

そして、トランジスタ Tr2 のドレイン電流 I2 は、トランジスタ Tr3 のチャネル形成領域を介して発光素子 104 に流れる。したがって、発光素子に流れる駆動電流は、定電流源 107 において定められた信号電流 Ic に応じた大きさになる。発光素子 104 は駆動電流の大きさに見合った輝度で発光する。発光素子 104 に流れる電流が 0 に限りなく近かったり、発光素子に流れる電流が逆方向バイアスである場合は、発光素子 104 は発光しない。

【0052】

なお、ドレイン電流 I2 がトランジスタ Tr3 のチャネル形成領域を流れることで、式

10

20

30

40

50

1に従ってドレイン電流 I_2 の値に見合った大きさのゲート電圧がトランジスタ Tr 3 において発生する。

【0053】

書き込み期間 Ta が終了すると、各ラインの走査線の選択が終了する。各ラインの画素において書き込み期間 Ta が終了すると、それぞれのラインの画素において表示期間 Td が開始される。表示期間 Td における電源線 Vi の電圧は、書き込み期間 Ta における電圧と同じ高さに保たれている。

【0054】

図3(B)に、表示期間 Td における画素の概略図を示す。トランジスタ Tr 4 及びトランジスタ Tr 5 はオフの状態にある。また、トランジスタ Tr 1 及びトランジスタ Tr 2 のソースは電源線 Vi に接続されている。
10

【0055】

表示期間 Td では、トランジスタ Tr 1 のドレインは、他の配線及び電源等から電圧が与えられていない、所謂フローティングの状態にある。一方トランジスタ Tr 2、Tr 3 においては、書き込み期間 Ta において定められた V_{GS} が維持される。そのため、トランジスタ Tr 2 のドレイン電流 I_2 の値は I_c と同じ大きさに維持されたままであり、該ドレイン電流 I_2 がトランジスタ Tr 3 のチャネル形成領域を介して発光素子 104 に供給される。よって、表示期間 Td では、書き込み期間 Ta において定められた駆動電流の大きさに見合った輝度で、発光素子 104 が発光する。

【0056】

なお、書き込み期間 Ta の直後には必ず表示期間 Td が出現する。表示期間 Td の直後には、次の書き込み期間 Ta が出現するか、もしくは逆バイアス期間 Ti が出現する。

【0057】

逆バイアス期間が開始されると、電源線 V1 ~ Vx の電圧は、トランジスタ Tr 2 及び Tr 3 がオンになったときに逆方向バイアスの電圧が発光素子に印加される程度の高さに保たれる。つまり、Tr 1、Tr 2 及び Tr 3 が p チャネル型 TFT で、発光素子 104 の陽極を画素電極として用いた場合、電源線 Vi が対向電極の電圧よりも低くなるように設定する。逆に Tr 1、Tr 2 及び Tr 3 が n チャネル型 TFT で、発光素子 104 の陰極を画素電極として用いた場合は、電源線 Vi が対向電極の電圧よりも高くなるように設定する。
20

【0058】

そして、走査線駆動回路 103 によって各ラインの走査線が順に選択され、トランジスタ Tr 4 と Tr 5 がオンになる。そして、信号線駆動回路 102 によって、信号線 S1 ~ Sx のそれぞれにトランジスタ Tr 2 及び Tr 3 がオンになるような電圧を印加する。すなわち、Tr 2 の閾値電圧 V_{TH} と Tr 3 の閾値電圧 V_{TH} を加算した電圧より低い電圧を印加する。なお、Tr 1、Tr 2 及び Tr 3 が n チャネル型 TFT である場合は、Tr 2 の閾値電圧 V_{TH} と Tr 3 の閾値電圧 V_{TH} を加算した電圧より高い電圧を印加する。
30

【0059】

図3(C)に、逆バイアス期間 Ti における画素 101 の概略図を示す。逆バイアス期間 Ti においては、Tr 2 及び Tr 3 がオンになるので、逆方向バイアスの電圧が発光素子 104 に印加されることになる。発光素子 104 は逆方向バイアスの電圧が印加されると発光しない状態になる。
40

【0060】

なお、図2に示した画素では、逆バイアス期間 Ti において Tr 3 は信号線に入力される電圧によってオンになり、かつ線形領域で動作するので、ソースとドレインの電圧差はほぼ 0 に等しくなる。ところが、Tr 2 はゲートとソースが接続されており、なおかつ電源線の電圧 Vi が対向電極の電圧よりも低いので、Tr 2 はオフの状態にあり、Tr 2 のソースとドレインの電圧は同じにはならない。よって、発光素子 104 に印加される逆方向バイアスの電圧は、電源線 Vi と対向電極の間の電圧差と同じにはならず、対向電極と電源線 Vi との間の電圧差から Tr 2 の V_{DS} を差し引いた値となる。しかし、発光素子 1
50

04に確実に逆方向バイアスの電圧を印加することができるので、発光素子の劣化による輝度の低下を抑えられる。

【0061】

また、逆バイアス期間 T_i の長さは、デューティー比(1フレーム期間における表示期間の長さの総和の割合)との兼ね合いを考慮し、設計者が適宜設定することが可能である。

【0062】

デジタルビデオ信号を用いた時間階調の駆動方法(デジタル駆動法)の場合、1フレーム期間中に各ビットのデジタルビデオ信号に対応した書き込み期間 T_a と表示期間 T_d が繰り返し出現することで、1つの画像を表示することが可能である。例えばnビットのビデオ信号によって画像を表示する場合、少なくともn個の書き込み期間と、n個の表示期間とが1フレーム期間内に設けられる。n個の書き込み期間($T_{a1} \sim T_{an}$)と、n個の表示期間($T_{d1} \sim T_{dn}$)は、ビデオ信号の各ビットに対応している。

10

【0063】

例えば書き込み期間 T_{am} (mは1~nの任意の数)の次には、同じビット数に対応する表示期間、この場合 T_{dm} が出現する。書き込み期間 T_a と表示期間 T_d とを合わせてサブフレーム期間 SF と呼ぶ。mビット目に対応している書き込み期間 T_{am} と表示期間 T_{dm} とを有するサブフレーム期間は SF_m となる。

【0064】

デジタルビデオ信号を用いた場合逆バイアス期間 T_i は、表示期間 $T_{d1} \sim T_{dn}$ の直後に設けても良いし、 $T_{d1} \sim T_{dn}$ のうち1フレーム期間の最後に出現した表示期間の直後に設けるようにしても良い。また、各フレーム期間ごとに逆バイアス期間 T_i を必ずしも設ける必要はなく、数フレーム期間毎に出現させるようにしても良い。幾つの逆バイアス期間 T_i をいつ、どのぐらいの期間出現させるかについては、設計者が適宜設定することが可能である。

20

【0065】

図4に、逆バイアス期間 T_i を1フレーム期間の最後に出現させた場合の、画素(i,j)における走査線に印加される電圧と、電源線に印加される電圧と、発光素子に印加される電圧のタイミングチャートを示す。なお、図4では、Tr4、Tr5が共にnチャネル型TFTで、Tr1、Tr2及びTr3がpチャネル型TFTの場合について示す。各書き込み期間 $T_{a1} \sim T_{an}$ と逆バイアス期間 T_i において、走査線Gjが選択されてTr4、Tr5がオンになっており、各表示期間 $T_{d1} \sim T_{dn}$ において走査線Gjが選択されておらず、Tr4、Tr5がオフになっている。また、電源線Viの電圧は、各書き込み期間 $T_{a1} \sim T_{an}$ 及び各表示期間 $T_{d1} \sim T_{dn}$ において、Tr2及びTr3がオンのときに発光素子104に順方向バイアスの電流が流れ程度の高さに保たれている。そして、逆バイアス期間 T_i において、電源線Viの電圧は、発光素子104に逆方向バイアスの電圧が印加される程度の高さに保たれている。発光素子の印加電圧は、各書き込み期間 $T_{a1} \sim T_{an}$ 及び各表示期間 $T_{d1} \sim T_{dn}$ において順方向バイアスに保たれており、逆バイアス期間 T_i において逆方向バイアスに保たれている。

30

【0066】

サブフレーム期間 $SF_1 \sim SF_n$ の長さは、 $SF_1 : SF_2 : \dots : SF_n = 2^0 : 2^1 : \dots : 2^{n-1}$ を満たす。

40

【0067】

各サブフレーム期間において、発光素子を発光させるかさせないかが、デジタルビデオ信号の各ビットによって選択される。そして、1フレーム期間中における発光する表示期間の長さの和を制御することで、階調数を制御することができる。

【0068】

なお、表示上での画質向上のため、表示期間の長いサブフレーム期間を、幾つかに分割しても良い。具体的な分割の仕方については、特願2000-267164号において開示されているので、参照することが可能である。

50

【0069】

また、面積階調と組み合わせて階調を表示するようにしても良い。

【0070】

アナログビデオ信号を用いて階調を表示する場合、書き込み期間 T_a と、表示期間 T_d が終了すると 1 フレーム期間が終了する。1 つのフレーム期間において 1 つの画像が表示される。そして、次のフレーム期間が開始され、再び書き込み期間 T_a が開始されて、上述した動作が繰り返される。

【0071】

アナログビデオ信号を用いた場合、逆バイアス期間 T_i は表示期間 T_d の直後に設ける。なお、各フレーム期間ごとに逆バイアス期間 T_i を必ずしも設ける必要はなく、数フレーム期間毎に出現させるようにしても良い。幾つの逆バイアス期間 T_i をいつ、どのくらいの期間出現させるかについては、設計者が適宜設定することが可能である。10

【0072】

本発明は、トランジスタ $T_r 2$ 、 $T_r 3$ の特性が画素毎にばらついていても、図 4 1 に示した一般的な発光装置に比べて、画素間で発光素子の輝度にばらつきが生じるのを防ぐことができる。また、図 4 1 に示した電圧入力型の画素の TFT 5 1 を線形領域で動作させたときに比べて、発光素子の劣化による輝度の低下を抑えることができる。また、有機発光層の温度が外気温や発光パネル自身が発する熱等に左右されても、発光素子の輝度が変化するのを抑えることができ、また温度の上昇に伴って消費電流が大きくなるのを防ぐことができる。20

【0073】

なお、本発明の画素は、 $T_r 4$ 、 $T_r 5$ は、書き込み期間 T_a では図 3 (A) のように接続され、表示期間 T_d では図 3 (B) のように接続され、逆バイアス期間 T_i では図 3 (C) のように接続されれば良い。

【0074】

なお本発明で用いられる発光素子は、正孔注入層、電子注入層、正孔輸送層または電子輸送層等が、無機化合物単独で、または有機化合物に無機化合物が混合されている材料で形成されている形態をも取り得る。また、これらの層どうしが互いに一部混合していても良い。30

【0075】

以下に、本発明の実施例について説明する。

【実施例 1】

【0076】

本実施例では、図 2 に示した画素において、図 4 とは異なるタイミングで逆バイアス期間 T_i を出現させた場合について説明する。本実施例の駆動方法について、図 5 を用いて説明する。

【0077】

図 5 に本実施例の、画素 (i 、 j) における走査線に印加される電圧と、電源線に印加される電圧と、発光素子に印加される電圧のタイミングチャートを示す。なお、図 5 では、 $T_r 4$ 、 $T_r 5$ が共に n チャネル型 TFT で、 $T_r 1$ 、 $T_r 2$ 及び $T_r 3$ が p チャネル型 TFT の場合について示す。40

【0078】

書き込み期間 $T_{a1} \sim T_{an}$ 及び表示期間 $T_{d1} \sim T_{dn}$ を全て加算した長さを T_1 とし、該期間における電源線 V_i と発光素子の対向電極との電圧差を V_1 とする。そして、逆バイアス期間 T_i の長さを T_2 とし、該期間における電源線 V_i と発光素子の対向電極との電圧差を V_2 とする。本実施例では、電源線 V_i の電圧を、 $|T_1 \times V_1| = |T_2 \times V_2|$ となる程度の高さに保つ。さらに、電源線 V_i の電圧は、発光素子 104 に逆方向バイアスの電圧が印加される程度の高さに保たれている。

【0079】

有機発光層中に存在するイオン性の不純物が、一方の電極に寄ってしまうことで有機発

光層の一部に、抵抗が他に比べて低い部分が形成され、その抵抗の低い部分に積極的に電流が流れることで有機発光層の劣化が促進されると考えられる。本発明では、反転駆動を用いることで、イオン性の不純物が一方の電極に寄ってしまうのを防ぎ、有機発光層の劣化を抑えることができる。特に本実施例では上記構成により、単純に反転駆動をさせるよりも、より不純物イオンの一方の電極への偏り防ぐことができ、有機発光層の劣化をより抑えることができる。

【実施例 2】

【0080】

本実施例では、図2に示した画素において、図4、図5とは異なるタイミングで逆バイアス期間 T_{i1} を出現させた場合について説明する。本実施例の駆動方法について、図6を用いて説明する。10

【0081】

図6に、本実施例の画素(i,j)における走査線に印加される電圧と、電源線に印加される電圧と、発光素子に印加される電圧のタイミングチャートを示す。なお、図6では、Tr4、Tr5が共にnチャネル型TFTで、Tr1、Tr2及びTr3がpチャネル型TFTの場合について示す。

【0082】

本実施例では、各表示期間 $T_{d1} \sim T_{dn}$ の直後、言いかえると各サブフレーム期間の直後に、逆バイアス期間 $T_{i1} \sim T_{in}$ がそれぞれ出現する。例えばm(m=1~nの任意の数)番目のサブフレーム期間SFmにおいて書き込み期間 T_{am} の直後に表示期間 T_{dm} が出現しており、逆バイアス期間 T_{im} は、表示期間 T_{dm} の直後に出現することになる。20

【0083】

なお本実施例では、逆バイアス期間 $T_{i1} \sim T_{in}$ の長さは全て同じであり、各期間における電源線 V_i の高さも全て同じにしている。しかし本発明はこの構成に限定されない。各逆バイアス期間 $T_{i1} \sim T_{in}$ の長さ及びその電圧は、設計者が適宜設定することが可能である。

【実施例 3】

【0084】

本実施例では、図2に示した画素において、図4、図5、図6とは異なるタイミングで逆バイアス期間 T_{i1} を出現させた場合について説明する。本実施例の駆動方法について、図7を用いて説明する。30

【0085】

図7に、本実施例の画素(i,j)における走査線に印加される電圧と、電源線に印加される電圧と、発光素子に印加される電圧のタイミングチャートを示す。なお、図7では、Tr4、Tr5が共にnチャネル型TFTで、Tr1、Tr2及びTr3がpチャネル型TFTの場合について示す。

【0086】

本実施例では、各表示期間 $T_{d1} \sim T_{dn}$ の直後、言いかえると各サブフレーム期間の直後に、逆バイアス期間 $T_{i1} \sim T_{in}$ がそれぞれ出現する。例えばm(m=1~nの任意の数)番目のサブフレーム期間SFmにおいて書き込み期間 T_{am} の直後に表示期間 T_{dm} が出現しており、逆バイアス期間 T_{im} は、表示期間 T_{dm} の直後に出現することになる。40

【0087】

さらに本実施例では、逆バイアス期間 $T_{i1} \sim T_{in}$ の長さは、直前に出現する表示期間の長さが長ければ長いほど長くなっている。各期間における電源線 V_i の高さも全て同じ高さになっている。上記構成によって、図4、図5、図6に示す駆動方法に比べてより有機発光層の劣化を防ぐことができる。

【実施例 4】

【0088】

10

20

30

40

50

本実施例では、図2に示した画素において、図4、図5、図6、図7とは異なるタイミングで逆バイアス期間 T_{i1} を出現させた場合について説明する。本実施例の駆動方法について、図8を用いて説明する。

【0089】

図8に、本実施例の画素(i,j)における走査線に印加される電圧と、電源線に印加される電圧と、発光素子に印加される電圧のタイミングチャートを示す。なお、図8では、Tr4、Tr5が共にnチャネル型TFTで、Tr1、Tr2及びTr3がpチャネル型TFTの場合について示す。

【0090】

本実施例では、各表示期間 $T_{d1} \sim T_{dn}$ の直後、言いかえると各サブフレーム期間の直後に、逆バイアス期間 $T_{i1} \sim T_{in}$ がそれぞれ出現する。例えばm(m=1~nの任意の数)番目のサブフレーム期間SFMにおいて書き込み期間 T_{am} の直後に表示期間 T_{dm} が出現しており、逆バイアス期間 T_{im} は、表示期間 T_{dm} の直後に出現在する。 10

【0091】

さらに本実施例では、各逆バイアス期間における電源線 V_i の電圧と発光素子の対向電極との電圧差の絶対値は、直前に出現する表示期間の長さが長ければ長いほど大きくなっている。各逆バイアス期間 $T_{i1} \sim T_{in}$ の長さは全て同じである。上記構成によって、図4、図5、図6に示す駆動方法に比べてより有機発光層の劣化を防ぐことができる。

【実施例5】

【0092】

本実施例では、デジタルビデオ信号で駆動する、本発明の発光装置が有する信号線駆動回路及び走査線駆動回路の構成について説明する。 20

【0093】

図9に信号線駆動回路102の構成をブロック図で示す。102aはシフトレジスタ、102bは記憶回路A、102cは記憶回路B、102dは電流変換回路、102eは切り替え回路である。

【0094】

シフトレジスタ102aにはクロック信号CLKと、スタートパルス信号SPが入力される。また記憶回路A102bにはデジタルビデオ信号(Digital Video Signal)が入力され、記憶回路B102cにはラッチ信号(Latch Signal)が入力される。切り替え回路102eには切り替え信号(Select Signal)が入力される。以下、各回路の動作について、信号の流れに従い詳しく説明する。 30

【0095】

シフトレジスタ102aに所定の配線からクロック信号CLKとスタートパルス信号SPとが入力されることによって、タイミング信号が生成される。タイミング信号は、記憶回路A102bが有する複数のラッチA(LATA_1 ~ LATA_x)にそれぞれ入力される。なおこのとき、シフトレジスタ102aにおいて生成されたタイミング信号を、バッファ等で緩衝増幅してから、記憶回路A102bが有する複数のラッチA(LATA_1 ~ LATA_x)にそれぞれ入力するようにしても良い。 40

【0096】

記憶回路A102bにタイミング信号が入力されると、該タイミング信号に同期して、ビデオ信号線130に入力される1ビット分のデジタルビデオ信号が、順に複数のラッチA(LATA_1 ~ LATA_x)のそれぞれに書き込まれ、保持される。

【0097】

なお、本実施例では記憶回路A(LATA_1 ~ LATA_x)102bに順にデジタルビデオ信号を書き込んでいるが、本発明はこの構成に限定されない。

記憶回路A102bが有する複数のステージのラッチをいくつかのグループに分け、各グループごとに並行して同時にデジタルビデオ信号を入力する、いわゆる分割駆動を行って

も良い。なおこのときのグループの数を分割数と呼ぶ。例えば4つのステージごとにラッチをグループに分けた場合、4分割で分割駆動すると言う。

【0098】

記憶回路A102bの全てのステージのラッチへの、デジタルビデオ信号の書き込みが一通り終了するまでの時間を、ライン期間と呼ぶ。実際には、上記ライン期間に水平帰線期間が加えられた期間をライン期間に含むことがある。

【0099】

1ライン期間が終了すると、記憶回路B102cが有する複数のラッチB(LATB_1～LATB_x)に、ラッチ信号線131を介してラッチシグナル(Latch Signal)が供給される。この瞬間、記憶回路A102bが有する複数のラッチA(LATA_1～LATA_x)に保持されているデジタルビデオ信号は、記憶回路B102cが有する複数のラッチB(LATB_1～LATB_x)に一斉に書き込まれ、保持される。
10

【0100】

デジタルビデオ信号を記憶回路B102cに送し終えた記憶回路A102bには、再びシフトレジスタ102aからのタイミング信号に同期して、次の1ビット分のデジタルビデオ信号の書き込みが順次行われる。この2順目の1ライン期間中には、記憶回路B102cに書き込まれ、保持されているデジタルビデオ信号が、電流変換回路102dに入力される。

【0101】

電流変換回路102dは複数の電流設定回路(C1～Cx)を有している。電流設定回路(C1～Cx)のそれぞれにおいて、入力されたデジタルビデオ信号が有する1または0の情報にもとづき、後段の切り替え回路102eに供給される信号電流Icの大きさが決まる。具体的には、信号電流Icは、発光素子が発光する程度の大きさか、もしくは発光しない程度の大きさを有する。
20

【0102】

そして切り替え回路102eにおいて、切り替え信号線132から入力される切り替え信号(Select Signals)に従い、信号電流Icを信号線に供給するか、トランジスタTr2をオンにするような電圧を信号線に供給するかが選択される。

【0103】

図10に電流設定回路C1及び切り替え回路D1の具体的な構成の一例を示す。なお電流設定回路C2～Cxも電流設定回路C1と同じ構成を有する。また、電流設定回路D2～Dxも電流設定回路D1と同じ構成を有する。
30

【0104】

電流設定回路C1は定電流源631と、4つのトランスマッシュゲートSW1～SW4と、2つのインバーターInb1、Inb2とを有している。なお、定電流源631が有するトランジスタ650の極性は、画素が有するトランジスタTr1及びTr2の極性と同じである。

【0105】

記憶回路B102cが有するLATB_1から出力されたデジタルビデオ信号によって、SW1～SW4のスイッチングが制御される。なおSW1及びSW3に入力されるデジタルビデオ信号と、SW2及びSW4に入力されるデジタルビデオ信号は、Inb1、Inb2によって反転している。そのためSW1及びSW3がオンのときはSW2及びSW4はオフ、SW1及びSW3がオフのときはSW2及びSW4はオンとなっている。
40

【0106】

SW1及びSW3がオンのとき、定電流源631から0ではない所定の値の電流IdがSW1及びSW3を介して、信号電流Icとして切り替え回路D1に入力される。

【0107】

逆にSW2及びSW4がオンのときは、定電流源631からの電流IdはSW2を介してグラウンドにおとされる。またSW4を介して電源線V1～Vxの電源電圧が切り替え
50

回路 D 1 に与えられ、 $I_c = 0$ となる。

【0108】

切り替え回路 D 1 は、2つのトランジスタ SW 5、SW 6 と、1つのインバーター In b 3 を有している。SW 5、SW 6 は切り替え信号によってそのスイッチングが制御されている。そして、SW 5、SW 6 のそれぞれに入力される切り替え信号は、インバーター In b 3 によって互いにその極性が反転しているので、SW 5 がオンのとき SW 6 はオフ、SW 5 がオフのとき SW 6 はオンになる。SW 5 がオンのとき信号線 S 1 に信号電流 I_c が入力され、SW 6 がオンのとき信号線 S 1 にトランジスタ Tr 2 をオンにするような電圧が与えられる。

【0109】

再び図 9 を参照して、前記の動作が、1 ライン期間内に、電流変換回路 102d が有する全ての電流設定回路 (C 1 ~ C x) において同時に行われる。よって、デジタルビデオ信号により、全ての信号線に入力される信号電流 I_c の値が選択される。

【0110】

本発明において用いられる駆動回路は、本実施例で示した構成に限定されない。さらに、本実施例で示した電流変換回路は、図 10 に示した構成に限定されない。本発明で用いられる電流変換回路は、信号電流 I_c が取りうる 2 値のいずれか一方をデジタルビデオ信号によって選択し、選択された値を有する信号電流を信号線に供給することができれば、どのような構成を有していても良い。また切り替え回路も図 10 に示した構成に限定されず、信号電流 I_c を信号線に入力するか、トランジスタ Tr 2 をオンにするような電圧を信号線に入力するかを選択することができる回路であれば良い。

【0111】

なお、シフトレジスタの代わりに、例えばデコーダ回路のような信号線の選択ができる別の回路を用いても良い。

【0112】

次に、走査線駆動回路の構成について説明する。

【0113】

図 11 は走査線駆動回路 641 の構成を示すブロック図である。走査線駆動回路 641 は、それぞれシフトレジスタ 642、バッファ 643 を有している。また場合によってはレベルシフタを有していても良い。

【0114】

走査線駆動回路 641 において、シフトレジスタ 642 にクロック CLK 及びスタートパルス信号 SP が入力されることによって、タイミング信号が生成される。生成されたタイミング信号はバッファ 643 において緩衝増幅され、対応する走査線に供給される。

【0115】

走査線には、1 ライン分の画素のトランジスタのゲートが接続されている。そして、1 ライン分の画素のトランジスタを一斉に ON にしなくてはならないので、バッファ 643 は大きな電流を流すことが可能なものが用いられる。

【0116】

なお、本発明の発光装置が有する走査線駆動回路は、図 11 に示した構成に限定されない。例えばシフトレジスタの代わりに、デコーダ回路のような走査線の選択ができる別の回路を用いても良い。

【0117】

本実施例の構成は、実施例 1 ~ 4 と自由に組み合わせて実施することが可能である。

【実施例 6】

【0118】

本実施例では、アナログ駆動法で駆動する本発明の発光装置が有する信号線駆動回路の構成について説明する。なお走査線駆動回路の構成は、実施例 5 において示した構成を用いることができるので、ここでは説明を省略する。

【0119】

10

20

30

40

50

図12に本実施例の信号線駆動回路401のブロック図を示す。402はシフトレジスタ、403はバッファ、404はサンプリング回路、405は電流変換回路、406は切り替え回路406を示している。

【0120】

シフトレジスタ402には、クロック信号(CLK)、スタートパルス信号(SP)が入力されている。シフトレジスタ402にクロック信号(CLK)とスタートパルス信号(SP)が入力されると、タイミング信号が生成される。

【0121】

生成されたタイミング信号は、バッファ403において増幅または緩衝増幅されて、サンプリング回路404に入力される。なお、バッファの代わりにレベルシフタを設けて、タイミング信号を増幅しても良い。また、バッファとレベルシフタを両方設けていても良い。

10

【0122】

サンプリング回路404では、ビデオ信号線430から入力されたアナログビデオ信号を、タイミング信号に同期して後段の電流変換回路405に入力する。

【0123】

電流変換回路では、入力されたアナログビデオ信号の電圧に見合った大きさの信号電流Icを生成し、後段の切り替え回路406に入力する。切り替え回路406では、信号電流Icを信号線に入力するか、トランジスタTr2をオフにするような電圧を信号線に入力するかが選択される。

20

【0124】

図13にサンプリング回路404と、電流変換回路405が有する電流設定回路(C1～Cx)の具体的な構成を示す。なおサンプリング回路404は、端子410においてバッファ403と接続されている。

【0125】

サンプリング回路404には、複数のスイッチ411が設けられている。そしてサンプリング回路404には、ビデオ信号線430からアナログビデオ信号が入力されており、スイッチ411はタイミング信号に同期して、該アナログビデオ信号をサンプリングし、後段の電流設定回路C1に入力する。なお図13では、電流設定回路C1～Cxの1つであるC1はサンプリング回路404が有するスイッチ411の1つに接続されている電流設定回路C1だけを示しているが、各スイッチ411の後段に、図13に示したような電流設定回路C1が接続されているものとする。

30

【0126】

なお本実施例では、スイッチ411にトランジスタを1つだけ用いているが、スイッチ411はタイミング信号に同期してアナログビデオ信号をサンプリングできるスイッチであれば良く、本実施例の構成に限定されない。

【0127】

サンプリングされたアナログビデオ信号は、電流設定回路C1が有する電流出力回路412に入力される。電流出力回路412は、入力されたビデオ信号の電圧に見合った値の電流(信号電流)を出力する。なお図12ではアンプ及びトランジスタを用いて電流出力回路を形成しているが、本発明はこの構成に限定されず、入力された信号の電圧に見合った値の電流を出力することができる回路であれば良い。

40

【0128】

該信号電流は、同じく電流設定回路C1が有するリセット回路417に入力される。リセット回路417は、2つのトランスマッシュゲート413、414と、インバーター416と、を有している。

【0129】

トランスマッシュゲート414にはリセット信号(Res)が入力されており、トランスマッシュゲート413には、インバーター416によって反転されたリセット信号(Res)が入力されている。そしてトランスマッシュゲート413とトランスマッシュ

50

ヨンゲート 414 は、反転したリセット信号とリセット信号にそれぞれ同期して動作しており、一方がオンのとき片一方がオフになっている。

【0130】

そして、トランスマッシュョンゲート 413 がオンのときに信号電流は後段の切り替え回路 D1 に入力される。逆に、トランスマッシュョンゲート 414 がオンのときに電源 415 の電圧が後段の切り替え回路 D1 に与えられる。なお信号線は、帰線期間中にリセットするのが望ましい。しかし、画像を表示している期間以外であるならば、必要に応じて帰線期間以外の期間にリセットすることも可能である。

【0131】

切り替え回路 D1 は、2つのトランスマッシュョンゲート SW1、SW2 と、1つのインバーター Inb を有している。SW1、SW2 は切り替え信号によってそのスイッチングが制御されている。そして、SW1、SW2 のそれぞれに入力される切り替え信号は、インバーター Inb によって互いにその極性が反転しているので、SW1 がオンのとき SW2 はオフ、SW1 がオフのとき SW2 はオンになる。SW1 がオンのとき信号線 S1 に信号電流 Ic が入力され、SW2 がオンのとき信号線 S1 にトランジスタ Tr2 をオンにするような電圧が与えられる。

【0132】

なお、シフトレジスタの代わりに、例えばデコーダ回路のような信号線の選択ができる別の回路を用いても良い。

【0133】

本発明の発光装置を駆動する信号線駆動回路は、本実施例で示す構成に限定されない。本実施例の構成は、実施例 1 ~ 実施例 4 に示した構成と自由に組み合わせて実施することが可能である。

【実施例 7】

【0134】

本実施例では、図 2 とは異なる本発明の発光装置の画素の構成について説明する。

【0135】

図 14 に本実施例の画素の構成を示す。図 1 に示す画素 101 は、信号線 Si (S1 ~ Sx のうちの 1 つ)、第 1 走査線 Gj (G1 ~ Gy のうちの 1 つ)、第 2 走査線 Pj (P1 ~ Py のうちの 1 つ) 及び電源線 Vi (V1 ~ Vx のうちの 1 つ) を有している。

【0136】

また画素 101 は、Tr1、Tr2、Tr3、Tr4、発光素子 204 及び保持容量 205 を有している。

【0137】

Tr3 と Tr4 のゲートは、共に第 1 走査線 Gj に接続されている。Tr3 の第 1 の端子と第 2 の端子は、一方は信号線 Si に、もう一方は Tr2 の第 1 の端子に接続されている。また Tr4 の第 1 の端子と第 2 の端子は、一方は Tr2 の第 1 の端子に、もう一方は Tr1 のゲートに接続されている。つまり、Tr3 の第 1 の端子と第 2 の端子のいずれか一方と、Tr4 の第 1 の端子と第 2 の端子のいずれか一方とは、接続されている。

【0138】

Tr1 の第 1 の端子は電源線 Vi に、第 2 の端子は Tr2 の第 1 の端子に接続されている。Tr2 のゲートは第 2 走査線 Pj に接続されている。そして Tr2 の第 2 の端子は発光素子 204 が有する画素電極に接続されている。発光素子 204 は、画素電極と、対向電極と、画素電極と対向電極の間に設けられた有機発光層とを有している。発光素子 204 の対向電極は発光パネルの外部に設けられた電源によって一定の電圧が与えられている。

【0139】

なお、Tr3 と Tr4 は、n チャネル型 TFT と p チャネル型 TFT のどちらでも良い。ただし、Tr3 と Tr4 の極性は同じである。また、Tr1 は n チャネル型 TFT と p チャネル型 TFT のどちらでも良い。Tr2 は、n チャネル型 TFT と p チャネル型 TFT

10

20

30

40

50

Tのどちらでも良い。発光素子の画素電極と対向電極は、一方が陽極であり、他方が陰極である。Tr2がpチャネル型TFTの場合、陽極を画素電極として用い、陰極を対向電極として用いるのが望ましい。逆に、Tr2がnチャネル型TFTの場合、陰極を画素電極として用い、陽極を対向電極として用いるのが望ましい。

【0140】

保持容量205はTr1のゲートとソースとの間に形成されている。保持容量205はTr1のゲートとソースの間の電圧(V_{GS})をより確実に維持するために設けられているが、必ずしも設ける必要はない。

【0141】

次に、本実施例の発光装置の動作について図15を用いて説明する。本発明の発光装置の動作は、各ラインの画素毎に書き込み期間Taと、表示期間Tdと、逆バイアス期間Tiとに分けて説明することができる。図15は、各期間におけるトランジスタTr1、Tr2、発光素子204の接続を簡単に示した図であり、ここではTr1がpチャネル型TFTで、発光素子204の陽極を画素電極として用いた場合を例に挙げる。

10

【0142】

まず、各ラインの画素において書き込み期間Taが開始されると、電源線V1～Vxの電圧は、トランジスタTr2及びTr3がオンになったときに順方向バイアスの電流が発光素子に流れる程度の高さに保たれる。つまり、Tr1がpチャネル型TFTで、発光素子204の陽極を画素電極として用いた場合、電源線Viが対向電極の電圧よりも高くなるように設定する。逆にTr1がnチャネル型TFTで、発光素子204の陰極を画素電極として用いた場合は、電源線Viが対向電極の電圧よりも低くなるように設定する。

20

【0143】

そして、走査線駆動回路103によって各ラインの第1走査線が順に選択され、トランジスタTr3とTr4がオンになる。なお、各第1走査線の選択される期間は互いに重ならない。また第2走査線P1～Pyは選択されない。そして、信号線駆動回路102に入力されるビデオ信号に基づき、信号線S1～Sxと電源線V1～Vxの間に、それぞれビデオ信号の電圧に応じた大きさの信号電流Icが流れる。

20

【0144】

図15(A)に、書き込み期間Taにおいて、信号線Siに信号電流Icが流れた場合の、画素の概略図を示す。206は対向電極に電圧を与える電源との接続用の端子を意味している。また、207は信号線駆動回路102が有する定電流源を意味する。

30

【0145】

Tr3及びTr4はオンの状態にあるので、信号線Siに信号電流Icが流れると、信号電流IcはTr1のドレインと第1の端子の間に流れる。Tr1の第1の端子は電源線Viに接続されている。

【0146】

Tr1はゲートとドレインが接続されているので飽和領域で動作している。よって、式1から、トランジスタTr1のゲート電圧 V_{GS} は信号電流の電流値Icによって定まることがわかる。

40

【0147】

書き込み期間Taが終了すると、表示期間Tdが開始される。表示期間Tdにおける電源線Viの電圧は、書き込み期間Taにおける電圧と同じ高さに保たれている。また表示期間Tdでは、第1走査線G1～Gyが全て選択されず、第2走査線P1～Pyが全て選択される。

【0148】

図15(B)に、表示期間Tdにおける画素の概略図を示す。Tr3及びTr4はオフの状態にある。また、Tr1のソースは電源線Viに接続されている。

表示期間Tdでは、書き込み期間Taにおいて定められた V_{GS} が維持されており、よって書き込み期間Taと同じ大きさのTr1のドレイン電流が、Tr2を介して発光素子に供給される。発光素子204は、供給された電流の大きさに応じた輝度で発光する。

50

【 0 1 4 9 】

なお、書き込み期間 T_a の直後には必ず表示期間 T_d が出現する。表示期間 T_d の直後には、次の書き込み期間 T_a が出現するか、もしくは逆バイアス期間 T_i が出現する。

【 0 1 5 0 】

逆バイアス期間が開始されると、電源線 $V_1 \sim V_x$ の電圧は、トランジスタ $T_r 1$ 及び $T_r 2$ がオンになったときに逆方向バイアスの電圧が発光素子に印加される程度の高さに保たれる。つまり、 $T_r 1$ が p チャネル型 TFT で、発光素子 204 の陽極を画素電極として用いた場合、電源線 V_i が対向電極の電圧よりも低くなるように設定する。逆に $T_r 1$ が n チャネル型 TFT で、発光素子 204 の陰極を画素電極として用いた場合は、電源線 V_i が対向電極の電圧よりも高くなるように設定する。

10

【 0 1 5 1 】

本実施例では、逆バイアス期間では表示期間 T_d と同様に、トランジスタ $T_r 3$ 、 $T_r 4$ がオフ、 $T_r 2$ がオンの状態である。

【 0 1 5 2 】

図 15 (C) に、逆バイアス期間 T_i における画素 101 の概略図を示す。発光素子 204 は逆方向バイアスの電圧が印加されると発光しない状態になる。書き込み期間 T_a において $T_r 1$ が完全にオンになり、 $T_r 1$ のソースとドレインの電圧差がほぼ 0 に等しければ、電源線 V_i と対向電極の間の電圧差がそのまま発光素子 204 に印加される。

【 0 1 5 3 】

また、逆バイアス期間 T_i の長さは、デューティー比 (1 フレーム期間における表示期間の長さの総和の割合) との兼ね合いを考慮し、設計者が適宜設定することが可能である。

20

【 0 1 5 4 】

なお、本実施例の発光装置は、デジタルビデオ信号を用いて表示を行うことも可能であるし、アナログビデオ信号を用いて表示を行うことも可能である。

【 0 1 5 5 】

本実施例は、実施例 1 ~ 6 と組み合わせて実施することが可能である。

【 実施例 8 】**【 0 1 5 6 】**

本実施例では、図 2、図 14 とは異なる本発明の発光装置の画素の構成について説明する。

30

【 0 1 5 7 】

図 16 に、図 1 で示した画素 101 の詳しい構成を示す。図 16 に示す画素 101 は、信号線 S_i ($S_1 \sim S_x$ のうちの 1 つ)、第 1 走査線 G_j ($G_1 \sim G_y$ のうちの 1 つ)、第 2 走査線 P_j ($P_1 \sim P_y$ のうちの 1 つ) 及び電源線 V_i ($V_1 \sim V_x$ のうちの 1 つ) を有している。

【 0 1 5 8 】

本実施例の画素 101 は、トランジスタ $T_r 1$ 、 $T_r 2$ 、 $T_r 3$ 、 $T_r 4$ 、発光素子 224 及び保持容量 225 を有している。

40

【 0 1 5 9 】

トランジスタ $T_r 3$ とトランジスタ $T_r 4$ のゲートは、共に第 1 走査線 G_j に接続されている。トランジスタ $T_r 3$ の第 1 の端子と第 2 の端子は、一方は信号線 S_i に、もう一方はトランジスタ $T_r 1$ のゲートに接続されている。またトランジスタ $T_r 4$ の第 1 の端子と第 2 の端子は、一方は信号線 S_i に、もう一方はトランジスタ $T_r 1$ の第 2 の端子に接続されている。

【 0 1 6 0 】

トランジスタ $T_r 1$ の第 1 の端子は電源線 V_i に接続されており、第 2 の端子はトランジスタ $T_r 2$ の第 1 の端子に接続されている。トランジスタ $T_r 2$ のゲートは第 2 走査線 P_j に接続されている。トランジスタ $T_r 2$ の第 2 の端子は、発光素子 224 が有する画素電極に接続されており、対向電極の電圧は一定の高さに保たれている。

50

【0161】

なお、トランジスタTr3とトランジスタTr4は、nチャネル型トランジスタとpチャネル型トランジスタのどちらでも良い。ただし、トランジスタTr3とトランジスタTr4の極性は同じである。

【0162】

また、トランジスタTr1とTr2は、nチャネル型トランジスタとpチャネル型トランジスタのどちらでも良い。ただし、トランジスタTr1とTr2の極性は同じである。そして、陽極を画素電極として用い、陰極を対向電極として用いる場合、トランジスタTr1とTr2はpチャネル型トランジスタであるのが望ましい。逆に、陽極を対向電極として用い、陰極を画素電極として用いる場合、トランジスタTr1とTr2はnチャネル型トランジスタであるのが望ましい。10

【0163】

保持容量225はトランジスタTr1のゲートとソースの間に形成されている。保持容量225はトランジスタTr1のゲートとソースの間の電圧（ゲート電圧）を維持するために設けられているが、必ずしも設ける必要はない。

【0164】

次に、本実施例の発光装置の動作について図17を用いて説明する。本発明の発光装置の動作は、各ラインの画素毎に書き込み期間Taと、表示期間Tdと、逆バイアス期間Tiとに分けて説明することができる。図17は、各期間におけるトランジスタTr1、Tr2、発光素子224の接続を簡単に示した図であり、ここではTr1がpチャネル型 TFTで、発光素子224の陽極を画素電極として用いた場合を例に挙げる。20

【0165】

まず書き込み期間Taでは、各ラインの画素において書き込み期間Taが開始されると、電源線V1～Vxの電圧は、トランジスタTr1及びTr2がオンになったときに順方向バイアスの電流が発光素子に流れる程度の高さに保たれる。

つまり、Tr1 pチャネル型 TFTで発光素子224の陽極を画素電極として用いた場合、電源線Viが対向電極の電圧よりも高くなるように設定する。逆にTr1がnチャネル型 TFTで発光素子224の陰極を画素電極として用いた場合は、電源線Viが対向電極の電圧よりも低くなるように設定する。

【0166】

そして走査線駆動回路103によって各ラインの第1走査線が順に選択され、第1走査線Gjにゲートが接続されたトランジスタTr3及びTr4がオンになる。なお、各第1走査線の選択される期間は互いに重ならない。書き込み期間Taでは、第2走査線Pjは選択されておらず、Tr2はオフになっている。30

【0167】

そして、信号線駆動回路102に入力されるビデオ信号の電圧に基づき、信号線S1～Sxと電源線V1～Vxの間に、それぞれビデオ信号に応じた信号電流Icが流れる。

【0168】

図17(A)に、書き込み期間Taにおいて、信号線Siに信号電流Icが流れた場合の、画素101の概略図を示す。227は信号線駆動回路102が有する定電流源を意味する。また、226は対向電極に電圧を与える電源への接続用の端子である。40

【0169】

書き込み期間Taにおいて、トランジスタTr3及びTr4はオンの状態にあるので、信号線Siに信号電流Icが流れると、信号電流IcはトランジスタTr1のソースとドレインの間に流れる。このとき、トランジスタTr1はゲートとドレインが接続されてるので、飽和領域で動作する。よって式1からわかるように、トランジスタTr1のゲート電圧VGSは信号電流Icの値によって定まる。

【0170】

書き込み期間Taが終了すると、表示期間Tdが開始される。表示期間Tdにおける電源線Viの電圧は、書き込み期間Taにおける電圧と同じ高さに保たれている。また表示50

期間 T_d では第 1 走査線 G_j は選択されておらず、第 2 走査線 P_j が選択される。

【0171】

図 17 (B) に、表示期間 T_d における画素の概略図を示す。トランジスタ T_{r3} 及びトランジスタ T_{r4} はオフになっている。また、トランジスタ T_{r2} はオンになっている。

【0172】

表示期間 T_d では、トランジスタ T_{r1} は、書き込み期間 T_a において定められた V_{GS} がそのまま維持されている。そのため、トランジスタ T_{r1} のドレイン電流は信号電流 I_c と同じ値に維持されたままである。また、トランジスタ T_{r2} はオンになっているので、ドレイン電流はトランジスタ T_{r2} を介して発光素子 224 に流れる。よって、表示期間 T_d では、該信号電流 I_c と同じ大きさの駆動電流が発光素子 224 に流れ、かつ該駆動電流の大きさに見合った輝度で、発光素子 224 が発光する。

10

【0173】

なお、書き込み期間 T_a の直後には必ず表示期間 T_d が出現する。表示期間 T_d の直後には、次の書き込み期間 T_a が出現するか、もしくは逆バイアス期間 T_i が出現する。

【0174】

逆バイアス期間が開始されると、電源線 $V_1 \sim V_x$ の電圧は、トランジスタ T_{r1} 及び T_{r2} がオンになったときに逆方向バイアスの電圧が発光素子に印加される程度の高さに保たれる。つまり、 T_{r1} が p チャネル型 TFT で発光素子 224 の陽極を画素電極として用いた場合、電源線 V_i が対向電極の電圧よりも低くなるように設定する。逆に T_{r1} が n チャネル型 TFT で発光素子 224 の陰極を画素電極として用いた場合は、電源線 V_i が対向電極の電圧よりも高くなるように設定する。

20

【0175】

本実施例では、逆バイアス期間では表示期間 T_d と同様に、トランジスタ T_{r3} 、 T_{r4} がオフ、 T_{r2} がオンの状態である。

【0176】

図 17 (C) に、逆バイアス期間 T_i における画素 101 の概略図を示す。発光素子 224 は逆方向バイアスの電圧が印加されると発光しない状態になる。書き込み期間 T_a において T_{r1} が完全にオンになり、 T_{r1} のソースとドレインの電圧差がほぼ 0 に等しければ、電源線 V_i と対向電極の間の電圧差がそのまま発光素子 224 に印加される。

30

【0177】

また、逆バイアス期間 T_i の長さは、デューティー比 (1 フレーム期間における表示期間の長さの総和の割合)との兼ね合いを考慮し、設計者が適宜設定することが可能である。

【0178】

なお、本実施例の発光装置は、デジタルビデオ信号を用いて表示を行うことも可能であるし、アナログビデオ信号を用いて表示を行うことも可能である。

【0179】

本実施例は、実施例 1 ~ 6 と組み合わせて実施することが可能である。

40

【実施例 9】

【0180】

本実施例では、図 2、図 14、図 16 とは異なる本発明の発光装置の画素の構成について説明する。

【0181】

図 18 に、図 1 で示した画素 101 の詳しい構成を示す。図 18 に示す画素 101 は、信号線 S_i ($S_1 \sim S_x$ のうちの 1 つ)、第 1 走査線 G_j ($G_1 \sim G_y$ のうちの 1 つ)、第 2 走査線 P_j ($P_1 \sim P_y$ のうちの 1 つ)、第 3 走査線 R_j ($R_1 \sim R_y$ のうちの 1 つ) 及び電源線 V_i ($V_1 \sim V_x$ のうちの 1 つ) を有している。

【0182】

また本実施例の画素 101 は、トランジスタ T_{r1} 、 T_{r2} 、 T_{r3} 、 T_{r4} 、 T_{r5}

50

、発光素子 234 及び保持容量 235 を有している。保持容量 235 はトランジスタ Tr1 及び Tr2 のゲートとソースの間の電圧をより確実に保持するために設けられているが、必ずしも設ける必要はない。

【0183】

トランジスタ Tr3 のゲートは第1走査線 Gj に接続されている。そしてトランジスタ Tr3 の第1の端子と第2の端子は、一方は信号線 Si に接続されており、もう一方はトランジスタ Tr1 の第2の端子に接続されている。

【0184】

トランジスタ Tr4 のゲートは、第2走査線 Pj に接続されている。そしてトランジスタ Tr4 の第1の端子と第2の端子は、一方は信号線 Si に、もう一方はトランジスタ Tr1 のゲート及びトランジスタ Tr2 のゲートに接続されている。

10

【0185】

トランジスタ Tr5 のゲートは、第3走査線 Rj に接続されている。そしてトランジスタ Tr5 の第1の端子と第2の端子は、一方はトランジスタ Tr1 の第2の端子に、もう一方はトランジスタ Tr2 の第2の端子に接続されている。

20

【0186】

トランジスタ Tr1 とトランジスタ Tr2 のゲートは、互いに接続されている。トランジスタ Tr1 とトランジスタ Tr2 の第1の端子は、共に電源線 Vi に接続されている。そして、トランジスタ Tr2 の第2の端子は、発光素子 234 の画素電極に接続されている。対向電極は一定の高さに保たれている。

30

【0187】

保持容量 235 が有する2つの電極は、一方はトランジスタ Tr1 とトランジスタ Tr2 のゲートに、もう一方は電源線 Vi に接続されている。

【0188】

なお、トランジスタ Tr1 及び Tr2 は n チャネル型トランジスタと p チャネル型トランジスタのどちらでも良い。ただし、トランジスタ Tr1 及び Tr2 の極性は同じである。そして、陽極を画素電極として用い、陰極を対向電極として用いる場合、トランジスタ Tr1 及び Tr2 は p チャネル型トランジスタであるのが望ましい。逆に、陽極を対向電極として用い、陰極を画素電極として用いる場合、トランジスタ Tr1 及び Tr2 は n チャネル型トランジスタであるのが望ましい。

30

【0189】

トランジスタ Tr3、Tr4、Tr5 は、n チャネル型トランジスタと p チャネル型トランジスタのどちらでも良い。

【0190】

次に、本実施例の発光装置の動作について図 19 を用いて説明する。本発明の発光装置の動作は、各ラインの画素毎に書き込み期間 Ta と、表示期間 Td と、逆バイアス期間 Ti とに分けて説明することができる。図 19 は、各期間におけるトランジスタ Tr1、Tr2、発光素子 234 の接続を簡単に示した図であり、ここでは Tr1 及び Tr2 が p チャネル型 TFT で、発光素子 234 の陽極を画素電極として用いた場合を例に挙げる。

40

【0191】

まず、各ラインの画素において書き込み期間 Ta が開始されると、電源線 V1 ~ Vx の電圧は、トランジスタ Tr2 がオンになったときに順方向バイアスの電流が発光素子に流れる程度の高さに保たれる。つまり、Tr1 及び Tr2 が p チャネル型 TFT で、発光素子 234 の陽極を画素電極として用いた場合、電源線 Vi が対向電極の電圧よりも高くなるように設定する。逆に Tr1 及び Tr2 が n チャネル型 TFT で、発光素子 234 の陰極を画素電極として用いた場合は、電源線 Vi が対向電極の電圧よりも低くなるように設定する。

【0192】

そして、走査線駆動回路 103 によって各ラインの第1走査線及び第2走査線が順に選択され、トランジスタ Tr3 と Tr4 がオンになる。なお、第3走査線は選択されていない。

50

いので、トランジスタ Tr 5 はオフになっている。各第 1 走査線及び第 2 走査線の選択される期間は互いに重ならない。そして、信号線駆動回路 102 に入力されるビデオ信号に基づき、信号線 S1 ~ Sx と電源線 V1 ~ Vx の間に、それぞれビデオ信号の電圧に応じた大きさの信号電流 Ic が流れる。

【0193】

そして、信号線駆動回路 102 に入力されるビデオ信号に基づき、信号線 S1 ~ Sx と電源線 V1 ~ Vx の間に、それぞれビデオ信号に応じた電流（以下、信号電流 Ic）が流れる。

【0194】

図 19(A) に、書き込み期間 Ta において、信号線 Si にビデオ信号に応じた信号電流 Ic が流れた場合の、画素 101 の概略図を示す。236 は対向電極に電圧を与える電源との接続用の端子を意味している。また、237 は信号線駆動回路 102 が有する定電流源を意味する。

【0195】

トランジスタ Tr 3 はオンの状態にあるので、信号線 Si にビデオ信号に応じた信号電流 Ic が流れると、信号電流 Ic はトランジスタ Tr 1 のドレインとソースの間に流れる。このときトランジスタ Tr 1 は、ゲートとドレインが接続されているので飽和領域で動作しており、式 1 が成り立つ。よって、トランジスタ Tr 1 のゲート電圧 VGS は電流値 Ic によって定まる。

【0196】

そしてトランジスタ Tr 2 のゲートは、トランジスタ Tr 1 のゲートに接続されている。また、トランジスタ Tr 2 のソースは、トランジスタ Tr 1 のソースに接続されている。したがって、トランジスタ Tr 1 のゲート電圧は、そのままトランジスタ Tr 2 のゲート電圧となる。よって、トランジスタ Tr 2 のドレイン電流は、トランジスタ Tr 1 のドレイン電流に比例する。特に、 $\mu C_0 W / L$ 及び V_{TH} が互いに等しいとき、トランジスタ Tr 1 とトランジスタ Tr 2 のドレイン電流は互いに等しくなる。

【0197】

そして、トランジスタ Tr 2 のドレイン電流は発光素子 234 に流れる。発光素子に流れる電流は、定電流源 237 において定められた信号電流 Ic に応じた大きさであり、流れる電流の大きさに見合った輝度で発光素子 234 は発光する。発光素子に流れる電流が 0 に限りなく近かったり、発光素子に流れる電流が逆方向バイアスである場合は、発光素子 234 は発光しない。

【0198】

各ライン目の画素において書き込み期間 Ta が終了すると、第 1 走査線、第 2 走査線の選択が終了する。このとき、第 2 走査線の選択が、第 1 走査線よりも先に終了するのが望ましい。なぜならトランジスタ Tr 3 が先にオフになってしまふと、保持容量 235 の電荷が Tr 4 を通って漏れてしまうからである。

【0199】

書き込み期間 Ta が終了すると、次に表示期間 Td が開始される。表示期間 Td における電源線 Vi の電圧は、書き込み期間 Ta における電圧と同じ高さに保たれている。表示期間 Td が開始されると、第 3 走査線が順に選択され、トランジスタ Tr 5 がオンになる。なお、第 1 走査線及び第 2 走査線は選択されていないので、トランジスタ Tr 3 及び Tr 4 はオフになっている。

【0200】

図 19(B) に、表示期間 Td における画素の概略図を示す。トランジスタ Tr 3 及びトランジスタ Tr 4 はオフの状態にある。また、トランジスタ Tr 1 及びトランジスタ Tr 2 のソースは電源線 Vi に接続されている。

【0201】

トランジスタ Tr 1、Tr 2 においては、書き込み期間 Ta において定められた V_{GS} がそのまま保持されている。そのため、トランジスタ Tr 1 のドレイン電流 I_1 と、トラン

10

20

30

40

50

ジスタTr2のドレン電流I₂の値は、共に信号電流I_cに応じた大きさに維持されたままである。また、トランジスタTr5がオンなので、トランジスタTr1のドレン電流I₁と、トランジスタTr2のドレン電流I₂は、共に発光素子234に流れる。よって、ドレン電流I₁と、ドレン電流I₂を合わせた電流の大きさに見合った輝度で、発光素子234は発光する。

【0202】

なお、書き込み期間T_aの直後には必ず表示期間T_dが出現する。表示期間T_dの直後には、次の書き込み期間T_aが出現するか、もしくは逆バイアス期間T_iが出現する。

【0203】

逆バイアス期間が開始されると、電源線V1～Vxの電圧は、トランジスタTr2がオンになったときに逆方向バイアスの電圧が発光素子に印加される程度の高さに保たれる。つまり、Tr1及びTr2がpチャネル型 TFTで、発光素子234の陽極を画素電極として用いた場合、電源線Viが対向電極の電圧よりも低くなるように設定する。逆にTr1及びTr2がnチャネル型 TFTで、発光素子234の陰極を画素電極として用いた場合は、電源線Viが対向電極の電圧よりも高くなるように設定する。10

【0204】

そして、走査線駆動回路103によって各ラインの第1、第2及び第3走査線が順に選択され、トランジスタTr3、Tr4及びTr5がオンになる。そして、信号線駆動回路102によって、信号線S1～SxのそれぞれにトランジスタTr1及びTr2がオンになるような電圧が印加される。20

【0205】

図19(C)に、逆バイアス期間T_iにおける画素101の概略図を示す。逆バイアス期間T_iにおいては、Tr1及びTr2がオンになるので、逆方向バイアスの電圧が発光素子234に印加されることになる。発光素子234は逆方向バイアスの電圧が印加されると発光しない状態になる。

【0206】

なお、電源線の電圧は、トランジスタTr1及びTr2がオンになったときに、逆方向バイアスの電圧が発光素子に印加される高さであれば良い。また、逆バイアス期間T_iの長さは、デューティー比(1フレーム期間における表示期間の長さの総和の割合)との兼ね合いを考慮し、設計者が適宜設定することが可能である。30

【0207】

なお、発光素子に流れる電流の大きさに見合った輝度で発光素子234が発光するので、各画素の階調は、表示期間T_dにおける発光素子に流れる電流の大きさで決まる。なお、書き込み期間T_aにおいても、ドレン電流I₁の大きさに見合った輝度で発光しているが、その階調に与える影響は、実際のパネルでは無視できる程度に小さいと考えられる。なぜなら、例えばVGAだと480ラインの画素が画素部に設けられており、1ラインの画素の書き込み期間T_aは1フレーム期間の1/480程度と非常に小さいからである。もちろん、書き込み期間T_aにおける発光素子に流れる電流の階調への影響を考慮に入れて、信号電流I_cの大きさを補正するようにしても良い。

【0208】

本実施例の画素では、表示期間において発光素子に流れる電流はドレン電流I₁と、ドレン電流I₂の和である。よって、発光素子に流れる電流がドレン電流I₂のみに依存していない。そのため、トランジスタTr1とトランジスタTr2の特性がずれて、トランジスタTr1のドレン電流I₁に対するトランジスタTr2のドレン電流I₂の比が画素間で異なっても、発光素子に流れる電流の値が画素間でずれるのを抑え、輝度のばらつきが視認されるのを防ぐことができる。40

【0209】

また、本発明の画素では、書き込み期間T_aにおいてトランジスタTr1のドレン電流は発光素子に流れていらない。よって信号線駆動回路によって画素に電流が供給され、トランジスタTr1のドレン電流が流れることでゲート電圧が変化しはじめてから、その50

値が安定するまでの時間は、発光素子の容量に左右されない。したがって、供給された電流から変換される電圧が早く安定するので、電流を書き込む時間を短くすることができ、動画表示において残像が視認されてしまうのを防ぐことができる。

【0210】

なお、本実施例において、トランジスタTr4の第1の端子と第2の端子は、一方は信号線Siに、もう一方はトランジスタTr1のゲート及びトランジスタTr2のゲートに接続されている。しかし本実施例はこの構成に限定されない。

本発明の画素は、書き込み期間TaにおいてトランジスタTr1のゲートとドレインを接続し、表示期間においてトランジスタTr1のゲートとドレインを切り離すことができるよう、トランジスタTr4が他の素子または配線と接続されれば良い。

10

【0211】

つまり、Tr3、Tr4、Tr5は、Taでは図19(A)のように接続され、Tdでは図19(B)、Tiでは図19(C)のように接続されれば良い。また、Gj、Pj、Rjは3本が別の配線となっているが、まとめて1本や2本にしても良い。

【0212】

なお、本実施例の発光装置は、デジタルビデオ信号を用いて表示を行うことも可能であるし、アナログビデオ信号を用いて表示を行うことも可能である。

【0213】

本実施例は、実施例1～6と組み合わせて実施することが可能である。

20

【実施例10】

【0214】

本実施例では、図2、図14、図16、図18とは異なる本発明の発光装置の画素の構成について説明する。

【0215】

図20に、図1で示した画素101の詳しい構成を示す。図20に示す画素101は、信号線Si(S1～Sxのうちの1つ)、第1走査線Gj(G1～Gyのうちの1つ)、第2走査線Pj(P1～Pyのうちの1つ)、第3走査線Rj(R1～Ryのうちの1つ)及び電源線Vi(V1～Vxのうちの1つ)を有している。

【0216】

また画素101は、トランジスタTr1、Tr2、Tr3、Tr4、Tr5、Tr6、発光素子244及び保持容量245を有している。保持容量245はトランジスタTr1及びTr2のゲート電圧をより確実に保持するために設けられているが、必ずしも設ける必要はない。

30

【0217】

トランジスタTr3のゲートは第1走査線Gjに接続されている。そしてトランジスタTr3の第1の端子と第2の端子は、一方は信号線Siに接続されており、もう一方はトランジスタTr1及びTr2の第1の端子に接続されている。

【0218】

トランジスタTr4のゲートは、第2走査線Pjに接続されている。そしてトランジスタTr4の第1の端子と第2の端子は、一方は電源線Viに、もう一方はトランジスタTr1及びTr2のゲートに接続されている。

40

【0219】

トランジスタTr5のゲートは、第3走査線Rjに接続されている。そしてトランジスタTr5の第1の端子と第2の端子は、一方はトランジスタTr1及びTr2の第1の端子に、もう一方は発光素子244の画素電極に接続されている。

【0220】

トランジスタTr6のゲートは、第3走査線Rjに接続されている。そしてトランジスタTr6の第1の端子と第2の端子は、一方は電源線Viに、もう一方はトランジスタTr2の第2の端子に接続されている。

【0221】

50

トランジスタTr1とトランジスタTr2のゲートは、互いに接続されている。そして、トランジスタTr1の第2の端子は、電源線Viに接続されている。

【0222】

保持容量245が有する2つの電極は、一方はトランジスタTr1及びTr2のゲートに、もう一方はトランジスタTr1及びTr2のソースに接続されている。対向電極は一定の電圧に保たれている。

【0223】

なお、トランジスタTr1及びTr2はnチャネル型トランジスタとpチャネル型トランジスタのどちらでも良い。ただし、トランジスタTr1及びTr2の極性は同じである。そして、陽極を画素電極として用い、陰極を対向電極として用いる場合、トランジスタTr1及びTr2はnチャネル型トランジスタであるのが望ましい。逆に、陽極を対向電極として用い、陰極を画素電極として用いる場合、トランジスタTr1及びTr2はpチャネル型トランジスタであるのが望ましい。

10

【0224】

トランジスタTr3、Tr4、Tr5、Tr6は、nチャネル型トランジスタとpチャネル型トランジスタのどちらでも良い。ただし、トランジスタTr5とTr6は共にゲートが第3走査線Rjに接続されているため、その極性を同じにする。トランジスタTr5のゲートとTr6のゲートが同じ配線に接続されていない場合、その極性は同じでなくとも良い。

20

【0225】

次に、本実施例の発光装置の動作について図21を用いて説明する。本発明の発光装置の動作は、各ラインの画素毎に書き込み期間Taと、表示期間Tdと、逆バイアス期間Tiとに分けて説明することができる。図21は、各期間におけるトランジスタTr1、Tr2、Tr5、発光素子244の接続を簡単に示した図であり、ここではTr1及びTr2がnチャネル型TFTで、発光素子244の陽極を画素電極として用いた場合を例に挙げる。

30

【0226】

まず、各ラインの画素において書き込み期間Taが開始されると、電源線V1～Vxの電圧は、トランジスタTr2、Tr5及びTr6がオンになったときに順方向バイアスの電流が発光素子に流れる程度の高さに保たれる。つまり、Tr1及びTr2がnチャネル型TFTで、発光素子244の陽極を画素電極として用いた場合、電源線Viが対向電極の電圧よりも高くなるように設定する。逆にTr1及びTr2がpチャネル型TFTで、発光素子244の陰極を画素電極として用いた場合は、電源線Viが対向電極の電圧よりも低くなるように設定する。

30

【0227】

そして、各ラインの第1走査線及び第2走査線が順に選択される。よって、トランジスタTr3、Tr4がオンになる。なお、第1及び第2走査線の選択される期間は互いに重ならない。また、第3走査線は選択されていないので、トランジスタTr5、Tr6はオフになっている。

40

【0228】

そして、信号線駆動回路102に入力されるビデオ信号に基づき、信号線S1～Sxと電源線V1～Vxの間に、それぞれビデオ信号に応じた信号電流Icが流れる。

【0229】

図21(A)に、書き込み期間Taにおいて、信号線Siに信号電流Icが流れた場合の、画素101の概略図を示す。246は対向電極に電圧を与える電源との接続用の端子を意味している。また、247は信号線駆動回路102が有する定電流源を意味する。

【0230】

トランジスタTr3はオンの状態にあるので、信号線Siに信号電流Icが流れると、信号電流IcはトランジスタTr1のドレインとソースの間に流れる。

このときトランジスタTr1は、ゲートとドレインが接続されているので飽和領域で動作

50

しており、式1が成り立つ。よって、トランジスタTr1のゲート電圧 V_{GS} は電流値 I_c によって定まる。

【0231】

そして、トランジスタTr2のゲートは、トランジスタTr1のゲートに接続されている。また、トランジスタTr2のソースは、トランジスタTr1のソースに接続されている。したがって、トランジスタTr1のゲート電圧は、そのままトランジスタTr2のゲート電圧となる。

【0232】

なお、書き込み期間 T_a では、トランジスタTr2のドレインは、他の配線及び電源等から電圧が与えられていない、所謂フローティングの状態にある。従って、トランジスタTr2にドレイン電流は流れない。

10

【0233】

書き込み期間 T_a が終了すると、各ラインの第1走査線及び第2走査線の選択が順に終了する。このとき、第2走査線の選択が、第1走査線よりも先に終了するのが望ましい。なぜならトランジスタTr3が先にオフになってしまふと、保持容量245の電荷がTr4を通って漏れてしまうからである。

20

【0234】

一方、各ラインの画素において書き込み期間 T_a が終了すると、次に表示期間 T_d が開始される。表示期間 T_d における電源線 V_i の電圧は、書き込み期間 T_a における電圧と同じ高さに保たれている。表示期間 T_d が開始されると、各ラインの第3走査線が順に選択され、トランジスタTr5、Tr6がオンになる。

20

なお、第1走査線及び第2走査線は選択されていないので、トランジスタTr3及びTr4はオフになっている。

【0235】

図21(B)に、表示期間 T_d における画素の概略図を示す。トランジスタTr3及びトランジスタTr4はオフの状態にある。また、トランジスタTr1及びトランジスタTr2のドレインは電源線 V_i に接続されている。

30

【0236】

一方トランジスタTr1、Tr2においては、書き込み期間 T_a において定められた V_{GS} がそのまま保持されている。よって、トランジスタTr1と同じゲート電圧がトランジスタTr2に与えられる。さらに、トランジスタTr6がオンになり、トランジスタTr2のドレインは電源線 V_i に接続されるので、トランジスタTr2のドレイン電流は、トランジスタTr1のドレイン電流に比例する大きさになる。特に、 $\mu C_0 W/L$ 及び V_{TH} が互いに等しいとき、トランジスタTr1とトランジスタTr2のドレイン電流は互いに等しくなり、 $I_2 = I_1 = I_c$ となる。

30

【0237】

また、トランジスタTr5がオンなので、トランジスタTr1のドレイン電流 I_1 と、トランジスタTr2のドレイン電流 I_2 は、共に発光素子に流れる電流として発光素子244に流れる。よって、表示期間 T_d では、ドレイン電流 I_1 と、ドレイン電流 I_2 を合わせた大きさの電流が発光素子244に流れ、該発光素子に流れる電流の大きさに見合った輝度で、発光素子244が発光する。

40

【0238】

なお、書き込み期間 T_a の直後には必ず表示期間 T_d が出現する。表示期間 T_d の直後には、次の書き込み期間 T_a が出現するか、もしくは逆バイアス期間 T_i が出現する。

【0239】

逆バイアス期間 T_i が開始されると、電源線 $V_1 \sim V_x$ の電圧は、トランジスタTr2、Tr5及びTr6がオンになったときに逆方向バイアスの電圧が発光素子に印加される程度の高さに保たれる。つまり、Tr1及びTr2がnチャネル型TFTで、発光素子244の陽極を画素電極として用いた場合、電源線 V_i が対向電極の電圧よりも低くなるように設定する。逆にTr1及びTr2がpチャネル型TFTで、発光素子244の陰極を

50

画素電極として用いた場合は、電源線 V_i が対向電極の電圧よりも高くなるように設定する。

【0240】

そして、走査線駆動回路 103 によって各ラインの第1、第2及び第3走査線が順に選択され、トランジスタ Tr3、Tr4、Tr5 及び Tr6 がオンになる。そして、信号線駆動回路 102 によって、信号線 S1 ~ Sx のそれぞれにトランジスタ Tr1 及び Tr2 がオンになるような電圧が印加される。

【0241】

図 21 (C) に、逆バイアス期間 T_i における画素 101 の概略図を示す。逆バイアス期間 T_i においては、Tr2、Tr5 及び Tr6 がオンになり、逆方向バイアスの電圧が発光素子 244 に印加されることになる。発光素子 244 は逆方向バイアスの電圧が印加されると発光しない状態になる。

10

【0242】

なお、電源線の電圧は、トランジスタ Tr2、Tr5 及び Tr6 がオンになったときに、逆方向バイアスの電圧が発光素子に印加される高さであれば良い。また、逆バイアス期間 T_i の長さは、デューティー比 (1 フレーム期間における表示期間の長さの総和の割合) との兼ね合いを考慮し、設計者が適宜設定することが可能である。

【0243】

なお、発光素子に流れる電流の大きさに見合った輝度で発光素子 244 が発光するので、各画素の階調は、表示期間 T_d における発光素子に流れる電流の大きさで決まる。

20

【0244】

本実施例の画素では、表示期間において発光素子に流れる電流はドレイン電流 I_1 と、ドレイン電流 I_2 の和である。よって、発光素子に流れる電流がドレイン電流 I_2 のみに依存していない。そのため、トランジスタ Tr1 とトランジスタ Tr2 の特性がずれて、トランジスタ Tr1 のドレイン電流 I_1 に対するトランジスタ Tr2 のドレイン電流 I_2 の比が画素間で異なっても、発光素子に流れる電流の値が画素間でずれるのを抑え、輝度のばらつきが視認されるのを防ぐことができる。

【0245】

また、本実施例の画素では、書き込み期間 T_a においてトランジスタ Tr1 のドレイン電流は発光素子に流れていらない。よって信号線駆動回路によって画素に電流が供給され、トランジスタ Tr1 のドレイン電流が流れることでゲート電圧が変化しはじめてから、その値が安定するまでの時間は、発光素子の容量に左右されない。したがって、供給された電流から変換される電圧が早く安定するので、電流を書き込む時間を短くすることができ、動画表示において残像が視認されてしまうのを防ぐことができる。

30

【0246】

なお、本実施例において、トランジスタ Tr4 の第1の端子と第2の端子は、一方はトランジスタ Tr1 の第2の端子に、もう一方はトランジスタ Tr1 のゲート及びトランジスタ Tr2 のゲートに接続されている。しかし本実施例はこの構成に限定されない。本実施例の画素は、書き込み期間 T_a においてトランジスタ Tr1 のゲートとドレインを接続し、表示期間においてトランジスタ Tr1 のゲートとドレインを切り離すことができるよう、トランジスタ Tr4 が他の素子または配線と接続されていれば良い。

40

【0247】

つまり、Tr3、Tr4、Tr5、Tr6 は、Ta では図 21 (A) のように接続され、Td では図 21 (B) のように接続され、Ti では図 21 (C) のように接続されれば良い。また、Gj、Pj、Rj は 3 本が別の配線となっているが、まとめて 1 本や 2 本にしても良い。

【0248】

また、トランジスタ Tr5 は、書き込み期間 T_a において信号電流 I_c とトランジスタ Tr1 のドレイン電流 I_1 を等しい値に近づけるために設けられている。トランジスタ Tr5 の第1の端子と第2の端子は、一方はトランジスタ Tr1 及び Tr2 の第1の端子に

50

、もう一方は発光素子 244 の画素電極に必ずしも接続している必要はない。トランジスタ Tr5 は、書き込み期間 Ta において、トランジスタ Tr2 のソースが発光素子 244 の画素電極と信号線 Siとのいずれか一方に接続されるように、他の配線または素子と接続していれば良い。

【0249】

つまり、TaにおいてTr1を流れる電流は全て電流源に流れ、電流源を流れる電流は全てTr1に流れていれば良い。TdにおいてはTr1とTr2を流れる電流は発光素子に流れれば良い。

【0250】

なお、本実施例の発光装置は、デジタルビデオ信号を用いて表示を行うことも可能であるし、アナログビデオ信号を用いて表示を行うことも可能である。10

【0251】

本実施例は、実施例 1 ~ 6 と組み合わせて実施することが可能である。

【実施例 11】

【0252】

本実施例では、図 2、図 14、図 16、図 18、図 20 とは異なる本実施例の発光装置の画素の構成について説明する。

【0253】

図 22 に、図 1 で示した画素 101 の詳しい構成を示す。図 22 に示す画素 101 は、信号線 Si (S1 ~ Sx のうちの 1 つ)、第 1 走査線 Gj (G1 ~ Gy のうちの 1 つ)、20
第 2 走査線 Pj (P1 ~ Py のうちの 1 つ)、第 3 走査線 Rj (R1 ~ Ry のうちの 1 つ) 及び電源線 Vi (V1 ~ Vx のうちの 1 つ) を有している。

【0254】

また画素 101 は、トランジスタ Tr1、Tr2、Tr3、Tr4、Tr5、Tr6、発光素子 254 及び保持容量 255 を有している。保持容量 255 はトランジスタ Tr1 及び Tr2 のゲート電圧をより確実に保持するために設けられているが、必ずしも設ける必要はない。

【0255】

トランジスタ Tr3 のゲートは第 1 走査線 Gj に接続されている。そしてトランジスタ Tr3 の第 1 の端子と第 2 の端子は、一方は信号線 Si に接続されており、もう一方はトランジスタ Tr1 の第 1 の端子に接続されている。30

【0256】

トランジスタ Tr4 のゲートは、第 2 走査線 Pj に接続されている。そしてトランジスタ Tr4 の第 1 の端子と第 2 の端子は、一方は電源線 Vi に、もう一方はトランジスタ Tr1 及び Tr2 のゲートに接続されている。

【0257】

トランジスタ Tr6 のゲートは、第 3 走査線 Rj に接続されている。そしてトランジスタ Tr6 の第 1 の端子と第 2 の端子は、一方はトランジスタ Tr2 の第 1 の端子に、もう一方は発光素子 254 の画素電極に接続されている。

【0258】

トランジスタ Tr5 のゲートは、第 3 走査線 Rj に接続されている。そしてトランジスタ Tr5 の第 1 の端子と第 2 の端子は、一方はトランジスタ Tr1 の第 1 の端子に、もう一方は発光素子 254 の画素電極に接続されている。対向電極は一定の電圧に保たれている。40

【0259】

トランジスタ Tr1 とトランジスタ Tr2 のゲートは、互いに接続されている。トランジスタ Tr1 及び Tr2 の第 2 の端子は、電源線 Vi に接続されている。

【0260】

保持容量 255 が有する 2 つの電極は、一方はトランジスタ Tr1 及び Tr2 のゲートに、もう一方はトランジスタ Tr1 のソースに接続されている。50

【0261】

なお、トランジスタTr1及びTr2はnチャネル型トランジスタとpチャネル型トランジスタのどちらでも良い。ただし、トランジスタTr1及びTr2の極性は同じである。そして、陽極を画素電極として用い、陰極を対向電極として用いる場合、トランジスタTr1及びTr2はnチャネル型トランジスタであるのが望ましい。逆に、陽極を対向電極として用い、陰極を画素電極として用いる場合、トランジスタTr1及びTr2はpチャネル型トランジスタであるのが望ましい。

【0262】

トランジスタTr3、Tr4、Tr5、Tr6は、nチャネル型トランジスタとpチャネル型トランジスタのどちらでも良い。ただし、トランジスタTr5とTr6は共にゲートが第3走査線Rjに接続されているため、その極性を同じにする。トランジスタTr5のゲートとTr6のゲートが同じ配線に接続されていない場合、その極性は同じでなくとも良い。

10

【0263】

次に、本実施例の発光装置の動作について図23を用いて説明する。本発明の発光装置の動作は、各ラインの画素毎に書き込み期間Taと、表示期間Tdと、逆バイアス期間Tiとに分けて説明することができる。図23は、各期間におけるトランジスタTr1、Tr2、Tr6、発光素子254の接続を簡単に示した図であり、ここではTr1及びTr2がnチャネル型TFTで、発光素子254の陽極を画素電極として用いた場合を例に挙げる。

20

【0264】

まず、各ラインの画素において書き込み期間Taが開始されると、電源線V1～Vxの電圧は、トランジスタTr2及びTr6がオンになったときに順方向バイアスの電流が発光素子に流れる程度の高さに保たれる。つまり、Tr1及びTr2がnチャネル型TFTで、発光素子254の陽極を画素電極として用いた場合、電源線Viが対向電極の電圧よりも高くなるように設定する。逆にTr1及びTr2がpチャネル型TFTで、発光素子254の陰極を画素電極として用いた場合は、電源線Viが対向電極の電圧よりも低くなるように設定する。

【0265】

そして、各ラインの第1走査線及び第2走査線が順に選択される。よって、トランジスタTr3、Tr4がオンになる。なお、各第1走査線及び第2走査線の選択される期間は互いに重ならない。また、第3走査線は選択されていないので、トランジスタTr5、Tr6はオフになっている。

30

【0266】

そして、信号線駆動回路102に入力されるビデオ信号に基づき、信号線S1～Sxと電源線V1～Vxの間に、それぞれビデオ信号に応じた信号電流Icが流れる。

【0267】

図23(A)に、書き込み期間Taにおいて、信号線Siに信号電流Icが流れた場合の、画素101の概略図を示す。256は対向電極に電圧を与える電源との接続用の端子を意味している。また、257は信号線駆動回路102が有する定電流源を意味する。

40

【0268】

トランジスタTr3はオンの状態にあるので、信号線Siに信号電流Icが流れると、信号電流IcはトランジスタTr1のドレインとソースの間に流れる。

このときトランジスタTr1は、ゲートとドレインが接続されているので飽和領域で動作しており、式1が成り立つ。よって、トランジスタTr1のゲート電圧V_{GS}は電流値Icによって定まる。

【0269】

なお、表示期間Tdでは、トランジスタTr6がオフであるので、トランジスタTr2のドレインは、他の配線及び電源等から電圧が与えられていない、所謂フローティングの状態にある。従って、トランジスタTr2にドレイン電流は流れない。

50

【0270】

各ラインの画素において書き込み期間 T_a が終了すると、第1走査線、第2走査線の選択が終了する。このとき、第2走査線の選択が、第1走査線よりも先に終了するのが望ましい。なぜならトランジスタ T_{r3} が先にオフになってしまふと、保持容量 255 の電荷が T_{r4} を通って漏れてしまうからである。

【0271】

各ラインの画素において書き込み期間 T_a が終了すると、次に表示期間 T_d が開始される。表示期間 T_d における電源線 V_i の電圧は、書き込み期間 T_a における電圧と同じ高さに保たれている。表示期間 T_d が開始されると、第3走査線が選択される。よって、各ラインの画素においてトランジスタ T_{r5} 、 T_{r6} がオンになる。なお、第1走査線及び第2走査線は選択されていないので、トランジスタ T_{r3} 及び T_{r4} はオフになっている。

10

【0272】

図23(B)に、表示期間 T_d における画素の概略図を示す。トランジスタ T_{r3} 及びトランジスタ T_{r4} はオフの状態にある。また、トランジスタ T_{r1} 及びトランジスタ T_{r2} のドレインは電源線 V_i に接続されている。

【0273】

一方トランジスタ T_{r1} においては、書き込み期間 T_a において定められた V_{GS} がそのまま保持されている。そして、トランジスタ T_{r2} のゲートは、トランジスタ T_{r1} のゲートに接続されている。また、トランジスタ T_{r2} のソースは、トランジスタ T_{r1} のソースに接続されている。よって、トランジスタ T_{r1} のゲート電圧は、そのままトランジスタ T_{r2} のゲート電圧となる。さらに、トランジスタ T_{r2} のドレインは電源線 V_i に接続されているので、トランジスタ T_{r2} のドレイン電流 I_2 は、トランジスタ T_{r1} のドレイン電流に比例する大きさになる。特に、 $\mu C_o W/L$ 及び V_{TH} が互いに等しいとき、トランジスタ T_{r1} とトランジスタ T_{r2} のドレイン電流は互いに等しくなり、 $I_2 = I_1 = I_c$ となる。

20

【0274】

また、トランジスタ T_{r5} がオンなので、トランジスタ T_{r1} のドレイン電流 I_1 と、トランジスタ T_{r2} のドレイン電流 I_2 は、共に発光素子に流れる電流として発光素子 254 に流れる。よって、表示期間 T_d では、ドレイン電流 I_1 と、ドレイン電流 I_2 を合わせた大きさの電流が発光素子 254 に流れ、該発光素子に流れる電流の大きさに見合った輝度で、発光素子 254 が発光する。

30

【0275】

なお、書き込み期間 T_a の直後には必ず表示期間 T_d が出現する。表示期間 T_d の直後には、次の書き込み期間 T_a が出現するか、もしくは逆バイアス期間 T_i が出現する。

【0276】

逆バイアス期間が開始されると、電源線 $V_1 \sim V_x$ の電圧は、トランジスタ T_{r2} 及び T_{r6} がオンになったときに逆方向バイアスの電圧が発光素子に印加される程度の高さに保たれる。つまり、 T_{r1} 及び T_{r2} が p チャネル型 TFT で、発光素子 254 の陽極を画素電極として用いた場合、電源線 V_i が対向電極の電圧よりも低くなるように設定する。逆に T_{r1} 及び T_{r2} が p チャネル型 TFT で、発光素子 254 の陰極を画素電極として用いた場合は、電源線 V_i が対向電極の電圧よりも高くなるように設定する。

40

【0277】

そして、走査線駆動回路 103 によって各ラインの第1及び第2及び第3走査線が順に選択され、トランジスタ T_{r3} 、 T_{r4} 、 T_{r5} 及び T_{r6} がオンになる。そして、信号線駆動回路 102 によって、信号線 $S_1 \sim S_x$ のそれぞれにトランジスタ T_{r1} 及び T_{r2} がオンになるような電圧が印加される。

【0278】

図23(C)に、逆バイアス期間 T_i における画素 101 の概略図を示す。逆バイアス期間 T_i においては、 T_{r2} 及び T_{r6} がオンになるので、逆方向バイアスの電圧が発光

50

素子 254 に印加されることになる。発光素子 254 は逆方向バイアスの電圧が印加されると発光しない状態になる。

【0279】

なお、電源線の電圧は、トランジスタ Tr 2 及び Tr 6 がオンになったときに、逆方向バイアスの電圧が発光素子に印加される高さであれば良い。また、逆バイアス期間 Ti の長さは、デューティー比（1フレーム期間における表示期間の長さの総和の割合）との兼ね合いを考慮し、設計者が適宜設定することが可能である。

【0280】

なお、発光素子に流れる電流の大きさに見合った輝度で発光素子 254 が発光するので、各画素の階調は、表示期間 Td における発光素子に流れる電流の大きさで決まる。

10

【0281】

本実施例の画素では、表示期間において発光素子に流れる電流はドレイン電流 I_1 と、ドレイン電流 I_2 の和である。よって、発光素子に流れる電流がドレイン電流 I_2 のみに依存していない。そのため、トランジスタ Tr 1 とトランジスタ Tr 2 の特性がずれて、トランジスタ Tr 1 のドレイン電流 I_1 に対するトランジスタ Tr 2 のドレイン電流 I_2 の比が画素間で異なっても、発光素子に流れる電流の値が画素間でずれるのを抑え、輝度のばらつきが視認されるのを防ぐことができる。

【0282】

また、本実施例の画素では、書き込み期間 Ta においてトランジスタ Tr 1 のドレイン電流は発光素子に流れていらない。よって信号線駆動回路によって画素に電流が供給され、トランジスタ Tr 1 のドレイン電流が流れることでゲート電圧が変化しはじめてから、その値が安定するまでの時間は、発光素子の容量に左右されない。したがって、供給された電流から変換される電圧が早く安定するので、電流を書き込む時間を短くすることができ、動画表示において残像が視認されてしまうのを防ぐことができる。

20

【0283】

なお、本実施例において、トランジスタ Tr 4 の第 1 の端子と第 2 の端子は、一方はトランジスタ Tr 1 の第 2 の端子に、もう一方はトランジスタ Tr 1 のゲート及びトランジスタ Tr 2 のゲートに接続されている。しかし本実施例はこの構成に限定されない。本実施例の画素は、書き込み期間 Ta においてトランジスタ Tr 1 のゲートとドレインを接続し、表示期間においてトランジスタ Tr 1 のゲートとドレインを切り離すことができるよう、トランジスタ Tr 4 が他の素子または配線と接続されていれば良い。

30

【0284】

つまり、Tr 3、Tr 4、Tr 5、Tr 6 は、Ta では図 23 (A) のように接続され、Td では図 23 (B) のように接続され、Ti では図 23 (C) のように接続されれば良い。また、Gj、Pj、Rj は 3 本が別の配線となっているが、まとめて 1 本や 2 本にしても良い。

40

【0285】

つまり、Ta において Tr 1 を流れる電流は全て電流源に流れ、電流源を流れる電流は全て Tr 1 に流れていれば良い。Td においては Tr 1 と Tr 2 を流れる電流は発光素子に流れれば良い。

40

【0286】

なお、本実施例の発光装置は、デジタルビデオ信号を用いて表示を行うことも可能であるし、アナログビデオ信号を用いて表示を行うことも可能である。

【0287】

本実施例は、実施例 1 ~ 6 と組み合わせて実施することが可能である。

【実施例 12】

【0288】

本実施例では、図 2、図 14、図 16、図 18、図 20、図 22 とは異なる本発明の発光装置の画素の構成について説明する。

【0289】

50

図24に、図1で示した画素101の詳しい構成を示す。図24に示す画素101は、信号線S_i(S1～Sxのうちの1つ)、第1走査線G_j(G1～Gyのうちの1つ)、第2走査線P_j(P1～Pyのうちの1つ)、第3走査線R_j(R1～Ryのうちの1つ)及び電源線V_i(V1～Vxのうちの1つ)を有している。

【0290】

また画素101は、トランジスタTr1、Tr2、Tr3、Tr4、Tr5、Tr6、発光素子264及び保持容量265を有している。保持容量265はトランジスタTr1及びTr2のゲートとソースの間の電圧(ゲート電圧)をより確実に保持するために設けられているが、必ずしも設ける必要はない。

【0291】

トランジスタTr3のゲートは第1走査線G_jに接続されている。そしてトランジスタTr3の第1の端子と第2の端子は、一方は信号線S_iに接続されており、もう一方はトランジスタTr1の第2の端子に接続されている。

【0292】

トランジスタTr4のゲートは、第2走査線P_jに接続されている。そしてトランジスタTr4の第1の端子と第2の端子は、一方はトランジスタTr1の第2の端子に、もう一方はトランジスタTr1及びTr2のゲートに接続されている。

【0293】

トランジスタTr6のゲートは、トランジスタTr1及びTr2のゲートに接続されている。そしてトランジスタTr6の第1の端子と第2の端子は、一方はトランジスタTr1の第2の端子に、もう一方はトランジスタTr5の第1の端子または第2の端子に接続されている。

【0294】

トランジスタTr5のゲートは、第3走査線R_jに接続されている。そしてトランジスタTr5の第1の端子と第2の端子は、一方はトランジスタTr2の第2の端子に、もう一方はトランジスタTr6の第1の端子または第2の端子に接続されている。

【0295】

トランジスタTr1とトランジスタTr2とTr6のゲートは、互いに接続されている。トランジスタTr1とトランジスタTr2のソースは、共に電源線V_iに接続されている。そして、トランジスタTr2の第2の端子は、発光素子264の画素電極に接続されている。対向電極は一定の電圧に保たれている。

【0296】

保持容量265が有する2つの電極は、一方はトランジスタTr1とトランジスタTr2のゲートに、もう一方は電源線V_iに接続されている。

【0297】

なお、トランジスタTr1、Tr2及びTr6はnチャネル型トランジスタとpチャネル型トランジスタのどちらでも良い。ただし、トランジスタTr1、Tr2及びTr6の極性は同じである。そして、陽極を画素電極として用い、陰極を対向電極として用いる場合、トランジスタTr1及びTr2はpチャネル型トランジスタであるのが望ましい。逆に、陽極を対向電極として用い、陰極を画素電極として用いる場合、トランジスタTr1及びTr2はnチャネル型トランジスタであるのが望ましい。

【0298】

トランジスタTr3、Tr4、Tr5は、nチャネル型トランジスタとpチャネル型トランジスタのどちらでも良い。

【0299】

次に、本実施例の発光装置の動作について図25を用いて説明する。本発明の発光装置の動作は、各ラインの画素毎に書き込み期間T_aと、表示期間T_dと、逆バイアス期間T_iとに分けて説明することができる。図25は、各期間におけるトランジスタTr1、Tr2、Tr6、発光素子264の接続を簡単に示した図であり、ここではTr1、Tr2及びTr6がpチャネル型TFTで、発光素子264の陽極を画素電極として用いた場合

10

20

30

40

50

を例に挙げる。

【0300】

まず、各ラインの画素において書き込み期間 T_a が開始されると、電源線 $V_1 \sim V_x$ の電圧は、トランジスタ $T_r 2$ がオンになったときに順方向バイアスの電流が発光素子に流れる程度の高さに保たれる。つまり、 $T_r 1$ 、 $T_r 2$ 及び $T_r 6$ が p チャネル型 TFT で、発光素子 264 の陽極を画素電極として用いた場合、電源線 V_i が対向電極の電圧よりも高くなるように設定する。逆に $T_r 1$ 、 $T_r 2$ 及び $T_r 6$ が n チャネル型 TFT で、発光素子 264 の陰極を画素電極として用いた場合は、電源線 V_i が対向電極の電圧よりも低くなるように設定する。

【0301】

そして、各ラインの第1走査線及び第2走査線が順に選択される。よって、トランジスタ $T_r 3$ 及び $T_r 4$ がオンになる。なお、各第1及び第2走査線の選択される期間は互いに重ならない。また、第3走査線は選択されないので、トランジスタ $T_r 5$ はオフになっている。

【0302】

そして、信号線駆動回路 102 に入力されるビデオ信号に基づき、信号線 $S_1 \sim S_x$ と電源線 $V_1 \sim V_x$ の間に、それぞれビデオ信号に応じた信号電流 I_c が流れる。

【0303】

図 25 (A) に、書き込み期間 T_a において、信号線 S_i にビデオ信号に応じた信号電流 I_c が流れた場合の、画素 101 の概略図を示す。266 は対向電極に電圧を与える電源との接続用の端子を意味している。また、267 は信号線駆動回路 102 が有する定電流源を意味する。

【0304】

トランジスタ $T_r 3$ はオンの状態にあるので、信号線 S_i にビデオ信号に応じた信号電流 I_c が流れると、信号電流 I_c はトランジスタ $T_r 1$ のドレインとソースの間に流れる。このときトランジスタ $T_r 1$ は、ゲートとドレインが接続されているので飽和領域で動作しており、式 1 が成り立つ。よって、トランジスタ $T_r 1$ のゲート電圧 V_{GS} は電流値 I_c によって定まる。このとき、電流値 I_c によって定まるトランジスタ $T_r 1$ のゲート電圧 V_{GS} は、 $T_r 1$ の閾値 V_{TH} と $T_r 6$ の閾値 V_{TH} を加算した電圧より低くなるように、電流値 I_c の値を定める。

なお、 $T_r 1$ 、 $T_r 2$ 及び $T_r 6$ が n チャネル型 TFT である場合は、 $T_r 1$ の閾値 V_{TH} と $T_r 6$ の閾値 V_{TH} を加算した電圧より高くなるように、電流値 I_c の値を定める。

【0305】

そしてトランジスタ $T_r 2$ のゲートは、トランジスタ $T_r 1$ のゲートに接続されている。また、トランジスタ $T_r 2$ のソースは、トランジスタ $T_r 1$ のソースに接続されている。したがって、トランジスタ $T_r 1$ のゲート電圧は、そのままトランジスタ $T_r 2$ のゲート電圧となる。よって、トランジスタ $T_r 2$ のドレイン電流は、トランジスタ $T_r 1$ のドレイン電流に比例する。特に、 $\mu C_o W/L$ 及び V_{TH} が互いに等しいとき、トランジスタ $T_r 1$ とトランジスタ $T_r 2$ のドレイン電流は互いに等しくなり、 $I_2 = I_c$ となる。

【0306】

そして、トランジスタ $T_r 2$ のドレイン電流 I_2 は発光素子 264 に流れる。発光素子に流れる電流は、定電流源 267 において定められた信号電流 I_c に応じた大きさであり、流れる電流の大きさに見合った輝度で発光素子 264 は発光する。発光素子に流れる電流が 0 に限りなく近かったり、発光素子に流れる電流が逆方向バイアスである場合は、発光素子 264 は発光しない。

【0307】

書き込み期間 T_a が終了すると、第1走査線、第2走査線の選択が終了する。このとき、第2走査線の選択が、第1走査線よりも先に終了するのが望ましい。なぜならトランジスタ $T_r 3$ が先にオフになってしまふと、保持容量 265 の電荷が $T_r 4$ を通って漏れてしまうからである。

10

20

30

40

50

【0308】

書き込み期間 T_a が終了すると、次に表示期間 T_d が開始される。表示期間 T_d における電源線 V_i の電圧は、書き込み期間 T_a における電圧と同じ高さに保たれている。表示期間 T_d が開始されると、第3走査線が選択されトランジスタ $T_r 5$ がオンになる。なお、第1走査線及び第2走査線は選択されていないので、トランジスタ $T_r 3$ 及び $T_r 4$ はオフになっている。

【0309】

図25(B)に、表示期間 T_d における画素の概略図を示す。トランジスタ $T_r 3$ 及びトランジスタ $T_r 4$ はオフの状態にある。また、トランジスタ $T_r 1$ 及びトランジスタ $T_r 2$ のソースは電源線 V_i に接続されている。10

【0310】

一方トランジスタ $T_r 1$ 、 $T_r 2$ においては、書き込み期間 T_a において定められた V_{GS} がそのまま保持されており、該 V_{GS} は $T_r 1$ の閾値 V_{TH} と $T_r 6$ の閾値 V_{TH} とを加算した電圧より低い。さらに、トランジスタ $T_r 6$ のゲートはトランジスタ $T_r 1$ 及び $T_r 2$ のゲートと接続されている。そのため、トランジスタ $T_r 1$ のドレイン電流とトランジスタ $T_r 6$ のドレイン電流は同じ大きさに保たれる。そして、式1より、トランジスタ $T_r 1$ のドレイン電流は、トランジスタ $T_r 6$ のチャネル長及びチャネル幅に左右される。

【0311】

トランジスタ $T_r 1$ と $T_r 6$ のゲート電圧、移動度、単位面積あたりのゲート容量、閾値、チャネル幅が等しいと仮定すると、式1より以下の式2が導き出される。なお、式2においてトランジスタ $T_r 1$ のチャネル長を L_1 、 $T_r 6$ のチャネル長を L_6 、 $T_r 1$ 及び $T_r 6$ のドレイン電流を I_3 とする。20

【0312】

$$I_3 = I_1 \times L_1 / (L_1 + L_6) \dots \text{(式2)}$$

【0313】

一方、トランジスタ $T_r 2$ のドレイン電流 I_2 の値は、信号電流 I_c に応じた大きさに維持されたままである。そして、トランジスタ $T_r 5$ がオンなので、トランジスタ $T_r 1$ 及び $T_r 6$ のドレイン電流 I_3 と、トランジスタ $T_r 2$ のドレイン電流 I_2 は、共に発光素子264に流れる。よって、ドレイン電流 I_3 と、ドレイン電流 I_2 を合わせた電流の大きさに見合った輝度で、発光素子264は発光する。30

【0314】

なお、書き込み期間 T_a の直後には必ず表示期間 T_d が出現する。表示期間 T_d の直後には、次の書き込み期間 T_a が出現するか、もしくは逆バイアス期間 T_i が出現する。

【0315】

逆バイアス期間が開始されると、電源線 $V_1 \sim V_x$ の電圧は、トランジスタ $T_r 2$ がオンになったときに逆方向バイアスの電圧が発光素子に印加される程度の高さに保たれる。つまり、 $T_r 1$ 、 $T_r 2$ 及び $T_r 6$ が p チャネル型 TFT で、発光素子264の陽極を画素電極として用いた場合、電源線 V_i が対向電極の電圧よりも低くなるように設定する。逆に $T_r 1$ 、 $T_r 2$ 及び $T_r 6$ が n チャネル型 TFT で、発光素子264の陰極を画素電極として用いた場合は、電源線 V_i が対向電極の電圧よりも高くなるように設定する。40

【0316】

そして、走査線駆動回路103によって各ラインの第1及び第2走査線が順に選択され、トランジスタ $T_r 3$ 、 $T_r 4$ がオンになる。そして、信号線駆動回路102によって、信号線 $S_1 \sim S_x$ のそれぞれにトランジスタ $T_r 1$ 、 $T_r 2$ 及び $T_r 6$ がオンになるような電圧が印加される。なお第3走査線は選択していても選択していないともどちらでも良い。図25(C)は、第3走査線を選択していない場合について示しており、 $T_r 5$ はオフになっている。

【0317】

図25(C)に、逆バイアス期間 T_i における画素101の概略図を示す。逆バイアス期間 T_i においては $T_r 2$ がオンになるので、逆方向バイアスの電圧が発光素子264に50

印加されることになる。発光素子 264 は逆方向バイアスの電圧が印加されると発光しない状態になる。

【0318】

なお、電源線の電圧は、トランジスタ Tr2 がオンになったときに、逆方向バイアスの電圧が発光素子に印加される高さであれば良い。また、逆バイアス期間 Ti の長さは、デューティー比（1フレーム期間における表示期間の長さの総和の割合）との兼ね合いを考慮し、設計者が適宜設定することが可能である。

【0319】

なお、発光素子に流れる電流の大きさに見合った輝度で発光素子 264 が発光するので、各画素の階調は、表示期間 Td における発光素子に流れる電流の大きさで決まる。なお、書き込み期間 Ta においても、ドレイン電流 I1 の大きさに見合った輝度で発光しているが、その階調に与える影響は、実際のパネルでは無視できる程度に小さいと考えられる。なぜなら、例えば VGA だと 480 ラインの画素が画素部に設けられており、1 ラインの画素の書き込み期間 Ta は 1 フレーム期間の 1 / 480 程度と非常に小さいからである。もちろん、書き込み期間 Ta における発光素子に流れる電流の階調への影響を考慮に入れて、信号電流 Ic の大きさを補正するようにしても良い。

10

【0320】

本実施例の画素では、表示期間において発光素子に流れる電流はドレイン電流 I2 と、ドレイン電流 I3 の和である。よって、発光素子に流れる電流がドレイン電流 I2 のみに依存していない。そのため、トランジスタ Tr1 とトランジスタ Tr2 の特性がズレても、トランジスタ Tr2 のドレイン電流 I2 と信号電流 Ic の比が画素間で異なっても、発光素子に流れる電流の値が画素間でずれるのを抑え、輝度のばらつきが視認されるのを防ぐことができる。

20

【0321】

また、本実施例の画素では、書き込み期間 Ta においてトランジスタ Tr1 のドレイン電流は発光素子に流れていらない。よって信号線駆動回路によって画素に電流が供給され、トランジスタ Tr1 のドレイン電流が流れることでゲート電圧が変化しはじめてから、その値が安定するまでの時間は、発光素子の容量に左右されない。したがって、供給された電流から変換される電圧が早く安定するので、電流を書き込む時間を短くすることができ、動画表示において残像が視認されてしまうのを防ぐことができる。

30

【0322】

さらに、本実施例の画素では、図 2、図 14、図 16、図 18、図 20 及び図 22 に示した画素に比べて、書き込み期間におけるトランジスタ Tr1 のドレイン電流よりも、表示期間における Tr1 のドレイン電流が小さいため、信号電流 Ic に対する発光素子に流れる電流の比が小さくなる。よって、信号電流 Ic をより大きくすることができるので、雑音の影響を受けにくい。

【0323】

なお、本実施例において、トランジスタ Tr4 の第 1 の端子と第 2 の端子は、一方はトランジスタ Tr1 の第 2 の端子に、もう一方はトランジスタ Tr1 のゲート及びトランジスタ Tr2 のゲートに接続されている。しかし本実例はこの構成に限定されない。本実施例の画素は、書き込み期間 Ta においてトランジスタ Tr1 のゲートとドレインを接続し、表示期間においてトランジスタ Tr1 のゲートとドレインを切り離すことができるように、トランジスタ Tr4 が他の素子または配線と接続されれば良い。

40

【0324】

また本実施例において、トランジスタ Tr5 の第 1 の端子と第 2 の端子は、一方は Tr2 の第 2 の端子に、もう一方は Tr6 の第 1 の端子または第 2 の端子に接続されている。しかし本実例はこの構成に限定されない。本実施例の画素は、書き込み期間 Ta においてトランジスタ Tr1 のドレインと画素電極とを切り離し、表示期間においてトランジスタ Tr1 のドレインと画素電極とを接続することができるように、トランジスタ Tr5 が他の素子または配線と接続されれば良い。

50

【0325】

つまり、Tr3、Tr4、Tr5は、Taでは図25(A)のように接続され、Tdでは図25(B)のように、Tiでは図25(C)のように接続されていれば良い。また、Gj、Pj、Rjは3本が別の配線となっているが、まとめて1本や2本にしても良い。

【0326】

つまり、TaにおいてTr1を流れる電流は全て電流源に流れ、電流源を流れる電流は全てTr1に流れていれば良い。TdにおいてはTr1とTr2を流れる電流は発光素子に流れれば良い。

【0327】

なお、本実施例の発光装置は、デジタルビデオ信号を用いて表示を行うことも可能であるし、アナログビデオ信号を用いて表示を行うことも可能である。10

【0328】

本実施例は、実施例1～6と組み合わせて実施することが可能である。

【実施例13】

【0329】

本実施例では、図2、図14、図16、図18、図20、図22、図24とは異なる本発明の発光装置の画素の構成について説明する。

【0330】

図26に、図1で示した画素101の詳しい構成を示す。図26に示す画素101は、信号線Si(S1～Sxのうちの1つ)、第1走査線Gj(G1～Gyのうちの1つ)、第2走査線Pj(P1～Pyのうちの1つ)、第3走査線Rj(R1～Ryのうちの1つ)及び電源線Vi(V1～Vxのうちの1つ)を有している。20

【0331】

また画素101は、トランジスタTr1、Tr2、Tr3、Tr4、Tr5、発光素子274及び保持容量275を有している。保持容量275はトランジスタTr1及びTr2のゲートとソースの間の電圧(ゲート電圧)をより確実に保持するために設けられているが、必ずしも設ける必要はない。

【0332】

トランジスタTr3のゲートは第1走査線Gjに接続されている。そしてトランジスタTr3の第1の端子と第2の端子は、一方は信号線Siに接続されており、もう一方はトランジスタTr1の第2の端子に接続されている。30

【0333】

トランジスタTr4のゲートは、第2走査線Pjに接続されている。そしてトランジスタTr4の第1の端子と第2の端子は、一方はトランジスタTr1の第2の端子に、もう一方はトランジスタTr1及びTr2のゲートに接続されている。

【0334】

トランジスタTr5のゲートは、第3走査線Rjに接続されている。そしてトランジスタTr5の第1の端子と第2の端子は、一方はトランジスタTr2の第2の端子及び電源線Viに、もう一方はトランジスタTr1の第2の端子に接続されている。

【0335】

トランジスタTr1とトランジスタTr2のゲートは、互いに接続されている。トランジスタTr1とトランジスタTr2の第1の端子は、共に発光素子274の画素電極に接続されている。

【0336】

保持容量275が有する2つの電極は、一方はトランジスタTr1とトランジスタTr2のゲートに、もう一方は発光素子274の画素電極に接続されている。対向電極は一定の電圧に保たれている。

【0337】

なお、トランジスタTr1及びTr2はnチャネル型トランジスタとpチャネル型トランジスタのどちらでも良い。ただし、トランジスタTr1及びTr2の極性は同じである50

。そして、陽極を画素電極として用い、陰極を対向電極として用いる場合、トランジスタ Tr 1 及び Tr 2 は n チャネル型トランジスタであるのが望ましい。逆に、陽極を対向電極として用い、陰極を画素電極として用いる場合、トランジスタ Tr 1 及び Tr 2 は p チャネル型トランジスタであるのが望ましい。

【0338】

トランジスタ Tr 3、Tr 4、Tr 5 は、n チャネル型トランジスタと p チャネル型トランジスタのどちらでも良い。

【0339】

次に、本実施例の発光装置の動作について図 27 を用いて説明する。本発明の発光装置の動作は、各ラインの画素毎に書き込み期間 Ta と、表示期間 Td と、逆バイアス期間 Ti とに分けて説明することができる。図 27 は、各期間におけるトランジスタ Tr 1、Tr 2、発光素子 274 の接続を簡単に示した図であり、ここでは Tr 1 及び Tr 2 が n チャネル型 TFT で、発光素子 274 の陽極を画素電極として用いた場合を例に挙げる。

10

【0340】

まず、各ラインの画素において書き込み期間 Ta が開始されると、電源線 V1 ~ Vx の電圧は、トランジスタ Tr 2 がオンになったときに順方向バイアスの電流が発光素子に流れる程度の高さに保たれる。つまり、Tr 1 及び Tr 2 が n チャネル型 TFT で、発光素子 274 の陽極を画素電極として用いた場合、電源線 Vi が対向電極の電圧よりも高くなるように設定する。逆に Tr 1 及び Tr 2 が p チャネル型 TFT で、発光素子 274 の陰極を画素電極として用いた場合は、電源線 Vi が対向電極の電圧よりも低くなるように設定する。

20

【0341】

そして、走査線駆動回路 103 によって各ラインの第 1 及び第 2 走査線が順に選択される。なお、各第 1 及び第 2 走査線の選択される期間は互いに重ならない。よって、トランジスタ Tr 3 とトランジスタ Tr 4 がオンになる。なお、第 3 走査線は選択されていないので、トランジスタ Tr 5 はオフになっている。

20

【0342】

そして、信号線駆動回路 102 に入力されるビデオ信号に基づき、信号線 S1 ~ Sx と電源線 V1 ~ Vx の間に、それぞれビデオ信号に応じた信号電流 Ic が流れる。

30

【0343】

図 27 (A) に、書き込み期間 Ta において、信号線 Si にビデオ信号に応じた信号電流 Ic が流れた場合の、画素 101 の概略図を示す。276 は対向電極に電圧を与える電源との接続用の端子を意味している。また、277 は信号線駆動回路 102 が有する定電流源を意味する。

40

【0344】

トランジスタ Tr 3 はオンの状態にあるので、信号線 Si にビデオ信号に応じた信号電流 Ic が流れると、信号電流 Ic はトランジスタ Tr 1 のドレインとソースの間に流れる。このときトランジスタ Tr 1 は、ゲートとドレインが接続されているので飽和領域で動作しており、式 1 が成り立つ。よって、トランジスタ Tr 1 のゲート電圧 VGS は電流値 Ic によって定まる。

【0345】

そしてトランジスタ Tr 2 のゲートは、トランジスタ Tr 1 のゲートに接続されている。また、トランジスタ Tr 2 のソースは、トランジスタ Tr 1 のソースに接続されている。したがって、トランジスタ Tr 1 のゲート電圧は、そのままトランジスタ Tr 2 のゲート電圧となる。よって、トランジスタ Tr 2 のドレイン電流は、トランジスタ Tr 1 のドレイン電流に比例する。特に、 $\mu C_0 W/L$ 及び V_{TH} が互いに等しいとき、トランジスタ Tr 1 とトランジスタ Tr 2 のドレイン電流は互いに等しくなり、 $I_2 = I_c$ となる。

【0346】

そして、トランジスタ Tr 2 のドレイン電流 I_2 は発光素子 274 に流れる。発光素子に流れる電流は、定電流源 277 において定められた信号電流 Ic に応じた大き

50

さであり、流れる電流の大きさに見合った輝度で発光素子 274 は発光する。発光素子に流れる電流が 0 に限りなく近かったり、発光素子に流れる電流が逆方向バイアスである場合は、発光素子 274 は発光しない。

【0347】

書き込み期間 T_a が終了すると、第 1 走査線、第 2 走査線の選択が終了する。

このとき、第 2 走査線の選択が、第 1 走査線よりも先に終了するのが望ましい。

なぜならトランジスタ T_{r3} が先にオフになってしまふと、保持容量 275 の電荷が T_{r4} を通つて漏れてしまうからである。

【0348】

書き込み期間 T_a が終了すると、次に表示期間 T_d が開始される。表示期間 T_d における電源線 V_i の電圧は、書き込み期間 T_a における電圧と同じ高さに保たれている。表示期間 T_d が開始されると、各ラインの第 3 走査線が順に選択され、トランジスタ T_{r5} がオンになる。なお、第 1 走査線及び第 2 走査線は選択されていないので、トランジスタ T_{r3} 及び T_{r4} はオフになっている。

10

【0349】

図 27 (B) に、表示期間 T_d における画素の概略図を示す。トランジスタ T_{r3} 及びトランジスタ T_{r4} はオフの状態にある。また、トランジスタ T_{r1} 及びトランジスタ T_{r2} のソースは発光素子 274 の画素電極に接続されている。

【0350】

一方トランジスタ T_{r1} 、 T_{r2} においては、書き込み期間 T_a において定められた V_{GS} がそのまま保持されている。そして、トランジスタ T_{r2} のゲートは、トランジスタ T_{r1} のゲートに接続されている。また、トランジスタ T_{r2} のソースは、トランジスタ T_{r1} のソースに接続されている。よって、トランジスタ T_{r1} のゲート電圧は、そのままトランジスタ T_{r2} のゲート電圧となる。さらに、トランジスタ T_{r1} のドレイン及びトランジスタ T_{r2} のドレインは電源線 V_i に接続されているので、トランジスタ T_{r2} のドレイン電流 I_2 は、トランジスタ T_{r1} のドレイン電流 I_1 に比例する大きさになる。特に、 $\mu C_0 W/L$ 及び V_{TH} が互いに等しいとき、トランジスタ T_{r1} とトランジスタ T_{r2} のドレイン電流は互いに等しくなり、 $I_2 = I_1 = I_c$ となる。

20

【0351】

また、トランジスタ T_{r5} がオンなので、トランジスタ T_{r1} のドレイン電流 I_1 と、トランジスタ T_{r2} のドレイン電流 I_2 は、共に発光素子に流れる電流として発光素子 274 に流れる。よって、表示期間 T_d では、ドレイン電流 I_1 と、ドレイン電流 I_2 を合わせた大きさの電流が発光素子 274 に流れ、該発光素子に流れる電流の大きさに見合つた輝度で、発光素子 274 が発光する。

30

【0352】

なお、書き込み期間 T_a の直後には必ず表示期間 T_d が出現する。表示期間 T_d の直後には、次の書き込み期間 T_a が出現するか、もしくは逆バイアス期間 T_i が出現する。

【0353】

逆バイアス期間が開始されると、電源線 $V_1 \sim V_x$ の電圧は、トランジスタ T_{r2} がオンになったときに逆方向バイアスの電圧が発光素子に印加される程度の高さに保たれる。つまり、 T_{r1} 及び T_{r2} が n チャネル型 TFT で、発光素子 274 の陽極を画素電極として用いた場合、電源線 V_i が対向電極の電圧よりも低くなるように設定する。逆に T_{r1} 及び T_{r2} が p チャネル型 TFT で、発光素子 274 の陰極を画素電極として用いた場合は、電源線 V_i が対向電極の電圧よりも高くなるように設定する。

40

【0354】

そして、走査線駆動回路 103 によって各ラインの第 1 及び第 2 走査線が順に選択され、トランジスタ T_{r3} と T_{r4} がオンになる。そして、信号線駆動回路 102 によって、信号線 $S_1 \sim S_x$ のそれぞれにトランジスタ T_{r1} 及び T_{r2} がオンになるような電圧が印加される。なお第 3 走査線は選択していても選択していないともどちらでも良い。図 27 (C) は、第 3 走査線を選択していない場合について示しており、 T_{r5} はオフになっ

50

ている。

【0355】

図27(C)に、逆バイアス期間 T_i における画素101の概略図を示す。逆バイアス期間 T_i においては T_{r1} 及び T_{r2} がオンになるので、電源線 V_i の電圧が発光素子274の画素電極に与えられ、逆方向バイアスの電圧が発光素子274に印加されることになる。発光素子274は逆方向バイアスの電圧が印加されると発光しない状態になる。

【0356】

なお、電源線の電圧は、トランジスタ T_{r1} 及び T_{r2} がオンになったときに、逆方向バイアスの電圧が発光素子に印加される高さであれば良い。また、逆バイアス期間 T_i の長さは、デューティー比(1フレーム期間における表示期間の長さの総和の割合)との兼ね合いを考慮し、設計者が適宜設定することが可能である。10

【0357】

なお、発光素子に流れる電流の大きさに見合った輝度で発光素子274が発光するので、各画素の階調は、表示期間 T_d における発光素子に流れる電流の大きさで決まる。

【0358】

本実施例の画素では、表示期間において発光素子に流れる電流はドレイン電流 I_1 と、ドレイン電流 I_2 の和である。よって、発光素子に流れる電流がドレイン電流 I_2 のみに依存していない。そのため、トランジスタ T_{r1} とトランジスタ T_{r2} の特性がずれて、トランジスタ T_{r2} のドレイン電流 I_2 と信号電流 I_c の比が画素間で異なっても、発光素子に流れる電流の値が画素間でずれるのを抑え、輝度のばらつきが視認されるのを防ぐことができる。20

【0359】

また、本実施例の画素では、書き込み期間 T_a においてトランジスタ T_{r1} のドレイン電流は発光素子に流れていらない。よって信号線駆動回路によって画素に電流が供給され、トランジスタ T_{r1} のドレイン電流が流れることでゲート電圧が変化しはじめてから、その値が安定するまでの時間は、発光素子の容量に左右されない。したがって、供給された電流から変換される電圧が早く安定するので、電流を書き込む時間を短くすることができ、動画表示において残像が視認されてしまうのを防ぐことができる。

【0360】

なお、本実施例において、トランジスタ T_{r4} の第1の端子と第2の端子は、一方はトランジスタ T_{r1} の第2の端子に、もう一方はトランジスタ T_{r1} のゲート及びトランジスタ T_{r2} のゲートに接続されている。しかし本実例はこの構成に限定されない。本実施例の画素は、書き込み期間 T_a においてトランジスタ T_{r1} のゲートとドレインを接続し、表示期間においてトランジスタ T_{r1} のゲートとドレインを切り離すことができるよう、トランジスタ T_{r4} が他の素子または配線と接続されれば良い。30

【0361】

また本実施例において、トランジスタ T_{r5} の第1の端子と第2の端子は、一方は T_{r2} の第2の端子に、もう一方は T_{r6} の第1の端子または第2の端子に接続されている。しかし本実例はこの構成に限定されない。本実施例の画素は、書き込み期間 T_a においてトランジスタ T_{r1} のドレインと画素電極とを切り離し、表示期間においてトランジスタ T_{r1} のドレインと画素電極とを接続することができるよう、トランジスタ T_{r5} が他の素子または配線と接続されれば良い。40

【0362】

つまり、 T_{r3} 、 T_{r4} 、 T_{r5} は、 T_a では図27(A)のように接続され、 T_d では図27(B)のように接続され、 T_i では図27(C)のように接続されれば良い。また、 G_j 、 P_j 、 R_j は3本が別の配線となっているが、まとめて1本や2本にしても良い。

【0363】

つまり、 T_a において T_{r1} を流れる電流は全て電流源に流れ、電流源を流れる電流は全て T_{r1} に流れていれば良い。 T_d においては T_{r1} と T_{r2} を流れる電流は発光素子

に流れれば良い。

【0364】

なお、本実施例の発光装置は、デジタルビデオ信号を用いて表示を行うことも可能であるし、アナログビデオ信号を用いて表示を行うことも可能である。

【0365】

本実施例は、実施例1～6と組み合わせて実施することが可能である。

【実施例14】

【0366】

本実施例では、図2、図14、図16、図18、図20、図22、図24、図26とは異なる本発明の発光装置の画素の構成について説明する。

10

【0367】

図28に、図1で示した画素101の詳しい構成を示す。図28に示す画素101は、信号線Si(S1～Sxのうちの1つ)、第1走査線Gj(G1～Gyのうちの1つ)、第2走査線Pj(P1～Pyのうちの1つ)、第3走査線Rj(R1～Ryのうちの1つ)及び電源線Vi(V1～Vxのうちの1つ)を有している。

【0368】

また画素101は、トランジスタTr1、Tr2、Tr3、Tr4、Tr5、Tr6、発光素子284及び保持容量285を有している。保持容量285はトランジスタTr1及びTr2のゲートとソースの間の電圧(ゲート電圧)をより確実に保持するために設けられているが、必ずしも設ける必要はない。

20

【0369】

トランジスタTr3のゲートは第1走査線Gjに接続されている。そしてトランジスタTr3の第1の端子と第2の端子は、一方は信号線Siに接続されており、もう一方はトランジスタTr1の第2の端子に接続されている。

【0370】

トランジスタTr4のゲートは、第2走査線Pjに接続されている。そしてトランジスタTr4の第1の端子と第2の端子は、一方はトランジスタTr1の第2の端子に、もう一方はトランジスタTr1及びTr2のゲートに接続されている。

【0371】

トランジスタTr5のゲートは、第3走査線Rjに接続されている。そしてトランジスタTr5の第1の端子と第2の端子は、一方はトランジスタTr2の第2の端子及び電源線Viに、もう一方はトランジスタTr6の第1の端子または第2の端子に接続されている。

30

【0372】

トランジスタTr6のゲートは、トランジスタTr1及びTr2のゲートに接続されている。そしてトランジスタTr6の第1の端子と第2の端子は、一方はトランジスタTr1の第2の端子に、もう一方はトランジスタTr5の第1の端子または第2の端子に接続されている。

【0373】

トランジスタTr1とトランジスタTr2のゲートは、互いに接続されている。トランジスタTr1とトランジスタTr2の第1の端子は、共に発光素子284の画素電極に接続されている。対向電極は一定の電圧に保たれている。

40

【0374】

保持容量285が有する2つの電極は、一方はトランジスタTr1とトランジスタTr2のゲートに、もう一方は発光素子284の画素電極に接続されている。

【0375】

なお、トランジスタTr1、Tr2及びTr6はnチャネル型トランジスタとpチャネル型トランジスタのどちらでも良い。ただし、トランジスタTr1、Tr2及びTr6の極性は同じである。そして、陽極を画素電極として用い、陰極を対向電極として用いる場合、トランジスタTr1、Tr2及びTr6はnチャネル型トランジスタであるのが望ま

50

しい。逆に、陽極を対向電極として用い、陰極を画素電極として用いる場合、トランジスタ Tr 1、Tr 2 及び Tr 6 は p チャネル型トランジスタであるのが望ましい。

【0376】

トランジスタ Tr 3、Tr 4、Tr 5 は、n チャネル型トランジスタと p チャネル型トランジスタのどちらでも良い。

【0377】

次に、本実施例の発光装置の動作について図 29 を用いて説明する。本発明の発光装置の動作は、各ラインの画素毎に書き込み期間 Ta と、表示期間 Td と、逆バイアス期間 Ti とに分けて説明することができる。図 29 は、各期間におけるトランジスタ Tr 1、Tr 2、発光素子 284 の接続を簡単に示した図であり、ここでは Tr 1、Tr 2 及び Tr 6 が n チャネル型 TFT で、発光素子 284 の陽極を画素電極として用いた場合を例に挙げる。
10

【0378】

まず、各ラインの画素において書き込み期間 Ta が開始されると、電源線 V1 ~ Vx の電圧は、トランジスタ Tr 1 及び Tr 2 がオンになったときに順方向バイアスの電流が発光素子に流れる程度の高さに保たれる。つまり、Tr 1、Tr 2 及び Tr 6 が n チャネル型 TFT で、発光素子 284 の陽極を画素電極として用いた場合、電源線 Vi が対向電極の電圧よりも高くなるように設定する。逆に Tr 1、Tr 2 及び Tr 6 が p チャネル型 TFT で、発光素子 284 の陰極を画素電極として用いた場合は、電源線 Vi が対向電極の電圧よりも低くなるように設定する。
20

【0379】

そして、走査線駆動回路 103 によって各ラインの第 1 及び第 2 走査線が選択される。よって、トランジスタ Tr 3 とトランジスタ Tr 4 がオンになる。なお、各第 1 及び第 2 走査線の選択される期間は互いに重ならない。また、第 3 走査線は選択されていないので、トランジスタ Tr 5 はオフになっている。

【0380】

そして、信号線駆動回路 102 に入力されるビデオ信号に基づき、信号線 S1 ~ Sx と電源線 V1 ~ Vx の間に、それぞれビデオ信号に応じた信号電流 Ic が流れる。

【0381】

図 29 (A) に、書き込み期間 Ta において、信号線 Si にビデオ信号に応じた信号電流 Ic が流れた場合の、画素 101 の概略図を示す。286 は対向電極に電圧を与える電源との接続用の端子を意味している。また、287 は信号線駆動回路 102 が有する定電流源を意味する。
30

【0382】

トランジスタ Tr 3 はオンの状態にあるので、信号線 Si にビデオ信号に応じた信号電流 Ic が流れると、信号電流 Ic はトランジスタ Tr 1 のドレインとソースの間に流れる。このときトランジスタ Tr 1 は、ゲートとドレインが接続されているので飽和領域で動作しており、式 1 が成り立つ。よって、トランジスタ Tr 1 のゲート電圧 VGS は電流値 Ic によって定まる。このとき、電流値 Ic によって定まるトランジスタ Tr 1 のゲート電圧 VGS は、Tr 1 の閾値 VTH と Tr 6 の閾値 VTH とを加算した電圧より高くなるように、電流値 Ic の値を定める。
40

なお、Tr 1、Tr 2 及び Tr 6 が p チャネル型 TFT である場合は、Tr 1 の閾値 VTH と Tr 6 の閾値 VTH とを加算した電圧より低くなるように、電流値 Ic の値を定める。

【0383】

そしてトランジスタ Tr 2 のゲートは、トランジスタ Tr 1 のゲートに接続されている。また、トランジスタ Tr 2 のソースは、トランジスタ Tr 1 のソースに接続されている。したがって、トランジスタ Tr 1 のゲート電圧は、そのままトランジスタ Tr 2 のゲート電圧となる。よって、トランジスタ Tr 2 のドレイン電流は、トランジスタ Tr 1 のドレイン電流に比例する。特に、 $\mu C_0 W / L$ 及び V_{TH} が互いに等しいとき、トランジスタ Tr 1 とトランジスタ Tr 2 のドレイン電流は互いに等しくなり、 $I_2 = I_c$ となる。
50

【0384】

そして、トランジスタTr2のドレイン電流 I_2 は発光素子284に流れる。発光素子に流れる電流は、定電流源287において定められた信号電流 I_c に応じた大きさであり、流れる電流の大きさに見合った輝度で発光素子284は発光する。発光素子に流れる電流が0に限りなく近かったり、発光素子に流れる電流が逆方向バイアスである場合は、発光素子284は発光しない。

【0385】

書き込み期間 T_a が終了すると、第1走査線、第2走査線の選択が終了する。

このとき、第2走査線の選択が、第1走査線よりも先に終了するのが望ましい。

なぜならトランジスタTr3が先にオフになってしまうと、保持容量285の電荷がTr4を通って漏れてしまうからである。

10

【0386】

書き込み期間 T_a が終了すると、次に表示期間 T_d が開始される。表示期間 T_d における電源線 V_i の電圧は、書き込み期間 T_a における電圧と同じ高さに保たれている。表示期間 T_d が開始されると、各ラインの第3走査線が順に選択され、トランジスタTr5がオンになる。なお、第1走査線及び第2走査線は選択されていないので、トランジスタTr3及びTr4はオフになっている。

【0387】

図29(B)に、表示期間 T_d における画素の概略図を示す。トランジスタTr3及びトランジスタTr4はオフの状態にある。また、トランジスタTr1及びトランジスタTr2のソースは発光素子284の画素電極に接続されている。

20

【0388】

一方トランジスタTr1、Tr2においては、書き込み期間 T_a において定められた V_{GS} がそのまま保持されており、該 V_{GS} はTr1の閾値 V_{TH} とTr6の閾値 V_{TH} とを加算した電圧より高い。さらに、トランジスタTr6のゲートはトランジスタTr1及びTr2のゲートと接続されている。そのため、トランジスタTr1のドレイン電流とトランジスタTr6のドレイン電流は同じ大きさに保たれる。そして、式1より、トランジスタTr1のドレイン電流は、トランジスタTr6のチャネル長及びチャネル幅に左右される。

【0389】

上述したように、トランジスタTr1とTr6のゲート電圧、移動度、単位面積あたりのゲート容量、閾値、チャネル幅が等しいと仮定すると、式1より式2が導き出される。

30

【0390】

一方、トランジスタTr2のドレイン電流 I_2 の値は、信号電流 I_c に応じた大きさに維持されたままである。

【0391】

そして、トランジスタTr5がオンなので、トランジスタTr1及びTr6のドレイン電流 I_1 と、トランジスタTr2のドレイン電流 I_2 は、共に発光素子284に流れる。よって、ドレイン電流 I_1 と、ドレイン電流 I_2 を合わせた電流の大きさに見合った輝度で、発光素子284は発光する。

【0392】

なお、書き込み期間 T_a の直後には必ず表示期間 T_d が出現する。表示期間 T_d の直後には、次の書き込み期間 T_a が出現するか、もしくは逆バイアス期間 T_i が出現する。

40

【0393】

逆バイアス期間が開始されると、電源線 $V_1 \sim V_x$ の電圧は、トランジスタTr2がオンになったときに逆方向バイアスの電圧が発光素子に印加される程度の高さに保たれる。つまり、Tr1、Tr2及びTr6がnチャネル型TFTで、発光素子284の陽極を画素電極として用いた場合、電源線 V_i が対向電極の電圧よりも低くなるように設定する。逆にTr1、Tr2及びTr6がpチャネル型TFTで、発光素子284の陰極を画素電極として用いた場合は、電源線 V_i が対向電極の電圧よりも高くなるように設定する。

【0394】

50

そして、走査線駆動回路 103 によって各ラインの第 1 及び第 2 走査線が順に選択され、トランジスタ Tr3 と Tr4 がオンになる。そして、信号線駆動回路 102 によって、信号線 S1 ~ Sx のそれぞれにトランジスタ Tr1、Tr2 及び Tr6 がオンになるような電圧が印加される。なお第 3 走査線は選択していても選択していないともどちらでも良い。図 29 (C) は、第 3 走査線を選択していない場合について示しており、Tr5 はオフになっている。

【0395】

図 29 (C) に、逆バイアス期間 Ti における画素 101 の概略図を示す。逆バイアス期間 Ti においては、Tr2 がオンになるので、逆方向バイアスの電圧が発光素子 284 に印加されることになる。発光素子 284 は逆方向バイアスの電圧が印加されると発光しない状態になる。

10

【0396】

なお、電源線の電圧は、トランジスタ Tr2 がオンになったときに、逆方向バイアスの電圧が発光素子に印加される高さであれば良い。また、逆バイアス期間 Ti の長さは、デューティー比 (1 フレーム期間における表示期間の長さの総和の割合) との兼ね合いを考慮し、設計者が適宜設定することが可能である。

【0397】

なお、発光素子に流れる電流の大きさに見合った輝度で発光素子 284 が発光するので、各画素の階調は、表示期間 Td における発光素子に流れる電流の大きさで決まる。

20

【0398】

本実施例の画素では、表示期間において発光素子に流れる電流はドレイン電流 I_2 と、ドレイン電流 I_3 の和である。よって、発光素子に流れる電流がドレイン電流 I_2 のみに依存していない。そのため、トランジスタ Tr1 とトランジスタ Tr2 の特性がずれて、トランジスタ Tr2 のドレイン電流 I_2 と信号電流 I_c の比が画素間で異なっても、発光素子に流れる電流の値が画素間でずれるのを抑え、輝度のばらつきが視認されるのを防ぐことができる。

【0399】

また、本実施例の画素では、書き込み期間 Ta においてトランジスタ Tr1 のドレイン電流は発光素子に流れていらない。よって信号線駆動回路によって画素に電流が供給され、トランジスタ Tr1 のドレイン電流が流れることでゲート電圧が変化しはじめてから、その値が安定するまでの時間は、発光素子の容量に左右されない。したがって、供給された電流から変換される電圧が早く安定するので、電流を書き込む時間を短くすることができ、動画表示において残像が視認されてしまうのを防ぐことができる。

30

【0400】

さらに、本実施例の画素では、図 2、図 14、図 16、図 18、図 20、図 22 及び図 26 に示した画素に比べて、書き込み期間におけるトランジスタ Tr1 のドレイン電流よりも、表示期間における Tr1 のドレイン電流が小さいため、信号電流 I_c に対する発光素子に流れる電流の比が小さくなる。よって、信号電流 I_c をより大きくすることができるので、雑音の影響を受けにくい。

40

【0401】

なお、本実施例において、トランジスタ Tr4 の第 1 の端子と第 2 の端子は、一方はトランジスタ Tr1 の第 2 の端子に、もう一方はトランジスタ Tr1 のゲート及びトランジスタ Tr2 のゲートに接続されている。しかし本実例はこの構成に限定されない。本実施例の画素は、書き込み期間 Ta においてトランジスタ Tr1 のゲートとドレインを接続し、表示期間においてトランジスタ Tr1 のゲートとドレインを切り離すことができるように、トランジスタ Tr4 が他の素子または配線と接続されれば良い。

【0402】

また本実施例において、トランジスタ Tr5 の第 1 の端子と第 2 の端子は、一方は Tr2 の第 2 の端子に、もう一方は Tr2 の第 2 の端子に接続されている。

50

しかし本実例はこの構成に限定されない。本実施例の画素は、書き込み期間 Ta において

トランジスタTr1のドレインと画素電極とを切り離し、表示期間においてトランジスタTr1のドレインと画素電極とを接続することができるように、トランジスタTr5が他の素子または配線と接続されていれば良い。

【0403】

つまり、Tr3、Tr4、Tr5、Tr6は、Taでは図29(A)のように接続され、Tdでは図29(B)のように接続され、Tiでは図29(C)のように接続されれば良い。また、Gj、Pj、Rjは3本が別の配線となっているが、まとめて1本や2本にしても良い。

【0404】

つまり、TaにおいてTr1を流れる電流は全て電流源に流れ、電流源を流れる電流は全てTr1に流れていれば良い。TdにおいてはTr1とTr2を流れる電流は発光素子に流れれば良い。

【0405】

なお、本実施例の発光装置は、デジタルビデオ信号を用いて表示を行うことも可能であるし、アナログビデオ信号を用いて表示を行うことも可能である。

【0406】

本実施例は、実施例1～6と組み合わせて実施することが可能である。

【実施例15】

【0407】

本実施例では、図2、図14、図16、図18、図20、図22、図24、図26、図28とは異なる本発明の発光装置の画素の構成について説明する。

【0408】

図30に、図1で示した画素101の詳しい構成を示す。図30に示す画素101は、信号線Si(S1～Sxのうちの1つ)、第1走査線Gj(G1～Gyのうちの1つ)、第2走査線Pj(P1～Pyのうちの1つ)、第3走査線Rj(R1～Ryのうちの1つ)及び電源線Vi(V1～Vxのうちの1つ)を有している。

【0409】

また画素101は、トランジスタTr1、Tr2、Tr3、Tr4、Tr5、発光素子294及び保持容量295を有している。保持容量295はトランジスタTr1及びTr2のゲートとソースの間の電圧(ゲート電圧)をより確実に保持するために設けられているが、必ずしも設ける必要はない。

【0410】

トランジスタTr3のゲートは第1走査線Gjに接続されている。そしてトランジスタTr3の第1の端子と第2の端子は、一方は信号線Siに接続されており、もう一方はトランジスタTr1の第2の端子に接続されている。

【0411】

トランジスタTr4のゲートは、第2走査線Pjに接続されている。そしてトランジスタTr4の第1の端子と第2の端子は、一方はトランジスタTr1の第2の端子に、もう一方はトランジスタTr1及びTr2のゲートに接続されている。

【0412】

トランジスタTr5のゲートは、第3走査線Rjに接続されている。そしてトランジスタTr5の第1の端子と第2の端子は、一方はトランジスタTr2の第1の端子及び発光素子294の画素電極に、もう一方はトランジスタTr1の第1の端子に接続されている。

【0413】

トランジスタTr1とトランジスタTr2のゲートは、互いに接続されている。トランジスタTr2の第1の端子は、発光素子294の画素電極に接続されている。トランジスタTr1とトランジスタTr2の第2の端子は、共に電源線Viに接続されている。対向電極は一定の電圧に保たれている。

【0414】

10

20

30

40

50

保持容量 295 が有する 2 つの電極は、一方はトランジスタ Tr 1 とトランジスタ Tr 2 のゲートに、もう一方は発光素子 294 の画素電極に接続されている。

【0415】

なお、トランジスタ Tr 1 及び Tr 2 は n チャネル型トランジスタと p チャネル型トランジスタのどちらでも良い。ただし、トランジスタ Tr 1 及び Tr 2 の極性は同じである。そして、陽極を画素電極として用い、陰極を対向電極として用いる場合、トランジスタ Tr 1 及び Tr 2 は n チャネル型トランジスタであるのが望ましい。逆に、陽極を対向電極として用い、陰極を画素電極として用いる場合、トランジスタ Tr 1 及び Tr 2 は p チャネル型トランジスタであるのが望ましい。

【0416】

トランジスタ Tr 3、Tr 4、Tr 5 は、n チャネル型トランジスタと p チャネル型トランジスタのどちらでも良い。

【0417】

次に、本実施例の発光装置の動作について図 31 を用いて説明する。本発明の発光装置の動作は、各ラインの画素毎に書き込み期間 Ta と、表示期間 Td と、逆バイアス期間 Ti とに分けて説明することができる。図 31 は、各期間におけるトランジスタ Tr 1、Tr 2、発光素子 294 の接続を簡単に示した図であり、ここでは Tr 1 及び Tr 2 が n チャネル型 TFT で、発光素子 294 の陽極を画素電極として用いた場合を例に挙げる。

【0418】

まず、各ラインの画素において書き込み期間 Ta が開始されると、電源線 V1 ~ Vx の電圧は、トランジスタ Tr 1 及び Tr 2 がオンになったときに順方向バイアスの電流が発光素子に流れる程度の高さに保たれる。つまり、Tr 1 及び Tr 2 が n チャネル型 TFT で、発光素子 294 の陽極を画素電極として用いた場合、電源線 Vi が対向電極の電圧よりも高くなるように設定する。逆に Tr 1 及び Tr 2 が p チャネル型 TFT で、発光素子 294 の陰極を画素電極として用いた場合は、電源線 Vi が対向電極の電圧よりも低くなるように設定する。

【0419】

そして、走査線駆動回路 103 によって各ラインの第 1 及び第 2 走査線が順に選択され、トランジスタ Tr 3 と Tr 4 がオンになる。なお、各走査線の選択される期間は互いに重ならない。なお、第 3 走査線は選択されていないので、トランジスタ Tr 5 はオフになっている。

【0420】

そして、信号線駆動回路 102 に入力されるビデオ信号に基づき、信号線 Si ~ Sx と電源線 V1 ~ Vx の間に、それぞれビデオ信号に応じた信号電流 Ic が流れる。

【0421】

図 31 (A) に、書き込み期間 Ta において、信号線 Si にビデオ信号に応じた信号電流 Ic が流れた場合の、画素 101 の概略図を示す。296 は対向電極に電圧を与える電源との接続用の端子を意味している。また、297 は信号線駆動回路 102 が有する定電流源を意味する。

【0422】

トランジスタ Tr 3 はオンの状態にあるので、信号線 Si にビデオ信号に応じた信号電流 Ic が流れると、信号電流 Ic はトランジスタ Tr 1 のドレインとソースの間に流れる。このときトランジスタ Tr 1 は、ゲートとドレインが接続されているので飽和領域で動作しており、式 1 が成り立つ。よって、トランジスタ Tr 1 のゲート電圧 Vgs は電流値 Ic によって定まる。そしてトランジスタ Tr 2 のゲートは、トランジスタ Tr 1 のゲートに接続されている。

【0423】

書き込み期間 Ta が終了すると、第 1 走査線、第 2 走査線の選択が終了する。

このとき、第 2 走査線の選択が、第 1 走査線よりも先に終了するのが望ましい。

なぜならトランジスタ Tr 3 が先にオフになってしまふと、保持容量 295 の電荷が Tr

10

20

30

40

50

4を通って漏れてしまうからである。

【0424】

書き込み期間 T_a が終了すると、次に表示期間 T_d が開始される。表示期間 T_d における電源線 V_i の電圧は、書き込み期間 T_a における電圧と同じ高さに保たれている。表示期間 T_d が開始されると、第3走査線が選択されトランジスタ T_r5 がオンになる。なお、第1走査線及び第2走査線は選択されていないので、トランジスタ T_r3 及び T_r4 はオフになっている。

【0425】

図31(B)に、表示期間 T_d における画素の概略図を示す。トランジスタ T_r3 及びトランジスタ T_r4 はオフの状態にある。また、トランジスタ T_r1 及びトランジスタ T_r2 のソースは発光素子294の画素電極に接続されている。
10

【0426】

一方トランジスタ T_r1 、 T_r2 においては、書き込み期間 T_a において定められた V_{GS} がそのまま保持されている。そして、トランジスタ T_r2 のゲートは、トランジスタ T_r1 のゲートに接続されている。また、トランジスタ T_r2 のソースは、トランジスタ T_r1 のソースに接続されている。よって、トランジスタ T_r1 のゲート電圧は、そのままトランジスタ T_r2 のゲート電圧となる。さらに、トランジスタ T_r1 のドレイン及びトランジスタ T_r2 のドレインは電源線 V_i に接続されているので、トランジスタ T_r2 のドレイン電流 I_2 は、トランジスタ T_r1 のドレイン電流 I_1 に比例する大きさになる。特に、 $\mu C_0 W/L$ 及び V_{TH} が互いに等しいとき、トランジスタ T_r1 とトランジスタ T_r2 のドレイン電流は互いに等しくなり、 $I_2 = I_1 = I_c$ となる。
20

【0427】

また、トランジスタ T_r5 がオンなので、トランジスタ T_r1 のドレイン電流 I_1 と、トランジスタ T_r2 のドレイン電流 I_2 は、共に発光素子に流れる電流として発光素子294に流れる。よって、表示期間 T_d では、ドレイン電流 I_1 と、ドレイン電流 I_2 を合わせた大きさの電流が発光素子294に流れ、該発光素子に流れる電流の大きさに見合った輝度で、発光素子294が発光する。

【0428】

なお、書き込み期間 T_a の直後には必ず表示期間 T_d が出現する。表示期間 T_d の直後には、次の書き込み期間 T_a が出現するか、もしくは逆バイアス期間 T_i が出現する。
30

【0429】

逆バイアス期間が開始されると、電源線 $V_1 \sim V_x$ の電圧は、トランジスタ T_r2 がオンになったときに逆方向バイアスの電圧が発光素子に印加される程度の高さに保たれる。つまり、 T_r1 及び T_r2 がnチャネル型 TFT で、発光素子294の陽極を画素電極として用いた場合、電源線 V_i が対向電極の電圧よりも低くなるように設定する。逆に T_r1 及び T_r2 がpチャネル型 TFT で、発光素子294の陰極を画素電極として用いた場合は、電源線 V_i が対向電極の電圧よりも高くなるように設定する。

【0430】

そして、走査線駆動回路103によって各ラインの第1及び第2走査線が順に選択され、トランジスタ T_r3 と T_r4 がオンになる。そして、信号線駆動回路102によって、信号線 $S_1 \sim S_x$ のそれぞれにトランジスタ T_r1 及び T_r2 がオンになるような電圧が印加される。なお第3走査線は選択していても選択していないともどちらでも良い。図31(C)は、第3走査線を選択していない場合について示しており、 T_r5 はオフになっている。
40

【0431】

図31(C)に、逆バイアス期間 T_i における画素101の概略図を示す。逆バイアス期間 T_i においては、 T_r1 及び T_r2 がオンになるので、逆方向バイアスの電圧が発光素子294に印加されることになる。発光素子294は逆方向バイアスの電圧が印加されると発光しない状態になる。

【0432】

10

20

30

40

50

なお、図30に示した画素では、逆バイアス期間 T_i において T_r2 はゲートとソースが接続されており、なおかつ電源線の電圧 V_i が対向電極の電圧よりも低いので、 T_r2 はオフの状態にあり、 T_r2 のソースとドレインの電圧は同じにはならない。よって、発光素子294に印加される逆方向バイアスの電圧は、電源線 V_i と対向電極の間の電圧差と同じにはならず、対向電極と電源線 V_i との間の電圧差から T_r2 の V_{DS} を差し引いた値となる。しかし、発光素子294に確実に逆方向バイアスの電圧を印加することができるので、発光素子の劣化による輝度の低下を抑えられる。

【0433】

また、逆バイアス期間 T_i の長さは、デューティー比(1フレーム期間における表示期間の長さの総和の割合)との兼ね合いを考慮し、設計者が適宜設定することが可能である。

10

【0434】

なお、発光素子に流れる電流の大きさに見合った輝度で発光素子294が発光するので、各画素の階調は、表示期間 T_d における発光素子に流れる電流の大きさで決まる。なお、書き込み期間 T_a においても、 T_r2 のドレイン電流の大きさに見合った輝度で発光しているが、その階調に与える影響は、実際のパネルでは無視できる程度に小さいと考えられる。なぜなら、例えばVGAだと480ラインの画素が画素部に設けられており、1ラインの画素の書き込み期間 T_a は1フレーム期間の1/480程度と非常に小さいからである。

20

【0435】

本実施例の画素では、表示期間において発光素子に流れる電流はドレイン電流 I_1 と、ドレイン電流 I_2 の和である。よって、発光素子に流れる電流がドレイン電流 I_2 のみに依存していない。そのため、トランジスタ T_r1 とトランジスタ T_r2 の特性がずれて、トランジスタ T_r2 のドレイン電流 I_2 と信号電流 I_c の比が画素間で異なっても、発光素子に流れる電流の値が画素間でずれるのを抑え、輝度のばらつきが視認されるのを防ぐことができる。

30

【0436】

また、本実施例の画素では、書き込み期間 T_a においてトランジスタ T_r1 のドレイン電流は発光素子に流れていらない。よって信号線駆動回路によって画素に電流が供給され、トランジスタ T_r1 のドレイン電流が流れることでゲート電圧が変化しはじめてから、その値が安定するまでの時間は、発光素子の容量に左右されない。したがって、供給された電流から変換される電圧が早く安定するので、電流を書き込む時間を短くすることができ、動画表示において残像が視認されてしまうのを防ぐことができる。

30

【0437】

なお、本実施例において、トランジスタ T_r4 の第1の端子と第2の端子は、一方はトランジスタ T_r1 の第2の端子に、もう一方はトランジスタ T_r1 のゲート及びトランジスタ T_r2 のゲートに接続されている。しかし本実例はこの構成に限定されない。本実施例の画素は、書き込み期間 T_a においてトランジスタ T_r1 のゲートとドレインを接続し、表示期間においてトランジスタ T_r1 のゲートとドレインを切り離すことができるように、トランジスタ T_r4 が他の素子または配線と接続されれば良い。

40

【0438】

また本実施例において、トランジスタ T_r5 の第1の端子と第2の端子は、一方は T_r2 の第1の端子に、もう一方は T_r1 の第1の端子に接続されている。しかし本実例はこの構成に限定されない。本実施例の画素は、書き込み期間 T_a においてトランジスタ T_r1 のソースと画素電極とを切り離し、表示期間においてトランジスタ T_r1 のソースと画素電極とを接続することができるように、トランジスタ T_r5 が他の素子または配線と接続されれば良い。

40

【0439】

つまり、 T_r3 、 T_r4 、 T_r5 は、 T_a では図31(A)のように接続され、 T_d では図31(B)のように接続され、 T_i では図31(C)のように接続されれば良い

50

。また、G j、P j、R j は 3 本が別の配線となっているが、まとめて 1 本や 2 本にしても良い。

【0440】

つまり、T aにおいて T r 1 を流れる電流は全て電流源に流れ、電流源を流れる電流は全て T r 1 に流れていれば良い。T dにおいては T r 1 と T r 2 を流れる電流は発光素子に流れれば良い。

【0441】

なお、本実施例の発光装置は、デジタルビデオ信号を用いて表示を行うことも可能であるし、アナログビデオ信号を用いて表示を行うことも可能である。

【0442】

本実施例は、実施例 1 ~ 6 と組み合わせて実施することが可能である。

【実施例 16】

【0443】

本発明において、三重項励起子からの燐光を発光に利用できる有機発光材料を用いることで、外部発光量子効率を飛躍的に向上させることができる。これにより、発光素子の低消費電力化、長寿命化、および軽量化が可能になる。

【0444】

ここで、三重項励起子を利用し、外部発光量子効率を向上させた報告を示す。


(T.Tsutsui, C.Adachi, S.Saito, Photochemical Processes in Organized Molecular Systems, ed.K.Honda, (Elsevier Sci.Pub., Tokyo,1991) p.437.)

【0445】

上記の論文により報告された有機発光材料（クマリン色素）の分子式を以下に示す。

【0446】

【化 1】



10

20

30

【0447】


(M.A.Baldo, D.F.O'Brien, Y.You, A.Shoustikov, S.Sibley, M.E.Thompson, S.R.Forest, Nature 395 (1998) p.151.)

【0448】

上記の論文により報告された有機発光材料（Pt錯体）の分子式を以下に示す。

【0449】

【化2】



10

【0450】

(M.A.Baldo, S.Lamansky, P.E.Burrows, M.E.Thompson, S.R.Forrest, Appl.Phys.Let., 75 (1999) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38 (12B) (1999) L1502.)


20

【0451】

上記の論文により報告された有機発光材料(Ir錯体)の分子式を以下に示す。

【0452】

【化3】



30

【0453】

以上のように三重項励起子からの発光を利用できれば原理的には一重項励起子からの蛍光発光を用いる場合より3~4倍の高い外部発光量子効率の実現が可能となる。

【0454】

なお、本実施例の構成は、実施例1~実施例15のいずれの構成とも自由に組み合わせて実施することが可能である。

【実施例17】

【0455】

OLEDに用いられる有機発光材料は低分子系と高分子系に大別される。本発明の発光装置は、低分子系の有機発光材料でも高分子系の有機発光材料でも用いることができる。

【0456】

低分子系の有機発光材料は、蒸着法により成膜される。したがって積層構造をとりやすく、ホール輸送層、電子輸送層などの機能が異なる膜を積層することで高効率化しやすい。

【0457】

低分子系の有機発光材料としては、キノリノールを配位子としたアルミニウム錯体Alq₃、トリフェニルアミン誘導体(TPD)等が挙げられる。

40

50

【0458】

一方、高分子系の有機発光材料は低分子系に比べて物理的強度が高く、素子の耐久性が高い。また塗布により成膜することができるるので、素子の作製が比較的容易である。

【0459】

高分子系の有機発光材料を用いた発光素子の構造は、低分子系の有機発光材料を用いたときと基本的には同じであり、陰極／有機発光層／陽極となる。しかし、高分子系の有機発光材料を用いた有機発光層を形成する際には、低分子系の有機発光材料を用いたときのような積層構造を形成させることは難しく、知られている中では2層の積層構造が有名である。具体的には、陰極／発光層／正孔輸送層／陽極という構造である。なお、高分子系の有機発光材料を用いた発光素子の場合には、陰極材料としてCaを用いることも可能である。

10

【0460】

なお、素子の発光色は、発光層を形成する材料で決まるため、これらを選択することで所望の発光を示す発光素子を形成することができる。発光層の形成に用いることができる高分子系の有機発光材料は、ポリパラフェニレンビニレン系、ポリパラフェニレン系、ポリチオフェン系、ポリフルオレン系が挙げられる。

【0461】

ポリパラフェニレンビニレン系には、ポリ(パラフェニレンビニレン) [PPV] の誘導体、ポリ(2,5-ジアルコキシ-1,4-フェニレンビニレン) [RO-PPV]、ポリ(2-(2'-エチル-ヘキソキシ)-5-メトキシ-1,4-フェニレンビニレン) [MEH-PPV]、ポリ(2-(ジアルコキシフェニル)-1,4-フェニレンビニレン) [ROP_h-PPV] 等が挙げられる。

20

【0462】

ポリパラフェニレン系には、ポリパラフェニレン [PPP] の誘導体、ポリ(2,5-ジアルコキシ-1,4-フェニレン) [RO-PPP]、ポリ(2,5-ジヘキソキシ-1,4-フェニレン) 等が挙げられる。

【0463】

ポリチオフェン系には、ポリチオフェン [PT] の誘導体、ポリ(3-アルキルチオフェン) [PAT]、ポリ(3-ヘキシリチオフェン) [PHT]、ポリ(3-シクロヘキシリチオフェン) [PCHT]、ポリ(3-シクロヘキシリル-4-メチルチオフェン) [PCHMT]、ポリ(3,4-ジシクロヘキシリチオフェン) [PDCHT]、ポリ[3-(4-オクチルフェニル)-チオフェン] [POPT]、ポリ[3-(4-オクチルフェニル)-2,2ビチオフェン] [PTOP_T] 等が挙げられる。

30

【0464】

ポリフルオレン系には、ポリフルオレン [PF] の誘導体、ポリ(9,9-ジアルキルフルオレン) [PDAF]、ポリ(9,9-ジオクチルフルオレン) [PDOF] 等が挙げられる。

【0465】

なお、正孔輸送性の高分子系の有機発光材料を、陽極と発光性の高分子系有機発光材料の間に挟んで形成すると、陽極からの正孔注入性を向上させることができる。一般にアクセプター材料と共に水に溶解させたものをスピンドル法などで塗布する。また、有機溶媒には不溶であるため、上述した発光性の有機発光材料との積層が可能である。

40

【0466】

正孔輸送性の高分子系の有機発光材料としては、PEDOTとアクセプター材料としてのショウノウスルホン酸(CSA)の混合物、ポリアニリン[PANI]とアクセプター材料としてのポリスチレンスルホン酸[PSS]の混合物等が挙げられる。

【0467】

なお、本実施例の構成は、実施例1～実施例16と組み合わせて実施することが可能である。

50

【実施例 18】

【0468】

本発明の発光装置の作成方法の一例について、図32～図35を用いて説明する。ここでは代表的に、図2に示した画素のトランジスタTr2及びトランジスタTr4と、画素部の周辺に設けられる駆動部のTFTを同時に作製する方法について、工程に従って詳細に説明する。なおトランジスタTr1及びトランジスタTr3も、トランジスタTr2及びトランジスタTr4の作製方法に従って作製することが可能である。

【0469】

まず、本実施例ではコーニング社の#7059ガラスや#1737ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミニオホウケイ酸ガラスなどのガラスからなる基板900を用いる。なお、基板900としては、透光性を有する基板であれば限定されず、石英基板を用いても良い。また、本実施例の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。

10

【0470】

次いで、図32(A)に示すように、基板900上に酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地膜901を形成する。本実施例では下地膜901として2層構造を用いるが、前記絶縁膜の単層膜または2層以上積層させた構造を用いても良い。下地膜901の一層目としては、プラズマCVD法を用い、SiH₄、NH₃、及びN₂Oを反応ガスとして成膜される酸化窒化珪素膜901aを10～200nm(好ましくは50～100nm)形成する。本実施例では、膜厚50nmの酸化窒化珪素膜901a(組成比Si=32%、O=27%、N=24%、H=17%)を形成した。次いで、下地膜901の二層目としては、プラズマCVD法を用い、SiH₄、及びN₂Oを反応ガスとして成膜される酸化窒化珪素膜901bを50～200nm(好ましくは100～150nm)の厚さに積層形成する。本実施例では、膜厚100nmの酸化窒化珪素膜901b(組成比Si=32%、O=59%、N=7%、H=2%)を形成した。

20

【0471】

次いで、下地膜901上に半導体層902～905を形成する。半導体層902～905は、非晶質構造を有する半導体膜を公知の手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により成膜した後、公知の結晶化処理(レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等)を行って得られた結晶質半導体膜を所望の形状にパターニングして形成する。

30

この半導体層902～905の厚さは25～80nm(好ましくは30～60nm)の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくは珪素(シリコン)またはシリコンゲルマニウム(Si_xGe_{1-x}(X=0.0001～0.02))合金などで形成すると良い。本実施例では、プラズマCVD法を用い、55nmの非晶質珪素膜を成膜した後、ニッケルを含む溶液を非晶質珪素膜上に保持させた。この非晶質珪素膜に脱水素化(500、1時間)を行った後、熱結晶化(550、4時間)を行い、さらに結晶化を改善するためのレーザーアニール処理を行って結晶質珪素膜を形成した。そして、この結晶質珪素膜をフォトリソグラフィ法を用いたパターニング処理によって、半導体層902～905を形成した。

40

【0472】

また、半導体層902～905を形成した後、TFTのしきい値を制御するために、半導体層902～905に微量な不純物元素(ボロンまたはリン)をドーピングしてもよい。

【0473】

レーザー結晶化法で結晶質半導体膜を作製する場合は、パルス発振型または連続発光型のエキシマレーザーやYAGレーザー、YVO₄レーザーを用いる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し、半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宜選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数300Hzとし、レーザーエネルギ

50

－密度を100～400mJ/cm²(代表的には200～300mJ/cm²)とする。また、YAGレーザーを用いる場合にはその第2高調波を用いパルス発振周波数30～300kHzとし、レーザーエネルギー密度を300～600mJ/cm²(代表的には350～500mJ/cm²)とすると良い。そして幅100～1000μm、例えば400μmで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率(オーバーラップ率)を50～90%として行う。

【0474】

なおレーザーは、連続発振またはパルス発振の気体レーザーもしくは固体レーザーを用いることができる。気体レーザーとして、エキシマレーザー、Arレーザー、Krレーザーなどがあり、固体レーザーとして、YAGレーザー、YVO₄レーザー、YLFレーザー、YAlO₃レーザー、ガラスレーザー、ルビーレーザー、アレキサンドライドレーザー、Ti:サファイアレーザーなどが挙げられる。固体レーザーとしては、Cr、Nd、Er、Ho、Ce、Co、Ti又はTmがドーピングされたYAG、YVO₄、YLF、YAlO₃などの結晶を使ったレーザー等も使用可能である。当該レーザーの基本波はドーピングする材料によって異なり、1μm前後の基本波を有するレーザー光が得られる。基本波に対する高調波は、非線形光学素子を用いることで得ることができる。

【0475】

またさらに、固体レーザーから発せられた赤外レーザー光を非線形光学素子でグリーンレーザー光に変換後、さらに別の非線形光学素子によって得られる紫外レーザー光を用いることもできる。

【0476】

非晶質半導体膜の結晶化に際し、大粒径に結晶を得るためにには、連続発振が可能な固体レーザーを用い、基本波の第2高調波～第4高調波を適用するのが好ましい。代表的には、Nd:YVO₄レーザー(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)を適用するのが望ましい。具体的には、出力10Wの連続発振のYVO₄レーザーから射出されたレーザー光を非線形光学素子により高調波に変換する。また、共振器の中にYVO₄結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザー光に成形して、被処理体に照射する。このときのエネルギー密度は0.01～100MW/cm²程度(好ましくは0.1～10MW/cm²)が必要である。そして、10～2000cm/s程度の速度でレーザー光に対して相対的に半導体膜を移動させて照射する。

【0477】

次いで、半導体層902～905を覆うゲート絶縁膜906を形成する。ゲート絶縁膜906はプラズマCVD法またはスパッタ法を用い、厚さを40～150nmとして珪素を含む絶縁膜で形成する。本実施例では、プラズマCVD法により110nmの厚さで酸化窒化珪素膜(組成比Si=32%、O=59%、N=7%、H=2%)で形成した。勿論、ゲート絶縁膜は酸化窒化珪素膜に限定されるものではなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。

【0478】

また、酸化珪素膜を用いる場合には、プラズマCVD法でTEOS(Tetraethyl Orthosilicate)とO₂とを混合し、反応圧力40Pa、基板温度300～400とし、高周波(13.56MHz)電力密度0.5～0.8W/cm²で放電させて形成することができる。このようにして作製される酸化珪素膜は、その後400～500の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。

【0479】

そして、ゲート絶縁膜906上にゲート電極を形成するための耐熱性導電層907を200～400nm(好ましくは250～350nm)の厚さで形成する。耐熱性導電層907は単層で形成しても良いし、必要に応じて二層あるいは三層といった複数の層から成る積層構造としても良い。耐熱性導電層にはTa、Ti、Wから選ばれた元素、または前記元素を成分とする合金か、前記元素を組み合わせた合金膜が含まれる。これらの耐熱性

10

20

30

40

50

導電層はスパッタ法やCVD法で形成されるものであり、低抵抗化を図るために含有する不純物濃度を低減させることができが好ましく、特に酸素濃度に関しては30 ppm以下とするといい。本実施例ではW膜を300 nmの厚さで形成する。W膜はWをターゲットとしてスパッタ法で形成しても良いし、6フッ化タンゲステン(WF₆)を用いて熱CVD法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、W膜の抵抗率は20 μ cm以下にすることが望ましい。W膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、W中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度99.9999%のWターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してW膜を形成することにより、抵抗率9~20 μ cmを実現することができる。

10

【0480】

一方、耐熱性導電層907にTa膜を用いる場合には、同様にスパッタ法で形成することが可能である。Ta膜はスパッタガスにArを用いる。また、スパッタ時のガス中に適量のXeやKrを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。相のTa膜の抵抗率は20 μ cm程度でありゲート電極に使用することができるが、相のTa膜の抵抗率は180 μ cm程度でありゲート電極とするには不向きであった。TaN膜は相に近い結晶構造を持つので、Ta膜の下地にTaN膜を形成すれば相のTa膜が容易に得られる。また、図示しないが、耐熱性導電層907の下に2~20 nm程度の厚さでリン(P)をドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、耐熱性導電層907が微量に含有するアルカリ金属元素が第1の形状のゲート絶縁膜906に拡散するのを防ぐことができる。いずれにしても、耐熱性導電層907は抵抗率を10~50 μ cmの範囲とすることが好ましい。

20

【0481】

次に、フォトリソグラフィーの技術を使用してレジストによるマスク908を形成する。そして、第1のエッチング処理を行う。本実施例ではICPエッチング装置を用い、エッチング用ガスにCl₂とCF₄を用い、1Paの圧力で3.2 W/cm²のRF(13.56 MHz)電力を投入してプラズマを形成して行う。

30

基板側(試料ステージ)にも224 mW/cm²のRF(13.56 MHz)電力を投入し、これにより実質的に負の自己バイアス電圧が印加される。この条件でW膜のエッチング速度は約100 nm/minである。第1のエッチング処理はこのエッチング速度を基にW膜がちょうどエッチングされる時間を推定し、それよりもエッチング時間を20%増加させた時間をエッチング時間とした。

【0482】

第1のエッチング処理により第1のテーパー形状を有する導電層909~913が形成される。導電層909~913のテーパー部の角度は15~30°となるように形成される。残渣を残すことなくエッチングするためには、10~20%程度の割合でエッチング時間を増加させるオーバーエッチングを施すものとする。W膜に対する酸化窒化シリコン膜(ゲート絶縁膜906)の選択比は2~4(代表的には3)であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は20~50 nm程度エッチングされる。(図32(B))

40

【0483】

そして、第1のドーピング処理を行い一導電型の不純物元素を半導体層に添加する。ここでは、n型を付与する不純物元素添加の工程を行う。第1の形状の導電層を形成したマスク908をそのまま残し、第1のテーパー形状を有する導電層909~913をマスクとして自己整合的にn型を付与する不純物元素をイオンドープ法で添加する。n型を付与する不純物元素をゲート電極の端部におけるテーパー部とゲート絶縁膜906とを通して、その下に位置する半導体層に達するように添加するためにドーズ量を1×10¹³~5×10¹⁴ atoms/cm²とし、加速電圧を80~160 keVとして行う。n型を付与

50

する不純物元素として 15 族に属する元素、典型的にはリン(P)または砒素(As)を用いるが、ここではリン(P)を用いた。このようなイオンドープ法により第 1 の不純物領域 914 ~ 917 には $1 \times 10^{20} \sim 1 \times 10^{21}$ atoms / cm³ の濃度範囲で n 型を付与する不純物元素が添加される。(図 32 (C))

【 0484 】

この工程において、ドーピングの条件によっては、不純物が第 1 の形状の導電層 909 ~ 913 の下に回りこみ、第 1 の不純物領域 914 ~ 917 が第 1 の形状の導電層 909 ~ 913 と重なることも起こりうる。

【 0485 】

次に、図 32 (D) に示すように第 2 のエッティング処理を行う。エッティング処理も同様に ICP エッティング装置により行い、エッティングガスに CF₄ と Cl₂ の混合ガスを用い、RF 電力 3.2 W / cm² (13.56 MHz)、バイアス電力 45 mW / cm² (13.56 MHz)、圧力 1.0 Pa でエッティングを行う。この条件で形成される第 2 の形状を有する導電層 918 ~ 922 が形成される。その端部にはテーパー部が形成され、該端部から内側にむかって徐々に厚さが増加するテーパー形状となる。第 1 のエッティング処理と比較して基板側に印加するバイアス電力を低くした分等方性エッティングの割合が多くなり、テーパー部の角度は 30 ~ 60° となる。マスク 908 はエッティングされて端部が削れ、マスク 923 となる。また、図 32 (D) の工程において、ゲート絶縁膜 906 の表面が 40 nm 程度エッティングされる。

【 0486 】

そして、第 1 のドーピング処理よりもドーズ量を下げ高加速電圧の条件で n 型を付与する不純物元素をドーピングする。例えば、加速電圧を 70 ~ 120 keV とし、 1×10^{13} / cm² のドーズ量で行い、不純物濃度が大きくなった第 1 の不純物領域 924 ~ 927 と、前記第 1 の不純物領域 924 ~ 927 に接する第 2 の不純物領域 928 ~ 931 とを形成する。この工程において、ドーピングの条件によっては、不純物が第 2 の形状の導電層 918 ~ 922 の下に回りこみ、第 2 の不純物領域 928 ~ 931 が第 2 の形状の導電層 918 ~ 922 と重なることも起こりうる。第 2 の不純物領域における不純物濃度は、 $1 \times 10^{16} \sim 1 \times 10^{18}$ atoms / cm³ となるようとする。(図 33 (A))

【 0487 】

そして、図 33 (B) に示すように、p チャネル型 TFT を形成する半導体層 902、905 に一導電型とは逆の導電型の不純物領域 933 (933a、933b) 及び 934 (934a、934b) を形成する。この場合も第 2 の形状の導電層 918、921、922 をマスクとして p 型を付与する不純物元素を添加し、自己整合的に不純物領域を形成する。このとき、n チャネル型 TFT を形成する半導体層 903、904 は、レジストのマスク 932 を形成し全面を被覆しておく。ここで形成される不純物領域 933、934 はジボラン (B₂H₆) を用いたイオンドープ法で形成する。不純物領域 933、934 の p 型を付与する不純物元素の濃度は、 $2 \times 10^{20} \sim 2 \times 10^{21}$ atoms / cm³ となるようとする。

【 0488 】

しかしながら、この不純物領域 933、934 は詳細には n 型を付与する不純物元素を含有する 2 つの領域に分けて見ることができる。第 3 の不純物領域 933a、934a は $1 \times 10^{20} \sim 1 \times 10^{21}$ atoms / cm³ の濃度で n 型を付与する不純物元素を含み、第 4 の不純物領域 933b、934b は $1 \times 10^{17} \sim 1 \times 10^{20}$ atoms / cm³ の濃度で n 型を付与する不純物元素を含んでいる。しかし、これらの不純物領域 933b、934b の p 型を付与する不純物元素の濃度を 1×10^{19} atoms / cm³ 以上となるようにし、第 3 の不純物領域 933a、934a においては、p 型を付与する不純物元素の濃度を n 型を付与する不純物元素の濃度の 1.5 から 3 倍となるようにすることにより、第 3 の不純物領域で p チャネル型 TFT のソース領域およびドレイン領域として機能するために何ら問題は生じない。

【 0489 】

10

20

30

40

50

その後、図33(C)に示すように、第2の形状を有する導電層918～922およびゲート絶縁膜906上に第1の層間絶縁膜937を形成する。第1の層間絶縁膜937は酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜で形成すれば良い。いずれにしても第1の層間絶縁膜937は無機絶縁物材料から形成する。第1の層間絶縁膜937の膜厚は100～200nmとする。第1の層間絶縁膜937として酸化シリコン膜を用いる場合には、プラズマCVD法でTEOSとO₂とを混合し、反応圧力40Pa、基板温度300～400とし、高周波(13.56MHz)電力密度0.5～0.8W/cm²で放電させて形成することができる。また、第1の層間絶縁膜937として酸化窒化シリコン膜を用いる場合には、プラズマCVD法でSiH₄、N₂O、NH₃から作製される酸化窒化シリコン膜、またはSiH₄、N₂Oから作製される酸化窒化シリコン膜で形成すれば良い。この場合の作製条件は反応圧力20～200Pa、基板温度300～400とし、高周波(60MHz)電力密度0.1～1.0W/cm²で形成することができる。また、第1の層間絶縁膜937としてSiH₄、N₂O、H₂から作製される酸化窒化水素化シリコン膜を適用しても良い。窒化シリコン膜も同様にプラズマCVD法でSiH₄、NH₃から作製することが可能である。

10

【0490】

そして、それぞれの濃度で添加されたn型またはp型を付与する不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法(RTA法)を適用することができる。熱アニール法では酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400～700、代表的には500～600で行うものであり、本実施例では550で4時間の熱処理を行った。また、基板900に耐熱温度が低いプラスチック基板を用いる場合にはレーザーアニール法を適用することが好ましい。

20

【0491】

レーザーアニール法を用いる場合、結晶化の際に用いたレーザーを使用することが可能である。活性化の場合は、移動速度は結晶化と同じにし、0.01～100MW/cm²程度(好ましくは0.01～10MW/cm²)のエネルギー密度が必要となる。

20

【0492】

活性化の工程に続いて、雰囲気ガスを変化させ、3～100%の水素を含む雰囲気中で、300～450で1～12時間の熱処理を行い、半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層にある10¹⁶～10¹⁸/cm³のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。いずれにしても、半導体層902～905中の欠陥密度を10¹⁶/cm³以下とすることが望ましく、そのために水素を0.01～0.1atomic%程度付与すれば良い。

30

【0493】

そして、有機絶縁物材料からなる第2の層間絶縁膜939を1.0～2.0μmの平均膜厚で形成する。有機樹脂材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、BCB(ベンゾシクロブテン)等を使用することができる。例えば、基板に塗布後、熱重合するタイプのポリイミドを用いる場合には、クリーンオーブンで300で焼成して形成する。また、アクリルを用いる場合には、2液性のものを用い、主材と硬化剤を混合した後、スピナーを用いて基板全面に塗布した後、ホットプレートで80で60秒の予備加熱を行い、さらにクリーンオーブンで250で60分焼成して形成することができる。

40

【0494】

このように、第2の層間絶縁膜939を有機絶縁物材料で形成することにより、表面を良好に平坦化させることができる。また、有機樹脂材料は一般に誘電率が低いので、寄生容量を低減できる。しかし、吸湿性があり保護膜としては適さないので、本実施例のように、第1の層間絶縁膜937として形成した酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み合わせて用いると良い。

50

【0495】

その後、所定のパターンのレジストマスクを形成し、それぞれの半導体層に形成されソース領域またはドレイン領域とする不純物領域に達するコンタクトホールを形成する。コンタクトホールはドライエッチング法で形成する。この場合、エッチングガスに CF_4 、 O_2 、 He の混合ガスを用い有機樹脂材料から成る第2の層間絶縁膜939をまずエッチングし、その後、続いてエッチングガスを CF_4 、 O_2 として第1の層間絶縁膜937をエッチングする。さらに、半導体層との選択比を高めるために、エッチングガスを CHF_3 に切り替えて第3の形状のゲート絶縁膜906をエッチングすることによりコンタクトホールを形成することができる。

【0496】

そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し、マスクでパターニングし、その後エッチングすることで、ソース配線940～943、947とドレイン配線944～946を形成する。なお本明細書では、ソース配線とドレイン配線とを併せて接続配線と呼ぶ。図示していないが、本実施例ではこの接続配線を、膜厚50nmのTi膜と、膜厚500nmの合金膜(A1とTiとの合金膜)との積層膜で形成した。

10

【0497】

次いで、その上に透明導電膜を80～120nmの厚さで形成し、パターニングすることによって画素電極948を形成する(図34(A))。なお、本実施例では、透明電極として酸化インジウム・スズ(ITO)膜や酸化インジウムに2～20%の酸化亜鉛(ZnO)を混合した透明導電膜を用いる。

20

【0498】

また、画素電極948は、ドレイン配線946と接して重ねて形成することによってトランジスタTr2のドレイン領域と電気的な接続が形成される。

【0499】

図35に、図34(A)の工程まで終了した時点での、画素の上面図を示す。なお、配線の位置や半導体層の位置を明確にするために、絶縁膜や層間絶縁膜は省略した。図35のA-A'における断面図が、図34(A)のA-A'に示した部分に相当する。

【0500】

図42に、図35のB-B'における断面図を示す。トランジスタTr4は、走査線974の一部であるゲート電極975を有しており、ゲート電極975はトランジスタTr5のゲート電極920とも接続されている。また、トランジスタTr3の半導体層の不純物領域977は、一方は信号線Siとして機能する接続配線942に接続され、もう一方は、接続配線971に接続されている。

30

【0501】

トランジスタTr1は、容量配線973の一部であるゲート電極976を有しており、ゲート電極976はトランジスタTr2のゲート電極922とも接続されている。また、トランジスタTr1の半導体層の不純物領域978は、一方は接続配線971に接続され、もう一方は、電源線Viとして機能する接続配線947に接続されている。

【0502】

接続配線947は、トランジスタTr2の不純物領域934aにも接続されている。また、970は保持容量であり、半導体層972と、ゲート絶縁膜906と、容量配線973を有している。半導体層972が有する不純物領域979は、接続配線943に接続されている。

40

【0503】

次に、図34(B)に示すように、画素電極948に対応する位置に開口部を有する第3の層間絶縁膜949を形成する。第3の層間絶縁膜949は絶縁性を有していて、バンクとして機能し、隣接する画素の有機発光層を分離する役割を有している。本実施例ではレジストを用いて第3の層間絶縁膜949を形成する。

【0504】

50

本実施例では、第3の層間絶縁膜949の厚さを1μm程度とし、開口部は画素電極948に近くなればなるほど広くなる、所謂逆テーパー状になるように形成する。これはレジストを成膜した後、開口部を形成しようとする部分以外をマスクで覆い、UV光を照射して露光し、露光された部分を現像液で除去することによって形成される。

【0505】

本実施例のように、第3の層間絶縁膜949を逆テーパー状にすることで、後の工程において有機発光層を成膜した時に、隣り合う画素同士で有機発光層が分断されるため、有機発光層と、第3の層間絶縁膜949の熱膨張係数が異なっていても、有機発光層がひび割れたり、剥離したりするのを抑えることができる。

【0506】

なお、本実施例においては、第3の層間絶縁膜としてレジストでなる膜を用いているが、場合によっては、ポリイミド、ポリアミド、アクリル、BCB(ベンゾシクロブテン)、酸化珪素膜等を用いることもできる。第3の層間絶縁膜949は絶縁性を有する物質であれば、有機物と無機物のどちらでも良い。

【0507】

次に、有機発光層950を蒸着法により形成し、更に蒸着法により陰極(MgAg電極)951および保護電極952を形成する。このとき有機発光層950及び陰極951を形成するに先立って画素電極948に対して熱処理を施し、水分を完全に除去しておくことが望ましい。なお、本実施例ではOLEDの陰極としてMgAg電極を用いるが、公知の他の材料であっても良い。

10

【0508】

なお、有機発光層950としては、公知の材料を用いることができる。本実施例では正孔輸送層(Hole transporting layer)及び発光層(Emitting layer)でなる2層構造を有機発光層とするが、正孔注入層、電子注入層若しくは電子輸送層のいずれかを設ける場合もある。このように組み合わせは既に様々な例が報告されており、そのいずれの構成を用いても構わない。

20

【0509】

本実施例では正孔輸送層としてポリフェニレンビニレンを蒸着法により形成する。また、発光層としては、ポリビニルカルバゾールに1,3,4-オキサジアゾール誘導体のPBDを30~40%分子分散させたものを蒸着法により形成し、緑色の発光中心としてクマリン6を約1%添加している。

30

【0510】

また、保護電極952でも有機発光層950を水分や酸素から保護することは可能であるが、さらに好ましくは保護膜953を設けると良い。本実施例では保護膜953として300nm厚の窒化珪素膜を設ける。この保護膜も保護電極952の後に大気開放しないで連続的に形成しても構わない。

【0511】

また、保護電極952は陰極951の劣化を防ぐために設けられ、アルミニウムを主成分とする金属膜が代表的である。勿論、他の材料でも良い。また、有機発光層950、陰極951は非常に水分に弱いので、保護電極952までを大気開放しないで連続的に形成し、外気から有機発光層を保護することが望ましい。

40

【0512】

なお、有機発光層950の膜厚は10~400nm(典型的には60~150nm)、陰極951の厚さは80~200nm(典型的には100~150nm)とすれば良い。

【0513】

こうして図34(B)に示すような構造の発光装置が完成する。なお、画素電極948、有機発光層950、陰極951の重なっている部分954がOLEDに相当する。

【0514】

pチャネル型TFT960及びnチャネル型TFT961は駆動回路が有するTFTであり、CMOSを形成している。トランジスタTr2及びトランジスタTr4は画素部が

50

有する TFT であり、駆動回路の TFT と画素部の TFT とは同一基板上に形成することができる。

【0515】

なお、OLED を用いた発光装置の場合、駆動回路の電源の電圧が 5 ~ 6 V 程度、最大でも 10 V 程度で十分なので、TFT においてホットエレクトロンによる劣化があまり問題にならない。また駆動回路を高速で動作させる必要があるので、TFT のゲート容量は小さいほうが好ましい。よって、本実施例のように、OLED を用いた発光装置の駆動回路では、TFT の半導体層が有する第 2 の不純物領域 929 と、第 4 の不純物領域 933 b とが、それぞれゲート電極 918、919 と重ならない構成にするのが好ましい。

【0516】

本発明の発光装置の作製方法は、本実施例において説明した作製方法に限定されない。本発明の発光装置は公知の方法を用いて作成することが可能である。

【0517】

本実施例は、実施例 1 ~ 17 と自由に組み合わせて実施することが可能である。

【実施例 19】

【0518】

本実施例では、本発明の半導体装置の 1 つである発光装置の画素の構成について説明する。図 36 に本実施例の発光装置の画素の断面図を示す。また本実施例では説明を簡便にするために、Tr1、Tr2、Tr4 は図示しなかったが、Tr3 と Tr5 と同じ構成を用いることが可能である。

【0519】

T51 は n チャネル型 TFT であり、図 2 の Tr5 に相当する。また、T52 は p チャネル型 TFT であり、図 2 の Tr3 に相当する。n チャネル型 TFT T51 は、半導体膜 T53 と、第 1 の絶縁膜 770 と、第 1 の電極 754、755 と、第 2 の絶縁膜 771 と、第 2 の電極 756、757 とを有している。そして、半導体膜 T53 は、第 1 濃度の一導電型不純物領域 758 と、第 2 濃度の一導電型不純物領域 759 と、チャネル形成領域 760、761 を有している。

【0520】

なお本実施例では、第 1 の絶縁膜 770 は 2 つの絶縁膜 770a、770b を積層した構造を有しているが、第 1 の絶縁膜 770 は单層の絶縁膜であっても良いし、3 層以上の絶縁膜を積層した構造を有していても良い。

【0521】

第 1 の電極 754、755 とチャネル形成領域 760、761 は、それぞれ第 1 の絶縁膜 770 を間に挟んで重なっている。また、第 2 の電極 756、757 と、チャネル形成領域 760、761 とは、それぞれ第 2 の絶縁膜 771 を間に挟んで重なっている。

【0522】

p チャネル型 TFT T52 は、半導体膜 780 と、第 1 の絶縁膜 770 と、第 1 の電極 782 と、第 2 の絶縁膜 771 と、第 2 の電極 781 とを有している。

そして、半導体膜 780 は、第 3 濃度の一導電型不純物領域 783 と、チャネル形成領域 784 を有している。

【0523】

第 1 の電極 782 とチャネル形成領域 784 とは、それぞれ第 1 の絶縁膜 770 を間に挟んで重なっている。第 2 の電極 781 とチャネル形成領域 784 とは、それぞれ第 2 の絶縁膜 771 を間に挟んで重なっている。

【0524】

そして本実施例では、図示してはいないが第 1 の電極 754、755 と、第 2 の電極 756、757 とは電気的に接続されている。また、第 1 の電極 782 と第 2 の電極 781 とは電気的に接続されている。なお、本発明はこの構成に限定されず、第 1 の電極 754、755 と、第 2 の電極 756、757 とが電気的に切り離されており、第 1 の電極 754、755 に一定の電圧が印加されていても良い。また第 1 の電極 782 と第 2 の電極 781 とは電気的に接続されていても良い。

10

20

30

40

50

8 1 とが電気的に切り離され、第 1 の電極 7 8 2 に一定に電圧が印加されていても良い。

【0525】

第 1 の電極に一定の電圧を印加することで、電極が 1 つの場合に比べて閾値のばらつきを抑えることができ、なおかつオフ電流を抑えることができる。また、第 1 の電極と第 2 の電極に同じ電圧を印加することで、実質的に半導体膜の膜厚を薄くしたのと同じように空乏層が早く広がるので、サブスレッショルド係数を小さくすることができ、さらに電界効果移動度を向上させることができる。したがって、電極が 1 つの場合に比べてオン電流を大きくすることができます。よって、この構造の TFT を駆動回路に使用することにより、駆動電圧を低下させることができます。また、オン電流を大きくすることができるので、TFT のサイズ（特にチャネル幅）を小さくすることができます。そのため集積密度を向上させることができます。10

【0526】

なお、本実施例は実施例 1 ~ 実施例 17 のいずれか一と組み合わせて実施することが可能である。

【実施例 20】

【0527】

本実施例では、本発明の半導体装置の 1 つである発光装置の画素の構成について説明する。図 37 に本実施例の発光装置の画素の断面図を示す。また本実施例では説明を簡便にするために、Tr1、Tr2、Tr4 は図示しなかったが、Tr3 と Tr5 と同じ構成を用いることが可能である。20

【0528】

図 37において、311 は基板、312 は下地となる絶縁膜（以下、下地膜という）である。基板 311 としては透光性基板、代表的にはガラス基板、石英基板、ガラスセラミックス基板、又は結晶化ガラス基板を用いることができる。但し、作製プロセス中の最高処理温度に耐えるものでなくてはならない。

【0529】

8201 は Tr5、8202 は Tr3 であり、それぞれ n チャネル型 TFT、p チャネル型 TFT で形成されている。有機発光層の発光方向が基板の下面（TFT 及び有機発光層が設けられていない面）の場合、上記構成であることが好ましい。しかし Tr3 と Tr5 は、n チャネル型 TFT でも p チャネル型 TFT でも、どちらでも構わない。30

【0530】

Tr5 8201 は、ソース領域 313、ドレイン領域 314、LDD 領域 315a~315d、分離領域 316 及びチャネル形成領域 317a、317b を含む活性層と、ゲート絶縁膜 318 と、ゲート電極 319a、319b と、第 1 層間絶縁膜 320 と、信号線 321 と、接続配線 322 とを有している。なお、ゲート絶縁膜 318 又は第 1 層間絶縁膜 320 は基板上の全 TFT に共通であっても良いし、回路又は素子に応じて異なっても良い。

【0531】

また、図 37 に示す Tr5 8201 はゲート電極 317a、317b が電気的に接続されており、いわゆるダブルゲート構造となっている。勿論、ダブルゲート構造だけでなく、トリプルゲート構造などいわゆるマルチゲート構造（直列に接続された二つ以上のチャネル形成領域を有する活性層を含む構造）であっても良い。40

【0532】

マルチゲート構造はオフ電流を低減する上で極めて有効であり、Tr5 のオフ電流を十分に低くすれば、それだけ Tr3 8202 のゲート電極に接続された保持容量が必要とする最低限の容量を抑えることができる。即ち、保持容量の面積を小さくすることができるので、マルチゲート構造とすることは発光素子の有効発光面積を広げる上でも有効である。

【0533】

さらに、Tr5 8201 においては、LDD 領域 315a~315d は、ゲート絶縁膜50

318を介してゲート電極319a、319bと重ならないように設ける。このような構造はオフ電流を低減する上で非常に効果的である。また、LDD領域315a～315dの長さ(幅)は0.5～3.5μm、代表的には2.0～2.5μmとすれば良い。なお、二つ以上のゲート電極を有するマルチゲート構造の場合、チャネル形成領域の間に設けられた分離領域316(ソース領域又はドレイン領域と同一の濃度で同一の不純物元素が添加された領域)がオフ電流の低減に効果的である。

【0534】

次に、Tr38202は、ソース領域326、ドレイン領域327及びチャネル形成領域329を含む活性層と、ゲート絶縁膜318と、ゲート電極330と、第1層間絶縁膜320と、接続配線331並びに接続配線332で形成されている。本実施例においてTr38202はpチャネル型TFTである。10

【0535】

なお、ゲート電極330はシングルゲート構造となっているが、マルチゲート構造であっても良い。

【0536】

以上は画素内に設けられたTFTの構造について説明したが、このとき同時に駆動回路も形成される。図37には駆動回路を形成する基本単位となるCMOS回路が図示されている。

【0537】

図37においては極力動作速度を落とさないようにしつつホットキャリア注入を低減させる構造を有するTFTをCMOS回路のnチャネル型TFT8204として用いる。なお、ここでいう駆動回路としては、ソース信号線駆動回路、ゲート信号線駆動回路を指す。勿論、他の論理回路(レベルシフタ、A/Dコンバータ、信号分割回路等)を形成することも可能である。20

【0538】

CMOS回路のnチャネル型TFT8204の活性層は、ソース領域335、ドレイン領域336、LDD領域337及びチャネル形成領域338を含み、LDD領域337はゲート絶縁膜318を介してゲート電極339と重なっている。

【0539】

ドレイン領域336側のみにLDD領域337を形成しているのは、動作速度を落とさないための配慮である。また、このnチャネル型TFT8204はオフ電流値をあまり気にする必要はなく、それよりも動作速度を重視した方が良い。30

従って、LDD領域337は完全にゲート電極に重ねてしまい、極力抵抗成分を少なくすることが望ましい。即ち、いわゆるオフセットはなくした方がよい。

【0540】

また、CMOS回路のpチャネル型TFT8205は、ホットキャリア注入による劣化が殆ど気にならないので、特にLDD領域を設けなくても良い。従って活性層はソース領域340、ドレイン領域341及びチャネル形成領域342を含み、その上にはゲート絶縁膜318とゲート電極343が設けられる。勿論、nチャネル型TFT8204と同様にLDD領域を設け、ホットキャリア対策を講じることも可能である。40

【0541】

なお361～365はチャネル形成領域342、338、317a、317b、329を形成するためのマスクである。

【0542】

また、nチャネル型TFT8204及びpチャネル型TFT8205はそれぞれソース領域上に第1層間絶縁膜320を間に介して、接続配線344、345を有している。また、接続配線346によってnチャネル型TFT8204とpチャネル型TFT8205とのドレイン領域は互いに電気的に接続される。

【0543】

なお本実施例の構成は、実施例1～17と自由に組み合わせて実施することが可能である。

10

20

30

40

50

る。

【実施例 2 1】

【0 5 4 4】

本実施例では、陰極を画素電極として用いた画素の構成について説明する。

【0 5 4 5】

本実施例の画素の断面図を図38に示す。図38において、基板3501上に設けられたTr5 3502は公知の方法を用いて作製される。本実施例ではダブルゲート構造としている。なお、本実施例ではダブルゲート構造としているが、シングルゲート構造でも構わないし、トリプルゲート構造やそれ以上のゲート電極を持つマルチゲート構造でも構わない。また本実施例では説明を簡便にするために、Tr1、Tr2、Tr4は図示しなかつたが、Tr5とTr3と同じ構成を用いることが可能である。10

【0 5 4 6】

また、Tr3 3503はnチャネル型TFTであり、公知の方法を用いて作製される。また、38で示される配線は、Tr5 3502のゲート電極39aと39bを電気的に接続する走査線である。

【0 5 4 7】

本実施例ではTr3 3503をシングルゲート構造で図示しているが、複数のTFTを直列につなげたマルチゲート構造としても良い。さらに、複数のTFTを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。20

【0 5 4 8】

Tr5 3502及びTr3 3503の上には第1層間絶縁膜41が設けられ、その上に樹脂絶縁膜でなる第2層間絶縁膜42が形成される。第2層間絶縁膜42を用いてTFTによる段差を平坦化することは非常に重要である。後に形成される有機発光層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、有機発光層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。

【0 5 4 9】

また、43は反射性の高い導電膜でなる画素電極（発光素子の陰極）であり、Tr3 3503のドレイン領域に電気的に接続される。画素電極43としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。30

【0 5 5 0】

また、絶縁膜（好ましくは樹脂）で形成されたバンク44a、44bにより形成された溝（画素に相当する）の中に発光層45が形成される。なお、ここでは一画素しか図示していないが、R（赤）、G（緑）、B（青）の各色に対応した発光層を作り分けても良い。発光層とする有機有機発光材料としては、共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン（PPV）系、ポリビニルカルバゾール（PVK）系、ポリフルオレン系などが挙げられる。

【0 5 5 1】

なお、PPV系有機発光材料としては様々な型のものがあるが、例えば「H. Shenk, H.B ecker, O.Gelsen, E.Kluge, W.Kreuder, and H.Spreitzer, "Polymers for Light Emitting Diodes", Euro Display, Proceedings, 1999, p.33-37」や特開平10-92576号公報に記載されたような材料を用いれば良い。40

【0 5 5 2】

具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は30～150nm（好ましくは40～100nm）とすれば良い。

【0 5 5 3】

10

20

30

40

50

但し、以上の例は発光層として用いることのできる有機発光材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせて有機発光層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。

【0554】

例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機発光材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機発光材料や無機材料は公知の材料を用いることができる。

【0555】

本実施例では発光層45の上にPEDOT（ポリチオフェン）またはPAni（ポリアニリン）でなる正孔注入層46を設けた積層構造の有機発光層としている。そして、正孔注入層46の上には透明導電膜でなる陽極47が設けられる。

本実施例の場合、発光層45で生成された光は上面側に向かって（TFTの上方に向かって）放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。

【0556】

陽極47まで形成された時点で発光素子3505が完成する。なお、ここでいう発光素子3505は、画素電極（陰極）43、発光層45、正孔注入層46及び陽極47で形成されている。画素電極43は画素の面積にほぼ一致するため、画素全体が発光素子として機能する。従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。

【0557】

ところで、本実施例では、陽極47の上にさらに第2パッシベーション膜48を設けている。第2パッシベーション膜48としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部と発光素子とを遮断することであり、有機発光材料の酸化による劣化を防ぐ意味と、有機発光材料からの脱ガスを抑える意味との両方を併せ持つ。これにより発光装置の信頼性が高められる。

【0558】

以上のように本発明の発光装置は図38のような構造の画素からなる画素部を有し、オフ電流値の十分に低いTr5と、ホットキャリア注入に強いTr3とを有する。従って、高い信頼性を有し、且つ、良好な画像表示が可能な発光装置が得られる。

【0559】

なお、本実施例の構成は、実施例1～17構成と自由に組み合わせて実施することが可能である。

【実施例22】

【0560】

本実施例では、図2に示した画素を有する発光装置の構造について、図39を用いて説明する。

【0561】

図39は、トランジスタが形成された素子基板をシーリング材によって封止することによって形成された発光装置の上面図であり、図39(B)は、図39(A)のA-A'における断面図、図39(C)は図39(A)のB-B'における断面図である。

【0562】

基板4001上に設けられた画素部4002と、信号線駆動回路4003と、第1及び第2の走査線駆動回路4004a、bとを囲むようにして、シール材4009が設けられている。また画素部4002と、信号線駆動回路4003と、第1及び第2の走査線駆動回路4004a、bとの上にシーリング材4008が設けられている。よって画素部4002と、信号線駆動回路4003と、第1及び第2の走査線駆動回路4004a、bとは

10

20

30

40

50

、基板 4001 とシール材 4009 とシーリング材 4008 とによって、充填材 4210 で密封されている。

【0563】

また基板 4001 上に設けられた画素部 4002 と、信号線駆動回路 4003 と、第 1 及び第 2 の走査線駆動回路 4004a、b とは、複数の TFT を有している。図 39 (B) では代表的に、下地膜 4010 上に形成された、信号線駆動回路 4003 に含まれる駆動 TFT (但し、ここでは n チャネル型 TFT と p チャネル型 TFT を図示する) 4201 及び画素部 4002 に含まれるトランジスタ Tr3 4202 を図示した。

【0564】

本実施例では、駆動 TFT 4201 には公知の方法で作製された p チャネル型 TFT または n チャネル型 TFT が用いられ、トランジスタ Tr3 4202 には公知の方法で作製された p チャネル型 TFT が用いられる。

【0565】

駆動 TFT 4201 及びトランジスタ Tr3 4202 上には層間絶縁膜 (平坦化膜) 4301 が形成され、その上にトランジスタ Tr3 4202 のドレインと電気的に接続する画素電極 (陽極) 4203 が形成される。画素電極 4203 としては仕事関数の大きい透明導電膜が用いられる。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電膜にガリウムを添加したものを用いても良い。

【0566】

そして、画素電極 4203 の上には絶縁膜 4302 が形成され、絶縁膜 4302 は画素電極 4203 の上に開口部が形成されている。この開口部において、画素電極 4203 の上には有機発光層 4204 が形成される。有機発光層 4204 は公知の有機発光材料または無機発光材料を用いることができる。また、有機発光材料には低分子系 (モノマー系) 材料と高分子系 (ポリマー系) 材料があるがどちらを用いても良い。

【0567】

有機発光層 4204 の形成方法は公知の蒸着技術もしくは塗布法技術を用いれば良い。また、有機発光層の構造は正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層を自由に組み合わせて積層構造または単層構造とすれば良い。

【0568】

有機発光層 4204 の上には遮光性を有する導電膜 (代表的にはアルミニウム、銅もしくは銀を主成分とする導電膜またはそれらと他の導電膜との積層膜) からなる陰極 4205 が形成される。また、陰極 4205 と有機発光層 4204 の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、有機発光層 4204 を窒素または希ガス雰囲気で形成し、酸素や水分に触れさせないまま陰極 4205 を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式 (クラスター ツール方式) の成膜装置を用いることで上述のような成膜を可能とする。そして陰極 4205 は所定の電圧が与えられている。

【0569】

以上のようにして、画素電極 (陽極) 4203 、有機発光層 4204 及び陰極 4205 からなる発光素子 4303 が形成される。そして発光素子 4303 を覆うように、絶縁膜 4302 上に保護膜 4209 が形成されている。保護膜 4209 は、発光素子 4303 に酸素や水分等が入り込むのを防ぐのに効果的である。

【0570】

4005a は電源線に接続された引き回し配線であり、トランジスタ Tr3 4202 のソースに電気的に接続されている。引き回し配線 4005a はシール材 4009 と基板 4001 との間を通り、異方導電性フィルム 4300 を介して FPC 4006 が有する FPC 用配線 4301 に電気的に接続される。

【0571】

シーリング材 4008 としては、ガラス材、金属材 (代表的にはステンレス材) 、セラ

10

20

30

40

50

ミックス材、プラスチック材（プラスチックフィルムも含む）を用いることができる。プラスチック材としては、FRP（Fiberglass-Reinforced Plastic）板、PVF（ポリビニルフルオライド）

フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをPVFフィルムやマイラーフィルムで挟んだ構造のシートを用いることもできる。

【0572】

但し、発光素子からの光の放射方向がカバー材側に向かう場合にはカバー材は透明でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透明物質を用いる。

10

【0573】

また、充填材4210としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、PVC（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、PVB（ポリビニルブチラル）またはEVA（エチレンビニルアセテート）を用いることができる。本実施例では充填材として窒素を用いた。

【0574】

また充填材4210を吸湿性物質（好ましくは酸化バリウム）もしくは酸素を吸着しうる物質にさらしておるために、シーリング材4008の基板4001側の面に凹部4007を設けて吸湿性物質または酸素を吸着しうる物質4207を配置する。そして、吸湿性物質または酸素を吸着しうる物質4207が飛び散らないように、凹部カバー材4208によって吸湿性物質または酸素を吸着しうる物質4207は凹部4007に保持されている。なお凹部カバー材4208は目の細かいメッシュ状になっており、空気や水分は通し、吸湿性物質または酸素を吸着しうる物質4207は通さない構成になっている。吸湿性物質または酸素を吸着しうる物質4207を設けることで、発光素子4303の劣化を抑制できる。

20

【0575】

図39（C）に示すように、画素電極4203が形成されると同時に、引き回し配線4005a上に接するように導電性膜4203aが形成される。

30

【0576】

また、異方導電性フィルム4300は導電性フィラー4300aを有している。基板4001とFPC4006とを熱圧着することで、基板4001上の導電性膜4203aとFPC4006上のFPC用配線4301とが、導電性フィラー4300aによって電的に接続される。

【0577】

本実施例の構成は、実施例1～実施例21に示した構成と自由に組み合わせて実施することが可能である。

【実施例23】

【0578】

発光素子を用いた発光装置は自発光型であるため、液晶ディスプレイに比べ、明るい場所での視認性に優れ、視野角が広い。従って、様々な電子機器の表示部に用いることができる。

40

【0579】

本発明の発光装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パソコンコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはDigital Versatile Disc（DVD）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視さ

50

れるため、発光装置を用いることが望ましい。それら電子機器の具体例を図40に示す。

【0580】

図40(A)は発光素子表示装置であり、筐体2001、支持台2002、表示部2003、スピーカー部2004、ビデオ入力端子2005等を含む。本発明の発光装置は表示部2003に用いることができる。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができます。なお、発光素子表示装置は、パソコン用、TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。

【0581】

図40(B)はデジタルスチルカメラであり、本体2101、表示部2102、受像部2103、操作キー2104、外部接続ポート2105、シャッター2106等を含む。本発明の発光装置を表示部2102に用いることで、本発明のデジタルスチルカメラが完成する。

【0582】

図40(C)はノート型パーソナルコンピュータであり、本体2201、筐体2202、表示部2203、キーボード2204、外部接続ポート2205、ポインティングマウス2206等を含む。本発明の発光装置を表示部2203に用いることで、本発明のノート型パーソナルコンピュータが完成する。

【0583】

図40(D)はモバイルコンピュータであり、本体2301、表示部2302、スイッチ2303、操作キー2304、赤外線ポート2305等を含む。本発明の発光装置を表示部2302に用いることで、本発明のモバイルコンピュータが完成する。

【0584】

図40(E)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体2401、筐体2402、表示部A2403、表示部B2404、記録媒体(DVD等)読み込み部2405、操作キー2406、スピーカー部2407等を含む。表示部A2403は主として画像情報を表示し、表示部B2404は主として文字情報を表示する。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。本発明の発光装置を表示部A、B2403、2404に用いることで、本発明の画像再生装置が完成する。

30

【0585】

図40(F)はゴーグル型ディスプレイ(ヘッドマウントディスプレイ)であり、本体2501、表示部2502、アーム部2503を含む。本発明の発光装置を表示部2502に用いることで、本発明のゴーグル型ディスプレイが完成する。

【0586】

図40(G)はビデオカメラであり、本体2601、表示部2602、筐体2603、外部接続ポート2604、リモコン受信部2605、受像部2606、バッテリー2607、音声入力部2608、操作キー2609、接眼部2610等を含む。本発明の発光装置を表示部2602に用いることで、本発明のビデオカメラが完成する。

40

【0587】

ここで図40(H)は携帯電話であり、本体2701、筐体2702、表示部2703、音声入力部2704、音声出力部2705、操作キー2706、外部接続ポート2707、アンテナ2708等を含む。なお、表示部2703は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。本発明の発光装置を表示部2703に用いることで、本発明の携帯電話が完成する。

【0588】

なお、将来的に有機発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。

【0589】

50

また、上記電子機器はインターネットやCATV（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。有機発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。

【0590】


また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。

【0591】


以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は実施例1～22に示したいずれの構成の発光装置を用いても良い。

10


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図 7】




【図 8】




【図 9】




【図 10】




【図 1 1】




【図 1 2】




【図 1 3】




【図 1 4】




【図 1 5】




【図16】




【図17】




【図18】




【図19】




【図 2 0】




【図 2 1】




【図 2 2】




【図 2 3】




【図24】




【図25】




【図26】






【図27】




【図 2 8】






【図 2 9】

(B)表示期間 T_d (C)逆バイアス期間 T_i 


【図 3 0】




【図 3 1】

(B)表示期間 T_d (C)逆バイアス期間 T_i 


【図32】




【図33】




【図34】




【図35】




【図36】




【図37】




【図38】




【図39】




【図40】



【図41】



【図42】



フロントページの続き

(51) Int.CI. F I テーマコード(参考)
H 0 5 B 33/02 (2006.01) H 0 5 B 33/02

F ターム(参考) 5C094 AA03 AA07 BA03 BA27 CA19 DA13 DB01 FA01 FA02 FB12
FB14 FB15 HA05 HA06 HA07 HA08

专利名称(译)	表示装置		
公开(公告)号	JP2016026378A	公开(公告)日	2016-02-12
申请号	JP2015177351	申请日	2015-09-09
[标]申请(专利权)人(译)	株式会社半导体能源研究所		
申请(专利权)人(译)	半导体能源研究所有限公司		
[标]发明人	山崎舜平 小山潤 秋葉麻衣		
发明人	山崎 舜平 小山 潤 秋葉 麻衣		
IPC分类号	H05B33/22 G09F9/30 H01L27/32 H05B33/12 H01L51/50 H05B33/02 G09G3/30 G09G3/20 G09G3/22 G09G3/32 H05B33/14		
CPC分类号	G09G3/2018 G09G3/2022 G09G3/22 G09G3/3241 G09G3/325 G09G3/3283 G09G2300/0426 G09G2300/0814 G09G2300/0842 G09G2300/0861 G09G2300/0866 G09G2310/0256 G09G2310/0262 G09G2310/027 G09G2320/0233 G09G2320/043 G09G2330/028 G09G2330/04 G09G3/3225 G09G3 /3233 G09G3/3258 G09G2300/04 G09G2310/0286 G09G2310/0291 G09G2310/08 G09G2320/045 G09G2330/045 H01L27/12 H01L27/124 H01L27/1255 H01L27/1285 H01L27/13 H01L27/15 H01L27 /3244 H01L27/3248 H01L27/3258 H01L27/3262 H01L27/3265 H01L27/3276 H01L27/3279 H01L29 /4908 H01L29/66757 H01L33/20 H01L33/32 H01L51/0036 H01L51/0038 H01L51/0039 H01L51/0059 H01L51/0073 H01L51/0081 H01L51/0085 H01L51/0087 H01L51/5259 H01L2227/323 H01L2251/308		
FI分类号	H05B33/22.Z G09F9/30.338 G09F9/30.365 H05B33/12.B H05B33/14.A H05B33/02 H01L27/32		
F-TERM分类号	3K107/AA01 3K107/BB01 3K107/CC21 3K107/CC33 3K107/DD89 3K107/DD90 3K107/EE03 5C094 /AA03 5C094/AA07 5C094/BA03 5C094/BA27 5C094/CA19 5C094/DA13 5C094/DB01 5C094/FA01 5C094/FA02 5C094/FB12 5C094/FB14 5C094/FB15 5C094/HA05 5C094/HA06 5C094/HA07 5C094 /HA08		
优先权	2001290290 2001-09-21 JP		
其他公开文献	JP6047640B2		
外部链接	Espacenet		

摘要(译)

由于控制提供给发光元件的电流的TFT的特性，可以防止发光元件的亮度波动，并且可以防止由于有机发光层的劣化而导致的发光元件的亮度的劣化。(EN)提供一种能够不受LED的劣化和温度变化的影响而获得恒定的亮度的发光装置。晶体管3503，在晶体管3503上方的绝缘层42，在绝缘层42上方的第一导电层43，在绝缘层42上方的第二导电层47和第一导电层43。设置发光层45，该发光层45具有在第二导电层47与绝缘层42上方的堤44a和44b之间的区域，并且晶体管3503的源极或漏极电连接至第一导电层43。并且，堤岸44a和44b分别具有与第二导电层47重叠的区域和不与发光层45重叠的区域。[选择图]图38

(21)出願番号	特願2015-177351 (P2015-177351)	(71)出願人	000153878
(22)出願日	平成27年9月9日 (2015.9.9)	株式会社半導体エネルギー研究所	
(62)分割の表示	特願2015-100681 (P2015-100681) の分割	神奈川県厚木市長谷398番地	
原出願日	平成14年9月17日 (2002.9.17)	(72)発明者	山崎 舜平
(31)優先権主張番号	特願2001-290290 (P2001-290290)	神奈川県厚木市長谷398番地	株式会社
(32)優先日	平成13年9月21日 (2001.9.21)	半導体エネルギー研究所内	
(33)優先権主張国	日本国 (JP)	(72)発明者	小山 潤
			神奈川県厚木市長谷398番地 株式会社
			半導体エネルギー研究所内
		(72)発明者	秋葉 麻衣
			神奈川県厚木市長谷398番地 株式会社
			半導体エネルギー研究所内
		Fターム(参考)	3K107 AA01 BB01 CC21 CC33 DD89 DD90 EE03

最終頁に統く