

(19) 日本国特許庁(JP)

## (12) 公開特許公報(A)

(11) 特許出願公開番号

特開2010-117725

(P2010-117725A)

(43) 公開日 平成22年5月27日(2010.5.27)

(51) Int.CI.	F 1	テーマコード (参考)
<b>G09G 3/30</b> (2006.01)	G09G 3/30	J 3K107
<b>G09G 3/20</b> (2006.01)	G09G 3/20	624B 5C080
<b>G09F 9/30</b> (2006.01)	G09G 3/30	K 5C094
<b>H01L 51/50</b> (2006.01)	G09G 3/20	641D 5C380
	G09G 3/20	641A

審査請求 有 請求項の数 4 O L (全 57 頁) 最終頁に続く

(21) 出願番号	特願2009-296727 (P2009-296727)	(71) 出願人	000153878
(22) 出願日	平成21年12月28日 (2009.12.28)		株式会社半導体エネルギー研究所
(62) 分割の表示	特願2007-265540 (P2007-265540)		神奈川県厚木市長谷398番地
	の分割	(72) 発明者	木村 肇
原出願日	平成14年10月25日 (2002.10.25)		神奈川県厚木市長谷398番地 株式会社
(31) 優先権主張番号	特願2001-330050 (P2001-330050)		半導体エネルギー研究所内
(32) 優先日	平成13年10月26日 (2001.10.26)	F ターム (参考)	3K107 AA01 BB01 CC33 EE03 HH05 5C080 AA07 BB05 CC03 DD05 DD08 DD22 DD26 DD28 DD29 EE19 EE29 EE30 FF03 FF11 FF12 HH10 JJ02 JJ03 JJ04 JJ06 KK02 KK07 KK23 KK34 KK43 KK47 KK50
(33) 優先権主張国	日本国 (JP)		

最終頁に続く



(54) 【発明の名称】画素回路

## (57) 【要約】

【課題】 発光装置において、発光素子に電流を供給する TFT のしきい値が画素ごとにばらつくことによって生ずる輝度ムラが、発光装置の画質向上の足かせとなっていた。

【解決手段】 容量手段 111 に、TFT 110 のしきい値に等しい電圧を保持しておき、映像信号をソース信号線から入力する際に、前記容量手段にて保持している電圧を上乗せして TFT 110 のゲート電極に印加する。画素ごとにしきい値がばらついている場合にも、それぞれのしきい値を画素ごとの容量手段 111 が保持するため、しきい値ばらつきの影響をなくすことが可能となる。さらに、しきい値の保存は、容量手段 111 のみにによって行われ、映像信号の書き込み時において、両電極間の電圧が変化しないため、容量値のばらつきは影響しない。

【選択図】図 1



**【特許請求の範囲】****【請求項 1】**

第1の電極と第2の電極を有する容量素子と、  
ゲートが前記容量素子の第2の電極と電気的に接続され、ドレインとソースの間を流れる電流により発光素子の発光が制御されるトランジスタと、  
前記トランジスタのゲートとドレインとの導通を制御する第1のスイッチと、  
前記容量素子の第1の電極と第1の配線との導通を制御する第2のスイッチと、  
前記容量素子の第1の電極と第2の配線との導通を制御する第3のスイッチと、  
前記トランジスタのドレインとソースとを介して前記発光素子に流れる前記電流の導通を制御する第4のスイッチと、を有することを特徴とする画素回路。

10

**【請求項 2】**

第1の電極と第2の電極を有する容量素子と、  
ゲートが前記容量素子の第2の電極と電気的に接続され、ドレインとソースの間を流れる電流により発光素子の発光が制御されるトランジスタと、  
前記トランジスタのゲートとドレインとの導通を制御する第1のスイッチと、  
前記容量素子の第1の電極と第1の配線との導通を制御する第2のスイッチと、  
前記容量素子の第1の電極と第2の配線との導通を制御する第3のスイッチと、  
前記トランジスタのドレインとソースとを介して前記発光素子に流れる前記電流の導通を制御する第4のスイッチと、を有し、  
前記第1の配線から前記第2のスイッチを介して前記容量素子の第1の電極へ、アナログ映像信号が供給されることを特徴とする画素回路。

20

**【請求項 3】**

請求項1または請求項2において、  
前記トランジスタは、非晶質半導体を有することを特徴とする画素回路。

**【請求項 4】**

請求項1または請求項2において、  
前記トランジスタは、結晶質半導体を有することを特徴とする画素回路。

30

**【発明の詳細な説明】****【技術分野】****【0001】**

本発明は、トランジスタを有する発光装置の構成に関する。本発明は特に、ガラス、プラスチック等の絶縁体上に作製される薄膜トランジスタ(以後、TFTと表記する)を有するアクティブマトリクス型発光装置の構成に関する。また、このような発光装置を表示部に用いた電子機器に関する。

**【背景技術】****【0002】**

近年、エレクトロルミネッセンス(Electro Luminescence: EL)素子等を始めとした発光素子を用いた表示装置の開発が活発化している。発光素子は、自らが発光するために視認性が高く、液晶表示装置(LCD)等において必要なバックライトを必要としないために薄型化に適しているとともに、視野角にほとんど制限が無い。

40

**【0003】**

ここで、EL素子とは、電場を加えることで発生するルミネッセンスが得られる発光層を有する素子を指す。この発光層においては、一重項励起状態から基底状態に戻る際の発光(蛍光)と、三重項励起状態から基底状態に戻る際の発光(燐光)とがあるが、本発明の発光装置は、上述したいずれの発光形態であっても良い。

**【0004】**

EL素子は、一対の電極(陽極と陰極)間に発光層が挟まれる形で構成され、通常、積層構造をとっている。代表的には、イーストマン・コダック・カンパニーのTangらが提案した「陽極/正孔輸送層/発光層/電子輸送層/陰極」という積層構造が挙げられる。この構造は非常に発光効率が高く、現在研究が進められているEL素子の多くはこの構造

50

が採用されている。

【0005】

また、これ以外にも、陽極と陰極との間に、「正孔注入層／正孔輸送層／発光層／電子輸送層」または「正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層」の順に積層する構造がある。本発明の発光装置に用いるEL素子の構造としては、上述の構造のいずれを採用していても良い。また、発光層に対して蛍光性色素等をドーピングしても良い。

【0006】

本発明においては、EL素子において、陽極と陰極との間に設けられる全ての層を総称してEL層と呼ぶ。よって、上述の正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層は、全てEL素子に含まれ、陽極、EL層、および陰極で構成される発光素子をEL素子と呼ぶ。

【0007】

図3に、一般的な発光装置における画素の構成を示す。なお、代表的な発光装置として、EL表示装置を例とする。図3に示した画素は、ソース信号線301、ゲート信号線302、スイッチング用TFT303、駆動用TFT304、容量手段305、EL素子306、電流供給線307、電源308を有している。

【0008】

各部の接続関係について説明する。ここで、TFTはゲート、ソース、ドレインの3端子を有するが、ソース、ドレインに関しては、TFTの構造上、明確に区別が出来ない。よって、素子間の接続について説明する際は、ソース、ドレインのうち一方を第1の電極、他方を第2の電極と表記する。TFTのON、OFFについて、各端子の電位等(あるTFTのゲート・ソース間電圧等)について説明が必要な際には、ソース、ドレイン等と表記する。

【0009】

また、本発明において、TFTがONしているとは、TFTのゲート・ソース間電圧がそのしきい値を超えており、ソース、ドレイン間に電流が流れる状態をいい、TFTがOFFしているとは、TFTのゲート・ソース間電圧がそのしきい値を下回り、ソース、ドレイン間に電流が流れていないう状態をいう。

【0010】

スイッチング用TFT303のゲート電極は、ゲート信号線302に接続され、第1の電極はソース信号線301に接続され、第2の電極は駆動用TFT304のゲート電極に接続されている。駆動用TFT304の第1の電極は、電流供給線307に接続され、第2の電極はEL素子306の第1の電極に接続されている。EL素子306の第2の電極は、電源308に接続されている。容量手段305は、駆動用TFT304のゲート電極と第1の電極との間に接続され、駆動用TFT304のゲート・ソース間電圧を保持する。

【0011】

ゲート信号線302の電位が変化してスイッチング用TFT303がONすると、ソース信号線301に入力されている映像信号は、駆動用TFT304のゲート電極へと入力される。入力された映像信号の電位に従って、駆動用TFT304のゲート・ソース間電圧が決定し、駆動用TFT304のソース・ドレイン間を流れる電流(以下、ドレイン電流と表記)が決定する。この電流はEL素子306に供給されて発光する。

【0012】

ところで、多結晶シリコン(ポリシリコン 以下P-Si)で形成されたTFTは、非晶質シリコン(アモルファスシリコン 以下A-Si)で形成されたTFTよりも電界効果移動度が高く、ON電流が大きいため、発光装置に用いるトランジスタとしてより適している。

【0013】

反面、ポリシリコンで形成されたTFTは、結晶粒界における欠陥に起因して、その電

10

20

30

40

50

気的特性にばらつきが生じやすいといった問題点を有している。

【0014】

図3に示した画素において、画素を構成するTFTのしきい値やON電流等の特性が画素ごとにばらつくと、同じ映像信号を入力した場合にも、それに応じてTFTのドレイン電流の大きさが異なってくるため、EL素子306の輝度がばらつく。よってアナログ階調の場合、問題となっていた。

【0015】

そこで、TFTのしきい値等がON電流に影響しにくい領域を用いて、EL素子を輝度100%、0%の2つの状態のみで駆動するデジタル階調方式が提案されている。この方式では、白、黒の2階調しか表現出来ないため、時間階調方式等と組み合わせて多階調化を実現している。10

【0016】

デジタル階調方式と時間階調方式とを組み合わせた方法を用いる場合の発光装置の画素の構成は、図4(A)(B)に示したようなものがある。スイッチング用TFT404、駆動用TFT405に加え、消去用TFT406を用いることによって、発光時間の長さを細かく制御することが可能となっている。

【0017】

一方、アナログ階調方式を用いて、TFTのしきい値ばらつきを補正することの出来るものが提案されている(例えば、特許文献1参照)。

【先行技術文献】20

【特許文献】

【0018】

【特許文献1】米国特許第6229506号明細書

【0019】

図5に示すように、ソース信号線501、第1～第3のゲート信号線502～504、TFT505～508、容量手段509(C<sub>2</sub>)、510(C<sub>1</sub>)、電流供給線512、EL素子511を有する。

【0020】

TFT505のゲート電極は、第1のゲート信号線502に接続され、第1の電極は、ソース信号線501に接続され、第2の電極は、容量手段509の第1の電極に接続されている。容量手段509の第2の電極は、容量手段510の第1の電極に接続され、容量手段510の第2の電極は、電流供給線512に接続されている。TFT506のゲート電極は、容量手段509の第2の電極および容量手段510の第1の電極に接続され、第1の電極は、電流供給線512に接続され、第2の電極は、TFT507の第1の電極およびTFT508の第1の電極に接続されている。TFT507のゲート電極は、第2のゲート信号線503に接続され、第2の電極は、容量手段509の第2の電極および容量手段510の第1の電極に接続されている。TFT508のゲート電極は、第3のゲート信号線504に接続され、第2の電極は、EL素子511の第1の電極に接続されている。EL素子511の第2の電極には、電源513によって一定電位が与えられ、電流供給線512とは互いに電位差を有する。

【0021】40

図5(B)および図6(A)～(F)を用いて、動作について説明する。図5(B)は、ソース信号線501、第1～第3のゲート信号線502～504に入力される映像信号およびパルスのタイミングを示しており、図6に示す各動作にあわせて、I～VIIIの区間に分割している。また、図5に示した画素の一例では、4つのTFTを用いて構成され、その極性は全てPチャネル型である。よって、ゲート電極にLレベルが入力されてONし、Hレベルが入力されてOFFするものとする。

【0022】

まず、第1のゲート信号線502がLレベルとなり、TFT505がONする(区間I)。続いて第2、第3のゲート信号線がLレベルとなり、TFT507、508がONする50

。ここで、図6(A)に示すように、容量手段509、510が充電され、容量手段510が保持する電圧が、TFT506のしきい値( $V_{th}$ )を上回ったところで、TFT506がONする(区間II)。

【 0 0 2 3 】

続いて、第3のゲート信号線がHレベルとなって、TFT508がOFFする。すると、容量手段509、510に貯まっていた電荷が再び移動し、容量手段510に保持される電圧は、やがて $V_{th}$ に等しくなる。このとき、図6(B)にも示すように、電流供給線512、ソース信号線501の電位はいずれも $V_{DD}$ であるので、容量手段509においても、保持されている電圧は $V_{th}$ に等しくなる。よって、やがてTFT506はOFFする。

【 0 0 2 4 】

前述のように、容量手段 509、510 に保持されている電圧が  $V_{th}$  に等しくなったところで、第 2 のゲート信号線 503 が H レベルとなり、TFT507 が OFF する(区間 I V)。この動作により、図 6(C)に示すように、容量手段において  $V_{th}$  が保持される。

【 0 0 2 5 】

このとき、容量手段 5 1 0 ( $C_1$ ) に保持されている電荷  $Q_1$  については、式(1)のような関係が成立する。同時に、容量手段 5 0 9 ( $C_2$ ) に保持されている電荷  $Q_2$  においては、式(2)のような関係が成立する。

【 0 0 2 6 】

【数1】

$$Q_1 = C_1 \times |V_{th}| \quad \dots \dots \dots \quad (1)$$

【 0 0 2 7 】

## 【数2】

$$Q_2 = C_2 \times |V_{th}| \quad \dots \dots \dots \quad (2)$$

【 0 0 2 8 】

続いて、図 6(D)に示すように、映像信号の入力が行われる(区間 V)。ソース信号線 S01 に映像信号が出力されて、その電位は  $V_{DD}$  から映像信号の電位  $V_{Data}$ (ここでは、TFT506 が P チャンネル型であるので、 $V_{DD} > V_{Data}$  とする。)となる。このときの、TFT506 のゲート電極の電位を  $V_P$  とし、このノードにおける電荷を  $Q$  とすると、容量手段 S09、S10 を含めた電荷保存則により、式(3)、(4)のような関係が成立する。

[ 0 0 2 9 ]

【数3】

$$Q+Q_1=C_1 \times (V_{DD}-V_P) \quad \dots \dots \dots \quad (3)$$

[ 0 0 3 0 ]

【数4】

$$Q - Q_2 = C_2 \times (V_p - V_{Data}) \quad \dots \dots \dots \quad (4)$$

[ 0 0 3 1 ]

式(1)～(4)より、TFT506のゲート電極の電位 $V_P$ は、式(5)で表される。

【 0 0 3 2 】

【数 5】

$$V_P = \frac{C_1}{C_1+C_2} V_{DD} + \frac{C_2}{C_1+C_2} |V_{Data}-V_{th}| \quad \dots\dots\dots(5)$$

【 0 0 3 3 】

よって、TFT506のゲート・ソース間電圧  $V_{GS}$  は、式(6)で表される。

【 0 0 3 4 】

【数 6】

10

$$V_{GS} = V_P - V_{DD}$$

$$\begin{aligned} &= \frac{C_2}{C_1+C_2} (V_{Data}-V_{DD}) - |V_{th}| \\ &= \frac{C_2}{C_1+C_2} (V_{Data}-V_{DD}) + V_{th} \quad \dots\dots\dots(6) \end{aligned}$$

20

【 0 0 3 5 】

式(6)右辺には、 $V_{th}$  の項が含まれる。すなわち、ソース信号線より入力される映像信号には、その画素における TFT506 のしきい値が上乗せされて容量手段 510 に保持される。

【 0 0 3 6 】

映像信号の入力が完了すると、第 1 のゲート信号線 502 が H レベルとなって、TFT505 が OFF する(区間 VI)。その後、ソース信号線は所定の電位に戻る(区間 VII)。以上の動作によって、映像信号の画素への書き込み動作が完了する(図 6(E))。

【 0 0 3 7 】

続いて、第 3 のゲート信号線が L レベルとなり、TFT508 が ON し、EL 素子に図 6(F)に示すように電流が流れることによって EL 素子が発光する。このとき EL 素子に流れる電流の値は、TFT506 のゲート・ソース間電圧に従ったものであり、TFT506 を流れるドレイン電流  $I_{DS}$  は、式(7)で表される。

30

【 0 0 3 8 】

【数 7】

$$\begin{aligned} I_{DS} &= \frac{\beta}{2} (V_{GS}-V_{th})^2 \\ &= \frac{\beta}{2} \left\{ \frac{C_2}{C_1+C_2} (V_{Data}-V_{DD}) \right\}^2 \quad \dots\dots\dots(7) \end{aligned}$$

40

【 0 0 3 9 】

式(7)より、TFT506 のドレイン電流  $I_{DS}$  には、しきい値  $V_{th}$  の値に依存しないことがわかる。よって、TFT506 のしきい値がばらついた場合にも、画素ごとにその値を補正して映像信号に上乗せすることにより、映像信号の電位  $V_{Data}$  に従った電流が EL 素子に流れることがわかる。

【発明の概要】

【発明が解決しようとする課題】

50

**【0040】**

しかし、前述の構成の場合、容量手段509、510の容量値がばらついた場合には、TFT506のドレイン電流 $I_{DS}$ がばらついてしまうことになる。そこで、本発明においては、容量値のばらつきの影響を受けることのない構成によって、TFTのしきい値ばらつきを補正することの出来る構成の画素を用いた発光装置を提供することを目的とする。

**【課題を解決するための手段】****【0041】**

前述の方法によると、TFT506のドレイン電流 $I_{DS}$ は、2つの容量手段509、510の容量値に依存していた。つまり、しきい値を保持している状態(図6(C))から、映像信号の書き込み(図6(D))に移るとき、容量手段 $C_1$ 、 $C_2$ 間においては電荷の移動がある。つまり、 $C_1$ の両電極間の電圧と、 $C_2$ の両電極間の電圧とは、図6(C) 図6(D)において変化する。そのとき、 $C_1$ 、 $C_2$ の容量値にばらつきがあると、 $C_1$ の両電極間の電圧と、 $C_2$ の両電極間の電圧もまたばらつくことになる。本発明においては、容量手段を用いてしきい値を保存した後に、映像信号を入力する過程においては、容量手段において電荷の移動がない。よって、容量手段の両電極間の電圧が変化しない。そのため、映像信号にしきい値をそのまま上乗せすることによって補正を行うことが出来るため、ドレイン電流が容量値のばらつきによる影響を受けないようにすることが出来る。

10

**【0042】**

また、本発明におけるトランジスタとしては、主としてTFTを用いて構成したものをして挙げているが、単結晶トランジスタ又は有機物を利用したトランジスタでもよい。例えば、単結晶トランジスタとしては、SOI技術を用いて形成されたトランジスタとすることができる。また、薄膜トランジスタとしては、活性層として多結晶半導体を用いたものでも、非晶質半導体を用いたものでもよい。例えば、ポリシリコンを用いたTFTや、アモルファスシリコンを用いたTFTとすることができます。その他、バイポーラトランジスタや、カーボンナノチューブ等により形成されたトランジスタを用いても良い。

20

**【0043】**

本発明の構成を以下に記す。

**【0044】**

本発明の発光装置は、

発光素子が備えられた画素を有する発光装置であって、

30

前記画素は、

電流供給線と、第1乃至第4のトランジスタと、容量手段とを少なくとも有し、

前記第1のトランジスタのゲート電極は、前記第2のトランジスタの第1の電極および、前記容量手段の第1の電極と電気的に接続され、第1の電極は、前記電流供給線と電気的に接続され、第2の電極は、前記第2のトランジスタの第2の電極および、前記第3のトランジスタの第1の電極と電気的に接続され、

前記第2のトランジスタのゲート電極には、第1の信号が入力され、

前記第3のトランジスタのゲート電極には、第2の信号が入力され、

前記容量手段の第2の電極は、前記第4のトランジスタの第1の電極と電気的に接続され、

40

前記第4のトランジスタのゲート電極には、第3の信号が入力され、第2の電極は、前記電流供給線と電気的に接続された構成を有することを特徴としている。

**【0045】**

本発明の発光装置は、

発光素子が備えられた画素を有する発光装置であって、

前記画素は、

ソース信号線と、第1乃至第4のゲート信号線と、電流供給線と、第1乃至第5のトランジスタと、容量手段と、発光素子とを有し、

前記第1のトランジスタのゲート電極は、前記第1のゲート信号線と電気的に接続され、第1の電極は、前記ソース信号線と電気的に接続され、第2の電極は、前記容量手段の

50

第1の電極および、前記第2のトランジスタの第1の電極と電気的に接続され、

前記第2のトランジスタのゲート電極は、前記第2のゲート信号線と電気的に接続され、第2の電極は、前記電流供給線と電気的に接続され、

前記容量手段の第2の電極は、前記第3のトランジスタの第1の電極および、前記第5のトランジスタのゲート電極と電気的に接続され、

前記第3のトランジスタのゲート電極は、前記第3のゲート信号線と電気的に接続され、第2の電極は、前記第4のトランジスタの第1の電極および、前記第5のトランジスタの第1の電極と電気的に接続され、

前記第4のトランジスタのゲート電極は、前記第4のゲート信号線と電気的に接続され、第2の電極は、前記発光素子の第1の電極と電気的に接続され、

前記第5のトランジスタの第2の電極は、前記電流供給線と電気的に接続されていることを特徴としている。

#### 【0046】

本発明の発光装置は、

発光素子が備えられた画素を有する発光装置であって、

前記画素は、

ソース信号線と、第1乃至第3のゲート信号線と、電流供給線と、第1乃至第5のトランジスタと、容量手段と、発光素子とを有し、

前記第1のトランジスタのゲート電極は、前記第1のゲート信号線と電気的に接続され、第1の電極は、前記ソース信号線と電気的に接続され、第2の電極は、前記容量手段の第1の電極および、前記第2のトランジスタの第1の電極と電気的に接続され、

前記第2のトランジスタのゲート電極は、前記第2のゲート信号線と電気的に接続され、第2の電極は、前記電流供給線と電気的に接続され、

前記容量手段の第2の電極は、前記第3のトランジスタの第1の電極および、前記第5のトランジスタのゲート電極と電気的に接続され、

前記第3のトランジスタのゲート電極は、前記第2のゲート信号線と電気的に接続され、第2の電極は、前記第4のトランジスタの第1の電極および、前記第5のトランジスタの第1の電極と電気的に接続され、

前記第4のトランジスタのゲート電極は、前記第3のゲート信号線と電気的に接続され、第2の電極は、前記発光素子の第1の電極と電気的に接続され、

前記第5のトランジスタの第2の電極は、前記電流供給線と電気的に接続されていることを特徴としている。

#### 【0047】

本発明の発光装置は、

発光素子が備えられた画素を有する発光装置であって、

前記画素は、

ソース信号線と、第1乃至第4のゲート信号線と、電流供給線と、第1乃至第5のトランジスタと、容量手段と、発光素子とを有し、

前記第1のトランジスタのゲート電極は、前記第1のゲート信号線と電気的に接続され、第1の電極は、前記ソース信号線と電気的に接続され、第2の電極は、前記第2のトランジスタの第1の電極および、前記容量手段の第1の電極と電気的に接続され、

前記第2のトランジスタのゲート電極は、前記第2のゲート信号線と電気的に接続され、第2の電極は、前記第4のトランジスタの第1の電極および、前記第5のトランジスタの第1の電極と電気的に接続され、

前記容量手段の第2の電極は、前記第3のトランジスタの第1の電極および、前記第5のトランジスタのゲート電極と電気的に接続され、

前記第3のトランジスタのゲート電極は、前記第3のゲート信号線と電気的に接続され、第2の電極は、前記第5のトランジスタの第2の電極および、前記発光素子の第1の電極と電気的に接続され、

前記第4のトランジスタのゲート電極は、前記第4のゲート信号線と電気的に接続され

10

20

30

40

50

、第2の電極は、前記電流供給線と電気的に接続されていることを特徴としている。

【0048】

本発明の発光装置は、

発光素子が備えられた画素を有する発光装置であって、

前記画素は、

ソース信号線と、第1乃至第3のゲート信号線と、電流供給線と、第1乃至第5のトランジスタと、容量手段と、発光素子とを有し、

前記第1のトランジスタのゲート電極は、前記第1のゲート信号線と電気的に接続され、第1の電極は、前記ソース信号線と電気的に接続され、第2の電極は、前記第2のトランジスタの第1の電極および、前記容量手段の第1の電極と電気的に接続され、  
10

前記第2のトランジスタのゲート電極は、前記第2のゲート信号線と電気的に接続され、第2の電極は、前記第4のトランジスタの第1の電極および、前記第5のトランジスタの第1の電極と電気的に接続され、

前記容量手段の第2の電極は、前記第3のトランジスタの第1の電極および、前記第5のトランジスタのゲート電極と電気的に接続され、

前記第3のトランジスタのゲート電極は、前記第2のゲート信号線と電気的に接続され、第2の電極は、前記第5のトランジスタの第2の電極および、前記発光素子の第1の電極と電気的に接続され、

前記第4のトランジスタのゲート電極は、前記第3のゲート信号線と電気的に接続され、第2の電極は、前記電流供給線と電気的に接続されていることを特徴としている。  
20

【0049】

本発明の発光装置は、

発光素子が備えられた画素を有する発光装置であって、

前記画素は、

ソース信号線と、第1乃至第5のゲート信号線と、電流供給線と、第1乃至第6のトランジスタと、容量手段と、発光素子とを有し、

前記第1のトランジスタのゲート電極は、前記第1のゲート信号線と電気的に接続され、第1の電極は、前記ソース信号線と電気的に接続され、第2の電極は、前記容量手段の第1の電極および、前記第2のトランジスタの第1の電極と電気的に接続され、  
30

前記第2のトランジスタのゲート電極は、前記第2のゲート信号線と電気的に接続され、第2の電極は、前記電流供給線と電気的に接続され、

前記容量手段の第2の電極は、前記第3のトランジスタの第1の電極および、前記第5のトランジスタのゲート電極と電気的に接続され、

前記第3のトランジスタのゲート電極は、前記第3のゲート信号線と電気的に接続され、第2の電極は、前記第4のトランジスタの第1の電極および、前記第5のトランジスタの第1の電極と電気的に接続され、  
30

前記第4のトランジスタのゲート電極は、前記第4のゲート信号線と電気的に接続され、第2の電極は、前記発光素子の第1の電極と電気的に接続され、

前記第5のトランジスタの第2の電極は、前記電流供給線と電気的に接続され、

前記第6のトランジスタのゲート電極は、前記第5のゲート信号線と電気的に接続され、第1の電極は、前記第3のトランジスタの第1の電極もしくは、前記第3のトランジスタの第2の電極と電気的に接続されていることを特徴としている。  
40

【0050】

本発明の発光装置は、

発光素子が備えられた画素を有する発光装置であって、

前記画素は、

ソース信号線と、第1乃至第4のゲート信号線と、電流供給線と、第1乃至第6のトランジスタと、容量手段と、発光素子とを有し、

前記第1のトランジスタのゲート電極は、前記第1のゲート信号線と電気的に接続され、第1の電極は、前記ソース信号線と電気的に接続され、第2の電極は、前記容量手段の  
50

第1の電極および、前記第2のトランジスタの第1の電極と電気的に接続され、

前記第2のトランジスタのゲート電極は、前記第2のゲート信号線と電気的に接続され、第2の電極は、前記電流供給線と電気的に接続され、

前記容量手段の第2の電極は、前記第3のトランジスタの第1の電極および、前記第5のトランジスタのゲート電極と電気的に接続され、

前記第3のトランジスタのゲート電極は、前記第2のゲート信号線と電気的に接続され、第2の電極は、前記第4のトランジスタの第1の電極および、前記第5のトランジスタの第1の電極と電気的に接続され、

前記第4のトランジスタのゲート電極は、前記第3のゲート信号線と電気的に接続され、第2の電極は、前記発光素子の第1の電極と電気的に接続され、

前記第5のトランジスタの第2の電極は、前記電流供給線と電気的に接続され、

前記第6のトランジスタのゲート電極は、前記第4のゲート信号線と電気的に接続され、第1の電極は、前記第3のトランジスタの第1の電極もしくは、前記第3のトランジスタの第2の電極と電気的に接続されていることを特徴としている。

#### 【0051】

本発明の発光装置は、

発光素子が備えられた画素を有する発光装置であって、

前記画素は、

ソース信号線と、第1乃至第4のゲート信号線と、電流供給線と、第1乃至第6のトランジスタと、容量手段と、発光素子とを有し、

前記第1のトランジスタのゲート電極は、前記第1のゲート信号線と電気的に接続され、第1の電極は、前記ソース信号線と電気的に接続され、第2の電極は、前記容量手段の第1の電極および、前記第2のトランジスタの第1の電極と電気的に接続され、

前記第2のトランジスタのゲート電極は、前記第2のゲート信号線と電気的に接続され、第2の電極は、前記第5のトランジスタの第1の電極および、前記第6のトランジスタの第1の電極と電気的に接続され、

前記容量手段の第2の電極は、前記第3のトランジスタの第1の電極と、前記第5のトランジスタのゲート電極と、前記第6のトランジスタのゲート電極と電気的に接続され、

前記第3のトランジスタのゲート電極は、前記第3のゲート信号線と電気的に接続され、第2の電極は、前記第4のトランジスタの第1の電極および、前記第5のトランジスタの第2の電極と電気的に接続され、

前記第4のトランジスタのゲート電極は、前記第4のゲート信号線と電気的に接続され、第2の電極は、前記発光素子の第1の電極と電気的に接続され、

前記第6のトランジスタの第2の電極は、前記電流供給線と電気的に接続されていることを特徴としている。

#### 【0052】

本発明の発光装置は、

発光素子が備えられた画素を有する発光装置であって、

前記画素は、

ソース信号線と、第1乃至第3のゲート信号線と、電流供給線と、第1乃至第6のトランジスタと、容量手段と、発光素子とを有し、

前記第1のトランジスタのゲート電極は、前記第1のゲート信号線と電気的に接続され、第1の電極は、前記ソース信号線と電気的に接続され、第2の電極は、前記容量手段の第1の電極および、前記第2のトランジスタの第1の電極と電気的に接続され、

前記第2のトランジスタのゲート電極は、前記第2のゲート信号線と電気的に接続され、第2の電極は、前記第5のトランジスタの第1の電極および、前記第6のトランジスタの第1の電極と電気的に接続され、

前記容量手段の第2の電極は、前記第3のトランジスタの第1の電極と、前記第5のトランジスタのゲート電極と、前記第6のトランジスタのゲート電極と電気的に接続され、

前記第3のトランジスタのゲート電極は、前記第2のゲート信号線と電気的に接続され、

10

20

30

40

50

、第2の電極は、前記第4のトランジスタの第1の電極および、前記第5のトランジスタの第2の電極と電気的に接続され、

前記第4のトランジスタのゲート電極は、前記第3のゲート信号線と電気的に接続され、第2の電極は、前記発光素子の第1の電極と電気的に接続され、

前記第6のトランジスタの第2の電極は、前記電流供給線と電気的に接続されていることを特徴としている。

#### 【0053】

本発明の発光装置は、

発光素子が備えられた画素を有する発光装置であって、

前記画素は、

ソース信号線と、第1乃至第4のゲート信号線と、電流供給線と、第1乃至第6のトランジスタと、容量手段と、発光素子とを有し、

前記第1のトランジスタのゲート電極は、前記第1のゲート信号線と電気的に接続され、

、第1の電極は、前記ソース信号線と電気的に接続され、第2の電極は、前記容量手段の第1の電極および、前記第2のトランジスタの第1の電極と電気的に接続され、

前記第2のトランジスタのゲート電極は、前記第2のゲート信号線と電気的に接続され、第2の電極は、前記第5のトランジスタの第1の電極および、前記第6のトランジスタの第1の電極と電気的に接続され、

前記容量手段の第2の電極は、前記第3のトランジスタの第1の電極と、前記第5のトランジスタのゲート電極と、前記第6のトランジスタのゲート電極と電気的に接続され、

前記第3のトランジスタのゲート電極は、前記第3のゲート信号線と電気的に接続され、第2の電極は、前記第4のトランジスタの第1の電極および、前記第5のトランジスタの第2の電極と電気的に接続され、

前記第4のトランジスタのゲート電極は、前記第4のゲート信号線と電気的に接続され、第2の電極は、前記発光素子の第1の電極と電気的に接続され、

前記第6のトランジスタの第2の電極は、前記電流供給線と電気的に接続されていることを特徴としている。

#### 【0054】

本発明の発光装置は、

発光素子が備えられた画素を有する発光装置であって、

前記画素は、

ソース信号線と、第1乃至第3のゲート信号線と、電流供給線と、第1乃至第6のトランジスタと、容量手段と、発光素子とを有し、

前記第1のトランジスタのゲート電極は、前記第1のゲート信号線と電気的に接続され、第1の電極は、前記ソース信号線と電気的に接続され、第2の電極は、前記容量手段の第1の電極および、前記第2のトランジスタの第1の電極と電気的に接続され、

前記第2のトランジスタのゲート電極は、前記第2のゲート信号線と電気的に接続され、第2の電極は、前記第5のトランジスタの第1の電極および、前記第6のトランジスタの第1の電極と電気的に接続され、

前記容量手段の第2の電極は、前記第3のトランジスタの第1の電極と、前記第5のトランジスタのゲート電極と、前記第6のトランジスタのゲート電極と電気的に接続され、

前記第3のトランジスタのゲート電極は、前記第2のゲート信号線と電気的に接続され、第2の電極は、前記第4のトランジスタの第1の電極および、前記第5のトランジスタの第2の電極と電気的に接続され、

前記第4のトランジスタのゲート電極は、前記第3のゲート信号線と電気的に接続され、第2の電極は、前記発光素子の第1の電極と電気的に接続され、

前記第6のトランジスタの第2の電極は、前記電流供給線と電気的に接続されていることを特徴としている。

#### 【0055】

本発明の発光装置は、

10

20

30

40

50

発光素子が備えられた画素を有する発光装置であって、

前記画素は、

ソース信号線と、第1乃至第4のゲート信号線と、電流供給線と、第1乃至第6のトランジスタと、容量手段と、発光素子とを有し、

前記第1のトランジスタのゲート電極は、前記第1のゲート信号線と電気的に接続され、第1の電極は、前記ソース信号線と電気的に接続され、第2の電極は、前記容量手段の第1の電極および、前記第2のトランジスタの第1の電極と電気的に接続され、

前記第2のトランジスタのゲート電極は、前記第2のゲート信号線と電気的に接続され、第2の電極は、前記第5のトランジスタの第1の電極および、前記第6のトランジスタの第1の電極と電気的に接続され、

前記容量手段の第2の電極は、前記第3のトランジスタの第1の電極と、前記第5のトランジスタのゲート電極と、前記第6のトランジスタのゲート電極と電気的に接続され、

前記第3のトランジスタのゲート電極は、前記第3のゲート信号線と電気的に接続され、第2の電極は、前記第5のトランジスタの第2の電極および、前記発光素子の第1の電極と電気的に接続され、

前記第4のトランジスタのゲート電極は、前記第4のゲート信号線と電気的に接続され、第1の電極は、前記第6のトランジスタの第2の電極と電気的に接続され、第2の電極は、前記電流供給線と電気的に接続されていることを特徴としている。

#### 【0056】

本発明の発光装置は、

20

発光素子が備えられた画素を有する発光装置であって、

前記画素は、

ソース信号線と、第1乃至第3のゲート信号線と、電流供給線と、第1乃至第6のトランジスタと、容量手段と、発光素子とを有し、

前記第1のトランジスタのゲート電極は、前記第1のゲート信号線と電気的に接続され、第1の電極は、前記ソース信号線と電気的に接続され、第2の電極は、前記容量手段の第1の電極および、前記第2のトランジスタの第1の電極と電気的に接続され、

前記第2のトランジスタのゲート電極は、前記第2のゲート信号線と電気的に接続され、第2の電極は、前記第5のトランジスタの第1の電極および、前記第6のトランジスタの第1の電極と電気的に接続され、

前記容量手段の第2の電極は、前記第3のトランジスタの第1の電極と、前記第5のトランジスタのゲート電極と、前記第6のトランジスタのゲート電極と電気的に接続され、

前記第3のトランジスタのゲート電極は、前記第2のゲート信号線と電気的に接続され、第2の電極は、前記第5のトランジスタの第2の電極および、前記発光素子の第1の電極と電気的に接続され、

前記第4のトランジスタのゲート電極は、前記第3のゲート信号線と電気的に接続され、第1の電極は、前記第6のトランジスタの第2の電極と電気的に接続され、第2の電極は、前記電流供給線と電気的に接続されていることを特徴としている。

#### 【0057】

本発明の発光装置は、

40

発光素子が備えられた画素を有する発光装置であって、

前記画素は、

ソース信号線と、第1乃至第4のゲート信号線と、電流供給線と、第1乃至第6のトランジスタと、容量手段と、発光素子とを有し、

前記第1のトランジスタのゲート電極は、前記第1のゲート信号線と電気的に接続され、第1の電極は、前記ソース信号線と電気的に接続され、第2の電極は、前記容量手段の第1の電極および、前記第2のトランジスタの第1の電極と電気的に接続され、

前記第2のトランジスタのゲート電極は、前記第2のゲート信号線と電気的に接続され、第2の電極は、前記第4のトランジスタの第1の電極および、前記第5のトランジスタの第1の電極と電気的に接続され、

50

前記容量手段の第2の電極は、前記第3のトランジスタの第1の電極と、前記第5のトランジスタのゲート電極と、前記第6のトランジスタのゲート電極と電気的に接続され、

前記第3のトランジスタのゲート電極は、前記第3のゲート信号線と電気的に接続され、第2の電極は、前記第5のトランジスタの第2の電極および、前記発光素子の第1の電極と電気的に接続され、

前記第4のトランジスタのゲート電極は、前記第4のゲート信号線と電気的に接続され、第2の電極は、前記第6のトランジスタの第1の電極と電気的に接続され、

前記第6のトランジスタの第2の電極は、前記電流供給線と電気的に接続されていることを特徴としている。

#### 【0058】

10

本発明の発光装置は、

発光素子が備えられた画素を有する発光装置であって、

前記画素は、

ソース信号線と、第1乃至第3のゲート信号線と、電流供給線と、第1乃至第6のトランジスタと、容量手段と、発光素子とを有し、

前記第1のトランジスタのゲート電極は、前記第1のゲート信号線と電気的に接続され、第1の電極は、前記ソース信号線と電気的に接続され、第2の電極は、前記容量手段の第1の電極および、前記第2のトランジスタの第1の電極と電気的に接続され、

前記第2のトランジスタのゲート電極は、前記第2のゲート信号線と電気的に接続され、第2の電極は、前記第4のトランジスタの第1の電極および、前記第5のトランジスタの第1の電極と電気的に接続され、

20

前記容量手段の第2の電極は、前記第3のトランジスタの第1の電極と、前記第5のトランジスタのゲート電極と、前記第6のトランジスタのゲート電極と電気的に接続され、

前記第3のトランジスタのゲート電極は、前記第2のゲート信号線と電気的に接続され、第2の電極は、前記第5のトランジスタの第2の電極および、前記発光素子の第1の電極と電気的に接続され、

前記第4のトランジスタのゲート電極は、前記第3のゲート信号線と電気的に接続され、第2の電極は、前記第6のトランジスタの第1の電極と電気的に接続され、

前記第6のトランジスタの第2の電極は、前記電流供給線と電気的に接続されていることを特徴としている。

30

#### 【0059】

本発明の発光装置は、

発光素子が備えられた画素を有する発光装置であって、

前記画素は、

ソース信号線と、第1乃至第5のゲート信号線と、電流供給線と、第1乃至第7のトランジスタと、容量手段と、発光素子とを有し、

前記第1のトランジスタのゲート電極は、前記第1のゲート信号線と電気的に接続され、第1の電極は、前記ソース信号線と電気的に接続され、第2の電極は、前記容量手段の第1の電極および、前記第2のトランジスタの第1の電極と電気的に接続され、

前記第2のトランジスタのゲート電極は、前記第2のゲート信号線と電気的に接続され、第2の電極は、前記第5のトランジスタの第1の電極および、前記第6のトランジスタの第1の電極と電気的に接続され、

40

前記容量手段の第2の電極は、前記第3のトランジスタの第1の電極と、前記第5のトランジスタのゲート電極と、前記第6のトランジスタのゲート電極と電気的に接続され、

前記第3のトランジスタのゲート電極は、前記第3のゲート信号線と電気的に接続され、第2の電極は、前記第5のトランジスタの第2の電極および、前記発光素子の第1の電極と電気的に接続され、

前記第4のトランジスタのゲート電極は、前記第4のゲート信号線と電気的に接続され、第1の電極は、前記第6のトランジスタの第2の電極と電気的に接続され、第2の電極は、前記電流供給線と電気的に接続され、

50

前記第7のトランジスタのゲート電極は、前記第5のゲート信号線と電気的に接続され、第1の電極は、前記第3のトランジスタの第1の電極もしくは、前記第3のトランジスタの第2の電極と電気的に接続されていることを特徴としている。

#### 【0060】

本発明の発光装置は、  
発光素子が備えられた画素を有する発光装置であって、  
前記画素は、  
ソース信号線と、第1乃至第4のゲート信号線と、電流供給線と、第1乃至第7のトランジスタと、容量手段と、発光素子とを有し、

前記第1のトランジスタのゲート電極は、前記第1のゲート信号線と電気的に接続され、第1の電極は、前記ソース信号線と電気的に接続され、第2の電極は、前記容量手段の第1の電極および、前記第2のトランジスタの第1の電極と電気的に接続され、

前記第2のトランジスタのゲート電極は、前記第2のゲート信号線と電気的に接続され、第2の電極は、前記第5のトランジスタの第1の電極および、前記第6のトランジスタの第1の電極と電気的に接続され、

前記容量手段の第2の電極は、前記第3のトランジスタの第1の電極と、前記第5のトランジスタのゲート電極と、前記第6のトランジスタのゲート電極と電気的に接続され、

前記第3のトランジスタのゲート電極は、前記第2のゲート信号線と電気的に接続され、第2の電極は、前記第5のトランジスタの第2の電極および、前記発光素子の第1の電極と電気的に接続され、

前記第4のトランジスタのゲート電極は、前記第3のゲート信号線と電気的に接続され、第1の電極は、前記第6のトランジスタの第2の電極と電気的に接続され、第2の電極は、前記電流供給線と電気的に接続され、

前記第7のトランジスタのゲート電極は、前記第4のゲート信号線と電気的に接続され、第1の電極は、前記第3のトランジスタの第1の電極もしくは、前記第3のトランジスタの第2の電極と電気的に接続されていることを特徴としている。

#### 【0061】

本発明の発光装置は、  
発光素子が備えられた画素を有する発光装置であって、  
前記画素は、

ソース信号線と、第1乃至第5のゲート信号線と、電流供給線と、第1乃至第7のトランジスタと、容量手段と、発光素子とを有し、

前記第1のトランジスタのゲート電極は、前記第1のゲート信号線と電気的に接続され、第1の電極は、前記ソース信号線と電気的に接続され、第2の電極は、前記容量手段の第1の電極および、前記第2のトランジスタの第1の電極と電気的に接続され、

前記第2のトランジスタのゲート電極は、前記第2のゲート信号線と電気的に接続され、第2の電極は、前記第4のトランジスタの第1の電極および、前記第5のトランジスタの第1の電極と電気的に接続され、

前記容量手段の第2の電極は、前記第3のトランジスタの第1の電極と、前記第5のトランジスタのゲート電極と、前記第6のトランジスタのゲート電極と電気的に接続され、

前記第3のトランジスタのゲート電極は、前記第3のゲート信号線と電気的に接続され、第2の電極は、前記第5のトランジスタの第2の電極および、前記発光素子の第1の電極と電気的に接続され、

前記第4のトランジスタのゲート電極は、前記第4のゲート信号線と電気的に接続され、第2の電極は、前記第6のトランジスタの第1の電極と電気的に接続され、

前記第6のトランジスタの第2の電極は、前記電流供給線と電気的に接続され、

前記第7のトランジスタのゲート電極は、前記第5のゲート信号線と電気的に接続され、第1の電極は、前記第3のトランジスタの第1の電極もしくは、前記第3のトランジスタの第2の電極と電気的に接続されていることを特徴としている。

#### 【0062】

10

20

30

40

50

本発明の発光装置は、

発光素子が備えられた画素を有する発光装置であって、

前記画素は、

ソース信号線と、第1乃至第4のゲート信号線と、電流供給線と、第1乃至第7のトランジスタと、容量手段と、発光素子とを有し、

前記第1のトランジスタのゲート電極は、前記第1のゲート信号線と電気的に接続され、第1の電極は、前記ソース信号線と電気的に接続され、第2の電極は、前記容量手段の第1の電極および、前記第2のトランジスタの第1の電極と電気的に接続され、

前記第2のトランジスタのゲート電極は、前記第2のゲート信号線と電気的に接続され、第2の電極は、前記第4のトランジスタの第1の電極および、前記第5のトランジスタの第1の電極と電気的に接続され、

前記容量手段の第2の電極は、前記第3のトランジスタの第1の電極と、前記第5のトランジスタのゲート電極と、前記第6のトランジスタのゲート電極と電気的に接続され、

前記第3のトランジスタのゲート電極は、前記第2のゲート信号線と電気的に接続され、第2の電極は、前記第5のトランジスタの第2の電極および、前記発光素子の第1の電極と電気的に接続され、

前記第4のトランジスタのゲート電極は、前記第3のゲート信号線と電気的に接続され、第2の電極は、前記第6のトランジスタの第1の電極と電気的に接続され、

前記第6のトランジスタの第2の電極は、前記電流供給線と電気的に接続され、

前記第7のトランジスタのゲート電極は、前記第4のゲート信号線と電気的に接続され、第1の電極は、前記第3のトランジスタの第1の電極もしくは、前記第3のトランジスタの第2の電極と電気的に接続されていることを特徴としている。

### 【0063】

本発明の発光装置は、

発光素子が備えられた画素を有する発光装置であって、

前記画素は、

ソース信号線と、第1乃至第5のゲート信号線と、電流供給線と、第1乃至第7のトランジスタと、容量手段と、発光素子とを有し、

前記第1のトランジスタのゲート電極は、前記第1のゲート信号線と電気的に接続され、第1の電極は、前記ソース信号線と電気的に接続され、第2の電極は、前記第2のトランジスタの第1の電極と、前記第6のトランジスタの第1の電極と、前記容量手段の第1の電極と電気的に接続され、

前記第2のトランジスタのゲート電極は、前記第2のゲート信号線と電気的に接続され、第2の電極は、前記電流供給線と電気的に接続され、

前記容量手段の第2の電極は、前記第3のトランジスタの第1の電極と、前記第5のトランジスタのゲート電極と、前記第6のトランジスタのゲート電極および第2の電極と電気的に接続され、

前記第3のトランジスタのゲート電極は、前記第3のゲート信号線と電気的に接続され、第2の電極は、前記第4のトランジスタの第1の電極および、前記第5のトランジスタの第1の電極と電気的に接続され、

前記第4のトランジスタのゲート電極は、前記第4のゲート信号線と電気的に接続され、第2の電極は、前記発光素子の第1の電極と電気的に接続され、

前記第5のトランジスタの第2の電極は、前記電流供給線と電気的に接続され、

前記第7のトランジスタは、前記第1のトランジスタの第2の電極と前記第6のトランジスタの第1の電極との間、前記第3のトランジスタの第1の電極と第6のトランジスタの第2の電極との間、もしくは、前記第3のトランジスタの第1の電極と前記第6のトランジスタのゲート電極との間のいずれかに設けられ、そのゲート電極は、前記第5のゲート信号線と電気的に接続されていることを特徴としている。

### 【0064】

本発明の発光装置は、

10

20

30

40

50

発光素子が備えられた画素を有する発光装置であって、

前記画素は、

ソース信号線と、第1乃至第4のゲート信号線と、電流供給線と、第1乃至第7のトランジスタと、容量手段と、発光素子とを有し、

前記第1のトランジスタのゲート電極は、前記第1のゲート信号線と電気的に接続され、第1の電極は、前記ソース信号線と電気的に接続され、第2の電極は、前記第2のトランジスタの第1の電極と、前記第6のトランジスタの第1の電極と、前記容量手段の第1の電極と電気的に接続され、

前記第2のトランジスタのゲート電極は、前記第2のゲート信号線と電気的に接続され、第2の電極は、前記電流供給線と電気的に接続され、

前記容量手段の第2の電極は、前記第3のトランジスタの第1の電極と、前記第5のトランジスタのゲート電極と、前記第6のトランジスタのゲート電極および第2の電極と電気的に接続され、

前記第3のトランジスタのゲート電極は、前記第2のゲート信号線と電気的に接続され、第2の電極は、前記第4のトランジスタの第1の電極および、前記第5のトランジスタの第1の電極と電気的に接続され、

前記第4のトランジスタのゲート電極は、前記第3のゲート信号線と電気的に接続され、第2の電極は、前記発光素子の第1の電極と電気的に接続され、

前記第5のトランジスタの第2の電極は、前記電流供給線と電気的に接続され、

前記第7のトランジスタは、前記第1のトランジスタの第2の電極と前記第6のトランジスタの第1の電極との間、前記第3のトランジスタの第1の電極と第6のトランジスタの第2の電極との間、もしくは、前記第3のトランジスタの第1の電極と前記第6のトランジスタのゲート電極との間のいずれかに設けられ、そのゲート電極は、前記第4のゲート信号線と電気的に接続されていることを特徴としている。

#### 【0065】

本発明の発光装置においては、

前記第2のトランジスタと、前記第3のトランジスタとは同一極性であっても良い。

#### 【0066】

本発明の発光装置においては、

前記第5のトランジスタのゲート長を $L_1$ 、チャネル幅を $W_1$ とし、前記第6のトランジスタのゲート長を $L_2$ 、チャネル幅を $W_2$ としたとき、

$$(W_1 / L_1) > (W_2 / L_2)$$

が成立するものを含んでいる。

#### 【0067】

本発明の発光装置においては、

前記第5のトランジスタのゲート長を $L_1$ 、チャネル幅を $W_1$ とし、前記第6のトランジスタのゲート長を $L_2$ 、チャネル幅を $W_2$ としたとき、

$$(W_1 / L_1) < (W_2 / L_2)$$

が成立するものを含んでいる。

#### 【0068】

本発明の発光装置は、

前記第6のトランジスタの第2の電極は、前記電流供給線と互いに電位差を有する電源線もしくは、当該画素を制御する前記ゲート信号線を除くいずれか1本のゲート信号線と電気的に接続されていても良い。

#### 【0069】

本発明の発光装置は、

前記第7のトランジスタの第2の電極は、前記電流供給線と互いに電位差を有する電源線もしくは、当該画素を制御する前記ゲート信号線を除くいずれか1本のゲート信号線と電気的に接続されていても良い。

#### 【0070】

10

20

30

40

50

本発明の発光装置は、

前記発光素子の第2の電極は、前記電流供給線と互いに電位差を有する電源線と電気的に接続されても良い。

【0071】

本発明の発光装置においては、

前記画素は、保持容量手段を有し、

前記保持容量手段の第1の電極は、前記第1のトランジスタの第2の電極と電気的に接続され、第2の電極には一定電位が与えられ、前期ソース信号線より入力される映像信号を保持することを特徴としている。

【0072】

10

本発明の発光装置の駆動方法は、

発光素子が備えられた画素を有する発光装置の駆動方法であって、

前記画素は、ソース信号線と、電流供給線と、発光素子に所望の電流を供給するトランジスタと、発光素子と、容量手段とを少なくとも有し、

前記容量手段に電荷を蓄積する第1のステップと、

前記容量手段の両電極間の電圧を、前記トランジスタのしきい値電圧に等しい電圧に収束する第2のステップと、

前記ソース信号線より映像信号を入力する第3のステップと、

前記映像信号の電位に、前記しきい値電圧を加えて、前記トランジスタのゲート電極に印加し、前記トランジスタを介して、電流を前記発光素子に供給し、発光する第4のステップとを有し、

少なくとも前記第3のステップにおいて、前記容量手段の両電極間の電圧が一定であり、

少なくとも前記第1および第2のステップにおいて、前記第1のトランジスタは非導通状態となることを特徴としている。

【0073】

20

本発明の発光装置の駆動方法は、

発光素子が備えられた画素を有する発光装置の駆動方法であって、

前記画素は、

電流供給線と、第1乃至第3のトランジスタと、容量手段とを少なくとも有し、

30

前記第1のトランジスタのゲート電極は、前記第2のトランジスタの第1の電極および、前記容量手段の第1の電極と電気的に接続され、第1の電極は、前記電流供給線と電気的に接続され、第2の電極は、前記第2のトランジスタの第2の電極および、前記第3のトランジスタの第1の電極と電気的に接続され、

前記第2のトランジスタのゲート電極より、第1の信号が入力され、

前記第3のトランジスタのゲート電極より、第2の信号が入力され、

前記容量手段の第2の電極は、前記第4のトランジスタの第1の電極と電気的に接続され、かつ前記容量手段の第2の電極より、映像信号が入力され、

前記第4のトランジスタのゲート電極より、第3の信号が入力され、第2の電極は、前記電流供給線と電気的に接続され、

40

前記第1乃至第3の信号を入力して前記第2乃至第4のトランジスタを導通することによって、前記容量手段に電荷を蓄積する第1のステップと、

前記第3のトランジスタを非導通とし、かつ前記第1、第3の信号を入力して前記第2、第4のトランジスタを導通することによって、前記容量手段に保持される電圧を、前記第1のトランジスタのしきい値電圧と等しい値に収束する第2のステップと、

前記第2乃至第4のトランジスタを非導通とし、前記容量手段の第2の電極より、前記映像信号が入力される第3のステップと、

前記第2、第4のトランジスタを非導通とし、かつ前記第2の信号を入力して前記第3のトランジスタを導通することによって、前記第1、第3のトランジスタのソース・ドレン間を電流が流れる第4のステップとを有し、

50

少なくとも第3のステップにおいて、前記容量手段の両電極間の電圧が一定であることを特徴としている。

**【発明の効果】**

**【0074】**

本発明によると、容量手段の容量値等のばらつきの影響等を受けることなく、正常に画素ごとのTFTのしきい値ばらつきを補正することが出来る。さらに、電荷の充電を行う期間と、ゲート信号線を選択して映像信号を画素に書き込む期間とを独立して設けることが出来るため、それぞれの動作に時間の余裕を持って行わせることが可能である。よって、回路の高速動作が可能となり、特にデジタル階調方式と時間階調方式とを組み合わせた方法によって表示を行う際に、よりビット数の高い映像信号を用いて高品質な映像の表示が可能となる。

**【0075】**

従来例と比べても、より簡単な動作原理に基づいており、さらに素子数等が大きく増加することができないため、開口率等が低くなる心配もなく、大変効果的といえる。

**【画面の簡単な説明】**

**【0076】**

**【図1】**本発明の発光装置における画素構成の一形態を示す回路図と画素の動作について示す図。

**【図2】**図1に示した画素の駆動について説明する図。

**【図3】**一般的に用いられる発光装置の画素の構成例を示す図。

**【図4】**デジタル映像信号を用いて時間階調方式によって駆動する場合の画素の構成を示す回路図。

**【図5】**しきい値ばらつきの補正が可能な画素の構成を示す回路図と画素の動作について示す図。

**【図6】**図5に示した画素の駆動について説明する図。

**【図7】**本発明の一実施例であるアナログ映像信号入力方式の発光装置の構成例を示す図。

**【図8】**図7に示した発光装置におけるソース信号線駆動回路およびゲート信号線駆動回路の構成例を示す図。

**【図9】**本発明の一実施例であるデジタル映像信号入力方式の発光装置の構成例を示す図。

**【図10】**図9に示した発光装置におけるソース信号線駆動回路の構成例を示す図。

**【図11】**図8と異なる構成のゲート信号線駆動回路の構成例を示す図。

**【図12】**図11に示したゲート信号線駆動回路のパルス出力タイミングを説明する図。

**【図13】**発光装置の製造工程例を示す図。

**【図14】**発光装置の製造工程例を示す図。

**【図15】**発光装置の製造工程例を示す図。

**【図16】**発光装置の外観図および断面図。

**【図17】**本発明が適用可能な電子機器の例を示す図。

**【図18】**本発明の発光装置における画素構成の一実施例を示す回路図と画素の動作について示す図。

**【図19】**図18に示した画素の駆動について説明する図。

**【図20】**本発明の発光装置における画素構成の一実施例を示す回路図および動作について示す図。

**【図21】**本発明の発光装置における画素構成の一実施例を示す回路図および動作について示す図。

**【図22】**本発明の発光装置における画素構成の一実施例を示す回路図および動作について示す図。

**【図23】**図22に示した画素構成のバリエーションについて示す回路図。

**【図24】**本発明の画素を有する発光装置を、デジタル時間階調方式によって駆動する場

10

20

30

40

50

合の、ゲート信号線におけるタイミングチャートを示す図。

【図25】図24のタイミングチャートに従ってゲート信号線にパルスを出力するためのゲート信号線駆動回路の構成を示す図。

【図26】本発明の動作原理を説明する図。

【図27】本発明のしきい値補正原理を用いて電流源回路を構成する例を示す図。

【図28】本発明のしきい値補正原理を用いて電流源回路を構成する例を示す図。

【図29】本発明のしきい値補正原理を用いて電流源回路を構成する例を示す図。

【図30】本発明のしきい値補正原理を用いて電流源回路を構成する例を示す図。

【図31】本発明のしきい値補正原理を用いて電流源回路を構成する例を示す図。

【図32】本発明の発光装置における画素構成の一実施例を示す回路図および動作について示す図。 10

【発明を実施するための形態】

【0077】

図1(A)に、本発明の一実施形態を示す。ソース信号線101、第1～第4のゲート信号線102～105、第1～第5のTFT106～110、第1および第2の容量手段111、115、EL素子112、電流供給線113、電源線114を有する。

【0078】

第1のTFT106のゲート電極は、第1のゲート信号線102に接続され、第1の電極は、ソース信号線101に接続され、第2の電極は、第2のTFT107の第1の電極に接続されている。第2のTFT107のゲート電極は、第2のゲート信号線103に接続され、第2の電極は、電流供給線113に接続されている。第1の容量手段111の第1の電極は、第2のTFT107の第1の電極に接続され、第2の電極は、第3のTFT108の第1の電極に接続されている。第3のTFT108のゲート電極は、第3のゲート信号線104に接続され、第2の電極は、第4のTFT109の第1の電極に接続されている。第4のTFT109のゲート電極は、第4のゲート信号線105に接続され、第2の電極は、EL素子112の第1の電極に接続されている。第5のTFT110のゲート電極は、第3のTFT108の第1の電極、および第1の容量手段111の第2の電極に接続され、第1の電極は、第3のTFT108の第2の電極、および第4のTFT109の第1の電極に接続され、第2の電極は、電流供給線113に接続されている。第2の容量手段115は、第1のTFT106の第2の電極と、電流供給線113との間に配置され、ソース信号線101より入力される映像信号の電位を保持する。第2の容量手段115に関しては、特に設けなくとも動作は可能である。EL素子112の第2の電極には、電源線114によって一定電位が与えられ、電流供給線113とは互いに電位差を有する。

【0079】

図1(B)および図2(A)～(F)を用いて、動作について説明する。図1(B)は、ソース信号線101、第1～第4のゲート信号線102～105に入力される映像信号およびパルスのタイミングを示しており、図2に示す各動作にあわせて、I～VIの区間に分割している。また、図1(A)に示した構成においては、第1～第3のTFT106～108はNチャネル型、第4のTFT109および第5のTFT110はPチャネル型としている。図5(A)に示したように、全てPチャネル型のTFTを用いて構成することも可能であるが、第1のTFT106～第3のTFT108は、ここではNチャネル型としている。Nチャネル型TFTにおいては、ゲート電極にHレベルが入力されてONし、Lレベルが入力されてOFFするものとする。Pチャネル型TFTにおいては、ゲート電極にLレベルが入力されてONし、Hレベルが入力されてOFFするものとする。

【0080】

なお、簡単のため、第2の容量手段115は、図2(A)～(F)においては省略する。

【0081】

まず、第2、第3のゲート信号線103、104がHレベル、第4のゲート信号線105がLレベルとなり、TFT107～109がONする(区間I)。これにより、図2(A)

10

20

30

40

50

で示すような電流が生じ、容量手段 111 が充電される。容量手段 111 が保持する電圧が、TFT110 のしきい値( $V_{th}$ )を上回ったところで、TFT110 が ON する。

#### 【0082】

その後、第4のゲート信号線 105 が H レベルとなり、TFT109 が OFF する(区間II)。これにより、電流供給線 113 - EL 素子 112 間の電流バスが閉じるため、電流が停止する。一方、図2に示すように、容量手段 111 に貯まっていた電荷が再び移動を始める。容量手段 111 の両電極間の電圧はすなわち、TFT110 のゲート・ソース間電圧であるから、この電圧が  $V_{th}$  に等しくなったところで TFT110 は OFF し、電荷の移動も終了する(図2(B))。

#### 【0083】

その後、第2、第3のゲート信号線 103、104 がいずれも L レベルとなり、TFT107、108 が OFF する。よって、容量手段 111 には、図2(C)に示すように、TFT110 のしきい値電圧が保持される。

#### 【0084】

続いて、第1のゲート信号線 102 が H レベルとなり、TFT106 が ON する(区間I V)。ソース信号線 101 には、映像信号が出力されて、その電位は  $V_{DD}$  から映像信号の電位  $V_{Data}$ (ここでは、TFT110 が P チャネル型であるので、 $V_{DD} > V_{Data}$  とする。)となる。ここで、容量手段 111 においては、先程の  $V_{th}$  がそのまま保持されているので、TFT110 のゲート電極の電位は、ソース信号線 101 から入力される映像信号電位  $V_{Data}$  に、さらにしきい値  $V_{th}$  を加えた電位となる。よって TFT110 が ON する(図2(D))。

#### 【0085】

やがて映像信号の書き込みが完了すると、第1のゲート信号線 102 が L レベルとなり、TFT106 が OFF する(区間V)。その後、ソース信号線への映像信号の出力も終了し、その電位は  $V_{DD}$  に戻る(図2(E))。

#### 【0086】

続いて、第4のゲート信号線 105 が L レベルとなり、TFT109 が ON する(区間VI)。TFT110 は既に ON しているので、電流供給線 113 から EL 素子 112 に電流が流れることによって EL 素子 112 が発光する(図2(F))。このとき、EL 素子 112 に流れる電流値は、TFT110 のゲート・ソース間電圧に従つたものであり、このときの TFT110 のゲート・ソース間電圧は、 $(V_{DD} - (V_{Data} + V_{th}))$  である。ここで仮に、TFT110 のしきい値  $V_{th}$  が各画素間でばらついたとしても、そのばらつきに応じた電圧が、各画素の容量手段 111 に保持される。よって、EL 素子 112 の輝度は、しきい値のばらつきに影響されることがない。

#### 【0087】

以上のような動作によって、映像信号の書き込みから発光を行う。本発明においては、容量手段 111 の容量結合によって、映像信号の電位を、TFT110 のしきい値分だけオフセットすることが出来る。よって、前述のように他の素子の特性ばらつき等に影響されることなく、正確にしきい値補正を行うことが可能である。

#### 【0088】

図26(A)(B)に、従来例と本発明におけるしきい値補正の動作を簡単に説明する図を示す。図26(A)においては、映像信号入力の際、2つの容量手段  $C_1$ 、 $C_2$  間において電荷が保存され、かつ電荷の移動が生ずるため、EL 素子に電流を供給する TFT のゲート・ソース間電圧  $V_{GS}$  は、図26(A)の(iii)に示すように、容量値  $C_1$ 、 $C_2$  を項に含む式で表される。よって、容量値  $C_1$ 、 $C_2$  にばらつきが生じた場合、TFT のゲート・ソース間電圧がばらつくことになる。

#### 【0089】

これに対して本発明の場合、容量手段において電荷が保存されるが、映像信号入力の際は、図26(B)の(iii)に示すように、電荷の移動が生じない。つまり、映像信号の電位にしきい値電圧を上乗せした電位がそのまま TFT のゲート電極に印加されるため、より

10

20

30

40

50

TFTのゲート・ソース間電圧をばらつきにくくすることが出来る。

【0090】

また、画素の選択タイミング、すなわちある画素に映像信号が書き込まれるタイミングは、ソース信号線101への信号入力タイミングおよび第1のゲート信号線102の選択タイミングによる。すなわち、ある画素における初期化や、容量手段への電荷の充電といった動作を、映像信号の書き込みタイミングとは独立して行うことが出来る。これらの動作は複数行が並行して行われていても良いので、異なる行において、第2～第4のゲート信号線の選択タイミング等は重複しても良い。そのため、図1(B)において示した期間、つまりしきい値電圧を保存する動作を行う期間を長くとることが出来る。

【0091】

また、図1(A)において、TFT109の配置を変更したものとして、図20(A)のような構成としても良い。図に付した番号は図1(A)と同様であり、TFT109を、TFT110の第1の電極とEL素子112の間から、TFT110の第2の電極およびTFT107の第2の電極と、電流供給線113の間に移動したものである。

【0092】

なお、本実施形態において示した構成におけるTFTの極性はあくまでも一例であり、その極性を限定するものではないことを付記する。

【0093】

図1に示した本発明の実施形態においては、1画素あたり4本のゲート信号線を用いて制御しているが、第2、第3のゲート信号線103、104によって制御されるTFT107、108の動作タイミングは、図1(B)に示すように同時であるので、TFT107、108の極性が同じであるならば、これらを同一のゲート信号線によって制御するなどして、ゲート信号線の本数を減らすことも出来る。この場合、開口率を高くすることが出来る。

【0094】

以下に、本発明の実施例について記載する。

【実施例1】

【0095】

本実施例においては、映像信号にアナログ映像信号を用いて表示を行う発光装置の構成について説明する。図7(A)に、発光装置の構成例を示す。基板701上に、複数の画素がマトリクス状に配置された画素部702を有し、画素部周辺には、ソース信号線駆動回路703および、第1～第4のゲート信号線駆動回路704～707を有している。図7(A)においては、4組のゲート信号線駆動回路を用い、図1に示した画素における第1～第4のゲート信号線をそれぞれ制御するものである。

【0096】

ソース信号線駆動回路703、第1～第3のゲート信号線駆動回路704～706に入力される信号は、フレキシブルプリント基板(Flexible Print Circuit: FPC)708を介して外部より供給される。

【0097】

図7(B)に、ソース信号線駆動回路の構成例を示す。これは、映像信号にアナログ映像信号を用いて表示を行うためのソース信号線駆動回路であり、シフトレジスタ711、バッファ712、サンプリング回路713を有している。特に図示していないが、必要に応じてレベルシフタ等を追加しても良い。

【0098】

ソース信号線駆動回路の動作について説明する。図8(A)に、より詳細な構成を示したので、そちらを参照する。

【0099】

シフトレジスタ801は、フリップフロップ回路(FF)802等を複数段用いてなり、クロック信号(S-CLK)、クロック反転信号(S-CLKb)、スタートパルス(S-SP)が入力される。これらの信号のタイミングに従って、順次サンプリングパルスが出力

される。

#### 【0100】

シフトレジスタ801より出力されたサンプリングパルスは、バッファ803等を通して増幅された後、サンプリング回路へと入力される。サンプリング回路804は、サンプリングスイッチ(SW)805を複数段用いてなり、サンプリングパルスが入力されるタイミングに従って、ある列で映像信号のサンプリングを行う。具体的には、サンプリングスイッチにサンプリングパルスが入力されると、サンプリングスイッチ805がONし、そのときに映像信号が有する電位が、サンプリングスイッチを介して各々のソース信号線へと出力される。

#### 【0101】

続いて、ゲート信号線駆動回路の動作について説明する。図7(C)に示した、第1、第2のゲート信号線駆動回路704、705、および第3、第4のゲート信号線駆動回路706、707についての詳細な構成を図8(B)に示した。第1のゲート信号線駆動回路は、シフトレジスタ回路811、バッファ812を有し、クロック信号(G-CLK1)、クロック反転信号(G-CLKb1)、スタートパルス(G-SP1)に従って駆動される。第2のゲート信号線駆動回路は、シフトレジスタ回路813、バッファ814を有し、クロック信号(G-CLK2)、クロック反転信号(G-CLKb2)、スタートパルス(G-SP2)に従って駆動される。

#### 【0102】

シフトレジスタ～バッファの動作については、ソース信号線駆動回路の場合と同様である。バッファによって増幅された選択パルスは、それぞれのゲート信号線を選択する。第1のゲート信号線駆動回路によって、第1のゲート信号線G<sub>11</sub>、G<sub>21</sub>、…、G<sub>m1</sub>が順次選択され、第2のゲート信号線駆動回路によって、第2のゲート信号線G<sub>12</sub>、G<sub>22</sub>、…、G<sub>m2</sub>が順次選択される。図示していないが、第3のゲート信号線駆動回路についても第1、第2のゲート信号線駆動回路と同様であり、第3のゲート信号線G<sub>13</sub>、G<sub>23</sub>、…、G<sub>m3</sub>が順次選択される。選択された行において、実施形態にて説明した手順により、画素に映像信号が書き込まれて発光する。

#### 【0103】

なお、ここではシフトレジスタの一例として、フリップフロップを複数段用いてなるものを図示したが、デコーダ等によって、信号線を選択出来るような構成としていても良い。

#### 【実施例2】

#### 【0104】

本実施例においては、映像信号にデジタル映像信号を用いて表示を行う発光装置の構成について説明する。図9(A)に、発光装置の構成例を示す。基板901上に、複数の画素がマトリクス状に配置された画素部902を有し、画素部周辺には、ソース信号線駆動回路903および、第1～第4のゲート信号線駆動回路904～907を有している。図9(A)においては、4組のゲート信号線駆動回路を用い、図1に示した画素における第1～第4のゲート信号線をそれぞれ制御するものである。

#### 【0105】

ソース信号線駆動回路903、第1～第4のゲート信号線駆動回路904～907に入力される信号は、フレキシブルプリント基板(Flexible Print Circuit: FPC)908を介して外部より供給される。

#### 【0106】

図9(B)に、ソース信号線駆動回路の構成例を示す。これは、映像信号にデジタル映像信号を用いて表示を行うためのソース信号線駆動回路であり、シフトレジスタ911、第1のラッチ回路912、第2のラッチ回路913、D/A変換回路914を有している。特に図示していないが、必要に応じてレベルシフタ等を追加しても良い。

#### 【0107】

第1～第4のゲート信号線駆動回路904～907については、実施例1にて示したも

10

20

30

40

50

のと同様で良いので、ここでは図示および説明を省略する。

#### 【0108】

ソース信号線駆動回路の動作について説明する。図10(A)に、より詳細な構成を示したので、そちらを参照する。

#### 【0109】

シフトレジスタ1001は、フリップフロップ回路(FF)1010等を複数段用いてなり、クロック信号(S-CLK)、クロック反転信号(S-CLKb)、スタートパルス(S-SP)が入力される。これらの信号のタイミングに従って、順次サンプリングパルスが出力される。

#### 【0110】

シフトレジスタ1001より出力されたサンプリングパルスは、第1のラッチ回路1002に入力される。第1のラッチ回路1002には、デジタル映像信号が入力されており、サンプリングパルスが入力されるタイミングに従って、各段でデジタル映像信号を保持していく。ここでは、デジタル映像信号は3ビット入力されており、各ビットの映像信号を、それぞれの第1のラッチ回路において保持する。1つのサンプリングパルスによって、ここでは3つの第1のラッチ回路が並行して動作する。

#### 【0111】

第1のラッチ回路1002において、最終段までデジタル映像信号の保持が完了すると、水平帰線期間中に、第2のラッチ回路1003にラッチパルス(Latch Pulse)が入力され、第1のラッチ回路1002に保持されていたデジタル映像信号は、一齊に第2のラッチ回路1003に転送される。その後、第2のラッチ回路1003に保持されたデジタル映像信号は、1行分が同時に、D/A変換回路1004へと入力される。

#### 【0112】

第2のラッチ回路1003に保持されたデジタル映像信号がD/A変換回路1004に入力されている間、シフトレジスタ1001においては再びサンプリングパルスが出力される。以後、この動作を繰り返し、1フレーム分の映像信号の処理を行う。

#### 【0113】

D/A変換回路1004においては、入力されるデジタル映像信号をデジタル-アナログ変換し、アナログ電圧を有する映像信号としてソース信号線に出力する。

#### 【0114】

前記の動作が、1水平期間内に、全段にわたって同時に行われる。よって、全てのソース信号線に映像信号が出力される。

#### 【0115】

なお、実施例1においても述べたとおり、シフトレジスタの代わりにデコーダ等を用いて、信号線を選択出来るような構成としても良い。

#### 【実施例3】

#### 【0116】

実施例2においては、デジタル映像信号はD/A変換回路によってデジタル-アナログ変換を受け、画素に書き込まれるが、本発明の発光装置は、時間階調方式によって階調表現を行うことも出来る。この場合には、図10(B)に示すように、D/A変換回路を必要とせず、階調表現は、EL素子の発光時間の長短によって制御されるので、各ビットの映像信号を並列処理する必要がないため、第1および第2のラッチ回路も1ビット分で良い。このとき、デジタル映像信号は、各ビットが直列に入力され、順次ラッチ回路に保持され、画素に書き込まれる。

#### 【0117】

また、時間階調方式によって階調表現を行う場合、図1において、第4のTFT109を消去用TFTとして用いることが出来る。この場合、第4のTFT109は、消去期間を通じてOFFしている必要があり、そのためには、第4のゲート信号線105は、消去用ゲート信号線駆動回路を用いて制御する。通常、ゲート信号線を選択するゲート信号線駆動回路の場合、1水平期間内に1つもしくは複数のパルスを出力するが、消去用ゲー

10

20

30

40

50

ト信号線駆動回路の場合、消去期間中は継続して第4のTFT109をOFFさせつづけなければならないため、独立した駆動回路を用いる。

#### 【0118】

図24に、時間階調方式による一例を示す。図24(A)は、4ビットの階調を得るためのタイミングチャートであり、各ビットのアドレス(書き込み)期間Ta1～Ta4と、サステイン(発光)期間Ts1～Ts4と、消去期間Te1～Te4とを有する。

#### 【0119】

アドレス(書き込み)期間は、1画面分の画素に映像信号を入力する動作に要する期間であるから、各ビットで等しい長さである。これに対し、サステイン(発光)期間は、その長さを $1 : 2 : 4 : \dots : 2^{(n-1)}$ と、2のべき乗の比とし、発光する期間の合計によって、階調を表現する。図24(A)の例では、4ビットであるので、サステイン(発光)期間の長さは、 $1 : 2 : 4 : 8$ となっている。

#### 【0120】

消去期間については、本来は、サステイン(発光)期間が短い場合に、アドレス(書き込み)期間が重複し、異なるゲート信号線が同時に選択されることのないように設けるものとしている。

#### 【0121】

図24(B)は、図1における第1のゲート信号線に入力されるパルスのタイミングを示したものである。このゲート信号線が1行目～最終行まで選択される期間が、アドレス(書き込み)期間にあたる。

#### 【0122】

図24(C)は、図1における第2、第3のゲート信号線に入力されるパルスのタイミングを示したものである。ここでは、第2、第3のゲート信号線を共通として駆動している。ここでHレベルとなっている期間が、しきい値保存を行う期間であり、各サブフレーム期間において、アドレス期間の前に行う。

#### 【0123】

図24(D)は、図1における第4のゲート信号線に入力されるパルスのタイミングを示したものである。2401で示される期間が発光期間である。つまり、消去期間は、第4のゲート信号線にHレベルを入力することによって設けている。2402で示される期間は、しきい値保存動作を行う際、図2(A)に記載のように、この期間にTFT109がONする必要があるためにLレベルが入力される。

#### 【0124】

図24においては、しきい値保存は、消去期間中に行うように記載しているが、この期間は発光していても構わない。つまり、上位ビットにおいては必ずしも消去期間を設げず、サステイン(発光)期間中にしきい値保存を行っても良い。

#### 【0125】

図24(B)、(C)のようなパルスは、従来のゲート信号線駆動回路の構成によって容易に作ることが出来るが、図24(D)のようなパルスはやや工夫が必要となる。本実施例では、図25(A)に示すように、ゲート信号線駆動回路を2相構成とし、図25(B)に示すように、 $\wedge$ 、 $\vee$ のノードにそれぞれ現れるパルスをOR回路を用いて組み合わせ、所望のパルスを得ている。

#### 【実施例4】

#### 【0126】

ここまで紹介した発光装置においては、第1～第4のゲート信号線を制御するために、第1～第4のゲート信号線駆動回路をそれぞれ動作させることによって行っていた。このような構成とするメリットとしては、各ゲート信号線の選択タイミングを独立して変更させることが出来るため、様々な駆動方法に対してある程度の対応が可能な点がある。反面、基板内で駆動回路の占有面積が増大するため、表示領域の周辺が大きくなる、すなわち狭額縁化が困難となるデメリットがある。

#### 【0127】

10

20

30

40

50

図11(A)は、そのような問題を解決するための一構成例を示している。図11(A)において、シフトレジスタ1111、バッファ1112を有する点は他の実施例にて用いたゲート信号線駆動回路と同様であるが、本実施例においては、バッファの後にパルス分割回路1113を追加した。詳細な構成を図11(B)に示す。

#### 【0128】

パルス分割回路1113は、NAND1116、インバータ1117を複数用いてなる。バッファ出力と、外部入力される分割信号(MPX)とのNANDをとることにより、1つのゲート信号線駆動回路によって、異なるパルスで制御される2つのゲート信号線を制御することが出来る。図11の場合、第1のゲート信号線と、第2のゲート信号線とを、1つのゲート信号線駆動回路によって制御する。

10

#### 【0129】

分割信号(MPX)と、それぞれのゲート信号線の選択タイミングを図12に示した。<sub>11</sub>、G<sub>21</sub>、…、G<sub>m1</sub>は、バッファ出力がそのまま選択パルスとして用いられる。一方、バッファ出力がHレベル、さらに分割信号がHレベルのとき、NAND出力はLレベルとなり、さらにインバータを介してHレベルが出力され、こちらのパルスによって、<sub>12</sub>、G<sub>22</sub>、…、G<sub>m2</sub>が選択される。

#### 【実施例5】

#### 【0130】

本発明において、発光時にEL素子に電流を供給するためのTFT(図1(A))におけるTFT106)は、EL素子の劣化によって輝度がばらつくのを抑えるため、飽和領域で動作させるのが望ましい。このとき、飽和領域における電流が、TFT106のソース・ドレイン間電圧が変化してもほぼ一定となるようにするために、ゲート長Lを大きくしている。

20

#### 【0131】

このとき、容量手段においてしきい値を保持する際の動作は、一度容量手段にはTFTのしきい値を上回る電圧を与え、その状態からしきい値電圧に収束させているが、TFTのゲート長Lが大きい場合、ゲート容量等によってこの動作に時間を要する。そこで本実施例においては、このような場合における高速動作を実現する構成について説明する。

#### 【0132】

図18(A)に、画素の構成を示す。図1(A)にて示した画素に、TFT1817、1818、およびTFT1818を制御するための第5のゲート信号線1816が追加されている。また、図18(A)に点線で示すように、容量手段1815を、TFT1806の第2の電極と、電流供給線1813との間に設け、映像信号を保持するための容量として用いても良い。

30

#### 【0133】

図18(B)および図19(A)～(F)を用いて、動作について説明する。図18(B)は、ソース信号線1801、第1～第5のゲート信号線1802～1805、1816に入力される映像信号およびパルスのタイミングを示しており、図19に示す各動作にあわせて、I～VIの区間に分割している。本実施例は、容量手段にしきい値電圧を保持するまでの動作を高速にするためのものであるので、映像信号のかきこみ、および発光動作については実施形態にて説明したものと同様である。従ってここでは、容量手段における電荷の充電および保持動作についてのみ説明する。

40

#### 【0134】

まず、第2、第3、および第5のゲート信号線1803、1804、1816がHレベル、第4のゲート信号線1805がLレベルとなり、TFT1807、1808、1809、1818がONする(区間I)。これにより、図19(A)で示すような電流が生じ、容量手段1811が充電される。容量手段1811が保持する電圧が、TFT1810、1817のしきい値(V<sub>th</sub>)を上回ったところで、TFT1810、1817がONする(図19(A))。

#### 【0135】

50

続いて、第4のゲート信号線1805がHレベルとなり、TFT1809がOFFする(区間II)。これにより、電流供給線1813-EL素子1812間の電流バスが閉じるため、電流が停止する。一方、図19(B)に示すように、容量手段1811に貯まっていた電荷が再び移動を始める。容量手段1811の両電極間の電圧はすなわち、TFT1810、1817のゲート・ソース間電圧であるから、この電圧が $V_{th}$ に等しくなったところでTFT1810、1817はOFFし、電荷の移動も終了する。

#### 【0136】

容量手段1811において、しきい値の保存が完了すると、第2、第5のゲート信号線がLレベル、第3のゲート信号線がHレベルとなり、TFT1807、1808、1818がOFFする(区間III)。

10

#### 【0137】

続いて、第1のゲート信号線1802がHレベルとなり、TFT1806がONする(区間IV)。ソース信号線1801には、映像信号が出力されて、その電位は $V_{DD}$ から映像信号の電位 $V_{Data}$ (ここでは、TFT110がPチャネル型であるので、 $V_{DD} > V_{Data}$ とする。)となる。ここで、容量手段1811においては、先程の $V_{th}$ がそのまま保持されているので、TFT1810、1817のゲート電極の電位は、ソース信号線1801から入力される映像信号電位 $V_{Data}$ に、さらにしきい値 $V_{th}$ を加えた電位となる。よってTFT1810、1817がONする(図19(D))。

#### 【0138】

やがて映像信号の書き込みが完了すると、第1のゲート信号線1802がLレベルとなり、TFT1806がOFFする(区間V)。その後、ソース信号線1801への映像信号の出力も終了し、その電位は $V_{DD}$ に戻る(図19(E))。

20

#### 【0139】

続いて、第4のゲート信号線1805がLレベルとなり、TFT1809がONする(区間VI)。TFT1810は既にONしているので、電流供給線1813からEL素子1812に電流が流れることによってEL素子1812が発光する(図19(F))。このとき、EL素子1812に流れる電流値は、TFT1810のゲート・ソース間電圧に従つたものであり、このときのTFT1810のゲート・ソース間電圧は、( $V_{DD} - (V_{Data} + V_{th})$ )である。ここで仮に、TFT1810のしきい値 $V_{th}$ が各画素間でばらついたとしても、そのばらつきに応じた電圧が、各画素の容量手段1811に保持される。よって、EL素子1812の輝度は、しきい値のばらつきに影響されることがない。

30

#### 【0140】

ここで、新たに追加したTFT1817は、発光時にEL素子1812に電流を供給するためのTFT1810と、互いのゲート電極が接続されている。図19(A)、(B)に示すように、電荷の移動するバスが実施形態よりも多く、またTFT1817は、EL素子1812に電流を供給する役目を持たないため、ゲート長Lを小さく、チャネル幅Wを大きくとって良い。従って、ゲート容量が小さいために電荷の移動がスムーズに行われ、容量手段に保持されている電圧が $V_{th}$ に収束するまでの時間により短くすることが出来る。

#### 【実施例6】

40

#### 【0141】

本実施例においては、実施例5とは異なる構成によって、高速なしきい値保存動作を実現する例を示す。

#### 【0142】

図22(A)に構成を示す。ここで、容量手段2211においてしきい値を保存するTFTは、TFT2210にあたる。EL素子2212が発光する際には、TFT2216、TFT2210、TFT2209を経由して電流が供給される。ここで、TFT2209は、単なるスイッチング素子として機能すればよい。EL素子2212の劣化に対応するため、TFT2216は、飽和領域で動作させ、かつ飽和領域において、ソース・ドレン間電圧が変化しても、ドレン電流がほぼ一定となるように、ゲート長Lを大きくする。

50

## 【0143】

電荷の充電は、図22(B)～(C)に示すような電流経路で行われ、容量手段2211に電荷が充電される。その後、TFT2209がOFFすると、図22(C)に示すように、再び電荷の移動が生じ、容量手段2211に保持されている電圧が、TFT2210およびTFT2216のしきい値に等しくなったところで、TFT2210、2216がOFFする。この動作によって、容量手段2211には、しきい値が保存される。このとき、TFT2210のゲート長Lは小さくしてあるため、図22(C)の動作はより迅速に進行することが出来る。

## 【0144】

その後、実施形態や他の実施例と同様に、映像信号の書き込みを行った後、図22(D)に示すように、TFT2209がONすると、電流供給線-TFT2216-TFT2210-TFT2209を経由して、EL素子2212に電流が供給され、発光する。10

## 【0145】

このとき、TFT2210、2216は互いのゲート電極が接続されているため、マルチゲート型TFTとして動作することになる。このとき、TFT2210のゲート長をL<sub>1</sub>、チャネル幅をW<sub>1</sub>とし、TFT2216のゲート長をL<sub>2</sub>、チャネル幅をW<sub>2</sub>とすると、(W<sub>1</sub>/L<sub>1</sub>)>(W<sub>2</sub>/L<sub>2</sub>)となる。つまり、しきい値の保存動作において、図22(C)に示すようなしきい値電圧の保存は、Lが小さくWが大きいTFT2210を用いているため、より大きな電流によって動作を完了出来る。すなわち迅速な動作が出来る。かつ、発光時にはTFT2210、2216をマルチゲート型TFTとして用いており、TFT2216はゲート長Lを大きくしてあるため、TFT2210、2216のソース・ドレイン間電圧が少々変動しても、一定のドレイン電流を流すことが出来る。20

## 【0146】

TFT2209の配置箇所に関しては、図22(A)に示したものその他、図23(A)、(B)に示すような例が挙げられる。また、このTFT2209は、デジタル映像信号を用いて時間階調方式による表示を行う際、消去用TFTとして用いることも出来る。

## 【実施例7】

## 【0147】

図1、図18、図20等に示した画素の場合、いずれも容量手段の充電中に、EL素子に電流が流れる。これによって、本来発光すべき期間以外でEL素子が発光してしまう。発光する期間はごく短いため、画質に大きく影響するものではないが、容量手段への電荷の充電中、EL素子自体が負荷となってしまい、これによって充電に時間を要することになる。本実施例においては、容量手段への電荷の充電時にEL素子に電流が流れないようとする構成について説明する。30

## 【0148】

図21(A)に、画素の構成例を示す。図1(A)にて示した画素に、TFT2118が追加されている。TFT2118のゲート電極は、第5のゲート信号線2106に接続され、第1の電極は、TFT2109の第1の電極もしくは、TFT2109の第2の電極に接続され、第2の電極は、電源線に接続され、電流供給線2114と互いに電位差を有する。また、図21(A)に点線で示すように、容量手段2117を、第1のTFT2107の第2の電極と、電流供給線2114との間に設け、映像信号を保持するための容量として用いても良い。また、TFT2118の第2の電極は、当該画素を除くいずれかの画素における第1のゲート信号線等に接続しても良い。つまりこの場合、選択されていないゲート信号線がある一定電位にあることを利用し、電源線として代用するわけである。40

## 【0149】

容量手段2112への電荷の充電においては、第2、第3、第5のゲート信号線2103、2104、2106へのパルスの入力によってTFT2108、2109、2118がONし、図21(B)に示すように振舞う。TFT2110がOFFであるため、EL素子2113には電流が流れず、発光しない。この場合にも、新たに追加したTFT2118による電流パスが存在するため、容量手段2112が充電される。その後、第5のゲー50

ト信号線 2106 が L レベルとなって TFT2118 が OFF すると、図 21(C) に示すように、容量手段 2112 に貯まっていた電荷の移動が生じ、TFT2111 のしきい値を下回る瞬間に TFT2111 が OFF し、電荷の移動も終了する。よって容量手段 2112 には、TFT2111 のしきい値が保持される。

#### 【0150】

本実施例においては、第 1 ~ 第 5 のゲート信号線によって、各 TFT を独立して制御しているが、構成はこの限りではない。画素の開口率等を考えた場合、信号線の本数は可能な限り少ないことが望ましく、同期して動作する TFT、例えば図 21(A)においては TFT2108、2109 に関しては、その極性を同極性として、1 本のゲート信号線を用いて制御しても良い。

10

#### 【0151】

なお、本実施例と、他の実施例に記載の他の実施例を組み合わせて用いても良い。

#### 【実施例 8】

#### 【0152】

本実施例では CMOS 回路で構成される駆動回路と、スイッチング用 TFT 及び駆動用 TFT を有する画素部とが同一基板上に形成された基板を便宜上アクティブマトリクス基板と呼ぶ。そして本実施例では前記アクティブマトリクス基板の作製工程について図 13、図 14 を用いて説明する。

#### 【0153】

基板 5000 は、石英基板、シリコン基板、金属基板又はステンレス基板の表面に絶縁膜を形成したものを用いる。また本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板を用いても良い。本実施例ではバリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス等のガラスからなる基板 5000 を用いた。

20

#### 【0154】

次いで、基板 5000 上に酸化珪素膜、窒化珪素膜又は酸化窒化珪素膜などの絶縁膜から成る下地膜 5001 を形成する。本実施例の下地膜 5001 は 2 層構造で形成したが、前記絶縁膜の単層構造又は前記絶縁膜を 2 層以上積層させた構造であっても良い。

#### 【0155】

本実施例では、下地膜 5001 の 1 層目として、プラズマ CVD 法を用いて、SiH<sub>4</sub>、NH<sub>3</sub>、及び N<sub>2</sub>O を反応ガスとして成膜される窒化酸化珪素膜 5001a を 10 ~ 20 0 nm(好ましくは 50 ~ 100 nm) の厚さに形成する。本実施例では、窒化酸化珪素膜 5001a を 50 nm の厚さに形成した。次いで下地膜 5001 の 2 層目として、プラズマ CVD 法を用いて、SiH<sub>4</sub> 及び N<sub>2</sub>O を反応ガスとして成膜される酸化窒化珪素膜 5001b を 50 ~ 200 nm(好ましくは 100 ~ 150 nm) の厚さに形成する。本実施例では、酸化窒化珪素膜 5001b を 100 nm の厚さに形成した。

30

#### 【0156】

続いて、下地膜 5001 上に半導体層 5002 ~ 5005 を形成する。半導体層 5002 ~ 5005 は公知の手段(スパッタ法、LPCVD 法、プラズマ CVD 法等)により 25 ~ 80 nm(好ましくは 30 ~ 60 nm) の厚さで半導体膜を成膜する。次いで前記半導体膜を公知の結晶化法(レーザ結晶化法、RTA 又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法等)を用いて結晶化させる。そして、得られた結晶質半導体膜を所望の形状にパターニングして半導体層 5002 ~ 5005 を形成する。なお前記半導体膜としては、非晶質半導体膜、微結晶半導体膜、結晶質半導体膜、又は非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜などを用いても良い。

40

#### 【0157】

本実施例では、プラズマ CVD 法を用いて、膜厚 55 nm の非晶質珪素膜を成膜した。そして、ニッケルを含む溶液を非晶質珪素膜上に保持させ、この非晶質珪素膜に脱水素化(500 ~ 1 時間)を行った後、熱結晶化(550 ~ 4 時間)を行って結晶質珪素膜を形成した。その後、フォトリソグラフィ法を用いたパターニング処理によって半導体層 500

50

02~5005を形成した。

#### 【0158】

なおレーザ結晶化法で結晶質半導体膜を作製する場合のレーザは、連続発振またはパルス発振の気体レーザ又は固体レーザを用いれば良い。前者の気体レーザとしては、エキシマレーザ、YAGレーザ、YVO<sub>4</sub>レーザ、YLFレーザ、YAlO<sub>3</sub>レーザ、ガラスレーザ、ルビーレーザ、Ti:サファイアレーザ等を用いることができる。また後者の固体レーザとしては、Cr、Nd、Er、Ho、Ce、Co、Ti又はTmがドーピングされたYAG、YVO<sub>4</sub>、YLF、YAlO<sub>3</sub>などの結晶を使ったレーザを用いることができる。当該レーザの基本波はドーピングする材料によって異なり、1μm前後の基本波を有するレーザ光が得られる。基本波に対する高調波は、非線形光学素子を用いることで得ることができる。なお非晶質半導体膜の結晶化に際し、大粒径に結晶を得るためにには、連続発振が可能な固体レーザを用い、基本波の第2高調波～第4高調波を適用するのが好ましい。代表的には、Nd:YVO<sub>4</sub>レーザー(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)を適用する。

10

#### 【0159】

また出力10Wの連続発振のYVO<sub>4</sub>レーザから射出されたレーザ光は、非線形光学素子により高調波に変換する。さらに、共振器の中にYVO<sub>4</sub>結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または橢円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は0.01~100MW/cm<sup>2</sup>程度(好ましくは0.1~10MW/cm<sup>2</sup>)が必要である。そして、10~2000cm/s程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射する。

20

#### 【0160】

また上記のレーザを用いる場合には、レーザ発振器から放射されたレーザビームを光学系で線状に集光して、半導体膜に照射すると良い。結晶化の条件は適宜設定されるが、エキシマレーザを用いる場合はパルス発振周波数300Hzとし、レーザーエネルギー密度を100~700mJ/cm<sup>2</sup>(代表的には200~300mJ/cm<sup>2</sup>)とすると良い。またYAGレーザを用いる場合には、その第2高調波を用いてパルス発振周波数1~300Hzとし、レーザーエネルギー密度を300~1000mJ/cm<sup>2</sup>(代表的には350~500mJ/cm<sup>2</sup>)とすると良い。そして幅100~1000μm(好ましくは幅400μm)で線状に集光したレーザ光を基板全面に渡って照射し、このときの線状ビームの重ね合わせ率(オーバーラップ率)を50~98%として行っても良い。

30

#### 【0161】

しかしながら本実施例では、結晶化を助長する金属元素を用いて非晶質珪素膜の結晶化を行ったため、前記金属元素が結晶質珪素膜中に残留している。そのため、前記結晶質珪素膜上に50~100nmの非晶質珪素膜を形成し、加熱処理(RTA法やファーネスアニール炉を用いた熱アニール等)を行って、該非晶質珪素膜中に前記金属元素を拡散させ、前記非晶質珪素膜は加熱処理後にエッティングを行って除去する。その結果、前記結晶質珪素膜中の金属元素の含有量を低減または除去することができる。

30

#### 【0162】

なお半導体層5002~5005を形成した後、TFTのしきい値を制御するために微量な不純物元素(ボロンまたはリン)のドーピングを行ってもよい。

40

#### 【0163】

次いで、半導体層5002~5005を覆うゲート絶縁膜5006を形成する。ゲート絶縁膜5006はプラズマCVD法やスパッタ法を用いて、膜厚を40~150nmとして珪素を含む絶縁膜で形成する。本実施例では、ゲート絶縁膜5006としてプラズマCVD法により酸化窒化珪素膜を115nmの厚さに形成した。勿論、ゲート絶縁膜5006は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。

#### 【0164】

50

なおゲート絶縁膜5006として酸化珪素膜を用いる場合には、プラズマCVD法でTEOS(Tetraethyl Orthosilicate)とO<sub>2</sub>とを混合し、反応圧力40Pa、基板温度300～400とし、高周波(13.56MHz)電力密度0.5～0.8W/cm<sup>2</sup>で放電させて形成しても良い。上記の工程により作製される酸化珪素膜は、その後400～500の熱アーニールによって、ゲート絶縁膜5006として良好な特性を得ることができる。

#### 【0165】

次いで、ゲート絶縁膜5006上に膜厚20～100nmの第1の導電膜5007と、膜厚100～400nmの第2の導電膜5008とを積層形成する。本実施例では、膜厚30nmのTaN膜からなる第1の導電膜5007と、膜厚370nmのW膜からなる第2の導電膜5008を積層形成した。

10

#### 【0166】

本実施例では、第1の導電膜5007であるTaN膜はスパッタ法で形成し、Taのターゲットを用いて、窒素を含む雰囲気内でスパッタ法で形成した。また第2の導電膜5008であるW膜は、Wのターゲットを用いたスパッタ法で形成した。その他に6フッ化タンゲステン(WF<sub>6</sub>)を用いる熱CVD法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、W膜の抵抗率は20μcm以下にすることが望ましい。W膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、W膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って、本実施例では、高純度のW(純度99.9999%)のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してW膜を形成することにより、抵抗率9～20μcmを実現することができた。

20

#### 【0167】

なお本実施例では、第1の導電膜5007をTaN膜、第2の導電膜5008をW膜としたが、第1の導電膜5007及び第2の導電膜5008を構成する材料は特に限定されない。第1の導電膜5007及び第2の導電膜5008は、Ta、W、Ti、Mo、Al、Cu、Cr、Ndから選択された元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶珪素膜に代表される半導体膜やAgPdCu合金で形成してもよい。

#### 【0168】

次いで、フォトリソグラフィ法を用いてレジストからなるマスク5009を形成し、電極及び配線を形成するための第1のエッチング処理を行う。第1のエッチング処理では第1及び第2のエッチング条件で行う。(図13(B))

30

#### 【0169】

本実施例では第1のエッチング条件として、ICP(Inductively Coupled Plasma：誘導結合型プラズマ)エッチング法を用い、エッチング用ガスにCF<sub>4</sub>とCl<sub>2</sub>とO<sub>2</sub>とを用い、それぞれのガス流量比を25:25:10(sccm)とし、1.0Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成してエッチングを行った。基板側(試料ステージ)にも150WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加した。そしてこの第1のエッチング条件によりW膜をエッチングして第1の導電層5007の端部をテーパー形状とした。

40

#### 【0170】

続いて、レジストからなるマスク5009を除去せずに第2のエッチング条件に変更し、エッチング用ガスにCF<sub>4</sub>とCl<sub>2</sub>とを用い、それぞれのガス流量比を30:30(sccm)とし、1.0Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成して15秒程度のエッチングを行った。基板側(試料ステージ)にも20WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加した。第2のエッチング条件では第1の導電層5007及び第2の導電層5008とも同程度にエッチングを行った。なお、ゲート絶縁膜5006上に残渣を残すことなくエッチングするためには、10～20%程度の割合でエッチング時間を増加させると良い。

#### 【0171】

50

上記の第1のエッティング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第1の導電層5007及び第2の導電層5008の端部がテーパー形状となる。こうして、第1のエッティング処理により第1の導電層5007と第2の導電層5008から成る第1の形状の導電層5010～5014を形成した。ゲート絶縁膜5006においては、第1の形状の導電層5010～5014で覆われない領域が20～50nm程度エッティングされたため、膜厚が薄くなった領域が形成された。

#### 【0172】

次いで、レジストからなるマスク5009を除去せずに第2のエッティング処理を行う。  
(図13(C))第2のエッティング処理では、エッティングガスにSF<sub>6</sub>とCl<sub>2</sub>とO<sub>2</sub>を用い、  
それぞれのガス流量比を24：12：24(ccm)とし、1.3Paの圧力でコイル側  
の電力に700WのRF(13.56MHz)電力を投入してプラズマを生成して25秒程度のエッティングを行った。基板側(試料ステージ)にも10WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加した。こうして、W膜を選択的にエッティングして、第2の形状の導電層5015～5019を形成した。このとき、第1の導電層5015a～5018aは、ほとんどエッティングされない。

10

#### 【0173】

そして、レジストからなるマスク5009を除去せずに第1のドーピング処理を行い、半導体層5002～5005にN型を付与する不純物元素を低濃度に添加する。第1のドーピング処理はイオンドープ法又はイオン注入法で行えば良い。イオンドープ法の条件はドーザ量を $1 \times 10^{13} \sim 5 \times 10^{14}$ atoms/cm<sup>2</sup>とし、加速電圧を40～80keVとして行う。本実施例ではドーザ量を $5.0 \times 10^{13}$ atoms/cm<sup>2</sup>とし、加速電圧を50keVとして行った。N型を付与する不純物元素としては、15族に属する元素を用いれば良く、代表的にはリン(P)又は砒素(As)を用いられるが、本実施例ではリン(P)を用いた。この場合、第2の形状の導電層5015～5019がN型を付与する不純物元素に対するマスクとなって、自己整合的に第1の不純物領域(N--領域)5020～5023を形成した。そして第1の不純物領域5020～5023には $1 \times 10^{18} \sim 1 \times 10^{20}$ atoms/cm<sup>3</sup>の濃度範囲でN型を付与する不純物元素が添加された。

20

#### 【0174】

続いてレジストからなるマスク5009を除去した後、新たにレジストからなるマスク5024を形成して、第1のドーピング処理よりも高い加速電圧で第2のドーピング処理を行う。イオンドープ法の条件はドーザ量を $1 \times 10^{13} \sim 3 \times 10^{15}$ atoms/cm<sup>2</sup>とし、加速電圧を60～120keVとして行う。本実施例では、ドーザ量を $3.0 \times 10^{15}$ atoms/cm<sup>2</sup>とし、加速電圧を65keVとして行った。第2のドーピング処理は第2の導電層5015b～5018bを不純物元素に対するマスクとして用い、第1の導電層5015a～5018aのテーパー部の下方の半導体層に不純物元素が添加されるようにドーピングを行う。

30

#### 【0175】

上記の第2のドーピング処理を行った結果、第1の導電層と重なる第3の不純物領域(N-領域、LDD領域)5026には $1 \times 10^{18} \sim 5 \times 10^{19}$ atoms/cm<sup>3</sup>の濃度範囲でN型を付与する不純物元素を添加された。また第2の不純物領域(N+領域)5025、5028には $1 \times 10^{19} \sim 5 \times 10^{21}$ atoms/cm<sup>3</sup>の濃度範囲でN型を付与する不純物元素を添加された。また、第1、第2のドーピング処理を行った後、半導体層5002～5005において、不純物元素が全く添加されない領域又は微量の不純物元素が添加された領域が形成された。本実施例では、不純物元素が全く添加されない領域又は微量の不純物元素が添加された領域をチャネル領域5027、5030とよぶ。また前記第1のドーピング処理により形成された第1の不純物領域(N--領域)5020～5023のうち、第2のドーピング処理においてレジスト5024で覆われていた領域が存在するが、本実施例では、引き続き第1の不純物領域(N--領域、LDD領域)5029とよぶ。

40

#### 【0176】

50

なお本実施例では、第2のドーピング処理のみにより、第3の不純物領域(N-領域)5026及び第2の不純物領域(N+領域)5025、5028を形成したが、これに限定されない。ドーピング処理を行う条件を適宜変えて、複数回のドーピング処理で形成しても良い。

#### 【0177】

次いで図14(A)に示すように、レジストからなるマスク5024を除去した後、新たにレジストからなるマスク5031を形成する。その後、第3のドーピング処理を行う。第3のドーピング処理により、Pチャネル型TFTの活性層となる半導体層に、前記第1の導電型とは逆の導電型を付与する不純物元素が添加された第4の不純物領域(P+領域)5032、5034及び第5の不純物領域(P-領域)5033、5035を形成する。10

#### 【0178】

第3のドーピング処理では、第2の導電層5016b、5018bを不純物元素に対するマスクとして用いる。こうして、P型を付与する不純物元素を添加し、自己整合的に第4の不純物領域(P+領域)5032、5034及び第5の不純物領域(P-領域)5033、5035を形成する。

#### 【0179】

本実施例では、第4の不純物領域5032、5034及び第5の不純物領域5033、5035はジボラン( $B_2H_6$ )を用いたイオンドープ法で形成する。イオンドープ法の条件としては、ドーズ量を $1 \times 10^{16} atoms/cm^2$ とし、加速電圧を80keVとした。

#### 【0180】

なお、第3のドーピング処理の際には、Nチャネル型TFTを形成する半導体層はレジストからなるマスク5031によって覆われている。

#### 【0181】

ここで、第1及び2のドーピング処理によって、第4の不純物領域(P+領域)5032、5034及び第5の不純物領域(P-領域)5033、5035にはそれぞれ異なる濃度でリンが添加されている。しかし、第4の不純物領域(P+領域)5032、5034及び第5の不純物領域(P-領域)5033、5035のいずれの領域においても、第3のドーピング処理によって、P型を付与する不純物元素の濃度が $1 \times 10^{19} \sim 5 \times 10^{21} atoms/cm^3$ となるようにドーピング処理される。こうして、第4の不純物領域(P+領域)5032、5034及び第5の不純物領域(P-領域)5033、5035は、Pチャネル型TFTのソース領域30

およびドレイン領域として問題なく機能する。

#### 【0182】

なお本実施例では、第3のドーピング処理のみにより、第4の不純物領域(P+領域)5032、5034及び第5の不純物領域(P-領域)5033、5035を形成したが、これに限定されない。ドーピング処理を行う条件を適宜変えて、複数回のドーピング処理で形成しても良い。

#### 【0183】

次いで図14(B)に示すように、レジストからなるマスク5031を除去して第1の層間絶縁膜5036を形成する。この第1の層間絶縁膜5036としては、プラズマCVD法またはスパッタ法を用い、厚さを100~200nmとして珪素を含む絶縁膜で形成する。本実施例では、プラズマCVD法により膜厚100nmの酸化窒化珪素膜を形成した。勿論、第1の層間絶縁膜5036は酸化窒化珪素膜に限定されるものではなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。40

#### 【0184】

次いで、図14(C)に示すように、加熱処理(熱処理)を行って、半導体層の結晶性の回復、半導体層に添加された不純物元素の活性化を行う。この加熱処理はファーネスアニール炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400~700で行えばよく、本実施例では410、1時間の熱処理で活性化処理を行った。なお、熱アニール法の他に、レーザアニ

10

20

30

40

50

ール法、またはラピッドサーマルアニール法(RTA法)を適用することができる。

【0185】

また、第1の層間絶縁膜5036を形成する前に加熱処理を行っても良い。ただし、第1の導電層5015a～5019a及び、第2の導電層5015b～5019bを構成する材料が熱に弱い場合には、本実施例のように配線等を保護するため第1の層間絶縁膜5036(珪素を主成分とする絶縁膜、例えば窒化珪素膜)を形成した後で熱処理を行うことが好ましい。

【0186】

上記の様に、第1の層間絶縁膜5036(珪素を主成分とする絶縁膜、例えば窒化珪素膜)を形成した後に熱処理することにより、活性化処理と同時に、半導体層の水素化も行うことができる。水素化の工程では、第1の層間絶縁膜5036に含まれる水素により半導体層のダングリングボンドが終端される。

10

【0187】

なお、活性化処理のための加熱処理とは別に、水素化のための加熱処理を行っても良い。

【0188】

ここで、第1の層間絶縁膜5036の存在に関係なく、半導体層を水素化することもできる。水素化の他の手段として、プラズマにより励起された水素を用いる手段(プラズマ水素化)や、3～100%の水素を含む雰囲気中において、300～450で1～12時間の加熱処理を行う手段でも良い。

20

【0189】

次いで、第1の層間絶縁膜5036上に、第2の層間絶縁膜5037を形成する。第2の層間絶縁膜5037としては、無機絶縁膜を用いることができる。例えば、CVD法によって形成された窒化珪素膜あるいは窒化酸化珪素膜や、SOG(Spin On Glass)法によって塗布された窒化珪素膜あるいは窒化酸化珪素膜等を用いることができる。また、第2の層間絶縁膜5037として、有機絶縁膜を用いることができる。例えば、ポリイミド、ポリアミド、BCB(ベンゾシクロブテン)、アクリル等の膜を用いることができる。また、アクリル膜と窒化珪素膜あるいは窒化酸化珪素膜の積層構造を用いても良い。

【0190】

本実施例では、膜厚1.6μmのアクリル膜を形成した。第2の層間絶縁膜5037によって、基板上5000に形成されたTFTによる凹凸を緩和し、平坦化することができる。特に、第2の層間絶縁膜5037は平坦化の意味合いが強いので、平坦性に優れた膜が好ましい。

30

【0191】

次いで、ドライエッチングまたはウエットエッチングを用い、第2の層間絶縁膜5037、第1の層間絶縁膜5036、およびゲート絶縁膜5006をエッチングし、第2の不純物領域5025、5028、第4の不純物領域5032、5034に達するコンタクトホールを形成する。

【0192】

次いで、透明導電膜からなる画素電極5038を形成する。透明導電膜としては、酸化インジウムと酸化スズの化合物(Indium Tin Oxide: ITO)、酸化インジウムと酸化亜鉛の化合物、酸化亜鉛、酸化スズ、酸化インジウム等を用いることができる。また、前記透明導電膜にガリウムを添加したもの用いてもよい。画素電極がEL素子の陽極に相当する。

40

【0193】

本実施例では、ITOを110nm厚さで成膜、その後パターニングし、画素電極5038形成した。

【0194】

次いで、各不純物領域とそれぞれ電気的に接続される配線5039～5045を形成する。なお本実施例では、配線5039～5045は、膜厚100nmのTi膜と、膜厚35

50

0 nmのAl膜と、膜厚100 nmのTi膜との積層膜をスパッタ法で連続形成し、所望の形状にパターニングして形成する。

#### 【0195】

もちろん、三層構造に限らず、単層構造でもよいし、二層構造でもよいし、四層以上の積層構造にしてもよい。また配線の材料としては、AlとTiに限らず、他の導電膜を用いても良い。例えば、TaN膜上にAlやCuを形成し、さらにTi膜を形成した積層膜をパターニングして配線を形成してもよい。

#### 【0196】

こうして、画素部のNチャネル型TFTのソース領域またはドレイン領域の一方は、配線5042によってソース信号線(5019aと5019bの積層)と電気的に接続され、もう一方は、配線5043によって画素部のPチャネル型TFTのゲート電極と電気的に接続される。また、画素部のPチャネル型TFTのソース領域またはドレイン領域の一方は、配線5044によって画素電極5038と電気的に接続されている。ここで、画素電極5038上の一部と、配線5044の一部を重ねて形成することによって、配線5044と画素電極5038の電気的接続をとっている。

10

#### 【0197】

以上の工程により図14(D)に示すように、Nチャネル型TFTとPチャネル型TFTからなるCMOS回路を有する駆動回路部と、スイッチング用TFT、駆動用TFTとを有する画素部を同一基板上に形成することができる。

20

#### 【0198】

駆動回路部のNチャネル型TFTは、ゲート電極の一部を構成する第1の導電層5015aと重なる低濃度不純物領域5026(Lov領域)、ソース領域またはドレイン領域として機能する高濃度不純物領域5025とを有している。このNチャネル型TFTと配線5040で接続されCMOS回路を形成するPチャネル型TFTは、ゲート電極の一部を構成する第1の導電層5016aと重なる低濃度不純物領域5033(Lov領域)、ソース領域またはドレイン領域として機能する高濃度不純物領域5032とを有している。

20

#### 【0199】

画素部において、Nチャネル型のスイッチング用TFTは、ゲート電極の外側に形成される低濃度不純物領域5029(Loff領域)、ソース領域またはドレイン領域として機能する高濃度不純物領域5028とを有している。また画素部において、Pチャネル型の駆動用TFTは、ゲート電極の一部を構成する第1の導電層5018aと重なる低濃度不純物領域5035(Lov領域)、ソース領域またはドレイン領域として機能する高濃度不純物領域5034とを有している。

30

#### 【0200】

次いで、第3の層間絶縁膜5046を形成する。第3の層間絶縁膜としては、無機絶縁膜や有機絶縁膜を用いることができる。無機絶縁膜としては、CVD法によって形成された窒化珪素膜あるいは窒化酸化珪素膜や、SOG(Spin On Glass)法によって塗布された窒化珪素膜あるいは窒化酸化珪素膜等を用いることができる。また、有機絶縁膜としては、アクリル樹脂膜等を用いることができる。

40

#### 【0201】

第2の層間絶縁膜5037と第3の層間絶縁膜5046の組み合わせの例を以下に挙げる。

#### 【0202】

第2の層間絶縁膜5037として、プラズマCVD法によって形成した窒化珪素膜あるいは窒化酸化珪素膜を用い、第3の層間絶縁膜5046としてもプラズマCVD法によって形成した窒化珪素膜あるいは窒化酸化珪素膜を用いる組み合わせがある。また、第2の層間絶縁膜5037として、SOG法によって形成した窒化珪素膜あるいは窒化酸化珪素膜を用い、第3の層間絶縁膜5046としてもSOG法によって形成した窒化珪素膜あるいは窒化酸化珪素膜を用いる組み合わせがある。また、第2の層間絶縁膜5037として、SOG法によって形成した窒化珪素膜あるいは窒化酸化珪素膜とプラズマCVD法によ

50

って形成した窒化珪素膜あるいは窒化酸化珪素膜の積層膜を用い、第3の層間絶縁膜5046としてプラズマCVD法によって形成した窒化珪素膜あるいは窒化酸化珪素膜を用いる組み合わせがある。また、第2の層間絶縁膜5037として、アクリルを用い、第3の層間絶縁膜5046としてもアクリルを用いる組み合わせがある。また、第2の層間絶縁膜5037として、アクリルとプラズマCVD法によって形成した窒化珪素膜あるいは窒化酸化珪素膜の積層膜を用い、第3の層間絶縁膜5046としてプラズマCVD法によって形成した窒化珪素膜あるいは窒化酸化珪素膜を用いる組み合わせがある。また、第2の層間絶縁膜5037として、プラズマCVD法によって形成した窒化珪素膜あるいは窒化酸化珪素膜を用い、第3の層間絶縁膜5046としてアクリルを用いる組み合わせがある。

10

## 【0203】

第3の層間絶縁膜5046の画素電極5038に対応する位置に開口部を形成する。第3の層間絶縁膜は、バンクとして機能する。開口部を形成する際、ウェットエッチング法を用いることで容易にテーパー形状の側壁とすることが出来る。開口部の側壁が十分になだらかでないと段差に起因するEL層の劣化が顕著な問題となってしまうため、注意が必要である。

## 【0204】

第3の層間絶縁膜中に、カーボン粒子や金属粒子を添加し、抵抗率を下げ、静電気の発生を抑制してもよい。この際、抵抗率は、 $1 \times 10^6 \sim 1 \times 10^{12} \text{ m}$ (好ましくは、 $1 \times 10^8 \sim 1 \times 10^{10} \text{ m}$ )となるように、カーボン粒子や金属粒子の添加量を調節すればよい。

20

## 【0205】

次いで、第3の層間絶縁膜5046の開口部において露出している画素電極5038上に、EL層5047を形成する。

## 【0206】

EL層5047としては、公知の有機発光材料や無機発光材料を用いることができる。

## 【0207】

有機発光材料としては、低分子系有機発光材料、高分子系有機発光材料、中分子系有機材料を自由に用いることができる。なお、ここでは、中分子系有機発光材料とは、昇華性を有さず、かつ、分子数が20以下または連鎖する分子の長さが10μm以下の有機発光材料を示すものとする。

30

## 【0208】

EL層5047は通常、積層構造である。代表的には、コダック・イーストマン・カンパニーのTangらが提案した「正孔輸送層／発光層／電子輸送層」という積層構造が挙げられる。また他にも、陽極上に正孔注入層／正孔輸送層／発光層／電子輸送層、または正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層の順に積層する構造でも良い。発光層に対して蛍光性色素等をドーピングしても良い。

## 【0209】

本実施例では蒸着法により低分子系有機発光材料を用いてEL層5047を形成している。具体的には、正孔注入層として20nm厚の銅フタロシアニン(CuPc)膜を設け、その上に発光層として70nm厚のトリス-8-キノリノラトアルミニウム錯体(A1q<sub>3</sub>)膜を設けた積層構造としている。A1q<sub>3</sub>にキナクリドン、ペリレンもしくはDCM1といった蛍光色素を添加することで発光色を制御することができる。

40

## 【0210】

なお、図14(D)では一画素しか図示していないが、複数の色、例えば、R(赤)、G(緑)、B(青)の各色に対応したEL層5047を作り分ける構成とすることができる。

## 【0211】

また、高分子系有機発光材料を用いる例として、正孔注入層として20nmのポリチオフェン(PEDOT)膜をスピン塗布法により設け、その上に発光層として100nm程度のパラフェニレンビニレン(PPV)膜を設けた積層構造によってEL層5047を構成しても

50

良い。なお、PPVの共役系高分子を用いると、赤色から青色まで発光波長を選択できる。また、電子輸送層や電子注入層として炭化珪素等の無機材料を用いることも可能である。

#### 【0212】

なお、EL層5047は、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等が、明確に区別された積層構造を有するものに限定されない。つまり、EL層5047は、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等を構成する材料が、混合した層を有する構造であってもよい。

#### 【0213】

例えば、電子輸送層を構成する材料(以下、電子輸送材料と表記する)と、発光層を構成する材料(以下、発光材料と表記する)とによって構成される混合層を、電子輸送層と発光層との間に有する構造のEL層5047であってもよい。

#### 【0214】

次に、EL層5047の上には導電膜からなる対向電極5048が設けられる。本実施例の場合、導電膜としてアルミニウムとリチウムとの合金膜を用いる。勿論、公知のMgAg膜(マグネシウムと銀との合金膜)を用いても良い。対向電極5048がEL素子の陰極に相当する。陰極材料としては、周期表の1族もしくは2族に属する元素からなる導電膜もしくはそれらの元素を添加した導電膜を自由に用いることができる。

#### 【0215】

対向電極5048まで形成された時点でEL素子が完成する。なお、EL素子とは、画素電極(陽極)5038、EL層5047及び対向電極(陰極)5048で形成された素子を指す。

#### 【0216】

EL素子を完全に覆うようにしてパッシベーション膜5049を設けることは有効である。パッシベーション膜5049としては、炭素膜、窒化珪素膜もしくは窒化酸化珪素膜を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層で用いることができる。

#### 【0217】

カバレッジの良い膜をパッシベーション膜5049として用いることが好ましく、炭素膜、特にDLC(ダイヤモンドライクカーボン)膜を用いることは有効である。DLC膜は室温から100℃以下の温度範囲で成膜可能であるため、耐熱性の低いEL層5047の上方にも容易に成膜することができる。また、DLC膜は酸素に対するプロッキング効果が高く、EL層5047の酸化を抑制することが可能である。そのため、EL層5047が酸化するといった問題を防止できる。

#### 【0218】

なお、第3の層間絶縁膜5046を形成した後、パッシベーション膜5049を形成するまでの工程をマルチチャンバー方式(またはインライン方式)の成膜装置を用いて、大気解放せずに連続的に処理することは有効である。

#### 【0219】

なお、実際には図14(D)の状態まで完成したら、さらに外気に曝されないように、気密性が高く、脱ガスの少ない保護フィルム(ラミネートフィルム、紫外線硬化樹脂フィルム等)や透光性のシーリング材でパッケージング(封入)することが好ましい。その際、シーリング材の内部を不活性雰囲気に入ったり、内部に吸湿性材料(例えば酸化バリウム)を配置したりするとEL素子の信頼性が向上する。

#### 【0220】

また、パッケージング等の処理により気密性を高めたら、基板5000上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクタ(フレキシブルプリントサーフィット: FPC)を取り付けて製品として完成する。

#### 【0221】

また、本実施例で示す工程に従えば、発光装置の作製に必要なフォトマスクの数を抑え

10

20

30

40

50

ることが出来る。その結果、工程を短縮し、製造コストの低減及び歩留まりの向上に寄与することが出来る。

**【実施例 9】**

**【0222】**

本実施例では、実施例 8 に示した構成とは異なる構成のアクティブマトリクス基板の作製工程について図 15 を用いて説明する。

**【0223】**

なお、図 15(A)までの工程は、実施例 11において、図 13(A)~(D)、図 14(A)に示した工程と同様である。ただし、画素部を構成する駆動用 TFT は、ゲート電極の外側に形成される低濃度不純物領域( $L_{off}$ 領域)を有する、N チャネル型の TFT である点が異なる。この駆動用 TFT においては、実施例 9 に示したように、レジストによるマスクを用いて、ゲート電極の外側に低濃度不純物領域( $L_{off}$ 領域)を形成すれば良い。

10

**【0224】**

図 13 及び図 14 と同じ部分は同じ符号を用いて示し、説明は省略する。

**【0225】**

図 15(A)に示すように、第 1 の層間絶縁膜 5101 を形成する。この第 1 の層間絶縁膜 5101 としては、プラズマ CVD 法またはスパッタ法を用い、厚さを 100 ~ 200 nm として珪素を含む絶縁膜で形成する。本実施例では、プラズマ CVD 法により膜厚 100 nm の酸化窒化珪素膜を形成した。勿論、第 1 の層間絶縁膜 5101 は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。

20

**【0226】**

次いで、図 15(B)に示すように、加熱処理(熱処理)を行って、半導体層の結晶性の回復、半導体層に添加された不純物元素の活性化を行う。この加熱処理はファーネスアニール炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が 1 ppm 以下、好ましくは 0.1 ppm 以下の窒素雰囲気中で 400 ~ 700 で行えばよく、本実施例では 410 、 1 時間の熱処理で活性化処理を行った。なお、熱アニール法の他に、レーザアニール法、またはラピッドサーマルアニール法(RTA 法)を適用することができる。

30

**【0227】**

また、第 1 の層間絶縁膜 5101 を形成する前に加熱処理を行っても良い。ただし、第 1 の導電層 5015a ~ 5019a 及び、第 2 の導電層 5015b ~ 5019b が熱に弱い場合には、本実施例のように配線等を保護するため第 1 の層間絶縁膜 5101(珪素を主成分とする絶縁膜、例えば窒化珪素膜)を形成した後で熱処理を行うことが好ましい。

**【0228】**

上記の様に、第 1 の層間絶縁膜 5101(珪素を主成分とする絶縁膜、例えば窒化珪素膜)を形成した後に熱処理することにより、活性化処理と同時に、半導体層の水素化も行うことができる。水素化の工程では、第 1 の層間絶縁膜 5101 に含まれる水素により半導体層のダングリングボンドが終端される。

30

**【0229】**

なお、活性化処理のための加熱処理とは別に、水素化のための加熱処理を行っても良い。

40

**【0230】**

ここで、第 1 の層間絶縁膜 5101 の存在に関係なく、半導体層を水素化することもできる。水素化の他の手段として、プラズマにより励起された水素を用いる手段(プラズマ水素化)や、3 ~ 100 % の水素を含む雰囲気中において、300 ~ 450 で 1 ~ 12 時間の加熱処理を行う手段でも良い。

**【0231】**

以上の工程により、N チャネル型 TFT と P チャネル型 TFT からなる CMOS 回路を有する駆動回路部と、スイッチング用 TFT、駆動用 TFT とを有する画素部を同一基板上に形成することができる。

50

## 【0232】

次いで、第1の層間絶縁膜5101上に、第2の層間絶縁膜5102を形成する。第2の層間絶縁膜5102としては、無機絶縁膜を用いることができる。例えば、CVD法によって形成された窒化珪素膜あるいは窒化酸化珪素膜や、SOG(Spin On Glass)法によって塗布された窒化珪素膜あるいは窒化酸化珪素膜等を用いることができる。また、第2の層間絶縁膜5102として、有機絶縁膜を用いることができる。例えば、ポリイミド、ポリアミド、BCB(ベンゾシクロブテン)、アクリル等の膜を用いることができる。また、アクリル膜と窒化珪素膜あるいは窒化酸化珪素膜の積層構造を用いても良い。

## 【0233】

次いで、ドライエッティングまたはウェットエッティングを行い、第1の層間絶縁膜5101、第2の層間絶縁膜5102及びゲート絶縁膜5006をエッティングし、駆動回路部及び画素部を構成する各TFTの不純物領域(第3の不純物領域(N+領域)及び第4の不純物領域(P+領域))に達するコンタクトホールを形成する。10

## 【0234】

次いで、各不純物領域とそれぞれ電気的に接続される配線5103～5109を形成する。なお本実施例では、配線5103～5109は、膜厚100nmのTi膜と、膜厚350nmのAl膜と、膜厚100nmのTi膜との積層膜をスパッタ法で連続形成し、所望の形状にパターニングして形成する。

## 【0235】

もちろん、三層構造に限らず、単層構造でもよいし、二層構造でもよいし、四層以上の積層構造にしてもよい。また配線の材料としては、AlとTiに限らず、他の導電膜を用いても良い。例えば、TaN膜上にAlやCuを形成し、さらにTi膜を形成した積層膜をパターニングして配線を形成してもよい。20

## 【0236】

画素部のスイッチング用TFTのソース領域またはドレイン領域の一方は、配線5106によってソース配線(5019aと5019bの積層)と電気的に接続され、もう一方は、配線5107によって画素部の駆動用TFTのゲート電極と電気的に接続される。

## 【0237】

次いで図15(C)に示すように、第3の層間絶縁膜5110を形成する。第3の層間絶縁膜5110としては、無機絶縁膜や有機絶縁膜を用いることができる。無機絶縁膜としては、CVD法によって形成された窒化珪素膜あるいは窒化酸化珪素膜や、SOG(Spin On Glass)法によって塗布された窒化珪素膜あるいは窒化酸化珪素膜等を用いることができる。また、有機絶縁膜としては、アクリル樹脂膜等を用いることができる。30

## 【0238】

第3の層間絶縁膜5110によって、基板上5000に形成されたTFTによる凹凸を緩和し、平坦化することができる。特に、第3の層間絶縁膜5110は平坦化の意味合いが強いので、平坦性に優れた膜が好ましい。

## 【0239】

次いで、ドライエッティングまたはウェットエッティングを行い、第3の層間絶縁膜5110に、配線5108に達するコンタクトホールを形成する。

## 【0240】

次いで、導電膜をパターニングして画素電極5111を形成する。本実施例の場合、導電膜としてアルミニウムとリチウムとの合金膜を用いる。勿論、公知のMgAg膜(マグネシウムと銀との合金膜)を用いても良い。画素電極5111がEL素子の陰極に相当する。陰極材料としては、周期表の1族もしくは2族に属する元素からなる導電膜もしくはそれらの元素を添加した導電膜を自由に用いることができる。

## 【0241】

画素電極5111は、第3の層間絶縁膜5110に形成されたコンタクトホールによって、配線5108と電気的な接続がとられる。こうして、画素電極5111は、駆動用TFTのソース領域またはドレイン領域の一方と、電気的に接続される。

10

20

30

40

50

## 【0242】

次いで図15(D)に示すように、各画素間のEL層を塗り分けるために、土手5112を形成する。土手5112としては、無機絶縁膜や有機絶縁膜を用いて形成する。無機絶縁膜としては、CVD法によって形成された窒化珪素膜あるいは窒化酸化珪素膜や、SOG法によって塗布された窒化珪素膜あるいは窒化酸化珪素膜等を用いることができる。また、有機絶縁膜としては、アクリル樹脂膜等を用いることができる。

## 【0243】

ここで、土手5112を形成する際、ウエットエッティング法を用いることで容易にテープ形状の側壁とすることが出来る。土手5112の側壁が十分になだらかでないと段差に起因するEL層の劣化が顕著な問題となってしまうため、注意が必要である。

10

## 【0244】

なお、画素電極5111と配線5108を電気的に接続する際に、第3の層間絶縁膜5110に形成したコンタクトホールの部分にも、土手5112を形成する。こうして、コンタクトホール部分の凹凸による、画素電極の凹凸を土手5112によって埋めることにより、段差に起因するEL層の劣化を防いでいる。

## 【0245】

第3の層間絶縁膜5110と土手5112の組み合わせの例を以下に挙げる。

## 【0246】

第3の層間絶縁膜5110として、プラズマCVD法によって形成した窒化珪素膜あるいは窒化酸化珪素膜を用い、土手5112としてもプラズマCVD法によって形成した窒化珪素膜あるいは窒化酸化珪素膜を用いる組み合わせがある。また、第3の層間絶縁膜5110として、SOG法によって形成した窒化珪素膜あるいは窒化酸化珪素膜を用い、土手5112としてもSOG法によって形成した窒化珪素膜あるいは窒化酸化珪素膜を用いる組み合わせがある。また第3の層間絶縁膜5110として、SOG法によって形成した窒化珪素膜あるいは窒化酸化珪素膜とプラズマCVD法によって形成した窒化珪素膜あるいは窒化酸化珪素膜の積層膜を用い、土手5112としてプラズマCVD法によって形成した窒化珪素膜あるいは窒化酸化珪素膜を用いる組み合わせがある。また、第3の層間絶縁膜5110として、アクリルを用い、土手5112としてもアクリルを用いる組み合わせがある。また、第3の層間絶縁膜5110として、アクリルとプラズマCVD法によって形成した窒化珪素膜あるいは窒化酸化珪素膜の積層膜を用い、土手5112としてプラズマCVD法によって形成した窒化珪素膜あるいは窒化酸化珪素膜を用いる組み合わせがある。また、第3の層間絶縁膜5110として、プラズマCVD法によって形成した窒化珪素膜あるいは窒化酸化珪素膜を用い、土手5112としてアクリルを用いる組み合わせがある。

20

## 【0247】

土手5112中に、カーボン粒子や金属粒子を添加し、抵抗率を下げ、静電気の発生を抑制してもよい。この際、抵抗率は、 $1 \times 10^6 \sim 1 \times 10^{12} \Omega$ (好ましくは、 $1 \times 10^8 \sim 1 \times 10^{10} \Omega$ )となるように、カーボン粒子や金属粒子の添加量を調節すればよい。

30

## 【0248】

次いで、土手5112に囲まれた、露出している画素電極5111上に、EL層5113を形成する。

40

## 【0249】

EL層5113としては、公知の有機発光材料や無機発光材料を用いることができる。

## 【0250】

有機発光材料としては、低分子系有機発光材料、高分子系有機発光材料、中分子系有機材料を自由に用いることができる。なお、ここでは、中分子系有機発光材料とは、昇華性を有さず、かつ、分子数が20以下または連鎖する分子の長さが10μm以下の有機発光材料を示すものとする。

## 【0251】

EL層5113は通常、積層構造である。代表的には、コダック・イーストマン・カン

50

パニーのTangらが提案した「正孔輸送層／発光層／電子輸送層」という積層構造が挙げられる。また他にも、陰極上に電子輸送層／発光層／正孔輸送層／正孔注入層、または電子注入層／電子輸送層／発光層／正孔輸送層／正孔注入層の順に積層する構造でも良い。発光層に対して蛍光性色素等をドーピングしても良い。

#### 【0252】

本実施例では蒸着法により低分子系有機発光材料を用いてEL層5113を形成している。具体的には、発光層として70nm厚のトリス-8-キノリノラトアルミニウム錯体(A1q<sub>3</sub>)膜を設け、その上に、正孔注入層として20nm厚の銅フタロシアニン(CuPc)膜を設けた積層構造としている。A1q<sub>3</sub>にキナクリドン、ペリレンもしくはDCM1といった蛍光色素を添加することで発光色を制御することができる。

10

#### 【0253】

なお、図15(D)では一画素しか図示していないが、複数の色、例えば、R(赤)、G(緑)、B(青)の各色に対応したEL層5113を作り分ける構成とすることができる。

#### 【0254】

また、高分子系有機発光材料を用いる例として、正孔注入層として20nmのポリチオフェン(PEDOT)膜をスピンドル塗布法により設け、その上に、発光層として100nm程度のパラフェニレンビニレン(PPV)膜を設けた積層構造によってEL層5113を構成しても良い。なお、PPVの共役系高分子を用いると、赤色から青色まで発光波長を選択できる。また、電子輸送層や電子注入層として炭化珪素等の無機材料を用いることも可能である。

20

#### 【0255】

なお、EL層5113は、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等が、明確に区別された積層構造を有するものに限定されない。つまり、EL層5113は、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等を構成する材料が、混合した層を有する構造であってもよい。

#### 【0256】

例えば、電子輸送層を構成する材料(以下、電子輸送材料と表記する)と、発光層を構成する材料(以下、発光材料と表記する)とによって構成される混合層を、電子輸送層と発光層との間に有する構造のEL層5113であってもよい。

30

#### 【0257】

次に、EL層5113の上には、透明導電膜からなる画素電極5114を形成する。透明導電膜としては、酸化インジウムと酸化スズの化合物(ITO)、酸化インジウムと酸化亜鉛の化合物、酸化亜鉛、酸化スズ、酸化インジウム等を用いることができる。また、前記透明導電膜にガリウムを添加したものを用いてもよい。画素電極5114がEL素子の陽極に相当する。

#### 【0258】

画素電極5114まで形成された時点でEL素子が完成する。なお、EL素子とは、画素電極(陰極)5111、EL層5113及び画素電極(陽極)5114で形成されたダイオードを指す。

#### 【0259】

本実施例では、画素電極5114が透明導電膜によって形成されているため、EL素子が発した光は、基板5000とは逆側に向かって放射される。また、第3の層間絶縁膜5110によって、配線5106～5109が形成された層とは別の層に、画素電極5111を形成している。そのため、実施例9に示した構成と比較して、開口率を上げることができる。

40

#### 【0260】

EL素子を完全に覆うようにして保護膜(パッシベーション膜)5115を設けることは有効である。保護膜5115としては、炭素膜、窒化珪素膜もしくは窒化酸化珪素膜を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層で用いることができる。

#### 【0261】

50

なお本実施例のように、E L 素子が発した光が画素電極 5 1 1 4 側から放射される場合、保護膜 5 1 1 5 としては、光を透過する膜を用いる必要がある。

#### 【0262】

なお、土手 5 1 1 2 を形成した後、保護膜 5 1 1 5 を形成するまでの工程をマルチチャンバー方式(またはインライン方式)の成膜装置を用いて、大気解放せずに連続的に処理することは有効である。

#### 【0263】

なお、実際には図 15(D)の状態まで完成したら、さらに外気に曝されないように、気密性が高く、脱ガスの少ない保護フィルム(ラミネートフィルム、紫外線硬化樹脂フィルム等)等のシーリング材でパッケージング(封入)することが好ましい。その際、シーリング材の内部を不活性雰囲気にしたり、内部に吸湿性材料(例えば酸化バリウム)を配置したりすると E L 素子の信頼性が向上する。10

#### 【0264】

また、パッケージング等の処理により気密性を高めたら、基板 5 0 0 0 上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクタ(フレキシブルプリントサーキット: F P C)を取り付けて製品として完成する。

#### 【実施例 10】

#### 【0265】

本実施例では、本発明を用いて発光装置を作製した例について、図 16 を用いて説明する。20

#### 【0266】

図 16 は、TFT が形成された素子基板をシーリング材によって封止することによって形成された発光装置の上面図であり、図 16(B)は、図 16(A)の A - A' における断面図、図 16(C)は図 16(A)の B - B' における断面図である。

#### 【0267】

基板 4 0 0 1 上に設けられた画素部 4 0 0 2 と、ソース信号線駆動回路 4 0 0 3 と、第 1 及び第 2 のゲート信号線駆動回路 4 0 0 4 a、4 0 0 4 b とを囲むようにして、シール材 4 0 0 9 が設けられている。また画素部 4 0 0 2 と、ソース信号線駆動回路 4 0 0 3 と、第 1 及び第 2 のゲート信号線駆動回路 4 0 0 4 a、4 0 0 4 b の上にシーリング材 4 0 0 8 が設けられている。よって画素部 4 0 0 2 と、ソース信号線駆動回路 4 0 0 3 と、第 1 及び第 2 のゲート信号線駆動回路 4 0 0 4 a、4 0 0 4 b とは、基板 4 0 0 1 とシール材 4 0 0 9 とシーリング材 4 0 0 8 とによって、充填材 4 2 1 0 で密封されている。30

#### 【0268】

また基板 4 0 0 1 上に設けられた画素部 4 0 0 2 と、ソース信号線駆動回路 4 0 0 3 と、第 1 及び第 2 のゲート信号線駆動回路 4 0 0 4 a、4 0 0 4 b とは、複数の TFT を有している。図 16(B)では代表的に、下地膜 4 0 1 0 上に形成された、ソース信号線駆動回路 4 0 0 3 に含まれる TFT(但し、ここでは N チャネル型 TFT と P チャネル型 TFT を図示する) 4 2 0 1 及び画素部 4 0 0 2 に含まれる TFT 4 2 0 2 を図示した。

#### 【0269】

TFT 4 2 0 1 及び 4 2 0 2 上には層間絶縁膜(平坦化膜) 4 3 0 1 a が形成され、その上に TFT 4 2 0 2 のドレインと電気的に接続する画素電極(陽極) 4 2 0 3 が形成される。画素電極 4 2 0 3 としては仕事関数の大きい透明導電膜が用いられる。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電膜にガリウムを添加したもの用いても良い。40

#### 【0270】

そして、画素電極 4 2 0 3 の上には絶縁膜 4 3 0 2 が形成され、絶縁膜 4 3 0 2 は画素電極 4 2 0 3 の上に開口部が形成されている。この開口部において、画素電極 4 2 0 3 の上には有機発光層 4 2 0 4 が形成される。有機発光層 4 2 0 4 は公知の有機発光材料または無機発光材料を用いることができる。また、有機発光材料には低分子系(モノマー系)材50

料と高分子系(ポリマー系)材料があるがどちらを用いても良い。

【0271】

有機発光層4204の形成方法は公知の蒸着技術もしくは塗布法技術を用いれば良い。また、有機発光層の構造は正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層を自由に組み合わせて積層構造または単層構造とすれば良い。

【0272】

有機発光層4204の上には遮光性を有する導電膜(代表的にはアルミニウム、銅もしくは銀を主成分とする導電膜またはそれらと他の導電膜との積層膜)からなる陰極4205が形成される。また、陰極4205と有機発光層4204の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、有機発光層4204を窒素または希ガス雰囲気で形成し、酸素や水分に触れさせないまま陰極4205を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式(クラスターツール方式)の成膜装置を用いることで上述のような成膜を可能とする。そして陰極4205は所定の電圧が与えられている。

10

【0273】

以上のようにして、画素電極(陽極)4203、有機発光層4204及び陰極4205からなる発光素子4303が形成される。そして発光素子4303を覆うように、絶縁膜4302上に保護膜4209が形成されている。保護膜4209は、発光素子4303に酸素や水分等が入り込むのを防ぐのに効果的である。

20

【0274】

4005aは電源線に接続された引き回し配線であり、TFT4202の第1の電極に接続されている。引き回し配線4005aはシール材4009と基板4001との間を通り、異方導電性フィルム4300を介してFPC4006が有するFPC用配線4301bに電気的に接続される。

30

【0275】

シーリング材4008としては、ガラス材、金属材(代表的にはステンレス材)、セラミックス材、プラスチック材(プラスチックフィルムも含む)を用いることができる。プラスチック材としては、FRP(Fiberglass Reinforced Plastics)板、PVF(ポリビニルフルオライド)フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをPVFフィルムやマイラーフィルムで挟んだ構造のシートを用いることもできる。

30

【0276】

但し、発光素子からの光の放射方向がカバー材側に向かう場合にはカバー材は透明でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透明物質を用いる。

40

【0277】

また、充填材4210としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル、ポリイミド、エポキシ樹脂、シリコン樹脂、PVB(ポリビニルブチラル)またはEVA(エチレンビニルアセテート)を用いることができる。本実施例では充填材として窒素を用いた。

40

【0278】

また充填材4210を吸湿性物質(好ましくは酸化バリウム)もしくは酸素を吸着しうる物質にさらしておるために、シーリング材4008の基板4001側の面に凹部4007を設けて吸湿性物質または酸素を吸着しうる物質4207を配置する。そして、吸湿性物質または酸素を吸着しうる物質4207が飛び散らないように、凹部カバー材4208によって吸湿性物質または酸素を吸着しうる物質4207は凹部4007に保持されている。なお凹部カバー材4208は目の細かいメッシュ状になっており、空気や水分は通し、吸湿性物質または酸素を吸着しうる物質4207は通さない構成になっている。吸湿性物質または酸素を吸着しうる物質4207を設けることで、発光素子4303の劣化を抑制

50

できる。

【0279】

図16(C)に示すように、画素電極4203が形成されると同時に、引き回し配線4005a上に接するように導電性膜4203aが形成される。

【0280】

また、異方導電性フィルム4300は導電性フィラー4300aを有している。基板4001とFPC4006とを熱圧着することで、基板4001上の導電性膜4203aとFPC4006上のFPC用配線4301bとが、導電性フィラー4300aによって電気的に接続される。

【実施例11】

【0281】

本発明において、三重項励起子からの熒光を発光に利用できる有機発光材料を用いることで、外部発光量子効率を飛躍的に向上させることができる。これにより、発光素子の低消費電力化、長寿命化、および軽量化が可能になる。

【0282】

ここで、三重項励起子を利用し、外部発光量子効率を向上させた報告を示す。


(T.Tsutsui, C.Adachi, S.Saito, Photochemical Processes in Organized Molecular Systems, ed.K.Honda, (Elsevier Sci.Pub., Tokyo,1991) p.437.)

【0283】

上記の論文により報告された有機発光材料(クマリン色素)の分子式を以下に示す。

【0284】

【化1】



【0285】


(M.A.Baldo, D.F.O'Brien, Y.You, A.Shoustikov, S.Sibley, M.E.Thompson, S.R.Forrest, Nature 395 (1998) p.151.)

【0286】

上記の論文により報告された有機発光材料(Pt錯体)の分子式を以下に示す。

【0287】

【化2】



【0288】

(M.A.Baldo, S.Lamansky, P.E.Burrows, M.E.Thompson, S.R.Forrest, Appl. Phys.Lett., 75 (1999) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38 (12B) (1999) L1502.)

10

20

30

40


50

## 【0289】

上記の論文により報告された有機発光材料(Ir錯体)の分子式を以下に示す。

## 【0290】

## 【化3】



10

## 【0291】

以上のように三重項励起子からの熒光発光を利用できれば原理的には一重項励起子からの蛍光発光を用いる場合より3~4倍の高い外部発光量子効率の実現が可能となる。

## 【実施例12】

## 【0292】

本発明におけるトランジスタのしきい値補正の方法として、補正に用いるトランジスタのゲート・ドレイン間を短絡してダイオード化した状態でソース・ドレイン間に電流を流し、ソース・ドレイン間の電圧がトランジスタのしきい値に等しくなる現象を利用してい 20 るが、これは本発明で紹介したような画素部への適用のみならず、駆動回路への応用も可能である。

## 【0293】

例として、電流を画素などへ出力する駆動回路における、電流源回路を挙げる。電流源回路は、入力された電圧信号から、所望の電流を出力する回路である。電流源回路内の電流源トランジスタのゲート電極に電圧信号が入力され、そのゲート・ソース間電圧に応じた電流が、電流源トランジスタを介して出力される。つまり、電流源トランジスタのしきい値補正に、本発明のしきい値補正方法を用いる。

## 【0294】

図27(A)に、電流源回路の利用例を示す。シフトレジスタより順次サンプリングパルスが出力され、該サンプリングパルスはそれぞれの電流源回路9001へと入力され、該サンプリングパルスが電流源回路9001に入力されたタイミングに従って、映像信号のサンプリングを行う。この場合、サンプリング動作は点順次で行われる。

## 【0295】

簡単な動作タイミングを図27(B)に示す。 $i$ 行目のゲート信号線が選択されている期間は、シフトレジスタからサンプリングパルスが出力され、映像信号のサンプリングを行う期間と、帰線期間とに分けられる。この帰線期間において、本発明のしきい値補正動作、つまり、各部の電位を初期化したり、トランジスタのしきい値電圧を取得したりする一連の動作を行う。つまり、しきい値取得動作は1水平期間ごとに行うことが出来る。

## 【0296】

図28(A)に、図27とは異なる構成の電流を画素などへ出力する駆動回路の構成を示す。図27の場合と異なる点としては、1段のサンプリングパルスによって制御される電流源回路9001は、9001A、9001Bの2つとなっており、電流源制御信号によって、双方の動作が選択される。

## 【0297】

図28(B)に示すように、電流源制御信号は、例えば1水平期間ごとに切り替わるようにする。すると電流源回路9001A、9001Bの動作は、一方が画素などへの電流出力をを行い、他方が映像信号の入力などを行う。これが行ごとに入れ替わり行われる。この場合、サンプリング動作は線順次で行われる。

20

30

40

50

**【0298】**

図29(A)に、さらに異なる構成の駆動回路の構成を示す。ここでは、1段のサンプリングパルスによって制御される電流源回路9001は、9001A、9001B、9001Cの3つとなっており、ビデオ入力制御信号、出力制御信号によって、それぞれの動作が選択される。

**【0299】**

図29(B)に示すように、ビデオ入力制御信号、出力制御信号によって、1水平期間ごとに、電流源回路9001A～9001Cの動作が、しきい値補正 映像信号入力 画素への電流出力といった順に切り替わるようにする。サンプリング動作は、図28に示した構成と同様、線順次で行われる。

10

**【0300】**

図30(A)に、さらに異なる構成の駆動回路の構成を示す。図27の構成においては、映像信号の形式はデジタル・アナログを問わないが、図30(A)の構成では、デジタル映像信号を入力する。入力されたデジタル映像信号は、サンプリングパルスの出力に従って第1のラッチ回路に取りこまれ、一行分の映像信号の取り込みが終了した後、第2のラッチ回路に転送され、その後、各電流源回路9001A～9001Cへと入力される。ここで、電流源回路9001A～9001Cは、それぞれから出力される電流値が異なっている。例えば、電流値の比が1：2：4となっている。つまり、並列にn個の電流源回路を配置し、その電流値の比を1：2：4：…： $2^{(n-1)}$ とし、各電流源回路から出力される電流を足し合わせることにより、出力される電流値を線形的に変化させることができます。

20

**【0301】**

動作タイミングは、図27に示したものとほぼ同様であり、サンプリング動作を行わない帰線期間内に、電流源回路9001において、しきい値補正動作が行われ、続いてラッチ回路に保持されているデータが転送され、電流源回路9001においてV-I変換を行い、画素へ電流を出力する。サンプリング動作は、図28に示した構成と同様、線順次で行われる。

30

**【0302】**

図31(A)に、さらに異なる構成の電流を画素などへ出力する駆動回路の構成を示す。この構成では、ラッチ回路に取り込まれたデジタル映像信号は、ラッチ信号の入力によってD/A変換回路へと転送され、アナログ映像信号へと変換され、該アナログ映像信号が各電流源回路9001へと入力されて、電流が出力される。

**【0303】**

また、このようなD/A変換回路に、例えばガンマ補正用の機能を持たせても良い。

**【0304】**

図31(B)に示すように、帰線期間内にしきい値補正、ラッチデータ転送が行われ、ある行のサンプリング動作が行われている期間に、前行の映像信号のV-I変換、画素などへの電流の出力が行われる。サンプリング動作は、図28に示した構成と同様、線順次で行われる。

40

**【0305】**

以上に示した構成に限らず、電流源回路によってV-I変換を行うような場合には、本発明のしきい値補正手段の適用が可能である。また、図28、図29に示したように、複数の電流源回路を並列に配置し、切り替えて使用するといった構成を、図30、図31等の構成と組み合わせて使用しても良い。

**【実施例13】****【0306】**

本明細書でこれまでに示してきた構成では、駆動用TFTにはPチャネル型TFTを用いていたが、本発明は駆動用TFTにNチャネル型TFTを用いた場合の構成にも適用が可能である。図32(A)に構成を示す。

**【0307】**

50

駆動用 TFT3210 は N チャネル型であり、この場合、ソース領域は EL 素子 3215 の陽極と接続されている側であり、ドレイン領域は、TFT3211 を介して電流供給線 3214 と接続されている側となる。そこで、容量手段 3212、3213 は、駆動用 TFT3210 のゲート・ソース間の電圧を保持出来るようなノードに設ける。

#### 【0308】

動作について説明する。図 32 (B) に示すように、まず、駆動用 TFT3208 が ON するように他の TFT を導通する。続いて、図 32 (C) に示すように、TFT3209、3211 を OFF すると、駆動用 TFT3208 のゲート・ソース間電圧がそのしきい値電圧に等しくなるまで、図のように電荷が移動し、やがて駆動用 TFT3208 が OFF する。このとき、容量手段 3212 には、駆動用 TFT3208 のしきい値電圧が保持されている。

10

#### 【0309】

続いて、図 32 (D) に示すように、映像信号が入力される。先に容量手段 3212 に保持されているしきい値電圧が、この映像信号に上乗せされて、駆動用 TFT3208 のゲートに入力され、このときの駆動用 TFT3208 のゲート・ソース間電圧にしたがって、電流供給線 3214 から EL 素子 3215 に電流が供給されることになる。よって、隣接画素において、駆動用 TFT3208 のしきい値電圧がばらついたとしても、そのばらつきに関係なく、容量手段 3212 によってしきい値電圧が映像信号に上乗せされるため、駆動用 TFT のゲート・ソース間電圧は隣接画素ごとにばらつくことがない。

20

#### 【0310】

さらに、図 32 に示した構成で EL 素子 3215 が発光によって劣化した場合、陽極 - 隅極間の電圧が上昇する。これにより、通常であれば駆動用 TFT3208 のソース領域の電位が上昇し、結果として発光時のゲート・ソース間電圧が小さくなってしまうという問題が考えられるが、本実施例で示した構成によると、図 32 (B) ~ (C) における、しきい値電圧の取得において、TFT3209 が ON することによって、駆動用 TFT3208 のソース領域の電位は、電源線 3216 の電位に固定される。よって前述のように、駆動用 TFT3208 のゲート・ソース間電圧が小さくなることがないため、経時的な輝度低下を抑えることが出来る。

#### 【0311】

なお、本実施例において、駆動用 TFT3210 は N チャネル型としている。他の TFT は、ON・OFF の制御のみを行うスイッチ素子として用いているので、その極性は問わない。また、TFT3207、3208 については、ON、OFF のタイミングが同一であるので、ゲート信号線を共有しているが、スイッチ素子の制御についてはこの限りでない。

30

#### 【0312】

また、TFT3211 は、EL 素子 3215 への電流供給を任意のタイミングで遮断するための消去用 TFT としても用いることが出来る。

#### 【実施例 14】

#### 【0313】

発光素子を用いた発光装置は自発光型であるため、液晶ディスプレイに比べ、明るい場所での視認性に優れ、視野角が広い。従って、様々な電子機器の表示部に用いることができる。

40

#### 【0314】

本発明の発光装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため

50

、発光装置を用いることが望ましい。それら電子機器の具体例を図17に示す。

【0315】

図17(A)は発光素子表示装置であり、筐体3001、支持台3002、表示部3003、スピーカー部3004、ビデオ入力端子3005等を含む。本発明の発光装置は表示部3003に用いることができる。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができます。なお、発光素子表示装置は、パーソナルコンピュータ用、TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。

【0316】

図17(B)はデジタルスチルカメラであり、本体3101、表示部3102、受像部3103、操作キー3104、外部接続ポート3105、シャッター3106等を含む。本発明の発光装置は表示部3102に用いることができる。

10

【0317】

図17(C)はノート型パーソナルコンピュータであり、本体3201、筐体3202、表示部3203、キーボード3204、外部接続ポート3205、ポインティングマウス3206等を含む。本発明の発光装置は表示部3203に用いることができる。

【0318】

図17(D)はモバイルコンピュータであり、本体3301、表示部3302、スイッチ3303、操作キー3304、赤外線ポート3305等を含む。本発明の発光装置は表示部3302に用いることができる。

20

【0319】

図17(E)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体3401、筐体3402、表示部A3403、表示部B3404、記録媒体(DVD等)読込部3405、操作キー3406、スピーカー部3407等を含む。表示部A3403は主として画像情報を表示し、表示部B3404は主として文字情報を表示するが、本発明の発光装置はこれら表示部A、B3403、3404に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。

【0320】

図17(F)はゴーグル型ディスプレイ(ヘッドマウントディスプレイ)であり、本体3501、表示部3502、アーム部3503を含む。本発明の発光装置は表示部3502に用いることができる。

30

【0321】

図17(G)はビデオカメラであり、本体3601、表示部3602、筐体3603、外部接続ポート3604、リモコン受信部3605、受像部3606、バッテリー3607、音声入力部3608、操作キー3609、接眼部3610等を含む。本発明の発光装置は表示部3602に用いることができる。

【0322】

図17(H)は携帯電話であり、本体3701、筐体3702、表示部3703、音声入力部3704、音声出力部3705、操作キー3706、外部接続ポート3707、アンテナ3708等を含む。本発明の発光装置は表示部3703に用いることができる。なお、表示部3703は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。

40

【0323】

なお、将来的に有機発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。

【0324】

また、上記電子機器はインターネットやCATV(ケーブルテレビ)などの電子通信回線を通じて配信された情報を表示するが多くなり、特に動画情報を表示する機会が増してきている。有機発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい

50

○


〔 0 3 2 5 〕

また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。


( 0 3 2 6 )

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は実施例1～13に示したいずれの構成の発光装置を用いても良い。






( 四 1 )




(B)



〔 四 2 〕




【図3】




301: ソース信号線  
302: ゲート信号線  
303: スイッチング用TFT  
304: 容量手段  
306: EL素子  
307: 電流供給線  
308: 電源線


【図4】




401: ソース信号線  
402: 第1のゲート信号線  
403: 第2のゲート信号線  
404: スイッチング用TFT  
405: 駆動用TFT  
406: 消去用TFT  
407: 容量手段  
408: EL素子  
409: 電流供給線  
410: 電源線




【図5】




501: ソース信号線  
502: 第1のゲート信号線  
503: 第2のゲート信号線  
504: 第3のゲート信号線  
505~508: TFT  
509, 510: 容量手段  
511: EL素子  
512: 電流供給線  
513: 電源線




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】



【図14】




【図15】




5101 : 第1の層間絶縁膜  
5102 : 第2の層間絶縁膜  
5103~5109 : 配線  
5110 : 第3の層間絶縁膜  
5111 : 画素電極(保護膜)


【図16】




【図17】




【図18】




【図19】




【図20】




【図21】




【図22】




【図23】




【図24】




【図25】




【図26】




【図27】




【図28】




【図29】



【図30】






【 図 3 1 】



The diagram illustrates the timing sequence for the A/D conversion process. It features three horizontal timelines at the top labeled '帰線期間' (Return Line Period) and two vertical timelines on the left labeled 'ゲート信号線 行目' (Gate Signal Line Row Address). The top row consists of three segments: 'サンプリング期間' (Sampling Period), 'サンプリング期間' (Sampling Period), and 'サンプリング期間' (Sampling Period). The bottom row shows two segments: 'ラッチデータ 転送' (Latch Data Transfer) and 'ラッチデータ 転送' (Latch Data Transfer). Vertical dashed lines indicate the boundaries of these segments. On the left, two vertical timelines show 'ゲート信号線 行目' (Gate Signal Line Row Address) and 'ゲート信号線 i+1行目' (Gate Signal Line Row Address i+1). Horizontal arrows at the bottom indicate 'D/A変換-V/I変換' (D/A Conversion-Digital-to-Analog Conversion) and 'V/I変換-D/A変換' (Digital-to-Analog Conversion-D/A Conversion). Two curved arrows at the bottom point to 'しきい値補正' (Threshold Value Compensation).

【図32】



## フロントページの続き

(51) Int.Cl.

F I

テーマコード(参考)

G 0 9 G	3/20	6 1 1 H
G 0 9 G	3/20	6 7 0 J
G 0 9 G	3/20	6 2 1 J
G 0 9 G	3/20	6 2 1 F
G 0 9 F	9/30	3 3 8
H 0 5 B	33/14	A


F ターム(参考) 5C094 AA04 AA07 AA21 AA53 AA55 BA03 BA27 CA19 DB04 FB12  
FB14 FB19 GA10 HA05 HA06 HA07 HA08  
5C380 AA01 AB06 AB11 AB12 AB18 AB21 AB22 AB23 AB24 AB25  
AB34 AC07 AC08 AC09 AC11 AC12 AC13 AC16 BA01 BA17  
BA24 BA29 BA34 BA36 BA38 BA39 BB02 BC20 BD02 CA03  
CA04 CA09 CA12 CA13 CA14 CA16 CA17 CA24 CA26 CA32  
CA53 CA57 CB01 CB11 CB12 CB14 CB17 CB18 CB26 CB31  
CB37 CC02 CC04 CC05 CC07 CC21 CC26 CC27 CC30 CC33  
CC38 CC39 CC62 CC63 CC64 CC65 CC66 CC77 CD012 CD013  
CD015 CD016 CD017 CD024 CD025 CD026 CD027 CE02 CF07 CF09  
CF10 CF22 CF23 CF24 CF32 CF33 CF48 CF51 CF64 DA02  
DA06 DA09 DA16 DA32 DA33 DA35 DA42 DA47 DA49 HA03  
HA07 HA13

专利名称(译)	画素回路		
公开(公告)号	<a href="#">JP2010117725A</a>	公开(公告)日	2010-05-27
申请号	JP2009296727	申请日	2009-12-28
[标]申请(专利权)人(译)	株式会社半导体能源研究所		
申请(专利权)人(译)	半导体能源研究所有限公司		
[标]发明人	木村肇		
发明人	木村 肇		
IPC分类号	G09G3/30 G09G3/20 G09F9/30 H01L51/50 G09G3/32 H01L21/77 H01L21/84 H01L27/12 H01L27/13		
CPC分类号	H01L27/3276 G09G3/2022 G09G3/3233 G09G3/3266 G09G3/3291 G09G2300/0819 G09G2300/0842 G09G2300/0852 G09G2300/0861 G09G2310/0251 G09G2310/027 G09G2320/0285 H01L27/12 H01L27/1214 H01L27/124 H01L27/1255 H01L27/13 H01L27/156 H01L27/3248 H01L27/3262 H01L27/3265 H01L29/78672		
FI分类号	G09G3/30.J G09G3/20.624.B G09G3/30.K G09G3/20.641.D G09G3/20.641.A G09G3/20.611.H G09G3/20.670.J G09G3/20.621.J G09G3/20.621.F G09F9/30.338 H05B33/14.A G09G3/3233 G09G3/3266 G09G3/3275 G09G3/3283 G09G3/3291		
F-TERM分类号	3K107/AA01 3K107/BB01 3K107/CC33 3K107/EE03 3K107/HH05 5C080/AA07 5C080/BB05 5C080/CC03 5C080/DD05 5C080/DD08 5C080/DD22 5C080/DD26 5C080/DD28 5C080/DD29 5C080/EE19 5C080/EE29 5C080/EE30 5C080/FF03 5C080/FF11 5C080/FF12 5C080/HH10 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C080/JJ06 5C080/KK02 5C080/KK07 5C080/KK23 5C080/KK34 5C080/KK43 5C080/KK47 5C080/KK50 5C094/AA04 5C094/AA07 5C094/AA21 5C094/AA53 5C094/AA55 5C094/BA03 5C094/BA27 5C094/CA19 5C094/DB04 5C094/FB12 5C094/FB14 5C094/FB19 5C094/GA10 5C094/HA05 5C094/HA06 5C094/HA07 5C094/HA08 5C380/AA01 5C380/AB06 5C380/AB11 5C380/AB12 5C380/AB18 5C380/AB21 5C380/AB22 5C380/AB23 5C380/AB24 5C380/AB25 5C380/AB34 5C380/AC07 5C380/AC08 5C380/AC09 5C380/AC11 5C380/AC12 5C380/AC13 5C380/AC16 5C380/BA01 5C380/BA17 5C380/BA24 5C380/BA29 5C380/BA34 5C380/BA36 5C380/BA38 5C380/BA39 5C380/BB02 5C380/BC20 5C380/BD02 5C380/CA03 5C380/CA04 5C380/CA09 5C380/CA12 5C380/CA13 5C380/CA14 5C380/CA16 5C380/CA17 5C380/CA24 5C380/CA26 5C380/CA32 5C380/CA53 5C380/CA57 5C380/CB01 5C380/CB11 5C380/CB12 5C380/CB14 5C380/CB17 5C380/CB18 5C380/CB26 5C380/CB31 5C380/CB37 5C380/CC02 5C380/CC04 5C380/CC05 5C380/CC07 5C380/CC21 5C380/CC26 5C380/CC27 5C380/CC30 5C380/CC33 5C380/CC38 5C380/CC39 5C380/CC62 5C380/CC63 5C380/CC64 5C380/CC65 5C380/CC66 5C380/CC77 5C380/CD012 5C380/CD013 5C380/CD015 5C380/CD016 5C380/CD017 5C380/CD024 5C380/CD025 5C380/CD026 5C380/CD027 5C380/CE02 5C380/CF07 5C380/CF09 5C380/CF10 5C380/CF22 5C380/CF23 5C380/CF24 5C380/CF32 5C380/CF33 5C380/CF48 5C380/CF51 5C380/CF64 5C380/DA02 5C380/DA06 5C380/DA09 5C380/DA16 5C380/DA32 5C380/DA33 5C380/DA35 5C380/DA42 5C380/DA47 5C380/DA49 5C380/HA03 5C380/HA07 5C380/HA13		
优先权	2001330050 2001-10-26 JP		
其他公开文献	<a href="#">JP4801770B2</a>		
外部链接	<a href="#">Espacenet</a>		

## 摘要(译)

要解决的问题：为了解决在有源矩阵型发光器件中的问题，由于向像素之间的EL元件提供电流的TFT的阈值变化引起的亮度不规则性阻碍了发光器件改善图像质量。解决方案：等于TFT 110的阈值的电压预先保持在电容器装置111中。当从源信号线输入视频

信号时，保持在电容器装置中的电压被加到信号上，然后该信号被施加到TFT 110的栅极电极。即使阈值在像素之间变化，每个阈值也是保持在每个像素的电容器装置111中，因此，可以消除阈值变化的影响。阈值仅存储在电容器装置111中，并且在写入视频信号时两个电极之间的电压不会改变，因此电容值的变化不起作用。 $\checkmark$



(B)