

(19)日本国特許庁 (J P)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開2002 - 341828

(P2002 - 341828A)

(43)公開日 平成14年11月29日(2002.11.29)

(51) Int.Cl. ⁷	識別記号	F I	テ-マコ-ド [*] (参考)
G 0 9 G 3/30		G 0 9 G 3/30	K 3 K 0 0 7
G 0 9 F 9/30	338	G 0 9 F 9/30	338 5 C 0 8 0
	365		365 Z 5 C 0 9 4
G 0 9 G 3/20	611	G 0 9 G 3/20	611 A
	612		612 D

審査請求 未請求 請求項の数 3 O L (全 6 数) 最終頁に続く

(21)出願番号 特願2001 - 147958(P2001 - 147958)

(22)出願日 平成13年5月17日(2001.5.17)

(71)出願人 000003078

株式会社東芝

東京都港区芝浦一丁目1番1号

(72)発明者 櫻井 洋介

埼玉県深谷市幡羅町一丁目9番地2 株式会
社東芝深谷工場内

(74)代理人 100058479

弁理士 鈴江 武彦 (外 6 名)


最終頁に続く

(54)【発明の名称】 表示画素回路

(57)【要約】

【課題】表示画像の階調数を実質的に低下させずに表示画像の輝度を調整する。

【解決手段】表示画素回路は所定電位に設定される第1電源端子DVDDと、所定電位よりも低い電位に設定される第2電源端子DVSSと、駆動電流に依存した輝度で発光する有機EL素子16と、第1および第2電源端子DVDD, DVSS間有機EL素子16と直列に接続される駆動トランジスタ17と、駆動トランジスタ17により供給される駆動電流を制御する駆動制御回路とを備える。特に、駆動制御回路は低消費電力モードで第2電源端子DVSSの電位を所定レベルだけ上昇させるよう調整される電源電圧を第1および第2電源端子DVDD, DVSS間に印加するDC/DCコンバータ、並びにこれら電源端子DVDD, DVSS間の電源電圧を所定数の階調電圧に分圧しこれら電源電圧の1つを駆動トランジスタ17のゲート電圧として出力する階調制御回路GCを含む。



【特許請求の範囲】

【請求項 1】 所定電位に設定される第 1 電源端子と、前記所定電位よりも低い電位に設定される第 2 電源端子と、駆動電流に依存した輝度で発光する発光素子と、前記第 1 および第 2 電源端子間で前記発光素子と直列に接続され前記発光素子に駆動電流を供給する駆動トランジスタと、前記駆動トランジスタにより前記発光素子に供給される駆動電流を制御する駆動制御回路とを備え、前記駆動制御回路は低消費電力モードで前記第 2 電源端子の電位を所定レベルだけ上昇させるように調整される電源電圧を前記第 1 および第 2 電源端子間に印加する電源部、並びに第 1 および第 2 電源端子間の電源電圧を所定数の階調電圧に分圧しこれら電源電圧のうちの 1 つを前記駆動トランジスタのゲート電圧として出力する階調制御部を含むことを特徴とする表示画素回路。

【請求項 2】 前記駆動制御回路はさらに前記階調制御部および前記駆動トランジスタ間に接続され前記階調電圧を前記駆動トランジスタのゲートに選択的に印加する画素スイッチ、並びに前記画素スイッチを介して前記駆動トランジスタのゲートに印加される階調電圧を保持し前記画素スイッチが非導通状態にある間この階調電圧を前記駆動トランジスタのゲートに印加するキャパシタを含むことを特徴とする請求項 1 に記載の表示画素回路。

【請求項 3】 前記階調制御部は階調電圧の出力に先だって一時的に所定のリセット電圧を出力するよう構成され、前記駆動制御回路は前記画素スイッチおよび前記駆動トランジスタのゲート間に直列に接続されるキックキャパシタ、前記駆動トランジスタのゲートおよびドレイン間に接続されリセット電圧が画素スイッチを介して供給される間だけ導通するリセットスイッチ、および前記駆動トランジスタのドレインおよび前記発光素子間に接続され前記リセットスイッチが導通状態にある期間を除いて持続的に導通する出力スイッチにより構成される閾値キャンセル回路を含むことを特徴とする請求項 2 に記載の表示画素回路。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は例えば携帯用情報機器の表示装置に関し、特に有機 E L (Electro Luminescence) 素子のような発光素子を用いて表示装置の表示画素を構成する表示画素回路に関する。

【0002】

【従来の技術】近年では、有機 E L 表示装置が軽量、薄型、高輝度という特徴を持つことから携帯電話のような携帯用情報機器のモニタディスプレイとして注目されている。典型的な有機 E L 表示装置は、マトリクス状に配列される複数の表示画素により画像を表示するように構成される。この有機 E L 表示装置では、複数の走査線がこれら表示画素の行に沿って配置され、複数の信号線がこれら表示画素の列に沿って配置され、複数の画素スイ

ッチがこれら走査線および信号線の交差位置近傍に配置される。各表示画素は有機 E L 素子、一对の電源端子間でこの有機 E L 素子に直列に接続される駆動トランジスタ、およびこの駆動トランジスタのゲート電圧を保持するキャパシタにより構成される。各画素スイッチは対応走査線から供給される走査信号に応答して導通し、対応信号線から供給される映像信号の階調電圧を駆動トランジスタのゲートに印加する。駆動トランジスタはこの階調電圧に応じた駆動電流を有機 E L 素子に供給する。

【0003】有機 E L 素子は赤、緑、または青の蛍光性有機化合物を含む薄膜である発光層をカソード電極およびアノード電極間に挟持した構造を有し、発光層に電子および正孔を注入しこれらを再結合させることにより励起子を生成させ、この励起子の失活時に生じる光放出により発光する。アノード電極は I T O 等で構成される透明電極であり、カソード電極はアルミニウム等の金属で構成される反射電極である。この構成により、有機 E L 素子は 10 V 以下の印加電圧で 100 ~ 100000 cd/m^2 程度の輝度を得ることができる。

【0004】ところで、携帯電話は一般に充電電池を電源として利用しているため、待ち受け状態での電力消費が一回の充電で利用可能な時間を大きく変化させる要因となる。従って、待ち受け画像を表示するために全発光素子に流れる電流を一律に低下させることが好ましい。

【0005】

【発明が解決しようとする課題】しかしながら、例えば電源端子間の電圧を調整して全発光素子に流れる電流を一律に低下させようすると、表示画像の輝度が全体的に低下するだけでなく、画像の階調数も実質的に低下してしまうという問題があった。

【0006】本発明の目的は、表示画像の階調数を実質的に低下させることなく表示画像の輝度を調整することが可能な表示画素回路を提供することにある。

【0007】

【課題を解決するための手段】本発明によれば、所定電位に設定される第 1 電源端子と、所定電位よりも低い電位に設定される第 2 電源端子と、駆動電流に依存した輝度で発光する発光素子と、第 1 および第 2 電源端子間で発光素子と直列に接続され発光素子に駆動電流を供給する駆動トランジスタと、駆動トランジスタにより発光素子に供給される駆動電流を制御する駆動制御回路とを備え、駆動制御回路は低消費電力モードで第 2 電源端子の電位を所定レベルだけ上昇させるように調整される電源電圧を第 1 および第 2 電源端子間に印加する電源部、並びに第 1 および第 2 電源端子間の電源電圧を所定数の階調電圧に分圧しこれら電源電圧のうちの 1 つを駆動トランジスタのゲート電圧として出力する階調制御部を含む表示画素回路が提供される。この表示画素回路では、電源部が低消費電力モードで第 2 電源端子の電位を所定レベルだけ上昇させるように調整される電源電圧を第 1 お

よび第 2 電源端子間に印加する。低消費電力モードでは、第 1 および第 2 電源端子間の電位差が低減され、全発光素子の輝度がこの電位差の下で流れる駆動電流に依存して一律に低下することになる。この場合、駆動電流は第 2 電源端子の電位レベル付近で変化する階調電圧に対してほとんど変化しない飽和状態となる。しかし、階調制御部は第 1 および第 2 電源端子間の電源電圧を所定数の階調電圧に分圧しこれら電源電圧のうちの 1 つを駆動トランジスタのゲート電圧として出力するため、所定レベルを適切に設定することにより、所定数の階調電圧のいずれが駆動トランジスタのゲートに出力されても、発光素子の駆動電流を非飽和領域で変化させることができる。従って、表示画像の階調数を実質的に低下させることなく表示画像の輝度を調整することが可能である。

【0008】

【発明の実施の形態】以下、本発明の一実施形態に係る有機 EL 表示装置について添付図面を参照して説明する。

【0009】図 1 はこの有機 EL 表示装置の構成を示す。有機 EL 表示装置は有機 EL パネル 10 および有機 EL パネル 10 を駆動する外部駆動回路 30 により構成される。

【0010】この有機 EL パネル 10 は、ガラス板上において画像を表示するためにマトリクス状に配置される複数の表示画素 PX、これら表示画素 PX の行に沿って配置される複数の走査線 11、これら表示画素 PX の列に沿って配置される複数の信号線 12、これら走査線 11 および信号線 12 の交差位置近傍に配置される複数の画素スイッチ 13、複数の走査線 11 を駆動する走査線ドライバ 14、および複数の信号線 12 を駆動する信号線ドライバ 15 を備える。各表示画素 PX は有機 EL 素子 16、一对の電源端子 DVDD、DVSS 間でこの有機 EL 素子 16 に直列に接続された P チャネル薄膜トランジスタである駆動トランジスタ 17、およびこの駆動トランジスタ 17 のゲート電圧を保持するコンデンサ 18 により構成される。電源端子 DVDD は例えば +15V の所定電位に設定され、電源端子 DVSS は所定電位より低い例えば 0V の電位に設定される。各画素スイッチ 13 は例えば N チャネル薄膜トランジスタにより構成され、対応走査線 11 から供給される走査信号により駆動されたときに対応信号線 12 から供給される映像信号の階調電圧 Vsig を駆動トランジスタ 17 のゲートに印加する。駆動トランジスタ 17 はこの階調電圧 Vsig に応じた駆動電流 Id を有機 EL 素子 16 に供給する。有機 EL 素子 16 は赤、緑、または青の蛍光性有機化合物を含む薄膜である発光層をカソード電極およびアノード電極間に挟持した構造を有し、発光層に電子および正孔を注入しこれらを再結合させることにより励起子を生成させ、この励起子の失活時に生じる光放出により発光する。

【0011】外部駆動回路 30 は有機 EL パネル 10 の外部に配置されるプリント基板上に形成される。この外部駆動回路 30 は映像信号をデジタル形式からアナログ形式に変換して信号線ドライバ 15 に供給する DA コンバータ (DAC) 31 と、走査線ドライバ 14、信号線ドライバ 15、および DAC 31 を制御するコントローラ 32 と、外部から供給される直流の電源電圧を画素電源電圧 VEL に変換する DC/DC コンバータ 33 とを備える。画素電源電圧 VEL は各表示画素 PX を動作させるために電源端子 DVDD、DVSS 間に印加される。コントローラ 32 は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、水平走査タイミングを制御する水平走査制御信号、および水平および垂直走査タイミングに同期した DAC 制御信号を同期信号に基づいて発生し、これら垂直走査制御信号、水平走査制御信号、および DAC 制御信号をそれぞれ走査線ドライバ 14、信号線ドライバ 15、および DAC 31 に供給すると共に水平および垂直走査タイミングに同期してデジタル映像信号を DAC 31 に供給する。

【0012】DAC 31 は DAC 制御信号の制御によりデジタル映像信号をアナログ形式に変換して信号線ドライバ 15 に供給する。信号線ドライバ 15 は水平走査制御信号の制御により各水平走査期間において DAC 31 から順次得られるアナログ映像信号の階調電圧 Vsig を複数の信号線 12 に並列的に供給する。走査線ドライバ 14 は垂直走査制御信号の制御により各垂直走査期間において順次複数の走査線 11 に走査信号を供給する。各行の画素スイッチ 13 はこれら走査線 14 のうちの対応する 1 本から共通に供給される走査信号により 1 水平走査期間だけ導通し、走査信号が再び 1 垂直走査期間後に供給されるまで非導通となる。1 行分の駆動トランジスタ 17 はこれら画素スイッチ 13 の導通により複数の信号線 12 から供給される映像信号の階調電圧 Vsig に対応した駆動電流 Id を有機 EL 素子 16 にそれぞれ供給する。

【0013】また、コントローラ 32 は外部から供給されるモード制御信号の制御により低消費電力モード信号を発生して DC/DC コンバータ 33 に供給する。DC/DC コンバータ 33 はこの低消費電力モード信号により低消費電力モードに設定され、この低消費電力モードで電源端子 DVSS の電位 (= 0V) を所定レベル (= +5V) だけ上昇させるように調整される画素電源電圧 VEL を電源端子 DVDD および DVSS 間に印加する電源部を構成する。

【0014】図 2 は電源端子 DVSS の電位上昇に伴って変化する駆動トランジスタ 17 の出力特性を示す。図 2 において、ゲート電圧 Vgs は端子 DVSS の電位に等しいソース電位と階調電圧 Vsig を印加したゲートの電位との電位差であり、駆動電流 Id は駆動トランジスタ

17から有機EL素子16に流れるドレイン電流である。電源端子DVSSの電位が上昇すると、特性曲線が図2において矢印で示すようにシフトする。このシフトにより、駆動電流Idは電源端子DVSSの電位付近で変化する駆動トランジスタ17のゲート電圧Vgsに対してほとんど変化しない飽和状態となる。すなわち、階調電圧Vsigが最大値に近づくと、有機EL素子16の輝度がこの階調電圧Vsigの変化に対してほとんど変化しなくなり、実質的な階調数を低下させる結果となる。

【0015】図3は様々な画素電源電圧VELに対する駆動トランジスタ17の出力特性を示す。図3の(a)に示すように電源電圧VEL = 10.0Vである場合、駆動電流Idはゲート電圧Vgsが - 10.0V以下に低下することにより飽和する。図3の(b)に示すように電源電圧VEL = 12.5Vである場合および図3の(c)に示すように電源電圧VEL = 15.0Vの場合には、駆動電流Idはゲート電圧Vgsの低下により飽和しない。すなわち、低消費電力モードで電源端子DVSSの電位を5V以上上昇させると、駆動電流Idの飽和を避けることができない。ここで、図3の(a)を再度参照すると、駆動電流Idはゲート電圧Vgsが - 10V ~ 0Vの範囲で飽和しないことがわかる。すなわち、ゲート電圧Vgsが図4に示す利用範囲で変化するように階調電圧の範囲を制限すれば、有機EL素子16の輝度がこの階調電圧の変化に依存しなくなる。

【0016】このため、DAC31は図5に示すように電源端子DVDDおよびDVSS間の画素電源電圧を所定数の階調電圧に分圧する分圧回路DVおよびデジタル映像信号に対応してこれら所定数の階調電圧のうちの1つを選択してこれを駆動トランジスタ17のゲート電圧として出力するスイッチ回路SCで構成される階調制御回路GCを含む。分圧回路DVは階調電圧数に対応して直列に接続される複数の抵抗により構成され、これら抵抗間のノード電位Vref1, Vref2, Vref3... Vref(n)を階調電圧Vsigとして出力する。この階調電圧Vsigは信号線ドライバ15、対応信号線12、および対応画素スイッチ13を介して対応駆動トランジスタ17に供給される。

【0017】低消費電力モードでDC/DCコンバータ33が電源電圧VELを調整すると、電源端子DVDDの電位が電源端子DVDDの電位が + 1.5Vに維持され、電源端子DVSSの電位が0Vから + 5Vに上昇する。分圧回路DVは電源端子DVDDおよびDVSS間の電源電圧を所定数の階調電圧に分圧する構成であるため、この分圧回路DVから得られる階調電圧Vsigの範囲も + 5Vから + 1.5Vまでレベル範囲に制限されることになり、駆動電流Idを飽和させずに制御することが可能になる。

【0018】上述した実施形態の有機EL表示装置では、DC/DCコンバータ33が低消費電力モードで電

源端子DVSSの電位を所定レベルだけ上昇させることにより電源端子DVDDおよびDVSS間の電位差を低減し、この電位差の下で流れる駆動電流Idに依存して得られる全有機EL素子16の輝度を一律に低下させることができる。従って、携帯電話において待ち受け画像を表示するために消費される電力を低減できる。また、この構成では、所定レベルが有機EL素子16の駆動電流Idの飽和領域に対応して5Vに設定され、分圧回路DVが電源端子DVDDおよびDVSS間の電源電圧VELを所定数の階調電圧に分圧するため、電源端子DVSSの電位変化がこれら階調電圧に反映される。これら階調電圧の範囲は駆動電流Idの非飽和領域に対応するため、いずれの階調電圧が駆動トランジスタ17のゲートに出力されても、駆動電流Idを飽和することがなく、有機EL素子16の輝度を確実に変化させることができる。従って、表示画像の階調数を実質的に低下させることなく表示画像の輝度を一律に低下させることが可能である。

【0019】図6は図1に示す各表示画素PXの変形例を示す。この変形例では、信号線ドライバ15が階調電圧Vsigの出力に先だって一時的に所定のリセット電圧Vrefを出力するよう構成され、表示画素PXが画素スイッチ13および駆動トランジスタ17のゲート間に直列に接続されるキックキャパシタ20、駆動トランジスタ17のゲートおよびドレイン間に接続されるリセットスイッチ21、および駆動トランジスタ17のドレインおよび有機EL素子16間に接続される出力スイッチ22で構成される閾値キャンセル回路を含む。リセットスイッチ21および出力スイッチ22は例えばPチャネル薄膜トランジスタで構成され、それぞれコントローラ32からの制御信号SW1, SW2により制御される。この制御により、リセットスイッチ21はリセット電圧が画素スイッチ13を介して供給される間だけ導通し、出力スイッチ22はリセットスイッチ21が導通状態にある期間を除いて持続的に導通する。

【0020】この変形例では、リセット電圧Vresetが画素スイッチ13を介して供給されると、リセットスイッチ21が導通し出力スイッチ22が非導通となる。これにより、ゲート電圧Vgsが駆動トランジスタ17のスレッシュホールド電圧Vthに等しくなるまで経路PT1を介して流れる電流により駆動トランジスタ17のゲートおよびキックキャパシタ20間のノード電位が上昇する。階調電圧Vsigがリセット電圧Vresetに続いて供給されると、リセットスイッチ21が非導通となり出力スイッチ22が導通する。これにより、駆動トランジスタ17のゲートおよびキックキャパシタ20間のノード電位がスレッシュホールド電圧Vthを階調電圧Vsigに加えたレベルとなり、駆動電流が経路PT2を介して流れる。ここで、駆動電流Idはリセット電圧Vresetと階調電圧Vsigとの電位差により決定されることになり、駆動トラン

ジスタ17のスレッシュホールド電圧 V_{th} にバラツキがあっても、駆動電流 I_d が変動しなくなる。

【0021】この閾値キャンセル回路は一般に知られ、駆動トランジスタ17のスレッシュホールド電圧 V_{th} の影響を回避できる。上述の実施形態は低消費電力モードで電源端子DVSSの電位を上昇させる一方で階調電圧 V_{sig} の範囲を制限することで輝度を制御する構成であるが、この構成は閾値キャンセル回路と共存できる点で極めて有用である。

【0022】

【発明の効果】本発明によれば、表示画像の階調数を實質的に低下させることなく表示画像の輝度を調整することが可能な表示画素回路を提供することができる。

【図面の簡単な説明】

【図1】本発明の一実施形態に係る有機EL表示装置の構成を示す回路図である。

【図2】図1に示す低電位側電源端子の電位上昇に伴って変化する駆動トランジスタの出力特性を示す特性図である。

【図3】図1に示す駆動トランジスタの出力特性を様々

*な画素電源電圧に対して示す特性図である。

【図4】図1に示す駆動トランジスタの駆動電流を飽和させないゲート電圧 V_{gs} の利用範囲を示す特性図である。


【図5】図1に示すDACに組み込まれた階調制御回路の構成を示す回路図である。

【図6】図1に示す各表示画素PXの変形例を示す回路図である。


【符号の説明】

- 10 13...画素スイッチ
14...走査線ドライバ
15...信号線ドライバ
16...有機EL素子
17...駆動トランジスタ
18...キャパシタ
31...DAC
32...コントローラ
33...DC/DCコンバータ
GC...階調制御回路
PX...表示画素


【図1】




【図2】



【図3】



【図 6】



(51) Int.Cl.⁷

識別記号

FI

テーマコート' (参考)

6 2 4

H 0 5 B 33/08

6 1 2 F

6 2 4 B

33/14

33/14

A

Fターム(参考) 3K007 AB02 AB04 AB05 AB06 BA06

CA01 CB01 DA00 DB03 EB00

FA01 GA04

5C080 AA06 BB05 DD26 EE29 FF11

JJ02 JJ03 JJ05 KK07

5C094 AA07 AA22 BA03 BA27 CA19

CA25 EA04 EA07

专利名称(译)	表示画素回路		
公开(公告)号	JP2002341828A	公开(公告)日	2002-11-29
申请号	JP2001147958	申请日	2001-05-17
[标]申请(专利权)人(译)	株式会社东芝		
申请(专利权)人(译)	东芝公司		
[标]发明人	櫻井洋介		
发明人	櫻井 洋介		
IPC分类号	H05B33/08 G09F9/30 G09G3/20 G09G3/30 H01L27/32 H01L51/50 H05B33/14		
FI分类号	G09G3/30.K G09F9/30.338 G09F9/30.365.Z G09G3/20.611.A G09G3/20.612.D G09G3/20.612.F G09G3/20.624.B H05B33/08 H05B33/14.A G09F9/30.365 G09G3/3233 G09G3/3266 G09G3/3275 G09G3/3291 H01L27/32		
F-TERM分类号	3K007/AB02 3K007/AB04 3K007/AB05 3K007/AB06 3K007/BA06 3K007/CA01 3K007/CB01 3K007/DA00 3K007/DB03 3K007/EB00 3K007/FA01 3K007/GA04 5C080/AA06 5C080/BB05 5C080/DD26 5C080/EE29 5C080/FF11 5C080/JJ02 5C080/JJ03 5C080/JJ05 5C080/KK07 5C094/AA07 5C094/AA22 5C094/BA03 5C094/BA27 5C094/CA19 5C094/CA25 5C094/EA04 5C094/EA07 3K107/AA01 3K107/BB01 3K107/CC02 3K107/CC31 3K107/DD38 3K107/DD39 3K107/EE03 3K107/HH01 3K107/HH04 3K107/HH05 5C380/AA01 5C380/AB06 5C380/AB34 5C380/AC11 5C380/BA03 5C380/BA05 5C380/BA34 5C380/BA38 5C380/BA39 5C380/BB02 5C380/CA02 5C380/CA08 5C380/CA12 5C380/CA32 5C380/CA33 5C380/CA53 5C380/CA54 5C380/CB01 5C380/CB16 5C380/CB17 5C380/CC02 5C380/CC04 5C380/CC26 5C380/CC29 5C380/CC33 5C380/CC39 5C380/CC41 5C380/CC62 5C380/CC64 5C380/CD012 5C380/CD024 5C380/CE02 5C380/CE03 5C380/CE04 5C380/CE05 5C380/CE07 5C380/CE08 5C380/CF41 5C380/CF48 5C380/CF52 5C380/DA02 5C380/DA06 5C380/DA19 5C380/DA20 5C380/DA47 5C380/DA58		
外部链接	Espacenet		

摘要(译)

要解决的问题：调整显示图像的亮度，而不会实际减少显示图像的灰度数。解决方案：显示像素电路具有设定为规定电位的第一电源端子DVDD，设定为低于规定电位的电位的第二电源端子DVSS，以及发出光的有机EL元件16。取决于驱动电流的亮度，串联连接到端子DVDD和DVSS之间的元件16的驱动晶体管17和控制晶体管17提供的驱动电流的驱动控制电路。注意，驱动控制电路包括DC /在低功耗模式下，在端子DVDD和DVSS之间施加调节以将端子VDSS的电位升高到规定电平的电源电压的DC转换器和对电源电压进行分压的灰度控制电路GC在端子DVDD和DVSS之间进入规定数量的灰度电压，并输出一个电源电压晶体管17的栅极电压。

