

(19) 日本国特許庁(JP)

再 公 表 特 許(A1)

(11) 国際公開番号

WO2006/057213

発行日 平成20年6月5日(2008.6.5)

(43) 国際公開日 平成18年6月1日(2006.6.1)

(51) Int. Cl.	F I	テーマコード (参考)
G 0 9 G 3/30 (2006.01)	G 0 9 G 3/30 J	3 K 1 0 7
G 0 9 G 3/20 (2006.01)	G 0 9 G 3/20 6 1 2 D	5 C 0 8 0
H 0 1 L 51/50 (2006.01)	G 0 9 G 3/20 6 2 3 B	
	G 0 9 G 3/20 6 1 1 A	
	G 0 9 G 3/20 6 4 1 D	
審査請求 未請求 予備審査請求 未請求 (全 16 頁) 最終頁に続く		

出願番号	特願2006-547766 (P2006-547766)	(71) 出願人	000116024
(21) 国際出願番号	PCT/JP2005/021352		ローム株式会社
(22) 国際出願日	平成17年11月21日(2005.11.21)		京都府京都市右京区西院溝崎町2 1 番地
(31) 優先権主張番号	特願2004-343382 (P2004-343382)	(74) 代理人	100079555
(32) 優先日	平成16年11月29日(2004.11.29)		弁理士 梶山 信是
(33) 優先権主張国	日本国 (JP)	(74) 代理人	100079957
			弁理士 山本 富士男
		(72) 発明者	小林 雅人
			京都市右京区西院溝崎町2 1 番地 ローム株式会社内
		F ターム (参考)	3K107 AA01 BB01 CC14 EE02 HH00
			HH04
			5C080 AA06 BB05 DD22 DD26 FF03
			FF11 FF12 JJ02 JJ03 JJ04
			最終頁に続く

(54) 【発明の名称】 有機 E L 駆動回路およびこれを用いる有機 E L 表示装置

(57) 【要約】

【課題】

出力段電流源での消費電力を下げることにより消費電力を低減することができる有機 E L 駆動回路および有機 E L 表示装置を提供することにある。

【解決手段】

この発明は、少なくとも有機 E L 素子の発光時における各端子電圧のうちの最大電圧値に対応する電圧をホールド回路でホールドしておき、ホールドされた電圧よりも所定値だけ高い電圧の電力を電源電圧として発生する電源回路を設ける。これにより、有機 E L 素子の発光時の各端子電圧のうちの最大電圧値に対応して電源電圧を追従して変化させ、これを出力段電流源の電源電圧にすることができる。さらに、前記電源電圧と最大電圧値との差電圧において出力段電流源が動作できるようにするためにこの差電圧か、これ以上高い電圧に前記の所定値を設定する。

【選択図】 図 1

【特許請求の範囲】**【請求項 1】**

有機 E L パネルのカラム側の水平方向 1 ライン分の端子ピンのそれぞれに対応して駆動電流を出力して前記有機 E L パネルを電流駆動する有機 E L 駆動回路において、

前記水平方向 1 ライン分の各前記端子ピンに対応するそれぞれの前記駆動電流についての電圧のうち最大電圧値を検出する最大電圧値検出回路と、

前記最大電圧値を受けて少なくとも有機 E L 素子の発光時における前記最大電圧値に対応する電圧をホールドするホールド回路と、

入力電力を受けてホールドされた前記電圧よりも所定値だけ高い電圧の電力を電源電圧として発生する電源回路と、

10

各前記端子ピンに対応してそれぞれ設けられ前記電源電圧を受けて動作し前記駆動電流を発生する出力段電流源とを備え、

前記所定値は、前記出力段電流源が前記有機 E L 素子を電流駆動することができる電圧か、それ以上である有機 E L 駆動回路。

【請求項 2】

前記所定値は、前記有機 E L 素子を所定の最小輝度から最大輝度までの範囲で前記出力段電流源が前記駆動電流を発生するのに必要とされる電圧に対応している請求項 1 記載の有機 E L 駆動回路。

【請求項 3】

前記最大電圧値検出回路は、各前記出力段電流源の出力端子にそれぞれ接続される多数の入力端子を有し、多数の各前記入力端子は、高入力インピーダンスである請求項 2 記載の有機 E L 駆動回路。

20

【請求項 4】

前記電源回路は、電池から電力を受けてその電圧を所定の電圧まで昇圧した出力電圧を発生するスイッチングレギュレータと前記電源電圧より前記所定値分低い電圧を発生する出力電圧検出回路とを有し、前記出力電圧検出回路の検出電圧に応じて前記電源電圧の電力を発生する請求項 3 記載の有機 E L 駆動回路。

【請求項 5】

前記ホールド回路は、前記水平方向 1 ラインの走査期間とこれの帰線期間においても前記電圧のホールドされ続け、前記帰線期間にはホールドされた電圧が放電される請求項 4 記載の有機 E L 駆動回路。

30

【請求項 6】

前記ホールド回路はピークホールド回路であり、さらにこのピークホールド回路によりホールドされた電圧を放電させる時定数回路を有し、その時定数は、前記有機 E L 素子の平均的な表示輝度においてある水平 1 ラインの走査が終了してから次の水平 1 ラインの走査で前記有機 E L 素子が発光するまでの期間に前記ある水平 1 ラインの走査でホールドした最大電圧値の放電による電圧低下が前記最小輝度レベルに対応する前記端子ピンの最大電圧か、それ以下に落ちない値に選択される請求項 5 記載の有機 E L 駆動回路。

【請求項 7】

前記スイッチングレギュレータは、誤差増幅器とスイッチングトランジスタとを有し、前記誤差増幅器は、前記ホールドされた電圧と前記検出電圧との誤差信号を発生し、前記スイッチングトランジスタは、前記誤差信号に応じてスイッチングされる請求項 6 記載の有機 E L 駆動回路。

40

【請求項 8】

前記ホールド回路にホールドされた電圧は、前記有機 E L 素子の駆動電流のうちピーク電流を発生した後にホールドされて更新される請求項 4 記載の有機 E L 駆動回路。

【請求項 9】

最大電圧値検出回路は、前記水平方向 1 ライン分の前記端子ピンに対応して設けられた多数の MOS トランジスタを有し、これら MOS トランジスタのゲートがそれぞれ前記端子ピンに接続され、これら MOS トランジスタのソース側の論理和出力に基づいて前記最

50

大電圧値が検出される請求項5または8記載の有機EL駆動回路。

【請求項10】

さらに、前記最小輝度レベルに対応する各前記端子ピンにおける最大電圧をクランプ電圧として発生するクランプ電圧発生回路を有し、前記ホールドされた電圧が前記クランプ電圧より低くなったときには前記ホールド電圧が前記クランプ電圧にクランプされる請求項9記載の有機EL駆動回路。

【請求項11】

請求項1～10記載のいずれか1項記載の有機EL駆動回路の有する有機EL表示装置

。

【発明の詳細な説明】

10

【技術分野】

【0001】

この発明は、有機EL駆動回路および有機EL表示装置に関し、詳しくは、出力段電流源での消費電力を下げることにより有機EL表示装置の消費電力を低減することができるような有機EL駆動回路および有機EL表示装置の改良に関する。

【背景技術】

【0002】

近年、有機EL表示装置の駆動ピン数は高解像度化の要請により増加する傾向にある。そのため、駆動周波数も高くなり、消費電力も増加する傾向にある。

現在開発されている有機EL表示装置のQVGAのフルカラーは、R、G、B各120 20
ピンの360ピンにもなるので、現在ところ3ドライバは必要とされている。このような、有機ELパネルの端子ピン数の増加は、カラムドライバICの消費電力を増加させる。そのため、消費電力の低減が要求されている。

ところで、DC/DCコンバータを用いて有機EL素子を低消費電力で電流駆動する技術が公知である（特許文献1）。

【特許文献1】特開2001-143867号公報

【0003】

一方、出願人は、R、G、Bの発光効率に相違に着目して、特願2003-16606 30
7号「有機EL駆動回路およびこれを用いる有機EL表示装置」において、次のような技術を発明として出願している。

その発明は、R、G、Bの有機EL素子の発光効率に応じて電圧の高い第1の電源ラインおよびこれより電圧の低い第2の電源ラインをそれぞれ設けて、R、G、Bの有機EL素子を駆動する電流源電圧を異なるものとする。そして、発光効率が高い有機EL素子は、第2の電源ラインとし、これに対する電力は、発光効率が低い有機EL素子の第1の電源ラインからスイッチングレギュレータを介して供給し、スイッチングレギュレータにより第2の電源ラインの電圧を所定の電圧に安定化する。

【発明の開示】

【発明が解決しようとする課題】

【0004】

特願2003-166067号の発明は、スイッチングレギュレータ等のDC/DCコ 40
ンバータに加えて別途スイッチングレギュレータが電源回路として必要になるため、有機EL駆動回路をIC化した場合に、ICの数が増加する問題がある。

また、特願2003-166067号の発明は、第1の電源ラインと第2の電源ラインとの差の電圧を定電圧として確保し、出力側の電源電圧を一定電圧として安定化するので、表示輝度が低いときには低い輝度のときに必要な分の、電源電圧からの電圧降下分は、駆動電流源側において電圧降下をさせて有機EL素子を駆動することになる。有機ELパネルの端子ピン数が増加すると、表示輝度が低いときの電圧降下による電力消費が大きくなり、それが無視できなくなる。

この発明の目的は、このような従来技術の問題点を解決するものであって、出力段電流源での消費電力を下げることにより消費電力を低減することができる有機EL駆動回路を 50

提供することにある。

この発明の他の目的は、出力段電流源での消費電力を下げることにより消費電力を低減することができる有機EL駆動回路および有機EL表示装置を提供することにある。

【課題を解決するための手段】

【0005】

このような目的を達成するためのこの発明の有機EL駆動回路あるいは有機EL表示装置の構成は、有機ELパネルのカラム側の水平方向1ライン分の端子ピンのそれぞれに対応して駆動電流を出力して有機ELパネルを電流駆動する有機EL駆動回路において、水平方向1ライン分の各端子ピンに対応するそれぞれの駆動電流についての電圧のうち最大電圧値を検出する最大電圧値検出回路と、最大電圧値を受けて少なくとも有機EL素子の発光時における最大電圧値に対応する電圧をホールドするホールド回路と、入力電力を受けてホールドされた電圧よりも所定値だけ高い電圧の電力を電源電圧として発生する電源回路と、各端子ピンに対応してそれぞれ設けられ電源電圧を受けて動作し駆動電流を発生する出力段電流源とを備えていて、前記の所定値が、出力段電流源が有機EL素子を電流駆動することができる電圧か、それ以上に設定されているものである。

10

【発明の効果】

【0006】

このようにこの発明にあつては、少なくとも有機EL素子の発光時における各端子電圧のうちの最大電圧値に対応する電圧をホールド回路を設け、このホールド回路で前記の電圧をホールドしておき、さらにホールドされた電圧よりも所定値だけ高い電圧の電力を電源電圧として発生する電源回路を設ける。これら回路により、有機EL素子の発光時の各端子電圧のうちの最大電圧値に対応して電源電圧を追従して変化させる。この電源を出力段電流源の電源とする。さらに、この電源の電源電圧と最大電圧値との差電圧において各出力段電流源が動作できるようにするためにこの差電圧か、これ以上高い電圧に前記の所定値を設定する。

20

このことにより、各出力段電流源が差電圧の範囲で駆動電流を発生するようになるので、各出力段電流源での電圧降下が抑えられ、ここで消費される電力を低減することができる。

その結果、DC/DCコンバータに加えてスイッチングレギュレータ等の複数の電源回路を設けることなく、有機EL駆動回路および有機EL表示装置の消費電力を低減することができる。

30

【発明を実施するための最良の形態】

【0007】

図1は、この発明の有機EL駆動回路を適用した一実施例の有機ELパネルの電源電圧制御回路を有する電源回路を中心とするブロック図、図2は、図1の実施例における最大電圧値検出回路とピークホールド回路の具体例を中心とした説明図、図3は、その電源電圧の制御と端子ピン駆動波形の説明図、そして図4は、昇圧形スイッチングレギュレータを用いる実施例における昇圧形スイッチングレギュレータの一例の説明図である。

図1において、10は、有機ELパネルにおける有機EL駆動回路としてのカラムICドライバ（以下カラムドライバ）であつて、1は、カラムドライバ10に電力を供給するDC/DCコンバータである。DC/DCコンバータ1は、例えば、入力端子Vinを介して電池9からの電力（例えば、その電圧3.6V）を受けて昇圧回路1eで昇圧してDC24Vの電圧の電力を発生する。その電力を降圧形スイッチングレギュレータに加えてここで電圧を下げて出力端子Voutには6V～22V程度の範囲の定電圧を発生する。その電力は、出力端子Voutからカラムドライバ10の電源ライン11（+Vcc）に出力される。電源ライン11へ出力する電圧は、ここでは、電源電圧制御回路2により有機EL素子の発光輝度に応じて追従制御され、6V～22V程度の範囲で可変にされる。

40

なお、昇圧回路1eは、電池9からの電力で動作し、コントローラ12から駆動パルスを受けて電池9の電圧からDC24Vの昇圧された電圧の電力を発生する。

【0008】

50

電源電圧制御回路 2 は、カラムドライバ 10 の水平 1 ライン分のカラム側出力端子 10 a, 10 b, … 10 n の端子電圧をそれぞれを受けて、そのうち最大電圧値を検出する最大電圧値検出回路 3 (この回路はカラムドライバ 10 の内部に設けられている。) を有している。電源電圧制御回路 2 は、さらに、最大電圧値検出回路 3 で検出された最大電圧値をホールドするピークホールド回路 4 と、放電回路 5、そしてクランプ電圧発生回路 6 とからなる。なお、水平 1 ライン分の出力端子を有するカラムドライバ 10 は、説明の都合上、この実施例では 1 個の IC として説明するが、これは複数の IC であってもよい。

DC/DC コンバータ 1 は、昇圧回路 1 e、ここで昇圧した電圧を安定化する降圧形スイッチングレギュレータ、そして出力電圧検出回路 8 とからなる。降圧形スイッチングレギュレータは、誤差増幅器 1 a、PWM パルス駆動回路 1 b、P チャネルのスイッチング MOS トランジスタ 1 c、そして昇圧電圧についての安定化回路 1 d (コイル L、フライフォイルダイオード D、コンデンサ C とからなる。) とからなる。DC/DC コンバータ 1 の出力電力は、この安定化回路 1 d を介して出力電源電圧値 V_o として電源ライン 11 に出力される。

誤差増幅器 1 a は、出力電圧検出回路 8 の検出電圧と電源電圧制御回路 2 から送出される電圧とを比較して誤差信号 (通常は電圧信号) を発生する。

PWM パルス駆動回路 1 b は、コントロール回路 12 から三角波の信号を受けて誤差信号 (電圧信号) に応じて三角波をスライスして誤差が発生しなくなる方向のデューティ比の PWM パルスを生成する。

なお、PWM パルス駆動回路 1 b は、昇圧回路 1 e により昇圧されて電源ラインからの電力を受ける。また、前記の三角波の信号は、クロック CLK 等をコントロール回路 12 から受けて PWM パルス駆動回路 1 b の内部で生成されてもよい。

スイッチング MOS トランジスタ 1 c は、PWM パルス駆動回路 1 b から PWM パルスを受け、これに応じてスイッチングされて安定化回路 1 d に所定の電圧の電力を供給する。

【0009】

最大電圧値検出回路 3 は、出力端子 10 a ~ 10 n のそれぞれの駆動電流についての各端子電圧のうちの最大電圧を検出する高入力インピーダンスの回路であり、出力端子 10 a ~ 10 n の電流出力動作には影響を与えないで電圧検出動作をする。

最大電圧値検出回路 3 で検出された電圧値 (最大端子電圧値) V_m は、ピークホールド回路 4 に入力されて、ホールドされる。ピークホールド回路 4 でホールドされた電圧値 V_m は、放電回路 5 を介して DC/DC コンバータ 1 の誤差増幅器 1 a の (−) 入力側に比較基準電圧として入力されて出力電圧検出回路 8 からの検出電圧と比較される。

出力電圧検出回路 8 の検出電圧は、出力端子 V_{out} とグランド GND との間に設けられた 3 個のダイオード D1, D2, D3 と抵抗 R との直列回路からなるレベルシフト回路であって、ダイオード D3 と抵抗 R との接続点 N の電圧が検出電圧として取り出される。これにより出力電源電圧値 V_o から 3 個ダイオードを介して ΔV だけ低い方向にレベルシフトされた電圧として検出電圧が発生して、DC/DC コンバータ 1 の目標電圧値 (V_o) - $3V_f$ (ただし、 $V_f = 0.7V$ 、ダイオードの順方向降下電圧) として誤差増幅器 1 a の (+) 入力側に入力される。

その結果、誤差増幅器 1 a の誤差出力に応じて PWM パルス駆動回路 1 b が PWM 変調した駆動パルスを発生してスイッチングトランジスタ 1 c を ON/OFF 制御し、出力電源電圧値 V_o が $V_m + 3V_f$ の電圧値になるように制御される。

これにより、電源電圧 + V_{cc} (電圧値 V_o) は、水平 1 ライン分のカラム側出力端子の電圧のうちの垂直走査ごとにそのときの 1 水平ラインのうちで表示輝度として最大輝度を発生する有機 EL 素子 14 に対応するカラム側の端子電圧に従う電圧になる。このような電源電圧 + V_{cc} (電圧値 V_o) の電力が発生して電源ライン 11 に供給されて、カラムドライバ 10 の各出力段電流源 7 a ~ 7 n に供給される。

【0010】

ここで、 $3V_f = \Delta V (= 2.1V)$ は、各出力端子 10 a ~ 10 n に対して各出力段

電流源 7 a ~ 7 n が有機 EL 素子 1 4 を、表示輝度において所定の最小輝度から所定の最大輝度まで定電流の駆動電流を生成するために必要とされる各出力段電流源 7 a ~ 7 n に対するバイアス電圧である。このバイアス電圧 ΔV は、後述するクランプ電圧 V_{CL} に対して $V_{CL} + \Delta V$ か、それ以上の出力電源電圧値 V_o の発生を保証する。これは、駆動電流についての各端子電圧のうちの最大電圧に対して出力電源電圧値 V_o を追従させる差電圧になっている。

そこで、各出力段電流源 7 a ~ 7 n は、出力電源電圧値 V_o が変化しても表示データに応じた駆動電流を差 ΔV の動作電圧を受けて各出力端子 1 0 a ~ 1 0 n に発生することができる。なお、このとき、出力電源電圧値 V_o の変化範囲は、クランプ電圧 $V_{CL} + \Delta V = < V_o <= V_{max} + \Delta V$ である。ただし、 V_{max} は、有機 EL 素子 1 4 が表示輝度として最大輝度となる定電流で駆動されたときの出力端子 1 0 a ~ 1 0 n の端子電圧のうちの最大電圧である (図 3 (e) 参照)。それは、例えば、 $V_o = 2.2 \text{ V}$ 程度である。

放電回路 5 は、ピークホールド回路 4 でホールドされた電圧値 V_m を長い時定数でゆっくり放電させていく。これは、微小電流で放電する放電時定数が大きな定電流放電回路である。

クランプ電圧発生回路 6 はクランプ電圧 V_{CL} を発生する。このクランプ電圧 V_{CL} は、有機 EL 素子 1 4 が表示輝度としての最小輝度において定電流で駆動されたときの出力端子 1 0 a ~ 1 0 n 端子電圧のうちの最大電圧 (最小となる最大電圧) V_{min} に対応している。それは、例えば、 $V_o = 6 \text{ V}$ 程度である。

【0011】

ここで、図 3 (b) のリセットコントロールパルス RS を参照する。図 3 (b) の表示期間 DT は、水平 1 ラインの走査期間に対していて、リセット期間 RT は、水平 1 ラインの走査の帰線期間に対応している。この実施例では、ピークホールド回路 4 にホールドされた電圧値 V_m は、水平方向 1 ラインの走査期間とこれの帰線期間においてもホールドされ続け、この期間にはホールドされた電圧が放電回路 5 により放電される。

そこで、前記の放電回路 5 の時定数は、有機 EL 素子 1 4 の平均的な表示輝度 (有機 EL 素子の最大輝度と最小輝度の中間値) においてある水平 1 ラインの走査が終了してから次の水平 1 ラインの走査で前記の有機 EL 素子 1 4 が次に発光するまでの期間 (リセット期間 RT + ピーク電流発生期間 PT の期間、図 3 (b), (c) 参照) に 1 つ前の前記のある水平 1 ラインの走査でホールドした電圧値 (最大端子電圧値) V_m の放電による電圧低下が前記クランプ電圧 $V_{CL} (= V_{min})$ か、それ以下まで落ちないような大きな時定数に設定されている (図 3 (a) の後半の一点鎖線の波形参照)。これにより、出力電源電圧値 V_o は、平均的な表示状態では、クランプ電圧 V_{CL} により設定される出力電源電圧値 $V_o = V_{CL} + \Delta V$ まで落ちてから追従するような状態にならないで済む。

なお、前記の平均的な表示輝度は、設計上あるいは使用状態における有機 EL 素子の輝度の平均値であってもよい。放電回路 5 の時定数が平均的な表示輝度において次に有機 EL 素子 1 4 が発光するまでの期間にクランプ電圧 V_{CL} まで落ちる限界値に設定された場合には、電源電圧制御回路 2 は、クランプ電圧発生回路 6 によってクランプ電圧 V_{CL} を発生して出力電源電圧値 V_o をクランプする。その結果、クランプ電圧 $V_{CL} + \Delta V$ に対応した電源電圧 + V_{cc} まで出力電源電圧値 V_o が落ちてクランプされる。出力電源電圧値 V_o は、その後出力段電流源 7 a ~ 7 n の駆動に応じて上昇した出力端子の電圧に追従することになる。

【0012】

電源電圧投入時には、クランプ電圧発生回路 6 は、パワーオンリセット回路 (図示せず) の起動信号を受けて動作して、このクランプ電圧発生回路 6 の出力電圧 V_{CL} は、誤差増幅器 1 a の (-) 入力側に基準電圧として供給されているので、DC/DC コンバータ 1 の追従制御動作が出力電圧値 $V_o = V_{CL} + \Delta V (= 3 \text{ V}_f)$ からスタートする。

そこで、万が一、ピークホールド回路 4 でホールドされた電圧値 V_m が出力電圧 V_{CL} 以下であった場合には、誤差増幅器 1 a の (-) 入力側の基準電圧は、クランプ電圧 V_{CL} となり、DC/DC コンバータ 1 から出力される電源ライン 1 1 の電源電圧 + V_{cc} (電圧値

V_o) は、出力電圧 $V_{CL} + \Delta V$ ($= 3 V_f$) の電圧でクランプされ、出力電源電圧 V_o は、それ以上は低下することはない。

その結果、図 3 (a) に示すように、ある垂直方向のライン走査においてそのときの水平 1 ライン分のカラム側出力端子のうち表示輝度として最大輝度を発生する端子電圧が表示期間 DT においてグラフ A のようにシフトしたときに、電源ライン 11 への出力電源電圧値 V_o は、 $\Delta V = 2.1 V$ 上の電圧で追従する一点鎖線で示すようなグラフとなる。

なお、図 3 (a) ~ (e) において、縦軸は、電圧 [V] であり、横軸は時間である。ST は、電源投入時のスタート期間であり、クランプ電圧発生回路 6 の出力電圧 V_{CL} により出力電源電圧値 V_o が発生する期間である。DT が有機 EL 素子 14 が発光している表示期間、そして RT がリセット期間である。

10

【0013】

この図 3 (a) に示すように、電源ライン 11 の電源電圧 + V_{cc} (電圧値 V_o) は、有機 EL 素子 14 が高輝度から低輝度に変化したときには、走査中の水平 1 ラインの中の多数の有機 EL 素子のうちの発光輝度が最大となる有機 EL 素子の最大輝度が低下する。このときには、放電回路 5 の時定数に応じてピークホールド回路 4 でホールドされた電圧値 V_m がその水平ラインの走査に応じて低下していく (図 3 (a) の後半の一点鎖線の波形参照)。それは、ゆっくりとした追従になる。逆に、有機 EL 素子 14 が低輝度から高輝度に変化したときには、電源電圧 + V_{cc} (電圧値 V_o) は、走査中の水平 1 ラインの中のある有機 EL 素子の最大輝度が上昇するのでその電圧に応じて速い追従となる (図 3 (a) の最後の一点鎖線の波形参照)。

20

なお、このとき、 ΔV だけレベルシフトした電源電圧値 V_o は、ダイオードの数により調整可能であり、ツェナーダイオードであれば、1 個で必要な電圧値 ΔV を確保できる。また、カラムドライバ 10 の出力段電流源の内部インピーダンスが低くかつ駆動能力が大きければ、追従する差電圧 ΔV は、ダイオード 1 個分の 0.7 V 程度であっても理論的には可能である。これは、各出力段電流源 7a ~ 7n の ON したときの有機 EL 素子 14 に対する電流駆動能力 (ON 抵抗) による。

【0014】

図 2 は、最大電圧値検出回路 3 とピークホールド回路 4 を中心とした具体例の説明図である。説明の都合上、出力端子の数を 4 本の場合を示してあるが、出力端子の数は、実際には 100 本以上である。カラムドライバが複数の IC になる場合には、それぞれに最大電圧値検出回路 3 が設けられていてもよい。この場合には、複数の IC の最大電圧値検出回路 3 間でさらに最大電圧値を検出することになる。

30

最大電圧値検出回路 3 は、出力端子 10a ~ 10d にそれぞれ接続された N チャネル MOS トランジスタ $Q_a \sim Q_d$ の入力段トランジスタと、これらトランジスタのソースに共通にソースが接続されたダイオード接続の N チャネル MOS トランジスタ Q_o とからなる。各トランジスタ $Q_a \sim Q_d$ のドレイン側は、それぞれ電池 9 の電源ライン + V_{DD} に接続され、トランジスタ Q_o のドレインは、電流値 I の定電流源 21 を介して電池 9 の電源ライン + V_{DD} に接続されている。なお、図 1 では、最大電圧値検出回路 3 とピークホールド回路 4 等についての電池 9 との接続は省略してある。

各トランジスタ $Q_a \sim Q_d$ とダイオード接続のトランジスタ Q_o のそれぞれのソースが共通に接続された共通ソースとグランド GND との間には、電流値 $2 \times I$ の定電流源 22 が設けられている。そして、トランジスタ Q_o のドレインは、出力端子 23 に接続されて、出力端子 23 に最大電圧値についての検出電圧を発生し、発生した電圧がピークホールド回路 4 に入力される。

40

ピークホールド回路 4 は、オペアンプ (OP) 41 とダイオード 42、コンデンサ 43、ボルテージフォロア 44 とから構成されている。オペアンプ (OP) の出力は、ダイオード 42 を介して (-) 入力側 (反転入力端子) に帰還され、(+) 入力 (非反転入力端子) が最大電圧値検出回路 3 の出力端子 23 に接続されている。これにより、(+) 入力は、ハイインピーダンス入力になり、出力端子 23 が電圧出力となる。

なお、放電回路 5 として、この具体例では、コンデンサ 43 に並列に放電抵抗 R_d が設

50

けられている。

【0015】

ここで、最大電圧値検出回路3の出力端子23に対するオペアンプ(OP)41の入力インピーダンスは、高いものになるので、実質的に出力端子23は、電圧出力となり、最大電圧値検出回路3のトランジスタQa~Qdの共通ソース側は、最も電圧の高いゲート電圧のものだけがONになる。

すなわち、トランジスタQa~Qdの共通ソース側は、定電流源22とのバイアス関係でトランジスタQa~QdのいずれもがON状態になるように設定されていて、そのうちゲート電圧の高い1つのトランジスタがONすると、共通のソース電圧がそれにより1Vf低い値において持ち上げられるので、それ以外の他のトランジスタのソース電圧が上昇してゲート電圧の低い他のトランジスタがOFFになる。その結果、トランジスタQa~Qdのうちゲートに最大端子電圧が加えられたトランジスタだけがONになり、そのゲート電圧に応じた電圧がソース側に発生して、検出される。

一方、定電流源22は、定電流源21からダイオード接続のトランジスタQoを経て電流値Iの電流を上流から受ける。したがって、残りのIの電流をONしているトランジスタQa~Qdのうちの1つから受ける。このとき、トランジスタQa~Qdの共通ソース側は、出力端子10a~10nのうちの最大端子電圧から1Vf低い電圧となるので、ダイオード接続のトランジスタQoのドレインに接続された出力端子23は、共通のソースから1Vf高くなり、出力端子23に出力端子10a~10nのうちの最大端子電圧の値が出力される。

【0016】

DZは、ツェナーダイオードであり、リセット電圧VR(図3(d)参照)に対応している。スイッチSWは、図3(b)に示すリセットコントロールパルスRSを受けて、これが“H”(HIGHレベル)のときにONになる。その結果、出力端子10a~10nには、図3(d)に示すような出力電圧波形と駆動電流波形とが発生する。実線がその電圧波形であり、点線がその駆動電流波形である。

なお、図3(c)は、ピーク発生パルスPpであり、図3(b)に示すPTは、ピーク電流発生期間に対応している。リセットコントロールパルスRS、ピーク発生パルスPpは、図1に示すコントロール回路12から供給される。13は、ロー側走査回路であり、リセットコントロールパルスRS、ロースキャンパルスRSTP等のパルスを受けてロウ側のライン走査(1水平ラインの垂直方向走査)をする。

図3(d)の電圧波形と駆動電流波形は、輝度表示のための表示データに応じて変化し、それに応じて有機EL素子14の発光輝度が変化する。それに応じて、有機EL素子14の端子電圧が変化する。その状態を示すのが、図3(e)である。

最大電圧値検出回路3で検出された最大電圧値(=ホールドされた電圧値)Vmは、ダイオード42を介してコンデンサ43を充電してホールドされ、その電圧がボルテージフォロア44を介して誤差増幅器1aの(-)入力側に基準電圧として入力される。

その結果、有機EL素子14の最大端子電圧値に応じて、出力電源電圧値Voが変化して電源ライン11の電圧+Vccが図3(e)に示すような関係でVCL+ΔV(Vmin+ΔV)からVmax+ΔVまで変化する。この場合のΔVが出力段電流源7a~7dの動作電圧となる。

そして、ある水平走査期間(発光期間)において、最大となる発光輝度が低下して、最大電圧値検出回路3が検出する最大端子電圧値が低くなったときには、コンデンサ43と放電抵抗Rdによる時定数に従って、ホールド電圧値Vmが低下して、各出力端子の端子電圧のうちの低くなった最大電圧値に徐々に追従していく。逆の場合には、ピークホールド回路4でホールドされた電圧値Vmが即座に変化するので、電源電圧+Vccの電圧は、DC/DCコンバータ1の制御速度に応じて追従していくことになる。

【0017】

図1の実施例のDC/DCコンバータ1は、昇圧回路1eと降圧形スイッチングレギュレータとにより出力電源電圧値Voを追従制御するようにしている。しかし、これは、1

個の昇圧形スイッチングレギュレータが用いられてもよい。図4は、その昇圧形スイッチングレギュレータ11の一例である。

図4では、図1の昇圧回路1eとダイオードDとが削除され、コイルLとコンデンサCとの間にダイオードDaが入る。図1のPチャネルのスイッチングMOSトランジスタ1cをNチャネルのMOSトランジスタ1fに換え、このトランジスタ1fがコイルLとダイオードDaの接続点NaとグランドGNDとの間に設けられている。コイルLの他方の端子は、Vinを介して電池9の正極に接続されている。その他の構成は、図1と同様であるので、動作の詳細については割愛する。

なお、PWMパルス駆動回路1bの電源は、電池9となり、その電源電圧は低い。そこで、電池9の電圧は、できるだけ高い電圧が好ましい。

10

【産業上の利用可能性】

【0018】

以上説明してきたが、この発明では、水平1ライン分のカラム側の有機ELパネルの端子に対して複数のドライバICが使用される場合には、水平1ライン分は、これら複数のドライバICに割当てられる。そこで、最大電圧値検出回路は、これらICの検出電圧のからさらに最大値を採ることが必要になる。この場合には、ダイオードの論理和回路を介してピークホールド回路がそれぞれのドライバICの各出力端子の端子電圧のうちの最大電圧値を得ることになる。

なお、この場合、最大電圧値検出回路は、各ドライバICの外部に設けられていてもよい。このような場合には、ダイオードの論理和回路を介することなく、複数のドライバICの端子電圧を受けて最大値を検出することができる。

20

また、実施例では、ピークホールド回路を設けて、最大端子電圧値（ホールド電圧値）Vmを大きい時定数で放電するように構成しているが、この発明は、ピークホールド回路ではなく、単に最大端子電圧値Vmの電圧をホールドするホールド回路を設けてもよい。この場合のホールド回路は、水平1ラインの走査ごとに、有機EL素子の駆動電流のうちピーク電流を発生した後の有機EL素子の発光が安定した時点でホールドするようにすることができる。これは、水平1ラインの走査ごとにホールドした1つ前の最大電圧値Vmをリセットして新しい最大電圧値Vmを更新ホールドするものである。

さらに、電源電圧を追従させるための差電圧 ΔV は、出力端子の最大端子電圧値に対して出力段電流源が動作可能な所定の電位差があればよい。

30

【図面の簡単な説明】

【0019】

【図1】図1は、この発明の有機EL駆動回路を適用した一実施例の有機ELパネルの電源電圧制御回路を有する電源回路を中心とするブロック図である。

【図2】図2は、図1の実施例における最大電圧値検出回路とピークホールド回路の具体例を中心とした説明図である。

【図3】図3は、その電源電圧の制御と端子ピン駆動波形の説明図である。

【図4】図4は、昇圧形スイッチングレギュレータを用いる実施例における昇圧形スイッチングレギュレータの一例の説明図である。

【符号の説明】


40

【0020】


- 1…DC/DCコンバータ、
- 1a…誤差増幅器、1b…PWMパルス駆動回路、
- 1c…スイッチングトランジスタ、1d…昇圧電圧安定化回路、
- 2…電源電圧制御回路、
- 3…最大電圧値検出回路、4…ピークホールド回路、5…放
- 電回路、6…クランプ電圧発生回路、
- 7a～7n…出力段電流源、
- 8…出力電圧検出回路、9…電池、
- 10…カラムドライバ、

50

【図 3】



【図 4】



【国際調査報告】

INTERNATIONAL SEARCH REPORT		International application No. PCT/JP2005/021352
A. CLASSIFICATION OF SUBJECT MATTER G09G3/30(2006.01), G09G3/20(2006.01)		
According to International Patent Classification (IPC) or to both national classification and IPC		
B. FIELDS SEARCHED Minimum documentation searched (classification system followed by classification symbols) G09G3/20, G09G3/30		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1922-1996 Jitsuyo Shinan Toroku Koho 1996-2006 Kokai Jitsuyo Shinan Koho 1971-2006 Toroku Jitsuyo Shinan Koho 1994-2006		
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)		
C. DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y A	JP 2004-85751 A (Canon Electronics Inc.), 18 March, 2004 (18.03.04), Par. Nos. [0011] to [0029]; Figs. 1, 2 (Family: none)	1-3, 11 4-10
Y A	JP 2003-332624 A (Rohm Co., Ltd.), 21 November, 2003 (21.11.03), Par. Nos. [0018] to [0055]; Fig. 1 & WO 2003/096436 A1 & CN 001522472 A & US 2004/0208011 A1 & EP 001503430 A1	1-3, 11 4-10
A	JP 2004-6533 A (Sony Corp.), 08 January, 2004 (08.01.04), Full text; all drawings & EP 001511088 A1 & WO 2003/103061 A1	1-11
☒ Further documents are listed in the continuation of Box C. ☐ See patent family annex.		
* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier application or patent but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art "&" document member of the same patent family		
Date of the actual completion of the international search 06 March, 2006 (06.03.06)		Date of mailing of the international search report 14 March, 2006 (14.03.06)
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer
Facsimile No.		Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2005/021352

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	WO 2003/107318 A1 (CAMBRIDGE DISPLAY TECHNOLOGY LTD.), 24 December, 2003 (24.12.03), Full text; all drawings & AU 2003/276256 A1 & CN 1675671 A & EP 1516311 A1 & GB 2389952 A & JP 2005-530203 A & US 2006/001613 A1	1-11

国際調査報告		国際出願番号 PCT/J P 2005/021352	
A. 発明の属する分野の分類 (国際特許分類 (IPC)) Int.Cl. G09G3/30 (2006.01), G09G3/20 (2006.01)			
B. 調査を行った分野 調査を行った最小限資料 (国際特許分類 (IPC)) Int.Cl. G09G 3/20, G09G 3/30			
最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2006年 日本国実用新案登録公報 1996-2006年 日本国登録実用新案公報 1994-2006年			
国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)			
C. 関連すると認められる文献			
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号	
Y A	J P 2004-8575.1 A (キヤノン電子株式会社) 2004.03.18 段落0011-0029、図1, 2 (ファミリーなし)	1-3, 11 4-10	
☒ C欄の続きにも文献が列挙されている。 ☐ パテントファミリーに関する別紙を参照。			
* 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示すもの 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す) 「O」口頭による開示、使用、展示等に言及する文献 「P」国際出願日前で、かつ優先権の主張の基礎となる出願日の後に公表された文献 「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの 「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの 「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの 「&」同一パテントファミリー文献			
国際調査を完了した日 06.03.2006		国際調査報告の発送日 14.03.2006	
国際調査機関の名称及びあて先 日本国特許庁 (ISA/J P) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号		特許庁審査官 (権限のある職員) 福村 拓	2G 3308
		電話番号 03-3581-1101 内線 3226	

国際調査報告

国際出願番号 PCT/JP2005/021352

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	JP 2003-332624 A (ローム株式会社) 2003. 11. 21 段落0018-0055、図1	1-3, 11
A	& WO 2003/096436 A1 & CN 001522472 A & US 2004/0208011 A1 & EP 001503430 A1	4-10
A	JP 2004-6533 A (ソニー株式会社) 2004. 01. 08 全文、全図 & EP 001511088 A1 & WO 2003/103061 A1	1-11
A	WO 2003/107318 A1 (CAMBRIDGE DI SPLAY TECHNOLOGY LIMITED) 2003. 12. 24 全文、全図 & AU 2003/276256 A1 & CN 1675671 A & EP 1516311 A1 & GB 2389952 A & JP 2005-530203 A & US 2006/001613 A1	1-11

フロントページの続き

(51)Int.Cl.	F I	テーマコード (参考)
	G 0 9 G 3/20 6 1 2 F	
	H 0 5 B 33/14 A	

(81)指定国 AP(BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), EA(AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), EP(AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR), OA(BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG), AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW

(注) この公表は、国際事務局 (W I P O) により国際公開された公報を基に作成したものである。なおこの公表に係る日本語特許出願 (日本語実用新案登録出願) の国際公開の効果は、特許法第 1 8 4 条の 1 0 第 1 項 (実用新案法第 4 8 条の 1 3 第 2 項) により生ずるものであり、本掲載とは関係ありません。

专利名称(译)	有机EL驱动电路和使用其的有机EL显示装置		
公开(公告)号	JPWO2006057213A1	公开(公告)日	2008-06-05
申请号	JP2006547766	申请日	2005-11-21
[标]申请(专利权)人(译)	罗姆股份有限公司		
申请(专利权)人(译)	ROHM株式会社		
[标]发明人	小林雅人		
发明人	小林 雅人		
IPC分类号	G09G3/30 G09G3/20 H01L51/50		
CPC分类号	G09G3/3208 G09G3/3216 G09G3/3275 G09G3/3283 G09G2330/021		
FI分类号	G09G3/30.J G09G3/20.612.D G09G3/20.623.B G09G3/20.611.A G09G3/20.641.D G09G3/20.612.F H05B33/14.A		
F-TERM分类号	3K107/AA01 3K107/BB01 3K107/CC14 3K107/EE02 3K107/HH00 3K107/HH04 5C080/AA06 5C080/BB05 5C080/DD22 5C080/DD26 5C080/FF03 5C080/FF11 5C080/FF12 5C080/JJ02 5C080/JJ03 5C080/JJ04		
代理人(译)	梶山 信是 山本富士雄		
优先权	2004343382 2004-11-29 JP		
其他公开文献	JP4941911B2		
外部链接	Espacenet		

摘要(译)

至少在有机EL元件发光时，在各个端子电压中，与最大电压值相对应的电压被保持在保持电路中，电源电路产生的电压比预定的电压高预定值。提供保持为电源电压的电压。使电源电压跟随并根据发光时各个端子电压中的最大电压值而变化，并且将其确定为用于输出级电流源的电源电压。此外，为了允许各个输出级电流源在电源电压和最大电压值之间具有差电压来操作，将预定值设置为差电压或高于差电压的电压。

【図 2】

