




【特許請求の範囲】

【請求項 1】

行方向および列方向に配列された画素と、前記画素の列ごとに設けられたデータ線およびフィードバック線と、前記データ線およびフィードバック線に接続された列制御回路と、を備える表示装置であって、

前記画素ごとに発光素子と前記発光素子を駆動する駆動回路が設けられており、

前記駆動回路は、前記発光素子に流れる電流を制御する駆動トランジスタを有し、

前記列制御回路は、前記駆動トランジスタに所定の電流が流れる時の前記駆動トランジスタのゲートとソース間の電圧を検出する検出手段と、

前記検出手段にて検出された電圧にデータ電圧を加算して、前記データ線に供給する手段と、を有することを特徴とする表示装置。

10

【請求項 2】

前記検出手段は、所定範囲の電位を走査してデータ線に供給する電圧走査回路を備えることを特徴とする請求項 1 記載の表示装置。

【請求項 3】

前記検出手段は、前記駆動トランジスタに流れる電流を電圧に変換する電流—電圧変換回路を有することを特徴とする請求項 1 または 2 記載の表示装置。

【請求項 4】

前記電流—電圧変換回路の入力は、前記フィードバック線によって行われ、前記フィードバック線の電圧は、一定の電圧に制御されることを特徴とする請求項 3 記載の表示装置。

20

【請求項 5】

前記検出手段は、前記電流—電圧変換回路から出力される電圧と参照電圧とを比較する比較手段を有することを特徴とする請求項 1 乃至 3 のいずれか 1 項に記載の表示装置。

【請求項 6】

行方向および列方向に配列された画素と、前記画素の列ごとに設けられたデータ線およびフィードバック線と、前記データ線およびフィードバック線に接続された列制御回路と、を備える表示装置であって、

前記画素ごとに発光素子と前記発光素子を駆動する駆動回路が設けられており、

前記駆動回路は、前記発光素子に流れる電流を制御する駆動トランジスタと、

30

前記駆動トランジスタのゲートと前記データ線との間に設けられた第 1 スイッチと、

前記駆動トランジスタのドレインと前記フィードバック線との間に設けられた第 2 スイッチと、を有し、

前記列制御回路は、

前記第 1 スイッチおよび前記第 2 スイッチをオンして、前記データ線に、所定範囲の電圧を走査して出力して、前記駆動トランジスタに所定の電流が流れる時の電圧を検出し、

前記第 2 スイッチをオフして、検出した前記電圧とデータ電圧とを加算した電圧を、前記データ線に供給することを特徴とする表示装置。

【請求項 7】

行方向および列方向に配列された画素と、前記画素の列ごとに設けられたデータ線およびフィードバック線と、前記データ線およびフィードバック線に接続された列制御回路と、を備える表示装置の駆動方法であって、

40

前記画素ごとに発光素子と前記発光素子を駆動する駆動回路が設けられて、

前記駆動回路は、前記発光素子に流れる電流を制御する駆動トランジスタと、

前記駆動トランジスタのゲートと前記データ線との間に設けられた第 1 スイッチと、

前記駆動トランジスタのドレインと前記フィードバック線との間に設けられた第 2 スイッチと、を有しており、

前記第 1 スイッチおよび前記第 2 スイッチをオンして、前記データ線に、一定の範囲の電圧を走査して出力して、前記駆動トランジスタに所定の電流が流れる時の電圧を検出するステップと、

50

前記第 2 スイッチをオフして、検出した前記電圧とデータ電圧とを加算した電圧を、前記データ線に供給するステップと、
を有することを特徴とする表示装置の駆動方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、表示装置、発光素子の駆動装置ならびに画像形成装置に関し、特に有機エレクトロルミネセンス素子とその駆動回路を備えた表示装置に関する。

【背景技術】

【0002】

近年、有機エレクトロルミネセンス（EL）素子などの発光素子を備えたアクティブマトリクス型の表示装置に対する高精細化や狭画素化のニーズが高まっており、それに伴って 1 つの画素に割り当て可能な領域が小さくなってきている。各画素には発光素子と発光素子を駆動する駆動回路とが配置される。従って、1 つの画素に割り当て可能な領域が小さくなると、駆動回路に割り当てられる領域も小さくなるため、できるだけ少ない回路素子数で駆動回路を構成する必要がある。

【0003】

駆動回路は、画像信号に応じて発光素子に供給する電流量を制御するトランジスタ（以下、駆動トランジスタと呼ぶ）を備えている。ところが、トランジスタには製造プロセスに起因して、電気特性にばらつきが生じる。特に、広く用いられている薄膜トランジスタは、閾値や移動度のばらつきが大きい。そのため、駆動トランジスタが薄膜トランジスタからなる表示装置の場合、同一の画像信号を与えたとしても、発光素子に供給される電流量が駆動回路ごとに異なって表示むらとなり、表示品質が低下してしまうという課題がある。

【0004】

特許文献 1 では、発光素子に流れる電流をカレントミラー回路によって増幅してデータ側駆動回路にフィードバックし、フィードバックした電流と輝度情報をもつ基準電流とを比較して、発光素子に流れる電流が所望の輝度を得る駆動電流となるように制御している。

【0005】

また、特許文献 2 では、駆動トランジスタの閾値電圧によらない電流が生成されるようにした駆動回路が開示されている。データ電圧の書き込みに先立って、駆動トランジスタと発光素子との間の電流経路を遮断し、かつゲート - ドレイン間を短絡する。これによって駆動トランジスタのドレイン電流がゲート - ソース間の容量を放電し、ゲート - ソース間電圧を小さくしていく。ゲート - ソース間電圧が駆動トランジスタの閾値電圧に等しくなった時点でドレイン電流が 0 になる。これによって容量に閾値電圧が保持される。このような、トランジスタに流れる電流によってゲート - ソース間電圧をそのトランジスタの閾値電圧にする動作は、オートゼロと呼ばれている。

【0006】

オートゼロによって駆動トランジスタのゲート - ソース間容量に閾値電圧が保持された状態にある駆動回路に、データ電圧を書き込むには、データ線の電圧を基準電圧からデータ電圧に変化させ、ゲートとデータ線の間に接続された別の容量を介してデータ線の電圧変化を駆動トランジスタのゲートに伝える。これによって、ゲート - ソース間容量の両端電圧は、閾値電圧から、データ線の電圧変化に比例した電圧分だけ変化する。変化後のゲート - ソース間電圧は閾値電圧にデータ電圧に比例した変化分を上乗せした値になっている。これによって閾値電圧によらないドレイン電流が得られる。

【先行技術文献】

【特許文献】

【0007】

【特許文献 1】特開 2003 - 140613 号公報

10

20

30

40

50

【特許文献 2】特開 2 0 0 3 - 2 7 1 0 9 5 号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

特許文献 1 では、データ側駆動回路はデータ線毎に設けられ、複数の画素によって共用されるため、画素毎にデータ側駆動回路を設ける必要はない。その代わり、各発光素子に流れる電流を増幅した電流（モニタ電流）を、データ線を介してデータ側駆動回路へフィードバックする必要がある。モニタ電流が微小な電流の場合、データ線の寄生容量の影響を受けて微小電流の検出や補正に時間がかかるという課題がある。カレントミラー回路による増幅率を高めてモニタ電流を増大させようとする、駆動回路が肥大化する恐れがある。

10

【0009】

特許文献 2 のオートゼロ動作を用いる画素回路は、ゲート - ソース間の容量とゲート - データ線間の容量の 2 つを持つためにディスプレイ基板の上での占有面積が大きくなり、画素サイズを小さくして精細度の高い表示装置を得ることが困難である。

【0010】

本発明は、駆動回路を構成する回路素子数を増やさずに、駆動トランジスタの電気特性のばらつきを補正して、高精細かつ高品質な画像表示が可能な有機 EL 装置を提供することを目的としている。

【課題を解決するための手段】

20

【0011】

本発明は前記課題を解決するためになされたものであって、本発明に係る表示装置は、マトリクス状に配置された画素と、前記画素の列ごとに設けられたデータ線およびフィードバック線と、前記データ線およびフィードバック線に接続された列制御回路と、を備える表示装置であって、前記画素ごとに発光素子と前記発光素子を駆動する駆動回路が設けられ、前記駆動回路は、前記発光素子に流れる電流を制御する駆動トランジスタを有しており、前記列制御回路は、前記駆動トランジスタに所定の電流が流れる時の前記駆動トランジスタのゲートとソース間の電圧を検出する検出手段と、

前記検出手段にて検出された電圧に画像情報に応じた電圧を加算して、前記データ線に供給する手段と、を有することを特徴とする。

30

【発明の効果】

【0012】

上述した本発明の構成によれば、駆動回路の回路素子数をできるだけ少なくしながらも駆動トランジスタの特性ばらつきを補正することができ、高精細かつ高品位な表示装置を提供することができる。

【図面の簡単な説明】

【0013】

【図 1】本発明にかかる表示装置の構成例を示すブロック図。

【図 2】本発明にかかる表示装置の駆動回路と列制御回路の接続例を示す図。

【図 3】電流 - 電圧変換回路の具体的な回路構成例を示す図。

40

【図 4】電圧走査回路の具体的な回路構成例を示す図。

【図 5】電圧走査回路の動作を示すタイミングチャート図。

【図 6】本発明にかかる表示装置の動作を示すタイミングチャート図。

【発明を実施するための形態】

【0014】

図 1 は、本発明にかかる表示装置の構成例を示すブロック図である。マトリクス表示装置 10 は行方向および列方向に配列した複数の画素 1 によって表示が行われる。画素 1 は、有機 EL 素子などの発光素子と、それを駆動する駆動回路（画素回路）から構成されている。カラー表示が可能な表示装置においては、発光素子は、赤（R）、緑（G）、青（B）の 3 種類あって、行方向に周期的に配列している。発光素子には有機 EL 素子が特に

50

好ましく、他に無機EL素子やLEDなどが用いられることもあり得る。

【0015】

画素1は、行方向に延びる走査線4と、列方向に延びるデータ線6およびフィードバック線7によって制御される。走査線4は行制御回路2によって信号が与えられ、画素1を書き込みモード、発光モードなどに制御する。画素1の発光状態を決めるデータ信号は、列制御回路3内で生成され、データ線6を通じて書き込みモードにある画素1に書き込まれる。画素1は、発光モードにあるときに、書き込まれた輝度信号に応じて発光する。

【0016】

図2は、図1のマトリクス表示装置10の1つの列を取り出して、画素回路の詳細とデータ線6とフィードバック線7がどのように列制御回路3に接続されているかを示した図である。図1と同じ部分には同じ符号を付した。

10

【0017】

駆動回路9は、4つのpチャネル型電界効果トランジスタ11、12、13と、データ電圧を保持するための画素容量15とを含んでいる。駆動回路9には、トランジスタ12を制御する走査線4a、トランジスタ13を制御する走査線4b、データ線6、基準電圧線7、図1では不図示の電源線5が接続されている。

【0018】

トランジスタ11のソースは電源線5と画素容量15の一端とに接続されており、ドレインは発光素子8のアノード電極と、トランジスタ13を介してフィードバック線7とに接続されている。また、トランジスタ11のゲートは画素容量15の他端と、トランジスタ12を介してデータ線6とに接続されており、画素容量15に保持されたゲート-ソース間電圧によって決まる電流(ドレイン電流)をドレインから出力し、発光素子8に供給する。トランジスタ11が、画像信号に応じて発光素子に供給する電流量を制御する駆動トランジスタである。

20

【0019】

データ線6と駆動トランジスタ11のゲートとの間にあるトランジスタ12は、データ線6の電圧を駆動トランジスタ11のゲートに伝えるためのスイッチ(第1スイッチ)である。また、フィードバック線7と駆動トランジスタ11のドレインとの間にあるトランジスタ13は、トランジスタ12がオンのときに、駆動トランジスタ11のドレイン電流をフィードバック線7に流すためのスイッチ(第2スイッチ)である。

30

【0020】

列制御回路3は、画素列毎に設けられた回路ブロック17、19、20、21と、1つの容量18とを、それぞれ複数有している。回路ブロック19はデータ電圧を生成するデータ生成回路、回路ブロック17は電圧増幅器である。回路ブロック20は、駆動回路9からフィードバック線7を介して出力される電流I_{out}を検出するための電流検出手段である。回路ブロック21は、電流検出ブロック20で検出される電流が所定の値に等しくなる時の、駆動トランジスタ11のゲート-ソース間電圧を特定するため、所定範囲の電圧を走査して画素回路へ出力するための電圧走査手段である。容量18は、データ生成回路19の出力を電圧増幅器17に伝える結合容量である。

【0021】

データ生成回路19で生成されたデータ電圧は、電圧走査ブロック21から出力される電圧を加算し、電圧増幅器17を経てデータ線6に出力することができる。

40

【0022】

本発明にかかる画素回路のプログラミング方法の概要を説明する。

【0023】

1画素列に含まれる駆動回路のうち、プログラミング対象のn行目の駆動回路p_i×(n)のトランジスタ12、13をオンにする。そして、データ生成回路19の出力電圧を、駆動トランジスタのドレイン電流を0とするゲート-ソース間電圧V_aに相当する電圧に固定する。一旦、電圧走査ブロック21のV_pr_e出力端子から出力する電圧を、駆動トランジスタのドレイン電流が0となるゲート-ソース間電圧に相当する電圧設定した後

50

、ドレイン電流が増加する方向に電圧値を走査する。なお、 V_{pre} 出力端子の電圧値は、ドレイン電流が最大となる電圧から、ドレイン電流が減少する方向に走査をしてもよい。

【0024】

データ線6を介して駆動回路 $p_{ix}(n)$ の駆動トランジスタのゲートには、 $(V_a + V_{pre})$ が入力され、ゲート-ソース間電圧に応じたドレイン電流がフィードバック線7に出力され、検出電流 I_{out} として電流検出ブロック20に入力される。電流検出ブロック20は、検出電流 I_{out} が所定の電流に等しくなったところで、電圧走査ブロック21に走査を停止する信号を出力する。この動作は、駆動回路に画像信号を書き込む前に、各駆動回路の状態を揃えるために行う動作であって、先行技術における閾値や移動度の補正動作に相当する。検出電流 I_{out} を比較する所定の電流は、各駆動回路で共通の電流値であれば任意に決定することができる。

10

【0025】

電圧走査ブロック21が電流検出ブロック20から走査停止の信号を受けた時の電圧は、データ線の寄生容量や容量18に保持されると、トランジスタ13をオフする。続いてデータ生成回路19から画像信号に応じたデータ電圧を出力し、走査信号データ線の寄生容量や容量18に保持され電圧にデータ電圧が加算された電圧を駆動回路へ入力し、駆動トランジスタのゲートに書き込む。駆動回路 $p_{ix}(n)$ のプログラミングが完了すると、トランジスタ12をオフし、次のプログラミング対象の $n+1$ 行目の駆動回路 $p_{ix}(n+1)$ のトランジスタ12、13をオンして、 $p_{ix}(n)$ と同様にプログラミングを行う。

20

【0026】

次に、電流検出ブロック20、電圧走査ブロック21の回路構成を詳細に説明した後、表示装置の具体的な駆動方法を説明する。

【0027】

電流検出ブロック20は、電流-電圧変換回路22とコンパレータ23とを備えており、電圧走査ブロック21は、加算回路24と電圧走査回路25と、スイッチ26とを備えている。

【0028】

フィードバック線7は電流-電圧変換回路22に接続されており、駆動回路から出力される検出電流 I_{out} は、電流-電圧変換回路22で電圧に変換される。電流-電圧変換回路22の V_{s_amp} 出力端子は、コンパレータ23の一端に入力され、コンパレータ23の他端には参照電圧 R_{EF} が入力される。

30

【0029】

参照電圧 R_{EF} は、電気特性が互いに異なる駆動トランジスタを有する複数の画素回路を、一定の状態に揃えるための電圧である。参照電圧 R_{EF} は、データ電圧とは関係のない、任意の値を選択すれば良い。参照電圧 R_{EF} は、少なくとも1画面分のデータ電圧をプログラミングする間、すべての電流-電圧変換回路22に共通の値に固定されていればよく、画面毎に参照電圧 R_{EF} を変更しても良い。例えば、表示する画面の平均輝度が高い場合は参照電圧 R_{EF} を高く、平均輝度が低い場合は参照電圧 R_{EF} を低く設定しておけば、各画素に含まれる駆動トランジスタの閾値や移動度などの特性ばらつきを、より低減することが可能となる。コンパレータ23は、 V_{s_amp} 出力端子の出力電圧<参照電圧 R_{EF} の時に H_{igh} (H)を出力し、それ以外は L_{ow} (L)を出力する。

40

【0030】

コンパレータ23の出力は加算回路24の一端に入力され、加算回路24の他端には制御信号 R_{ES} が入力される。そして、加算回路24の V_c 出力端子は、スイッチ26の制御端子に接続される。加算回路24の出力端子 V_c は、コンパレータ23の出力がHの時にHを出力し、それ以外はLを出力する。

【0031】

スイッチ26の一端は電圧走査回路25に接続され、スイッチ26の他端は容量18お

50

よび電圧増幅器 17 に接続される。電圧走査回路 25 には制御信号 RES が入力される。スイッチ 26 は Vc 出力端子が H の時に導通し、L の時に遮断する。容量 18 の他端はデータ生成回路 19 の出力に接続され、電圧増幅器 17 の出力はデータ線に接続される。

【0032】

図 3 は電流—電圧変換回路 22 の具体例を示したもので、トランジスタ 30、容量 31、オペアンプ 32、抵抗 33 を備えている。オペアンプ 32 のプラス側にはフィードバック線 7 は接続され、マイナス側には参照電圧 Vinp が入力される。オペアンプ 32 の出力はトランジスタ 30 のゲートに入力され、トランジスタ 30 のドレインはフィードバック線 7 に接続される。フィードバック線 7 には容量 31 が接続されているが、フィードバック線 7 には寄生容量が発生するのでその容量を用いてもよい。トランジスタ 30 のソースには抵抗 33 が接続され、Vsamp 出力端子に接続される。抵抗 33 の他端は所定の電圧 Vm に接続される。

10

【0033】

オペアンプ 32 のフィードバック線 7 が接続された端子（フィードバック線端子）の電圧が Vinp よりも高い場合、オペアンプ 32 の出力電圧は高くなりトランジスタ 30 のゲート—ソース間電圧 Vgs が大きくなる。Vgs に応じてトランジスタ 30 を流れる電流も大きくなり容量 31 が放電動作をする。従ってフィードバック線 7 の端子電圧は下降する。

【0034】

フィードバック線端子電圧が Vinp よりも低い場合、オペアンプ 32 の出力電圧は低くなり、トランジスタ 30 の Vgs が小さくなる。Vgs に応じてトランジスタ 30 を流れる電流も小さくなり容量 31 に対して充電動作をする。従ってフィードバック線端子電圧は上昇する。このような動作によりフィードバック線端子電圧は常に Vinp の電圧と等しくなるように制御される。Vinp の電圧を、発光素子 6 が発光しない電圧に設定しておく、トランジスタ 13 がオンしている間、発光素子 6 が発光しないように制御することができる。

20

【0035】

抵抗 33 はフィードバック線から入力された電流を電圧に変換して Vsamp を出力する。電圧 Vm はフィードバック線の電圧 Vref よりも低い電圧とし、検出中は Vsamp > Vref、かつ、トランジスタ 30 のソース—ドレイン間電圧 Vds を確保しながら精度よく検出できるように抵抗 22 の値を設計する。

30

【0036】

以上の動作によりフィードバック線端子電圧を一定の電位に保ったまま、駆動回路から出力される電流 Iout の大きさを検出し、電流 Iout に対応した電圧 Vsamp に変換することができる。

【0037】

電圧走査回路 25 の具体例を図 4 に示す。p 型トランジスタ 41 のソースは電源線 5 に接続される。またドレインは Vpre 出力端子に接続され、ゲートは制御信号 RES が接続される。n 型トランジスタ 42 のゲートとドレインは Vpre 出力端子に接続され、ソースは Vss (GND) に接続される。Vpre 出力端子には、容量 43 が接続される。

40

【0038】

この回路の動作について図 5 のタイミングチャートを用いて説明する。制御信号 RES が L になると、トランジスタ 41 のゲートが L になりトランジスタ 41 がオンし、Vpre 出力端子は電源線の電位 Vole と同電位になる（この状態をリセット状態と呼ぶ）。この時、容量 43 には Vpre と Vss (GND) との電位差、Vole が充電される。トランジスタ 41 のゲートが L から H の状態になるとトランジスタ 41 はオフし、トランジスタ 42 のゲート—ソース間電圧 Vgs に応じて流れる電流により容量 43 が放電され、出力端子 Vpre の出力電圧は Vole から下降する。そしてトランジスタ 42 の閾値電圧になるまで電流を流し、放電動作を行う。つまり、出力端子 Vpre から出力される電圧は、Vole からトランジスタ 42 の閾値電圧までの所定範囲の電圧が走査

50

される。出力端子 V_{pre} の出力電圧を走査するのに必要な走査時間は、容量 43 のサイズやトランジスタ 42 のチャネル幅とチャネル長の比 (W/L) によって決定される。表示装置の設計に応じた走査時間以内で検出できるように、容量 43 のサイズやトランジスタ 42 を設計する。

【0039】

続いて、図 2 の回路に、図 3、4 に示した回路を適用した表示装置の駆動回路のプログラミングについて説明する。 n 行目の駆動回路 $pix(n)$ のプログラミング動作を示したタイミングチャートを図 6 に示す。

【0040】

$t_1 \sim t_2$ の間、走査線 $4a(n)$ 、 $4b(n)$ が L になり、トランジスタ 12、13 がオン状態になっている。 t_1 のタイミングで制御信号 RES が L になり、電圧走査回路 25 のトランジスタ 41 がオンして、電圧走査回路 25 の V_{pre} 出力端子は電源線 5 の電位 V_{oled} と同電位となる。その後、制御信号 RES が H になり、加算回路 24 の V_c 出力端子からは H が出力され、スイッチ 26 がオンする。 V_c 出力端子は、電流—電圧変換回路 22 の出力端子の電圧 $V_{samp} < \text{参照電圧 REF}$ の時に H の状態になり、それ以外は L の状態となる。

【0041】

電圧走査回路 25 から出力された電圧 V_{pre} は、スイッチ 26、アンプ 17 を通して、 n 画素目の駆動トランジスタ 11 のゲートに入力される。この時、データ生成回路 19 の出力は、固定電位 V_{da} に設定する。電流—電圧変換回路 12 の V_{inp} 電圧は、発光素子 8 が発光しない電圧に設定する。

【0042】

駆動トランジスタ 11 の電流は、フィードバック線 7 を通して電流—電圧変換回路 22 に入力され、電圧 V_{samp} に変換されてコンパレータ 23 の一端に入力される。この時の駆動トランジスタ 11 の V_{gs} がほぼ 0 であることから、ドレイン電流、すなわち検出電流 I_{out} もほぼ 0 となり、 $V_{samp} < \text{参照電圧 REF}$ となって、コンパレータ 23 の出力は H になる。

【0043】

制御信号 RES を L から H に切り替えて以降は、電圧走査回路 25 の出力電圧 V_{pre} は、電圧走査回路 25 の容量 43 の放電動作により下降する。これに伴い駆動トランジスタ 11 の V_{gs} は徐々に大きくなり、検出電流 I_{out} も増加し、 V_{samp} も増加する。

【0044】

次にある V_{gs} における検出電流において $V_{samp} = V_{set} > \text{参照電圧 REF}$ となった時、コンパレータ 23 の出力は H から L に変化して加算回路 24 の出力 V_c が L になり、スイッチ 26 はオフとなる。データ線 6 には、検出された電圧 V_{set} になる。

【0045】

$t_2 \sim t_3$ では、データ線 6 の電圧はスイッチ 26 が遮断されたことにより、検出された電圧 V_{set} を保持する。走査線 $4b(n)$ を L から H に切り替え、トランジスタ 13 をオフする。

【0046】

$t_3 \sim t_4$ でデータ生成回路 19 の出力を、固定電位 V_{da} からデータ電圧 V_{video} に変化させる。発光素子の発光輝度を大きくするには低い電圧 (W)、小さくするには高い電圧 (BK) に設定すればよい。容量 18 を介して、 V_{da} と V_{video} の差電圧 ($V_{da} - V_{video}$) が、データ線 7 が保持する電圧 V_{set} に加算され、プログラミング対象の駆動回路の駆動トランジスタ 11 (n) のゲートには、 $V_{set} - (V_{da} - V_{video})$ が書き込まれる。

【0047】

走査線 $4a(n)$ を L から H に切り替えてトランジスタ 12 をオフし、画素 $pix(n)$ プログラミング動作が完了する。続く $t_4 \sim t_9$ では、データ線 6 やフィードバック線

10

20

30

40

50

7 は、画素 $pix(n+1)$ のプログラミング動作に利用される。

【0048】

t4 ~ t6 では、 $V_{set} - (V_{da} - V_{video})$ の電圧が画素容量 15 に保持されて駆動トランジスタ 11 の V_{gs} 電圧になり、この電圧に応じた電流が発光素子 8 に供給されて発光が行われる。

【0049】

t6 ~ t7 で $4a(n)$ を L に切り替え、トランジスタ 12 をオンする。この時、データ線 6 は、他の駆動回路の電流検出動作に利用されているのでデータ線 6 の電圧は V_{oled} 電圧付近になっている。従って、画素 $pix(n)$ の駆動トランジスタ 11 のゲートに、この時のデータ線 6 の電圧を書き込むことで、発光素子を消灯させることができる。発光素子の発光輝度をデューティを制御しない方式で調整するのであれば、このシーケンスは省くことが可能である。

10

【0050】

t8 ~ t9 では、画素 $pix(n+1)$ の消灯動作を行う。

【0051】

以上の動作により、駆動トランジスタ 11 の電気特性のばらつきの補正を行うことができ、高品位な画像を得ることが可能になる。また、本発明において、電圧走査回路 25 をリセット状態とするときの電圧を V_{oled} としたが、短時間で検出するため V_{oled} よりも低い電圧（ただし閾値電圧よりは高い電圧）に適宜変更してもよい。本実施例の駆動トランジスタ 7 は p 型で説明しているが、n 型のトランジスタを用いることも可能である。

20

【符号の説明】


【0052】

- 1 画素
- 2 行駆動回路
- 3 列駆動回路
- 4 走査線
- 5 電源線
- 6 データ線
- 7 フィードバック線
- 8 発光素子
- 9 駆動回路
- 10 表示装置
- 11 駆動トランジスタ
- 12 第 1 スイッチ
- 13 第 2 スイッチ
- 17 電圧増幅器
- 18 容量
- 19 データ生成回路
- 20 電流検出手段
- 21 電圧走査手段
- 22 電流—電圧変換回路
- 23 コンパレータ
- 24 加算回路
- 25 電圧走査回路


30

40


【図 1】




【図 2】




【図 3】




【図 4】



【図 5】



【図 6】



フロントページの続き

(51)Int.Cl.

F I

テーマコード(参考)

G 0 9 G	3/20	6 2 3 C
G 0 9 G	3/20	6 2 3 D
G 0 9 G	3/20	6 2 3 R
H 0 5 B	33/14	A

F ターム(参考) 5C380 AA01 AB06 AB34 BA38 BA39 BA45 BB02 CA08 CA12 CA53
CA54 CB01 CC04 CC07 CC08 CC26 CC27 CC33 CC61 CC63
CD013 CF18 CF22 CF27 CF41 CF43 CF48 CF61 CF66 DA02
DA06 DA19 DA30 DA35 DA50

专利名称(译)	显示装置和显示装置的驱动方法		
公开(公告)号	JP2013225077A	公开(公告)日	2013-10-31
申请号	JP2012098113	申请日	2012-04-23
[标]申请(专利权)人(译)	佳能株式会社		
申请(专利权)人(译)	佳能公司		
[标]发明人	川野 藤雄		
发明人	川野 藤雄		
IPC分类号	G09G3/30 G09G3/20 H01L51/50		
CPC分类号	G09G5/001 G09G3/3233 G09G3/3291 G09G2300/0465 G09G2300/0819 G09G2300/0842 G09G2320/0233		
FI分类号	G09G3/30.J G09G3/20.624.B G09G3/20.611.H G09G3/20.642.A G09G3/20.641.D G09G3/20.623.C G09G3/20.623.D G09G3/20.623.R H05B33/14.A G09G3/3233 G09G3/3258 G09G3/3266 G09G3/3275 G09G3/3291		
F-TERM分类号	3K107/AA01 3K107/BB01 3K107/CC11 3K107/CC33 3K107/CC35 3K107/CC45 3K107/EE03 3K107/HH00 3K107/HH04 3K107/HH05 5C080/AA06 5C080/BB05 5C080/DD05 5C080/DD22 5C080/FF11 5C080/HH09 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C380/AA01 5C380/AB06 5C380/AB34 5C380/BA38 5C380/BA39 5C380/BA45 5C380/BB02 5C380/CA08 5C380/CA12 5C380/CA53 5C380/CA54 5C380/CB01 5C380/CC04 5C380/CC07 5C380/CC08 5C380/CC26 5C380/CC27 5C380/CC33 5C380/CC61 5C380/CC63 5C380/CD013 5C380/CF18 5C380/CF22 5C380/CF27 5C380/CF41 5C380/CF43 5C380/CF48 5C380/CF61 5C380/CF66 5C380/DA02 5C380/DA06 5C380/DA19 5C380/DA30 5C380/DA35 5C380/DA50		
代理人(译)	佐藤安倍晋三 黑岩Soware		
其他公开文献	JP5955073B2		
外部链接	Espacenet		

摘要(译)

为每列像素提供检测单元，该检测单元在预定电流被馈送到驱动晶体管时检测驱动晶体管的栅极和源极之间的电压，以及将数据电压加到由该驱动晶体管提供的电压的单元。检测单元并向数据线提供和。

