




【特許請求の範囲】**【請求項 1】**

基板の上面に形成された第 1 電極及び画素トランジスタと、
前記第 1 電極に接続された前記画素トランジスタを被覆するように形成された保護絶縁膜と、

前記保護絶縁膜の上部に形成された光吸収性を有する隔壁と、

前記第 1 電極の上部に形成された有機化合物層と、

前記有機化合物層及び前記隔壁の上部を覆うように形成された第 2 電極と、

を備えることを特徴とする E L パネル。

【請求項 2】

前記隔壁は、色素が添加されて着色された材料からなることを特徴とする請求項 1 に記載の E L パネル。

【請求項 3】

前記隔壁は、光透過率 90% 以下の材料からなることを特徴とする請求項 1 又は 2 に記載の E L パネル。

【請求項 4】

第 1 電極と、第 2 電極と、前記第 1 電極と前記第 2 電極との間に介在する有機化合物層と、前記第 1 電極に接続された画素トランジスタと、を有する基板を備えた E L パネルの製造方法であって、

前記保護絶縁膜上の前記第 1 電極と対応しない部分に光吸収性を有する隔壁を形成することを特徴とする E L パネルの製造方法。

【請求項 5】

前記隔壁を、色素が添加されて着色される材料から形成することを特徴とする請求項 4 に記載の E L パネルの製造方法。

【請求項 6】

前記隔壁を、光透過率 90% 以下の材料から形成することを特徴とする請求項 4 又は 5 に記載の E L パネルの製造方法。

【発明の詳細な説明】**【技術分野】****【0001】**

本発明は、E L パネル及び E L パネルの製造方法に関する。

【背景技術】**【0002】**

有機エレクトロルミネッセンス素子（有機 E L（Electro Luminescence）素子）は、アノードとカソードとの間に有機化合物層が介在した積層構造を為しており、アノードとカソードの間に順バイアス電圧が印加されると、有機化合物層内で電子と正孔が再結合して有機化合物層が発光する。それぞれ赤、緑、青に発光する複数の有機 E L 素子をサブピクセルとして基板上にマトリクス状に配列し、画像表示を行う E L パネルが実現化されている。

【0003】

アクティブ駆動の場合、画素トランジスタを基板上に形成した後、画素トランジスタを覆う保護絶縁膜を形成し、保護絶縁膜の上に画素電極を形成した後に画素電極上に有機化合物層を形成する構造が知られている（例えば、特許文献 1 参照）。

【特許文献 1】特開 2007 - 234391 号公報

【発明の開示】**【発明が解決しようとする課題】****【0004】**

ところで、図 18 に示すように、基板 10 上のゲート絶縁膜 11 に対して形成された画素トランジスタ 6 と透明画素電極 8 a とを覆う保護絶縁膜 12 を成膜して、その保護絶縁膜 12 に透明画素電極 8 a を露出させる開口を形成し、保護絶縁膜 12 上にバンク 33 を

10

20

30

40

50

設けた後に、そのバンク 3 3 間となる透明画素電極 8 a 上に有機化合物層 (8 b、8 c) と対向電極 8 d とを積層してなる構造の E L 素子 8 を備える E L パネル 1 0 0 が知られている。

【 0 0 0 5 】

しかしながら、バンク 3 3 は光透過性を有しているため、この構造では、図 1 8 に示すように、有機化合物層から放出された光がバンク 3 3 を透過し、そのバンク 3 3 上の対向電極 8 d 面で反射されて反射光となった光が画素トランジスタ 6 に到達することが考えられる。このような場合、画素トランジスタ 6 にオフリーク電流が生じてしまう、或いは画素トランジスタ 6 に光劣化を引き起こしてしまう等の原因により、E L パネル 1 0 0 の表示特性が劣化してしまうことがある。

10

【 0 0 0 6 】

本発明の課題は、E L 素子から放射される光が画素トランジスタに到達することによる E L パネルの表示特性の劣化を抑制することである。

【課題を解決するための手段】

【 0 0 0 7 】

以上の課題を解決するため、請求項 1 に記載の発明は、E L パネルであって、基板の上面に形成された第 1 電極及び画素トランジスタと、前記第 1 電極に接続された前記画素トランジスタを被覆するように形成された保護絶縁膜と、

20

前記保護絶縁膜の上部に形成された光吸収性を有する隔壁と、

前記第 1 電極の上部に形成された有機化合物層と、

前記有機化合物層及び前記隔壁の上部を覆うように形成された第 2 電極と、を備えることを特徴としている。

【 0 0 0 8 】

請求項 2 に記載の発明は、請求項 1 に記載の E L パネルにおいて、前記隔壁は、色素が添加されて着色された材料からなることを特徴としている。

【 0 0 0 9 】

請求項 3 に記載の発明は、請求項 1 又は 2 に記載の E L パネルにおいて、前記隔壁は、光透過率 9 0 % 以下の材料からなることを特徴としている。

30

【 0 0 1 0 】

請求項 4 に記載の発明は、

第 1 電極と、第 2 電極と、前記第 1 電極と前記第 2 電極との間に介在する有機化合物層と、前記第 1 電極に接続された画素トランジスタと、を有する基板を備えた E L パネルの製造方法であって、

前記保護絶縁膜上の前記第 1 電極と対応しない部分に光吸収性を有する隔壁を形成することを特徴としている。

【 0 0 1 1 】

請求項 5 に記載の発明は、請求項 4 に記載の E L パネルの製造方法において、前記隔壁を、色素が添加されて着色される材料から形成することを特徴としている。

40

【 0 0 1 2 】

請求項 6 に記載の発明は、請求項 4 又は 5 に記載の E L パネルの製造方法において、前記隔壁を、光透過率 9 0 % 以下の材料から形成することを特徴としている。

【発明の効果】

【 0 0 1 3 】

本発明によれば、E L 素子から放射される光による画素トランジスタの劣化や、オフリーク電流の増大を防止することができる。

【発明を実施するための最良の形態】

【 0 0 1 4 】

以下に、本発明を実施するための好ましい形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付さ

50

れているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。

【0015】

図1は、ELパネル1における複数の画素Pの配置構成を示す平面図であり、図2は、ELパネル1の概略構成を示す平面図である。

【0016】

図1、図2に示すように、ELパネル1には、R（赤）、G（緑）、B（青）をそれぞれ発光する複数の画素Pが所定のパターンでマトリクス状に配置されている。

このELパネル1には、複数の走査線2が行方向に沿って互いに略平行となるよう配列され、複数の信号線3が平面視して走査線2と略直交するよう列方向に沿って互いに略平行となる配列されている。また、隣り合う走査線2の間において電圧供給線4が走査線2

10

に沿って設けられている。そして、これら各走査線2と隣接する二本の信号線3と各電圧供給線4とによって囲われる範囲が、画素Pに相当する。

また、ELパネル1には、走査線2、信号線3、電圧供給線4の上方を覆うように、格子状の隔壁であるバンク13が設けられている。このバンク13によって囲われてなる略長形状の複数の開口部13aが画素Pごとに形成されており、この開口部13a内に所定の有機化合物層（後述する正孔注入層8b、発光層8c）が設けられて、画素Pの発光領域となる。有機化合物層とは、電圧が印加されることによって正孔又は電子を輸送し、発光する層である。

【0017】

図3は、アクティブマトリクス駆動方式で動作するELパネル1の1画素に相当する回路を示した回路図である。

20

【0018】

図3に示すように、ELパネル1には、走査線2と、走査線2と交差する信号線3と、走査線2に沿う電圧供給線4とが設けられており、このELパネル1の1画素Pにつき、画素トランジスタであるスイッチトランジスタ5と、画素トランジスタである駆動トランジスタ6と、キャパシタ7と、EL素子8とが設けられている。

【0019】

各画素Pにおいては、スイッチトランジスタ5のゲートが走査線2に接続され、スイッチトランジスタ5のドレインとソースのうちの一方が信号線3に接続され、スイッチトランジスタ5のドレインとソースのうちの他方がキャパシタ7の一方の電極及び駆動トランジスタ6のゲートに接続されている。駆動トランジスタ6のソースとドレインのうちの一方が電圧供給線4に接続され、駆動トランジスタ6のソースとドレインのうちの他方がキャパシタ7の他方の電極及びEL素子8のアノードに接続されている。なお、全ての画素PのEL素子8のカソードは、一定電圧V_{com}に保たれている（例えば、接地されている）。

30

【0020】

また、このELパネル1の周囲において各走査線2が走査ドライバに接続され、各電圧供給線4が一定電圧源又は適宜電圧信号を出力するドライバに接続され、各信号線3がデータドライバに接続され、これらドライバによってELパネル1がアクティブマトリクス駆動方式で駆動される。電圧供給線4には、一定電圧源又はドライバによって所定の電力

40

【0021】

次に、ELパネル1と、その画素Pの回路構造について、図4、図5を用いて説明する。ここで、図4は、ELパネル1の1画素Pに相当する平面図であり、図5は、図4のV-V線に沿った面の矢視断面図である。なお、図4においては、電極及び配線を主に示す。

【0022】

図4に示すように、スイッチトランジスタ5及び駆動トランジスタ6は、信号線3に沿うように配列され、スイッチトランジスタ5の近傍にキャパシタ7が配置され、駆動トランジスタ6の近傍にEL素子8が配置されている。また、走査線2と電圧供給線4の間に

50

、スイッチトランジスタ 5、駆動トランジスタ 6、キャパシタ 7 及び E L 素子 8 が配置されている。

【 0 0 2 3 】

図 4、図 5 に示すように、基板 1 0 上の一面にゲート絶縁膜 1 1 が成膜されており、そのゲート絶縁膜 1 1 の上に保護絶縁膜 1 2 が成膜されている。信号線 3 はゲート絶縁膜 1 1 と基板 1 0 との間に形成され、走査線 2 及び電圧供給線 4 はゲート絶縁膜 1 1 と保護絶縁膜 1 2 との間に形成されている。

【 0 0 2 4 】

また、図 5 に示すように、駆動トランジスタ 6 は、逆スタガ構造の薄膜トランジスタである。この駆動トランジスタ 6 は、ゲート電極 6 a、半導体膜 6 b、チャネル保護膜 6 d、不純物半導体膜 6 f、6 g、ドレイン電極 6 h、ソース電極 6 i 等を有するものである。

10

【 0 0 2 5 】

ゲート電極 6 a は、基板 1 0 とゲート絶縁膜 1 1 の間に形成されている。このゲート電極 6 a は、例えば、Cr 膜、Al 膜、Cr / Al 積層膜、AlTi 合金膜又は AlTiN 合金膜からなる。また、ゲート電極 6 a の上に絶縁性のゲート絶縁膜 1 1 が成膜されており、そのゲート絶縁膜 1 1 によってゲート電極 6 a が被覆されている。

ゲート絶縁膜 1 1 は、例えば、シリコン窒化物又はシリコン酸化物からなる。このゲート絶縁膜 1 1 上であってゲート電極 6 a に対応する位置に真性な半導体膜 6 b が形成されており、半導体膜 6 b がゲート絶縁膜 1 1 を挟んでゲート電極 6 a と相対している。

20

半導体膜 6 b は、例えば、アモルファスシリコン又は多結晶シリコンからなり、この半導体膜 6 b にチャネルが形成される。また、半導体膜 6 b の中央部上には、絶縁性のチャネル保護膜 6 d が形成されている。このチャネル保護膜 6 d は、例えば、シリコン窒化物又はシリコン酸化物からなる。

また、半導体膜 6 b の一端部の上には、不純物半導体膜 6 f が一部チャネル保護膜 6 d に重なるようにして形成されており、半導体膜 6 b の他端部の上には、不純物半導体膜 6 g が一部チャネル保護膜 6 d に重なるようにして形成されている。そして、不純物半導体膜 6 f、6 g はそれぞれ半導体膜 6 b の両端側に互いに離間して形成されている。なお、不純物半導体膜 6 f、6 g は n 型半導体であるが、これに限らず、p 型半導体であってもよい。

30

不純物半導体膜 6 f の上には、ドレイン電極 6 h が形成されている。不純物半導体膜 6 g の上には、ソース電極 6 i が形成されている。ドレイン電極 6 h、ソース電極 6 i は、例えば、Cr 膜、Al 膜、Cr / Al 積層膜、AlTi 合金膜又は AlTiN 合金膜からなる。

チャネル保護膜 6 d、ドレイン電極 6 h 及びソース電極 6 i の上には、絶縁性の保護絶縁膜 1 2 が成膜され、チャネル保護膜 6 d、ドレイン電極 6 h 及びソース電極 6 i が保護絶縁膜 1 2 によって被覆されている。

そして、駆動トランジスタ 6 は、保護絶縁膜 1 2 によって被覆されるようになっている。なお、保護絶縁膜 1 2 は、例えば、厚さが 1 0 0 n m ~ 2 0 0 n m の窒化シリコン又は酸化シリコンからなる。

40

【 0 0 2 6 】

同様にスイッチトランジスタ 5 は、ゲート電極 5 a、半導体膜 5 b、チャネル保護膜 5 d、不純物半導体膜 5 f、5 g、ドレイン電極 5 h、ソース電極 5 i 等を有するものである。

なお、スイッチトランジスタ 5 の構成は、駆動トランジスタ 6 と同様であるので、詳述しない。

【 0 0 2 7 】

キャパシタ 7 は、駆動トランジスタ 6 のゲート電極 6 a とソース電極 6 i との間に接続されており、図 4 に示すように、基板 1 0 とゲート絶縁膜 1 1 との間に一方の電極 7 a が形成され、ゲート絶縁膜 1 1 と保護絶縁膜 1 2 との間に他方の電極 7 b が形成され、電極

50

7 a と電極 7 b が誘電体であるゲート絶縁膜 1 1 を挟んで相対している。

【0028】

なお、信号線 3、キャパシタ 7 の電極 7 a、スイッチトランジスタ 5 のゲート電極 5 a 及び駆動トランジスタ 6 のゲート電極 6 a は、基板 1 0 に一面に成膜された導電膜をフォトリソグラフィ法及びエッチング法等によって形状加工すること一括して形成されたものである。

また、走査線 2、電圧供給線 4、キャパシタ 7 の電極 7 b、スイッチトランジスタ 5 のドレイン電極 5 h、ソース電極 5 i 及び駆動トランジスタ 6 のドレイン電極 6 h、ソース電極 6 i は、ゲート絶縁膜 1 1 の上面側に一面に成膜された導電膜をフォトリソグラフィ法及びエッチング法等によって形状加工すること形成されたものである。

10

【0029】

また、ゲート絶縁膜 1 1 には、ゲート電極 5 a と走査線 2 とが重なる領域にコンタクトホール 1 1 a が形成され、ドレイン電極 5 h と信号線 3 とが重なる領域にコンタクトホール 1 1 b が形成され、ゲート電極 6 a とソース電極 5 i とが重なる領域にコンタクトホール 1 1 c が形成されており、コンタクトホール 1 1 a ~ 1 1 c 内にコンタクトプラグ 2 0 a ~ 2 0 c がそれぞれ埋め込まれている。コンタクトプラグ 2 0 a によってスイッチトランジスタ 5 のゲート電極 5 a と走査線 2 が電氣的に導通し、コンタクトプラグ 2 0 b によってスイッチトランジスタ 5 のドレイン電極 5 h と信号線 3 が電氣的に導通し、コンタクトプラグ 2 0 c によってスイッチトランジスタ 5 のソース電極 5 i とキャパシタ 7 の電極 7 a が電氣的に導通するとともにスイッチトランジスタ 5 のソース電極 5 i と駆動トランジスタ 6 のゲート電極 6 a が電氣的に導通する。このコンタクトプラグ 2 0 a ~ 2 0 c を介することなく、走査線 2 が直接ゲート電極 5 a と接触し、ドレイン電極 5 h が信号線 3 と接触し、ソース電極 5 i がゲート電極 6 a と接触してもよい。

20

なお、駆動トランジスタ 6 のゲート電極 6 a がキャパシタ 7 の電極 7 a に一体に連なっており、駆動トランジスタ 6 のドレイン電極 6 h が電圧供給線 4 に一体に連なっており、駆動トランジスタ 6 のソース電極 6 i がキャパシタ 7 の電極 7 b に一体に連なっている。

【0030】

E L 素子 8 は、図 4、図 5 に示すように、アノードとなる第 1 電極としての画素電極 8 a と、画素電極 8 a の上に形成された有機化合物膜である正孔注入層 8 b と、正孔注入層 8 b の上に形成された有機化合物膜である発光層 8 c と、発光層 8 c の上に形成された第 2 電極としての対向電極 8 d とを備えている。対向電極 8 d は全画素 P に共通の単一電極であって、全画素 P に連続して形成されている。

30

【0031】

画素電極 8 a は、ゲート絶縁膜 1 1 を介して基板 1 0 上に設けられており、画素 P ごとに独立して形成されている。この画素電極 8 a は透明電極であって、例えば、錫ドーパ酸化インジウム (ITO)、亜鉛ドーパ酸化インジウム、酸化インジウム (In_2O_3)、酸化スズ (SnO_2)、酸化亜鉛 (ZnO) 又はカドミウム - 錫酸化物 (CTO) からなる。なお、画素電極 8 a は一部、駆動トランジスタ 6 のソース電極 6 i に重なり、画素電極 8 a とソース電極 6 i が接続している。

そして、図 4、図 5 に示すように、保護絶縁膜 1 2 が、走査線 2、信号線 3、電圧供給線 4、スイッチトランジスタ 5、駆動トランジスタ 6、画素電極 8 a の周縁部、キャパシタ 7 の電極 7 b 及びゲート絶縁膜 1 1 を被覆するように形成されている。なお、保護絶縁膜 1 2 には、各画素電極 8 a の中央部が露出するように開口部 1 2 a が形成されている。そのため、保護絶縁膜 1 2 は平面視して格子状に形成されている。

40

【0032】

正孔注入層 8 b は、例えば、導電性高分子である PEDOT (poly(ethylenedioxy)thiophene; ポリエチレンジオキシチオフエン) 及びドーパントである PSS (polystyrene sulfonate; ポリスチレンスルホン酸) からなる有機化合物層の一部を成し、画素電極 8 a から発光層 8 c に向けて正孔を注入するキャリア注入層である。

【0033】

50

発光層 8 c は、画素 P 毎に R (赤) , G (緑) , B (青) のいずれかを発光する材料を含み、例えば、ポリフルオレン系発光材料やポリフェニレンビニレン系発光材料からなり、対向電極 8 d から供給される電子と、正孔注入層 8 b から注入される正孔との再結合に伴い発光する有機化合物層の一部を成す。このため、R (赤) を発光する画素 P、G (緑) を発光する画素 P、B (青) を発光する画素 P は、それぞれ発光層 8 c に含まれる発光材料が異なる。画素 P の R (赤) , G (緑) , B (青) のパターンは、デルタ配列であってもよく、また縦方向に同色画素が配列されるストライプパターンであってもよい。

【 0 0 3 4 】

対向電極 8 d は、画素電極 8 a よりも仕事関数の低い材料で形成されており、例えば、インジウム、マグネシウム、カルシウム、リチウム、バリウムの少なくとも一種を含む単体又は合金とアルミニウム等の低抵抗金属とで形成されている。

この対向電極 8 d は全ての画素 P に共通した電極であり、発光層 8 c などの化合物膜とともに後述するバンク 1 3 を被覆している。

【 0 0 3 5 】

バンク 1 3 は、保護絶縁膜 1 2 の上面を覆うように、保護絶縁膜 1 2 の上部に形成されている。このバンク 1 3 は、光吸収性 (遮光性) を有しており、E L 素子 8 から放出される光を吸収する材料からなる。

バンク 1 3 を構成する材料としては、例えば、T F T - L C D でブラックマトリックス (B M) として汎用されている樹脂 B M を使用することができる。汎用型樹脂 B M の多くはネガ型の感光性樹脂の中にカーボンブラックやチタンブラックなどの黒色顔料を分散させたものである。また、例えば、株式会社イーエッチシー社製有機 E L 隔壁用感光性黒色ポリイミドを用いることもできる。

また、バンク 1 3 を構成する材料は、不透明な材料や、所定の色素が添加されて着色されたものであってもよい。なお、この色素としては、例えば、感熱性色素、感光性色素、空気雰囲気中で酸化されて着色する色素などを用いて、E L パネル 1 の製造過程でバンク 1 3 に光吸収性 (遮光性) を付与するようにしてもよく、また、当初より色彩を有する色素であってもよい。

なお、このバンク 1 3 を構成する材料は、波長 5 8 0 n m 以下の光の透過率 9 0 % 以下の材料であることが好ましい。

【 0 0 3 6 】

そして、保護絶縁膜 1 2 とバンク 1 3 によって発光部位となる発光層 8 c が画素 P ごとに仕切られている。

このバンク 1 3 の開口部 1 3 a 内における保護絶縁膜 1 2 の開口部 1 2 a 内において、正孔注入層 8 b 及び発光層 8 c が、画素電極 8 a 上に積層されている。

【 0 0 3 7 】

具体的には、バンク 1 3 は、正孔注入層 8 b や発光層 8 c を湿式法により形成するに際して、正孔注入層 8 b や発光層 8 c となる材料が溶媒に溶解または分散された液状体が隣接する画素 P に滲み出ないようにする隔壁として機能する。

例えば、図 5 に示すように、保護絶縁膜 1 2 の上に設けられたバンク 1 3 には開口部 1 3 a が形成されており、その開口部 1 3 a より内側に保護絶縁膜 1 2 の開口部 1 2 a が形成されている。

そして、開口部 1 3 a および開口部 1 2 a に囲まれた各画素電極 8 a 上に、正孔注入層 8 b となる材料が含有される液状体を塗布し、基板 1 0 ごと加熱してその液状体を乾燥させ成膜させた化合物膜が正孔注入層 8 b となる。更に、開口部 1 3 a および開口部 1 2 a に囲まれた各正孔注入層 8 b 上に、発光層 8 c となる材料が含有される液状体を塗布し、基板 1 0 ごと加熱してその液状体を乾燥させ成膜させた化合物膜が発光層 8 c となる。

なお、この発光層 8 c とバンク 1 3 を覆うように対向電極 8 d が設けられている。

【 0 0 3 8 】

そして、この E L パネル 1 においては、画素電極 8 a、基板 1 0 及びゲート絶縁膜 1 1 が透明であり、発光層 8 c から発した光が画素電極 8 a、ゲート絶縁膜 1 1 及び基板 1 0

10

20

30

40

50

を透過して出射する。そのため、基板 10 の裏面が表示面となる。

【0039】

この EL パネル 1 は、次のように駆動されて発光する。

全ての電圧供給線 4 に所定レベルの電圧が印加された状態で、走査ドライバによって走査線 2 に順次電圧が印加されることで、これら走査線 2 が順次選択される。

各走査線 2 が選択されている時に、データドライバによって階調に応じたレベルの電圧が全ての信号線 3 に印加されると、その選択されている走査線 2 に対応するスイッチトランジスタ 5 がオンになっていることから、その階調に応じたレベルの電圧が駆動トランジスタ 6 のゲート電極 6 a に印加される。

この駆動トランジスタ 6 のゲート電極 6 a に印加された電圧に応じて、駆動トランジスタ 6 のゲート電極 6 a とソース電極 6 i との間の電位差が定まって、駆動トランジスタ 6 におけるドレイン - ソース電流の大きさが定まり、EL 素子 8 がそのドレイン - ソース電流に応じた明るさで発光する。

その後、その走査線 2 の選択が解除されると、スイッチトランジスタ 5 がオフとなるので、駆動トランジスタ 6 のゲート電極 6 a に印加された電圧にしたがった電荷がキャパシタ 7 に蓄えられて、駆動トランジスタ 6 のゲート電極 6 a とソース電極 6 i 間の電位差は保持される。

このため、駆動トランジスタ 6 は選択時と同じ電流値のドレイン - ソース電流を流し続け、EL 素子 8 の輝度を維持するようになっている。

【0040】

次に、EL パネル 1 の製造方法について、図 4 に示す平面図や、図 5 ~ 図 15 に示す断面図を用いて説明する。

なお、図 6 から図 15 および図 5 は、本実施形態に係る EL パネル 1 の製造過程の一例を示す工程断面図である。この工程断面図は、図 4 に示した V - V 線に沿った断面部分を示す説明図であり、これらの図を参照して製造方法の概略を説明する。

また、ここでは、図 4 の V - V 線に沿った断面部分によって駆動トランジスタ 6 の製造過程を例示し、同様の製造過程を経るスイッチトランジスタ 5 に関する図示は省略する。

【0041】

まず、気相成長法（スパッタリング法、CVD 法、PVD 法、蒸着法等）によって基板 10 の表面に、例えば、アルミニウムなどの導電膜を成膜し、フォトリソグラフィ法・エッチング法等によってその導電膜をパターニングする。これにより図 6 などに示すように、基板 10 上に信号線 3、駆動トランジスタ 6 のゲート電極 6 a、スイッチトランジスタ 5 のゲート電極 5 a（図 4 参照）、キャパシタ 7 の電極 7 a（図 4 参照）を形成する。

【0042】

次いで、信号線 3、駆動トランジスタ 6 のゲート電極 6 a 等を含む基板 10 の全域を被覆するように CVD 法等によって、例えば、図 7 などに示すように、シリコン窒化物などからなりゲート絶縁膜 11 となる絶縁体層、アモルファスシリコン等からなり半導体膜 6 b、5 b となる半導体層、シリコン窒化物などからなりチャネル保護膜 6 d、5 d となる絶縁体層を順次積層する。

【0043】

次いで、最上層の絶縁体層をフォトリソグラフィ法・エッチング法等によってパターニングし、図 8 などに示すように、チャネル保護膜 6 d、5 d を形成する。

【0044】

次いで、図 9 などに示すように、チャネル保護膜 6 d、5 d を含む半導体層上である基板 10 の全域を被覆するように CVD 法等によって、不純物をドーブした不純物シリコン層を形成する。

更に、図 10 などに示すように、その不純物シリコン層と半導体層を連続的にドライエッチングすることで、半導体層 6 b、5 b や、不純物半導体膜 6 f、6 g、5 f、5 g を形成する。

【0045】

10

20

30

40

50

次いで、ゲート絶縁膜 11 上にスパッタリング法等によって、例えば、ITO などの透明電極材料からなる透明導電膜を成膜し、フォトリソグラフィ法・エッチング法等によってその透明導電膜をパターンニングする。これにより図 11 などに示すように、ゲート絶縁膜 11 上に EL 素子 8 の画素電極 8a を形成する。

【0046】

次いで、その不純物シリコン層上である基板 10 の全域を被覆するように気相成長法等によって、例えば、アルミニウムなどの導電膜を成膜する。

その導電膜上にパターンニングされたマスクを用いてエッチングして、図 12 などに示すように、駆動トランジスタ 6 の電極 6h、6i、スイッチトランジスタ 5 の電極 5h、5i (図 4 参照)、キャパシタ 7 の電極 7b (図 4 参照)、走査線 2 や電圧供給線 4 (図 4 参照) を形成する。

10

【0047】

次いで、駆動トランジスタ 6、スイッチトランジスタ 5、画素電極 8a などを含む基板 10 の全域を被覆するように CVD 法等によって、シリコン窒化物などからなる絶縁体層を形成し、その絶縁体層をフォトリソグラフィ法・エッチング法等によってパターンニングして画素電極 8a の中央側を露出させる開口部 12a を形成することで、図 13 などに示すように、画素トランジスタである駆動トランジスタ 6 やスイッチトランジスタ 5 を被覆し、画素電極 8a の周縁部を被覆する保護絶縁膜 12 を形成する。

【0048】

次いで、保護絶縁膜 12 を含む基板 10 の全域を被覆するように、例えば、ポリイミド系やアクリル系の樹脂材料層を成膜し、フォトリソグラフィ法・エッチング法等によってその樹脂材料層をパターンニングする。これにより図 14 などに示すように、保護絶縁膜 12 の上面を覆い開口部 13a を有するバンク 13 を形成する。

20

そして、このバンク 13 が形成された基板 10 を純水で洗浄した後、O₂ プラズマ処理または UV オゾン処理を施すことで、画素電極 8a の表面を親水化し、後述するノズルプリント方式により塗布する液状体が画素電極 8a に馴染みやすくする。なお、バンク 13 の表面は撥水化処理を施すことが好ましい。

【0049】

次いで、バンク 13 の開口部 13a における保護絶縁膜 12 の開口部 12a 内に、正孔注入層 8b を構成する有機材料 (例えば、PEDOT/PSS) が含有される液状体をノズルプリント方式で塗布し、その液状体を乾燥させ成膜させることで、図 15 などに示すように、有機化合物層における正孔注入層 8b を形成する。

30

更に、開口部 12a 内の正孔注入層 8b 上に、発光層 8c を構成する有機材料 (例えば、ポリフルオレン系発光材料) が含有される液状体をノズルプリント方式で塗布し、その液状体を乾燥させ成膜させることで、図 15 などに示すように、有機化合物層における発光層 8c を形成する。

【0050】

そして、有機化合物層である発光層 8c 及びバンク 13 を覆い、基板 10 の全域を被覆するように蒸着法等によって、例えば、バリウムなどのカソードを形成し、さらにカソード上にアルミを蒸着法等で形成することで、図 5 に示すように、光反射性を有する対向電極 8d を形成する。

40

こうして EL パネル 1 が製造される。

【0051】

ここで、光吸収性を有するバンク 13 を備える EL パネル 1 と、従来の EL パネル 100 (図 18 参照) の駆動寿命に関して説明する。

【0052】

EL パネル 1 のバンク 13 は、着色ポリイミド系樹脂材料 (着色 PI) からなり、EL パネル 100 のバンク 33 は、光透過性を有する通常のポリイミド系樹脂材料 (通常 PI) からなる。

このバンク 13 の着色ポリイミド系樹脂材料 (着色 PI) としては、例えば、図 16 に

50

示すように、波長 600 [nm] 以上の光に対してその透過率が 90% 以上となり、波長 500 [nm] 以下の光に対してその透過率が 20% 以下となるものを用いた。

一方、バンク 33 の通常ポリイミド系樹脂材料（通常 PI）としては、例えば、図 16 に示すように、波長 500 [nm] 以上の光に対してその透過率が 90% 以上となり、波長 350 [nm] 以下の光に対してその透過率が 20% 程度となるものを用いた。

【0053】

そして、駆動している EL パネル 1 に外部から蛍光灯により 1000 [Lux] の光を照射した場合、画素トランジスタにオフリーク電流は発生しない。

これに対し駆動している EL パネル 100 に外部から蛍光灯により 1000 [Lux] の光を照射したところ、画素トランジスタに 48 [nA] のオフリーク電流が発生した。

つまり、光透過性を有する通常ポリイミド系樹脂材料からなるバンク 33 を備える EL パネル 100 は光感度を有しているため、それにより画素トランジスタなどの回路に悪影響を及ぼす可能性があることがわかる。

【0054】

また、70、ドライ設定の恒温恒湿槽内にて、EL パネル 1 と従来の EL パネル 100 の駆動試験を行い、各 EL パネルの輝度 [cd/m²] の変化を測定した。

着色ポリイミド系樹脂材料からなるバンク 13 を備える EL パネル 1 の初期輝度は 145.6 (100%) であり、1 時間後の輝度が 139.1 (95%)、66 時間後の輝度が 125.1 (86%)、137 時間後の輝度が 109.2 (75%)、248 時間後の輝度が 109.7 (75%) であった（図 17 参照）。

これに対し通常ポリイミド系樹脂材料からなるバンク 33 を備える EL パネル 100 の初期輝度は 146.3 (100%) であり、1 時間後の輝度が 139.5 (95%)、66 時間後の輝度が 112.3 (77%)、137 時間後の輝度が 100.8 (69%)、248 時間後の輝度が 92.1 (63%) であった（図 17 参照）。

以上のように、この 248 時間の駆動試験後に、光吸収性を有するバンク 13 を備える EL パネル 1 の輝度が 75% に低下したことに対し、光透過性のバンク 33 を備える EL パネル 100 の輝度は 63% まで低下しており、従来の EL パネル 100 の方が劣化したことがわかる。

つまり、光吸収性を有するバンク 13 によって、画素トランジスタなどの回路に光が到達し難くなり、駆動トランジスタ 6 やスイッチトランジスタ 5 の光劣化が低減され、EL パネル 1 の駆動寿命が従来の EL パネル 100 よりも長くなったといえる。

【0055】

このように、EL パネル 1 におけるバンク 13 は光吸収性を有しているため、EL 素子 8 から放射された光はバンク 13 に吸収されることとなるので、EL 素子 8 の発光がバンク 13 上の対向電極 8d で反射することを低減し、反射光が画素トランジスタ（駆動トランジスタ 6、スイッチトランジスタ 5）に作用することを防ぐことができ、画素トランジスタが光劣化してしまうことを防止することができる。

また、非選択時の駆動トランジスタ 6 のソース・ドレイン電圧のリーク電流による低下を抑制することが可能となり、輝度の低下を防ぐことが可能となる。

【0056】

なお、以上の実施の形態においては、正孔注入層 8b と発光層 8c との 2 層よりなる有機化合物層を例に説明したが、本発明はこれに限定されるものではなく、例えば、発光層 1 層のみからなる有機化合物層や、正孔注入層の他に電子注入層などを有する 3 層以上の有機化合物層を備える EL 素子であってもよい。

また、以上の実施の形態においては、EL パネル 1 が基板 10 側から外部に光出射するいわゆるボトムエミッション型のパネルであったが、対向電極 8d を透明電極材料で形成することで、対向電極 8d 側から外部に光出射するトップエミッション型のパネルにすることもできる。

【0057】

また、その他、具体的な細部構造等についても適宜に変更可能であることは勿論である

10

20

30

40

50

。

【図面の簡単な説明】

【0058】

【図1】ELパネルの画素の配置構成を示す平面図である。

【図2】ELパネルの概略構成を示す平面図である。

【図3】ELパネルの1画素に相当する回路を示した回路図である。

【図4】ELパネルの1画素を示した平面図である。

【図5】図4のV-V線に沿った面の矢視断面図である。

【図6】ELパネルの製造過程における第一工程を示す断面図である。

【図7】ELパネルの製造過程における第二工程を示す断面図である。

10

【図8】ELパネルの製造過程における第三工程を示す断面図である。

【図9】ELパネルの製造過程における第四工程を示す断面図である。

【図10】ELパネルの製造過程における第五工程を示す断面図である。

【図11】ELパネルの製造過程における第六工程を示す断面図である。

【図12】ELパネルの製造過程における第七工程を示す断面図である。

【図13】ELパネルの製造過程における第八工程を示す断面図である。

【図14】ELパネルの製造過程における第九工程を示す断面図である。

【図15】ELパネルの製造過程における第十工程を示す断面図である。

【図16】ポリイミド材料の透過率を示す説明図である。

【図17】ELパネルの輝度変化の測定結果を示す説明図である。

20

【図18】従来のELパネルを示す断面図である。


【符号の説明】

【0059】


- 1 ELパネル
- 5 スイッチトランジスタ（画素トランジスタ）
- 6 駆動トランジスタ（画素トランジスタ）
- 7 キャパシタ
- 8 EL素子
- 8 a 画素電極（第1電極）
- 8 b 正孔注入層（有機化合物層）
- 8 c 発光層（有機化合物層）
- 8 d 対向電極（第2電極）
- 10 基板
- 11 ゲート絶縁膜
- 12 保護絶縁膜
- 12 a 開口部
- 13 バンク（隔壁）
- 13 a 開口部
- P 画素

30


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 10】




【図 11】




【図 12】




【図 7】




【図 8】




【図 9】




【図 13】




【図 14】




【図 15】




【図 17】



【図 16】



【図 18】



フロントページの続き

(51)Int.Cl. F I テーマコード(参考)
H 0 5 B 33/10 (2006.01) H 0 5 B 33/10

(72)発明者 小林 啓和
東京都八王子市石川町 2 9 5 1 番地 5 カシオ計算機株式会社八王子技術センター内

(72)発明者 東 俊明
東京都八王子市石川町 2 9 5 1 番地 5 カシオ計算機株式会社八王子技術センター内

F ターム(参考) 3K107 AA01 BB01 CC21 DD89 DD90 EE03 EE27 FF06
5C094 AA07 AA08 AA21 AA53 BA03 BA27 CA19 DA13 ED15 FA02
FB01 FB02 FB12 FB14 FB15 JA11

专利名称(译)	EL面板和制造EL面板的方法		
公开(公告)号	JP2010010098A	公开(公告)日	2010-01-14
申请号	JP2008171445	申请日	2008-06-30
[标]申请(专利权)人(译)	卡西欧计算机株式会社		
申请(专利权)人(译)	卡西欧计算机有限公司		
[标]发明人	森本和紀 水谷康司 小林啓和 東俊明		
发明人	森本 和紀 水谷 康司 小林 啓和 東 俊明		
IPC分类号	H05B33/22 G09F9/30 H01L27/32 H01L51/50 H05B33/12 H05B33/10		
FI分类号	H05B33/22.Z G09F9/30.349.C G09F9/30.365.Z H05B33/14.A H05B33/12.B H05B33/10 G09F9/30.365 H01L27/32		
F-TERM分类号	3K107/AA01 3K107/BB01 3K107/CC21 3K107/DD89 3K107/DD90 3K107/EE03 3K107/EE27 3K107/FF06 5C094/AA07 5C094/AA08 5C094/AA21 5C094/AA53 5C094/BA03 5C094/BA27 5C094/CA19 5C094/DA13 5C094/ED15 5C094/FA02 5C094/FB01 5C094/FB02 5C094/FB12 5C094/FB14 5C094/FB15 5C094/JA11		
外部链接	Espacenet		

摘要(译)

要解决的问题：防止像素晶体管因EL元件发出的光而劣化。

ŽSOLUTION：在EL面板1中，通过使形成在覆盖像素晶体管（驱动晶体管6和开关晶体管5）的保护绝缘膜12上的堤13着色，从EL元件8发出的光被堤13吸收。增加光学吸收。可以防止相对电极8d在EL元件8的发光堤13上的反射，并且可以通过不使反射光到达像素晶体管来防止像素晶体管的劣化。Ž

