

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2013-47717

(P2013-47717A)

(43) 公開日 平成25年3月7日(2013.3.7)

(51) Int. Cl.	F I	テーマコード (参考)
<b>G09G 3/30 (2006.01)</b>	G09G 3/30 J	5C080
<b>G09G 3/20 (2006.01)</b>	G09G 3/20 624B	5C380
	G09G 3/20 641D	
	G09G 3/20 642A	
	G09G 3/20 611H	
審査請求 未請求 請求項の数 11 O L (全 26 頁) 最終頁に続く		

(21) 出願番号 特願2011-185717 (P2011-185717)  
 (22) 出願日 平成23年8月29日 (2011.8.29)

(71) 出願人 000002185  
 ソニー株式会社  
 東京都港区港南1丁目7番1号  
 (74) 代理人 100082131  
 弁理士 稲本 義雄  
 (74) 代理人 100121131  
 弁理士 西川 孝  
 (72) 発明者 豊村 直史  
 東京都港区港南1丁目7番1号 ソニー株式会社内  
 (72) 発明者 内野 勝秀  
 東京都港区港南1丁目7番1号 ソニー株式会社内

最終頁に続く

(54) 【発明の名称】 駆動回路、駆動方法、電子機器、及び表示装置


(57) 【要約】

【課題】ディスプレイを構成する各画素の輝度のばらつきを抑制する。

【解決手段】第1の駆動用トランジスタは、ドレインからソースに第1の電流を供給し、第2の駆動用トランジスタは、第1の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、第1の駆動用トランジスタのゲートとソースとの電圧が補正される補正期間に、第1の駆動用トランジスタのソース電位が、第1の電流に応じた速さで上昇したことに伴って、ドレインからソースに第2の電流を供給し、発光素子は、第1の駆動用トランジスタのソースから供給される第1の電流と、第2の駆動用トランジスタのソースから供給される第2の電流とにより、補正期間で補正された電圧に応じた明るさで発光する。本開示は、例えば、有機ELパネルを構成する各画素としての駆動回路に適用できる。

【選択図】 図 1 3

図13



**【特許請求の範囲】****【請求項 1】**

ドレインからソースに第1の電流を供給する第1の駆動用トランジスタと、  
前記第1の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第2の電流を供給する第2の駆動用トランジスタと、  
前記第1の駆動用トランジスタのソースから供給される前記第1の電流と、前記第2の駆動用トランジスタのソースから供給される前記第2の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光する発光素子と  
を含む駆動回路。

10

**【請求項 2】**

前記第1の駆動用トランジスタのゲートと、前記第2の駆動用トランジスタのゲートとが接続され、  
前記第1の駆動用トランジスタのソースと、前記第2の駆動用トランジスタのソースとが接続されている  
請求項1に記載の駆動回路。

**【請求項 3】**

前記補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、オフ状態からオン状態とされるスイッチング素子をさらに含み、  
前記第2の駆動用トランジスタは、前記スイッチング素子がオン状態とされたことに対応して、前記スイッチング素子を介して電源線と接続されたドレインからソースに前記第2の電流を供給する  
請求項2に記載の駆動回路。

20

**【請求項 4】**

前記第1の駆動用トランジスタと前記第2の駆動用トランジスタは、ゲート、ドレイン、及びソースの向きがそれぞれ一致するように配置される  
請求項3に記載の駆動回路。

**【請求項 5】**

第1の駆動用トランジスタと、第2の駆動用トランジスタと、発光素子とを含む駆動回路の駆動方法において、  
前記第1の駆動用トランジスタによる、ドレインからソースに第1の電流を供給する第1の供給ステップと、  
前記第2の駆動用トランジスタによる、前記第1の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第2の電流を供給する第2の供給ステップと、  
前記発光素子による、前記第1の駆動用トランジスタのソースから供給される前記第1の電流と、前記第2の駆動用トランジスタのソースから供給される前記第2の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光する発光ステップと  
を含む駆動方法。

30

40

**【請求項 6】**

ドレインからソースに第1の電流を供給する第1の駆動用トランジスタと、  
前記第1の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第2の電流を供給する第2の駆動用トランジスタと、  
前記第1の駆動用トランジスタのソースから供給される前記第1の電流と、前記第2の

50

駆動用トランジスタのソースから供給される前記第 2 の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光する発光素子とを含む電子機器。

【請求項 7】

複数の画素部を発光させて画像を表示する表示パネルを含み、前記画素部は、

ドレインからソースに第 1 の電流を供給する第 1 の駆動用トランジスタと、

前記第 1 の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第 1 の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第 1 の駆動用トランジスタのソース電位が、前記第 1 の電流に応じた速さで上昇したことに対応して、ドレインからソースに第 2 の電流を供給する第 2 の駆動用トランジスタと、

前記第 1 の駆動用トランジスタのソースから供給される前記第 1 の電流と、前記第 2 の駆動用トランジスタのソースから供給される前記第 2 の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光する発光素子と

を有する表示装置。

【請求項 8】

第 1 の駆動用トランジスタと、  
第 2 の駆動用トランジスタと、  
スイッチングトランジスタと、  
サンプリングトランジスタと、  
保持容量と、  
発光素子と  
を含み、

前記保持容量の一端には、信号線から前記サンプリングトランジスタを介して映像信号が供給され、

前記映像信号が前記保持容量の一端に供給された状態で、第 1 の電源から前記第 1 の駆動用トランジスタを介して前記保持容量の他端に電流を供給して、前記保持容量の両端間の電圧を補正する補正期間と、

補正された電圧に応じて前記第 1 の電源から前記第 1 の駆動用トランジスタを介して供給される第 1 の電流と、補正された電圧に応じて第 2 の電源から前記スイッチングトランジスタと前記第 2 の駆動用トランジスタとを介して供給される第 2 の電流とにより前記発光素子を発光させる発光期間と

を有する駆動回路。

【請求項 9】

前記スイッチングトランジスタは前記補正期間においてオフ状態とされる請求項 8 に記載の駆動回路。

【請求項 10】

前記第 1 の電源と前記第 2 の電源は、同一の電源とされている請求項 8 に記載の駆動回路。

【請求項 11】

第 1 の駆動用トランジスタと、  
第 2 の駆動用トランジスタと、  
スイッチングトランジスタと、  
サンプリングトランジスタと、  
保持容量と、  
発光素子と  
を含み、

前記保持容量の一端には、信号線から前記サンプリングトランジスタを介して映像信号が供給され、

10

20

30

40

50

前記映像信号が前記保持容量の一端に供給された状態で、第1の電源から前記第1の駆動用トランジスタを介して前記保持容量の他端に電流を供給して、前記保持容量の両端間の電圧を補正する補正期間と、

補正された電圧に応じて前記第1の電源から前記第1の駆動用トランジスタを介して供給される第1の電流と、補正された電圧に応じて第2の電源から前記スイッチングトランジスタと前記第2の駆動用トランジスタとを介して供給される第2の電流とにより前記発光素子を発光させる発光期間と

を有する電子機器。

【発明の詳細な説明】

【技術分野】

10

【0001】

本開示は、駆動回路、駆動方法、電子機器、及び表示装置に関し、特に、例えば、ディスプレイを構成する各画素の輝度のばらつきを抑制できるようにした駆動回路、駆動方法、電子機器、及び表示装置に関する。

【背景技術】

【0002】

近年、発光素子として有機EL(Electro Luminescent)素子を用いた平面自発光型のパネル(以下、有機ELパネルと称する)の開発が盛んになっている(例えば、特許文献1乃至5参照)。

【0003】

20

この有機EL素子は、有機薄膜に電界をかけると発光する現象を利用した発光素子であり、印加電圧が10V以下で駆動するため、低消費電力である。

【0004】

また、有機EL素子は、自ら光を発する自発光素子であるため、液晶ディスプレイのように、バックライト等の照明部材を必要としないため、軽量化及び薄型化が容易である。

【0005】

さらに有機EL素子は、その応答速度が数 $\mu$ s程度と非常に高速であるので、動画表示時の残像が発生しない。

【先行技術文献】

【特許文献】

30

【0006】

【特許文献1】特開2003-255856号公報

【特許文献2】特開2003-271095号公報

【特許文献3】特開2004-133240号公報

【特許文献4】特開2004-029791号公報

【特許文献5】特開2004-093682号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

しかしながら、上述の有機ELパネルでは、各画素の輝度にばらつきが生じてしまうことがあった。

40

【0008】

本開示は、このような状況に鑑みてなされたものであり、ディスプレイを構成する各画素の輝度のばらつきを抑制できるようにするものである。

【課題を解決するための手段】

【0009】

本開示の第1の側面の駆動回路は、ドレインからソースに第1の電流を供給する第1の駆動用トランジスタと、前記第1の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上

50

昇したことに対応して、ドレインからソースに第2の電流を供給する第2の駆動用トランジスタと、前記第1の駆動用トランジスタのソースから供給される前記第1の電流と、前記第2の駆動用トランジスタのソースから供給される前記第2の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光する発光素子とを含む駆動回路である。

【0010】

前記第1の駆動用トランジスタのゲートと、前記第2の駆動用トランジスタのゲートとが接続され、前記第1の駆動用トランジスタのソースと、前記第2の駆動用トランジスタのソースとが接続されているようにすることができる。

【0011】

前記補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、オフ状態からオン状態とされるスイッチング素子をさらに設けることができ、前記第2の駆動用トランジスタでは、前記スイッチング素子がオン状態とされたことに対応して、前記スイッチング素子を介して電源線と接続されたドレインからソースに前記第2の電流を供給することができる。

10

【0012】

前記第1の駆動用トランジスタと前記第2の駆動用トランジスタは、ゲート、ドレイン、及びソースの向きがそれぞれ一致するように配置されるようにすることができる。

【0013】

本開示の第1の側面の駆動方法は、第1の駆動用トランジスタと、第2の駆動用トランジスタと、発光素子とを含む駆動回路の駆動方法であって、前記第1の駆動用トランジスタによる、ドレインからソースに第1の電流を供給する第1の供給ステップと、前記第2の駆動用トランジスタによる、前記第1の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第2の電流を供給する第2の供給ステップと、前記発光素子による、前記第1の駆動用トランジスタのソースから供給される前記第1の電流と、前記第2の駆動用トランジスタのソースから供給される前記第2の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光する発光ステップとを含む駆動方法である。

20

【0014】

本開示の第1の側面の電子機器は、ドレインからソースに第1の電流を供給する第1の駆動用トランジスタと、前記第1の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第2の電流を供給する第2の駆動用トランジスタと、前記第1の駆動用トランジスタのソースから供給される前記第1の電流と、前記第2の駆動用トランジスタのソースから供給される前記第2の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光する発光素子とを含む電子機器である。

30

【0015】

本開示の第1の側面の表示装置は、複数の画素部を発光させて画像を表示する表示パネルを含み、前記画素部は、ドレインからソースに第1の電流を供給する第1の駆動用トランジスタと、前記第1の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第2の電流を供給する第2の駆動用トランジスタと、前記第1の駆動用トランジスタのソースから供給される前記第1の電流と、前記第2の駆動用トランジスタのソースから供給される前記第2の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光する発光素子とを有する表示装置である。

40

【0016】

本開示の第1の側面によれば、前記第1の駆動用トランジスタにより、ドレインからソ

50

ースに第1の電流が供給され、前記第2の駆動用トランジスタにより、前記第1の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに伴って、ドレインからソースに第2の電流が供給され、前記発光素子が、前記第1の駆動用トランジスタのソースから供給される前記第1の電流と、前記第2の駆動用トランジスタのソースから供給される前記第2の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光される。

【0017】

本開示の第2の側面の駆動回路は、第1の駆動用トランジスタと、第2の駆動用トランジスタと、スイッチングトランジスタと、サンプリングトランジスタと、保持容量と、発光素子とを含み、前記保持容量の一端には、信号線から前記サンプリングトランジスタを介して映像信号が供給され、前記映像信号が前記保持容量の一端に供給された状態で、第1の電源から前記第1の駆動用トランジスタを介して前記保持容量の他端に電流を供給して、前記保持容量の両端間の電圧を補正する補正期間と、補正された電圧に応じて前記第1の電源から前記第1の駆動用トランジスタを介して供給される第1の電流と、補正された電圧に応じて第2の電源から前記スイッチングトランジスタと前記第2の駆動用トランジスタとを介して供給される第2の電流とにより前記発光素子を発光させる発光期間とを有する駆動回路である。

10

【0018】

前記スイッチングトランジスタは前記補正期間においてオフ状態とされるようにすることができる。

20

【0019】

前記第1の電源と前記第2の電源は、同一の電源とされているようにすることができる。

【0020】

本開示の第2の側面の電子機器は、第1の駆動用トランジスタと、第2の駆動用トランジスタと、スイッチングトランジスタと、サンプリングトランジスタと、保持容量と、発光素子とを含み、前記保持容量の一端には、信号線から前記サンプリングトランジスタを介して映像信号が供給され、前記映像信号が前記保持容量の一端に供給された状態で、第1の電源から前記第1の駆動用トランジスタを介して前記保持容量の他端に電流を供給して、前記保持容量の両端間の電圧を補正する補正期間と、補正された電圧に応じて前記第1の電源から前記第1の駆動用トランジスタを介して供給される第1の電流と、補正された電圧に応じて第2の電源から前記スイッチングトランジスタと前記第2の駆動用トランジスタとを介して供給される第2の電流とにより前記発光素子を発光させる発光期間とを有する電子機器である。

30

【0021】

本開示の第2の側面によれば、前記保持容量の一端には、信号線から前記サンプリングトランジスタを介して映像信号が供給され、前記補正期間において、前記映像信号が前記保持容量の一端に供給された状態で、第1の電源から前記第1の駆動用トランジスタを介して前記保持容量の他端に電流が供給されて、前記保持容量の両端間の電圧が補正され、前記発光期間において、補正された電圧に応じて前記第1の電源から前記第1の駆動用トランジスタを介して供給される第1の電流と、補正された電圧に応じて第2の電源から前記スイッチングトランジスタと前記第2の駆動用トランジスタとを介して供給される第2の電流とにより前記発光素子が発光される。

40

【発明の効果】

【0022】

本開示によれば、ディスプレイを構成する各画素の輝度のばらつきを抑制することが可能となる。

【図面の簡単な説明】

50

【 0 0 2 3 】

【 図 1 】 基本駆動手法が適用された有機 E L パネルの構成例を示すブロック図である。

【 図 2 】 図 1 の有機 E L パネルを構成する各画素部の詳細な構成例を示すブロック図である。

【 図 3 】 各画素部の動作の一例を説明するためのタイミングチャートである。

【 図 4 】 発光期間 T0 における画素部の一例を示す図である。

【 図 5 】 消灯期間 T1 における画素部の一例を示す図である。

【 図 6 】 閾値補正準備期間 T2 における画素部の一例を示す図である。

【 図 7 】 閾値補正期間 T3 における画素部の一例を示す図である。

【 図 8 】 書き込み+移動度補正期間 T4 における画素部の一例を示す図である。

10

【 図 9 】 発光期間 T5 における画素部の一例を示す図である。

【 図 10 】 画素部の位置に応じて、走査線電位の波形が異なる場合の一例を示す図である。

【 図 11 】 各画素部の輝度にむらが生じる場合の一例を示す図である。

【 図 12 】 本開示の概要を説明するための図である。

【 図 13 】 本開示における有機 E L パネルの構成例を示すブロック図である。

【 図 14 】 本開示における各画素部の動作の一例を説明するためのタイミングチャートである。

【 図 15 】 本開示におけるテレビジョン受像機の一例を示す図である。

【 発明を実施するための形態 】

20

【 0 0 2 4 】

以下、本開示における実施の形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。

1. 背景の説明

2. 本実施の形態（駆動用トランジスタを分割して構成するときの例）

3. 変形例

【 0 0 2 5 】

< 1. 背景の説明 >

まず、本開示の理解を容易にし、且つ、背景を明らかにするため、基本となる駆動手法（以下、基本駆動手法と称する）が適用される有機 E L パネルについて、図 1 乃至図 9 を参照して説明する。

30

【 0 0 2 6 】

図 1 は、基本駆動手法が適用された有機 E L パネル 11 の構成例を示している。

【 0 0 2 7 】

この有機 E L パネル 11 は、アクティブマトリクス型の有機 E L パネルであり、画素アレイ部 21、画素アレイ部 21 を駆動する駆動部として、データドライバ 41 及びゲートドライバ 42 が設けられている。

【 0 0 2 8 】

画素アレイ部 21 には、 $N \times M$  個の画素部 31 - (1, 1) 乃至 31 - (N, M) が行列状に配置されている。なお、 $N, M$  は、相互に独立した 1 以上の整数値である。

40

【 0 0 2 9 】

データドライバ 41 及びゲートドライバ 42 は、例えば、ドライバ IC (Integrated Circuit) で構成される。この例では、ゲートドライバ 42 は、画素アレイ部 21 の外部の片側に配置されている。ただし、ゲートドライバ 42 の配置は特に限定されず、例えば、画素アレイ部 21 の外部の両側に配置されてもよい。

【 0 0 3 0 】

ゲートドライバ 42 は、DS ドライバ 51 - 1 乃至 51 - N 及び WS ドライバ 52 - 1 乃至 52 - N により構成される。

【 0 0 3 1 】

また、有機 E L パネル 11 は、 $N$  本の走査線 WSL - 1 乃至 WSL - N、 $N$  本の電源線 DSL -

50

1乃至DSL - N、及びM本の映像信号線DTL - 1乃至DTL - Mも有している。

【0032】

なお、走査線WSL - 1乃至WSL - N、映像信号線DTL - 1乃至DTL - M、電源線DSL - 1乃至DSL - Nのそれぞれを特に区別する必要がない場合、以下、単に、走査線WSL、映像信号線DTL、電源線DSLのそれぞれと称する。

【0033】

また、以下、画素部31 - (1, 1)乃至31 - (N, M)、DSドライバ51 - 1乃至51 - N、WSドライバ52 - 1乃至52 - Nのそれぞれを特に区別する必要がない場合、単に、画素部31、DSドライバ51、WSドライバ52のそれぞれと称する。

【0034】

図1に示されるように、1行目の画素部31 - (1, 1)乃至31 - (1, M)は、走査線WSL - 1でWSドライバ52 - 1と、電源線DSL - 1でDSドライバ51 - 1と、それぞれ接続されている。N行目の画素部31 - (N, 1)乃至31 - (N, M)は、走査線WSL - NでWSドライバ52 - Nと、電源線DSL - NでDSドライバ51 - Nと、それぞれ接続されている。図示しないが、他の行の画素部31についても同様な接続がなされている。

【0035】

また、1列目の画素部31 - (1, 1)乃至31 - (N, 1)は、映像信号線DTL - 1でデータドライバ41と接続されている。2列目の画素部31 - (1, 2)乃至31 - (N, 2)は、映像信号線DTL - 2でデータドライバ41と接続されている。M列目の画素部31 - (1, M)乃至31 - (N, M)は、映像信号線DTL - Mでデータドライバ41と接続されている。図示しないが、他の列の画素部31についても同様な接続がなされている。

【0036】

ゲートドライバ42は、WSドライバ52 - 1乃至52 - Nを順次駆動することで、走査線WSL - 1乃至WSL - Nの電位を水平期間(以下、1Hと称する)で順次切換えて画素部31を行単位で線順次走査する。また、ゲートドライバ42は、DSドライバ51 - 1乃至51 - Nを駆動することで、この線順次走査に合わせて電源線DSL - 1乃至DSL - Nの電位を高電位または低電位に切換える。データドライバ41は、線順次走査に合わせて各1H内で、映像信号線DTL - 1乃至DTL - Mの電位を、映像信号の信号電圧 $V_{sig}$ と基準電圧 $V_{ofs}$ とに切換える。

【0037】

[画素部31の詳細な構成例]

次に、図2は、有機ELパネル11を構成する各画素部31の詳細な構成例を示している。

【0038】

図2には、有機ELパネル11に含まれる $N \times M$ 個の画素部31のうちの1つが拡大されて描画されている。

【0039】

画素部31は、サンプリング用トランジスタ91、駆動用トランジスタ92、保持容量93、有機EL素子である発光素子94、及び補助容量95を含むように構成されている。なお、EL素子ELP97の等価回路は、発光素子94及び補助容量95により表すことができる。

【0040】

画素部31は、サンプリング用トランジスタ91及び駆動用トランジスタ92の2個のトランジスタから構成される。このような構成の駆動回路は、2Tr(トランジスタ)駆動回路と称される。なお、画素部31は、2Tr駆動回路に限定されない。

【0041】

サンプリング用トランジスタ91と駆動用トランジスタ92とは、それぞれ、Nチャンネル型トランジスタから構成される。サンプリング用トランジスタ91のゲートは走査線WS

10

20

30

40

50

Lに接続されている。サンプリング用トランジスタ91のドレインは、映像信号線DTLに接続されている。サンプリング用トランジスタ91のソースは、駆動用トランジスタ92のゲートGに接続されている。

【0042】

駆動用トランジスタ92のドレインは、電源線DSLに接続されている。駆動用トランジスタ92のソースSは、発光素子94のアノードに接続されている。駆動用トランジスタ92のゲートGは、サンプリング用トランジスタ91のソースに接続されている。

【0043】

保持容量93は、駆動用トランジスタ92のゲートGとソースSの間に接続されている。この保持容量93の容量値を、以下、Csと記述する。発光素子94のカソードは、配線96に接続されている。従って、発光素子94のカソードの電位の値は、配線96の電位Vcathとなる。

10

【0044】

補助容量95は、発光素子94のアノード（駆動用トランジスタ92のソースS）と配線96の間に接続されている。補助容量95の容量値を、以下、Csubと記述する。

【0045】

発光素子94は、電流発光素子であるため、その電流値を制御することで、発光輝度の階調を可変させることができる。画素部31では、駆動用トランジスタ92のゲートGの電位（以下、ゲート電位と称する）を変化させることで、発光素子94の電流値が制御され、その結果、発光輝度の階調が可変する。

20

【0046】

駆動用トランジスタ92は、飽和領域で動作するように設計されている。即ち、駆動用トランジスタ92のドレインは電源線DSLに接続されており、この電源線DSLの電位を高電位にすることで、駆動用トランジスタ92は飽和領域で動作する。

【0047】

なお、飽和領域とは、 $V_{gs} - V_{th} < V_{ds}$ が満たされる領域をいう。Vdsは、駆動用トランジスタ92のドレインとソースSの間の電圧（以下、ドレインソース間電圧と称する）を示す。Vthは、駆動用トランジスタ92の閾値電圧を示す。Vgsは、駆動用トランジスタ92のゲートGとソースSの間の電圧（以下、ゲートソース間電圧と称する）を示す。

【0048】

飽和領域で動作中の駆動用トランジスタ92は、ドレインとソースSの間に一定の電流を流す定電流源として機能する。なお、この駆動用トランジスタ92のドレインとソースSの間に流れる電流を、以下、ドレインソース間電流と称し、その電流値をIdsと記述する。このドレインソース間電流Idsは、次式(1)で示すことができる。

30

$$I_{ds} = (1/2) \times \mu \times (W/L) \times C_{ox} \times (V_{gs} - V_{th})^2 \quad \dots (1)$$

【0049】

ここで、式(1)において、 $\mu$ は移動度を、Wはゲート幅を、Lはゲート長を、Coxは単位面積あたりのゲート酸化膜容量を、それぞれ示している。

【0050】

サンプリング用トランジスタ91は、走査線WSLを介してWSドライバ52から供給される制御信号の電位に応じてオン（導通）する。サンプリング用トランジスタ91がオンされると、保持容量93は、映像信号線DTLを介してデータドライバ41から供給される映像信号の信号電位Vsigを保持する。

40

【0051】

駆動用トランジスタ92は、高電位となっている電源線DSLから電流の供給を受け、保持容量93に保持された信号電位Vsigに応じたドレインソース間電流を発光素子94に流す。この発光素子94に流されるドレインソース間電流を、以下、駆動電流とも適宜称する。発光素子94に一定以上の駆動電流が流れることにより、発光素子94（画素部31）が発光する。

【0052】

50

また、画素部 3 1 は、閾値補正機能を有している。この閾値補正機能とは、駆動用トランジスタ 9 2 の閾値電圧  $V_{th}$  に相当する電圧を保持容量 9 3 に保持させる機能である。この閾値補正機能により、駆動用トランジスタ 9 2 の閾値電圧  $V_{th}$  のばらつきの影響をキャンセルすることができる。この駆動用トランジスタ 9 2 の閾値電圧  $V_{th}$  のばらつきは、画素部 3 1 毎の発光輝度のばらつきの原因の一つとなっている。従って、閾値補正機能により、画素部 3 1 毎の発光輝度のばらつきをある程度抑えることが可能となる。

【 0 0 5 3 】

画素部 3 1 は、上述した閾値補正機能に加え、さらに移動度補正機能も有している。移動度補正機能とは、信号電位  $V_{sig}$  を保持容量 9 3 に保持させる際に、信号電位  $V_{sig}$  に対して、駆動用トランジスタ 9 2 の移動度  $\mu$  についての補正を加える機能である。

10

【 0 0 5 4 】

画素部 3 1 は、さらにブートストラップ機能も有している。ブートストラップ機能とは、駆動用トランジスタ 9 2 のソース S の電位の変動にゲート G の電位を連動させる機能である。換言すると、ブートストラップ機能は、駆動用トランジスタ 9 2 のゲートソース間電圧を一定に維持させる機能である。

【 0 0 5 5 】

[画素部 3 1 の動作説明]

次に、図 3 のタイミングチャートを参照して、画素部 3 1 の動作例について説明する。

【 0 0 5 6 】

図 4 乃至図 9 は、それぞれ、後述する発光期間  $T_0$ 、消光期間  $T_1$ 、閾値補正準備期間  $T_2$ 、閾値補正期間  $T_3$ 、書き込み + 移動度補正期間  $T_4$ 、及び発光期間  $T_5$  における駆動用トランジスタ 9 2 の様子の一例を示している。

20

【 0 0 5 7 】

図 3 には、図中横方向の時間軸に対する、映像信号線 DTL の電位（以下、映像信号線電位  $D_T$  ともいう）、電源線 DSL の電位（以下、電源線電位  $D_S$  ともいう）、走査線 WSL の電位（以下、走査線電位  $W_S$  ともいう）、駆動用トランジスタ 9 2 のゲート電位  $V_g$ 、及び駆動用トランジスタ 9 2 のソース電位  $V_s$  の変化の一例が示されている。

【 0 0 5 8 】

図 3 において、時刻  $t_1$  までの期間は、発光素子 9 4 が発光される発光期間  $T_0$  である。この発光期間  $T_0$  では、図 4 に示されるように、電源線  $D_S L$  の電源線電位  $D_S$  が高電位  $V_{CC\_H}$  とされ、サンプリング用トランジスタ 9 1 がオフとされる。

30

【 0 0 5 9 】

また、発光期間  $T_0$  において、駆動用トランジスタ 9 2 は飽和領域で動作するように設定されているため、EL 素子 ELP 9 7 に流れる電流  $I_{ds'}$  は、式 ( 1 ) により算出される値となる。

【 0 0 6 0 】

図 3 において、時刻  $t_1$  から時刻  $t_3$  までの期間は、発光素子 9 4 が消光される消光期間  $T_1$  である。時刻  $t_1$  において、データドライバ 4 1 は、映像信号線電位  $D_T$  を基準電位  $V_{ofs}$  から信号電位  $V_{sig}$  に切替える。また、時刻  $t_1$  において、 $D_S$  ドライバ 5 1 は、電源線電位  $D_S$  を高電位  $V_{CC\_H}$  から低電位  $V_{CC\_L}$  に切替えるようにして、画素部 3 1 を図 5 に示されるような状態にする。

40

【 0 0 6 1 】

これにより、時刻  $t_1$  から時刻  $t_2$  までの期間に、ゲート電位  $V_g$  が低下し、保持容量 9 3 を介したカップリングにより、ソース電位  $V_s$  も低下する。ソース電位  $V_s$  は、図 3 に示されるように、低電位  $V_{CC\_L}$  まで低下する。

【 0 0 6 2 】

このとき、ソース電位  $V_s (=V_{CC\_L})$   $V_{thel} + V_{cath}$  となり、駆動用トランジスタ 9 2 がカットオフされ、発光素子 9 4 の発光が停止する。即ち、発光素子 9 4 が消光する。なお、 $V_{thel}$  は、発光素子 9 4 の EL 閾値電圧を示す。

【 0 0 6 3 】

50

また、消灯期間 T1 において、走査線電位 WS は、低電位  $V_{WS\_L}$  とされている。

【0064】

時刻 t3 から時刻 t4 までの期間は、閾値補正の準備が行われる閾値補正準備期間 T2 である。閾値補正を行うためには、駆動用トランジスタ 92 のゲートソース間電圧 Vgs を閾値電圧 Vth よりも大にする必要がある。

【0065】

従って、閾値補正準備期間 T2 では、駆動用トランジスタ 92 のゲートソース間電圧 Vgs が閾値電圧 Vth よりも大 ( $Vgs > Vth$ ) となるように閾値補正の準備が行われる。

【0066】

なお、閾値補正準備期間 T2 は、図 3 に示されるように、分割された複数の期間（例えば、時刻 t3 から時刻 t4 までの期間と、時刻 t5 から時刻 t6 までの期間）としてもよいし、連続した 1 の期間（例えば、時刻 t3 から時刻 t4 までの期間のみ）としてもよい。

10

【0067】

すなわち、時刻 t3 から時刻 t4 までの間で行われる閾値補正の準備により、 $Vgs > Vth$  とされた場合には、時刻 t5 から時刻 t6 までの期間で閾値補正の準備を行う必要がなくなる。また、時刻 t3 から時刻 t4 までの間で行われる閾値補正の準備により、 $Vgs > Vth$  とされていない場合には、時刻 t5 から時刻 t6 までの期間で閾値補正の準備を行う必要がある。

【0068】

時刻 t3 の直前に、データドライバ 41 は、映像信号線電位 DT を、信号電位から Vsig から基準電位 Vofs に切換え、時刻 t3 において、WS ドライバ 52 は、走査線電位 WS を、低電位  $V_{WS\_L}$  から高電位  $V_{WS\_H}$  に切換える。

20

【0069】

これにより、サンプリング用トランジスタ 91 は、図 6 に示されるように、走査線電位 WS が高電位  $V_{WS\_H}$  に切換えられた時刻 t3 でオンとされ、ゲート電位 Vg は、より高電位の基準電位 Vofs とされる。

【0070】

これにより、ゲートソース間電圧 Vgs は、電圧 ( $Vofs - V_{CC\_L}$ ) とされ、消灯期間 T1 における電圧よりも基準電位 Vofs だけ上昇して、 $Vgs > Vth$  とされる。

【0071】

時刻 t7 から時刻 t8 までの期間は、1 回目の閾値補正が行われる閾値補正期間 T3 である。時刻 t7 は、映像信号線電位 DT が基準電位 Vofs に切換えられ、走査線電位 WS が高電位  $V_{WS\_H}$  に切換えられた後のタイミングを示す時刻である。

30

【0072】

時刻 t7 において、DS ドライバ 51 は、電源線電位 DS を低電位  $V_{CC\_L}$  から高電位  $V_{CC\_H}$  に切換える。

【0073】

時刻 t7 において、走査線電位 WS は高電位  $V_{WS\_H}$  とされているため、サンプリング用トランジスタ 91 はオンされている。また、電源線電位 DS は高電位  $V_{CC\_H}$  に切換えられているため、発光素子 94 のアノードが、駆動用トランジスタ 92 のソースとなる。

【0074】

そして、図 7 に示されるように、駆動用トランジスタ 92 のドレインからソース S に電流が流れ、ソース電位 Vs が上昇する。

40

【0075】

このため、Vs  $V_{thel} + V_{cath}$  である限り、つまり、EL 素子 ELP 97 のリーク電流が、駆動用トランジスタ 92 に流れる電流よりも十分に小さい場合、駆動用トランジスタ 92 に流れる電流は、保持容量 93 と補助容量 95 とを充電するために使われる。

【0076】

これにより、時刻 t7 から時刻 t8 までの間、時間の経過とともに、ソース電位 Vs は、図 3 に示されるように上昇する。

【0077】

50

時刻 $t_7$ から時刻 $t_8$ までの間、ゲート電位 $V_g$ は一定である。これにより、ゲートソース間電圧 $V_{gs}$ が低下し、保持容量 $C_{93}$ への閾値電圧 $V_{th}$ の書き込みが行われる。

【0078】

時刻 $t_8$ において、 $WS$ ドライバ $52$ は、走査線電位 $WS$ を高電位 $V_{WS\_H}$ から低電位 $V_{WS\_L}$ に切換えて、サンプリング用トランジスタ $91$ をオフさせる。これにより、駆動用トランジスタ $92$ のゲート $G$ の状態はフローティング状態となる。

【0079】

図3に示される例では、時刻 $t_7$ から時刻 $t_8$ における閾値補正が不十分となっている。即ち、時刻 $t_8$ の時点で、 $V_{gs} > V_{th}$ となっている。この場合、時刻 $t_8$ から時刻 $t_9$ までの期間において、ドレインからソース $S$ に電流が流れ、ゲート電圧 $V_g$ 及びソース電圧 $V_s$ は同時に上昇する。この期間において、ゲートソース間電圧 $V_{gs}$ は保持される。

10

【0080】

なお、 $V_s = V_{thel} + V_{cat}$ である限り、EL素子 $ELP_{97}$ には逆バイアスが掛かっているため、発光することはない。

【0081】

この例では、閾値補正は、1フレームが表示される1フレーム期間（以下、1Fと称する）内で4回行われている。ただし、1F内における閾値補正回数は、4回に限定されない。

【0082】

時刻 $t_9$ から時刻 $t_{10}$ までの期間は、2回目の閾値補正が行われる閾値補正期間 $T_3$ である。時刻 $t_9$ は、映像信号線電位 $DT$ が基準電位 $V_{ofs}$ に切換えられた後のタイミングを示す時刻である。

20

【0083】

時刻 $t_9$ において、 $WS$ ドライバ $52$ は、走査線電位 $WS$ を低電位 $V_{WS\_L}$ から高電位 $V_{WS\_H}$ に切換え、サンプリング用トランジスタ $91$ をオンさせる。また、時刻 $t_9$ において、映像信号線電位 $DT$ は、基準電位 $V_{ofs}$ である。

【0084】

これにより、駆動用トランジスタ $92$ のゲート電位 $V_g$ は基準電位 $V_{ofs}$ とされる。また、駆動用トランジスタ $92$ のドレインからソース $S$ に電流が流れ、ソース電位 $V_s$ が上昇する。これにより、ゲートソース間電圧 $V_{gs}$ が低下し、保持容量 $C_{93}$ への書き込みが行われる。

30

【0085】

時刻 $t_{10}$ は、映像信号線電位が信号電位 $V_{sig}$ に切換えられる前のタイミングである。この時刻 $t_{10}$ において、 $WS$ ドライバ $52$ は、走査線電位 $WS$ を高電位 $V_{WS\_H}$ から低電位 $V_{WS\_L}$ に切換え、サンプリング用トランジスタ $91$ をオフさせる。

【0086】

これにより、駆動用トランジスタ $92$ のゲート $G$ の状態はフローティング状態となる。この例では、2回目の閾値補正が不十分となっている。即ち、時刻 $t_{10}$ の時点で、 $V_{gs} > V_{th}$ となっている。この場合、時刻 $t_{10}$ から時刻 $t_{11}$ までの期間において、ドレインからソース $S$ に電流が流れ、ゲート電位 $V_g$ 及びソース電位 $V_s$ が上昇する。この期間において、ゲートソース間電圧 $V_{gs}$ は保持される。

40

【0087】

時刻 $t_{11}$ から時刻 $t_{12}$ までの期間は、3回目の閾値補正が行われる閾値補正期間 $T_3$ であり、2回目の閾値補正が行われた閾値補正期間 $T_3$ の場合と同様の閾値補正が行われる。

【0088】

この例では、3回目の閾値補正が不十分となっている。即ち、時刻 $t_{12}$ の時点で、 $V_{gs} > V_{th}$ となっている。この場合、時刻 $t_{12}$ から時刻 $t_{13}$ までの期間において、ドレインからソース $S$ に電流が流れ、ゲート電位 $V_g$ 及びソース電位 $V_s$ が上昇する。この期間において、ゲートソース間電圧 $V_{gs}$ は保持される。

50

## 【 0 0 8 9 】

時刻  $t_{13}$  から時刻  $t_{14}$  までの期間は、4 回目の閾値補正が行われる閾値補正期間  $T_3$  である。時刻  $t_{13}$  は、映像信号線電位が基準電位  $V_{ofs}$  に切換えられた後のタイミングを示す時刻である。時刻  $t_{13}$  において、 $WS$  ドライバ 5 2 は、走査線電位  $WS$  を低電位  $V_{WS\_L}$  から高電位  $V_{WS\_H}$  に切換え、サンプリング用トランジスタ 9 1 をオンさせる。

## 【 0 0 9 0 】

これにより、駆動用トランジスタ 9 2 のゲート電位  $V_g$  が基準電位  $V_{ofs}$  となる。また、駆動用トランジスタ 9 2 のドレインからソース  $S$  に電流が流れ、ソース電位  $V_s$  が上昇する。これにより、ゲートソース間電圧  $V_{gs}$  が低下し、保持容量 9 3 への書き込みが行われる。この書き込みは、駆動用トランジスタ 9 2 がカットオフするまで、即ち、 $V_{gs} = V_{th}$  が満たされるまで行われる。図 3 の例では、時刻  $t_{14}$  から時刻  $t_{15}$  の間で  $V_{gs} = V_{th}$  が満たされている。

10

## 【 0 0 9 1 】

時刻  $t_{15}$  から時刻  $t_{16}$  までの期間は、映像信号の書き込みと移動度の補正が行われる書き込み + 移動度補正期間  $T_4$  である。時刻  $t_{15}$  は、映像信号線電位  $DT$  が信号電位  $V_{sig}$  に切換えられた後のタイミングを示す時刻である。

## 【 0 0 9 2 】

時刻  $t_{15}$  において、 $WS$  ドライバ 5 2 は、走査線電位  $WS$  を低電位  $V_{WS\_L}$  から高電位  $V_{WS\_H}$  に切換え、図 8 に示されるように、サンプリング用トランジスタ 9 1 をオンさせる。これにより、ゲート電位  $V_g$  は、図 3 に示されるように、基準電位  $V_{ofs}$  から信号電位  $V_{sig}$  まで上昇する。また、保持容量 9 3 の一端（駆動用トランジスタ 9 2 のゲート側と接続された一端）には、サンプリング用トランジスタ 9 1 を介して信号電位  $V_{sig}$  が供給（印加）される。

20

## 【 0 0 9 3 】

そして、駆動用トランジスタ 9 2 が、ドレインからソースに電流を供給することにより、保持容量 9 3 の他端（駆動用トランジスタ 9 2 のソース側と接続された他端）には、駆動用トランジスタ 9 2 のドレインからソースを介して電流が供給される。これにより、信号電位  $V_{sig}$  が閾値電圧  $V_{th}$  に足し込まれる形で保持容量 9 3 に書き込まれると共に、移動度補正用の電圧  $V_{\mu}$  が差し引かれる形で保持容量 9 3 に書き込まれる。即ち、保持容量 9 3 には、 $V_{sig} + V_{th} - V_{\mu}$  が書き込まれることとなる。その結果、駆動用トランジスタ 9 2 のソース電位  $V_s$  は、 $V_{s0}$  まで上昇し、ゲートソース間電圧  $V_{gs}$  は  $V_{sig} - V_{s0} (= V_{sig} + V_{th} - V_{\mu})$  に補正される。換言すれば、保持容量 9 3 の両端間の電圧（電位差）は  $V_{sig} + V_{th} - V_{\mu}$  に補正される。

30

## 【 0 0 9 4 】

時刻  $t_{16}$  以降は、発光素子 9 4 が発光される発光期間  $T_5$  である。時刻  $t_{16}$  は、映像信号線電位  $DT$  が基準電位  $V_{ofs}$  に切換えられる前のタイミングを示す時刻である。

## 【 0 0 9 5 】

時刻  $t_{16}$  において、 $WS$  ドライバ 5 2 は、図 9 に示されるように、走査線電位  $WS$  を高電位  $V_{WS\_H}$  から低電位  $V_{WS\_L}$  に切換え、サンプリング用トランジスタ 9 1 をオフさせる。これにより、駆動用トランジスタ 9 2 のゲート  $G$  の状態はフローティング状態になる。すると、ブートストラップ動作が行われ、保持容量 9 3 に書き込まれた電圧 ( $V_{sig} + V_{th} - V_{\mu}$ ) が維持されたまま、駆動用トランジスタ 9 2 のゲート電位  $V_g$  及びソース電位  $V_s$  が上昇する。

40

## 【 0 0 9 6 】

発光期間  $T_5$  における画素部 3 1 の動作はより詳細には次のようになる。即ち、駆動用トランジスタ 9 2 は、保持容量 9 3 に書き込まれた電圧 ( $V_{sig} + V_{th} - V_{\mu}$ ) に応じた一定の駆動電流  $I_{ds}$  を発光素子 9 4 に供給する。

## 【 0 0 9 7 】

これにより、ソース電位  $V_s$ 、つまり、発光素子 9 4 のアノードの電位（以下、アノード電位と称する）は、発光素子 9 4 に駆動電流  $I_{ds}$  が流れる電圧  $V_{EL} (> V_{thel} + V_{cath})$  まで上

50

昇し、発光素子 9 4 の状態は発光状態に移行する。

【 0 0 9 8 】

ここで、保持容量 9 3 に書き込まれた電圧 ( $V_{sig} + V_{th} - V_{\mu}$ ) とは、保持容量 9 3 の両端間の電圧であるため、ゲートソース間電圧  $V_{gs} = V_{sig} + V_{th} - V_{\mu}$  となる。したがって、発光素子 9 4 に供給される駆動電流  $I_{ds}$  は、式 ( 1 ) より、ゲートソース間電圧  $V_{gs} = V_{sig} + V_{th} - V_{\mu}$  に応じて、 $(1/2) \times \mu \times (W/L) \times C_{ox} \times (V_{sig} - V_{\mu})^2$  とされる。

【 0 0 9 9 】

すなわち、書き込み + 移動度補正期間 T4 において、保持容量 9 3 の両端間の電圧が電圧 ( $V_{sig} + V_{th} - V_{\mu}$ ) に補正されることにより、駆動用トランジスタ 9 2 の特性 ( 例えば、ゲート幅 W や、ゲート長 L、ゲート酸化膜容量  $C_{ox}$  ) に基づく電流  $I_{ds}$  が、ゲートソース間電圧 ( $V_{sig} + V_{th} - V_{\mu}$ ) に応じた一定の駆動電流  $I_{ds}$  に変更される。

10

【 0 1 0 0 】

ところで、書き込み + 移動度補正期間 T4 では、図 3 に示したように、走査線電位 WS の波形は、時刻 t15 において、低電位  $V_{WS\_L}$  から高電位  $V_{WS\_H}$  に変化し、時刻 t16 において、高電位  $V_{WS\_H}$  から低電位  $V_{WS\_L}$  に変化するものとして説明した。

【 0 1 0 1 】

しかしながら、実際には、走査線電位 WS の波形は、画素部 3 1 の位置に応じて異なるものとなる。

【 0 1 0 2 】

次に、図 1 0 は、画素部 3 1 の位置に応じて、走査線電位 WS の波形が異なる場合の一例を示している。

20

【 0 1 0 3 】

図 1 0 A には、WS ドライバ 5 2 ( ゲートドライバ 4 2 ) の近くに設けられた画素部 3 1 における書き込み + 移動度補正期間 T4 の走査線電位 WS、ゲート電位  $V_g$ 、及びソース電位  $V_s$  の一例が示されている。

【 0 1 0 4 】

図 1 0 B には、WS ドライバ 5 2 から遠くに設けられた画素部 3 1 における書き込み + 移動度補正期間 T4 の走査線電位 WS、ゲート電位  $V_g$ 、及びソース電位  $V_s$  の一例が示されている。

30

【 0 1 0 5 】

WS ドライバ 5 2 の近くに設けられた画素部 3 1 では、図 1 0 A に示されるように、走査線電位 WS の波形が急峻となる。このため、書き込み + 移動度補正期間 T4 において、ゲート電位  $V_g$  の波形は急峻となり、ソース電位  $V_s$  は、移動度補正により、大きく上昇する。

【 0 1 0 6 】

これに対して、WS ドライバ 5 2 から遠くに設けられた画素部 3 1 では、図 1 0 B に示されるように、走査線電位 WS の波形がなまってしまふ。このため、書き込み + 移動度補正期間 T4 において、ゲート電位  $V_g$  の波形はなまってしまい、ソース電位  $V_s$  は、図 1 0 A の場合と比較して、ゆっくりと上昇する。

【 0 1 0 7 】

このため、WS ドライバ 5 2 の近くに設けられた画素部 3 1 では、図 1 0 A に示されるように、ゲートソース間電圧  $V_{gs}$  は小さくなるため、画素部 3 1 は低輝度となる ( 発光素子 9 4 は低輝度で発光する ) 。

40

【 0 1 0 8 】

また、WS ドライバ 5 2 から遠くに設けられた画素部 3 1 では、図 1 0 B に示されるように、ゲートソース間電圧  $V_{gs}$  は大きくなるため、画素部 3 1 は高輝度となる ( 発光素子 9 4 は高輝度で発光する ) 。

【 0 1 0 9 】

したがって、図 1 1 に示されるように、有機 EL パネル 1 1 において、画素アレイ部 2 1 を構成する各画素部 3 1 において、輝度にむらが生じてしまふ。

【 0 1 1 0 】

50

## < 2 . 本実施の形態 >

### [本開示の概要]

次に、図 1 2 は、本開示における概要を示している。

#### 【 0 1 1 1 】

図 1 2 A 及び 図 1 2 B には、W S ドライバ 5 2 ( ゲートドライバ 4 2 ) の近くに設けられた画素部 3 1 における書き込み + 移動度補正期間 T 4 の走査線電位 W S 、ゲート電位 V<sub>g</sub>、及びソース電位 V<sub>s</sub> の一例が、実線により示されている。

#### 【 0 1 1 2 】

すなわち、図 1 2 A には、書き込み + 移動度補正期間 T 4 において、ゲートソース間電圧 V<sub>gs</sub> が小さなものなり、画素部 3 1 が低輝度となる場合の一例が示されている。

10

#### 【 0 1 1 3 】

また、図 1 2 B には、書き込み + 移動度補正期間 T 4 において、ソース電位 V<sub>s</sub> の上昇が緩やかなものとなっているため、ゲートソース間電圧 V<sub>gs</sub> が大きなものなり、画素部 3 1 が高輝度となる場合の一例が示されている。

#### 【 0 1 1 4 】

なお、図 1 2 A 及び 図 1 2 B には、対比のために、W S ドライバ 5 2 の遠くに設けられた画素部 3 1 における書き込み + 移動度補正期間 T 4 の走査線電位 W S 、ゲート電位 V<sub>g</sub>、及びソース電位 V<sub>s</sub> の一例が、点線により示されている。

#### 【 0 1 1 5 】

ここで、駆動用トランジスタ 9 2 のドレインからソース S に流れる電流が大きい程に、保持容量 9 3 の充電に要する充電時間 t が短いものとなる。

20

#### 【 0 1 1 6 】

これは、 $CV=it$  より、 $t=CV/i$  が導出されることから明らかである。なお、C は、保持容量 9 3 の静電容量を、V は、保持容量 9 3 の端子間電圧を、電流 i は、保持容量 9 3 に流れる電流を表す。

#### 【 0 1 1 7 】

また、ソース電位 V<sub>s</sub> は、充電時間 t が短いほどに、図 1 2 A に示されるように、書き込み + 移動度補正期間 T 4 における上昇の度合いが大きなものとなる。この場合、ゲートソース間電圧 V<sub>gs</sub> は小となり、画素部 3 1 は低輝度とされる。

#### 【 0 1 1 8 】

一方、ソース電位 V<sub>s</sub> は、充電時間 t が長いほどに、図 1 2 B に示されるように、書き込み + 移動度補正期間 T 4 における上昇の度合いが小さなものとなる。この場合、ゲートソース間電圧 V<sub>gs</sub> は大となり、画素部 3 1 は高輝度とされる。

30

#### 【 0 1 1 9 】

したがって、例えば、W S ドライバ 5 2 の近くに設けられた画素部 3 1 ほど、駆動用トランジスタ 9 2 のドレインからソース S に流れる電流を少なくするようにして、充電時間 t を長くする。

#### 【 0 1 2 0 】

これにより、書き込み + 移動度補正期間 T 4 において、ソース電位 V<sub>s</sub> の上昇の度合いが、図 1 2 A に示されるようなものから、図 1 2 B に示されるようなものとなる。

40

#### 【 0 1 2 1 】

このため、例えば、W S ドライバ 5 2 の近くに設けられた画素部 3 1 が低輝度となる事態を抑止することができるようになるので、各画素部 3 1 の輝度が異なることにより、輝度のむらが生じる事態を抑止できるようになる。

#### 【 0 1 2 2 】

### [有機 E L パネル 1 1 1 の構成例]

図 1 3 は、本実施の形態である有機 E L パネル 1 1 1 の構成例を示している。

#### 【 0 1 2 3 】

なお、この有機 E L パネル 1 1 1 は、図 2 の有機 E L パネル 1 1 と同様に構成される部分については同一の符号を付すようにしているため、それらの説明は、以下、適宜、省略

50

する。

【0124】

すなわち、この有機ELパネル111には、ゲートドライバ42に代えて、DSドライバ51及びWSドライバ52の他、新たなDSドライバ131を有するゲートドライバ42'が設けられている。

【0125】

また、この有機ELパネル111には、画素部31に代えて、サンプリング用トランジスタ91乃至EL素子ELP97の他、新たなスイッチング用トランジスタ151及び駆動用トランジスタ152を有する画素部31'が設けられている。それ以外は、図2の有機ELパネル11と同様である。

10

【0126】

なお、DSドライバ51とDSドライバ131にそれぞれ接続される電源線を区別するために、以下、DSドライバ51に接続される電源線をDSL1といい、DSドライバ131に接続される電源線をDSL2という。

【0127】

DSドライバ131は、ゲートドライバ42'により駆動され、電源線DSL2の電位を高電位または低電位に切替える。

【0128】

スイッチング用トランジスタ151と駆動用トランジスタ152とは、それぞれ、Nチャンネル型トランジスタから構成される。スイッチング用トランジスタ151のゲートは電源線DSL2に接続されている。スイッチング用トランジスタ151のドレインは、電源線DSL1に接続されている。スイッチング用トランジスタ151のソースは、駆動用トランジスタ152のドレインに接続されている。

20

【0129】

なお、図13において、駆動用トランジスタ92のドレインは、電源線DSL1に接続されている。したがって、駆動用トランジスタ92のドレイン、及びスイッチング用トランジスタ151のドレインには、同一の電源から電源線DSL1を介して電流が供給される。

【0130】

また、図13において、スイッチング用トランジスタ151のドレインは、電源線DSL1に接続されるようにしたが、電源線DSL1とは異なる他の電源線に接続されるようにしてもよい。そして、駆動用トランジスタ92のドレインに電流を供給する第1の電源とは異なる第2の電源から、他の電源線を介して、スイッチング用トランジスタ151のドレインに電流を供給するようにしてもよい。

30

【0131】

但し、この場合、第1の電源及び第2の電源は、それぞれ、同一のタイミングで同一の電流を供給する必要があるため、電氣的に接続させるようにして、1個の電源として機能させることが望ましい。

【0132】

駆動用トランジスタ152のドレインは、スイッチング用トランジスタ151のソースに接続されている。

40

【0133】

また、駆動用トランジスタ152は、駆動用トランジスタ92と同一のソースS及びゲートGを有している。すなわち、駆動用トランジスタ152のソースSは、発光素子94のアノードに接続されている。駆動用トランジスタ92のゲートGは、サンプリング用トランジスタ91のソースに接続されている。

【0134】

また、駆動用トランジスタ152は、駆動用トランジスタ92と同様に、飽和領域で動作するように設計されている。そして、飽和領域で動作中の駆動用トランジスタ152は、ドレインとソースSの間に一定の電流を流す定電流源として機能する。

【0135】

50

なお、発光期間T5において、駆動用トランジスタ152から発光素子94に第1の駆動電流が、駆動用トランジスタ92から発光素子に第2の駆動電流が、それぞれ供給される。また、第1の駆動電流と第2の駆動電流の総和が、駆動電流 $I_{ds}$ となるように、駆動用トランジスタ152と駆動用トランジスタ92が構成される。

【0136】

式(1)から明らかなように、駆動電流 $I_{ds}$ は、駆動用トランジスタの特性(例えば、ゲート幅 $W$ や、ゲート長 $L$ 、ゲート酸化膜容量 $C_{ox}$ )に基づく値とされる。そして、例えば、駆動電流 $I_{ds}$ は、ゲート幅 $W$ と比例の関係にあり、ゲート長 $L$ と反比例の関係にある。このため、例えば、図13の場合、駆動用トランジスタ92において、ゲート幅を $W/2$ とし、ゲート長を $L$ として構成する。また、駆動用トランジスタ152において、ゲート幅を $W/2$ とし、ゲート長を $L$ として構成する。

10

【0137】

これにより、駆動用トランジスタ152から発光素子94に供給される第1の駆動電流、及び駆動用トランジスタ92から発光素子94に供給される第2の駆動電流は、それぞれ、図2のように構成した場合に発光素子94に流れる駆動電流 $I_{ds}$ の半分とされる。なお、この場合、図2における駆動用トランジスタ92は、ゲート幅を $W$ とし、ゲート長を $L$ として構成されるものとする。また、式(1)において、移動度 $\mu$ 、ゲート酸化膜容量 $C_{ox}$ 、ゲートソース間電圧 $V_{gs}$ 及び閾値電圧 $V_{th}$ は、図2における駆動用トランジスタ92と、図13における駆動用トランジスタ92及び152とで同一であるものとする。

【0138】

よって、書き込み+移動度補正期間T4において、駆動用トランジスタ92のドレインからソース $S$ に流れる電流の量(駆動電流)が、図2に示されるように構成した場合の半分になるので、保持容量93の充電に要する充電時間 $t$ は2倍となる。

20

【0139】

したがって、ソース電位 $V_s$ の上昇の度合いを、例えば、図12Aに示されるようなものから、図12Bに示されるようなものとすることができる。

【0140】

[画素部31'の動作説明]

次に、図14のタイミングチャートを参照して、画素部31'の動作例について説明する。

30

【0141】

なお、図14では、書き込み+移動度補正期間T4の終了時刻 $t_{16}$ まで、図3で説明したような処理が行われる。このため、図14では、書き込み+移動度補正期間T4と、その前後の期間のみを簡単に図示している。

【0142】

すなわち、DSドライバ131は、電源線DSL2の電源線電位を、書き込み+移動度補正期間T4の終了時刻 $t_{16}$ まで、低電位 $V_{CC\_L}$ とし、スイッチング用トランジスタ151をオフのままとする。

【0143】

これにより、スイッチング用トランジスタ151がオフである場合、つまり、書き込み+移動度補正期間T4の終了時刻 $t_{16}$ までは、画素部31'は、画素部31と同様にして、図2(図3)を参照して説明したように動作することとなる。

40

【0144】

但し、図13の駆動用トランジスタ92は、図2の駆動用トランジスタ92により供給される電流の半分を供給する点が、図2の場合とは異なる。

【0145】

これにより、書き込み+移動度補正期間T4において、ソース電位 $V_s$ の上昇速度が、図2に示されるように構成した場合の $1/2$ 倍となり、画素部31の輝度を、従来の輝度よりも低くすることができる。よって、画素部31において、輝度にむらが生じることを抑制することが可能となる。

50

## 【 0 1 4 6 】

書き込み + 移動度補正期間T4の終了後、発光期間T5に遷移する。このとき、DSドライバ131は、図14に示されるように、電源線DSL2の電源線電位を、低電位 $V_{CC\_L}$ から高電位 $V_{CC\_H}$ に切換え、スイッチング用トランジスタ151をオンさせる。

## 【 0 1 4 7 】

これにより、駆動用トランジスタ92及び駆動用トランジスタ152において、それぞれのドレインの電位は、同じ高電位 $V_{CC\_H}$ となる。

## 【 0 1 4 8 】

また、駆動用トランジスタ92及び駆動用トランジスタ152において、ゲートどうしが接続され、ソースどうしが接続されているため、駆動用トランジスタ92と駆動用トランジスタ152とのゲート電位 $V_g$ は同じ電位となる。

10

## 【 0 1 4 9 】

同様に、駆動用トランジスタ92と駆動用トランジスタ152とのソース電位 $V_s$ も同じ電位となる。

## 【 0 1 5 0 】

これにより、発光期間T5において、駆動用トランジスタ92は、保持容量93に書き込まれた電圧( $V_{sig} + V_{th} - V_{\mu}$ )に応じた一定の駆動電流( $I_{ds}/2$ )を発光素子94に供給する。

## 【 0 1 5 1 】

ここで、保持容量93に書き込まれた電圧( $V_{sig} + V_{th} - V_{\mu}$ )とは、保持容量93の両端間の電圧である。このため、ゲートソース間電圧 $V_{gs} = V_{sig} + V_{th} - V_{\mu}$ となる。

20

## 【 0 1 5 2 】

また、駆動用トランジスタ92では、ゲート幅を $W/2$ とし、ゲート長を $L$ としている。したがって、駆動用トランジスタ92から発光素子94に供給される駆動電流は、式(1)より、 $(I_{ds}/2) = (1/2) \times \mu \times (W/2 \times 1/L) \times C_{ox} \times (V_{sig} - V_{\mu})^2$ となる。

## 【 0 1 5 3 】

すなわち、書き込み + 移動度補正期間T4において、保持容量93の両端間の電圧が電圧( $V_{sig} + V_{th} - V_{\mu}$ )に補正されることにより、駆動用トランジスタ92の特性に基づく電流(の量)が、電圧( $V_{sig} + V_{th} - V_{\mu}$ )に応じた一定の駆動電流( $I_{ds}/2$ )に変更される。これにより、駆動用トランジスタ152の特性に基づく電流も同様にして、電圧( $V_{sig} + V_{th} - V_{\mu}$ )に応じた一定の駆動電流( $I_{ds}/2$ )に変更される。

30

## 【 0 1 5 4 】

また、発光期間T5において、駆動用トランジスタ152は、駆動用トランジスタ92と同様にして、保持容量93に書き込まれた電圧( $V_{sig} + V_{th} - V_{\mu}$ )に応じた一定の駆動電流( $I_{ds}/2$ )を発光素子94に供給する。

## 【 0 1 5 5 】

これにより、発光素子94には、図2に示されるように構成した場合と同様の駆動電流 $I_{ds} = (I_{ds}/2) + (I_{ds}/2)$ が供給される。

## 【 0 1 5 6 】

< 3 . 変形例 >

40

本実施の形態では、駆動用トランジスタ92から発光素子94に対して、駆動電流( $I_{ds}/2$ )を供給するようにし、駆動用トランジスタ152から発光素子94に対して、駆動電流( $I_{ds}/2$ )を供給するようにした。

## 【 0 1 5 7 】

しかしながら、駆動用トランジスタ92から発光素子94に供給される駆動電流は、駆動電流( $I_{ds}/2$ )に限定されず、駆動用トランジスタ92のゲート幅 $W$ やゲート長 $L$ を変化させることにより変更することができる。

## 【 0 1 5 8 】

これにより、書き込み + 移動度補正期間T4において、ソース電位を上昇させるために用いられる電流を、画素部31'の位置に応じて異なるものとすることができる。

50

## 【0159】

すなわち、例えば、書き込み + 移動度補正期間T4において、画素部31'が、WSドライバ52に近い程に、より少ない電流を流すようにして、輝度を高くするようにする。また、例えば、画素部31'が、WSドライバ52から遠い程に、より多くの電流を流すようにして、輝度を低くするようにする。

## 【0160】

これにより、画素部31'の位置に応じて、輝度のむらが生じる事態を抑制できるようになる。

## 【0161】

また、画素部31'では、駆動用トランジスタ92及び駆動用トランジスタ152において、ゲート、ドレイン、ソースの向きが一致するように配置して、駆動用トランジスタ92と駆動用トランジスタ152の特性が、それぞれ同様となるようにしている。

## 【0162】

このため、駆動用トランジスタ92のみを用いて、閾値補正や移動度補正を行う場合でも、駆動用トランジスタ152の閾値や移動度が補正されたものと同様の効果を得ることができる。

## 【0163】

なお、本開示は、以下のような構成もとることができる。

(1) ドレインからソースに第1の電流を供給する第1の駆動用トランジスタと、前記第1の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第2の電流を供給する第2の駆動用トランジスタと、前記第1の駆動用トランジスタのソースから供給される前記第1の電流と、前記第2の駆動用トランジスタのソースから供給される前記第2の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光する発光素子とを含む駆動回路。

(2) 前記第1の駆動用トランジスタのゲートと、前記第2の駆動用トランジスタのゲートとが接続され、前記第1の駆動用トランジスタのソースと、前記第2の駆動用トランジスタのソースとが接続されている前記(1)に記載の駆動回路。

(3) 前記補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、オフ状態からオン状態とされるスイッチング素子をさらに含み、前記第2の駆動用トランジスタは、前記スイッチング素子がオン状態とされたことに対応して、前記スイッチング素子を介して電源線と接続されたドレインからソースに前記第2の電流を供給する前記(2)に記載の駆動回路。

(4) 前記第1の駆動用トランジスタと前記第2の駆動用トランジスタは、ゲート、ドレイン、及びソースの向きがそれぞれ一致するように配置される前記(1)乃至(3)に記載の駆動回路。

(5) 第1の駆動用トランジスタと、第2の駆動用トランジスタと、発光素子とを含む駆動回路の駆動方法において、前記第1の駆動用トランジスタによる、ドレインからソースに第1の電流を供給する第1の供給ステップと、前記第2の駆動用トランジスタによる、前記第1の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第2の電流を供給する第2の供給ステップと、前記発光素子による、前記第1の駆動用トランジスタのソースから供給される前記第1の電流と、前記第2の駆動用トランジスタのソースから供給される前記第2の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光する発光ステップとを含む駆動方法。

(6) ドレインからソースに第1の電流を供給する第1の駆動用トランジスタと、前記第1の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用ト

10

20

30

40

50

ランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第2の電流を供給する第2の駆動用トランジスタと、前記第1の駆動用トランジスタのソースから供給される前記第1の電流と、前記第2の駆動用トランジスタのソースから供給される前記第2の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光する発光素子とを含む電子機器。

(7) 複数の画素部を発光させて画像を表示する表示パネルを含み、前記画素部は、ドレインからソースに第1の電流を供給する第1の駆動用トランジスタと、前記第1の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第2の電流を供給する第2の駆動用トランジスタと、前記第1の駆動用トランジスタのソースから供給される前記第1の電流と、前記第2の駆動用トランジスタのソースから供給される前記第2の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光する発光素子とを有する表示装置。

10

(8) 第1の駆動用トランジスタと、第2の駆動用トランジスタと、スイッチングトランジスタと、サンプリングトランジスタと、保持容量と、発光素子とを含み、前記保持容量の一端には、信号線から前記サンプリングトランジスタを介して映像信号が供給され、前記映像信号が前記保持容量の一端に供給された状態で、第1の電源から前記第1の駆動用トランジスタを介して前記保持容量の他端に電流を供給して、前記保持容量の両端間の電圧を補正する補正期間と、補正された電圧に応じて前記第1の電源から前記第1の駆動用トランジスタを介して供給される第1の電流と、補正された電圧に応じて第2の電源から前記スイッチングトランジスタと前記第2の駆動用トランジスタとを介して供給される第2の電流とにより前記発光素子を発光させる発光期間とを有する駆動回路。

20

(9) 前記スイッチングトランジスタは前記補正期間においてオフ状態とされる前記(8)に記載の駆動回路。

(10) 前記第1の電源と前記第2の電源は、同一の電源とされている前記(8)又は(9)に記載の駆動回路。

(11) 第1の駆動用トランジスタと、第2の駆動用トランジスタと、スイッチングトランジスタと、サンプリングトランジスタと、保持容量と、発光素子とを含み、前記保持容量の一端には、信号線から前記サンプリングトランジスタを介して映像信号が供給され、前記映像信号が前記保持容量の一端に供給された状態で、第1の電源から前記第1の駆動用トランジスタを介して前記保持容量の他端に電流を供給して、前記保持容量の両端間の電圧を補正する補正期間と、補正された電圧に応じて前記第1の電源から前記第1の駆動用トランジスタを介して供給される第1の電流と、補正された電圧に応じて第2の電源から前記スイッチングトランジスタと前記第2の駆動用トランジスタとを介して供給される第2の電流とにより前記発光素子を発光させる発光期間とを有する電子機器。

30

#### 【0164】

ところで、以上説明した有機ELパネル111は、パネルモジュールとも称される。このパネルモジュールに、さらに、電源回路、画像LSI(Large Scale Integration)などが付加されて、表示装置が構成される。

40

#### 【0165】

有機ELパネルを用いた表示装置は、例えば、図15に示されるように、有機ELパネル171aを有するテレビジョン受像機171等の電子機器に適用することができる。また、電子機器としては、テレビジョン受像機171の他、デジタルスチルカメラやデジタルビデオカメラ、ノート型パーソナルコンピュータ、携帯電話、テレビジョン受像機などを採用することができる。即ち、これらの電子機器に入力された、若しくは、電子機器内で生成した映像信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに本開示を適用することが可能である。

#### 【0166】

なお、本開示による実施の形態は、上述した本実施の形態に限定されるものではなく、

50


本開示の要旨を逸脱しない範囲において種々の変更が可能である。

【符号の説明】


【0167】

11 有機ELパネル, 21 画素アレイ部, 31, 31' 画素部, 41 データドライバ, 42, 42' ゲートドライバ, 51-1乃至51-N DSドライバ, 52-1乃至52-N WSドライバ, 91 サンプリング用トランジスタ, 92 駆動用トランジスタ, 93 保持容量, 94 発光素子, 95 補助容量, 96 配線, 97 EL素子ELP, 111 有機ELパネル, 131 DSドライバ, 151 スイッチング用トランジスタ, 152 駆動用トランジスタ, 171 テレビジョン受像機, 171a 有機ELパネル

【図1】




【図2】




【図3】

図3




【図4】

図4



【図5】


図5



T1: 消光

【図6】


図6



T2: 閾値補正準備

【 図 7 】


図7



T3: 閾値補正

【 図 8 】


図8



T4: 書き込み+移動度補正

【 図 9 】


図9



T5: 発光

【 図 10 】


図10





【 図 15 】

図15



## フロントページの続き

(51)Int.Cl.

F I

テーマコード(参考)

G 0 9 G	3/20	6 1 1 J
G 0 9 G	3/20	6 2 1 A
G 0 9 G	3/20	6 2 2 D

Fターム(参考)	5C080	AA06	BB05	DD05	FF11	JJ01	JJ02	JJ03	JJ04	KK02	KK43
		KK47									
	5C380	AA01	AB06	AC07	AC08	AC09	AC11	BA19	BA38	BA39	BB02
		CA12	CA54	CB01	CB17	CB20	CB26	CC02	CC03	CC04	CC06
		CC27	CC28	CC30	CC33	CC39	CC41	CC62	CC63	CD022	CD024
		DA02	DA06	HA13							

专利名称(译)	驱动电路，驱动方法，电子设备和显示设备		
公开(公告)号	<a href="#">JP2013047717A</a>	公开(公告)日	2013-03-07
申请号	JP2011185717	申请日	2011-08-29
[标]申请(专利权)人(译)	索尼公司		
申请(专利权)人(译)	索尼公司		
[标]发明人	豊村直史 内野勝秀		
发明人	豊村 直史 内野 勝秀		
IPC分类号	G09G3/30 G09G3/20		
FI分类号	G09G3/30.J G09G3/20.624.B G09G3/20.641.D G09G3/20.642.A G09G3/20.611.H G09G3/20.611.J G09G3/20.621.A G09G3/20.622.D G09G3/3233 G09G3/3266 G09G3/3275 G09G3/3291		
F-TERM分类号	5C080/AA06 5C080/BB05 5C080/DD05 5C080/FF11 5C080/JJ01 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C080/KK02 5C080/KK43 5C080/KK47 5C380/AA01 5C380/AB06 5C380/AC07 5C380/AC08 5C380/AC09 5C380/AC11 5C380/BA19 5C380/BA38 5C380/BA39 5C380/BB02 5C380/CA12 5C380/CA54 5C380/CB01 5C380/CB17 5C380/CB20 5C380/CB26 5C380/CC02 5C380/CC03 5C380/CC04 5C380/CC06 5C380/CC27 5C380/CC28 5C380/CC30 5C380/CC33 5C380/CC39 5C380/CC41 5C380/CC62 5C380/CC63 5C380/CD022 5C380/CD024 5C380/DA02 5C380/DA06 5C380/HA13		
代理人(译)	西川 孝		
外部链接	<a href="#">Espacenet</a>		

摘要(译)

要解决的问题：抑制构成显示器的每个像素的亮度变化。解决方案：第一驱动晶体管从漏极向源极提供第一电流；第二驱动晶体管响应于第一驱动晶体管的源极电位以对应于第一电流的速度增加而从漏极到源极提供第二电流，在第一驱动晶体管的栅极电位的校正时段中驱动晶体管被设置为视频信号的信号电位，并且校正第一驱动晶体管的栅极和源极之间的电压；发光装置通过从第一驱动晶体管的源极提供的第一电流和从第二驱动晶体管的源极提供的第二电流，发射具有与校正周期中的校正电压相对应的亮度的光。本公开可以应用于例如驱动电路，作为构成有机EL面板的每个像素。

图 13

