

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2010-60601

(P2010-60601A)

(43) 公開日 平成22年3月18日(2010.3.18)

|                                    |                |             |
|------------------------------------|----------------|-------------|
| (51) Int.Cl.                       | F I            | テーマコード (参考) |
| <b>G09G 3/30 (2006.01)</b>         | G09G 3/30 J    | 3K107       |
| <b>G09G 3/20 (2006.01)</b>         | G09G 3/20 611J | 5C080       |
| <b>H01L 51/50 (2006.01)</b>        | G09G 3/20 622M |             |
|                                    | G09G 3/20 624B |             |
|                                    | G09G 3/20 642A |             |
| 審査請求 有 請求項の数 5 O L (全 17 頁) 最終頁に続く |                |             |

|           |                              |          |                         |
|-----------|------------------------------|----------|-------------------------|
| (21) 出願番号 | 特願2008-223226 (P2008-223226) | (71) 出願人 | 000002185               |
| (22) 出願日  | 平成20年9月1日 (2008.9.1)         |          | ソニー株式会社                 |
|           |                              |          | 東京都港区港南1丁目7番1号          |
|           |                              | (74) 代理人 | 100095957               |
|           |                              |          | 弁理士 亀谷 美明               |
|           |                              | (74) 代理人 | 100096389               |
|           |                              |          | 弁理士 金本 哲男               |
|           |                              | (74) 代理人 | 100101557               |
|           |                              |          | 弁理士 萩原 康司               |
|           |                              | (72) 発明者 | 伴田 智壮                   |
|           |                              |          | 東京都品川区西五反田3丁目8番17号      |
|           |                              |          | ソニーエンジニアリング株式会社内        |
|           |                              | (72) 発明者 | 山下 淳一                   |
|           |                              |          | 東京都港区港南1丁目7番1号 ソニー株式会社内 |
|           |                              | 最終頁に続く   |                         |


(54) 【発明の名称】 画像表示装置及び画像表示装置の駆動方法

## (57) 【要約】

【課題】本発明は、例えば有機EL素子によるアクティブマトリックス型の画像表示装置に適用して、走査線のインピーダンスを従来に比して低減する。

【解決手段】本発明は、奇数ラインと続く偶数ラインとで電源用駆動信号DS〔1〕、DS〔2〕を時分割で電源電圧Vccに設定すると共に、この時分割の設定に対応するように書込信号WSを設定し、この奇数ラインと続く偶数ラインとで書込信号WSの走査線を共通化する。

【選択図】 図1



## 【特許請求の範囲】

## 【請求項 1】

画素回路をマトリックス状に配置して形成された表示部と、  
前記表示部の信号線に信号線用駆動信号を出力する信号線駆動回路と、  
前記表示部の電源用走査線及び書込用走査線に電源用駆動信号及び書込信号を出力する走査線駆動回路とを有し、  
前記画素回路は、  
発光素子と、  
ゲートソース間電圧に応じた駆動電流により前記発光素子を駆動する駆動トランジスタと、  
前記ゲートソース間電圧を保持する保持容量と、  
前記保持容量の一端の電圧を前記信号線用駆動信号の電圧に設定する書込トランジスタとを少なくとも有し、  
前記発光素子を発光させる発光期間と、前記発光素子の発光を停止する非発光期間とを交互に繰り返し、  
前記非発光期間において、前記書込信号による前記書込トランジスタの制御により、前記信号線用駆動信号で前記保持容量の端子間電圧を設定し、続く発光期間における前記発光素子の発光輝度を設定し、  
前記発光期間において、前記電源用駆動信号により供給される電源電圧により前記駆動トランジスタで前記発光素子を駆動し、  
奇数ラインと続く偶数ラインとで、前記書込用走査線が共通化され、  
前記走査線駆動回路は、  
前記奇数ラインの前記電源用駆動信号と、続く偶数ラインの前記電源用駆動信号とを、時分割で前記電源電圧に設定し、  
該時分割の前記電源電圧の設定に対応して前記書込信号を設定し、前記奇数ラインと続く偶数ラインとで、前記発光素子の発光輝度の設定を時分割で実行する  
画像表示装置。

## 【請求項 2】

前記画素回路は、  
前記電源用駆動信号による前記駆動トランジスタの制御により、前記駆動トランジスタを介して前記保持容量の他端の電圧を立ち下げた後、  
前記書込信号による前記書込トランジスタの制御により、前記駆動トランジスタの一端の電圧を設定して前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧以上の電圧に設定し、前記電源用駆動信号による前記駆動トランジスタの制御により、前記駆動トランジスタを介して前記保持容量の端子間電圧を放電させて前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧に設定し、  
続いて前記書込信号による前記書込トランジスタの制御により、前記保持容量の端子電圧を前記信号線用駆動信号の電圧に設定して前記発光素子の発光輝度を設定する  
請求項 1 に記載の画像表示装置。

## 【請求項 3】

前記発光期間の繰り返しの周期が、1 フィールド周期である  
請求項 1 に記載の画像表示装置。

## 【請求項 4】

前記発光素子が、有機 EL 素子である  
請求項 1 に記載の画像表示装置。

## 【請求項 5】

画素回路をマトリックス状に配置して形成された表示部と、  
前記表示部の信号線に信号線用駆動信号を出力する信号線駆動回路と、  
前記表示部の電源用走査線及び書込用走査線に電源用駆動信号及び書込信号を出力する走査線駆動回路とを有する画像表示装置の駆動方法において、

前記画素回路は、  
発光素子と、  
ゲートソース間電圧に応じた駆動電流により前記発光素子を駆動する駆動トランジスタと、  
前記ゲートソース間電圧を保持する保持容量と、  
前記保持容量の一端の電圧を前記信号線用駆動信号の電圧に設定する書込トランジスタとを少なくとも有し、  
前記発光素子を発光させる発光期間と、前記発光素子の発光を停止する非発光期間とを交互に繰り返し、  
前記非発光期間において、前記書込信号による前記書込トランジスタの制御により、前記信号線用駆動信号で前記保持容量の端子間電圧を設定し、続く発光期間における前記発光素子の発光輝度を設定し、  
前記発光期間において、前記電源用駆動信号により供給される電源電圧により前記駆動トランジスタで前記発光素子を駆動し、  
前記画像表示装置の駆動方法は、  
奇数ラインと続く偶数ラインとで、前記書込用走査線を共通化し、  
前記奇数ラインの前記電源用駆動信号と、続く偶数ラインの前記電源用駆動信号とを、時分割で前記電源電圧に設定し、  
該時分割の前記電源電圧の設定に対応して前記書込信号を設定し、前記奇数ラインと続く偶数ラインとで、前記発光素子の発光輝度の設定を時分割で実行する  
画像表示装置の駆動方法。

10

20

#### 【発明の詳細な説明】

#### 【技術分野】

#### 【0001】

本発明は、画像表示装置及び画像表示装置の駆動方法に関し、例えば有機EL (Electro Luminescence) 素子によるアクティブマトリックス型の画像表示装置に適用することができる。本発明は、奇数ラインと続く偶数ラインとで電源用駆動信号を時分割で電源電圧に設定すると共に、この時分割の設定に対応するように書込信号を設定し、この奇数ラインと続く偶数ラインとで書込信号の走査線を共通化することにより、走査線のインピーダンスを従来に比して低減することができるようにする。

30

#### 【背景技術】

#### 【0002】

近年、有機EL素子を用いたアクティブマトリックス型の画像表示装置の開発が盛んになっている。ここで有機EL素子を用いた画像表示装置は、電界の印加により発光する有機薄膜の発光現象を利用した画像表示装置である。有機EL素子は、10〔V〕以下の印加電圧で駆動することができる。従ってこの種の画像表示装置は、消費電力を低減することができる。また有機EL素子は、自発光素子である。従ってこの種の画像表示装置は、バックライト装置を必要とせず、軽量化、薄型化することができる。さらに有機EL素子は、応答速度が数μ秒程度と速い特徴がある。従ってこの種の画像表示装置は、動画表示時に残像が殆ど発生しない特徴がある。

40

#### 【0003】

具体的に、図14に示すように、有機EL素子を用いたアクティブマトリックス型の画像表示装置1は、有機EL素子と有機EL素子を駆動する駆動回路とによる画素回路をマトリックス状に配置して表示部2が形成される。画像表示装置1は、表示部2に設けられた信号線DTL及び走査線SLをそれぞれ介して、表示部の周囲に配置した信号線駆動回路3及び走査線駆動回路4により各画素回路を駆動して所望の画像を表示する。

#### 【0004】

この有機EL素子を用いた画像表示装置に関して、特開2007-310311号公報

50

には、2つのトランジスタを用いて画素回路を構成する方法が開示されている。従ってこの特開2007-310311号公報に開示の方法によれば、構成を簡略化することができる。またこの特開2007-310311号公報には、有機EL素子を駆動する駆動トランジスタのしきい値電圧のばらつき、移動度のばらつきを補正する構成が開示されている。従ってこの特開2007-310311号公報に開示の構成によれば、駆動トランジスタのしきい値電圧のばらつき、移動度のばらつきによる画質劣化を防止することができる。

#### 【0005】

また特開2007-133284号公報には、駆動トランジスタのしきい値電圧のばらつきを補正する処理を複数回に分けて実行する構成が提案されている。この特開2007-133284号公報に開示の構成によれば、高精度化して画素回路の階調設定に割り当てる時間が短くなった場合でも、しきい値電圧のばらつき補正に十分な時間を割り当てることができる。従って高精度化した場合でも、しきい値電圧のばらつきによる画質劣化を防止することができる。

#### 【0006】

また特開2006-98622号公報には、画素回路を構成するトランジスタの各電極とは異なる配線層により表示部の配線を作成し、配線を低抵抗化する構成が開示されている。

#### 【0007】

また特開2006-154822号公報には、表示部に両側に走査線駆動回路を配置し、この両側の走査線駆動回路に各画素回路の駆動を振り分ける構成が開示されている。

【特許文献1】特開2007-310311号公報

【特許文献2】特開2007-133284号公報

【特許文献3】特開2006-98622号公報

【特許文献4】特開2006-154822号公報

【発明の開示】

【発明が解決しようとする課題】

#### 【0008】

ところで図14において符号Aにより示すように、走査線SLは、抵抗及び容量の分布定数回路による伝送路である。従って画像表示装置1では、符号B及びCにより示すように、走査線駆動回路4から遠ざかるに従って徐々に駆動信号の信号波形が鈍るようになる。画像表示装置1は、この信号波形の鈍りが甚だしい場合、各画素回路で階調を正しく設定することが困難になり、その結果、表示画面にシェーディングが発生する問題がある。

#### 【0009】

この問題を解決する1つの方法として、特開2006-98622号公報に開示の手法を適用して、走査線のインピーダンスを低下させる方法が考えられる。しかしながらこの方法では、製造工程が複雑になる問題がある。また特開2006-154822号公報に開始の手法を適用する方法も考えられるが、この場合には、走査線駆動回路の数が増大し、構成が複雑になる。

#### 【0010】

本発明は以上の点を考慮してなされたもので、走査線のインピーダンスを従来に比して低減することができる画像表示装置及び画像表示装置の駆動方法を提案しようとするものである。

【課題を解決するための手段】

#### 【0011】

上記の課題を解決するため請求項1の発明は、画像表示装置に適用して、画素回路をマトリックス状に配置して形成された表示部と、前記表示部の信号線に信号線用駆動信号を出力する信号線駆動回路と、前記表示部の電源用走査線及び書込用走査線に電源用駆動信号及び書込信号を出力する走査線駆動回路とを有する。前記画素回路は、発光素子と、ゲートソース間電圧に応じた駆動電流により前記発光素子を駆動する駆動トランジスタと、

10

20

30

40

50

前記ゲートソース間電圧を保持する保持容量と、前記保持容量の一端の電圧を前記信号線用駆動信号の電圧に設定する書込トランジスタとを少なくとも有し、前記発光素子を発光させる発光期間と、前記発光素子の発光を停止する非発光期間とを交互に繰り返し、前記非発光期間において、前記書込信号による前記書込トランジスタの制御により、前記信号線用駆動信号で前記保持容量の端子間電圧を設定し、続く発光期間における前記発光素子の発光輝度を設定し、前記発光期間において、前記電源用駆動信号により供給される電源電圧により前記駆動トランジスタで前記発光素子を駆動し、奇数ラインと続く偶数ラインとで、前記書込用走査線が共通化される。前記走査線駆動回路は、前記奇数ラインの前記電源用駆動信号と、続く偶数ラインの前記電源用駆動信号とを、時分割で前記電源電圧に設定し、該時分割の前記電源電圧の設定に対応して前記書込信号を設定し、前記奇数ラインと続く偶数ラインとで、前記発光素子の発光輝度の設定を時分割で実行する。

10

#### 【0012】

また請求項5の発明は、画素回路をマトリックス状に配置して形成された表示部と、前記表示部の信号線に信号線用駆動信号を出力する信号線駆動回路と、前記表示部の電源用走査線及び書込用走査線に電源用駆動信号及び書込信号を出力する走査線駆動回路とを有する画像表示装置の駆動方法に適用する。前記画素回路は、発光素子と、ゲートソース間電圧に応じた駆動電流により前記発光素子を駆動する駆動トランジスタと、前記ゲートソース間電圧を保持する保持容量と、前記保持容量の一端の電圧を前記信号線用駆動信号の電圧に設定する書込トランジスタとを少なくとも有し、前記発光素子を発光させる発光期間と、前記発光素子の発光を停止する非発光期間とを交互に繰り返し、前記非発光期間において、前記書込信号による前記書込トランジスタの制御により、前記信号線用駆動信号で前記保持容量の端子間電圧を設定し、続く発光期間における前記発光素子の発光輝度を設定し、前記発光期間において、前記電源用駆動信号により供給される電源電圧により前記駆動トランジスタで前記発光素子を駆動する。前記画像表示装置の駆動方法は、奇数ラインと続く偶数ラインとで、前記書込用走査線を共通化し、前記奇数ラインの前記電源用駆動信号と、続く偶数ラインの前記電源用駆動信号とを、時分割で前記電源電圧に設定し、該時分割の前記電源電圧の設定に対応して前記書込信号を設定し、前記奇数ラインと続く偶数ラインとで、前記発光素子の発光輝度の設定を時分割で実行する。

20

#### 【0013】

請求項1、又は請求項5の構成によれば、奇数ラインと続く偶数ラインとで電源用駆動信号を時分割で電源電圧に設定すると共に、この時分割の設定に対応するように書込信号を設定することにより、奇数ラインと続く偶数ラインとで、発光素子の階調設定処理を時分割で実行し、また発光期間を時分割で設定することができる。従ってこの奇数ラインと続く偶数ラインとで、書込信号の走査線（書込走査線）を共通化することができ、この共通化により走査線を幅広に作成し、走査線のインピーダンスを従来に比して低減することができる。

30

#### 【発明の効果】

#### 【0014】

本発明によれば、走査線のインピーダンスを従来に比して低減することができる。

#### 【発明を実施するための最良の形態】

40

#### 【0015】

以下、適宜図面を参照しながら本発明の実施の形態を詳述する。なお説明は、以下の順序で行う。

#### 【0016】

1. 第1の実施の形態

2. 変形例

<第1の実施の形態>

〔実施の形態の構成〕

〔全体構成〕

図2は、本発明の第1の実施の形態に係る画像表示装置を示すブロック図である。この

50

画像表示装置 11 は、ガラス等の絶縁基板に表示部 12 が作成される。画像表示装置 11 は、この表示部 12 の周囲に信号線駆動回路 13 及び走査線駆動回路 14 が作成される。

#### 【0017】

ここで表示部 12 は、画素回路 15 をマトリックス状に配置して形成され、画素回路 15 に設けられた有機 EL 素子により画素 (PIX) 16 が形成される。なおカラー画像の画像表示装置では、赤色、緑色及び青色による複数のサブ画素により 1 つの画素が構成されることから、カラー画像の画像表示装置の場合、表示部 12 は、赤色、緑色及び青色のサブ画素をそれぞれ構成する赤色用、緑色用及び青色用の画素回路 15 を順次配置して構成される。

#### 【0018】

信号線駆動回路 13 は、表示部 12 に設けられた信号線 DTL に信号線用の駆動信号 Ssig を出力する。より具体的に、信号線駆動回路 13 は、データスキャン回路 13A において、順次入力される画像データ D1 を順次ラッチして各信号線 DTL に振り分けた後、それぞれディジタルアナログ変換処理する。信号線駆動回路 13 は、このディジタルアナログ変換結果を処理して駆動信号 Ssig を生成する。

#### 【0019】

走査線駆動回路 14 は、表示部 12 に設けられた書込信号用の走査線 WSL 及び電源用の走査線 DSL にそれぞれ書込信号 WS 及び駆動信号 DS を出力する。ここで書込信号 WS は、各画素回路 15 に設けられた書込トランジスタをオンオフ制御する信号である。また駆動信号 DS は、各画素回路 15 に設けられた駆動トランジスタのドレイン電圧を制御する信号である。走査線駆動回路 14 は、それぞれライトスキャン回路 (WSCN) 14A 及びドライブスキャン回路 (DSCN) 14B において、所定のサンプリングパルス SP をクロック CK で処理して書込信号 WS 及び駆動信号 DS を生成する。

#### 【0020】

並替回路 17 は、例えばラスト走査順に入力される画像データ D1 を、この画像表示装置 11 の処理に適した順序に並べ替えて出力する。

#### 【0021】

##### 〔画素回路の原理構成〕

図 3 は、画素回路 15 の構成を詳細に示す接続図である。画素回路 15 は、有機 EL 素子 18 のカソードが所定の負側電圧に設定され、この図 3 の例ではこの負側電圧がアースラインの電圧に設定される。画素回路 15 は、有機 EL 素子 18 のアノードが駆動トランジスタ Tr2 のソースに接続される。なお駆動トランジスタ Tr2 は、例えば TFT による N チャンネル型トランジスタである。画素回路 15 は、この駆動トランジスタ Tr2 のドレインが電源用の走査線 DSL に接続され、この走査線 DSL に走査線駆動回路 15 から電源用駆動信号 DS が供給される。これにより画素回路 15 は、ソースフォロワ回路構成の駆動トランジスタ Tr2 を用いて有機 EL 素子 18 を電流駆動する。なおこの図 3 において、容量 Cel は、有機 EL 素子 18 の浮遊容量である。

#### 【0022】

画素回路 15 は、この駆動トランジスタ Tr2 のゲート及びソース間に、駆動トランジスタ Tr2 のゲートソース間電圧 Vgs を保持する保持容量 Cs が設けられる。画素回路 15 は、書込信号 WS による制御によりこの保持容量 Cs のゲート側端電圧が駆動信号 Ssig の電圧に設定される。その結果、画素回路 15 は、駆動信号 Ssig に応じたゲートソース間電圧 Vgs で駆動トランジスタ Tr2 により有機 EL 素子 18 を電流駆動する。

#### 【0023】

すなわち画素回路 15 は、書込信号 WS によりオンオフ動作する書込トランジスタ Tr1 を介して、駆動トランジスタ Tr2 のゲートが信号線 DTL に接続される。なおここで書込トランジスタ Tr1 は、例えば TFT による N チャンネル型トランジスタである。

#### 【0024】

図 4 は、この画素回路 15 の基本の動作の説明に供するタイムチャートである。画素回

10

20

30

40

50

路 15 は、電源用駆動信号 D S が電源電圧 V c c に立ち上げられている期間で駆動トランジスタ T r 2 により有機 E L 素子 18 を駆動する（図 4（B））。従ってこの図 4 の例では、電源用駆動信号 D S を電源電圧 V c c に立ち上げている期間が、有機 E L 素子 18 が発光する発光期間となる。

#### 【0025】

この発光期間において、画素回路 15 は、書込信号 W S により書込トランジスタ T r 1 がオフ状態に設定される（図 4（A））。これにより画素回路 15 は、発光期間の間、図 5 に示すように、保持容量 C s の端子間電圧である駆動トランジスタ T r 2 のゲートソース間電圧 V g s（図 4（D）及び（E））に応じた駆動電流 I d s で有機 E L 素子 18 を発光させる。なおここでこの駆動電流 I d s は、次式により表される。ここで V t h は、

10

#### 【0026】

【数 1】

$$I_{ds} = \frac{1}{2} \mu \frac{W}{L} C_{ox} (V_{gs} - V_{th})^2 \quad \dots (1)$$

20

#### 【0027】

画素回路 15 は、電源用駆動信号 D S を電圧 V i n i に立ち下げると、駆動トランジスタ T r 2 への電源の供給が停止する。ここでこの固定電圧 V i n i は、駆動トランジスタ T r 2 のドレインをソースとして機能させるのに十分に低い電圧であって、かつ有機 E L 素子 18 のカソード電圧より低い電圧である。従って、電源用駆動信号 D S を電圧 V i n i に立ち下げている期間が、有機 E L 素子 18 が発光を停止する非発光期間となる。

#### 【0028】

画素回路 15 は、非発光期間が開始すると、電源用駆動信号 D S が電圧 V i n i に立ち下がることにより、駆動トランジスタ T r 2 のソース側端に保持された蓄積電荷が走査線 D S L に流出する。その結果、画素回路 15 は、図 6 に示すように、駆動トランジスタ T r 2 のソース電圧 V s がほぼ電圧 V i n i に低下して有機 E L 素子 18 が発光を停止する（図 4（C））。またこのソース電圧 V s の低下に連動して、駆動トランジスタ T r 2 のゲート電圧 V g が低下する（図 4（D））。

30

#### 【0029】

画素回路 15 は、非発光期間の間、続いて走査線駆動回路 14 により信号線 D T L の電圧が有機 E L 素子 18 の発光輝度を指示する階調設定電圧 V s i g に設定され（図 4（C））、書込信号 W S により書込トランジスタ T r 1 がオン状態に設定される（図 4（D））。これにより画素回路 15 は、図 7 に示すように、保持容量 C s の端子間電圧が階調設定電圧 V s i g に応じた電圧（V s i g - V i n i）に設定され、続く発光期間における有機 E L 素子 18 の発光輝度が設定される。

40

#### 【0030】

画素回路 15 は、続いて図 8 に示すように、書込信号 W S により書込トランジスタ T r 1 がオフ状態に設定された後、図 9 に示すように、電源用駆動信号 D S が電源電圧 V c c に立ち上げられて発光期間が開始する。なお画素回路 15 は、発光期間が開始すると、いわゆるブートストラップ回路により駆動トランジスタ T r 2 のゲート電圧 V g 及びソース電圧 V s が上昇する。図 8 における  $(1 - B S T g a i n) \times \Delta V$  及び  $B S T g a i n \times \Delta V$  は、このブートストラップ回路によるソース電圧 V s 及びゲート電圧 V g の電圧上昇分である。

50

## 【0031】

〔画素回路の具体的構成〕

ところで画素回路15を構成するトランジスタ $T_{r1}$ 、 $T_{r2}$ は、TFT (Thin Film Transistor) により構成され、TFTは、しきい値電圧 $V_{th}$ 、移動度 $\mu$ のばらつきが大きい欠点がある。画素回路15では、(1)式に示されているように、しきい値電圧 $V_{th}$ 、移動度 $\mu$ がばらつくと、保持容量 $C_s$ に設定されたゲートソース間電圧 $V_{gs}$ に対して駆動電流 $I_{ds}$ がばらつくことになる。その結果、表示部12では、各画素回路15で発光輝度がばらつき、画質が著しく劣化する。

## 【0032】

そこで画素回路15は、具体的に、図4との対比により図10に示すように、しきい値電圧 $V_{th}$ 、移動度 $\mu$ のばらつき補正処理を実行して発光期間、非発光期間を繰り返す。

10

## 【0033】

すなわちこの図10の構成において、信号線駆動回路13は、しきい値電圧の補正用電圧 $V_{ofs}$ を間に挟んで、各走査線DTLに接続された各画素回路15の階調設定用電圧 $V_{sig}$ を出力する(図10(B))。なおここでしきい値電圧補正用の固定電圧 $V_{ofs}$ は、駆動トランジスタ $T_{r2}$ のしきい値電圧のばらつき補正に使用する固定電圧である。また階調設定用電圧 $V_{sig}$ は、有機EL素子8の発光輝度を指示する電圧であり、階調電圧 $V_{in}$ にしきい値電圧補正用の固定電圧 $V_{ofs}$ を加算した電圧である。また階調電圧 $V_{in}$ は、有機EL素子8の発光輝度に対応する電圧である。階調電圧 $V_{in}$ は、各信号線DTLに振り分けた画像データD1をそれぞれデジタルアナログ変換処理して信号線DTL毎に生成される。なお図10において、VDは(図10(A))、垂直同期信号である。

20

## 【0034】

画素回路15は、時点 $t_0$ で非発光期間が開始すると、電源用駆動信号DSが所定の固定電圧 $V_{ss}$ に立ち下げられる(図10(D))。ここでこの固定電圧 $V_{ss}$ は、駆動トランジスタ $T_{r2}$ のドレインをソースとして機能させるのに十分に低い電圧であって、かつ有機EL素子8のカソード電圧より低い電圧である。

## 【0035】

これにより画素回路15は、駆動トランジスタ $T_{r2}$ を介して駆動トランジスタ $T_{r2}$ のソース側端の蓄積電荷が走査線DSLに流出し、駆動トランジスタ $T_{r2}$ のソース電圧 $V_s$ がほぼ電圧 $V_{ss}$ に立ち下がる(図10(F))。またこのソース電圧 $V_s$ の低下に連動して、駆動トランジスタ $T_{r2}$ のゲート電圧 $V_g$ が低下する(図10(E))。

30

## 【0036】

画素回路15は、その後、信号線DTLの電圧が固定電圧 $V_{ofs}$ に設定されている時点 $t_1$ で、書込信号WSにより書込トランジスタ $T_{r2}$ がオン状態に設定され(図10(C))、保持容量 $C_s$ のゲート側端電圧が電圧 $V_{ofs}$ に設定される。画素回路15は、これにより駆動トランジスタ $T_{r2}$ のゲートソース間電圧 $V_{gs}$ が電圧 $V_{ofs} - V_{ss}$ に設定される。ここで画素回路15は、電圧 $V_{ofs}$ 、 $V_{ss}$ の設定により、この電圧 $V_{ofs} - V_{ss}$ が駆動トランジスタ $T_{r2}$ のしきい値電圧 $V_{th}$ より大きな電圧に設定される。

40

## 【0037】

続いて画素回路15は、電源用駆動信号DSが電源電圧 $V_{cc}$ に立ち上げられ、信号線DTLの電圧が固定電圧 $V_{ofs}$ に設定されている期間で、書込信号WSにより書込トランジスタ $T_{r1}$ が繰り返しオン状態に設定される。これにより画素回路15は、駆動トランジスタ $T_{r2}$ のゲート電圧 $V_g$ を固定電圧 $V_{ofs}$ に設定した状態で、駆動トランジスタ $T_{r2}$ を介した保持容量 $C_s$ の端子間電圧の放電により、保持容量 $C_s$ の端子間電圧が駆動トランジスタ $T_{r2}$ のしきい値電圧 $V_{th}$ に設定される。

## 【0038】

その後、画素回路15は、信号線DTLの電圧が対応する階調設定電圧 $V_{sig}$  ( $= V_{in} + V_{ofs}$ ) に設定されている時点 $t_2$ で、書込信号WSにより書込トランジスタT

50

r 1 がオン状態に切り換えられ（図 10（C））、駆動トランジスタ T r 2 のゲート電圧 V g が信号線 D T L に設定された階調設定電圧 V s i g に設定される（図 10（E））。

【0039】

これにより画素回路 1 5 は、駆動トランジスタ T r 2 のゲートソース間電圧 V g s が、階調電圧 V i n に駆動トランジスタ T r 2 のしきい値電圧 V t h を加算した電圧に設定される。これにより画素回路 1 5 は、駆動トランジスタ T r 2 のしきい値電圧 V t h のばらつきを有効に補正して有機 E L 素子 8 を駆動することができ、有機 E L 素子 8 の発光輝度のばらつきによる画質劣化を防止することができる。

【0040】

画素回路 1 5 は、この駆動トランジスタ T r 2 のゲート電圧 V g を階調設定用電圧 V s i g に設定する際に、駆動トランジスタ T r 2 のドレイン電圧を電源電圧 V c c に保持した状態で、一定期間の間、駆動トランジスタ T r 2 のゲートが信号線 D T L に接続される。これにより画素回路 1 5 は、駆動トランジスタ T r 2 の移動度に応じた充電電流で保持容量 C s の端子間電圧を放電させ、併せて駆動トランジスタ T r 2 の移動度  $\mu$  のばらつきを補正する。

【0041】

なおこの図 10 では、書込信号 W S により保持容量 C s の端子間電圧を駆動トランジスタ T r 2 のしきい値電圧 V t h 以上の電圧に設定する期間を符号 A により示す。また駆動トランジスタ T r 2 による放電により保持容量 C s の端子間電圧を駆動トランジスタ T r 2 のしきい値電圧 V t h に設定する期間を符号 B により示す。また移動度の補正処理を実行して発光輝度を設定する期間を符号 C により示す。なお符号 A により示す期間の開始前に電源用駆動信号 D S を電源電圧 V c c に立ち上げ、保持容量 C s の端子間電圧を駆動トランジスタ T r 2 のしきい値電圧 V t h 以上の電圧に設定する処理と、駆動トランジスタ T r 2 による放電により保持容量 C s の端子間電圧を駆動トランジスタ T r 2 のしきい値電圧 V t h に設定する処理とを同時に実行してもよい。

【0042】

〔走査線による画素回路の制御〕

ところで図 10 について上述した画素回路 1 5 では、保持容量の端子間電圧を駆動トランジスタ T r 2 のしきい値電圧に設定した後、発光期間の開始時点で、保持容量 C s のゲート側端電圧を信号線 D T L の電圧に設定して有機 E L 素子 1 8 の発光輝度を設定している。また非発光期間が開始した後、しきい値電圧の補正処理を開始するまでの期間 T の間、駆動トランジスタ T r 2 への電源 V c c の供給が停止制御される。

【0043】

従って非発光期間を開始した後、しきい値電圧の補正処理を開始するまでの期間 T の間、書込トランジスタ T r 1 をオン状態に設定して保持容量の端子間電圧が種々に変化しても、何ら続く発光期間における発光輝度に影響を与えないことになる。

【0044】

そこでこの画像表示装置 1 1 は、図 10 との対比により図 1 に示すように、奇数ラインの電源用駆動信号 D S [ 1 ]、……、D S [ 2 n - 1 ]、……（図 10（B）及び（E））と、続く偶数ライン電源用駆動信号 D S [ 2 ]、……、D S [ 2 n ]、……（図 10（D）及び（G））とで、時分割により電源電圧 V c c に立ち上げる。また連続するラインで、順次 2 水平走査期間ずつ遅延するように電源用駆動信号 D S [ 1 ]、……、D S [ 2 n - 1 ]、……及び D S [ 2 ]、……、D S [ 2 n ]、……を生成する。なおこの図 1 では、ラスト走査開始端からのラインの順番を括弧書により示す。また符号 T L により発光期間を示す。

【0045】

またこの駆動信号 D S における時分割の設定に対応するように、書込信号 W S による設定を時分割により実行し、奇数ラインと続く偶数ラインとで書込信号 W S を共通化する（図 1（C）及び（F））。

【0046】

10

20

30

40

50

すなわちこの図1の例では、連続する奇数ラインにおいて、発光期間の開始時の処理を、順次、2水平走査期間ずつ遅延して実行し、発光期間の開始時の処理を実行する期間と、続く発光期間TLとを、1フィールドの期間のほぼ1/2の期間に設定する。なおここで発光期間の開始時の処理は、しきい値電圧補正処理、移動度補正処理、階調設定処理である。また残りの1/2フィールドの期間を非発光期間に設定する。

#### 【0047】

また続いて連続する偶数ラインにおいて、同様に、発光期間の開始時の処理を、順次、2水平走査期間ずつ遅延して実行し、発光期間の開始時の処理を実行する期間と、続く発光期間TLとを、1フィールドの期間のほぼ1/2の期間に設定する。また残りの1/2フィールドの期間を非発光期間に設定する。従ってこの図1の例では、あたかもインターレース方式において線順次で各画素回路5の階調を設定することになる。

10

#### 【0048】

図11は、表示部12の具体的なレイアウトを示す平面図である。表示部12は、奇数ラインの画素回路と続く偶数ラインの画素回路との間に、この奇数ライン及び続く偶数ラインの画素回路15の走査線DSL、この奇数ライン及び続く偶数ラインの画素回路15に共通の走査線WSLが配置される。

#### 【0049】

その結果、表示部12は、ライン毎にそれぞれ書込信号WS用の走査線WSLを配置する場合に比して、書込信号WS用の走査線WSLを幅広に作成することができ、走査線WSLのインピーダンスを低減することができる。なお図12は、この図11のレイアウト

20

#### 【0050】

##### 〔実施の形態の動作〕

以上の構成において、画像表示装置11において、順次入力される画像データD1は（図2及び図3）、走査線駆動回路13で信号線DTLに振り分けられた後、ディジタルアナログ変換処理されて階調電圧Vinに変換される。画像表示装置11では、この階調電圧Vinより各信号線DTLの駆動信号Ssigが生成される。画像表示装置11では、走査線駆動回路14から出力される書込信号WSによる書込トランジスタTr1の制御により、各画素回路5に設けられた保持容量Csの端子間電圧が駆動信号Ssigに応じた電圧に設定される。また走査線駆動回路14から出力される電源用駆動信号DSによる駆動トランジスタTr2の制御により、この保持容量Csの端子間電圧によるゲートソース間電圧により駆動トランジスタTr2で有機EL素子8が駆動される。これにより画像表示装置11では、画像データD1による画像を表示部2で表示することができる。

30

#### 【0051】

より具体的に、画素回路5においては（図4～図9）、ソースフォロワ回路構成の駆動トランジスタTr2により有機EL素子8が電流駆動される。画素回路5は、この駆動トランジスタTr2のゲート、ソース間に設けられた保持容量Csのゲート側端の電圧が階調電圧Vinに応じた電圧Vsigに設定される。これにより画像表示装置11では、階調データD1に応じた発光輝度により有機EL素子8を発光させて所望の画像を表示する。

40

#### 【0052】

しかしながらこれら画素回路5に適用される駆動トランジスタTr2は、しきい値電圧Vthのばらつきが大きい欠点がある。その結果、画像表示装置11では、単に保持容量Csのゲート側端電圧を階調電圧Vinに応じた電圧Vsigを各画素回路5に設定したのでは、駆動トランジスタTr2のしきい値電圧Vthのばらつきにより有機EL素子8の発光輝度がばらつき、画質が劣化する。

#### 【0053】

そこで画像表示装置11では、電源用駆動信号DSの立ち下げにより非発光期間を開始し、さらに保持容量Csの有機EL素子8側端電圧を立ち下げる（図10）。その後、書込トランジスタTr1を介して保持容量Csのゲート側端の電圧がしきい値電圧補正用の

50

固定電圧  $V_{ofs}$  に設定される（図 10、符号 A）。これにより画像表示装置 11 では、保持容量  $C_s$  の端子間電圧が駆動トランジスタ  $T_{r2}$  のしきい値電圧  $V_{th}$  以上に設定される。また駆動トランジスタ  $T_{r2}$  を介して、この保持容量  $C_s$  の端子間電圧が放電される（図 10、符号 B）。これらの一連の処理により、画像表示装置 11 では、保持容量  $C_s$  の端子間電圧が、事前に、駆動トランジスタ  $T_{r2}$  のしきい値電圧  $V_{th}$  に設定される。

#### 【0054】

その後、画像表示装置 11 では、階調電圧  $V_{in}$  に固定電圧  $V_{ofs}$  を加算した階調設定用電圧  $V_{sig}$  が駆動トランジスタ  $T_{r2}$  のゲート電圧に設定される（図 10、符号 C）。これにより画像表示装置 11 では、駆動トランジスタ  $T_{r2}$  のしきい値電圧  $V_{th}$  のばらつきによる画質劣化を防止することができる。

10

#### 【0055】

また一定時間の間、駆動トランジスタ  $T_{r2}$  に電源を供給した状態で、駆動トランジスタ  $T_{r2}$  のゲート電圧を階調設定用電圧  $V_{sig}$  に保持することにより、駆動トランジスタ  $T_{r2}$  の移動度のばらつきによる画質劣化を防止することができる。

#### 【0056】

これらにより画像表示装置 11 では、書込信号  $WS$  による書込トランジスタ  $T_{r1}$  の制御により発光輝度を設定し、駆動トランジスタ  $T_{r1}$  のしきい値電圧及び移動度のばらつきを補正していることになる。しかしながら書込信号  $WS$  は、走査線  $WSL$  の伝送過程で信号波形が鈍る（図 14）。その結果、画像表示装置 11 では、シェーディングが発生する恐れがある。

20

#### 【0057】

これに対して画像表示装置 11 では（図 1）、各画素回路 15 において、発光期間の開始時点で、保持容量  $C_s$  のゲート側端電圧を信号線  $DTL$  の電圧に設定して有機 EL 素子 18 の発光輝度を設定していることになる。また非発光期間を開始した後、しきい値電圧の補正処理を開始するまでの間、電源用駆動信号  $DS$  が電圧  $V_{ss}$  に立ち下げられていることになる。従って、画像表示装置 11 では、非発光期間を開始した後、しきい値電圧の補正処理を開始するまでの期間の間（図 11、T）、書込トランジスタ  $T_{r1}$  をオン状態に設定しても、何ら続く発光期間における発光輝度に影響を与えないことになる。

#### 【0058】

30

そこで画像表示装置 11 では、奇数ラインの電源用駆動信号と続く偶数ライン電源用駆動信号とを時分割により電源電圧  $V_{cc}$  に立ち上げ、これに対応するように、書込信号  $WS$  による設定を時分割により実行し、奇数ラインと続く偶数ラインとで書込信号  $WS$  を共通化する。これにより画像表示装置 11 では、書込信号  $WS$  を伝送する走査線  $WSL$  の線幅を従来に比して幅広に作成することができ、従来に比して走査線  $WSL$  のインピーダンスを低減することができる。

#### 【0059】

すなわち図 1 との対比により図 13 に示すように、単に書込信号  $WS[1, 2]$  のみを連続する奇数ラインと偶数ラインとで共通化した場合、この連続する 2 ラインの画素回路 15 が同時に同一の階調に設定されることになる。またこの 2 ラインで、電源用駆動信号  $DS[1]$ 、 $DS[2]$  の立ち下がりが 1 水平走査期間だけ相違することにより、この 2 ラインで輝度差が生じることになる。従ってこの場合は、走査線  $WS$  を連続する 2 ラインで共通化すると、垂直方向の解像度が  $1/2$  に低下し、さらにライン間で発光輝度が相違することになる。しかしながら画像表示装置 11 によれば、この連続する 2 ラインを時分割により駆動して、垂直方向の解像度の劣化、ライン間における発光輝度の相違を生じることなく、走査線  $WS$  の数を低減し、走査線  $WSL$  の線幅を増大させることができる。

40

#### 【0060】

なおライン毎に走査線  $WSL$  を配置する場合の走査線幅を  $d$ 、連続するラインで走査線  $WSL$  を共通化して増大させる線幅を  $\Delta d$  とすると、次式により示すように、共通化した走査線  $WSL$  の抵抗値  $R_{ws}$  を表すことができる。従って走査線の共通化により、走査線

50

W S L の抵抗値  $R_{ws}$  を低減することができる。従ってその分、シェーディングに対するマージンを増大させることができる。なおここで  $R$  は、ライン毎に走査線 W S L を配置する場合の走査線 W S L の抵抗値である。

【 0 0 6 1 】

【数 2】

$$R_{ws} = R \cdot \left( \frac{l}{d + \Delta d} \right) \quad \dots \quad (2)$$

10

【 0 0 6 2 】

また走査線数を  $1/2$  に低減できることにより、表示部 1 2 において走査線 W S L が占める面積を低減することができ、これにより歩留まりを向上し、生産性を向上することができる。すなわちこの場合、この (2) 式により、シェーディング視認限界となるように走査線 W S L の線幅を設定することにより、表示部 1 2 に占める走査線 W S の割合を減少させ、画素内における走査線と他の配線との短絡を防ぐことができる。

【 0 0 6 3 】

また従来に比して画素回路のレイアウトを簡略化し、設計の自由度を格段的に向上することができる。すなわちシェーディング視認限界を下回るよう走査線の線幅を設定することにより、シェーディングに対する走査線線幅設計にマージンを持たせることができる。

20

【 0 0 6 4 】

また走査線駆動回路 1 4 の構成を簡略化することができる。また走査線駆動回路 1 4 を構成する集積回路の端子数を低減することができ、これによっても生産性、歩留りを向上することができる。また非発光期間がほぼ  $1/2$  フィールドの期間を占めることにより、従来に比して黒表示の時間を拡大してコントラストを向上することができる。

【 0 0 6 5 】

〔実施の形態の効果〕

以上の構成によれば、奇数ラインと続く偶数ラインとで電源用駆動信号を時分割で電源電圧に設定すると共に、この時分割の設定に対応するように書込信号を設定し、この奇数ラインと続く偶数ラインとで書込信号の走査線を共通化することにより、走査線のインピーダンスを従来に比して低減することができる。

30

【 0 0 6 6 】

また駆動トランジスタのしきい値電圧補正処理を実行して階調設定電圧を設定することにより、駆動トランジスタのしきい値電圧のばらつきによる画質劣化を有効に回避することができる。

【 0 0 6 7 】

<変形例>

なお上述の実施の形態においては、電源用駆動信号の立ち下げにより非発光期間を開始する場合について述べたが、本発明はこれに限らず、書込信号による書込トランジスタの制御により保持容量のゲート側端の電圧をしきい値電圧補正用の固定電圧  $V_{ofs}$  以下の電圧に設定して非発光期間を開始するようにしてもよい。

40

【 0 0 6 8 】

また上述の実施の形態においては、図 4 について上述した基本の構成を前提に、図 1 0 に示すように、駆動トランジスタのしきい値電圧、移動度のばらつきを補正する処理を実行する場合について述べたが、本発明はこれに限らず、実用上十分な特性を確保できる場合には、図 4 について上述した基本の構成により各画素回路を構成して、電源用駆動信号による駆動トランジスタのドレイン電圧の制御により、発光期間と非発光期間とを交互に繰り返すようにしてもよい。

50

## 【0069】

また上述の実施の形態においては、駆動トランジスタを介した保持容量の端子間電圧の放電を複数回の期間で実行する場合について述べたが、本発明はこれに限らず、この放電の処理を1回の期間で実行する場合にも広く適用することができる。

## 【0070】

また上述の実施の形態においては、Nチャンネル型のトランジスタを駆動トランジスタに適用する場合について述べたが、本発明はこれに限らず、Pチャンネル型のトランジスタを駆動トランジスタに適用する画像表示装置等に広く適用することができる。

## 【0071】

また上述の実施の形態においては、本発明を有機EL素子の画像表示装置に適用する場合について述べたが、本発明はこれに限らず、電流駆動型の各種自発光素子による画像表示装置に広く適用することができる。

## 【産業上の利用可能性】

## 【0072】

本発明は、例えば有機EL素子によるアクティブマトリックス型の画像表示装置に適用することができる。

## 【図面の簡単な説明】

## 【0073】

【図1】本発明の実施の形態に係る画像表示装置の動作の説明に供するタイムチャートである。

【図2】本発明の実施の形態に係る画像表示装置を示すブロック図である。

【図3】図2の画像表示装置の画素回路の構成を示す接続図である。

【図4】図3の画素回路の基本動作の説明に供するタイムチャートである。

【図5】図4のタイムチャートの説明に供する接続図である。

【図6】図5の続きの説明に供する接続図である。

【図7】図6の続きの説明に供する接続図である。

【図8】図7の続きの説明に供する接続図である。

【図9】図8の続きの説明に供する接続図である。

【図10】具体的な画素回路の動作の説明に供する信号波形図である。

【図11】表示部のレイアウトを示す平面図である。

【図12】図11のレイアウトに対応する接続図である。

【図13】単に走査線を共通化した場合の動作の説明に供するタイムチャートである。

【図14】シェーディングの説明に供する図である。

## 【符号の説明】

## 【0074】

1、11……画像表示装置、2、12……表示部、3、13……信号線駆動回路、4、14……走査線駆動回路、15……画素回路、18……有機EL素子、Cs……保持容量、Tr1、Tr2……トランジスタ

10


20

30


40




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【図 10】




【図 1 1】




【图 1 3】



【図 1 2】



【 図 1 4 】



---

フロントページの続き

(51)Int.Cl. F I テーマコード (参考)  
H 0 5 B 33/14 A

(72)発明者 内野 勝秀

東京都港区港南 1 丁目 7 番 1 号 ソニー株式会社内

F ターム (参考) 3K107 AA01 BB01 CC33 CC45 EE03 HH04 HH05

5C080 AA06 BB05 DD05 FF11 FF12 HH09 JJ02 JJ03 JJ04 JJ06

|                |                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        |         |            |
|----------------|--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|---------|------------|
| 专利名称(译)        | 图像显示装置和图像显示装置的驱动方法                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     |         |            |
| 公开(公告)号        | <a href="#">JP2010060601A</a>                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          | 公开(公告)日 | 2010-03-18 |
| 申请号            | JP2008223226                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           | 申请日     | 2008-09-01 |
| [标]申请(专利权)人(译) | 索尼公司                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   |         |            |
| 申请(专利权)人(译)    | 索尼公司                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   |         |            |
| [标]发明人         | 伴田智壮<br>山下淳一<br>内野勝秀                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   |         |            |
| 发明人            | 伴田 智壮<br>山下 淳一<br>内野 勝秀                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                |         |            |
| IPC分类号         | G09G3/30 G09G3/20 H01L51/50                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            |         |            |
| CPC分类号         | G09G3/3233 G09G2300/0842 G09G2310/0218                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 |         |            |
| FI分类号          | G09G3/30.J G09G3/20.611.J G09G3/20.622.M G09G3/20.624.B G09G3/20.642.A H05B33/14.A G09G3/3233 G09G3/3266 G09G3/3275                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    |         |            |
| F-TERM分类号      | 3K107/AA01 3K107/BB01 3K107/CC33 3K107/CC45 3K107/EE03 3K107/HH04 3K107/HH05 5C080/AA06 5C080/BB05 5C080/DD05 5C080/FF11 5C080/FF12 5C080/HH09 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C080/JJ06 5C380/AA01 5C380/AB06 5C380/AB34 5C380/AB45 5C380/AB46 5C380/BA12 5C380/BA19 5C380/BA20 5C380/BA28 5C380/BA31 5C380/BA38 5C380/BA39 5C380/BB02 5C380/BB05 5C380/CA04 5C380/CA32 5C380/CA53 5C380/CA54 5C380/CB05 5C380/CB09 5C380/CB20 5C380/CB27 5C380/CB31 5C380/CC02 5C380/CC03 5C380/CC04 5C380/CC05 5C380/CC06 5C380/CC07 5C380/CC26 5C380/CC27 5C380/CC33 5C380/CC41 5C380/CC54 5C380/CC62 5C380/CC77 5C380/CD022 5C380/CE04 5C380/CE13 5C380/CF09 5C380/CF48 5C380/DA02 5C380/DA06 5C380/DA32 5C380/DA47 5C380/DA48 5C380/EA09 5C380/HA03 5C380/HA05 |         |            |
| 外部链接           | <a href="#">Espacenet</a>                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              |         |            |

# 摘要(译)

本发明例如被应用于使用有机EL元件的有源矩阵型图像显示装置，并且与现有技术相比减小了扫描线的阻抗。根据本发明，在奇数行和随后的偶数行上以时分方式将电源驱动信号DS [1]和DS [2]设置为电源电压Vcc，并且支持时分设置。写入信号WS被设置为，并且写入信号WS的扫描线由奇数线和随后的偶数线共享。[选型图]图1

