

【特許請求の範囲】

【請求項 1】

電流駆動による画素をマトリックス状に配置してなる表示部と、前記表示部を駆動する駆動回路とを有するディスプレイ装置において、

前記画素が、

発光素子と、

ソースフォロワ回路構成により前記発光素子を駆動するトランジスタと、

前記トランジスタのゲートソース間に設けられたコンデンサと、

前記トランジスタへの電源の供給を停止する電源用のスイッチ回路と、

前記トランジスタのソースを基準電圧に接続する基準電圧用のスイッチ回路と、

前記トランジスタのゲートを信号線に接続する信号線用のスイッチ回路とを有し、

前記駆動回路は、

前記電源用のスイッチ回路、前記基準電圧用のスイッチ回路、前記信号線用のスイッチ回路の駆動により、前記信号線の信号レベルを前記コンデンサに設定し、該コンデンサに設定した信号レベルによるゲートソース間電圧により前記トランジスタで前記発光素子を電流駆動し、

前記コンデンサにおける前記信号線への信号レベルの設定において、

前記基準電圧用のスイッチ回路により前記トランジスタのソースを前記基準電圧に接続して、前記信号線用のスイッチ回路により前記トランジスタのゲートを前記信号線に接続して前記コンデンサに前記信号線の電位を設定し、

少なくとも前記基準電圧用のスイッチ回路により前記トランジスタのソースを前記基準電圧に接続している期間、前記電源用のスイッチ回路により前記トランジスタへの電源の供給を停止する

ことを特徴とするディスプレイ装置。

【請求項 2】

前記トランジスタ、前記電源用のスイッチ回路、前記基準電圧用のスイッチ回路、前記信号線用のスイッチ回路が n チャンネル MOS 型のトランジスタにより形成された

ことを特徴とする請求項 1 に記載のディスプレイ装置。

【請求項 3】

電流駆動による画素をマトリックス状に配置してなるディスプレイ装置において、

前記画素が、

発光素子と、

ソースフォロワ回路構成により前記発光素子を駆動するトランジスタと、

前記トランジスタのゲートソース間に設けられたコンデンサと、

前記トランジスタのソースを基準電圧に接続して、前記トランジスタのソース電位を前記基準電圧により設定する基準電圧用のスイッチ回路と、

前記基準電圧用のスイッチ回路により前記トランジスタのソースを前記基準電圧に接続している期間において、前記トランジスタのゲートを信号線に接続して前記コンデンサに前記信号線の信号レベルを設定する信号線用のスイッチ回路と、

少なくとも、前記基準電圧用のスイッチ回路により前記トランジスタのソースを前記基準電圧に接続している期間の間、前記トランジスタへの電源の供給を停止する電源用のスイッチ回路と

を備えることを特徴とするディスプレイ装置。

【請求項 4】

電流駆動による画素をマトリックス状に配置してなる表示部を有するディスプレイ装置の駆動方法において、

前記画素が、

発光素子と、

ソースフォロワ回路構成により前記発光素子を駆動するトランジスタと、

前記トランジスタのゲートソース間に設けられたコンデンサと、

前記トランジスタへの電源の供給を停止する電源用のスイッチ回路と、
前記トランジスタのソースを基準電圧に接続する基準電圧用のスイッチ回路と、
前記トランジスタのゲートを信号線に接続する信号線用のスイッチ回路とを有し、
前記ディスプレイ装置の駆動方法は、
前記電源用のスイッチ回路、前記基準電圧用のスイッチ回路、前記信号線用のスイッチ回路の駆動により、前記信号線の信号レベルを前記コンデンサに設定し、該コンデンサに設定した信号レベルによるゲートソース間電圧により前記トランジスタで前記発光素子を電流駆動し、
前記コンデンサにおける前記信号線への信号レベルの設定において、
前記基準電圧用のスイッチ回路により前記トランジスタのソースを前記基準電圧に接続して、前記信号線用のスイッチ回路により前記トランジスタのゲートを前記信号線に接続して前記コンデンサに前記信号線の電位を設定し、
少なくとも前記基準電圧用のスイッチ回路により前記トランジスタのソースを前記基準電圧に接続している期間、前記電源用のスイッチ回路により前記トランジスタへの電源の供給を停止する
ことを特徴とするディスプレイ装置の駆動方法。

10

【発明の詳細な説明】

【技術分野】

【0001】

20

本発明は、ディスプレイ装置及びディスプレイ装置の駆動方法に関し、例えば有機EL (Electro Luminescence) によるディスプレイ装置等の電流駆動による自発光の表示装置に適用することができる。本発明は、ソースフォロワ回路構成により発光素子を電流駆動するトランジスタに対して、ゲートソース間電圧の設定のためにソースを基準電圧に設定する期間、トランジスタに電源を接続しないようにすることにより、ソースフォロワ回路構成により発光素子を電流駆動するトランジスタに対して、ゲートソース間に設けたコンデンサへの電圧の設定により階調を設定する場合に、消費電力を低減し、さらには隣接する画素からの影響を有効に回避することができるようにする。

【背景技術】

【0002】

30

従来、有機ELの表示装置においては、例えばUSP5,684,365、特開平8-234683号公報等にディスプレイ装置への応用が種々に提案されるようになされている。

【0003】

すなわち図5に示すように、この種のディスプレイ装置1において、表示部2は、マトリックス状に配置されてなる画素(PX)3に対して、走査線SCNがライン単位で水平方向に設けられ、またこの走査線SCNと直交するように信号線SIGが各列毎に垂直方向に設けられる。このようにして形成されてなる表示部2に対して、ディスプレイ装置1は、垂直駆動回路4により走査線SCNを駆動して順次ライン単位で表示部2の画素3を選択すると共に、この画素3の選択に対応するように水平駆動回路5により信号線SIGを駆動して各画素3の階調を設定するようになされている。

40

【0004】

このため垂直駆動回路4は、ライトスキャン回路(WSCN)4Aにより、各画素3への書き込みをライン単位で順次指示する書き込み信号WSを生成し、この書き込み信号WSを走査線SCNに出力して各画素3における階調の設定を制御するようになされている。また水平駆動回路5は、各画素3の階調を指示する階調データD1に応じて駆動信号を生成し、この駆動信号を水平セクタ(HSEL)5Aにより各信号線SIGに振り分けて出力し、これらによりディスプレイ装置1は、ライン単位で各画素3の階調を設定するようになされている。

【0005】

50

有機ＥＬのディスプレイ装置においては、このようにして駆動される各画素３が、電流駆動による自発光型の素子である有機ＥＬによるＥＬ素子と、このＥＬ素子を駆動する各画素の駆動回路（以下、画素回路と呼ぶ）とにより形成されるようになされている。

【０００６】

しかしてこのようにして形成されるディスプレイ装置においては、ＮチャンネルＭＯＳ型のＴＦＴ（Thin Film Transistor）により各画素回路を形成することにより、アモルファスシリコンのプロセスを適用してＥＬ素子と画素回路とをガラス基板上に一体に形成することができ、これにより図６に示すように、ソースフォロワ回路構成によりＥＬ素子１２を駆動することが考えられる。

【０００７】

すなわちこの図６に示すディスプレイ装置１１は、各画素３において、ＥＬ素子１２のアノードにソースを接続してなるソースフォロワ回路構成のトランジスタＴＲ２によりＥＬ素子１２を電流駆動するように形成され、このトランジスタＴＲ２のゲートに信号レベル保持用のコンデンサＣ１が設けられる。ここでこの信号レベル保持用のコンデンサＣ１は、一端がトランジスタＴＲ２のゲートに接続され、他端が基準電圧に接続され、この図６の例では、この基準電圧が電源電圧Ｖｃｃに設定される。ディスプレイ装置１１は、ライトスキャン４Ａから出力される書き込み信号ＷＳによりオン動作するトランジスタＴＲ１により、この信号レベル保持用のコンデンサＣ１が信号線ＳＩＧに接続され、これにより書き込み信号ＷＳに応動して信号線ＳＩＧに出力される駆動信号の信号レベルによりトランジスタＴＲ２のゲート電圧Ｖｇが設定される。これによりこのディスプレイ装置１１は、このように設定されたゲート電圧Ｖｇに応じた電流によりＥＬ素子１２を駆動し、階調データＤ１に応じた階調により各画素３のＥＬ素子１２を発光させて所望の画像を表示できるようになされている。

【０００８】

しかしながら有機ＥＬにおいては、図７に示すように、使用により電流が流れ難くなる方向に電流電圧特性が変化する。なおこの図７及び図８において、符号Ｌ１が初期の特性を示し、符号Ｌ２が経時変化による特性を示すものである。これに対して図６について上述したソースフォロワ回路による駆動においては、図８に示すように、トランジスタＴＲ２のドレインソース間電圧Ｖｄｓ・ソースドレイン電流Ｉｄｓの特性曲線に対して、負荷による特性曲線が交差してなる交点が動作点となる。これにより有機ＥＬにおいて、電圧電流特性が変化すると、その分、ＥＬ素子に流れる電流が減少し、これらにより各画素の輝度が徐々に低下する問題がある。

【０００９】

この問題を解決する１つの方法として、このようなゲート電圧Ｖｇによる階調の設定に代えてゲートソース間電圧Ｖｇｓによる階調の設定によりＥＬ素子の駆動電流を制御する方法が考えられる。すなわちＴＦＴのドレイン電流Ｉｄｓにおいては、 $(1/2) \times \mu \times (W/L) C_{ox} (V_{gs} - V_{th})^2$ により表され、これによりゲートソース間電圧Ｖｇｓによる階調の設定により経時変化による駆動電流の変化を防止することができる。ここでμはキャリアの移動度、Ｗはゲート幅、Ｌはゲート長、Ｃoxは単位面積当たりのゲート容量、Ｖthはしきい値電圧である。

【００１０】

このため図６との対比により図９に示すように、各画素２２において、トランジスタＴＲ２のゲートに対する信号レベル保持用のコンデンサＣ１の配置に代えて、このトランジスタＴＲ２のゲートソース間に信号レベル保持用のコンデンサＣ２を配置し、この信号レベル保持用のコンデンサＣ２に信号線ＳＩＧの信号レベルを設定する。またドライブスキャン信号ｄｓによりオン動作するトランジスタＴＲ３をトランジスタＴＲ２のソースに接続し、信号レベル保持用のコンデンサＣ２に信号線ＳＩＧの信号レベルを設定する期間の間、このトランジスタＴＲ３によりトランジスタＴＲ２のソース電位を一定電位に設定する。なお図９においては、この一定電位がアース電位の場合である。またこのような画素２２による表示部２３の構成に対応して、垂直駆動回路２４においては、ライトスキャン

10

20

30

40

50

回路 2 4 A に加えて、このライトスキャン回路 2 4 A による書き込み信号 W S の出力に同期してドライブスキャン信号 d s を出力するドライブスキャン回路 (D S C N) 2 4 B を設ける。また水平駆動回路 2 5 においては、これらの構成に対応するように駆動信号を生成する。

【 0 0 1 1 】

しかして實際上、図 1 0 (A) ~ (D) に示すように、トランジスタ T R 3 をオン状態に切り換えると、トランジスタ T R 2 のソース電位においては、除々に電圧が立ち下がる。これによりこの場合、書き込み信号 W S によるコンデンサ C 2 への信号線 S I G の信号レベルの設定に先行して、ドライブスキャン信号 d s によりトランジスタ T R 3 をオン動作させ、トランジスタ T R 2 (T R 1) のソース電圧 V s が立ち下がって十分に一定の電位となった後、書き込み信号 W S によりトランジスタ T R 3 をオン動作させ、信号レベル保持用のコンデンサ C 2 に信号線 S I G の信号レベル V i n を設定する。またその後、書き込み信号 W S を立ち下げてトランジスタ T R 2 をオフ状態に設定した後、ドライブスキャン信号 d s を立ち下げる。これによりこのソースフォロワ回路においては、ソース電圧 V s が立ち上がって信号レベル保持用のコンデンサ C 2 に設定された信号レベル V i n に応じた電流駆動により E L 素子 1 2 が発光を開始する。なお図 1 1 (A) ~ (D) は、図 1 0 の各期間 T 1 ~ T 4 に対応するトランジスタ T R 2 、 T R 3 の設定を示す接続図である。

10

【 0 0 1 2 】

このようにしてゲート電圧 V g による階調の設定に代えてゲートソース間電圧 V g s による階調の設定により E L 素子 1 2 の駆動電流を制御すれば、E L 素子 1 2 の特性が変化した場合であっても、階調データ D 1 により決まる一定電流により E L 素子 1 2 を駆動し得、これにより経時変化による画質劣化を有効に回避することができる。

20

【 0 0 1 3 】

しかしながらこの図 9 に示す構成においては、ドライブスキャン信号 d s によりトランジスタ T R 3 をオン動作させている期間 T 2 、 T 3 、 T 4 の間、トランジスタ T R 2 、トランジスタ T R 3 に電源 V C C から貫通電流が流れ続けることになる。これにより消費電力が増大する問題がある。

【 0 0 1 4 】

またこのような期間 T 2 、 T 3 、 T 4 においては、書き込み信号 W S により信号レベル保持用のコンデンサ C 2 に信号線 S I G の信号レベルを設定する期間 T 3 に比して広くすることが必要なことにより、複数ラインでこれらの期間 T 2 、 T 3 、 T 4 が重なり合い、これにより隣接する画素の影響が現れる。具体的には、図 1 2 に示すように、トランジスタ T R 3 のソース電位を設定する配線パターンにおいて、これら期間 T 2 ~ T 4 が重なってなる画素回路の電流が流れることにより、またこの配線パターンにおいては、ある程度の抵抗値を有することにより、例えば表示部 2 3 の上下でこれらの配線パターンを接地する場合には、垂直方向の画面中央側の画素程、トランジスタ T R 3 のソース電位が上昇し、その分、信号レベル保持用のコンデンサ C 2 の両端電圧が低下し、これにより図 1 3 に示すように、中央側で明るさが低下してなるようなシェーディングが発生する。

30

【 0 0 1 5 】

また図 1 4 に示すように、周囲を中間階調に設定し、中央に低階調の領域を形成した場合、この低階調の領域の下側に、階調の高い領域が形成され、いわゆる縦方向のクロストークが発生する。

40

【特許文献 1】U S P 5 , 6 8 4 , 3 6 5

【特許文献 2】特開平 8 - 2 3 4 6 8 3 号

【発明の開示】

【発明が解決しようとする課題】

【 0 0 1 6 】

本発明は以上の点を考慮してなされたもので、ソースフォロワ回路構成により発光素子を電流駆動するトランジスタに対して、ゲートソース間に設けたコンデンサへの電圧の設

50

定により階調を設定する場合に、消費電力を低減し、さらには隣接する画素からの影響を有効に回避することができるディスプレイ装置、ディスプレイ装置の駆動方法を提案しようとするものである。

【課題を解決するための手段】

【0017】

かかる課題を解決するため請求項1の発明においては、電流駆動による画素をマトリックス状に配置してなる表示部と、表示部を駆動して画素の階調を設定する駆動回路とを有するディスプレイ装置に適用して、画素が、発光素子と、ソースフォロワ回路構成により発光素子を駆動するトランジスタと、トランジスタのゲートソース間に設けられたコンデンサと、トランジスタへの電源の供給を停止する電源用のスイッチ回路と、トランジスタのソースを基準電圧に接続する基準電圧用のスイッチ回路と、トランジスタのゲートを信号線に接続する信号線用のスイッチ回路とを有し、駆動回路は、電源用のスイッチ回路、基準電圧用のスイッチ回路、信号線用のスイッチ回路の駆動により、信号線の信号レベルをコンデンサに設定し、該コンデンサに設定した信号レベルによるゲートソース間電圧によりトランジスタで発光素子を電流駆動し、コンデンサにおける信号線の信号レベルの設定において、基準電圧用のスイッチ回路によりトランジスタのソースを基準電圧に接続して、信号線用のスイッチ回路によりトランジスタのゲートを信号線に接続してコンデンサに信号線の電位を設定し、少なくとも基準電圧用のスイッチ回路によりトランジスタのソースを基準電圧に接続している期間、電源用のスイッチ回路によりトランジスタへの電源の供給を停止する。

10

20

【0018】

また請求項3の発明においては、電流駆動による画素をマトリックス状に配置してなる表示部を有するディスプレイ装置に適用して、画素が、発光素子と、ソースフォロワ回路構成により発光素子を駆動するトランジスタと、トランジスタのゲートソース間に設けられたコンデンサと、トランジスタのソースを基準電圧に接続して、トランジスタのソース電位を基準電圧により設定する基準電圧用のスイッチ回路と、基準電圧用のスイッチ回路によりトランジスタのソースを基準電圧に接続している期間において、トランジスタのゲートを信号線に接続してコンデンサに信号線の信号レベルを設定する信号線用のスイッチ回路と、少なくとも、基準電圧用のスイッチ回路によりトランジスタのソースを基準電圧に接続している期間の間、トランジスタへの電源の供給を停止する電源用のスイッチ回路とを備えるようにする。

30

【0019】

また請求項4の発明においては、電流駆動による画素をマトリックス状に配置してなる表示部を有するディスプレイ装置の駆動方法に適用して、画素が、発光素子と、ソースフォロワ回路構成により画素の発光素子を駆動するトランジスタと、トランジスタのゲートソース間に設けられたコンデンサと、トランジスタへの電源の供給を停止する電源用のスイッチ回路と、トランジスタのソースを基準電圧に接続する基準電圧用のスイッチ回路と、トランジスタのゲートを信号線に接続する信号線用のスイッチ回路とを有し、ディスプレイ装置の駆動方法は、電源用のスイッチ回路、基準電圧用のスイッチ回路、信号線用のスイッチ回路の駆動により、信号線の信号レベルをコンデンサに設定し、該コンデンサに設定した信号レベルによるゲートソース間電圧によりトランジスタで発光素子を電流駆動し、コンデンサにおける信号線の信号レベルの設定において、基準電圧用のスイッチ回路によりトランジスタのソースを基準電圧に接続して、信号線用のスイッチ回路によりトランジスタのゲートを信号線に接続してコンデンサに信号線の電位を設定し、少なくとも基準電圧用のスイッチ回路によりトランジスタのソースを基準電圧に接続している期間、電源用のスイッチ回路によりトランジスタへの電源の供給を停止する。

40

【0020】

請求項1の構成により、電源用のスイッチ回路、基準電圧用のスイッチ回路、信号線用のスイッチ回路の駆動により、信号線の信号レベルをコンデンサに設定し、該コンデンサに設定した信号レベルによるゲートソース間電圧によりトランジスタで発光素子を電流駆

50

動し、コンデンサにおける信号線の信号レベルの設定において、基準電圧用のスイッチ回路によりトランジスタのソースを基準電圧に接続して、信号線用のスイッチ回路によりトランジスタのゲートを信号線に接続してコンデンサに信号線の電位を設定するようにすれば、ソースフォロワ回路構成による発光素子の駆動において、この発光素子の特性が変化した場合でも、この特性の変化による駆動電流の変化を防止することができる。このとき少なくとも基準電圧用のスイッチ回路によりトランジスタのソースを基準電圧に接続している期間、電源用のスイッチ回路によりトランジスタへの電源の供給を停止すれば、基準電圧用のスイッチ回路によりトランジスタのソースを基準電圧に接続した場合であっても、このトランジスタにあっては電流が流れないようにすることができ、その分、消費電力を少なくすることができる。またこのように電流が流れないことにより、表示部の各部において、基準電圧が変化しないようにし得、これによりこの基準電圧の変化による隣接する画素からの影響を有効に回避して、縦方向のシェーディング、クロストーク等を防止することができる。

【0021】

これにより請求項3、請求項4の構成によれば、消費電力を低減し、さらには隣接する画素からの影響を有効に回避することができるディスプレイ装置、ディスプレイ装置の駆動方法を提供することができる。

【発明の効果】

【0022】

本発明によれば、ソースフォロワ回路構成により発光素子を電流駆動するトランジスタに対して、ゲートソース間に設けたコンデンサへの電圧の設定により階調を設定する場合に、消費電力を低減し、さらには隣接する画素からの影響を有効に回避することができる。

【発明を実施するための最良の形態】

【0023】

以下、適宜図面を参照しながら本発明の実施例を詳述する。

【実施例1】

【0024】

(1) 実施例の構成

図2は、図5、図9との対比により本発明の実施例に係るディスプレイ装置を示すブロック図である。このディスプレイ装置31において、表示部32は、電流駆動による画素(PX)33をマトリックス状に配置され、この画素33に対して、3つの走査線SCN、SCN1、SCN2がライン単位で水平方向に設けられる。またこれらの走査線SCN、SCN1、SCN2と直交するように信号線SIGが各列毎に垂直方向に設けられる。このようにして形成されてなる表示部2に対して、ディスプレイ装置31は、垂直駆動回路34により走査線SCN、SCN1、SCN2を駆動して順次ライン単位で画素33に設けられた画素回路の動作を制御すると共に、この画素回路の制御に対応するように水平駆動回路25により信号線SIGを駆動して各画素33の階調を設定するようになされている。

【0025】

このため垂直駆動回路34は、ライトスキャン回路(WSCN)34Aにより、各画素33への書き込みをライン単位で順次指示する書き込み信号WSを生成し、この書き込み信号WSを走査線SCNに出力して各画素33における階調の設定を制御するようになされている。またこのライトスキャン回路34Aによる書き込み信号WSの出力に同期してドライブスキャン信号ds1、ds2をそれぞれ出力するドライブスキャン回路(DSCN)34B、ドライブスキャン回路(DSCN2)34Cが設けられるようになされている。

【0026】

また水平駆動回路35においては、各画素33の階調を指示する階調データD1に応じて駆動信号を生成し、この駆動信号を水平セクタ(HSEL)35Aにより各信号線S

10

20

30

40

50

I G に振り分けて出力するようになされている。

【0027】

図1は、図9との対比によりこのディスプレイ装置1に係る各画素33を示す接続図である。このディスプレイ装置1に係る画素33においては、図9を用いて説明した画素22の構成において、トランジスタTR2のドレインと電源VCCとの間に、トランジスタTR4が設けられる。このディスプレイ装置31は、このトランジスタTR4の制御によりトランジスタTR2への電源の供給が停止されてEL素子12の発光が停止され、トランジスタTR2のゲートソース間電圧を信号線SIGにより設定する期間の間、トランジスタTR2に電流が流れないように設定される。これによりこの実施例では、消費電力を低減し、さらには垂直方向に隣接する画素による各種の影響を防止するようになされている。なお画素33を構成するトランジスタTR1~TR4は、NチャンネルMOS型のTFTであり、水平駆動回路35、垂直駆動回路34と共にガラス基板上に、アモルファスプロセスにより一体に形成されるようになされている。

10

【0028】

すなわち図3に示すように、垂直駆動回路34においては、ライトスキャン回路34Aにより、階調データD1による1フレーム(1f)において、水平走査期間(1H)単位で順次走査線SCNの書き込み信号WSを立ち上げ(図3(A))、これにより対応するラインの画素回路において、トランジスタTR1をオン状態に設定してトランジスタTR2のゲートソースに設けられているコンデンサC2に信号線SIGの電圧Vinを設定する。これによりディスプレイ装置1では、トランジスタTR2が、ソースフォロワ回路構成により画素33の発光素子12を駆動するトランジスタを構成し、トランジスタTR1が、このトランジスタTR2のゲートを信号線SIGに接続してコンデンサC2に信号線SIGの信号レベルを設定する信号線用のスイッチ回路を構成するようになされている。

20

【0029】

このようにしてコンデンサC2に信号線SIGの信号レベルを設定する際に、垂直駆動回路34は、ドライブスキャン回路34Bよりドライブスキャン信号ds1を立ち上げ(図3(B))、これによりトランジスタTR2のソースを基準電圧に接続する。なおここでこのディスプレイ装置31では、この基準電位がアース電位に設定される。これによりディスプレイ装置31では、いわゆるブートストラップ回路により、信号線SIGの信号レベルをコンデンサC2に確実に設定するようになされている。これによりトランジスタTR3は、トランジスタTR2のソースを基準電圧に接続して、トランジスタTR2のソース電位を基準電圧により設定する基準電圧用のスイッチ回路を構成するようになされている。

30

【0030】

垂直駆動回路34は、これら書き込み信号WS、ドライブスキャン信号ds1に対して、ドライブスキャン信号ds1より先行してドライブスキャン回路34Bよりドライブスキャン信号ds2を立ち上げ(図3(C))、これら書き込み信号WS、ドライブスキャン信号ds1が立ち上がっている期間の間、トランジスタTR4をオフ状態に設定し、これにより少なくとも基準電圧用のスイッチ回路によりトランジスタTR2のソースを基準電圧に接続している期間においては、トランジスタTR2のドレインを電源VCCから切り離すようになされている。

40

【0031】

これにより各画素回路は、1フィールドの所定の期間TAにおいて、図4(A)に示すように、トランジスタTR1、TR3がオフ状態に設定され、またトランジスタTR4がオン状態に設定され、コンデンサC2に設定されてなる信号線SIGの電圧Vinによるゲートソース間電圧Vgsに応じた電流IdsによりトランジスタTR2でEL素子12を電流駆動するようになされている。またこの状態でドライブスキャン回路34Cよりドライブスキャン信号ds2が立ち上げられると、図4(B)に示すように、トランジスタTR2への電源VCCの供給が停止され、図3において期間TBにより示すように、トランジスタTR2のソース電圧Vs(図3(D))においては、EL素子12の電流特性に

50

より流れる電流により徐々に低下し、このソース電圧 V_s の低下に伴ってトランジスタ T_{R2} のゲート電圧 V_g (図3(E)) も徐々に低下し、トランジスタ T_{R2} のソース電圧 V_s が EL 素子 12 のしきい値電圧 V_{th} になると、これらソース電圧 V_s 、ゲート電圧 V_g の低下が停止することになる。

【0032】

この実施例では、このようにトランジスタ T_{R2} のソース電圧 V_s が EL 素子 12 のしきい値電圧 V_{th} とほぼ一致してなる時点で、ドライブスキャン回路 34B よりドライブスキャン信号 d_s1 が立ち上げられ、これにより図4(C)に示すようにトランジスタ T_{R3} がオン状態に設定されてトランジスタ T_{R2} のソース電圧 V_s がアース電位に立ち下げられる(図3における期間 T_C)。

10

【0033】

またこのようにしてソース電圧 V_s をアース電位に設定した状態で、書き込み信号 W_S が立ち上げられ、図4(D)に示すように、トランジスタ T_{R1} がオン状態に設定され、これにより信号線 SIG の電位 V_{in} がコンデンサ C_2 に設定される(図3における期間 T_D)。その後、画素 33 においては、書き込み信号 W_S が立ち上げられて、図4(E)に示すように、トランジスタ T_{R1} がオフ状態に戻され(図3における期間 T_E)、また続いてドライブスキャン信号 d_s1 、 d_s2 が順次立ち上げられ、これにより図4(F)に示すように、元の状態に戻され、電源 V_{CC} によりトランジスタ T_{R2} が、動作して EL 素子 12 の駆動を開始する。

【0034】

20

これによりトランジスタ T_{R2} においては、コンデンサ C_2 に設定されてなるゲートソース間電圧 V_{gs} の差を保ったままゲート電圧 V_g 、ソース電圧 V_s が徐々に立ち上がり、この立ち上がりにより EL 素子 12 が発光を開始する。またコンデンサ C_2 に設定されてなるゲートソース間電圧 V_{gs} に対応する電圧にまでソース電圧 V_s が立ち上がると、ゲート電圧 V_g 、ソース電圧 V_s の変化が停止し、この状態でゲートソース間電圧 V_{gs} に対応する駆動電流 I_{ds} により EL 素子 12 を駆動する。

【0035】

(2) 実施例の動作

以上の構成において、このディスプレイ装置 31 は(図2)、垂直駆動回路 34 による走査線 SCN 、 $SCN1$ 、 $SCN2$ の駆動により順次ライン単位で表示部 32 の画素 33 が選択され、またこの画素 33 の選択により水平駆動回路 35 により駆動される信号線 SIG の信号レベルが各画素 33 に設定される。ディスプレイ装置 31 は、この各画素 33 に設定した信号レベルにより各画素 33 が発光して所望の画像が表示される。

30

【0036】

ディスプレイ装置 31 では(図1、図3、図4)、各画素 33 において、EL 素子 12 を駆動するソースフォロワ回路構成のトランジスタ T_{R2} のゲートソースにコンデンサ C_2 が設けられ、トランジスタ T_{R3} によるスイッチ回路によりこのトランジスタ T_{R2} のソースを基準電圧であるアース電位に設定した状態で、トランジスタ T_{R1} によるスイッチ回路によりトランジスタ T_{R2} のゲートを信号線 SIG に接続することにより、このような信号線 SIG の信号レベルが各画素 33 に設定される。

40

【0037】

これによりこのディスプレイ装置 31 では、EL 素子 12 の特性が経時変化した場合でも、階調データ $D1$ に応じた電流駆動により EL 素子 12 を駆動することができる。また画素回路を n チャンネル MOS 型による TFT トランジスタにより構成して、ソースフォロワ回路構成による EL 素子 12 を電流駆動して、このような駆動を実現することができる。

【0038】

しかしながら何ら対策を講じない場合には、各画素 33 において、トランジスタ T_{R2} 、 T_{R3} を介して電流が流れ続け、その分、無駄に電力を消費して消費電力が増大することになる。またこの電流による基準電圧の変化により垂直方向に隣接する画素による影響

50

が発生し、縦シェーディング、クロストークが発生する。

【 0 0 3 9 】

このためこの実施例においては、トランジスタ T R 2 のドレインと電源 V C C との間にトランジスタ T R 4 が設けられ、少なくともトランジスタ T R 3 によりトランジスタ T R 2 のソースを基準電圧に接続している期間の間、このトランジスタ T R 4 によりトランジスタ T R 2 への電源 V C C の供給が停止される。これによりトランジスタ T R 2、T R 3 を介して電源 V C C から電流が流れないようにし得、このような電流が流れ続けてなることによる消費電力の増大が防止される。またこのような電流による垂直方向に隣接する画素による影響を防止して縦シェーディング、クロストークを防止し、ユニフォーミティの高い画質を得ることができる。

10

【 0 0 4 0 】

この実施例では、トランジスタ T R 4 によりトランジスタ T R 2 への電源 V C C の供給を停止した後、トランジスタ T R 2 のソース電圧 V s が十分に立ち下がって、信号線 S I G による電位 V i n をコンデンサ C 2 に設定するように、トランジスタ T R 1、T R 3 の動作が切り換えられ、これにより E L 素子 1 2 の発光、非発光の期間においては、このトランジスタ T R 4 のオンオフ制御により実行されて、この非発光の期間における消費電力を格段的に小さくすることができる。これにより簡易な制御により発光、非発光の期間を制御して消費電力を低減することもできる。

【 0 0 4 1 】

またこのようにして完全にトランジスタ T R 2 のソース電圧 V s が立ち下げられてコンデンサ C 2 が信号線 S I G の電圧 V i n により設定されることにより、E L 素子 1 2 に殆ど電流を流さないような階調の場合、すなわち黒の階調により E L 素子 1 2 を駆動する場合に、確実に画素の階調を黒レベルに設定し得、これにより高品位の画像を提供することができる。

20

【 0 0 4 2 】

(3) 実施例の効果

以上の構成によれば、ソースフォロワ回路構成により発光素子を電流駆動するトランジスタに対して、ゲートソース間電圧の設定のためにソースを基準電圧に設定する期間、トランジスタを電源 V C C に接続しないようにすることにより、ソースフォロワ回路構成により発光素子を電流駆動するトランジスタに対して、ゲートソース間に設けたコンデンサへの電圧の設定により階調を設定する場合に、消費電力を低減し、さらには隣接する画素からの影響を有効に回避することができる。

30

【 実施例 2 】

【 0 0 4 3 】

なお上述の実施例においては、ゲートソース間電圧の設定のためにソースを基準電圧に設定する期間の前後を含む期間について、トランジスタ T R 4 によりトランジスタ T R 2 への電源 V C C の供給を停止する場合について述べたが、本発明はこれに限らず、ソースを基準電圧に設定する期間の間だけ、トランジスタ T R 4 によりトランジスタ T R 2 への電源 V C C の供給を停止するようにしてもよく、さらにはこの期間の一部期間だけ、トランジスタ T R 4 によりトランジスタ T R 2 への電源 V C C の供給を停止するようにしてもよい。このようにしてもその分、消費電力を低減し得、また隣接画素の影響を回避することができる。

40

【 0 0 4 4 】

また上述の実施例においては、ライン単位で画素を駆動する場合に、垂直方向に基準電圧用の配線パターンを設けることを前提に、トランジスタ T R 2 への電源 V C C の供給を停止する場合について述べたが、本発明はこれに限らず、水平方向に基準電圧用の配線パターンを設ける場合にも広く適用することができる。

【 0 0 4 5 】

また上述の実施例においては、アモルファスシリコンのプロセスを適用して E L 素子と画素回路とをガラス基板上に一体に形成する場合について述べたが、本発明はこれに限ら

50

ず、ポリシリコンによりトランジスタを作成する場合、さらには表示部と別体にシリコン基板により駆動回路と作成して表示部と接続、一体化する場合等にも広く適用することができる。

【 0 0 4 6 】

また上述の実施例においては、有機 E L による発光素子を電流駆動する場合について述べたが、本発明はこれに限らず、電流駆動に係る種々の発光素子によるディスプレイ装置に広く適用することができる。

【産業上の利用可能性】

【 0 0 4 7 】

本発明は、ディスプレイ装置及びディスプレイ装置の駆動方法に関し、例えば有機 E L 表示装置等の電流駆動による自発光の表示装置に適用することができる。

【図面の簡単な説明】

【 0 0 4 8 】

【図 1】本発明の実施例に係るディスプレイ装置の画素回路を周辺構成と共に示す接続図である。

【図 2】図 1 の画素回路によるディスプレイ装置を示すブロック図である。

【図 3】図 1 の画素回路の動作の説明に供するタイムチャートである。

【図 4】図 3 のタイムチャートの説明に供する接続図である。

【図 5】ディスプレイ装置の構成を示すブロック図である。

【図 6】図 5 のディスプレイ装置の画素回路を周辺構成と共に示す接続図である。

【図 7】有機 E L 素子の特性を示す特性曲線図である。

【図 8】有機 E L 素子の動作点の変化の説明に供する特性曲線図である。

【図 9】ソースフォロワ回路構成による画素回路を周辺構成と共に示す接続図である。

【図 10】図 9 の画素回路の動作の説明に供するタイムチャートである。

【図 11】図 10 のタイムチャートの説明に供する接続図である。

【図 12】基準電圧の変動の説明に供する略線図である。

【図 13】縦シェーディングを示す略線図である。

【図 14】クロストークを示す略線図である。

【符号の説明】

【 0 0 4 9 】


1、11、21、31...ディスプレイ装置、2、23、32...表示部、3、22、33...画素、4、24、34...垂直駆動回路、4A、24A、34A...ライトスキャン回路、5、25、35...水平駆動回路、12...EL素子24B、34B、34C...ドライブスキャン回路、25A、35A...水平セレクト、C1、C2...コンデンサ、TR1～TR4...トランジスタ

10


20

30


【図 5】




【図 6】




【図 7】




【図 9】




【図 8】




【図 10】




【図 11】



【図 12】



【図 14】



【図 13】



フロントページの続き(51)Int.Cl.⁷

F I

テーマコード(参考)

G 0 9 G 3/20 6 4 1 D

H 0 3 K 17/78 E

H 0 5 B 33/14 A

专利名称(译)	显示装置和显示装置的驱动方法		
公开(公告)号	JP2005189383A	公开(公告)日	2005-07-14
申请号	JP2003428862	申请日	2003-12-25
[标]申请(专利权)人(译)	索尼公司		
申请(专利权)人(译)	索尼公司		
[标]发明人	山下淳一 内野胜秀		
发明人	山下 淳一 内野 胜秀		
IPC分类号	H01L51/50 G09G3/20 G09G3/30 H03K17/78 H05B33/14		
FI分类号	G09G3/30.J G09G3/20.611.A G09G3/20.611.D G09G3/20.621.A G09G3/20.624.B G09G3/20.641.D H03K17/78.E H05B33/14.A G09G3/3233 G09G3/3266 G09G3/3275 G09G3/3291		
F-TERM分类号	3K007/AB03 3K007/AB17 3K007/BA06 3K007/DB03 3K007/GA00 5C080/AA06 5C080/BB05 5C080/DD10 5C080/DD26 5C080/FF11 5C080/JJ01 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C080/JJ05 5J050/AA03 5J050/BB01 5J050/CC08 5J050/DD06 5J050/EE08 5J050/EE14 5J050/EE31 5J050/FF04 3K107/AA01 3K107/BB01 3K107/CC14 3K107/CC33 3K107/EE03 3K107/HH00 5C380/AA01 5C380/AB06 5C380/AB18 5C380/AB22 5C380/AB23 5C380/BA01 5C380/BB02 5C380/BB08 5C380/BD02 5C380/BD05 5C380/CA08 5C380/CA12 5C380/CB01 5C380/CB18 5C380/CB26 5C380/CB27 5C380/CC01 5C380/CC02 5C380/CC27 5C380/CC30 5C380/CC33 5C380/CC39 5C380/CC61 5C380/CC62 5C380/CC63 5C380/CC64 5C380/CD012 5C380/CD013 5C380/CD014 5C380/DA02 5C380/DA06		
外部链接	Espacenet		

摘要(译)

显示装置及其驱动方法技术领域本发明涉及一种显示装置及其驱动方法，适用于有机EL显示装置等电流驱动型自发光显示装置，并且通过源极跟随器电路结构而被用于电流驱动发光元件的晶体管。另一方面，当通过设置在栅极和源极之间的电容器的电压来设置灰度时，可以降低功耗并有效地避免来自相邻像素的影响。本发明涉及一种晶体管TR2，其通过源极跟随器电路配置来电流驱动发光元件12，并且在将源极设置为用于设置栅极-源极电压的参考电压的时段期间，将晶体管TR2设置为电源Vcc。尝试不连接。[选型图]图1

