

【特許請求の範囲】**【請求項 1】**

行状の走査線と、列状の信号線と、これらが交差する部分に行列状に配された画素回路とを含み、

前記画素回路は、少なくともサンプリングトランジスタと、駆動トランジスタと、保持容量と、接続ノードを介して該駆動トランジスタに接続する発光素子とを含み、

前記サンプリングトランジスタは、所定の書き込み期間で走査線から供給された制御信号に応じて導通し、信号線から供給された映像信号を該保持容量に保持し、

前記駆動トランジスタは、該保持容量に保持された映像信号の信号電位に応じた駆動電流を、該接続ノードを通して該発光素子に供給し、

前記発光素子は順方向と逆方向とで変動する該接続ノードの電位に応じてオン状態とオフ状態の間を遷移し、且つオン状態下で該駆動電流により発光する表示装置において、

閾電圧補正手段と移動度補正手段とカップリング手段とを含み、

前記閾電圧補正手段は、該書き込み期間に先行して該駆動トランジスタの閾電圧に相当する電圧を該保持容量に保持しておく閾電圧補正動作を行い、

前記移動度補正手段は、該書き込み期間の一部で且つ該発光素子がオフ状態にあるとき、該駆動電流を該保持容量に負帰還して該駆動トランジスタの移動度に応じた補正をかける移動度補正動作を行い、

前記カップリング手段は、該移動度補正動作に先たって該接続ノードに逆方向のカップリング電圧を入力し、以って該発光素子をオフ状態におくことを特徴とする表示装置。

【請求項 2】

前記カップリング手段は、補助容量と、該走査線と並行に配された制御線とを含み、前記補助容量はその一端が該接続ノードに接続し、他端が該制御線に接続し、該制御線の電位を切り換えることで該補助容量から該接続ノードに逆方向のカップリング電圧を入力することを特徴とする請求項 1 記載の表示装置。

【請求項 3】

前記カップリング手段は、該閾電圧補正動作の後で該移動度補正動作の前に該カップリング電圧を入力することを特徴とする請求項 1 記載の表示装置。

【請求項 4】

前記閾電圧補正手段は、該接続ノードの電位を逆方向にリセットして該発光素子をオフ状態にした上で閾電圧補正動作を行い、

前記接続ノードの電位は該閾電圧補正動作の過程で順方向に漸増して行き、

前記カップリング手段は、該カップリング電圧を入力して該接続ノードの電位を逆方向に戻し、以って該発光素子のオフ状態を維持することを特徴とする請求項 3 記載の表示装置。

【請求項 5】

前記閾電圧補正手段は、該カップリング手段が入力する逆方向のカップリング電圧の大きさを見込んで、該接続ノードを逆方向にリセットする電位を軽減し、以って該発光素子に過剰な逆バイアスがかからないようにしたことを特徴とする請求項 4 記載の表示装置。

【請求項 6】

前記カップリング手段が入力する逆方向のカップリング電圧は、最大レベルの映像信号を書き込む時の移動度補正動作で生じる該接続ノードの順方向の電位変動分よりも大きく設定されていることを特徴とする請求項 1 記載の表示装置。

【請求項 7】

行状の走査線と、列状の信号線と、これらが交差する部分に行列状に配された画素回路とを含み、

前記画素回路は、少なくともサンプリングトランジスタと、駆動トランジスタと、保持容量と、接続ノードを介して該駆動トランジスタに接続する発光素子とを含み、

前記サンプリングトランジスタは、所定の書き込み期間で走査線から供給された制御信号に応じて導通し、信号線から供給された映像信号を該保持容量に保持し、

10

20

30

40

50

前記駆動トランジスタは、該保持容量に保持された映像信号の信号電位に応じた駆動電流を、該接続ノードを通して該発光素子に供給し、

前記発光素子は順方向と逆方向とで変動する該接続ノードの電位に応じてオン状態とオフ状態の間を遷移し、且つオン状態下で該駆動電流により発光する表示装置の駆動方法において、

閾電圧補正手順と移動度補正手順とカップリング手順とを含み、

前記閾電圧補正手順は、該書き込み期間に先行して該駆動トランジスタの閾電圧に相当する電圧を該保持容量に保持しておく閾電圧補正動作を行い、

前記移動度補正手順は、該書き込み期間の一部で且つ該発光素子がオフ状態にあるとき、該駆動電流を該保持容量に負帰還して該駆動トランジスタの移動度に応じた補正をかける移動度補正動作を行い、

前記カップリング手順は、該移動度補正動作に先たって該接続ノードに逆方向のカップリング電圧を入力し、以って該発光素子をオフ状態におくことを特徴とする表示装置の駆動方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置及びその駆動方法に関する。

【背景技術】

【0002】

発光素子として有機ELデバイスを用いた平面自発光型の表示装置の開発が近年盛んになっている。有機ELデバイスは有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ELデバイスは印加電圧が10V以下で駆動するため低消費電力である。また有機ELデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに有機ELデバイスの応答速度は数 μ s程度と非常に高速であるので、動画表示時の残像が発生しない。

【0003】

有機ELデバイスを画素に用いた平面自発光型の表示装置の中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型の表示装置の開発が盛んである。アクティブマトリクス型平面自発光表示装置は、例えば以下の特許文献1ないし5に記載されている。

【特許文献1】特開2003-255856

【特許文献2】特開2003-271095

【特許文献3】特開2004-133240

【特許文献4】特開2004-029791

【特許文献5】特開2004-093682

【0004】

図24は従来のアクティブマトリクス型表示装置の一例を示す模式的な回路図である。表示装置は画素アレイ部1と周辺の駆動部とで構成されている。駆動部は水平セクタ3とライトスキャナ4を備えている。画素アレイ部1は列状の信号線SLと行状の走査線WSを備えている。各信号線SLと走査線WSの交差する部分に画素2が配されている。図では理解を容易にするため、1個の画素2のみを表してある。ライトスキャナ4はシフトレジスタを備えており、外部から供給されるクロック信号ckに応じて動作し同じく外部から供給されるスタートパルスspを順次転送することで、走査線WSに順次制御信号を出力する。水平セクタ3はライトスキャナ4側の線順次走査に合わせて映像信号を信号線SLに供給する。

【0005】

画素2はサンプリングトランジスタT1と駆動トランジスタT2と保持容量C1と発光素子ELとで構成されている。駆動トランジスタT2はPチャネル型であり、そのソース

10

20

30

40

50

は電源ラインに接続し、そのドレインは発光素子E Lに接続している。駆動トランジスタT 2のゲートはサンプリングトランジスタT 1を介して信号線S Lに接続している。サンプリングトランジスタT 1はライトスキャナ4から供給される制御信号に応じて導通し、信号線S Lから供給される映像信号をサンプリングして保持容量C 1に書き込む。駆動トランジスタT 2は保持容量C 1に書き込まれた映像信号をゲート電圧V g sとしてそのゲートに受け、ドレイン電流I d sを発光素子E Lに流す。これにより発光素子E Lは映像信号に応じた輝度で発光する。ゲート電圧V g sは、ソースを基準にしたゲートの電位を表している。

【0006】

駆動トランジスタT 2は飽和領域で動作し、ゲート電圧V g sとドレイン電流I d sの関係は以下の特性式で表される。

$$I d s = (1/2) \mu (W/L) C o x (V g s - V t h)^2$$

ここで μ は駆動トランジスタの移動度、Wは駆動トランジスタのチャネル幅、Lは同じくチャネル長、C o xは同じくゲート絶縁容量、V t hは同じく閾電圧である。この特性式から明らかなように駆動トランジスタT 2は飽和領域で動作するとき、ゲート電圧V g sに応じてドレイン電流I d sを供給する定電流源として機能する。

【0007】

図25は、発光素子E Lの電圧/電流特性を示すグラフである。横軸にアノード電圧Vを示し、縦軸に駆動電流I d sをとっている。なお発光素子E Lのアノード電圧は駆動トランジスタT 2のドレイン電圧となっている。発光素子E Lは電流/電圧特性が経時変化し、特性カーブが時間の経過と共に寝ていく傾向にある。このため駆動電流I d sが一定であってもアノード電圧(ドレイン電圧)Vが変化してくる。その点、図24に示した画素回路2は駆動トランジスタT 2が飽和領域で動作し、ドレイン電圧の変動に関わらずゲート電圧V g sに応じた駆動電流I d sを流すことができるので、発光素子E Lの特性経時変化に関わらず発光輝度を一定に保つことが可能である。

【0008】

図26は、従来の画素回路の他の例を示す回路図である。先に示した図24の画素回路と異なる点は、駆動トランジスタT 2がPチャネル型からNチャネル型に変わっていることである。回路の製造プロセス上は、画素を構成する全てのトランジスタをNチャネル型にすることが有利である場合が多い。

【発明の開示】

【発明が解決しようとする課題】

【0009】

しかしながら実際には、ポリシリコンなどの半導体薄膜で構成された薄膜トランジスタ(T F T)は、個々のデバイス特性にばらつきがある。特に、閾電圧V t hは一定ではなく、各画素ごとにばらつきがある。前述のトランジスタ特性式から明らかなように、各駆動トランジスタの閾電圧V t hがばらつくと、ゲート電圧V g sが一定であっても、ドレイン電流I d sにばらつきが生じ、画素毎に輝度がばらついてしまうので、画面のユニフォーミティを損なう。従来から駆動トランジスタの閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路が開発されており、例えば前記の特許文献3に開示がある。

【0010】

また薄膜トランジスタは閾電圧V t hに加え、移動度 μ にもばらつきがある。前述のトランジスタ特性式から明らかなように、各駆動トランジスタの移動度 μ がばらつくと、ゲート電圧V g sが一定であっても、ドレイン電流I d sにばらつきが生じ、画素毎に輝度がばらつくため、画面のユニフォーミティを損なう。従来から駆動トランジスタの閾電圧のばらつきに加え、移動度のばらつきをキャンセルする機能を組み込んだ画素回路も開発されている。

【0011】

従来の閾電圧補正機能や移動度補正機能を組み込んだ画素回路は、動作上発光素子に逆バイアスが印加される期間がある。しかしながら、この逆バイアスの電圧レベルが大きか

10

20

30

40

50

ったり逆バイアスの印加時間が長いと、有機ＥＬデバイスなどの発光素子が損傷し、最悪の場合には発光しない恐れがあり、解決すべき課題となっている。

【課題を解決するための手段】

【００１２】

上述した従来の技術の課題に鑑み、本発明は個々の画素に含まれる発光素子に印加される逆バイアス電圧を制御して、発光素子の故障を防ぐことが可能な表示装置及びその駆動方法を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、行状の走査線と、列状の信号線と、これらが交差する部分に行列状に配された画素回路とを含み、前記画素回路は、少なくともサンプリングトランジスタと、駆動トランジスタと、保持容量と、接続ノードを介して該駆動トランジスタに接続する発光素子とを含み、前記サンプリングトランジスタは、所定の書き込み期間で走査線から供給された制御信号に応じて導通し、信号線から供給された映像信号を該保持容量に保持し、前記駆動トランジスタは、該保持容量に保持された映像信号の信号電位に応じた駆動電流を、該接続ノードを通して該発光素子に供給し、前記発光素子は順方向と逆方向とで変動する該接続ノードの電位に応じてオン状態とオフ状態の間を遷移し、且つオン状態下で該駆動電流により発光する表示装置において、閾電圧補正手段と移動度補正手段とカップリング手段とを含み、前記閾電圧補正手段は、該書き込み期間に先行して該駆動トランジスタの閾電圧に相当する電圧を該保持容量に保持しておく閾電圧補正動作を行い、前記移動度補正手段は、該書き込み期間の一部で且つ該発光素子がオフ状態にあるとき、該駆動電流を該保持容量に負帰還して該駆動トランジスタの移動度に応じた補正をかける移動度補正動作を行い、前記カップリング手段は、該移動度補正動作に先だて該接続ノードに逆方向のカップリング電圧を入力し、以って該発光素子をオフ状態におくことを特徴とする。

10

20

【００１３】

一態様では、前記カップリング手段は、補助容量と、該走査線と並行に配された制御線とを含み、前記補助容量はその一端が該接続ノードに接続し、他端が該制御線に接続し、該制御線の電位を切り換えることで該補助容量から該接続ノードに逆方向のカップリング電圧を入力する。また前記カップリング手段は、該閾電圧補正動作の後で該移動度補正動作の前に該カップリング電圧を入力する。また前記閾電圧補正手段は、該接続ノードの電位を逆方向にリセットして該発光素子をオフ状態にした上で閾電圧補正動作を行い、前記接続ノードの電位は該閾電圧補正動作の過程で順方向に漸増して行き、前記カップリング手段は、該カップリング電圧を入力して該接続ノードの電位を逆方向に戻し、以って該発光素子のオフ状態を維持する。また前記閾電圧補正手段は、該カップリング手段が入力する逆方向のカップリング電圧の大きさを見込んで、該接続ノードを逆方向にリセットする電位を軽減し、以って該発光素子に過剰な逆バイアスがかからない様にする。また前記カップリング手段が入力する逆方向のカップリング電圧は、最大レベルの映像信号を書き込む時の移動度補正動作で生じる該接続ノードの順方向の電位変動分よりも大きく設定されている。

30

【発明の効果】

【００１４】

本発明によれば、表示装置は駆動トランジスタの閾電圧をキャンセルするために、閾電圧相当の電圧を予め保持容量に書き込んでおく閾電圧補正手段と、駆動電流を保持容量に負帰還して駆動トランジスタの移動度に応じた補正をかける移動度補正手段に加え、カップリング手段を備えている。このカップリング手段は、閾電圧補正動作と移動度補正動作の間で適切なタイミングに、発光素子のアノードに対して適切な大きさのカップリング電圧を入力している。これにより発光素子が故障に至らないよう、逆バイアスの印加状態を適切に制御することができる。

40

【発明を実施するための最良の形態】

【００１５】

以下図面を参照して本発明の実施の形態を詳細に説明する。図１は本発明にかかる表示装置の前提になるもので、本発明に先立って先行開発された表示装置の全体構成を示すブ

50

ロック図である。本発明の理解を容易にするため、この先行開発にかかる表示装置を本発明の一部としてまず説明する。図示するように、本表示装置は基本的に画素アレイ部１とスキャナ部と信号部とで構成されている。スキャナ部と信号部とで駆動部を構成する。画素アレイ部１は、行状に配された走査線 WS 、 DS 、 $AZ1$ 、 $AZ2$ と、列状に配された信号線 SL と、これらの走査線 WS 、 DS 、 $AZ1$ 、 $AZ2$ 及び信号線 SL に接続した行列状の画素回路２とからなる。信号部は水平セクタ３からなり、信号線 SL に映像信号を供給する。スキャナ部は、ライトスキャナ４、ドライブスキャナ５、第一補正用スキャナ７１及び第二補正用スキャナ７２からなり、それぞれ走査線 WS 、 DS 、 $AZ1$ 、 $AZ2$ に制御信号を供給して順次行ごとに画素回路を走査すると共に、所定の閾電圧補正動作、信号書き込み動作、発光動作などを行う。

10

【００１６】

ライトスキャナ４はシフトレジスタからなり、外部から供給されるクロック信号 $WSck$ に応じて動作し、同じく外部から供給されるスタートパルス $WSsp$ を順次転送することで、対応する走査線 WS に所定の制御信号を線順次で出力している。同様にドライブスキャナ５もシフトレジスタからなり、クロック信号 $DSck$ 及びスタートパルス $DSsp$ に従って動作し、所定の制御信号を対応する走査線 DS に出力している。同様に第一補正用スキャナ７１もクロック信号 $AZ1ck$ とスタートパルス $AZ1sp$ の入力を受けて動作する。第二補正用スキャナ７２もクロック信号 $AZ2ck$ と $AZ2sp$ の供給を外部から受けて、所定の制御信号を対応する走査線 $AZ2$ に出力する。

【００１７】

20

図２は、図１に示した表示装置に組み込まれる画素回路の構成を示す回路図である。この画素回路は本発明の基礎になった先行開発にかかるものであり、本発明の一部として詳細に説明する。図示するように画素回路２は、サンプリングトランジスタ $T1$ と、３個のスイッチングトランジスタ $T2$ 、 $T3$ 、 $T4$ と、駆動トランジスタ $T5$ と、保持容量 $C1$ と、発光素子 EL とを含む。サンプリングトランジスタ $T1$ は、所定のサンプリング期間（映像信号書き込み期間）に走査線 WS から供給される制御信号に応じ導通して信号線 SL から供給された映像信号の信号電位 $Vsig$ を保持容量 $C1$ にサンプリングする。保持容量 $C1$ は、サンプリングされた映像信号の信号電位 $Vsig$ に応じて駆動トランジスタ $T5$ のゲート G に入力電圧 Vgs を印加する。駆動トランジスタ $T5$ は、入力電圧 Vgs に応じた出力電流 $I ds$ を発光素子 EL に供給する。発光素子 EL は、所定の発光期間中駆動トランジスタ $T5$ から供給される出力電流 $I ds$ により映像電位の信号電位 $V sig$ に応じた輝度で発光する。なお発光素子 EL のアノードは駆動トランジスタ $T5$ のソース S に接続する一方、カソードは所定の接地電位（カソード電位） $V cat$ に接続している。本明細書では駆動トランジスタ $T5$ のソース S を接続ノードと呼ぶ場合がある。

30

【００１８】

スイッチングトランジスタ $T2$ は、サンプリング期間に先立ち走査線 $AZ1$ から供給される制御信号に応じ導通して駆動トランジスタ $T5$ のゲート G を所定の電位 $V ofs$ に設定する。スイッチングトランジスタ $T4$ は、サンプリング期間（書き込み期間）に先立ち走査線 $AZ2$ から供給される制御信号に応じ導通して駆動トランジスタ $T5$ のソース S （接続ノード）を所定の電位 $V ss$ に設定する。スイッチングトランジスタ $T3$ は、同じく書き込み期間に先立ち走査線 DS から供給される制御信号に応じ導通して駆動トランジスタ $T5$ を電源電位 $V cc$ に接続し、以って駆動トランジスタ $T5$ の閾電圧 $V th$ に相当する電圧を保持容量 $C1$ に保持させ閾電圧 $V th$ の影響を補正する。よって本例では、スイッチングトランジスタ $T2$ 、 $T3$ 、 $T4$ が閾電圧補正手段を構成している。またサンプリングトランジスタ $T1$ とスイッチングトランジスタ $T3$ は共働で移動度補正手段を構成しており、上述した書き込み期間の一部で出力電流 $I ds$ を保持容量 $C1$ に負帰還し、以って駆動トランジスタ $T5$ の移動度 μ に応じた補正をかける。さらにこのスイッチングトランジスタ $T3$ は、発光期間に再び走査線 DS から供給される制御信号に応じ導通して駆動トランジスタ $T5$ を電源電位 $V cc$ に接続し出力電流 $I ds$ を発光素子 EL に流す。

40

【００１９】

50

以上の説明から明らかなように、本画素回路 2 は 5 個のトランジスタ $T_1 \sim T_5$ と 1 個の保持容量 C_1 と 1 個の発光素子 E_L とで構成されている。トランジスタ T_1 , T_2 , T_4 , T_5 は N チャネル型のポリシリコン T F T である。トランジスタ T_3 のみ P チャネル型のポリシリコン T F T である。但し本発明はこれに限られるものではなく、N チャネル型と P チャネル型の T F T を適宜混在させることができる。発光素子 E_L はアノード及びカソードを備えたダイオード型であり、例えば有機 E_L デバイスからなる。この有機 E_L デバイスはアノード（即ち接続ノード）の電位に応じてオン状態とオフ状態の間を遷移し、且つオン状態下で出力電流により発光する一方、画素回路が閾電圧補正動作や移動度補正動作を行うときはオフ状態に置かれる。但し、オフ状態の時間が長過ぎたり、逆バイアス電圧が大き過ぎる場合、有機 E_L デバイスは損傷の恐れが生じる。なお本発明は有機 E_L デバイスに限るものではなく、発光素子は一般的に電流駆動で発光する全てのデバイスを含む。

10

【0020】

図 3 は、図 2 に示した画素回路の動作説明に供するタイミングチャートである。このタイミングチャートは、時間軸に沿って各走査線 W_S , A_Z1 , A_Z2 及び D_S に印加される制御信号の波形を表してある。トランジスタ T_1 , T_2 , T_4 は N チャネル型なので走査線 W_S , A_Z1 , A_Z2 がそれぞれハイレベルのときオンし、ローレベルのときオフする。一方トランジスタ T_3 は P チャネル型なので、走査線 D_S がハイレベルのときオフし、ローレベルのときオンする。したがってこのタイミングチャートは、各トランジスタ T_1 , T_2 , T_3 , T_4 のオンオフ状態も表してある。なおこのタイミングチャートは各制御信号 W_S , A_Z1 , A_Z2 , D_S の波形と共に、駆動トランジスタ T_5 のゲート G 及びソース S の電位変化も表してある。ゲート G とソース S との間に生じる電圧がゲート電圧 V_{gs} であり、駆動トランジスタ T_5 に対する入力電圧になる。

20

【0021】

図示するように、タイミングチャートは便宜的に期間 (1) ~ (8) に区切ってある。最初の発光期間 (1) は前のフィールドに属する。発光期間 (1) が終わって次のフィールドに入る。まず閾電圧補正のための準備期間 (2) 及び (3) があり、続いて閾電圧補正期間 (4) があり、調整期間 (5) の後、書き込み期間 (6) 及び (7) に進む。なおこの書き込み期間 (6) 及び (7) は、移動度補正期間 (7) を含む。この後本フィールドの発光期間 (8) となる。ここで発光期間 (1) 及び (8) では、駆動トランジスタ T_5 のソース S （接続ノード）は比較的高い電位にあり、発光素子 E_L はオン状態となって発光している。これに対し期間 (2) ~ (7) は非発光期間であり、駆動トランジスタ T_5 のソース S は比較的低い電位にあり、オフ状態となって発光素子 E_L は非発光状態にある。特に準備期間 (3) ではソース S の電位が深く落ち込み、強い逆バイアス状態となる。

30

【0022】

続いて図 4 ~ 図 11 を参照して、図 2 に示した画素回路の動作を詳細に説明する。まず図 4 に示すように発光期間 (1) では、トランジスタ T_3 のみがオンした状態である。この時駆動トランジスタ T_5 は飽和領域で動作するように設定されているため、発光素子 E_L に流れる駆動電流 I_{ds} は、駆動トランジスタ T_5 のゲート G / ソース S 間に印加される入力電圧 V_{gs} に応じて、前述のトランジスタ特性式に示された値を取る。

40

【0023】

続いて図 5 に示すように準備期間 (2) を経て準備期間 (3) に入ると、トランジスタ T_3 がオフになって発光が停止する一方、トランジスタ T_2 と T_4 がオンする。これにより、駆動トランジスタ T_5 のゲート G は所定の電位 V_{ofs} に充電され、ソース S は所定の電位 V_{ss} に充電される。よって駆動トランジスタ T_5 のゲート電圧 V_{gs} は $V_{ofs} - V_{ss}$ という値をとる。ここで発光素子 E_L をオフ状態とするため、発光素子 E_L にかかるアノード電圧 V_{el} を、発光素子 E_L の閾電圧 V_{thel} とカソード電圧 V_{cat} の和よりも小さくするように、 V_{ofs} と V_{ss} の電圧を設定する。ここではソース S の電位は V_{ss} に充電されている。このソース S の電位が発光素子 E_L のアノード電位 V_{el}

50

となっている。したがってこの準備期間(3)では V_{ss} が、カソード電位 V_{cat} を基準とした閾電圧 V_{th1} よりも大幅に低く設定されているため、発光素子 E_L は逆バイアス状態となりオフしている。なおこの準備期間(3)では、トランジスタ T_2 及び T_4 を同時にオンしているが、どちらか先にオンさせても良い。

【0024】

図6に示すように閾電圧補正期間(4)に進むと、トランジスタ T_4 をオフする一方、トランジスタ T_3 をオン状態とする。これにより、接続ノード(ソース S)は V_{ss} から切り離される一方、電源 V_{cc} 側に接続される。

【0025】

図7は、図6に示した発光素子 E_L をダイオード接続されたトランジスタ T_{e1} と容量 C_{e1} で表した等価回路図である。ここで $V_{e1} < V_{cat} + V_{th1}$ に設定されているため、発光素子 E_L はオフ状態にあり、オフしている発光素子 E_L を流れるリーク電流は、駆動トランジスタ T_5 が供給する出力電流よりもかなり小さい。したがって駆動トランジスタ T_5 が供給する電流はその大部分が保持容量 C_1 と等価容量 C_{e1} を充電するために使われる。

【0026】

図8は、この充電過程を示すグラフである。横軸に時間を取り、縦軸に駆動トランジスタ T_5 のソース電圧(発光素子 E_L のアノード電圧 V_{e1})を示す。グラフから明らかなように、発光素子のアノード電圧 V_{e1} は時間と共に V_{ss} から $V_{ofs} - V_{th}$ に向かって上昇していく。閾電圧補正期間(4)が終わった時点で、駆動トランジスタ T_5 のゲート G /ソース S 間電圧 V_{gs} は V_{th} 相当の値になる。この時 $V_{e1} = V_{ofs} - V_{th} < V_{cat} + V_{th1}$ の条件が保たれており、発光素子 E_L は引き続きオフ状態に置かれている。

【0027】

閾電圧補正期間(4)の後調整期間(5)に入り、スイッチングトランジスタ T_3 及びスイッチングトランジスタ T_2 をオフする。このスイッチングトランジスタ T_3 をスイッチングトランジスタ T_2 よりも先にオフすることで、駆動トランジスタ T_5 のゲート電圧 V_{gs} の変動を抑えることが可能である。続いて書き込み期間(6)に入ると、サンプリングトランジスタ T_1 をオンして駆動トランジスタ T_5 のゲート G に信号電圧 V_{sig} を書き込む。この時駆動トランジスタ T_5 のゲート G /ソース S 間電圧 V_{gs} は、以下の式のように表される。

$$V_{gs} = (V_{sig} - V_{ofs}) \times C_{e1} / (C_{e1} + C_1 + C_2) + V_{th}$$

ここで C_{e1} は発光素子の等価容量、 C_1 は保持容量、 C_2 は駆動トランジスタ T_5 の寄生容量である。 C_{e1} は C_1 及び C_2 に比べて大きいため、ゲート電圧 V_{gs} はほぼ $V_{sig} + V_{th}$ となる。但し V_{ofs} は計算の都合上0Vに設定している。

【0028】

続いて図9に示すように移動度補正期間(7)に進むと、サンプリングトランジスタ T_1 を引き続きオンした状態で、スイッチングトランジスタ T_3 をオンする。この時駆動トランジスタ T_5 のソース S の電位は依然として発光素子 E_L の閾電圧 V_{th1} とカソード電圧 V_{cat} の和を超えておらず、発光素子 E_L はオフ状態に置かれている。よって発光素子 E_L を流れるリーク電流は駆動トランジスタ T_5 が供給する電流よりもかなり少なく、駆動トランジスタ T_5 の出力電流はほとんど保持容量 C_1 と等価容量 C_{e1} を充電するために使われる。この時駆動トランジスタ T_5 に対する閾電圧補正動作は完了しているため、駆動トランジスタ T_5 が流す電流はもっぱら移動度 μ を反映したものとなる。具体的に言うと移動度 μ が大きい場合駆動トランジスタ T_5 の電流量が大きく、ソース S の電位上昇も早い。逆に移動度 μ が小さい場合駆動トランジスタ T_5 の電流量が小さく、ソース S の電位上昇は遅くなる。

【0029】

図10は、この移動度補正期間(7)におけるソース S の電位上昇を示すグラフである。横軸に時間を取り、縦軸に駆動トランジスタ T_5 のソース電圧をとってある。グラフが

10

20

30

40

50

ら明らかなように移動度 μ が大きいと保持容量 C_1 に対する負帰還が大きくかかり、駆動トランジスタ T_5 のソース S の電位上昇分が大きくなる。その分 V_{gs} が圧縮されるため、駆動トランジスタ T_5 の電流供給能力が抑えられる。即ち移動度が大きいとその影響を抑制するように移動度補正機能が働く。逆に移動度 μ が小さい場合、ソース電位の上昇分が少なく、 V_{gs} はそれほど圧縮されない。よって駆動トランジスタ T_5 の電流供給能力を確保することができる。この様に移動度補正期間 (7) では駆動トランジスタ T_5 の V_{gs} が移動度 μ を反映して小さくなり、一定時間経過後完全に移動度 μ に対する補正がなかった V_{gs} となる。

【0030】

図 11 に示すように発光期間 (8) に進むと、サンプリングトランジスタ T_1 をオフして、駆動トランジスタ T_5 のゲートを信号線 SL から切り離す。駆動トランジスタ T_5 のゲート G / ソース S 間電圧 V_{gs} は一定であるので、駆動トランジスタ T_5 は一定電流 $I_{ds'}$ を発光素子 EL に流そうとする。アノード電圧 V_{el} は発光素子 EL に駆動電流 $I_{ds'}$ が流れる電圧 V_x まで上昇し、発光素子 EL は実際に発光を開始する。ここで発光素子 EL は発光時間が長くなるとその電流 / 電圧特性は変化してしまう。そのため時間の経過と共にアノード電位 (ソース電位) が変動する。しかしながら駆動トランジスタ T_5 のゲート / ソース間電圧 V_{gs} は一定値に保たれているので、発光素子 EL に流れる電流 $I_{ds'}$ は変化しない。よって発光素子 EL の電流 / 電圧特性が劣化しても、常に一定の電流 $I_{ds'}$ が流れ続け、発光素子 EL の輝度が変化することはない。

【0031】

ここで発光素子 EL にかかる逆バイアスについて説明する。一般に逆バイアスという用語は、発光素子 EL のアノード電圧がカソード電圧より低くなる状態を意味する。ここでカソードを基準にしてアノードに印加される電圧を「発光素子 EL にかかる電圧」とすると、逆バイアスでは発光素子 EL にかかる電圧が負となり、発光素子はオフしている。ところで動作上は、発光素子 EL にかかる電圧が、負にならなくても、発光素子 EL の閾電圧 V_{thel} 以下であれば、発光素子 EL はオフ状態になる。この点に鑑み、本明細書では、逆バイアスという用語は、発光素子 EL にかかる電圧が負になる場合に加えて、負にならないまでも発光素子 EL の閾電圧 V_{thel} 以下になる場合を包含する意味合いで使っている。よって本明細書では、発光素子の逆バイアス状態は、発光素子のオフ状態と等価な意味あいになる。

発光素子 EL にかかる逆バイアスは準備期間 (3) で最も大きくなり、 V_{cat} を $0V$ とすると、その値は V_{ss} である。閾値キャンセル期間 (4) の直前に、発光素子 EL に V_{ss} という逆バイアスをかけた後、閾値キャンセル動作、映像信号書き込み動作及び移動度補正動作を行う。正常に移動度補正動作まで完了するためには、移動度補正動作が終了した時点、つまり発光期間 (8) の直前において、発光素子 EL にかかる電圧は、その閾電圧 V_{thel} 以下でなければならない。

【0032】

白表示を行うため、最高レベルの信号電位 V_{sig} を書き込む場合、移動度補正動作における発光素子 EL のアノード (即ち駆動トランジスタ T_5 のソース) の電位上昇分を ΔV とすると、以下の関係を満たすように予め V_{ofs} 及び V_{ss} を適切に設定する必要がある。

$$V_{ofs} - V_{thMIN} < V_{thel} + V_{cat} - \Delta V$$

$$V_{thMAX} < V_{ofs} - V_{ss}$$

ここで V_{thMIN} は画素アレイの各画素に含まれる駆動トランジスタの閾電圧の内その最小値を示す。逆に V_{thMAX} は最大値を表している。この様に各画素の駆動トランジスタ T_5 には、非発光期間 (2) ~ (7) で発光素子 EL はオフ状態に置かれる。ここで逆バイアス電圧が大き過ぎたり、逆バイアス電圧の印加時間が長過ぎると、発光素子 EL が損傷し、最悪の場合発光しなくなり画素が滅点欠陥に陥る恐れがある。

【0033】

図 12 は、本発明にかかる表示装置を示す回路図であって、図 2 に示した先行開発にか

10

20

30

40

50

かる表示装置を改善し、上述した不具合に対策したものである。基本的には図 2 に示した先行開発にかかる表示装置に基づいており、対応する部分には対応する参照番号を付してある。異なる点は、接続ノードの電位を制御するため、カップリング手段が追加されていることである。このカップリング手段は補助容量 C_{sub} と制御線 BS からなる。また制御線 BS の電位を線順次走査するためバイアススキャナ 6 が追加されている。このバイアススキャナ 6 は外部から供給されるクロック信号 BS_{ck} において動作し、同じく外部から供給されるスタートパルス BS_{sp} を順次転送することで、制御線 BS の電位を線順次で高レベルと低レベルで切換えている。

【0034】

以下図 12 に示した表示装置に含まれる画素回路 2 の構成並びに動作を具体的に説明する。図示するように、この画素回路 2 は、行状の走査線 WS と列状の信号線 SL とが交差する部分に配されている。画素回路 2 は、少なくともサンプリングトランジスタ T_1 と、駆動トランジスタ T_5 と、保持容量 C_1 と、接続ノードを介して駆動トランジスタ T_5 に接続する発光素子 EL とからなる。サンプリングトランジスタ T_1 は、所定の書き込み期間で走査線 WS から供給された制御信号に応じて導通し、信号線 SL から供給された映像信号を保持容量 C_1 に保持する。駆動トランジスタ T_5 は、保持容量 C_1 に保持された映像信号の信号電位 V_{sig} に応じた駆動電流を、接続ノードを通して発光素子 EL に供給する。発光素子 EL は順方向と逆方向とで変動する接続ノードの電位に応じて順バイアス状態（オン状態）と逆バイアス状態（オフ状態）の間を遷移し、且つ順バイアス状態で駆動電流により発光する。

【0035】

かかる構成を有する画素回路 2 は、閾電圧補正手段と移動度補正手段と前述したカップリング手段とを含む。閾電圧補正手段はスイッチングトランジスタ T_2 , T_3 , T_4 で構成されており、書き込み期間に先行して駆動トランジスタ T_5 の閾電圧 V_{th} に相当する電圧を保持容量 C_1 に保持しておく閾電圧補正動作を行う。移動度補正手段はサンプリングトランジスタ T_1 , スwitchingトランジスタ T_3 を含んでおり、書き込み期間の一部で且つ発光素子 EL がオフ状態にあるとき、駆動電流を保持容量 C_1 に負帰還して駆動トランジスタ T_5 の移動度 μ に応じた補正をかける移動度補正手段を行う。本発明の特徴事項として、カップリング手段は移動度補正動作に先立って接続ノードに逆方向のカップリング電圧を入力し、以って発光素子 EL をオフ状態に置く。

【0036】

具体的には、このカップリング手段は、補助容量 C_{sub} と、走査線 WS と並行に配された制御線 BS とを含む。補助容量 C_{sub} はその一端が接続ノード（駆動トランジスタ T_5 のソース S ）に接続し、他端が制御線 BS に接続し、バイアススキャナ 6 が制御線 BS の電位を切換えることで補助容量 C_{sub} から接続ノードに逆方向のカップリング電圧を入力する。好ましくはこのカップリング手段は、閾電圧補正動作の後で移動度補正動作の前にカップリング電圧を入力する。閾電圧補正手段は、接続ノードの電位を逆方向にリセットして発光素子 EL をオフ状態にした上で閾電圧補正動作を行う。これにより接続ノード（駆動トランジスタ T_5 のソース S ）の電位は閾電圧補正動作の過程で順方向に漸増していく。カップリング手段は、閾電圧補正動作の後の適当なタイミングでカップリング電圧を入力し、接続ノードの電位を逆方向に戻し、以って移動度補正動作を行う前に発光素子 EL のオフ状態を確実にする。ここで閾電圧補正手段は、カップリング手段が入力する逆方向のカップリング電圧の大きさを予め見込んで、接続ノード（駆動トランジスタ T_5 のソース S ）を逆方向にリセットする電位 V_{ss} を軽減し、以って発光素子 EL に過剰な逆バイアスがかからないようにする。好ましくはカップリング手段が入力する逆方向のカップリング電圧は、最大レベルの映像信号を書き込むときの移動度補正動作で生じる接続ノードの順方向の電位変動分 ΔV よりも大きく設定されている。

【0037】

図 13 は、図 12 に示した画素回路の動作説明に供するタイミングチャートである。理解を容易にするため、先行開発にかかる画素回路の動作説明に供した図 3 のタイミングチ

10

20

30

40

50

ヤートと同様な表記を採用している。但し図 13 のタイミングチャートは、走査線 W S , A Z 1 , A Z 2、D S の電位変化に加え、制御線 B S の電位変化を時間軸を揃えて表してある。基本的な動作は先行開発例と同じであり、前のフィールドの発光期間 (1) と本フィールドの発光期間 (8) の間に、非発光期間 (2) ~ (7) が含まれている。異なる点は閾電圧補正期間 (4) と移動度補正期間 (7) の間に、カップリング期間 (4 a) が挿入されていることである。このカップリング期間 (4 a) では制御線 B S を高電位から低電位に切換え、負方向 (逆方向) のカップリング電圧を駆動トランジスタ T 5 のソース S に入れている。これにより、移動度補正動作に備えて接続ノードを確実にオフ状態に保持しておくことができる。このカップリング電圧が最高レベルの信号電圧 V s i g を書き込む場合の移動度補正動作における発光素子 E L のアノードの電位上昇分 V と同じである」とすると、V o f s 及び V s s は以下の関係を満たすように設定する必要がある。

$$\begin{aligned} V o f s - V t h M I N &< V t h e l + V c a t \\ V t h M A X &< V o f s - V s s \end{aligned}$$

この式と段落 0032 に記載した先行開発にかかる式とを比較すれば明らかなように、本発明における V o f s は先行開発例と比較して V 高くてもよい。つまり、V s s も V だけ高くすることが可能となる。これを見込んで閾値キャンセル準備期間 (3) では、予め V s s のレベルを軽減しておくことができるのである。

【0038】

続いて図 14 ~ 図 20 を参照して、図 12 に示した画素回路の動作を詳細に説明する。まず図 14 に示すように発光期間 (1) では、トランジスタ T 3 のみがオンした状態である。この時駆動トランジスタ T 5 は飽和領域で動作するように設定されているため、発光素子 E L に流れる駆動電流 I d s は、駆動トランジスタ T 5 のゲート G / ソース S 間に印加される入力電圧 V g s に応じて、前述のトランジスタ特性式に示された値を取る。なおこの発光期間 (1) では制御線 B S の電位は低レベル B S _ L o w にセットされている。

【0039】

続いて図 15 に示すように準備期間 (2) を経て準備期間 (3) に入ると、トランジスタ T 3 がオフになる一方、トランジスタ T 2 と T 4 がオンする。これにより、駆動トランジスタ T 5 のゲート G は所定の電位 V o f s に充電され、ソース S は所定の電位 V s s に充電される。よって駆動トランジスタ T 5 のゲート電圧 V g s は V o f s - V s s という値をとる。ここで発光素子 E L をオフ状態とするため、発光素子 E L にかかるアノード電圧 V e l を、発光素子 E L の閾電圧 V t h e l とカソード電圧 V c a t の和よりも小さくするように、V o f s と V s s の電圧を設定する。ここでソース S の電位は V s s に充電されている。このソース S の電位が発光素子 E L のアノード電位となっている。したがってこの準備期間 (3) では V s s がカソード電位 V c a t を基準とした閾電圧 V t h e l よりも低く設定されているため、発光素子 E L は逆バイアス状態となりオフしている。なおこの準備期間 (3) では、トランジスタ T 2 及び T 4 を同時にオンしているが、どちらか先にオンさせても良い。ここで制御線 B S は低電位 B S _ L o w から高電位 B S _ H i g h に切換えられる。この切換えタイミングは図 13 のタイミングチャートによると、トランジスタ T 2 及び T 4 をオンした後になっているが、その前に電位切換えを行っても良い。

【0040】

図 16 に示すように閾電圧補正期間 (4) に進むと、トランジスタ T 4 をオフする一方、トランジスタ T 3 をオン状態とする。これにより、接続ノード (ソース S) は V s s から切り離される一方、電源 V c c 側に接続される。

【0041】

図 17 は、図 16 に示した発光素子 E L をダイオード接続されたトランジスタ T e l と容量 C e l で表した等価回路図である。ここで V e l < V c a t + V t h e l に設定されているため、発光素子 E L はオフ状態にあり、発光素子 E L を流れるリーク電流は、駆動トランジスタ T 5 が供給する出力電流よりもかなり小さい。したがって駆動トランジスタ T 5 が供給する電流はその大部分が保持容量 C 1 と等価容量 C e l を充電するために使わ

れる。発光素子のアノード電圧 V_{e1} は時間と共に V_{ss} から $V_{ofs} - V_{th}$ に向かって上昇していく。閾電圧補正期間 (4) が終わった時点で、駆動トランジスタ T_5 のゲート G / ソース S 間電圧 V_{gs} は V_{th} 相当の値になる。この時 $V_{e1} = V_{ofs} - V_{th} < V_{cat} + V_{th}$ の条件が保たれており、発光素子 E_L は引き続きオフ状態に置かれている。

【0042】

続いて図 18 に示すようにカップリング期間 (4a) に進む。ここでは閾電圧キャンセル動作を終了させるためスイッチングトランジスタ T_3 をオフする。その後制御線 BS のラインを高電位 BS_High から低電位 BS_Low へと変化させる。この動作により補助容量 C_{sub} を通してマイナスカップリング (逆方向のカップリング) が駆動トランジスタ T_5 のソース S に入力される。その後スイッチングトランジスタ T_2 をオフする。ここで先にスイッチングトランジスタ T_3 をオフした後スイッチングトランジスタ T_2 をオフすることで、駆動トランジスタ T_5 のゲート G の電位の変動を抑えることが可能である。なお、制御線 BS ラインを立ち下げるタイミングはスイッチングトランジスタ T_2 をオフした後でもよい。

【0043】

この後図 19 に示すように移動度補正期間 (7) に進むと、サンプリングトランジスタ T_1 をオンした状態で、スイッチングトランジスタ T_3 をオンする。この時駆動トランジスタ T_5 のソース S の電位は依然として発光素子 E_L の閾電圧 V_{th} とカソード電圧 V_{cat} の和を超えておらず、発光素子 E_L はオフ状態に置かれている。よって発光素子 E_L を流れるリーク電流は駆動トランジスタ T_5 が供給する電流よりもかなり少なく、駆動トランジスタ T_5 の出力電流はほとんど保持容量 C_1 と等価容量 C_e を充電するために使われる。この時駆動トランジスタ T_5 に対する閾電圧補正動作は完了しているため、駆動トランジスタ T_5 が流す電流はもっぱら移動度 μ を反映したものとなる。具体的に言うとも移動度 μ が大きい場合駆動トランジスタ T_5 の電流量が大きく、ソース S の電位上昇も早い。逆に移動度 μ が小さい場合駆動トランジスタ T_5 の電流量が小さく、ソース S の電位上昇は遅くなる。移動度 μ が大きいと保持容量 C_1 に対する負帰還が大きくなり、駆動トランジスタ T_5 のソース S の電位上昇分が大きくなる。その分 V_{gs} が圧縮されるため、駆動トランジスタ T_5 の電流供給能力が抑えられる。即ち移動度が大きいとその影響を抑制するように、移動度補正機能が働く。逆に移動度 μ が小さい場合、ソース電位の上昇分が少なく、 V_{gs} はそれほど圧縮されない。よって駆動トランジスタ T_5 の電流供給能力を確保することができる。この様に移動度補正期間 (7) では駆動トランジスタ T_5 の V_{gs} が移動度 μ を反映して小さくなり、一定時間経過後完全に移動度 μ に対する補正がかかった V_{gs} となる。

【0044】

図 20 に示すように発光期間 (8) に進むと、サンプリングトランジスタ T_1 をオフして駆動トランジスタ T_5 のゲート G を信号線 SL から切り離す。駆動トランジスタ T_5 のゲート G / ソース S 間電圧 V_{gs} は一定であるので、駆動トランジスタ T_5 は一定電流 $I_{ds'}$ を発光素子 E_L に流そうとする。アノード電圧 V_{e1} は発光素子 E_L に駆動電流 $I_{ds'}$ が流れる電圧 V_x まで上昇し、発光素子 E_L は実際に発光を開始する。ここで発光素子 E_L は発光時間が長くなるとその電流 / 電圧特性は変化してしまう。そのため時間の経過と共にアノード電位 (ソース電位) が変動する。しかしながら駆動トランジスタ T_5 のゲート / ソース間電圧 V_{gs} は一定値に保たれているので、発光素子 E_L に流れる電流 $I_{ds'}$ は変化しない。よって発光素子 E_L の電流 / 電圧特性が劣化しても、常に一定の電流 $I_{ds'}$ が流れ続け、発光素子 E_L の輝度が変化することはない。

【0045】

以上の説明から明らかなように、本発明ではカップリング期間 (4a) で接続ノードにマイナスカップリングを加えている。このカップリング量は、基本的に移動度補正期間 (7) で生じる接続ノードの電圧上昇分 ΔV に見合う程度とすればよい。なお移動度補正では電圧上昇分 ΔV が信号電位 V_{sig} に依存している。したがって最大レベル (白表示時

10

20

30

40

50

）の信号電位が印加されたとき行われる移動度補正の電圧上昇分 ΔV と見合うように、マイナスカップリング量を決めておけばよい。一方閾電圧補正のための準備期間（３）で接続ノードに印加した逆バイアス電圧 V_{ss} は、後で加えるマイナスカップリング量を見込んで予め軽減することができる。この様に閾電圧補正動作前の段階で接続ノードに与える逆バイアス量を抑えることができ、これにより発光素子 E_L の減点化を防ぎ高歩留を実現できる。

【 0 0 4 6 】

図 2 1 は本発明にかかる表示装置の他の実施形態を示すブロック図である。図示するように、本表示装置は、画素アレイ部 1 とこれを駆動する駆動部（ 3 , 4 , 5 , 6 ）とからなる。画素アレイ部 1 は、行状の走査線 W_S と、列状の信号線 S_L と、両者が交差する部分に配された行列状の画素 2 と、各画素 2 の各行に対応して配された給電線 D_S とを備えている。加えて走査線 W_S 及び D_S と並行に制御線 B_S が配されている。駆動部（ 3 , 4 , 5 , 6 ）は、各走査線 W_S に順次制御信号を供給して画素 2 を行単位で線順次走査する制御用スキャナ（ライトスキャナ） 4 と、この線順次走査に合わせて各給電線 D_S に第 1 電位と第 2 電位で切換る電源電圧を供給する電源スキャナ（ドライブスキャナ） 5 と、この線順次走査に合わせて列状の信号線 S_L に映像信号となる信号電位と基準電位を供給する信号セクタ（水平セクタ） 3 とを備えている。なおライトスキャナ 4 は外部から供給されるクロック信号 W_{Sck} に応じて動作し同じく外部から供給されるスタートパルス W_{Sp} を順次転送することで、各走査線 W_S に制御信号を出力している。ドライブスキャナ 5 は外部から供給されるクロック信号 D_{Sck} に応じて動作し、同じく外部から供給されるスタートパルス D_{Sp} を順次転送することで、給電線 D_S の電位を線順次で切換えている。また制御線 B_S の電位を高低 2 レベルで切換えるためバイアススキャナ 6 が配されている。このバイアススキャナ 6 はクロック信号 B_{Sck} に応じて動作しスタートパルス B_{Sp} を順次転送することで、制御線 B_S の電位切換えを線順次走査に合わせて行っている。

【 0 0 4 7 】

図 2 2 は、図 2 1 に示した表示装置に含まれる画素回路 2 の構成を示す回路図である。なお描画の都合上ライトスキャナ 4 及びドライブスキャナ 5 とバイアススキャナ 6 の位置を、図 2 1 とは左右で入れ替えてある。図示するように本画素回路 2 は、有機 E_L デバイスなどで代表される 2 端子型（ダイオード型）の発光素子 E_L と、 N チャネル型のサンプリングトランジスタ T_1 と、同じく N チャネル型の駆動トランジスタ T_5 と、薄膜タイプの保持容量 C_1 と、補助容量 C_{sub} とで構成されている。サンプリングトランジスタ T_1 はそのゲートが走査線 W_S に接続し、そのソース及びドレインの一方が信号線 S_L に接続し、他方が駆動トランジスタ T_5 のゲート G に接続している。駆動トランジスタ T_5 は、そのソース及びドレインの一方が発光素子 E_L に接続し、他方が給電線 D_S に接続している。本形態は駆動トランジスタ T_5 が N チャネル型であり、ドレイン側が給電線 D_S に接続し、ソース S 側が発光素子 E_L のアノード側に接続している。発光素子 E_L のカソードは所定のカソード電位 V_{cat} に固定されている。保持容量 C_1 は駆動トランジスタ T_5 のソース S とゲート G との間に接続している。かかる構成を有する画素 2 に対して、制御用スキャナ（ライトスキャナ） 4 は、走査線 W_S を低電位と高電位の間で切り換えることで順次制御信号を出力し、画素 2 を行単位で線順次走査する。電源スキャナ（ドライブスキャナ） 5 は、線順次走査に合わせて各給電線 D_S に第 1 電位 V_{cc} と第 2 電位 V_{ss} で切換る電源電圧を供給している。信号セクタ（水平セクタ） 3 は、線順次走査に合わせて列状の信号線 S_L に映像信号となる信号電位 V_{sig} と基準電位 V_{ofs} を供給している。

【 0 0 4 8 】

かかる構成において、サンプリングトランジスタ T_1 は、走査線 W_S から供給された制御信号に応じて導通し、信号線 S_L から供給された信号電位 V_{sig} をサンプリングして保持容量 C_1 に保持する。駆動トランジスタ T_5 は、第 1 電位 V_{cc} にある給電線 D_S から電流の供給を受け保持容量 C_1 に保持された信号電位 V_{sig} に応じて駆動電流を発光

10

20

30

40

50

素子E Lに流す。制御用スキャナ4は、信号線S Lが信号電位V s i gにある時間帯にサンプリングトランジスタT 1を導通状態にするため、所定の時間幅の制御信号を走査線W Sに出力し、以って保持容量C 1に信号電位V s i gを保持すると同時に駆動トランジスタT 5の移動度 μ に対する補正を信号電位V s i gに加える。

【0049】

図22に示した画素回路は、上述した移動度補正機能に加え閾電圧補正機能も備えている。即ち電源スキャナ(ドライブスキャナ)5はサンプリングトランジスタT 1が信号電位V s i gをサンプリングする前に、第1タイミングで給電線D Sを第1電位V c cから第2電位V s sに切り換える。制御用スキャナ(ライトスキャナ)4は、同じくサンプリングトランジスタT 1が信号電位V s i gをサンプリングする前に、第2タイミングでサンプリングトランジスタT 1を導通させて信号線S Lから基準電位V o f sを駆動トランジスタT 5のゲートGに印加すると共に、駆動トランジスタT 5のソースSを第2電位V s sにセットする。電源スキャナ(ドライブスキャナ)5は、第2タイミングの後の第3タイミングで、給電線D Sを第2電位V s sから第1電位V c cに切り換えて、駆動トランジスタT 5の閾電圧V t hに相当する電圧を保持容量C 1に保持しておく。かかる閾電圧補正機能より、本表示装置は画素毎にばらつく駆動トランジスタT 5の閾電圧V t hの影響をキャンセルすることができる。なお、第1タイミングと第2タイミングの前後は問わない。

【0050】

図22に示した画素回路2はさらにブートストラップ機能も備えている。即ちライトスキャナ4は、保持容量C 1に信号電位V s i gが保持された時点で、サンプリングトランジスタT 1を非導通状態にして駆動トランジスタT 5のゲートGを信号線S Lから電氣的に切り離し、以って駆動トランジスタT 5のソース電位の変動にゲート電位が連動しゲートGとソースS間の電圧V g sを一定に維持する。発光素子E Lの電流/電圧特性が経時変動しても、ゲート電圧V g sを一定に維持することができ、輝度の変化が生じない。

【0051】

この画素回路2は駆動トランジスタT 5のソースSに補助容量C s u bが接続している。この補助容量C s u bは移動度補正動作の制御性を改善するため、通常は駆動トランジスタT 5のソースSと固定電位(例えばカソード電位V c a t)の間に接続される。本発明ではこの補助容量C s u bを固定電位V c a tではなく、制御線B Sに接続することで、カップリング手段としている。

【0052】

図23は、図22に示した画素回路の動作説明に供するタイミングチャートである。走査線W S、給電線D S、信号線S L及び制御線B Sの電位変化を表してある。走査線W Sは高低2レベル間で切り、サンプリングトランジスタT 1のオンオフを制御している。給電線D Sは高電位V c cと低電位V s sとの間で切替る。信号線S Lは基準電位V o f sと信号電位V s i gとの間で1水平周期(1H)ごと交互に切替る。制御線B Sは低電位と高電位で切替る。高電位から低電位に切替ったとき、補助容量C s u bを介して接続ノード(駆動トランジスタT 5のソースS)にマイナスカップリングを印加する。

【0053】

図示するように前のフィールドの発光期間(1)と本フィールドの発光期間(3)との間に、非発光期間(2)が挿入されている。この非発光期間(2)には、準備期間(21)、閾値補正期間(22)、カップリング期間(23)及び書き込み+移動度補正期間(24)が含まれている。準備期間(21)では給電線D Sを介して駆動トランジスタT 5のソースSをV s sにセットすると共に、信号線S L及びサンプリングスイッチT 1を介して駆動トランジスタT 5のゲートGをV o f sにセットする。駆動トランジスタT 5のソースSをV s sにセットすることで、発光素子E Lに逆バイアスが加わる。

【0054】

次に閾値補正期間(22)で駆動トランジスタT 5のゲートGをV o f sに維持したまま給電線D SをV c cに立上げて駆動トランジスタT 5の閾電圧補正動作を行う。この閾

10

20

30

40

50

電圧補正動作の結果、駆動トランジスタT5のソース電位が上昇し、発光素子ELの逆バイアス状態が緩和することになる。

【0055】

そこで閾電圧補正期間(22)の後カップリング期間(23)で制御線BSを高電位から低電位に切換え、マイナスカップリングを駆動トランジスタT5のソースSに入れる。制御線BSから駆動トランジスタT5のソースSにカップリングを入力する際、サンプリングトランジスタT1はオフしている。仮にサンプリングトランジスタT1がオンしているときにカップリングを入力すると給電線DSから電流が流れ、再び閾電圧補正動作が行われてしまう。本実施形態においても、準備期間(21)で発光素子ELに与える逆バイアス量を軽減することができる。これにより発光素子ELの減点化を防ぎ高歩留を実現で

10

【0056】

カップリング期間(23)の後書き込み/移動度補正期間(24)に進む。ここでは信号線SLの電位が信号電位Vsigに切換ったタイミングでサンプリングトランジスタT1をオンする。これにより、駆動トランジスタT5のゲートGにVsigが書き込まれる。この時同時に駆動トランジスタT5を流れる電流が保持容量C1に負帰還され、移動度補正動作が行われる。この移動度補正動作を正常に行うため、カップリング期間(23)で駆動トランジスタT5のソースSにマイナスカップリングを入れ、発光素子ELをオフ状態に保持している。これにより駆動トランジスタT5から流れ出た電流は発光素子ELを流れることなく、もっぱら保持容量C1に負帰還されるため、所望の移動度補正動作を行

20

【図面の簡単な説明】

【0057】

【図1】先行開発にかかる表示装置の全体構成を示すブロック図である。

【図2】図1に示した表示装置に組み込まれる画素の構成を示す回路図である。

【図3】図2に示した画素の動作説明に供するタイミングチャートである。

【図4】同じく画素の動作説明に供する模式図である。

【図5】同じく画素の動作説明に供する模式図である。

【図6】同じく画素の動作説明に供する模式図である。

【図7】同じく画素の動作説明に供する模式図である。

30

【図8】同じく画素の動作説明に供するグラフである。

【図9】同じく画素の動作説明に供する模式図である。

【図10】同じく画素の動作説明に供するグラフである。

【図11】同じく画素の動作説明に供する模式図である。

【図12】本発明にかかる表示装置の第1実施形態を示す回路図である。

【図13】第1実施形態の動作説明に供するタイミングチャートである。

【図14】第1実施形態の動作説明に供する模式図である。

【図15】同じく第1実施形態の動作説明に供する模式図である。

【図16】同じく第1実施形態の動作説明に供する模式図である。

【図17】同じく第1実施形態の動作説明に供する模式図である。

40

【図18】同じく第1実施形態の動作説明に供する模式図である。

【図19】同じく第1実施形態の動作説明に供する模式図である。

【図20】同じく第1実施形態の動作説明に供する模式図である。

【図21】本発明にかかる表示装置の第2実施形態を示すブロック図である。

【図22】図21に示した表示装置に組み込まれる画素の構成を示す回路図である。

【図23】図22に示した画素の動作説明に供するタイミングチャートである。

【図24】従来の表示装置の一例を示す回路図である。

【図25】図24に示した表示装置の動作説明を示すグラフである。

【図26】従来の表示装置の他の例を示す回路図である。

【符号の説明】


50

1 . . . 画素アレイ部、 2 . . . 画素、 3 . . . 水平セクタ、 4 . . . ライトスキャナ
、 5 . . . ドライブスキャナ、 6 . . . バイアススキャナ、 T 1 . . . サンプリングトラ
ンジスタ、 T 5 . . . 駆動トランジスタ、 C 1 . . . 保持容量、 C s u b . . . 補助容量
、 E L . . . 発光素子


Figure 1 is a block diagram of a multi-scanner system. At the top, a horizontal selector (3) provides an input signal (Vsig) to a 2x2 array of image elements (2). The array is connected to a first correction scanner (71) and a second correction scanner (72) at the top, and a white scanner (4) and a color scanner (5) at the bottom. Various control signals (AZ1sp, AZ1ck, AZ2sp, AZ2ck, WSsp, WSck, DSsp, DSck) are shown connecting the scanners to the image elements.

Figure 1 is a block diagram of a display device. The diagram shows a horizontal sequence of components: a "水平セレクタ" (Horizontal Selector) block, an input signal "入力信号 (Vsig) ~ SL" line, and three vertical blocks labeled 1, 4, and 5. Block 1 is a circuit diagram showing a pixel structure with transistors T1, T2, T3, T4, T5, a capacitor C1, and an EL (Electroluminescent) element. It is connected to "電源 (Vcc)" and "Vss". Block 4 is "ライトスキャナ" (Light Scanner) and block 5 is "ドライブスキャナ" (Drive Scanner). Above block 1 are two "第二補正用スキャナ" (Second Correction Scanner) blocks, labeled 71 and 72. Below block 1 are two "第一補正用スキャナ" (First Correction Scanner) blocks, labeled 73 and 74. Various control signals are shown: AZ1sp, AZ1ck, AZ2sp, AZ2ck, WSsp, WSck, DSsp, and DSck.


【 図 4 】




【 图 6 】




【 図 9 】




【 図 1 0 】




【 ㊦ 1 2 】




【 図 1 4 】




【 ䷮ 1 6 】




【図 17】




【図 18】




【図 19】




【図 20】




【 図 2 1 】




【 図 2 2 】




【 図 2 3 】




【 ㄨ 2 4 】



【 図 2 5 】



【 図 2 6 】



专利名称(译)	显示装置及其驱动方法		
公开(公告)号	JP2009075408A	公开(公告)日	2009-04-09
申请号	JP2007245165	申请日	2007-09-21
[标]申请(专利权)人(译)	索尼公司		
申请(专利权)人(译)	索尼公司		
[标]发明人	内野勝秀 山本哲郎		
发明人	内野 勝秀 山本 哲郎		
IPC分类号	G09G3/30 G09G3/20 H01L51/50		
FI分类号	G09G3/30.J G09G3/20.624.B G09G3/20.611.H G09G3/20.670.K H05B33/14.A G09G3/3233 G09G3/3266 G09G3/3275 G09G3/3291		
F-TERM分类号	3K107/AA01 3K107/BB01 3K107/CC21 3K107/CC33 3K107/EE03 3K107/HH00 3K107/HH04 3K107/HH05 5C080/AA06 5C080/BB05 5C080/DD03 5C080/DD29 5C080/EE29 5C080/FF11 5C080/HH09 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C080/JJ05 5C380/AA01 5C380/AB06 5C380/AB23 5C380/BA29 5C380/BA38 5C380/BA39 5C380/BB02 5C380/BD02 5C380/BD09 5C380/CA12 5C380/CA48 5C380/CA53 5C380/CA54 5C380/CB01 5C380/CB17 5C380/CB19 5C380/CB20 5C380/CC02 5C380/CC03 5C380/CC04 5C380/CC06 5C380/CC07 5C380/CC27 5C380/CC30 5C380/CC33 5C380/CC39 5C380/CC41 5C380/CC62 5C380/CC65 5C380/CD015 5C380/CD022 5C380/CD025 5C380/CE04 5C380/CF07 5C380/DA02 5C380/DA06 5C380/DA47 5C380/GA12 5C380/HA03 5C380/HA05		
外部链接	Espacenet		

摘要(译)

要解决的问题：通过控制施加到包括在单个像素中的发光元件的反向偏压来防止发光元件受到困扰。解决方案：该显示器包括阈值电压校正装置，迁移率校正装置和耦合装置。阈值电压校正装置执行阈值电压校正操作，用于将对应于驱动晶体管T5的阈值电压 V_{th} 的电压预先保持到写入时段。当发光元件EL处于关断状态时，迁移率校正装置执行迁移率校正操作，用于将驱动电流负反馈到响应于驱动晶体管T5的迁移率 μ 而被校正的保持电容C1。写作期间的一部分。耦合装置包括偏置扫描器6，在移动校正操作之前将反向耦合电压输入到连接节点S，从而将发光元件EL设置在关闭状态。Z

